JP5205265B2 - Ｉｉｉ族窒化物結晶の転位低減方法およびエピタキシャル成長用基板 - Google Patents

Ｉｉｉ族窒化物結晶の転位低減方法およびエピタキシャル成長用基板 Download PDF

Info

Publication number
JP5205265B2
JP5205265B2 JP2008525896A JP2008525896A JP5205265B2 JP 5205265 B2 JP5205265 B2 JP 5205265B2 JP 2008525896 A JP2008525896 A JP 2008525896A JP 2008525896 A JP2008525896 A JP 2008525896A JP 5205265 B2 JP5205265 B2 JP 5205265B2
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
nitride crystal
substrate
upper layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008525896A
Other languages
English (en)
Other versions
JPWO2008010541A1 (ja
Inventor
智彦 柴田
茂明 角谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Dowa Electronics Materials Co Ltd
Original Assignee
NGK Insulators Ltd
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd, Dowa Electronics Materials Co Ltd filed Critical NGK Insulators Ltd
Priority to JP2008525896A priority Critical patent/JP5205265B2/ja
Publication of JPWO2008010541A1 publication Critical patent/JPWO2008010541A1/ja
Application granted granted Critical
Publication of JP5205265B2 publication Critical patent/JP5205265B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B31/00—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor
    • C30B31/06—Diffusion or doping processes for single crystals or homogeneous polycrystalline material with defined structure; Apparatus therefor by contacting with diffusion material in the gaseous state
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/02—Heat treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02694—Controlling the interface between substrate and epitaxial layer, e.g. by ion implantation followed by annealing

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Thermal Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Recrystallisation Techniques (AREA)
  • Chemical Vapour Deposition (AREA)

Description

本発明は、III族窒化物結晶の転位を低減する技術、特に、III族窒化物結晶成長用の基板の表面層を構成するIII族窒化物結晶の転位を低減する技術に関する。
III族窒化物結晶は、フォトニックデバイス及び電子デバイスなどの半導体素子を構成する材料として用いられる。こうした半導体素子は、高結晶品質のIII族窒化物結晶を表面に有する基板（III族窒化物結晶基板）の上に、デバイス機能層として作用するIII族窒化物膜が形成されるのが一般的態様である。
係るIII族窒化物結晶基板は、結晶品質や製造コストなどの問題から、所定の単結晶基材の上に、III族窒化物結晶をせいぜい１０μｍ程度に（熱膨張率差に起因したそりの生じない程度に）エピタキシャル形成した、いわゆるエピタキシャル基板として供給される態様が一般的である。その形成方法としては、一般にＭＯＣＶＤ法（有機金属化学的気相成長法）、ＭＢＥ法（分子線エピタキシ−法）といった薄膜形成方法が用いられる。
なお、III族窒化物結晶基板を得るべく、単結晶サファイア基板をＮ2−ＣＯ混合ガス中で高温加熱することにより、該単結晶サファイア基板の上に酸窒化アルミニウム層（ＡＬＯＮ層）およびＡｌＮ層を同時に形成する技術も、すでに公知である（例えば、特開２００４−１３７１４２号公報および特開２００５−１０４８２９号公報参照）。なお、特開２００４−１３７１４２号公報および特開２００５−１０４８２９号公報に係る方法では、ＡｌＮ層の形成は可能であるが、特開２００４−１３７１４２号公報および特開２００５−１０４８２９号公報には、III族窒化物結晶において良好な表面平坦性を実現するための具体的な技術について何らの開示も示唆もされてはいない。特開２００４−１３７１４２号公報において、ＡｌＮ層形成後のサファイア基板が最大で４００ｎｍ程度の起伏が存在することが例示されているに過ぎない。
デバイス機能層が良好なデバイス特性を有するには、III族窒化物結晶基板からデバイス機能層にまで伝搬する転位を、できるだけ抑制することが必要となる。特に、エピタキシャル基板を用いたデバイスにおいては、基材とIII族窒化物結晶との格子定数差（格子ミスマッチ）に起因して転位が両者の界面にて発生し、デバイス機能層であるIII族窒化物膜に貫通し、そのほとんどが表面にまで伝搬してしまうので、これを抑制する必要がある。係る転位が低減されることで、例えば、発光デバイスであれば発光効率の向上を、受光デバイスであれば暗電流の低減を見込むことができる。さらには、電子デバイスであれば移動度の向上を見込むことができる。
なお、エピタキシャル基板を高温熱処理することで、基板表面の平坦性が向上すること、および係る熱処理によってIII族窒化物結晶中の転位の低減も実現されることが、本願の発明者によって見出されており、このことはすでに公知である（例えば、欧州特許出願公開１６１４７７５号明細書参照）。
本願の発明者は、欧州特許出願公開１６１４７７５号明細書に開示されてなるIII族窒化物結晶の結晶表面の平坦性改善方法に係る発明を創作した時点においては、エピタキシャル基板の表面平坦性の向上に加えて転位の低減という効果を得ようとする場合、熱平衡状態を目標としてエピタキシャル基板に対する熱処理を行うことになるので、その熱処理時間は長い方が望ましいと推察していた。
また、その一方で、本願の発明者は、欧州特許出願公開１６１４７７５号明細書に開示の平坦性改善方法は、単結晶基材の結晶配列の規則性を利用してその上に形成された上部層たるIII族窒化物結晶の結晶品質の改善を行うものであるため、基材として用いる材料は、熱処理の温度帯で分解、融解しないもの、あるいは、上部層を形成するIII族窒化物結晶と強く反応しないものが望ましい、としていた。熱処理中に基材の結晶配列に乱れが生じるのを回避する必要があるからである。
そして、熱処理の際、基材と上部層との界面において両者の反応生成物が顕著に形成されないこと、具体的には、熱処理後の両者の界面に反応生成物が全く存在しないか、あるいは存在したとしてもその厚みがせいぜい上部層の膜厚の１／１０以下であることが望ましいとしていた。この膜厚を超えると、反応生成物の存在により、上部層の表面平坦性が損なわれる可能性があるからである。
それゆえ、本願の発明者は、熱処理により基材と上部層との界面において全体的にあるいは局所的に極薄の反応生成物が生成される場合に限り、欧州特許出願公開１６１４７７５号明細書に開示の結晶表面の平坦性改善方法に係る発明からは除外されないとしていた。
しかしながら、その後の検討の結果、本願の発明者は、上述のような制限に従わずとも、III族窒化物結晶の転位を低減させることができることを見出した。しかも、係る方法が表面平坦性を劣化させるものではないことも確認した。
本発明は、上記課題に鑑みてなされたものであり、エピタキシャル基板の上部層を構成するIII族窒化物結晶における転位の低減を実現する方法を提供することを目的とする。
上記課題を解決するため、本発明の第１の態様では、所定の単結晶基材の上にエピタキシャル形成されてなるIII族窒化物結晶の転位低減方法が、前記III族窒化物結晶を１７００℃以上の加熱温度で加熱して前記単結晶基材と前記III族窒化物結晶との間に前記単結晶基材と前記III族窒化物結晶との反応生成物からなる界面層を形成する加熱工程、を備え、前記加熱工程においては、前記加熱温度での加熱を、前記反応生成物が前記III族窒化物結晶の表面に形成されない範囲の加熱時間で行うようにした。
第１の態様によれば、エピタキシャル基板に対し、上部層を構成するIII族窒化物結晶と基材との反応生成物が生成しうる１７００℃以上の加熱温度での加熱を、該反応生成物がエピタキシャル基板の表面つまりは上部層の表面に形成されない範囲の加熱時間で行うようにすることで、該表面の平坦性を劣化させることなく、転位低減の効果を得ることができる。
第２の態様では、第１の態様に係る転位低減方法において、前記単結晶基材がサファイア単結晶であるようにした。
第２の態様によれば、エピタキシャル基板に対し、上部層を構成するIII族窒化物結晶と基材であるサファイアとの反応生成物が生成しうる加熱温度での加熱を、該反応生成物がエピタキシャル基板の表面つまりは上部層の表面に形成されない範囲の加熱時間で行うようにすることで、該表面の平坦性を劣化させることなく、転位低減の効果を得ることができる。
第３の態様では、第２の態様に係る転位低減方法において、前記単結晶基材がＣ面サファイア単結晶であるようにした。
第３の態様によれば、エピタキシャル基板に対し、上部層を構成するＡｌＮあるいはＡｌリッチなIII族窒化物結晶と基材であるサファイアとの反応生成物としてγ−ＡＬＯＮ等のＡｌの酸窒化物が生成しうる加熱温度での加熱を、該酸窒化物がエピタキシャル基板の表面つまりは上部層の表面に形成されない範囲の加熱時間で行うようにすることで、該表面の平坦性を劣化させることなく、転位低減の効果を得ることができる。
第４の態様では、第２の態様に係る転位低減方法において、前記III族窒化物結晶において全III族元素におけるＡｌの割合が８０モル％以上であるようにした。
第５の態様では、第４の態様に係る転位低減方法において、前記III族窒化物結晶がＡｌＮであるようにした。
第６の態様では、第１ないし第５のいずれかの態様に係る転位低減方法において、前記加熱温度が１８００℃以上であるようにした。
第７の態様では、所定の単結晶基材と、前記単結晶基材の上にエピタキシャル形成された、III族窒化物結晶からなる上部層と、を備えるエピタキシャル成長用基板において、前記単結晶基材と前記上部層との間に、前記単結晶基材と前記III族窒化物結晶との反応生成物からなる界面層、をさらに備え、前記界面層は、前記上部層を、１７００度以上の加熱温度および前記反応生成物が前記III族窒化物結晶の表面に形成されない範囲の加熱時間で加熱処理することによって形成されてなるようにした。
第７の態様によれば、上部層を構成するIII族窒化物結晶と基材との反応生成物が生成しうる１７００℃以上の加熱温度での加熱を、該反応生成物がエピタキシャル基板の表面つまりは上部層の表面に形成されない範囲の加熱時間で行うようにすることで、該表面の平坦性を劣化させることなく、転位低減の効果を得ることができる。
エピタキシャル基板１０の構成を示す断面模式図である。
＜概要＞
III族窒化物半導体材料を用いた半導体素子は、その機能層である半導体素子層を、III族窒化物結晶を表面層として有するエピタキシャル基板の上にエピタキシャル形成させることによって得られるが、その結晶品質を向上させるためには、エピタキシャル基板を構成するIII族窒化物結晶を高品質化させることが有効である。以下に説明する、本発明の実施の形態に係る転位低減方法は、係るIII族窒化物結晶の高品質化を実現するための方法である。
具体的にいえば、本発明による転位低減方法は、III族窒化物結晶基板を構成するIII族窒化物結晶中の転位密度を低減することにより、半導体素子層へと貫通して残存する転位を低減できるという効果を有する。また、係る転位低減方法は、III族窒化物結晶基板表面のピット等の発生による表面平坦性劣化を抑制させる効果も併せ持っているので、III族窒化物結晶基板と半導体素子層の界面での転位の再発生を抑制することができる。なお、半導体素子の形成に用いるにあたって、III族窒化物結晶基板の表面粗さは、原子ステップが明瞭に観察される程度の平坦性（原子レベルの平坦性）が実現される程度が望ましく、具体的には、ＡＦＭにより計測された５μｍ□の表面粗さ（ｒａ）は１０Å以下であることが望ましい。あるいは、ＡＦＭにより計測された５μｍ□の範囲において、ピットの個数が１個以下であることが望ましい。
＜エピタキシャル基板＞
図１は、本発明の実施の形態に係る転位低減方法の適用対象であるIII族窒化物結晶を上部層２として含む、エピタキシャル基板１０の断面模式図である。なお、図示の都合上、図１の図面における各層の厚みの比率および縦横の比率は、実際の比率を反映したものではない。
上部層２は、単結晶サファイアからなる基材１の上に形成されてなる。上部層２は、例えばＭＯＣＶＤ法、ＭＢＥ法、ＨＶＰＥ法（ハイドライドを用いた気相エピタキシャル成長法）、スパッタ法などの公知の成膜手法によって形成された、III族窒化物結晶からなるエピタキシャル膜である。ＭＯＣＶＤ法には、ＰＡＬＥ法（パルス原子層エピタキシ法；Pulsed Atomic Layer Epitaxy）、プラズマアシスト法やレーザーアシスト法などが併用できる。ＭＢＥ法に関しても、同様の技術を併用可能である。ＭＯＣＶＤ法あるいはＭＢＥ法といった成長方法は、製造条件を高精度に制御することができるので、高品質な結晶を成長させることに適している。一方、ＨＶＰＥ法は、原料を一時に多量に供給できるため、短時間で厚膜を成長させることに適している。上部層２を形成する際に、これらの方法を組み合わせて形成することも可能である。
上部層２は、一般的には１×１０9／ｃｍ2程度ないしはそれ以上の転位を含んでいる。III族窒化物結晶においては、らせん転位および刃状転位という二種類の転位が存在しうるが、上部層２においては刃状転位が主に存在する。III族窒化物結晶とは、ＢxＡｌyＧａzＩｎ1-x-y-zＮ（ｘ，ｙ，ｚ≧０）の組成で表され、ウルツ鉱構造あるいは閃亜鉛鉱構造を有する結晶をいう。上部層２の厚みは、特に限定されるものではなく、最終的に利用されるデバイス構造あるいは使用形態に最適な膜厚を選択する。例えば、数ｎｍ〜数ｍｍ程度の膜厚が想定される。また、上部層２の組成は、平均組成を示しており、必ずしも組成を全て均一である必要はなく、例えば、傾斜組成にしたり、異なる組成の応力緩和層を挿入したりすることも可能である。
また、上部層２内には、上部層２を形成する際に不可避的に含まれてしまうＨ、Ｃ、Ｏ、Ｓｉ、遷移金属等の不純物が存在する場合もあるし、導電率制御のために意図的に導入される、Ｓｉ、Ｇｅ、Ｂｅ、Ｍｇ、Ｚｎ、Ｃｄといった不純物を含むこともできる。
基材１は、上述のように、単結晶サファイアからなる。（０００１）面を主面とするIII族窒化物結晶を上部層２として得る場合には、例えば（１１−２０）面及び（０００１）面サファイアを基材１として用いることができる。また、（１１−２０）面を主面とするIII族窒化物結晶を上部層２として得る場合には、例えば（１０−１２）面サファイアを基材１として用いることができる。基材１の厚みには特段の材質上の制限はないが、取り扱いの便宜上、数百μｍ〜数ｍｍの厚みのものが好適である。
＜熱処理＞
本実施の形態においては、係るエピタキシャル基板１０を所定の処理装置によって加熱する熱処理を行うことによって、上部層２を構成するIII族窒化物結晶の転位の低減が実現される。例えば、転位密度は、おおよそ１／１０以下にまで減少する。特に、刃状転位を効果的に合体消失させることができる。なお、係る熱処理は、表面におけるピットの解消に対しても一定の効果を奏する。
また、熱処理は、上部層２を構成するIII族窒化物結晶と単結晶サファイアからなる基材１との反応生成物が生成しうる加熱温度での加熱を、該反応生成物がエピタキシャル基板１０の表面つまりは上部層２の表面に形成されない範囲の加熱時間で行うようにする。加熱温度が高いほど短時間の熱処理でも効率的に転位低減の効果を得ることができ、また、仮に上部層２の一部が該反応生成物になってしまったとしても、エピタキシャル基板１０の表面層として、その上に半導体素子層として機能するIII族窒化物結晶を良好な結晶品質でもって成長させるに十分な表面平坦性が確保されるのあれば、実質的に問題はないからである。なお、少なくとも熱処理前の表面状態が劣化することなく維持されるていることが望ましい。具体的には、上部層２において原子ステップが形成されるほどの表面平坦性が確保されていれば、熱処理後のエピタキシャル基板１０は、半導体素子層の形成に好適に使用することが可能である。
例えば上部層２がＡｌＮからなる場合であれば、１７００℃以上の温度で加熱すると、基材１のサファイアとＡｌＮとの反応によってγ−ＡＬＯＮが生成し得るが、１８００℃の加熱では加熱時間を６０分程度、１９００℃の加熱では１０分程度、とすることで、上部層２を構成するIII族窒化物結晶中の転位を１×１０9／ｃｍ2以下にまで低減することができる。なお、係る場合、基材１と上部層２の間にγ−ＡＬＯＮが生成するが、エピタキシャル基板１０の表面にまで達することはない。
なお、本実施の形態に係るこのような加熱処理による転位の低減は、III族窒化物が全III族元素におけるＡｌの割合が８０モル％以上である場合に特に有効であり、なかでもＡｌＮの場合に有効である。III族窒化物がＡｌＮの場合、組成揺らぎ等のばらつきの問題が無いので、品質管理上はこの場合が最も望ましいが、全III族元素におけるＡｌの割合が８０モル％以上であれば、ＡｌＮの場合と同じ温度の加熱処理において、同様の転位低減効果が確認され、加熱処理前の上部層２の品質もＡｌＮの場合とほぼ同程度の品質が得られる。全III族元素におけるＡｌの割合が８０％未満の場合、ＡｌＮの場合と同じ温度で加熱処理を行うと、他のIII族元素、例えばＧａ成分の蒸発によるピットの発生が問題となり、表面平坦性が損なわれる場合がある。
ところで、III族窒化物結晶のエピタキシャル膜による上部層２の形成そのものを、本実施の形態に係る熱処理と同程度の高温下で行うことで転位の低減などの結晶欠陥の抑制を図ろうとする場合、エピタキシャル成長の条件を好適に維持しつつ係る結晶欠陥の抑制を行うことになるため、その条件設定や成膜制御は一般に難しくなる。これに対して、本実施の形態においては、いったんIII族窒化物結晶のエピタキシャル膜を何らかの方法で作製した上で、これを高温に加熱することから、成膜自体の条件設定や制御に対して、特段の制限が要求されることがなく、品質の良いIII族窒化物結晶を得ることができる、というメリットがある。
なお、本実施の形態に係る熱処理は、III族窒化物の形成と連続して、同じ処理装置で行っても良いし、それぞれの処理を別の処理装置で行うことも可能である。後者の場合、成膜処理と加熱処理とを、それぞれの処理に好適な別個の装置で行うことが出来る、というメリットがある。
熱処理中の雰囲気に関しては、III族窒化物の分解を防ぐためにも窒素元素を含有する雰囲気であるのが望ましい。例えば、窒素ガス、アンモニアガスを含む雰囲気を用いることができる。熱処理時の圧力条件に関しては、減圧から加圧までどの圧力で行っても転位低減の効果があることが、確認されている。
加熱に対する結晶構造の安定性という点に鑑みれば、本実施の形態に係る転位低減方法は、ウルツ鉱構造のIII族窒化物結晶に適用される場合により効果を発揮する。
また、Ａｌの組成が高いIII族窒化物結晶ほど、効果的に転位を低減させることができ、ＡｌＮの場合にその効果が最も顕著である。Ａｌを多く含むIII族窒化物は、同じくIII族窒化物であるＧａＮ、ＩｎＮなどと比較して融点が高く、熱分解による結晶品質劣化が起こりにくいため、高温での転位低減効果を最も有効に活用できることがその理由である。なお、ＢＮも融点が高いため、Ｂを多く含む場合にも本手法を適用することができるが、ＢＮ自体がウルツ鉱構造が安定状態の結晶構造でないため、Ｂを多量に含む場合は、顕著な効果を得ることは難しい。
特に、上部層２が、（０００１）面を主面とするIII族窒化物のエピタキシャル膜として形成されてなる場合、転位低減の効果が顕著に得られると共に、熱処理後のエピタキシャル基板１０の表面において、原子ステップが観察出来る程度の平坦性を実現することも可能である。このような主面を有するエピタキシャル膜として上部層２を形成するためには、（０００１）面サファイア、（１１−２０）面サファイアを基材１として用いることが好適である。この場合、上記設定面から微傾斜させた基板を用いることもできる。
特に、（０００１）面を主面とするＡｌＮエピタキシャル膜を上部層２として用いる場合、熱処理前の上部層２については、Ｘ線ロッキングカーブ測定（ωスキャン）による（０００２）面の半値幅が２００秒以下、より好ましくは１００秒以下であることが好ましい。また、Ｘ線ロッキングカーブ測定（ωスキャン）による（０００２）面の半値幅の下限値は、特に定めるものではないが、材料及び結晶構造から計算される理論値（〜１０秒）を下回るものではない。係る半値幅が実現されるということは、上部層２の表面において、成長方位に揺らぎが少なく、Ｃ面が揃い、らせん成分の転位が少ない状態が実現されているということになり、このことは上部層２上に結晶品質の良いIII族窒化物結晶を形成する上でより好適だからである。上記Ｘ線ロッキングカーブの半値幅を実現するためには、基材１上に、いわゆる低温緩衝層を挿入することは望ましくないが、結晶品質を悪化させない程度の薄い低温緩衝層を挿入することは可能である。
また、（０００１）面を主面とするＡｌＮエピタキシャル膜を上部層２として用いる場合、熱処理前の上部層２内の刃状転位密度は、ＡｌＮエピタキシャル膜としては低い数値である、５×１０10／ｃｍ2以下であることが望ましい。なお、本実施の形態において、転位密度は、平面ＴＥＭを用いて評価している。基材１の表面に窒化層を形成しておくことで、熱処理前のＡｌＮの転位密度を上記のように低く抑えることができる。熱処理前の転位密度を低減しておくことにより、熱処理による転位の低減をより短時間でかつより効果的に実現することができるからである。なお、条件設定によっては、熱処理前の上部層２の転位密度を１×１０9／ｃｍ2の程度にまで低減しておくことが可能である。
このような結晶品質を持つ（０００１）面を主面とするＡｌＮエピタキシャル膜を上部層２として形成するには、形成速度がせいぜい数μｍ／ｈｒ程度であるＭＯＣＶＤ法あるいはＭＢＥ法が、その手法として好適であるといえる。この場合、形成時間等の効率から考えて、膜厚は１０μｍ以下、好ましくは３μｍ以下とするのが好適である。特に、上記のような上部層２を、トリメチルアルミニウムとアンモニアを用いてＭＯＣＶＤ法によって形成する場合、基板自体の温度を１１００℃以上とすることが望ましい。形成速度を低く抑え基板自体の温度を上げることにより、より平衡状態に近くすることができるからである。また、形成時圧力を１Ｔｏｒｒ以上の減圧雰囲気、好ましくは１００Ｔｏｒｒ以下、さらに好ましくは２０Ｔｏｒｒ以下とし、トリメチルアルミニウムとアンモニアの供給比を１：５００以下、より好ましくは１：２００以下とするのが望ましい。気相中での、原料の反応を効率的に抑制できるからである。
なお、上述のように上部層２を構成するウルツ鉱型構造をとるＡｌＮは、結晶構造が対称中心を有さず、Ａｌ原子と窒素原子とが入れ換わると、結晶の向きが反転することになる。すなわち、結晶が原子配列に応じた極性を有しているといえる。仮に、上部層２の表面において互いに極性の異なる領域である反位区が併存する場合には、反位区の境界（反位境界）は 一種の面欠陥となってしまう。この場合、熱処理後においても、この面欠陥に起因した欠陥が生じてしまうおそれがあり、好ましくない。よって、上部層２は、その表面の極性が全体に揃っていることが好ましい。
また、特にＡｌＮを上部層２のエピタキシャル膜として用いる場合、上記の転位低減効果は表面部分のみで見出されるものではなく、γ−ＡＬＯＮ層とIII族窒化物エピタキシャル膜界面の近傍の範囲においても、表面部分と同程度に見出されることが特徴的である。これは、熱処理することにより、基板との界面近傍においても複数の刃状転位が合体消失が起こっていることによる。これは、本実施の形態における改善方法を用いない場合、上部層２であるＡｌＮエピタキシャル膜の転位密度が、膜厚が厚くなるのに従い、漸次転位が減少していくのと対照的である。
このような転位の低減状態を鑑みるに、ＡｌＮエピタキシャル膜を上部層２とするエピタキシャル基板１０について、転位密度の低減の効果を引き出すには、上部層２の厚みは、この刃状転位の合体消失がほぼ終わる膜厚である０．１μｍ以上であることが好ましい。これは、熱処理時にＡｌＮエピタキシャル膜がエッチングされること、あるいは、界面での反応層の発生することによる膜厚減少を考慮したものである。
加熱処理に用いる処理装置の内部には、水素成分、酸素成分、炭素成分などといったガス中の不純物を制御するための部材が配置されていてもよい。また、エピタキシャル基板１０を固定するための治具に本機能を持たせることもできる。
また、加熱処理の際、上部層２の表面でのエッチングの抑制、不純物付着、あるいは過度な熱処理による表面荒れの抑制を目的として、上部層２の表面上に、例えば窒化珪素からなる保護層を設けることもできる。ただし、特に、ＡｌＮエピタキシャル膜を上部層２として用いる場合は、その化学的安定性から、このような保護層を用いなくとも安定して熱処理の効果を得ることができる。
なお、本実施の形態にかかるエピタキシャル基板１０の上に機能層としての半導体素子層をIII族窒化物によって形成し、半導体素子を得る場合、係る半導体素子層を構成するIII族窒化物の主面内の格子定数は、上部層２を構成するIII族窒化物の主面内の格子定数よりも小さくないことが好ましい。これをみたす場合、半導体素子層におけるクラックが抑制され、より高品質な半導体素子層を有する半導体素子を得ることができるからである。ただし、格子定数差が大きくなると、上部層２と半導体素子層を構成するIII族窒化物の界面にて転位が発生する可能性があるため、ＧａＮが有する主面内の格子定数以下が望ましく、さらには、Ａｌ0.2Ｇａ0.8Ｎが有する主面内の格子定数以下が望ましく、最も望ましいのは、Ａｌ0.5Ｇａ0.5Ｎが有する主面内の格子定数以下が望ましい。
以上、説明したように、本実施の形態においては、エピタキシャル基板に対し、上部層を構成するIII族窒化物結晶と単結晶サファイアからなる基材との反応生成物が生成しうる加熱温度での加熱を、該反応生成物がエピタキシャル基板の表面つまりは上部層の表面に形成されない範囲の加熱時間で行うようにすることで、該表面において原子ステップが形成されるほどの平坦性を確保しつつ、転位低減の効果を得ることができる。
＜変形例＞
上述の実施の形態においては、基材１としてサファイアを用いたエピタキシャル基板１０を対象として熱処理を行う態様について説明している。しかしながら、一般的なエピタキシャル基板の形成に際して、基材１は、その上に形成する上部層２の組成や構造、あるいはさらにその上に形成される層を含む各層の形成手法に応じて適宜に選択される。例えば、ＳｉＣ（炭化ケイ素）や、あるいは、ＭｇＯのような各種酸化物材料から、適宜選択されて用いられる。
これら種々の材質の基材を用いてエピタキシャル基板を形成した場合も、上述の実施の形態のように、上部層を構成するIII族窒化物と基材との間で反応生成物が生じうる温度域での加熱であっても、該反応生成物がエピタキシャル基板の表面にまで形成されない範囲の加熱時間で行えば、同様の転位低減効果を得ることができる。
（実施例）
本実施例においては、（０００１）面サファイアを基材１とし、ＭＯＣＶＤ法によって、１２００℃で、上部層２として（０００１）面ＡｌＮ層を膜厚１μｍで形成することにより、２つのエピタキシャル基板１０を得た。本ＡｌＮ層と基材の間には、基材窒化層が挿入されている。ＡｌＮ層の結晶性を評価したところ、Ｘ線ロッキングカーブの（０００２）面の半値幅が７０秒、（１０−１２）面の半値幅が１１００秒であった。転位密度は、２×１０10／ｃｍ2であった。なお、Ｘ線ロッキングカーブ測定は、オープンスリットを用い、ωスキャン法により行い、（０００２）面を用いた場合は、ＡｌＮのｃ軸方向からの結晶ゆらぎの傾き成分を、（１０−１２）面を用いた場合は、ＡｌＮのｃ軸を中心とした結晶揺らぎの主に回転成分を測定するものである。ＡＦＭにより計測された５μｍ□の表面粗さ（ｒａ）は３Å以下であり、ＡＦＭ像においては、原子レベルのステップが観察されるものの、表面に多くのピットが観察された。
次に、エピタキシャル基板１０を熱処理炉の反応室内の所定位置に配置して、１気圧に保持しつつ窒素ガスを供給し、熱処理を行った。熱処理は、それぞれの基板ごとに、（ａ）１９００℃で１０分、および（ｂ）１８００℃で６０分という異なる加熱温度と時間の組合せにて行った。これらの加熱温度は、平衡状態図の上では、サファイアとＡｌＮとの反応によってγ−ＡＬＯＮ層が生成しうる温度である。
熱処理後のそれぞれのエピタキシャル基板１０に対しＴＥＭによる断面観察を行ったところ、いずれのエピタキシャル基板１０においても、ＡｌＮ層と基材１との界面にのみγ−ＡＬＯＮ層が形成されていることが確認された。また、それぞれのエピタキシャル基板１０のＡｌＮ層について熱処理後の結晶品質を評価したところ、いずれも、Ｘ線ロッキングカーブの（０００２）面の半値幅が７０秒、（１０−１２）面の半値幅が３５０秒以下であった。転位密度は、いずれも１×１０9／ｃｍ2以下であった。
１９００℃熱処理の場合のエピタキシャル基板１０について、ＡＦＭにより５μｍ□の表面粗さ（ｒａ）を計測したところは１０Å以下であり、ＡＦＭ像においては、原子レベルのステップが明瞭に観察されピットは観察されなかった。
（比較例１）
本比較例においては、実施例に用いたものと同様のエピタキシャル基板を用意し、加熱温度１９００℃で３０時間の熱処理を行った。熱処理後のエピタキシャル基板においては、表面にＡＬＯＮ層とＡｌＮ結晶層が混在することが確認された。また、原子ステップが観察されないほどに、表面の平坦性が劣化していることも確認された。
（実施例と比較例１との対比）
実施例と比較例１の結果より、上部層を構成するIII族窒化物結晶と単結晶サファイアからなる基材との反応生成物が生成しうる加熱温度での加熱を、該反応生成物がエピタキシャル基板の表面つまりは上部層の表面に形成されない短時間での加熱時間で行った場合には、仮に上部層の一部が該反応生成物になってしまったとしても、上部層において転位が低減されてなり、良好な表面平坦性を有するエピタキシャル基板を得ることができるといえる。
（比較例２）
本比較例においては、（０００１）面サファイアを基材とするエピタキシャル基板を２つ用意し、実施例１の（ａ）、（ｂ）と同様の加熱処理を行った。いずれも、熱処理後の基板においては、ＡＬＯＮ層が主に界面側に存在し、表面側にＡｌＮとＡＬＯＮが混在することが確認された。ＡＦＭにより計測された５μｍ□の表面粗さ（ｒａ）は５００Å程度で、表面にはグレイン状の凹凸が観察された。また、結晶方位を評価したところ、一方向にそろっておらず、多結晶であることが確認された。
（実施例と比較例２との対比）
実施例と比較例２の結果より、エピタキシャル基板１０を用いることにより、サファイア基材を用いた場合と比較して表面平坦性と結晶品質の優れたＡｌＮ層を、γ−ＡＬＯＮ層を介して実現できたといえる。

Claims (7)

  1. 所定の単結晶基材の上にエピタキシャル形成されてなるIII族窒化物結晶の転位低減方法であって、
    前記III族窒化物結晶を１７００℃以上の加熱温度で加熱して前記単結晶基材と前記III族窒化物結晶との間に前記単結晶基材と前記III族窒化物結晶との反応生成物からなる界面層を形成する加熱工程、
    を備え、
    前記加熱工程においては、前記加熱温度での加熱を、前記反応生成物が前記III族窒化物結晶の表面に形成されない範囲の加熱時間で行う、
    ことを特徴とするIII族窒化物結晶の転位低減方法。
  2. 請求項１に記載の転位低減方法であって、
    前記単結晶基材がサファイア単結晶である、
    ことを特徴とするIII族窒化物結晶の転位低減方法。
  3. 請求項２に記載の転位低減方法であって、
    前記単結晶基材がＣ面サファイア単結晶である、
    ことを特徴とするIII族窒化物結晶の転位低減方法。
  4. 請求項２に記載の転位低減方法であって、
    前記III族窒化物結晶において全III族元素におけるＡｌの割合が８０モル％以上である、
    ことを特徴とするIII族窒化物結晶の転位低減方法。
  5. 請求項４に記載の転位低減方法であって、
    前記III族窒化物結晶がＡｌＮである、
    ことを特徴とするIII族窒化物結晶の転位低減方法。
  6. 請求項１ないし請求項５のいずれかに記載の転位低減方法であって、
    前記加熱温度が１８００℃以上である、
    ことを特徴とするIII族窒化物結晶の転位低減方法。
  7. 所定の単結晶基材と、
    前記単結晶基材の上にエピタキシャル形成された、III族窒化物結晶からなる上部層と、
    を備えるエピタキシャル成長用基板であって、
    前記単結晶基材と前記上部層との間に、前記単結晶基材と前記III族窒化物結晶との反応生成物からなる界面層、
    をさらに備え、
    前記界面層は、前記上部層を、１７００度以上の加熱温度および前記反応生成物が前記III族窒化物結晶の表面に形成されない範囲の加熱時間で加熱処理することによって形成されてなる、
    ことを特徴とするエピタキシャル成長用基板。
JP2008525896A 2006-07-19 2007-07-19 Ｉｉｉ族窒化物結晶の転位低減方法およびエピタキシャル成長用基板 Active JP5205265B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008525896A JP5205265B2 (ja) 2006-07-19 2007-07-19 Ｉｉｉ族窒化物結晶の転位低減方法およびエピタキシャル成長用基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006196528 2006-07-19
JP2006196528 2006-07-19
JP2008525896A JP5205265B2 (ja) 2006-07-19 2007-07-19 Ｉｉｉ族窒化物結晶の転位低減方法およびエピタキシャル成長用基板
PCT/JP2007/064227 WO2008010541A1 (fr) 2006-07-19 2007-07-19 Procédé de réduction de dislocation dans un cristal de nitrure de groupe iii et substrat pour croissance épitaxiale

Publications (2)

Publication Number Publication Date
JPWO2008010541A1 JPWO2008010541A1 (ja) 2009-12-17
JP5205265B2 true JP5205265B2 (ja) 2013-06-05

Family

ID=38956873

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008525896A Active JP5205265B2 (ja) 2006-07-19 2007-07-19 Ｉｉｉ族窒化物結晶の転位低減方法およびエピタキシャル成長用基板

Country Status (4)

Country Link
US (1) US7771849B2 (ja)
EP (1) EP2045835A4 (ja)
JP (1) JP5205265B2 (ja)
WO (1) WO2008010541A1 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8647904B2 (en) * 2010-03-01 2014-02-11 Sharp Kabushiki Kaisha Method for manufacturing nitride semiconductor device, nitride semiconductor light-emitting device, and light-emitting apparatus
KR101855053B1 (ko) * 2011-08-09 2018-05-04 소코 가가쿠 가부시키가이샤 질화물 반도체 자외선 발광 소자
WO2015198492A1 (ja) * 2014-06-25 2015-12-30 Ｄｏｗａエレクトロニクス株式会社 エピタキシャルウェーハの製造方法およびエピタキシャルウェーハ
US9614124B2 (en) 2015-02-27 2017-04-04 Tohoku University Substrate having annealed aluminum nitride layer formed thereon and method for manufacturing the same
CN105762065B (zh) * 2016-02-06 2019-12-13 上海新傲科技股份有限公司 一种高晶体质量的氮化物外延生长的方法
CN106876250B (zh) * 2017-03-03 2019-12-13 上海新傲科技股份有限公司 氮化镓薄膜材料外延生长的方法
JP7290952B2 (ja) * 2019-02-06 2023-06-14 大陽日酸株式会社 窒化物半導体基板のアニール方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02141495A (ja) * 1988-11-21 1990-05-30 Asahi Chem Ind Co Ltd 窒化アルミニウム単結晶薄膜を有する積層単結晶基板及びその製造方法
JP2004137142A (ja) * 2002-03-14 2004-05-13 Rikogaku Shinkokai 単結晶窒化アルミニウム膜およびその形成方法、ｉｉｉ族窒化物膜用下地基板、発光素子、並びに表面弾性波デバイス
EP1614775A2 (en) * 2004-06-29 2006-01-11 Ngk Insulators, Ltd. Method of improving surface flatness of group-III nitride crystal, substrate for epitaxial growth, and semiconductor device
JP2007073975A (ja) * 2004-06-29 2007-03-22 Ngk Insulators Ltd Ｉｉｉ族窒化物結晶の品質改善方法、エピタキシャル成長用基板、および半導体素子

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2545777B2 (ja) * 1985-05-15 1996-10-23 ソニー株式会社 絶縁物層の界面改質方法
US20030019423A1 (en) * 2001-07-25 2003-01-30 Motorola, Inc. Structure and method for fabricating semiconductor structures and devices utilizing the formation of a compliant gallium nitride substrate
US6744076B2 (en) 2002-03-14 2004-06-01 The Circle For The Promotion Of Science And Engineering Single crystalline aluminum nitride film, method of forming the same, base substrate for group III element nitride film, light emitting device and surface acoustic wave device
US7338555B2 (en) 2003-09-12 2008-03-04 Tokuyama Corporation Highly crystalline aluminum nitride multi-layered substrate and production process thereof
JP4481118B2 (ja) 2003-09-12 2010-06-16 株式会社トクヤマ 高結晶性窒化アルミニウム積層基板の製造方法
JP5274785B2 (ja) * 2007-03-29 2013-08-28 日本碍子株式会社 ＡｌＧａＮ結晶層の形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02141495A (ja) * 1988-11-21 1990-05-30 Asahi Chem Ind Co Ltd 窒化アルミニウム単結晶薄膜を有する積層単結晶基板及びその製造方法
JP2004137142A (ja) * 2002-03-14 2004-05-13 Rikogaku Shinkokai 単結晶窒化アルミニウム膜およびその形成方法、ｉｉｉ族窒化物膜用下地基板、発光素子、並びに表面弾性波デバイス
EP1614775A2 (en) * 2004-06-29 2006-01-11 Ngk Insulators, Ltd. Method of improving surface flatness of group-III nitride crystal, substrate for epitaxial growth, and semiconductor device
JP2006332570A (ja) * 2004-06-29 2006-12-07 Ngk Insulators Ltd Ｉｉｉ族窒化物結晶の表面平坦性改善方法、エピタキシャル成長用基板、および半導体素子
JP2007073975A (ja) * 2004-06-29 2007-03-22 Ngk Insulators Ltd Ｉｉｉ族窒化物結晶の品質改善方法、エピタキシャル成長用基板、および半導体素子

Also Published As

Publication number Publication date
WO2008010541A1 (fr) 2008-01-24
JPWO2008010541A1 (ja) 2009-12-17
US20090136780A1 (en) 2009-05-28
US7771849B2 (en) 2010-08-10
EP2045835A4 (en) 2010-04-21
EP2045835A1 (en) 2009-04-08

Similar Documents

Publication Publication Date Title
JP4712450B2 (ja) ＡｌＮ結晶の表面平坦性改善方法
JP5236148B2 (ja) エピタキシャル基板、半導体素子、エピタキシャル基板の製造方法、半導体素子の製造方法、およびｉｉｉ族窒化物結晶における転位偏在化方法
JP4823856B2 (ja) ＡｌＮ系ＩＩＩ族窒化物単結晶厚膜の作製方法
JP5205265B2 (ja) Ｉｉｉ族窒化物結晶の転位低減方法およびエピタキシャル成長用基板
WO2016140074A1 (ja) Ｉｉｉ族窒化物半導体結晶基板の製造方法
JP4943132B2 (ja) ＡｌＮ系ＩＩＩ族窒化物エピタキシャル膜の転位低減方法
JP5079361B2 (ja) ＡｌＧａＮ結晶層の形成方法
JP2004502298A (ja) オプトエレクトロニクスデバイスおよびエレクトロニクスデバイス用窒化アルミニウム、インジウム、ガリウム（（Ａｌ，Ｉｎ，Ｇａ）Ｎ）自立基板のエピタキシー品質（表面凹凸および欠陥密度）の改良を実現する方法
US8039130B2 (en) Method of forming group-III nitride crystal, layered structure and epitaxial substrate
JP2008094704A (ja) 窒化物単結晶の育成方法、窒化物単結晶および窒化物単結晶基板
TWI558862B (zh) Ａ１ｎ單結晶塊之製造方法
JP5005266B2 (ja) ＡｌＮ結晶の作製方法およびＡｌＮ厚膜
Shi et al. Influence of buffer layer and 6H-SiC substrate polarity on the nucleation of AlN grown by the sublimation sandwich technique
US7338555B2 (en) Highly crystalline aluminum nitride multi-layered substrate and production process thereof
JP5085067B2 (ja) Ｉｉｉ族窒化物結晶の結晶品質改善方法
JP2007142003A (ja) Ｉｉｉ族窒化物結晶の作製方法、エピタキシャル基板における反り低減方法、エピタキシャル基板、および半導体素子
JP5254263B2 (ja) Ｉｉｉ族窒化物結晶の形成方法、積層体、およびエピタキシャル基板
JP2007073975A (ja) Ｉｉｉ族窒化物結晶の品質改善方法、エピタキシャル成長用基板、および半導体素子
JP3870259B2 (ja) 窒化物半導体積層体及びその成長方法
JP5047561B2 (ja) 積層体からの基材層除去方法およびこれを用いてＡｌＮ系ＩＩＩ族窒化物単結晶の自立基板を作製する方法
JP2006185962A (ja) 半導体成長用基板および半導体膜の製造方法
US11008671B2 (en) Nitride crystal
JP2008254941A (ja) サファイア単結晶基板及びその製造方法
US20110215439A1 (en) Epitaxial growth substrate, manufacturing method thereof, nitride-based compound semiconductor substrate, and nitride-based compound semiconductor self-supporting substrate

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121120

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130109

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130218

R150 Certificate of patent or registration of utility model

Ref document number: 5205265

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160222

Year of fee payment: 3