JP5202631B2 - 偽信号化された周波数上の位相ロック - Google Patents
偽信号化された周波数上の位相ロック Download PDFInfo
- Publication number
- JP5202631B2 JP5202631B2 JP2010518158A JP2010518158A JP5202631B2 JP 5202631 B2 JP5202631 B2 JP 5202631B2 JP 2010518158 A JP2010518158 A JP 2010518158A JP 2010518158 A JP2010518158 A JP 2010518158A JP 5202631 B2 JP5202631 B2 JP 5202631B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- input
- output
- signal
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000005070 sampling Methods 0.000 claims description 19
- 238000012360 testing method Methods 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 7
- 230000004044 response Effects 0.000 claims description 2
- 238000001914 filtration Methods 0.000 claims 6
- 238000010586 diagram Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 230000001186 cumulative effect Effects 0.000 description 3
- 230000011664 signaling Effects 0.000 description 3
- 239000013078 crystal Substances 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000000712 assembly Effects 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000001351 cycling effect Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 238000013101 initial test Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
- H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
相当な追加のコストを招く前に欠陥ユニットが同定されて廃棄されることを許容する。加えて、ATEは異なるユニットをそれらのテストされた性能レベルに応じて格付けすることを製造業者に許容する。より性能の良いユニットは一般により高い価格で販売することができる。
Claims (25)
- 入力と出力を有し、サンプリングレートFSで動作するように構築され配置されたサンプラーと、
入力と出力を有し、入力がサンプラーの出力に結合された位相検出器と、
入力と出力を有し、入力が位相検出器の出力に結合された制御可能発振器と、
制御可能発振器の出力からサンプラーの入力まで結合され、FS/2よりも大きな周波数を有するフィードバック信号をサンプラーに配送するように構築され配置された回路パスと、を含み、
前記回路パスが、バンドパスフィルタのバンクを含み、
前記バンドパスフィルタのバンクが、各々が異なる中心周波数を有し各々がFS/2より小さい帯域幅を有する複数のバンドパスフィルタを含む位相ロック回路。 - 制御可能発振器はFS/2よりも大きい周波数を有する出力信号を発生するように動作可能である、請求項1記載の位相ロック回路。
- 位相検出器の入力が第一の入力であり、位相検出器が更に振動アナログ信号を受け取るように配置された第二の入力を有する、請求項1記載の位相ロック回路。
- 位相検出器の入力が第一の入力であり、位相検出器が更に所望の出力周波数を示すデジタル値を受け取るように配置された第二の入力を有する、請求項1記載の位相ロック回路。
- 回路パスが、制御可能発振器によって発生された信号の少なくとも一つの高調波を発生するように構築され配置された非線形素子を含む、請求項1記載の位相ロック回路。
- 非線形素子が、クリップ回路と周波数櫛発生器の一つである、請求項5記載の位相ロック回路。
- 回路パスが更に、制御可能発振器の出力と非線形素子の間に結合された選択可能バンドパスフィルタのバンクを含む、請求項5記載の位相ロック回路。
- 位相検出器の出力と制御可能発振器の入力の間に結合されたループフィルタを更に含む、請求項1記載の位相ロック回路。
- ループフィルタが、デジタルループフィルタを含む、請求項8記載の位相ロック回路。
- 入力と出力を有するサンプラーと、
入力と出力を有し、入力がサンプラーの出力に結合された位相検出器と、
入力と出力を有し、入力が位相検出器の出力に結合された制御可能発振器と、
FS/2よりも大きな周波数を有する信号を出力する制御可能発振器の出力と、FSでサンプリングされるサンプラーの入力の間に結合された高調波発生器と、
前記制御可能発振器と前記高調波発生器の間に結合されたバンドパスフィルタのバンクとを含み、
前記バンドパスフィルタのバンクが、各々が異なる中心周波数を有し各々がFS/2より小さい帯域幅を有する複数のバンドパスフィルタを含む位相ロック回路。 - 高調波発生器とサンプラーの間に結合された選択可能バンドパスフィルタのバンクを更に含む、請求項10記載の位相ロック回路。
- 高調波発生器とサンプラーの間に結合された選択可能バンドパスフィルタのバンクを更に含む、請求項10記載の位相ロック回路。
- 高調波発生器が非線形素子を含む、請求項10記載の位相ロック回路。
- サンプラーがサンプリングレートFSで動作可能であり、高調波発生器がFS/2よりも大きな周波数を有する少なくとも一つの高調波を発生するように構築され配置された、請求項10記載の位相ロック回路。
- 基本周波数を有し、FS/2より大きな周波数を持つ少なくとも一つの成分を有する振動信号を発生し、
振動信号をサンプリングレートFSでサンプリングして、少なくとも一つの偽信号化された成分を有するサンプル信号を生成し、
サンプル信号と参照信号の間の差に応じた位相エラーを発生し、
位相エラーに応じて振動信号の基本周波数を変動させ、を含み、
前記振動信号を発生するステップは、
振動信号をバンドパスフィルタリングすることを含み、
前記バンドパスフィルタリングに使用されるバンドパスフィルタのバンクが、各々が異なる中心周波数を有し各々がFS/2より小さい帯域幅を有する複数のバンドパスフィルタを含む位相ロック方法。 - 振動信号を発生するステップが更に、バンドパスフィルタリングされた振動信号の少なくとも一つの高調波を発生することを含む、請求項15記載の方法。
- 振動信号を発生するステップが、
振動信号の少なくとも一つの高調波を発生することを含む、請求項15記載の方法。 - 振動信号の少なくとも一つの高調波をバンドパスフィルタリングすることを更に含む、請求項17記載の方法。
- 位相エラーをフィルタリングすることを含む、請求項15記載の方法。
- 位相エラーをフィルタリングするステップが、位相エラーをデジタル的にフィルタリングすることを含む、請求項19記載の方法。
- テストプログラムを実行するように適応されたホストコンピュータと、
ホストコンピュータからのデータに応じて動作し、複数の参照周波数を生成する複数の位相ロック回路と、
複数の位相ロック回路に結合され、刺激信号を発生し、および/または、前記複数の参照周波数に対応する信号を受け取るように構成された複数の機器と、を含む自動テストシステムであって、
複数の位相ロック回路の各々が、
入力と出力を有し、サンプリングレートFSで動作するように構築され配置されたサンプラーと、
入力と出力を有し、入力がサンプラーの出力に結合された位相検出器と、
入力と出力を有し、入力が位相検出器の出力に結合された制御可能発振器と、
制御可能発振器の出力からサンプラーの入力まで結合され、FS/2よりも大きな周波数を有するフィードバック信号をサンプラーに配送するように構築され配置された回路パスと、を含み、
前記回路パスが、バンドパスフィルタのバンクを含み、
前記バンドパスフィルタのバンクが、各々が異なる中心周波数を有し各々がFS/2より小さい帯域幅を有する複数のバンドパスフィルタを含むものである。 - 位相検出器の入力が第一の入力であり、位相検出器が更に所望の出力周波数を示すデータを受け取るように配置された第二の入力を有する、請求項21記載の自動テストシステム。
- 複数の機器が、デジタル駆動回路を含む、請求項21記載の自動テストシステム。
- 複数の機器が、アナログソースを含む、請求項21記載の自動テストシステム。
- 複数の機器が、RFソースを含む、請求項21記載の自動テストシステム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2007/074115 WO2009014535A1 (en) | 2007-07-23 | 2007-07-23 | Phase locking on aliased frequencies |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010534444A JP2010534444A (ja) | 2010-11-04 |
JP5202631B2 true JP5202631B2 (ja) | 2013-06-05 |
Family
ID=40281617
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010518158A Expired - Fee Related JP5202631B2 (ja) | 2007-07-23 | 2007-07-23 | 偽信号化された周波数上の位相ロック |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP5202631B2 (ja) |
KR (1) | KR101341138B1 (ja) |
CN (1) | CN101765974B (ja) |
WO (1) | WO2009014535A1 (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9197161B2 (en) * | 2009-09-03 | 2015-11-24 | Qualcomm Incorporated | Driving a mixer with a differential lo signal having at least three signal levels |
US9203385B2 (en) | 2012-12-21 | 2015-12-01 | Qualcomm Incorporated | Signal component rejection |
KR102053352B1 (ko) | 2013-02-25 | 2019-12-09 | 삼성전자주식회사 | 고조파 락을 방지할 수 있는 위상 동기 루프 및 이를 포함하는 장치들 |
CN103217577B (zh) * | 2013-04-15 | 2015-07-29 | 中国科学院力学研究所 | 测量高频率信号相位变化的数字相位计及其方法 |
US9893734B1 (en) * | 2016-10-03 | 2018-02-13 | Analog Devices Global | Adjusting phase of a digital phase-locked loop |
CN107342767B (zh) * | 2017-07-07 | 2020-07-28 | 广东中星微电子有限公司 | 判断锁相环锁定状态的方法和装置 |
WO2019077673A1 (ja) * | 2017-10-17 | 2019-04-25 | 三菱電機株式会社 | 信号源 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0659030B2 (ja) * | 1985-09-03 | 1994-08-03 | 日本電気株式会社 | 周波数シンセサイザ |
JPH03141724A (ja) * | 1989-10-27 | 1991-06-17 | Nippon Telegr & Teleph Corp <Ntt> | 位相同期発振回路 |
US5068628A (en) * | 1990-11-13 | 1991-11-26 | Level One Communications, Inc. | Digitally controlled timing recovery loop |
JP2853817B2 (ja) * | 1991-02-22 | 1999-02-03 | 株式会社アドバンテスト | フェイズロックループ |
GB2294599B (en) * | 1994-10-28 | 1999-04-14 | Marconi Instruments Ltd | A frequency synthesiser |
JP2853595B2 (ja) * | 1995-02-20 | 1999-02-03 | 日本電気株式会社 | Pll周波数シンセサイザ |
JPH1079666A (ja) * | 1996-09-05 | 1998-03-24 | Shimada Phys & Chem Ind Co Ltd | 位相同期発振回路 |
US6356129B1 (en) * | 1999-10-12 | 2002-03-12 | Teradyne, Inc. | Low jitter phase-locked loop with duty-cycle control |
US6603362B2 (en) * | 2000-03-14 | 2003-08-05 | Intersil Americas Inc. | Subsampling digitizer-based frequency synthesizer |
CN1417949A (zh) * | 2001-11-07 | 2003-05-14 | 旺宏电子股份有限公司 | 数字式锁相回路 |
JP2003243983A (ja) * | 2002-02-15 | 2003-08-29 | Sharp Corp | マイクロ波帯・ミリ波帯位相同期発振器およびそれを用いた高周波送受信装置 |
US7061276B2 (en) * | 2004-04-02 | 2006-06-13 | Teradyne, Inc. | Digital phase detector |
-
2007
- 2007-07-23 CN CN200780100027.6A patent/CN101765974B/zh not_active Expired - Fee Related
- 2007-07-23 KR KR1020107001428A patent/KR101341138B1/ko active IP Right Grant
- 2007-07-23 JP JP2010518158A patent/JP5202631B2/ja not_active Expired - Fee Related
- 2007-07-23 WO PCT/US2007/074115 patent/WO2009014535A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
CN101765974A (zh) | 2010-06-30 |
KR20100033411A (ko) | 2010-03-29 |
WO2009014535A1 (en) | 2009-01-29 |
CN101765974B (zh) | 2012-12-19 |
KR101341138B1 (ko) | 2013-12-13 |
JP2010534444A (ja) | 2010-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5202631B2 (ja) | 偽信号化された周波数上の位相ロック | |
US7345549B2 (en) | Phase locking on aliased frequencies | |
JP5165712B2 (ja) | 高性能信号発生 | |
JP4455757B2 (ja) | 位相同期ループの帯域幅を調整する方法および装置 | |
US8362815B2 (en) | Digital phase locked loop | |
US5808493A (en) | Rational frequency division device and frequency synthesizer using the same | |
JP4620931B2 (ja) | ノイズシェーピング・デジタル周波数合成 | |
EP3203260A1 (en) | Signal-generating circuit | |
EP3758234A1 (en) | All digital phase locked loop (adpll) with frequency locked loop | |
US8699985B1 (en) | Frequency generator including direct digital synthesizer and signal processor including the same | |
US8509296B2 (en) | Spectrum analyzer and spectrum analysis method | |
JP5732163B2 (ja) | ランダムノイズ動作モードへの管理された遷移を伴う位相ロックループ装置 | |
JP2010166605A (ja) | 周波数シンセサイザ | |
JP5624571B2 (ja) | 移動体通信機器試験用信号発生装置およびその周波数制御方法 | |
JP6733237B2 (ja) | 周波数デルタシグマ変調信号出力装置 | |
US20210336625A1 (en) | Method and Apparatus for Generating Output Frequency Locked to Input Frequency | |
JP7379057B2 (ja) | 発振装置 | |
JP2005057754A (ja) | オフセット・ループ合成器のための直接周波数合成器 | |
JPH0832350A (ja) | 周波数シンセサイザ | |
US20190324100A1 (en) | Phase-domain detection apparatus for mit application and method thereof | |
Meninger | Design of a wideband fractional-N frequency synthesizer using CppSim | |
JP2002100981A (ja) | Pll回路、位相固定方法、記録媒体 | |
Musch | Broadband suppression of phase-noise with cascaded phase-locked-loops for the generation of frequency ramps | |
KR20100075004A (ko) | 스펙트럼분석기의 인밴드 스프리어스 회피장치 | |
JPH0385019A (ja) | 位相同期型周波数シンセサイザ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120130 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120207 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120501 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120626 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121011 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20121023 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121211 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130212 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5202631 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160222 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |