JP2853595B2 - Ｐｌｌ周波数シンセサイザ - Google Patents
Ｐｌｌ周波数シンセサイザInfo
- Publication number
- JP2853595B2 JP2853595B2 JP7030366A JP3036695A JP2853595B2 JP 2853595 B2 JP2853595 B2 JP 2853595B2 JP 7030366 A JP7030366 A JP 7030366A JP 3036695 A JP3036695 A JP 3036695A JP 2853595 B2 JP2853595 B2 JP 2853595B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- sampling
- output
- signal
- controlled oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はＰＬＬ周波数シンセサイ
ザに関する。
ザに関する。
【０００２】
【従来の技術】ＰＬＬ周波数シンセサイザは、無線機等
において所望の周波数を作り出すのに用いられる。以下
に、図面を参照して従来のＰＬＬ周波数シンセサイザに
ついて説明する。
において所望の周波数を作り出すのに用いられる。以下
に、図面を参照して従来のＰＬＬ周波数シンセサイザに
ついて説明する。
【０００３】図４はＰＬＬ周波数シンセサイザの基本形
のブロック図である。
のブロック図である。
【０００４】このＰＬＬ周波数シンセサイザは、制御電
圧によって出力周波数を変化させることができる電圧制
御発振器１と、分周数を指示するマイコン１０と、マイ
コン１０に指示された分周数で電圧制御発振器１の出力
を分周するプログラマブルカウンタ３と、基準となる周
波数を発生する基準信号発振器４と、基準信号発振器４
の出力を分周するリファレンスディバイダ５と、プログ
ラマブルカウンタ３の出力とリファレンスディバイダ５
の出力とを位相比較し位相差に応じた電圧を発生する位
相比較器６と、位相比較器６の出力を平滑化し安定した
制御電圧にするローパスフィルタ７とから成る。
圧によって出力周波数を変化させることができる電圧制
御発振器１と、分周数を指示するマイコン１０と、マイ
コン１０に指示された分周数で電圧制御発振器１の出力
を分周するプログラマブルカウンタ３と、基準となる周
波数を発生する基準信号発振器４と、基準信号発振器４
の出力を分周するリファレンスディバイダ５と、プログ
ラマブルカウンタ３の出力とリファレンスディバイダ５
の出力とを位相比較し位相差に応じた電圧を発生する位
相比較器６と、位相比較器６の出力を平滑化し安定した
制御電圧にするローパスフィルタ７とから成る。
【０００５】このＰＬＬ周波数シンセサイザは、マイコ
ン１０によってプログラマブルカウンタ３における分周
数を制御することにより発生する周波数を自動制御する
ものである。しかし、図４に示したＰＬＬ周波数シンセ
サイザでは、電圧制御発振器１によって高い周波数を発
生させたい場合、プログラマブルカウンタ３の動作が、
その入力信号である電圧制御発振器１の出力信号に追従
できないという問題があった。
ン１０によってプログラマブルカウンタ３における分周
数を制御することにより発生する周波数を自動制御する
ものである。しかし、図４に示したＰＬＬ周波数シンセ
サイザでは、電圧制御発振器１によって高い周波数を発
生させたい場合、プログラマブルカウンタ３の動作が、
その入力信号である電圧制御発振器１の出力信号に追従
できないという問題があった。
【０００６】そこで、従来のＰＬＬ周波数シンセサイザ
はこの問題の対策として、プリスケーラ方式もしくはミ
キサ方式を採用している。
はこの問題の対策として、プリスケーラ方式もしくはミ
キサ方式を採用している。
【０００７】図５は、従来のプリスケーラ方式のＰＬＬ
周波数シンセサイザのブロック図である。図中、図４と
同じ構成部分には同じ参照番号を付して示す。
周波数シンセサイザのブロック図である。図中、図４と
同じ構成部分には同じ参照番号を付して示す。
【０００８】このプリスケーラ方式のＰＬＬ周波数シン
セサイザは、比較的構造が簡単で高速動作をするプリス
ケーラ（固定分周回路）１１をプログラマブルカウンタ
３の前段に備え、プログラマブルカウンタ３に入力され
る信号の周波数を下げるようにしている。
セサイザは、比較的構造が簡単で高速動作をするプリス
ケーラ（固定分周回路）１１をプログラマブルカウンタ
３の前段に備え、プログラマブルカウンタ３に入力され
る信号の周波数を下げるようにしている。
【０００９】一方、図６は、従来のミキサ方式のＰＬＬ
周波数シンセサイザのブロック図である。図中、図４と
同じ構成部分には同じ参照番号を付して示す。
周波数シンセサイザのブロック図である。図中、図４と
同じ構成部分には同じ参照番号を付して示す。
【００１０】このミキサ方式のＰＬＬ周波数シンセサイ
ザは、ミキサ１２と局部発振器１３とを備え、ミキサ１
２によって電圧制御発振器１の出力信号と局部発振器１
３の出力信号とを混合し、プログラマブルカウンタ３に
入力される信号の周波数を下げるようにしている。
ザは、ミキサ１２と局部発振器１３とを備え、ミキサ１
２によって電圧制御発振器１の出力信号と局部発振器１
３の出力信号とを混合し、プログラマブルカウンタ３に
入力される信号の周波数を下げるようにしている。
【００１１】
【発明が解決しようとする課題】ところで、ＰＬＬ周波
数シンセサイザに要求される性能の１つにキャリア・ノ
イズ比（以下「Ｃ／Ｎ比」という）がある。これは、電
圧制御発振器１の発振主信号であるキャリアと、サイド
バンド成分などの不要信号であるノイズとの比であり、
Ｃ／Ｎ比が大きいほど性能がよいＰＬＬ周波数シンセサ
イザである。
数シンセサイザに要求される性能の１つにキャリア・ノ
イズ比（以下「Ｃ／Ｎ比」という）がある。これは、電
圧制御発振器１の発振主信号であるキャリアと、サイド
バンド成分などの不要信号であるノイズとの比であり、
Ｃ／Ｎ比が大きいほど性能がよいＰＬＬ周波数シンセサ
イザである。
【００１２】ＰＬＬ周波数シンセサイザはネガティブフ
ィードバックの一種であり、位相比較器６の出力信号に
よって常に補正がかかり、位相比較器６の２つの入力信
号の位相が一致するようにしている。ＰＬＬ周波数シン
セサイザの出力周波数、すなわち電圧制御発振器１の出
力周波数が所望の周波数に安定した状態にあるときであ
っても、常にこの補正が行われており、その周期はリフ
ァレンスディバイダ５の出力信号の周期ごととなる。
ィードバックの一種であり、位相比較器６の出力信号に
よって常に補正がかかり、位相比較器６の２つの入力信
号の位相が一致するようにしている。ＰＬＬ周波数シン
セサイザの出力周波数、すなわち電圧制御発振器１の出
力周波数が所望の周波数に安定した状態にあるときであ
っても、常にこの補正が行われており、その周期はリフ
ァレンスディバイダ５の出力信号の周期ごととなる。
【００１３】Ｃ／Ｎ比向上の観点からは、この補正の影
響がローパスフィルタ７の出力信号にのらない方がよ
い。ローパスフィルタ７の特性が一定であるとすると、
補正が頻繁であるほど、すなわちリファレンスディバイ
ダ５の出力周波数が高いほどローパスフィルタ７の出力
信号に補正の影響のリップルが生じにくく、Ｃ／Ｎ比は
向上する。
響がローパスフィルタ７の出力信号にのらない方がよ
い。ローパスフィルタ７の特性が一定であるとすると、
補正が頻繁であるほど、すなわちリファレンスディバイ
ダ５の出力周波数が高いほどローパスフィルタ７の出力
信号に補正の影響のリップルが生じにくく、Ｃ／Ｎ比は
向上する。
【００１４】ところが、リファレンスディバイダ５の出
力周波数は以下に説明するような制限を受ける。
力周波数は以下に説明するような制限を受ける。
【００１５】図４に示した基本形のＰＬＬ周波数シンセ
サイザにおいては、電圧制御発振器１の出力周波数ｆ
VCO は数１で表される。数１において、ｆr はリファレ
ンスディバイダ５の出力周波数、Ｎはプログラマブルカ
ウンタ３の分周数である。
サイザにおいては、電圧制御発振器１の出力周波数ｆ
VCO は数１で表される。数１において、ｆr はリファレ
ンスディバイダ５の出力周波数、Ｎはプログラマブルカ
ウンタ３の分周数である。
【００１６】
【数１】ｆVCO ＝Ｎ×ｆr 電圧制御発振器１の出力周波数を変えるにはプログラマ
ブルカウンタ３の分周数Ｎを変えればよいが、Ｎは一般
に自然数であるので、ｆVCO はｆr の整数倍となり、従
って、電圧制御発振器１の出力周波数の変化の最小ステ
ップはｆr となる。
ブルカウンタ３の分周数Ｎを変えればよいが、Ｎは一般
に自然数であるので、ｆVCO はｆr の整数倍となり、従
って、電圧制御発振器１の出力周波数の変化の最小ステ
ップはｆr となる。
【００１７】ここで、ＰＬＬ周波数シンセサイザが、放
送を受信する受信機において受信周波数を発生する回路
である場合を例にとって説明する。
送を受信する受信機において受信周波数を発生する回路
である場合を例にとって説明する。
【００１８】この受信機が受信する放送の放送局につい
て考えてみると、この放送局は各国の法律で所定のバン
ドごとに定められた間隔の周波数で放送電波を送信して
いる。従って、これらの放送を受信するためには、リフ
ァレンスディバイダ５の出力周波数が受信したいすべて
の放送の各送信周波数の約数となっていなければならな
い。すなわち、数２に示すように、リファレンスディバ
イダ５の出力周波数ｆr の最大値は、放送局の送信周波
数の最大公約数ｆGCM となるように制限される。
て考えてみると、この放送局は各国の法律で所定のバン
ドごとに定められた間隔の周波数で放送電波を送信して
いる。従って、これらの放送を受信するためには、リフ
ァレンスディバイダ５の出力周波数が受信したいすべて
の放送の各送信周波数の約数となっていなければならな
い。すなわち、数２に示すように、リファレンスディバ
イダ５の出力周波数ｆr の最大値は、放送局の送信周波
数の最大公約数ｆGCM となるように制限される。
【００１９】
【数２】ｆr ≦ｆGCM 一方、図５に示したプリスケーラ方式のＰＬＬ周波数シ
ンセサイザにおいては、電圧制御発振器１の出力周波数
ｆVCO は数３で表される。数３において、ｆrはリファ
レンスディバイダ５の出力周波数、Ｎはプログラマブル
カウンタ３の分周数、Ｍはプリスケーラ１１の分周数で
ある。
ンセサイザにおいては、電圧制御発振器１の出力周波数
ｆVCO は数３で表される。数３において、ｆrはリファ
レンスディバイダ５の出力周波数、Ｎはプログラマブル
カウンタ３の分周数、Ｍはプリスケーラ１１の分周数で
ある。
【００２０】
【数３】ｆVCO ＝Ｍ×Ｎ×ｆr ここで、プログラマブルカウンタ３の分周数Ｎが１変化
した場合の電圧制御発振器１の周波数変化ステップΔｆ
VCO は数４で表される。
した場合の電圧制御発振器１の周波数変化ステップΔｆ
VCO は数４で表される。
【００２１】
【数４】 ΔｆVCO ＝（Ｍ×（Ｎ＋１）×ｆr ）−（Ｍ×Ｎ×ｆr ） ＝Ｍ×ｆr また、電圧制御発振器１の周波数変化ステップΔｆVCO
は放送局の送信周波数の最大公約数ｆGCM 以下に制限さ
れるので、数５に示すように、リファレンスディバイダ
５の出力周波数ｆr の最大値は、放送局の送信周波数の
最大公約数ｆGCM をプリスケーラ１１の分周数Ｍで除し
た値となるように制限される。
は放送局の送信周波数の最大公約数ｆGCM 以下に制限さ
れるので、数５に示すように、リファレンスディバイダ
５の出力周波数ｆr の最大値は、放送局の送信周波数の
最大公約数ｆGCM をプリスケーラ１１の分周数Ｍで除し
た値となるように制限される。
【００２２】
【数５】ｆr ≦ｆGCM ／Ｍ 数５と数２とを比較してわかるように、プリスケーラ方
式のＰＬＬ周波数シンセサイザではリファレンスディバ
イダ５の出力周波数ｆr の最大値が基本形のＰＬＬ周波
数シンセサイザよりも小さい値になってしまい、前述し
たようにＣ／Ｎ比が低下してしまうことになる。
式のＰＬＬ周波数シンセサイザではリファレンスディバ
イダ５の出力周波数ｆr の最大値が基本形のＰＬＬ周波
数シンセサイザよりも小さい値になってしまい、前述し
たようにＣ／Ｎ比が低下してしまうことになる。
【００２３】他方、図６に示したミキサ方式のＰＬＬ周
波数シンセサイザにおいては、電圧制御発振器１の出力
周波数ｆVCO は数６で表される。数６において、ｆr は
リファレンスディバイダ５の出力周波数、Ｎはプログラ
マブルカウンタ３の分周数、ｆ´は局部発振器１３の出
力周波数である。
波数シンセサイザにおいては、電圧制御発振器１の出力
周波数ｆVCO は数６で表される。数６において、ｆr は
リファレンスディバイダ５の出力周波数、Ｎはプログラ
マブルカウンタ３の分周数、ｆ´は局部発振器１３の出
力周波数である。
【００２４】
【数６】ｆVCO ＝ｆ´＋Ｎ×ｆr ここで、プログラマブルカウンタ３の分周数Ｎが１変化
した場合の電圧制御発振器１の周波数変化ステップΔｆ
VCO は数７で表される。
した場合の電圧制御発振器１の周波数変化ステップΔｆ
VCO は数７で表される。
【００２５】
【数７】 ΔｆVCO ＝（ｆ´＋（Ｎ＋１）×ｆr ）−（ｆ´＋Ｎ×ｆr ） ＝ｆr また、電圧制御発振器１の周波数変化ステップΔｆVCO
は放送局の送信周波数の最大公約数ｆGCM 以下に制限さ
れるので、数８に示すように、リファレンスディバイダ
５の出力周波数ｆr の最大値は、放送局の送信周波数の
最大公約数ｆGCM となるように制限される。
は放送局の送信周波数の最大公約数ｆGCM 以下に制限さ
れるので、数８に示すように、リファレンスディバイダ
５の出力周波数ｆr の最大値は、放送局の送信周波数の
最大公約数ｆGCM となるように制限される。
【００２６】
【数８】ｆr ≦ｆGCM 数８と数２とを比較してわかるように、ミキサ方式のＰ
ＬＬ周波数シンセサイザの場合、リファレンスディバイ
ダ５の出力周波数ｆr の最大値を基本形のＰＬＬ周波数
シンセサイザと同じにすることができ、Ｃ／Ｎ比の低下
を招くことはない。
ＬＬ周波数シンセサイザの場合、リファレンスディバイ
ダ５の出力周波数ｆr の最大値を基本形のＰＬＬ周波数
シンセサイザと同じにすることができ、Ｃ／Ｎ比の低下
を招くことはない。
【００２７】次に、プリスケーラ方式のＰＬＬ周波数シ
ンセサイザとミキサ方式の周波数シンセサイザとを回路
構成、特にＩＣ化への適否について比較して説明する。
ンセサイザとミキサ方式の周波数シンセサイザとを回路
構成、特にＩＣ化への適否について比較して説明する。
【００２８】図５に示したプリスケーラ方式のＰＬＬ周
波数シンセサイザにおいては、電圧制御発振器１、基準
信号発振器４およびローパスフィルタ７がアナログ回路
であり、特性やコストの面からこれらの回路にはディス
クリート部品が用いられる。このほかのプログラマブル
カウンタ３、リファレンスディバイダ５、位相比較器
６、マイコン１０およびプリスケーラ１１といったＰＬ
Ｌ周波数シンセサイザを構成する回路の大部分はディジ
タル回路であり、これらはＩＣ上にワンチップ化でき、
ＩＣ化に適しているといえる。
波数シンセサイザにおいては、電圧制御発振器１、基準
信号発振器４およびローパスフィルタ７がアナログ回路
であり、特性やコストの面からこれらの回路にはディス
クリート部品が用いられる。このほかのプログラマブル
カウンタ３、リファレンスディバイダ５、位相比較器
６、マイコン１０およびプリスケーラ１１といったＰＬ
Ｌ周波数シンセサイザを構成する回路の大部分はディジ
タル回路であり、これらはＩＣ上にワンチップ化でき、
ＩＣ化に適しているといえる。
【００２９】一方、図６に示したミキサ方式のＰＬＬ周
波数シンセサイザの場合、プログラマブルカウンタ３、
リファレンスディバイダ５、位相比較器６およびマイコ
ン１０はディジタル回路であるのでＩＣ上にワンチップ
化できるが、電圧制御発振器１、基準信号発振器４およ
びローパスフィルタ７に加えてミキサ１２および局部発
振器１３がアナログ回路であるのでこれらはディスクリ
ート部品で構成され、従ってプリスケーラ方式と比べて
ＩＣ上にワンチップ化できない回路が多く、ＩＣ化への
適正については劣っているといえる。
波数シンセサイザの場合、プログラマブルカウンタ３、
リファレンスディバイダ５、位相比較器６およびマイコ
ン１０はディジタル回路であるのでＩＣ上にワンチップ
化できるが、電圧制御発振器１、基準信号発振器４およ
びローパスフィルタ７に加えてミキサ１２および局部発
振器１３がアナログ回路であるのでこれらはディスクリ
ート部品で構成され、従ってプリスケーラ方式と比べて
ＩＣ上にワンチップ化できない回路が多く、ＩＣ化への
適正については劣っているといえる。
【００３０】以上説明したように、プリスケーラ方式の
ＰＬＬ周波数シンセサイザは、ＩＣ化への適性は優れて
いるがＣ／Ｎ比については劣っており、一方、ミキサ方
式のＰＬＬ周波数シンセサイザはＣ／Ｎ比については優
れているがＩＣ化への適性は劣っており、両方式におい
て一長一短がある。
ＰＬＬ周波数シンセサイザは、ＩＣ化への適性は優れて
いるがＣ／Ｎ比については劣っており、一方、ミキサ方
式のＰＬＬ周波数シンセサイザはＣ／Ｎ比については優
れているがＩＣ化への適性は劣っており、両方式におい
て一長一短がある。
【００３１】本発明は上記の点にかんがみてなされたも
ので、Ｃ／Ｎ比およびＩＣ化への適性の両方が優れたＰ
ＬＬ周波数シンセサイザを提供することを目的とする。
ので、Ｃ／Ｎ比およびＩＣ化への適性の両方が優れたＰ
ＬＬ周波数シンセサイザを提供することを目的とする。
【００３２】
【課題を解決するための手段】本発明は上記の目的を達
成するために、入力された制御電圧に応じた周波数の信
号を出力する電圧制御発振器と、この電圧制御発振器の
出力信号をサンプリングするサンプリング手段と、この
サンプリング手段の出力信号の周波数を入力された分周
数で分周するプログラマブルカウンタと、このプログラ
マブルカウンタに分周数を指示するマイコンと、所定の
周波数を発生する基準信号発振器と、この基準信号発振
器の出力信号の周波数を所定の分周数で分周するリファ
レンスディバイダと、前記プログラマブルカウンタの出
力信号と前記リファレンスディバイダの出力信号とを位
相比較し位相差に応じた電圧を発生する位相比較器と、
この位相比較器の出力を平滑化し安定な前記制御電圧に
するローパスフィルタとを備え、前記サンプリング手段
を、前記電圧制御発振器の出力信号を入力されたサンプ
リング周波数でサンプリングするスイッチトキャパシタ
回路と、該スイッチトキャパシタ回路を制御するサンプ
リングコントロール回路と、該サンプリングコントロー
ル回路を介して前記スイッチトキャパシタ回路に前記サ
ンプリング周波数を入力するサンプリング周波数指示手
段とから構成して、ＰＬＬ周波数シンセサイザを構成し
た。
成するために、入力された制御電圧に応じた周波数の信
号を出力する電圧制御発振器と、この電圧制御発振器の
出力信号をサンプリングするサンプリング手段と、この
サンプリング手段の出力信号の周波数を入力された分周
数で分周するプログラマブルカウンタと、このプログラ
マブルカウンタに分周数を指示するマイコンと、所定の
周波数を発生する基準信号発振器と、この基準信号発振
器の出力信号の周波数を所定の分周数で分周するリファ
レンスディバイダと、前記プログラマブルカウンタの出
力信号と前記リファレンスディバイダの出力信号とを位
相比較し位相差に応じた電圧を発生する位相比較器と、
この位相比較器の出力を平滑化し安定な前記制御電圧に
するローパスフィルタとを備え、前記サンプリング手段
を、前記電圧制御発振器の出力信号を入力されたサンプ
リング周波数でサンプリングするスイッチトキャパシタ
回路と、該スイッチトキャパシタ回路を制御するサンプ
リングコントロール回路と、該サンプリングコントロー
ル回路を介して前記スイッチトキャパシタ回路に前記サ
ンプリング周波数を入力するサンプリング周波数指示手
段とから構成して、ＰＬＬ周波数シンセサイザを構成し
た。
【００３３】また、本発明は、前記サンプリング手段に
おけるサンプリング周波数を前記電圧制御発振器の出力
信号のナイキスト周波数以下にした。
おけるサンプリング周波数を前記電圧制御発振器の出力
信号のナイキスト周波数以下にした。
【００３４】
【００３５】
【００３６】
【００３７】
【００３８】
【００３９】また、本発明は、前記サンプリング周波数
指示手段を前記マイコンで実現するようにした。
指示手段を前記マイコンで実現するようにした。
【００４０】
【作用】本発明は以上の構成によって、サンプリング手
段が電圧制御発振器の出力信号をサンプリングして出力
することにより、プログラマブルカウンタに入力される
信号の周波数を電圧制御発振器の出力信号の周波数より
も低くすることができ、さらに、Ｃ／Ｎ比を悪化させる
ことなくＩＣ化に適した構成となる。
段が電圧制御発振器の出力信号をサンプリングして出力
することにより、プログラマブルカウンタに入力される
信号の周波数を電圧制御発振器の出力信号の周波数より
も低くすることができ、さらに、Ｃ／Ｎ比を悪化させる
ことなくＩＣ化に適した構成となる。
【００４１】
【実施例】以下本発明を図面に基づいて説明する。
【００４２】図１は、本発明によるＰＬＬ周波数シンセ
サイザの一実施例のブロック図である。
サイザの一実施例のブロック図である。
【００４３】このＰＬＬ周波数シンセサイザは、制御電
圧によって出力周波数ｆVCO を変化させることができる
電圧制御発振器１と、電圧制御発振器１の出力周波数ｆ
VCOをサンプリングするスイッチトキャパシタ回路２
と、スイッチトキャパシタ回路２を制御するサンプリン
グコントロール回路９と、サンプリングコントロール回
路９を介してスイッチトキャパシタ回路２にサンプリン
グ信号を供給するとともにプログラマブルカウンタ３に
分周数を指示するマイコン８と、マイコン８により指示
された分周数でスイッチトキャパシタ回路２の出力を分
周するプログラマブルカウンタ３と、基準となる周波数
を発生する基準信号発振器４と、基準信号発振器４の出
力を分周するリファレンスディバイダ５と、プログラマ
ブルカウンタ３の出力とリファレンスディバイダ５の出
力とを位相比較し位相差に応じた電圧を発生する位相比
較器６と、位相比較器６の出力を平滑化し安定した制御
電圧にするローパスフィルタ７とから成る。
圧によって出力周波数ｆVCO を変化させることができる
電圧制御発振器１と、電圧制御発振器１の出力周波数ｆ
VCOをサンプリングするスイッチトキャパシタ回路２
と、スイッチトキャパシタ回路２を制御するサンプリン
グコントロール回路９と、サンプリングコントロール回
路９を介してスイッチトキャパシタ回路２にサンプリン
グ信号を供給するとともにプログラマブルカウンタ３に
分周数を指示するマイコン８と、マイコン８により指示
された分周数でスイッチトキャパシタ回路２の出力を分
周するプログラマブルカウンタ３と、基準となる周波数
を発生する基準信号発振器４と、基準信号発振器４の出
力を分周するリファレンスディバイダ５と、プログラマ
ブルカウンタ３の出力とリファレンスディバイダ５の出
力とを位相比較し位相差に応じた電圧を発生する位相比
較器６と、位相比較器６の出力を平滑化し安定した制御
電圧にするローパスフィルタ７とから成る。
【００４４】次に、図１に示したＰＬＬ周波数シンセサ
イザの動作を説明する。
イザの動作を説明する。
【００４５】本発明によるＰＬＬ周波数シンセサイザの
特徴は、マイコン８およびサンプリングコントロール回
路９により制御されたスイッチトキャパシタ回路２から
成るサンプリング手段を有し、電圧制御発振器１の出力
をこのサンプリング手段でサンプリングした後プログラ
ムカウンタ３に入力するようにし、このときのサンプリ
ング周波数を電圧制御発振器１の出力周波数のナイキス
ト周波数以下にしたことにある。
特徴は、マイコン８およびサンプリングコントロール回
路９により制御されたスイッチトキャパシタ回路２から
成るサンプリング手段を有し、電圧制御発振器１の出力
をこのサンプリング手段でサンプリングした後プログラ
ムカウンタ３に入力するようにし、このときのサンプリ
ング周波数を電圧制御発振器１の出力周波数のナイキス
ト周波数以下にしたことにある。
【００４６】図２はナイキスト周波数について説明する
図であり、所定の入力周波数ｆ´mと、この入力周波数
ｆ´m をサンプリングするサンプリング周波数ｆS との
関係において、（ａ）はｆS ＞２×ｆ´m の場合を示し
た図、（ｂ）はｆS ＝２×ｆ´m の場合を示した図、
（ｃ）はｆS ＜２×ｆ´m の場合を示した図、（ｄ）は
入力周波数ｆ´m が正弦波でｆS ＝２×ｆ´m の場合を
示した図である。
図であり、所定の入力周波数ｆ´mと、この入力周波数
ｆ´m をサンプリングするサンプリング周波数ｆS との
関係において、（ａ）はｆS ＞２×ｆ´m の場合を示し
た図、（ｂ）はｆS ＝２×ｆ´m の場合を示した図、
（ｃ）はｆS ＜２×ｆ´m の場合を示した図、（ｄ）は
入力周波数ｆ´m が正弦波でｆS ＝２×ｆ´m の場合を
示した図である。
【００４７】一般に、入力周波数ｆ´m をその２倍以上
の周波数でサンプリングすると原信号の情報を損なうこ
となくサンプリングできることがサンプリング定理によ
り知られており（図２（ａ）、（ｂ）参照）、この２×
ｆ´m の周波数のことを入力周波数ｆ´m のナイキスト
周波数という。
の周波数でサンプリングすると原信号の情報を損なうこ
となくサンプリングできることがサンプリング定理によ
り知られており（図２（ａ）、（ｂ）参照）、この２×
ｆ´m の周波数のことを入力周波数ｆ´m のナイキスト
周波数という。
【００４８】ナイキスト周波数以下の周波数でサンプリ
ングした場合（図２（ｃ）参照）には、折返しが起り、
図２（ｃ）の斜線を付した部分の情報が損なわれる。ま
た、入力周波数ｆ´m が正弦波の場合にはｆ´m が単周
波であるので、図２（ｄ）に示すようになる。
ングした場合（図２（ｃ）参照）には、折返しが起り、
図２（ｃ）の斜線を付した部分の情報が損なわれる。ま
た、入力周波数ｆ´m が正弦波の場合にはｆ´m が単周
波であるので、図２（ｄ）に示すようになる。
【００４９】本発明においては、Ａ／Ｄ変換やＤ／Ａ変
換のプロセスとは異なり、情報の変換、復元を目的とし
ていない。従って、入力周波数ｆ´m 、図１でいえば電
圧制御発振器１の出力周波数ｆVCO が正弦波であって１
つの周波数成分しかないこと、入力周波数ｆVCO の周波
数可変範囲は受信機などのシステムの設計時に規定でき
ることにより、限定された条件のもとでｆVCO の周波数
に対応する出力信号（サンプリング後の信号）が得られ
ればよい。
換のプロセスとは異なり、情報の変換、復元を目的とし
ていない。従って、入力周波数ｆ´m 、図１でいえば電
圧制御発振器１の出力周波数ｆVCO が正弦波であって１
つの周波数成分しかないこと、入力周波数ｆVCO の周波
数可変範囲は受信機などのシステムの設計時に規定でき
ることにより、限定された条件のもとでｆVCO の周波数
に対応する出力信号（サンプリング後の信号）が得られ
ればよい。
【００５０】図１のスイッチトキャパシタ回路２におけ
るサンプリング周波数を、電圧制御発振器１の出力周波
数のナイキスト周波数よりも高くすることは、本発明の
特徴の１つであるＩＣ化を行ったときに、高速動作の回
路が必要となり、消費電流、ファインプロセスおよびコ
ストの面から考えてあまり望ましいものではない。逆に
いえば、本発明はサンプリング周波数をナイキスト周波
数以下にすることによって、それほどの高速動作が要求
されないので、消費電流、ファインプロセスおよびコス
トの面から有利になるという効果がある。
るサンプリング周波数を、電圧制御発振器１の出力周波
数のナイキスト周波数よりも高くすることは、本発明の
特徴の１つであるＩＣ化を行ったときに、高速動作の回
路が必要となり、消費電流、ファインプロセスおよびコ
ストの面から考えてあまり望ましいものではない。逆に
いえば、本発明はサンプリング周波数をナイキスト周波
数以下にすることによって、それほどの高速動作が要求
されないので、消費電流、ファインプロセスおよびコス
トの面から有利になるという効果がある。
【００５１】図３は本発明におけるサンプリング周波数
について説明する図であり、所定の入力周波数ｆ´m
と、この入力周波数ｆ´m をサンプリングするサンプリ
ング周波数ｆS と、入力周波数ｆ´m をサンプリング周
波数ｆS でサンプリングした結果の出力周波数ｆOUT と
の関係を示し、（ａ）はｆS ＜ｆ´m の場合を時間変域
で示した図、（ｂ）はｆS ＜ｆ´m の場合を周波数変域
で示した図、（ｃ）はｆS ＜２×ｆ´m の場合を周波数
変域で示した図である。
について説明する図であり、所定の入力周波数ｆ´m
と、この入力周波数ｆ´m をサンプリングするサンプリ
ング周波数ｆS と、入力周波数ｆ´m をサンプリング周
波数ｆS でサンプリングした結果の出力周波数ｆOUT と
の関係を示し、（ａ）はｆS ＜ｆ´m の場合を時間変域
で示した図、（ｂ）はｆS ＜ｆ´m の場合を周波数変域
で示した図、（ｃ）はｆS ＜２×ｆ´m の場合を周波数
変域で示した図である。
【００５２】図３（ａ）からわかるようにサンプリング
した結果の出力周波数ｆOUT は、入力周波数ｆ´m とサ
ンプリング周波数ｆS のビート周波数となる。これを周
波数変域で示すと図３（ｂ）に示すようになる。
した結果の出力周波数ｆOUT は、入力周波数ｆ´m とサ
ンプリング周波数ｆS のビート周波数となる。これを周
波数変域で示すと図３（ｂ）に示すようになる。
【００５３】図３（ｃ）は、図３（ａ）および（ｂ）に
おけるｆS の１／２の周波数を新たにｆS とした場合に
ついて示す図であり、このとき、入力周波数ｆ´m より
も低い周波数で得られるのは、（ｆ´m −ｆS ）と（ｆ
´m −２ｆS ）であり、十分な周波数差があれば出力周
波数ｆOUT として（ｆ´m −２ｆS ）を選択することも
できる。
おけるｆS の１／２の周波数を新たにｆS とした場合に
ついて示す図であり、このとき、入力周波数ｆ´m より
も低い周波数で得られるのは、（ｆ´m −ｆS ）と（ｆ
´m −２ｆS ）であり、十分な周波数差があれば出力周
波数ｆOUT として（ｆ´m −２ｆS ）を選択することも
できる。
【００５４】本発明においては、入力周波数ｆ´m は電
圧制御発振器１から出力される正弦波信号である。従っ
て、入力周波数ｆ´m の可変領域は、たとえば、本発明
によるＰＬＬ周波数シンセサイザを用いた受信機の受信
バンドに関連して定まり、ある特定領域のみの周波数範
囲において可変であればよい。すなわち、入力周波数ｆ
´m 、出力周波数ｆOUT の可変範囲は図３（ｂ）および
（ｃ）に示した矢印の範囲となる。
圧制御発振器１から出力される正弦波信号である。従っ
て、入力周波数ｆ´m の可変領域は、たとえば、本発明
によるＰＬＬ周波数シンセサイザを用いた受信機の受信
バンドに関連して定まり、ある特定領域のみの周波数範
囲において可変であればよい。すなわち、入力周波数ｆ
´m 、出力周波数ｆOUT の可変範囲は図３（ｂ）および
（ｃ）に示した矢印の範囲となる。
【００５５】つまり、入力周波数ｆ´m の変動を出力周
波数ｆOUT の変動としてとらえることができ、本実施例
においては、この出力周波数ｆOUT がスイッチトキャパ
シタ回路２の出力に相当する。
波数ｆOUT の変動としてとらえることができ、本実施例
においては、この出力周波数ｆOUT がスイッチトキャパ
シタ回路２の出力に相当する。
【００５６】図１に示したＰＬＬ周波数シンセサイザに
おいては、上述したようにスイッチトキャパシタ回路２
の出力周波数ｆOUT を（ｆVCO −２ｆS ）とすると、電
圧制御発振器１の出力周波数ｆVCO は数９で表される。
数９において、ｆr はリファレンスディバイダ５の出力
周波数、Ｎはプログラマブルカウンタ３の分周数であ
る。
おいては、上述したようにスイッチトキャパシタ回路２
の出力周波数ｆOUT を（ｆVCO −２ｆS ）とすると、電
圧制御発振器１の出力周波数ｆVCO は数９で表される。
数９において、ｆr はリファレンスディバイダ５の出力
周波数、Ｎはプログラマブルカウンタ３の分周数であ
る。
【００５７】
【数９】ｆVCO ＝２ｆS ＋Ｎ×ｆr ここで、プログラマブルカウンタ３の分周数Ｎが１変化
した場合の電圧制御発振器１の周波数変化ステップΔｆ
VCO は数１０で表される。
した場合の電圧制御発振器１の周波数変化ステップΔｆ
VCO は数１０で表される。
【００５８】
【数１０】 ΔｆVCO ＝（２ｆS ＋（Ｎ＋１）×ｆr ）−（２ｆS ＋Ｎ×ｆr ） ＝ｆr また、電圧制御発振器１の周波数変化ステップΔｆVCO
は放送局の送信周波数の最大公約数ｆGCM 以下に制限さ
れるので、数１１に示すように、リファレンスディバイ
ダ５の出力周波数ｆr の最大値は、放送局の送信周波数
の最大公約数ｆGCM となるように制限される。
は放送局の送信周波数の最大公約数ｆGCM 以下に制限さ
れるので、数１１に示すように、リファレンスディバイ
ダ５の出力周波数ｆr の最大値は、放送局の送信周波数
の最大公約数ｆGCM となるように制限される。
【００５９】
【数１１】ｆr ≦ｆGCM 数１１と数２とを比較してわかるように、本実施例のＰ
ＬＬ周波数シンセサイザの場合、リファレンスディバイ
ダ５の出力周波数ｆr の最大値を基本形のＰＬＬ周波数
シンセサイザと同じにすることができ、Ｃ／Ｎ比の低下
を招くことはない。
ＬＬ周波数シンセサイザの場合、リファレンスディバイ
ダ５の出力周波数ｆr の最大値を基本形のＰＬＬ周波数
シンセサイザと同じにすることができ、Ｃ／Ｎ比の低下
を招くことはない。
【００６０】また、本実施例におけるスイッチトキャパ
シタ回路２およびサンプリングコントロール回路９はデ
ィジタル回路であるので、他のプログラマブルカウンタ
３、リファレンスディバイダ５、位相比較器６、マイコ
ン８とともにＩＣ上にワンチップ化でき、本発明による
ＰＬＬ周波数シンセサイザがＩＣ化に適しているといえ
る。
シタ回路２およびサンプリングコントロール回路９はデ
ィジタル回路であるので、他のプログラマブルカウンタ
３、リファレンスディバイダ５、位相比較器６、マイコ
ン８とともにＩＣ上にワンチップ化でき、本発明による
ＰＬＬ周波数シンセサイザがＩＣ化に適しているといえ
る。
【００６１】
【発明の効果】以上説明したように、本発明は、プログ
ラムカウンタ３の前に、たとえばスイッチトキャパシタ
回路２等のサンプリング手段を設け、このサンプリング
手段によって入力周波数に対して低い周波数でサンプリ
ングすることによりエリアシングを起し、低域変換され
た信号をプログラムカウンタ３に入力するようにしたた
め、先に説明したＰＬＬ周波数シンセサイザの構成と使
用周波数範囲の限定条件のもとで、Ｃ／Ｎ比に関与する
リファレンス周波数、すなわちリファレンスディバイダ
５の出力周波数を比較的高くすることができ（ｆr ≦ｆ
GCM ）、且つ、ＰＬＬ周波数シンセサイザを構成する回
路の大部分はディジタル回路で構成することができるた
めＩＣ化に適しているという利点を有する。
ラムカウンタ３の前に、たとえばスイッチトキャパシタ
回路２等のサンプリング手段を設け、このサンプリング
手段によって入力周波数に対して低い周波数でサンプリ
ングすることによりエリアシングを起し、低域変換され
た信号をプログラムカウンタ３に入力するようにしたた
め、先に説明したＰＬＬ周波数シンセサイザの構成と使
用周波数範囲の限定条件のもとで、Ｃ／Ｎ比に関与する
リファレンス周波数、すなわちリファレンスディバイダ
５の出力周波数を比較的高くすることができ（ｆr ≦ｆ
GCM ）、且つ、ＰＬＬ周波数シンセサイザを構成する回
路の大部分はディジタル回路で構成することができるた
めＩＣ化に適しているという利点を有する。
【図１】本発明によるＰＬＬ周波数シンセサイザの一実
施例のブロック図である。
施例のブロック図である。
【図２】ナイキスト周波数について説明する図であり、
所定の入力周波数ｆ´m と、この入力周波数ｆ´m をサ
ンプリングするサンプリング周波数ｆS との関係におい
て、（ａ）はｆS ＞２×ｆ´m の場合を示した図、
（ｂ）はｆS ＝２×ｆ´m の場合を示した図、（ｃ）は
ｆS ＜２×ｆ´m の場合を示した図、（ｄ）は入力周波
数ｆ´m が正弦波でｆS ＝２×ｆ´m の場合を示した図
である。
所定の入力周波数ｆ´m と、この入力周波数ｆ´m をサ
ンプリングするサンプリング周波数ｆS との関係におい
て、（ａ）はｆS ＞２×ｆ´m の場合を示した図、
（ｂ）はｆS ＝２×ｆ´m の場合を示した図、（ｃ）は
ｆS ＜２×ｆ´m の場合を示した図、（ｄ）は入力周波
数ｆ´m が正弦波でｆS ＝２×ｆ´m の場合を示した図
である。
【図３】本発明におけるサンプリング周波数について説
明する図であり、所定の入力周波数ｆ´m と、この入力
周波数ｆ´m をサンプリングするサンプリング周波数ｆ
S と、入力周波数ｆ´m をサンプリング周波数ｆS でサ
ンプリングした結果の出力周波数ｆOUT との関係を示
し、（ａ）はｆS ＜ｆ´m の場合を時間変域で示した
図、（ｂ）はｆS ＜ｆ´m の場合を周波数変域で示した
図、（ｃ）はｆS ＜２×ｆ´m の場合を周波数変域で示
した図である。
明する図であり、所定の入力周波数ｆ´m と、この入力
周波数ｆ´m をサンプリングするサンプリング周波数ｆ
S と、入力周波数ｆ´m をサンプリング周波数ｆS でサ
ンプリングした結果の出力周波数ｆOUT との関係を示
し、（ａ）はｆS ＜ｆ´m の場合を時間変域で示した
図、（ｂ）はｆS ＜ｆ´m の場合を周波数変域で示した
図、（ｃ）はｆS ＜２×ｆ´m の場合を周波数変域で示
した図である。
【図４】ＰＬＬ周波数シンセサイザの基本形のブロック
図である。
図である。
【図５】従来のプリスケーラ方式のＰＬＬ周波数シンセ
サイザのブロック図である。
サイザのブロック図である。
【図６】従来のミキサ方式のＰＬＬ周波数シンセサイザ
のブロック図である。
のブロック図である。
１ 電圧制御発振器 ２ スイッチトキャパシタ回路 ３ プログラマブルカウンタ ４ 基準信号発振器 ５ リファレンスディバイダ ６ 位相比較器 ７ ローパスフィルタ ８ マイコン ９ サンプリングコントロール回路 １０ マイコン １１ プリスケーラ １２ ミキサ １３ 局部発振器
Claims (3)
- 【請求項１】 入力された制御電圧に応じた周波数の信
号を出力する電圧制御発振器と、該電圧制御発振器の出
力信号をサンプリングするサンプリング手段と、該サン
プリング手段の出力信号の周波数を入力された分周数で
分周するプログラマブルカウンタと、該プログラマブル
カウンタに分周数を指示するマイコンと、所定の周波数
を発生する基準信号発振器と、該基準信号発振器の出力
信号の周波数を所定の分周数で分周するリファレンスデ
ィバイダと、前記プログラマブルカウンタの出力信号と
前記リファレンスディバイダの出力信号とを位相比較し
位相差に応じた電圧を発生する位相比較器と、該位相比
較器の出力を平滑化し安定した前記制御電圧にするロー
パスフィルタとを備え、 前記サンプリング手段が、前記電圧制御発振器の出力信
号を入力されたサンプリング周波数でサンプリングする
スイッチトキャパシタ回路と、該スイッチトキャパシタ
回路を制御するサンプリングコントロール回路と、該サ
ンプリングコントロール回路を介して前記スイッチトキ
ャパシタ回路に前記サンプリング周波数を入力するサン
プリング周波数指示手段とから成る ことを特徴とするＰ
ＬＬ周波数シンセサイザ。 - 【請求項２】 前記サンプリング手段におけるサンプリ
ング周波数が前記電圧制御発振器の出力信号のナイキス
ト周波数以下であることを特徴とする請求項１に記載の
ＰＬＬ周波数シンセサイザ。 - 【請求項３】 前記サンプリング周波数指示手段が前記
マイコンであることを特徴とする請求項１に記載のＰＬ
Ｌ周波数シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7030366A JP2853595B2 (ja) | 1995-02-20 | 1995-02-20 | Ｐｌｌ周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7030366A JP2853595B2 (ja) | 1995-02-20 | 1995-02-20 | Ｐｌｌ周波数シンセサイザ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08223035A JPH08223035A (ja) | 1996-08-30 |
| JP2853595B2 true JP2853595B2 (ja) | 1999-02-03 |
Family
ID=12301873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7030366A Expired - Fee Related JP2853595B2 (ja) | 1995-02-20 | 1995-02-20 | Ｐｌｌ周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2853595B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100450658B1 (ko) * | 1997-08-27 | 2004-11-16 | 삼성전자주식회사 | 스위치드 커패시터 필터 제어장치 및 방법 |
| CN101765974B (zh) * | 2007-07-23 | 2012-12-19 | 泰拉丁公司 | 混叠频率的锁相 |
| JP6570790B2 (ja) * | 2017-04-26 | 2019-09-04 | 三菱電機株式会社 | 信号源 |
-
1995
- 1995-02-20 JP JP7030366A patent/JP2853595B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08223035A (ja) | 1996-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6198353B1 (en) | Phase locked loop having direct digital synthesizer dividers and improved phase detector | |
| JP3558644B2 (ja) | ミクサーのための変換信号を発生する装置および方法 | |
| JPH0897744A (ja) | 通信装置、周波数シンセサイザ、通信方法及びシンセサイズ方法 | |
| JPH10303747A (ja) | 複数周波数帯域ｐｌｌ周波数シンセサイザ | |
| US5387913A (en) | Receiver with digital tuning and method therefor | |
| US5831481A (en) | Phase lock loop circuit having a broad loop band and small step frequency | |
| US5892407A (en) | Phase-locked loop synthesizer | |
| US6104252A (en) | Circuit for automatic frequency control using a reciprocal direct digital synthesis | |
| US6188288B1 (en) | Fully integrated digital frequency synthesizer | |
| JPH04260219A (ja) | 位相同期ループシンセサイザ | |
| US20070164793A1 (en) | Apparatus for generating clock pulses using a direct digital synthesizer | |
| US5727019A (en) | Digital modem | |
| JPH0715371A (ja) | スーパーへテロダイン方式の送受信方法と送受信機 | |
| JP2853595B2 (ja) | Ｐｌｌ周波数シンセサイザ | |
| US5673007A (en) | Frequency synthesizer having PLL receiving filtered output of DDS | |
| US5907590A (en) | Frequency dividing circuit, frequency dividing method and telephone terminal device incorporating the frequency dividing circuit | |
| KR0149126B1 (ko) | 혼합형 주파수 합성기 | |
| US7231196B2 (en) | Method and apparatus for fractional-N synthesis | |
| JP2001285060A (ja) | 高スペクトル純度を有する基準信号の発生を可能にする位相同期ループ | |
| JPH0832350A (ja) | 周波数シンセサイザ | |
| US6163232A (en) | Frequency/phase modulator using a digital synthesis circuit in a phase locked loop | |
| JPS5818354Y2 (ja) | シンセサイザ−受信機 | |
| JP2828766B2 (ja) | 周波数変換装置 | |
| El-Ela | High speed PLL frequency synthesizer with synchronous frequency sweep | |
| KR100201815B1 (ko) | 주파수 발생장치 및 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19981020 |
|
| LAPS | Cancellation because of no payment of annual fees |