JP5195913B2 - マルチコアシステム、車両用電子制御ユニット、タスク切り替え方法 - Google Patents
マルチコアシステム、車両用電子制御ユニット、タスク切り替え方法 Download PDFInfo
- Publication number
- JP5195913B2 JP5195913B2 JP2010521618A JP2010521618A JP5195913B2 JP 5195913 B2 JP5195913 B2 JP 5195913B2 JP 2010521618 A JP2010521618 A JP 2010521618A JP 2010521618 A JP2010521618 A JP 2010521618A JP 5195913 B2 JP5195913 B2 JP 5195913B2
- Authority
- JP
- Japan
- Prior art keywords
- cpu core
- task
- core
- cpu
- processing load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 39
- 238000012545 processing Methods 0.000 claims description 149
- 238000012360 testing method Methods 0.000 claims description 69
- 238000001514 detection method Methods 0.000 claims description 8
- 238000010200 validation analysis Methods 0.000 description 18
- 238000010586 diagram Methods 0.000 description 11
- 230000008569 process Effects 0.000 description 9
- 230000003068 static effect Effects 0.000 description 9
- 230000008859 change Effects 0.000 description 8
- 238000004891 communication Methods 0.000 description 8
- 230000002123 temporal effect Effects 0.000 description 4
- 239000000872 buffer Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 206010041349 Somnolence Diseases 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 2
- 238000012790 confirmation Methods 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 230000010365 information processing Effects 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 239000000446 fuel Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 230000026676 system process Effects 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/50—Allocation of resources, e.g. of the central processing unit [CPU]
- G06F9/5005—Allocation of resources, e.g. of the central processing unit [CPU] to service a request
- G06F9/5027—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
- G06F9/505—Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals considering the load
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1641—Error detection by comparing the output of redundant processing systems where the comparison is not performed by the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/004—Error avoidance
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2209/00—Indexing scheme relating to G06F9/00
- G06F2209/50—Indexing scheme relating to G06F9/50
- G06F2209/508—Monitor
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Quality & Reliability (AREA)
- Hardware Redundancy (AREA)
- Microcomputers (AREA)
Description
12 OS
13 OS間連携部
14 ハードウェアリソース(HW)
25 センサ類
26 アクチュエータ類
50 ECU(電子制御ユニット)
100 マルチコアシステム
車両に搭載される制御システムは多様化しており、CPU間で生じる負荷の調整に対するニーズが高くなっている。このため、本実施形態のマルチコアシステム100の一応用例として、車両用電子制御ユニットに好適に搭載することができる。
Area Network)やLIN(Local Interconnect Network)、FlexRay等の車載LANに接続されており、他のECU5との間で通信データを送受信する。例えば、通信インターフェイス23は、ナビゲーションシステムを制御するナビECUやブレーキECU等と接続されており、各ECUとの協調制御が可能となる。
マルチコアシステム100の機能ブロックについて図4を用いて説明する。図4の各ブロックは、OS1又はOS間連携部13により提供される。後述する優先テーブル34や一致判定テーブル37は、予めHW14のメモリ14aに記憶されていてもよいし、起動時に記憶装置22からメモリ14aにコピーされてもよい。
タスクスケジューラ31は、タスクの優先度やタスクの状態に基づきメモリ14a上にあるタスクの中から次にCPUコア1及びCPUコア2に割り当てるタスクを決定している。タスクスケジューラ31は適切な優先度を付与して、タスクA、Bをタスクキューに登録する。ソフトウェア割り込み、ハードウェア割り込み、I/O割込み、システムコールなどの優先度の高い割込みが生じた場合は、タスクスケジューラ31は強制的にタスクを切り替える(プリエンプション)。このようにタスクA、Bの優先度は、割込みなどの優先度に応じて相対的に定められるようになっている。なお、図では優先度の値が小さいほど優先度が高いとした。
負荷推定部32は、CPUコア2が起動していない状態では、CPUコア1の処理負荷が高くなったこと、又は、高くなる可能性があることを検出し(高負荷推定)、CPUコア2が起動した後はCPUコア1とCPUコア2の処理負荷の差が所定値以上になったこと又はなる可能性があることを検出する(偏り推定)。
処理負荷が高くなったことは、CPUコア1の使用率R1、タスクキューに登録されたタスク数N1、又は、制御対象の状態、のいずれか1以上から検出される。使用率R1は、所定時間T0(例えば、数十ミリ秒から数秒程度)におけるCPUコア1がタスクを実行した時間Tの割合である。したがって、使用率R1=T/T0。OS1が起動しただけの定常状態をアイドル状態というが、アイドル状態の処理負荷は十分に低いので、使用率R1が閾値R0より高ければタスクの実行による処理負荷が高いことが検出できる。同様の考え方により、タスクキューのタスク数N1が所定数N0より大きいの場合、CPUコア1の処理負荷が高くなったことを検出できる。また、乗員がAP11を起動する場合があるので、この起動操作から処理負荷が高くなったことを検出してもよい。
使用率R1(=T/T0)> TR1
、タスク数N1 >TN1 、車両の状態値S > TS
一方、処理負荷が高くなる可能性は、使用率R1の時間的な変化速度dR、タスク数N1の時間的な変化速度dN1、車両の状態値Sの時間的な変化速度dS、から検出することができる。負荷推定部32は、使用率R1、タスク数N1、車両の状態値S、をそれぞれ時系列に監視し、変化速度dR1、dN1、dSがそれぞれの閾値を超えた状態が所定時間P以上となった場合に、処理負荷が高くなる可能性があることを検出する。以上から、負荷推定部32は、処理負荷が高くなる可能性のあることを次の条件のいずれか又は2以上の組み合わせにより検出する。
・CPUコア2が起動した後
CPUコア2が起動した後も、CPUコア2の使用率R2,タスク数N2、車両の状態値Sは、CPUコア1と同様に算出される。そして、負荷推定部32は、CPUコア1とCPUコア2の処理負荷が偏っていること、又は、偏る可能性のあることを検出する。
タスク数N1−タスク数N2 > TN12、
この場合、CPUコア1の処理負荷が高いことを意味するので、CPUコア2にタスクを割り当てる。
タスク数N2−タスク数N1 > TN12、
この場合、CPUコア2の処理負荷が高いことを意味するので、CPUコア1にタスクを割り当てる。こうすることで、処理負荷を平準化できる。なお、車両の状態値Sは、CPUコア1,2に共通なので偏りを検出するには適当でないため、高負荷推定部32は偏り推定に車両の状態値Sを用いない。
タスク数N1の増加率dN1−タスク数N2の増加率dN2> TdN12
以上のようにして、負荷推定部32は、高負荷推定及び偏り推定を検出する。
ディスパッチャ33が、処理負荷の低いCPUコア2が試験実行するタスクAを決定する方法について説明する。なお、図1Aにて説明したように、CPUコア1~nがタスクを実行する場合、本実施例のマルチコアシステム100では、制御上の要請(実需)によりタスクを実行する場合と、試験的にタスクを実行する場合がある。いずれの場合も、ディスパッチャ33がタスクをCPUコア1~nに割り当てる。また、タスクの実行が、試験的な実行から実需の実行に移行することもある。このため、「割り当て」と「試験実行」の区別は明確でないが、本実施例ではCPUコア1~nが試験実行することに特徴があるため、ディスパッチャ33によるタスクの割り当てを、CPUコア1~nに「試験実行させる」と表記する場合がある。
ところで、CPUコア1又はCPUコア2で実行した実行結果(数値)は、CPUコア1、2のレジスタ1、2からそれぞれのデータバッファに格納された後、バスの調停を経て、RAM21、通信インターフェイス23又は入出力インターフェイス24に送出される。しかしながら、CPUコア2が試験的に実行したタスクAの実行結果は、まだ実行結果の検証が不十分な状態である。また、CPUコア1によるタスクAの実行は、車両制御上の要請による実需の実行とは限らない。また、仮にCPUコア2の実行結果が正しく、CPUコア1の実行が実需によるものでも、同じ複数の実行結果は不要である。
負荷推定部32が高負荷推定又は偏り推定を検出すると、以上のようにディスパッチャ33は、静的又は動的な方法でCPUコア2にタスクAを試験実行させるタスクを決定する。ディスパッチャ33は割込み発生時と同様に、CPUコア1におけるコンテキストをCPUコア2に復帰させる。なお、CPUコア1からCPUコア2へコンテキスト(実行結果)を受け渡すことは必ずしも必要でない。これは、本実施形態では実行結果の一致を判定するからである。しかし、コンテキストを復帰することで、CPUコア1とCPUコア2の実行結果が一致するまでの時間を短縮できることが期待できる。
・CPUコア2の起動前
以上の構成に基づき、マルチコアシステム100がタスクAをCPUコア2に移動させる手順を図6のフローチャート図に基づき説明する。図6の手順は、マルチコアシステム100が起動中、所定のサイクル時間毎に繰り返し実行される。スタート時、CPUコア2は起動しておらず、CPUコア1が全てのタスクを実行しており、負荷推定部32はCPUコア1の処理負荷を常時監視している。
続いて、CPUコア1とCPUコア2がいずれもタスクを実行している状態で、処理負荷が偏った場合又は偏るおそれがあることが検出された場合の、処理手順について図7に基づき説明する。
、TN1 、TSよりも小さい。
図10は、本実施例におけるマルチコアシステム100の機能ブロック図の一例を示す。なお、図10において図4と同一部には同一の符号を付しその説明は省略する。負荷推定部32は、全てのCPUコア1~nの処理負荷を監視している。そして、いずれかのCPUコア1~nの処理負荷が高くなったこと、又は、高くなる可能性があることを検出する。なお、全てのCPUコア1~nの処理負荷が一様に高負荷推定されることは少ないので、本実施例では、高負荷推定と偏り推定は同義としてよい。負荷推定部32が、例えば、CPUコア1について高負荷推定した場合、負荷推定部32は、例えば、処理負荷が所定値以下のCPUコア2、3を、タスクAを割り当てる候補のCPUコア1~nに決定する。
図11は、マルチコアシステム100が、高負荷となったCPUコア1と、タスクAの実行結果が最も早く一致したCPUコア2にタスクAの割り当て先を確定する手順を示すフローチャート図の一例を示す。なお、CPUコア1〜4は起動していてもよいし、起動していなくてもよい。
Claims (18)
- 制御系のプログラムを当該マルチコアシステムが実行して生成したタスクを、CPUコアに割り当てて実行するマルチコアシステムであって、
第1のCPUコアが実行する前記タスクを、第2のCPUコアに切り替えて実行する際、 前記タスクを第2のCPUコアに試験実行させる試験実行指示手段と、
第1のCPUコアの実行結果と第2のCPUコアの実行結果が一致したか否かを判定する判定手段と、
第1のCPUコアの実行結果と第2のCPUコアの実行結果が一致すると判定された場合、前記タスクの割り当て先を第2のCPUコアに確定する割り当て確定手段と、
を有することを特徴とするマルチコアシステム。 - 前記試験実行指示手段は、前記タスクを二以上の第2のCPUコアに試験実行させ、
前記判定手段は、第1のCPUコアの実行結果と二以上の第2のCPUコアの実行結果をそれぞれ比較し、
前記割り当て確定手段は、二以上の第2のCPUコアのうち、最も早く第1のCPUコアの実行結果と一致したCPUコアに、前記タスクの割り当て先を確定する、
ことを特徴とする請求項1記載のマルチコアシステム。 - 第1のCPUコアの処理負荷及び処理負荷の増加率を検出する処理負荷検出手段を有し、
前記処理負荷検出手段により、第1のCPUコアの処理負荷が第1の閾値よりも高負荷になったことが検出された場合、又は、第1のCPUコアの処理負荷の前記増加率が第3の閾値よりも大きくなったため高負荷になることが予測された場合、
前記試験実行指示手段は、前記タスクを第2のCPUコアに試験実行させる、
ことを特徴とする請求項1又は2記載のマルチコアシステム。 - 第2のCPUコアがタスクを実行していない場合、
前記試験実行指示手段は、第1のCPUコアが実行している前記タスクを第2のCPUに試験実行させる、
ことを特徴とする請求項1又は2記載のマルチコアシステム。 - 第1及び第2のCPUコアの処理負荷及び処理負荷の増加率を検出する処理負荷検出手段を有し、
前記処理負荷検出手段により、第1のCPUコアの処理負荷と第2のCPUコアの処理負荷の差が第4の閾値より大きくなったため処理負荷に偏りが生じたことが検出された場合、又は、第1のCPUコアの処理負荷の前記増加率と第2のCPUコアの処理負荷の前記増加率との差が第5の閾値より大きくなったため処理負荷に偏りが生じることが予測された場合、
前記試験実行指示手段は、処理負荷が高い又は高くなることが予想される第1又は第2のCPUコアが実行する前記タスクを、処理負荷が低い又は低くなることが予想される第1のCPUコア又は第2のCPUコアに試験実行させる、
ことを特徴とする請求項1又は2記載のマルチコアシステム。 - 前記判定手段は、第1のCPUコアの実行結果の値と第2のCPUコアの実行結果の値の差が、所定範囲内であれば一致したと判定する、
ことを特徴とする請求項1又は2記載のマルチコアシステム。 - 前記差は、前記タスクに応じて予め定められている、ことを特徴とする請求項6記載のマルチコアシステム。
- 前記判定手段が、第1のCPUコア及び第2のCPUコアによる前記タスクの実行結果が一致しない場合と判定した場合、前記試験実行指示手段は予め定められた待機時間の範囲内で前記タスクを第2のCPUコアに試験実行させることを継続し、
前記待機時間まで第2のCPUコアが前記タスクを試験実行しても、第1のCPUコア及び第2のCPUコアによる前記タスクの実行結果が一致しない場合、前記試験実行指示手段は、前記判定手段が一致判定した前記タスクとは別のタスクを第2のCPUに試験実行させ、
第1のCPUコア及び第2のCPUコアによる前記別のタスクの実行結果が一致しない場合、前記試験実行指示手段は予め定められた前記待機時間の範囲内で前記別のタスクを第2のCPUコアに試験実行させることを継続し、
タスクが試験実行されている間に、試験実行中のタスクよりも優先度の高いタスクが生成された場合、前記試験実行指示手段は第1のCPUコア及び第2のCPUコアによるタスクの試験実行を終了する、
ことを特徴とする請求項1又は2記載のマルチコアシステム。 - 優先的に割り当てるCPUコアを前記タスクに対応づけて登録した優先テーブルを有し、
前記試験実行指示手段は、前記優先テーブルを参照して前記タスクを試験実行させるCPUコアを決定する、
ことを特徴とする請求項1記載のマルチコアシステム。 - 前記試験実行指示手段が第2のCPUコアに試験実行させるタスクは、
前記処理負荷検出手段が、第1のCPUコアの処理負荷が第1の閾値よりも高負荷となったことを検出した時若しくは高負荷になることを予測した時に、第1のCPUコアが実行しているタスクである、
ことを特徴とする請求項3記載のマルチコアシステム。 - 第1のCPUコア及び第2のCPUコアの実行結果が一致した場合、
第2のCPUコアは、タスクの実行結果を制御対象に出力する、
ことを特徴とする請求項10記載のマルチコアシステム。 - 前記処理負荷検出手段は、所定時間に対する前記タスクの実行時間の割合であるCPUコア使用率が閾値TR1より大、又は、待機しているタスクの数が閾値TN1より大、の少なくともいずれかを満たす場合に、第1のCPUコアの処理負荷が第1の閾値よりも高負荷であることを検出し、
CPUコア使用率の増加率が閾値TdR1より大、又は、待機しているタスクの数の増加率が閾値TdN1よりも大、の少なくともいずれかを満たす場合に、第1のCPUコアの処理負荷が高負荷になることを予測する、
ことを特徴とする請求項3記載のマルチコアシステム。 - 前記処理負荷検出手段は、エンジン回転数又は車速が閾値TSより大の場合に、第1のCPUコアの処理負荷が閾値よりも高負荷であることを検出し、
エンジン回転数又は車速の増加率が閾値TdSより大の場合に、第1のCPUコアの処理負荷が高負荷になることを予測する、
ことを特徴とする請求項3記載のマルチコアシステム。 - 前記処理負荷検出手段は、
所定時間に対する前記タスクの実行時間の割合である第1のCPUコアのCPUコア使用率と第2のCPUコアのCPUコア使用率の差が閾値TR12より大、又は、第1のCPUコアによる実行を待機しているタスクの数と第2のCPUコアによる実行を待機しているタスクの数の差が、閾値TN12より大、の少なくともいずれかを満たす場合に、第1のCPUコアと第2のCPUコアの処理負荷の偏りを検出し、
第1のCPUコアのCPUコア使用率と第2のCPUコアのCPUコア使用率との差の増加率が閾値TdR12より大、又は、第1のCPUコアによる実行を待機しているタスクの数と第2のCPUコアによる実行を待機しているタスクの数の差の増加率が閾値TdN12より大、の少なくともいずれかを満たす場合に、第1のCPUコアと第2のCPUコアの処理負荷に偏りが生じることを予測する、ことを特徴とする請求項5記載のマルチコアシステム。 - 第1及び第2のCPUコアの処理負荷を検出する処理負荷検出手段を有し、
前記処理負荷検出手段が、第2のCPUコアの処理負荷が第2の閾値よりも低いことを検出した場合、
前記試験実行指示手段は、第2のCPUコアが実行する前記タスクを、第1のCPUコアに試験実行させ、
前記判定手段は、第1のCPUコアと第2のCPUコアの実行結果が一致したか否かを判定し、
前記判定手段が一致すると判定した場合、前記タスクを実行するCPUコアを第2のCPUコアから第1のCPUコアに切り替え、第2のCPUコアを停止させる、
ことを特徴とする請求項1記載のマルチコアシステム。 - 当該マルチコアシステムは前記制御系のプログラムを実行することで、
同一のハードウェアをフィードバック制御するためのタスクであって、過去の実行結果により決定された制御量を用いて前記ハードウェアの次回の制御量を決定するタスクを生成する、
ことを特徴とする請求項1記載のマルチコアシステム。 - 請求項1〜16いずれか1項記載のマルチコアシステムと、
前記制御系のプログラムを記憶した記憶手段と、
アクチュエータと接続されるインターフェイスと、
を有することを特徴とする車両用電子制御ユニット。 - 制御系のプログラムをマルチコアシステムが実行して生成したタスクを、CPUコアに割り当てて実行するマルチコアシステムのタスク切り替え方法であって、
第1のCPUコアが実行する前記タスクを、第2のCPUコアに切り替えて実行する際、試験実行指示手段が、前記タスクを第2のCPUコアに試験実行させるステップと、
判定手段が、第1のCPUコアの実行結果と第2のCPUコアの実行結果が一致したか否かを判定するステップと、
第1のCPUコアの実行結果と第2のCPUコアの実行結果が一致すると判定された場合、割り当て確定手段が、前記タスクの割り当て先を第2のCPUコアに確定するステップと、を有することを特徴とするタスク切り替え方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010521618A JP5195913B2 (ja) | 2008-07-22 | 2009-02-23 | マルチコアシステム、車両用電子制御ユニット、タスク切り替え方法 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008188830 | 2008-07-22 | ||
JP2008188830 | 2008-07-22 | ||
PCT/JP2009/053200 WO2010010723A1 (ja) | 2008-07-22 | 2009-02-23 | マルチコアシステム、車両用電子制御ユニット、タスク切り替え方法 |
JP2010521618A JP5195913B2 (ja) | 2008-07-22 | 2009-02-23 | マルチコアシステム、車両用電子制御ユニット、タスク切り替え方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2010010723A1 JPWO2010010723A1 (ja) | 2012-01-05 |
JP5195913B2 true JP5195913B2 (ja) | 2013-05-15 |
Family
ID=41570191
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010521618A Expired - Fee Related JP5195913B2 (ja) | 2008-07-22 | 2009-02-23 | マルチコアシステム、車両用電子制御ユニット、タスク切り替え方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US8856196B2 (ja) |
JP (1) | JP5195913B2 (ja) |
DE (1) | DE112009001700B4 (ja) |
WO (1) | WO2010010723A1 (ja) |
Families Citing this family (38)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8293548B2 (en) * | 2009-03-04 | 2012-10-23 | Unilumin Group Co., Ltd. | LED light module for street lamp and method of manufacturing same |
JP4901915B2 (ja) * | 2009-06-18 | 2012-03-21 | 株式会社東芝 | 映像処理装置、処理ユニット及びipアドレス管理方法 |
JP5515810B2 (ja) | 2010-02-05 | 2014-06-11 | 日本電気株式会社 | 負荷制御装置 |
EP2369477B1 (en) * | 2010-02-22 | 2017-10-11 | Telefonaktiebolaget LM Ericsson (publ) | Technique for providing task priority related information intended for task scheduling in a system |
US20130061098A1 (en) * | 2010-05-10 | 2013-03-07 | Toyoya Jidosha Kabushiki Kaisha | Failure check apparatus and failure check method |
US9152523B2 (en) * | 2010-09-15 | 2015-10-06 | Qualcomm Incorporated | Batching and forking resource requests in a portable computing device |
US9098521B2 (en) * | 2010-09-15 | 2015-08-04 | Qualcomm Incorporated | System and method for managing resources and threshsold events of a multicore portable computing device |
DE102011086530A1 (de) * | 2010-11-19 | 2012-05-24 | Continental Teves Ag & Co. Ohg | Mikroprozessorsystem mit fehlertoleranter Architektur |
JPWO2012098683A1 (ja) * | 2011-01-21 | 2014-06-09 | 富士通株式会社 | スケジューリング方法およびスケジューリングシステム |
WO2012098684A1 (ja) | 2011-01-21 | 2012-07-26 | 富士通株式会社 | スケジューリング方法およびスケジューリングシステム |
CN103339604B (zh) * | 2011-01-31 | 2016-10-26 | 株式会社索思未来 | 程序生成装置、程序生成方法、处理器装置以及多处理器*** |
JPWO2012137238A1 (ja) * | 2011-04-04 | 2014-07-28 | 株式会社日立製作所 | 計算機システム |
DE102011105617A1 (de) * | 2011-06-28 | 2013-01-03 | Audi Ag | Kraftfahrzeug mit einer Vielzahl von Betriebskomponenten |
JP5341957B2 (ja) * | 2011-07-20 | 2013-11-13 | トヨタ自動車株式会社 | 内燃機関の制御装置 |
JP5760846B2 (ja) * | 2011-08-22 | 2015-08-12 | トヨタ自動車株式会社 | 内燃機関の制御装置 |
JP2014066165A (ja) * | 2012-09-25 | 2014-04-17 | Toyota Motor Corp | エンジン制御装置 |
US9507500B2 (en) * | 2012-10-05 | 2016-11-29 | Tactual Labs Co. | Hybrid systems and methods for low-latency user input processing and feedback |
US9608876B2 (en) | 2014-01-06 | 2017-03-28 | Microsoft Technology Licensing, Llc | Dynamically adjusting brand and platform interface elements |
US9501808B2 (en) * | 2014-01-06 | 2016-11-22 | Microsoft Technology Licensing, Llc | Division of processing between systems based on business constraints |
US9483811B2 (en) | 2014-01-06 | 2016-11-01 | Microsoft Technology Licensing, Llc | Division of processing between systems based on external factors |
US9785481B2 (en) * | 2014-07-24 | 2017-10-10 | Qualcomm Innovation Center, Inc. | Power aware task scheduling on multi-processor systems |
JP6152228B2 (ja) * | 2014-09-12 | 2017-06-21 | パナソニック インテレクチュアル プロパティ コーポレーション オブ アメリカPanasonic Intellectual Property Corporation of America | 電子制御ユニット、車載ネットワークシステム及び車両用通信方法 |
US10089197B2 (en) * | 2014-12-16 | 2018-10-02 | Intel Corporation | Leverage offload programming model for local checkpoints |
JP6879625B2 (ja) * | 2016-12-27 | 2021-06-02 | 東芝インフラシステムズ株式会社 | プログラマブルコントローラ、管理装置および制御システム |
KR102309429B1 (ko) * | 2017-03-20 | 2021-10-07 | 현대자동차주식회사 | 차량 및 그 제어 방법 |
JP6617744B2 (ja) * | 2017-04-05 | 2019-12-11 | トヨタ自動車株式会社 | 車両システム |
US10606714B2 (en) | 2017-09-05 | 2020-03-31 | International Business Machines Corporation | Stopping central processing units for data collection based on event categories of events |
US10740030B2 (en) | 2017-09-06 | 2020-08-11 | International Business Machines Corporation | Stopping a plurality of central processing units for data collection based on attributes of tasks |
DE102017217016A1 (de) * | 2017-09-26 | 2019-03-28 | Robert Bosch Gmbh | Verteilvorrichtung und Verfahren zum Verteilen von Datenströmen für ein Steuergerät für ein hochautomatisiert fahrbares Fahrzeug |
JP2019074851A (ja) * | 2017-10-13 | 2019-05-16 | 株式会社デンソー | 電子制御装置 |
JP6902992B2 (ja) * | 2017-12-19 | 2021-07-14 | 日立Astemo株式会社 | 自動車用電子制御装置 |
US20190243698A1 (en) * | 2018-02-02 | 2019-08-08 | Robert Bosch Gmbh | Electronic Control Unit for Flexible Replacement of Replaceable Components in a Vehicle |
DE112018007744T5 (de) * | 2018-07-19 | 2021-04-08 | Mitsubishi Electric Corporation | Bildschirmerzeugungsvorrichtung und Bildschirmerzeugungsverfahren |
JP7342669B2 (ja) * | 2019-12-04 | 2023-09-12 | 株式会社デンソー | 電子制御装置 |
JP2021124902A (ja) * | 2020-02-04 | 2021-08-30 | トヨタ自動車株式会社 | 車両制御装置、車両制御方法、及び車両制御プログラム |
TWI756974B (zh) | 2020-12-09 | 2022-03-01 | 財團法人工業技術研究院 | 機器學習系統及其資源配置方法 |
CN114257549B (zh) * | 2021-12-21 | 2023-01-10 | 北京锐安科技有限公司 | 一种流量的转发方法、装置、设备及存储介质 |
US20230341921A1 (en) * | 2022-04-26 | 2023-10-26 | Western Digital Technologies, Inc. | Data Storage With Real Time Dynamic Clock Frequency Control |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005031736A (ja) * | 2003-07-07 | 2005-02-03 | Hitachi Information Systems Ltd | サーバ負荷分散装置及びサーバ負荷分散方法及びクライアントサーバシステム |
JP2006133995A (ja) * | 2004-11-04 | 2006-05-25 | Toshiba Corp | プロセッサシステム及びその制御方法 |
JP2006185152A (ja) * | 2004-12-27 | 2006-07-13 | Hitachi Ltd | アプリケーション運用制御方法およびシステム |
WO2007037006A1 (ja) * | 2005-09-29 | 2007-04-05 | Fujitsu Limited | マルチコアプロセッサ |
Family Cites Families (56)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4356546A (en) * | 1980-02-05 | 1982-10-26 | The Bendix Corporation | Fault-tolerant multi-computer system |
US5694603A (en) * | 1982-09-28 | 1997-12-02 | Reiffin; Martin G. | Computer memory product with preemptive multithreading software |
US5168566A (en) * | 1983-11-25 | 1992-12-01 | Sharp Kabushiki Kaisha | Multi-task control device for central processor task execution control provided as a peripheral device and capable of prioritizing and timesharing the tasks |
JPH0778785B2 (ja) * | 1986-03-29 | 1995-08-23 | 株式会社東芝 | プロセッサ選択方法 |
JPS6345670A (ja) * | 1986-08-13 | 1988-02-26 | Hitachi Ltd | プロセツサ間同期装置 |
US4914570A (en) * | 1986-09-15 | 1990-04-03 | Counterpoint Computers, Inc. | Process distribution and sharing system for multiple processor computer system |
US4807228A (en) * | 1987-03-18 | 1989-02-21 | American Telephone And Telegraph Company, At&T Bell Laboratories | Method of spare capacity use for fault detection in a multiprocessor system |
US5404521A (en) * | 1990-07-31 | 1995-04-04 | Top Level Inc. | Opportunistic task threading in a shared-memory, multi-processor computer system |
CA2067576C (en) * | 1991-07-10 | 1998-04-14 | Jimmie D. Edrington | Dynamic load balancing for a multiprocessor pipeline |
JPH05265975A (ja) * | 1992-03-16 | 1993-10-15 | Hitachi Ltd | 並列計算処理装置 |
US5287508A (en) * | 1992-04-07 | 1994-02-15 | Sun Microsystems, Inc. | Method and apparatus for efficient scheduling in a multiprocessor system |
JPH0830471A (ja) * | 1994-07-14 | 1996-02-02 | Hitachi Ltd | ジョブの実行プロセサ変更方式 |
US5956482A (en) * | 1996-05-15 | 1999-09-21 | At&T Corp | Multimedia information service access |
US5889989A (en) * | 1996-09-16 | 1999-03-30 | The Research Foundation Of State University Of New York | Load sharing controller for optimizing monetary cost |
JPH10143380A (ja) | 1996-11-07 | 1998-05-29 | Hitachi Ltd | マルチプロセッサシステム |
US5903717A (en) * | 1997-04-02 | 1999-05-11 | General Dynamics Information Systems, Inc. | Fault tolerant computer system |
JPH11261702A (ja) * | 1998-03-06 | 1999-09-24 | Fujitsu Ltd | 負荷予測によるシステム最適化制御装置 |
US6182085B1 (en) * | 1998-05-28 | 2001-01-30 | International Business Machines Corporation | Collaborative team crawling:Large scale information gathering over the internet |
US6952827B1 (en) * | 1998-11-13 | 2005-10-04 | Cray Inc. | User program and operating system interface in a multithreaded environment |
US6230313B1 (en) * | 1998-12-23 | 2001-05-08 | Cray Inc. | Parallelism performance analysis based on execution trace information |
JP4137264B2 (ja) * | 1999-01-05 | 2008-08-20 | 株式会社日立製作所 | データベース負荷分散処理方法及びその実施装置 |
US6647408B1 (en) * | 1999-07-16 | 2003-11-11 | Novell, Inc. | Task distribution |
US6625725B1 (en) * | 1999-12-22 | 2003-09-23 | Intel Corporation | Speculative reuse of code regions |
US20020032754A1 (en) * | 2000-04-05 | 2002-03-14 | Gary Logston | Method and apparatus for profiling in a distributed application environment |
JP4475614B2 (ja) * | 2000-04-28 | 2010-06-09 | 大正製薬株式会社 | 並列処理方法におけるジョブの割り当て方法および並列処理方法 |
JP2002215599A (ja) * | 2001-01-18 | 2002-08-02 | Mitsubishi Electric Corp | マルチプロセッサシステムおよびその制御方法 |
US20030005380A1 (en) * | 2001-06-29 | 2003-01-02 | Nguyen Hang T. | Method and apparatus for testing multi-core processors |
JP3632635B2 (ja) * | 2001-07-18 | 2005-03-23 | 日本電気株式会社 | マルチスレッド実行方法及び並列プロセッサシステム |
US6931576B2 (en) * | 2002-01-07 | 2005-08-16 | Sun Microsystems, Inc. | Data integrity device providing heightened error protection in a data processing system |
US7249358B2 (en) * | 2003-01-07 | 2007-07-24 | International Business Machines Corporation | Method and apparatus for dynamically allocating processors |
JP3970786B2 (ja) * | 2003-03-05 | 2007-09-05 | 株式会社日立製作所 | マルチプロセッサシステム |
US7093147B2 (en) * | 2003-04-25 | 2006-08-15 | Hewlett-Packard Development Company, L.P. | Dynamically selecting processor cores for overall power efficiency |
US7594228B2 (en) * | 2003-09-23 | 2009-09-22 | Lam Siu H | Method and apparatus to perform task scheduling |
EP1679595A4 (en) * | 2003-10-29 | 2008-06-04 | Ibm | INFORMATION SYSTEM, LOAD CONTROL METHOD AND PROGRAM, AND RECORDING MEDIUM |
US20080246772A1 (en) * | 2003-11-19 | 2008-10-09 | Lucid Information Technology, Ltd. | Multi-mode parallel graphics rendering system (MMPGRS) employing multiple graphics processing pipelines (GPPLS) and real-time performance data collection and analysis during the automatic control of the mode of parallel operation of said GPPLS |
US7961194B2 (en) * | 2003-11-19 | 2011-06-14 | Lucid Information Technology, Ltd. | Method of controlling in real time the switching of modes of parallel operation of a multi-mode parallel graphics processing subsystem embodied within a host computing system |
US20050137928A1 (en) * | 2003-12-19 | 2005-06-23 | Juergen Scholl | Process management monitoring |
JP2005190038A (ja) * | 2003-12-25 | 2005-07-14 | Hitachi Ltd | プロセッサの診断処理方法および診断処理プログラム |
JP2006031358A (ja) * | 2004-07-15 | 2006-02-02 | Ziosoft Inc | ボリュームレンダリング等の画像処理システム |
JP4410661B2 (ja) * | 2004-11-09 | 2010-02-03 | 株式会社日立製作所 | 分散制御システム |
GB0507150D0 (en) * | 2005-04-08 | 2005-05-18 | Ibm | A method or apparatus for running a test program in a computer system |
DE102005037246A1 (de) | 2005-08-08 | 2007-02-15 | Robert Bosch Gmbh | Verfahren und Vorrichtung zur Steuerung eines Rechnersystems mit wenigstens zwei Ausführungseinheiten und einer Vergleichseinheit |
US7610425B2 (en) * | 2005-08-22 | 2009-10-27 | Sun Microsystems, Inc. | Approach for managing interrupt load distribution |
US7412353B2 (en) * | 2005-09-28 | 2008-08-12 | Intel Corporation | Reliable computing with a many-core processor |
JP2007188212A (ja) | 2006-01-12 | 2007-07-26 | Seiko Epson Corp | マルチプロセッサ及びマルチプロセッサの制御方法をコンピュータに実行させるためのプログラム |
US20070288734A1 (en) * | 2006-06-08 | 2007-12-13 | Luick David A | Double-Width Instruction Queue for Instruction Execution |
US20080091974A1 (en) * | 2006-10-11 | 2008-04-17 | Denso Corporation | Device for controlling a multi-core CPU for mobile body, and operating system for the same |
US8032888B2 (en) * | 2006-10-17 | 2011-10-04 | Oracle America, Inc. | Method and system for scheduling a thread in a multiprocessor system |
JP2008102778A (ja) * | 2006-10-19 | 2008-05-01 | Fujitsu Ltd | 情報処理装置、情報処理装置の制御方法及びプログラム |
JP2008188830A (ja) | 2007-02-02 | 2008-08-21 | Dic Corp | プロセス印刷方法及び印刷データ作成装置 |
FR2912526B1 (fr) * | 2007-02-13 | 2009-04-17 | Thales Sa | Procede de maintien du synchronisme d'execution entre plusieurs processeurs asynchrones fonctionnant en parallele de maniere redondante. |
US20090064166A1 (en) * | 2007-08-28 | 2009-03-05 | Arimilli Lakshminarayana B | System and Method for Hardware Based Dynamic Load Balancing of Message Passing Interface Tasks |
JP4872944B2 (ja) * | 2008-02-25 | 2012-02-08 | 日本電気株式会社 | 運用管理装置、運用管理システム、情報処理方法、及び運用管理プログラム |
US8037350B1 (en) * | 2008-04-30 | 2011-10-11 | Hewlett-Packard Development Company, L.P. | Altering a degree of redundancy used during execution of an application |
US8904003B2 (en) * | 2008-06-30 | 2014-12-02 | Oracle America, Inc. | Method and system for delegated job control across a network |
US8429652B2 (en) * | 2009-06-22 | 2013-04-23 | Citrix Systems, Inc. | Systems and methods for spillover in a multi-core system |
-
2009
- 2009-02-23 DE DE112009001700.2T patent/DE112009001700B4/de not_active Expired - Fee Related
- 2009-02-23 WO PCT/JP2009/053200 patent/WO2010010723A1/ja active Application Filing
- 2009-02-23 US US12/742,854 patent/US8856196B2/en active Active
- 2009-02-23 JP JP2010521618A patent/JP5195913B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005031736A (ja) * | 2003-07-07 | 2005-02-03 | Hitachi Information Systems Ltd | サーバ負荷分散装置及びサーバ負荷分散方法及びクライアントサーバシステム |
JP2006133995A (ja) * | 2004-11-04 | 2006-05-25 | Toshiba Corp | プロセッサシステム及びその制御方法 |
JP2006185152A (ja) * | 2004-12-27 | 2006-07-13 | Hitachi Ltd | アプリケーション運用制御方法およびシステム |
WO2007037006A1 (ja) * | 2005-09-29 | 2007-04-05 | Fujitsu Limited | マルチコアプロセッサ |
Also Published As
Publication number | Publication date |
---|---|
DE112009001700T5 (de) | 2011-06-01 |
DE112009001700B4 (de) | 2019-02-07 |
US8856196B2 (en) | 2014-10-07 |
WO2010010723A1 (ja) | 2010-01-28 |
US20100262971A1 (en) | 2010-10-14 |
JPWO2010010723A1 (ja) | 2012-01-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5195913B2 (ja) | マルチコアシステム、車両用電子制御ユニット、タスク切り替え方法 | |
US6675191B1 (en) | Method of starting execution of threads simultaneously at a plurality of processors and device therefor | |
US9164799B2 (en) | Multiprocessor system | |
US20100049960A1 (en) | Operating system startup control method and information processing apparatus | |
JP2009541636A (ja) | 内燃機関のエンジン制御部の機能を監視するための方法および装置 | |
US20090059951A1 (en) | Program control device | |
JP2012128788A (ja) | 車両制御装置、データ通信方法 | |
JP2011141782A (ja) | 情報処理装置、電子制御ユニット、タスク割り当て方法 | |
CN111791886B (zh) | 用于车辆的实时控制***以及经由实时控制***执行车辆控制的方法 | |
JP2005276097A (ja) | 割り込み依頼プログラムおよびマイクロコンピュータ | |
JP4908587B2 (ja) | 複数の実行ユニットを有するシステムを切り替える方法 | |
Becker et al. | Investigation on AUTOSAR-compliant solutions for many-core architectures | |
JP2014191655A (ja) | マルチプロセッサ、電子制御装置、プログラム | |
Li et al. | Multi-mode virtualization for soft real-time systems | |
US20050160425A1 (en) | Limitation of the response time of a software process | |
US20080184258A1 (en) | Data processing system | |
CN105474174B (zh) | 控制时间密集的指令 | |
US8555285B2 (en) | Executing a general-purpose operating system as a task under the control of a real-time operating system | |
JP5699896B2 (ja) | 情報処理装置、異常判定方法 | |
JP7271973B2 (ja) | 車両制御装置、動作クロック切換方法 | |
WO2022137651A1 (ja) | 車両制御装置 | |
WO2019044226A1 (ja) | アクセス制御装置 | |
JPH0926888A (ja) | 排他制御装置 | |
US20090217279A1 (en) | Method and Device for Controlling a Computer System | |
JP7421634B2 (ja) | 制御装置及び方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120703 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120824 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121203 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5195913 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |