JPS6345670A - プロセツサ間同期装置 - Google Patents
プロセツサ間同期装置Info
- Publication number
- JPS6345670A JPS6345670A JP61188463A JP18846386A JPS6345670A JP S6345670 A JPS6345670 A JP S6345670A JP 61188463 A JP61188463 A JP 61188463A JP 18846386 A JP18846386 A JP 18846386A JP S6345670 A JPS6345670 A JP S6345670A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- processors
- synchronization
- group
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012545 processing Methods 0.000 claims abstract description 52
- 238000000034 method Methods 0.000 claims description 13
- 230000001960 triggered effect Effects 0.000 claims description 3
- 230000001360 synchronised effect Effects 0.000 abstract description 8
- 238000004891 communication Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000008521 reorganization Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000012163 sequencing technique Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F8/00—Arrangements for software engineering
- G06F8/40—Transformation of program code
- G06F8/41—Compilation
- G06F8/45—Exploiting coarse grain parallelism in compilation, i.e. parallelism between groups of instructions
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はマルチ・プロセッサ・システムに係り、特にプ
ロセッサ間の同期をとるのに好適なプロセッサ間同期装
置に関する。
ロセッサ間の同期をとるのに好適なプロセッサ間同期装
置に関する。
マルチ・プロセッサにおける従来の同期処理は、基本的
にタスク間での同期(処理順序付け)であシ、タスク・
ドリブンあるいはデータ・ドリブンでタスクが起動され
処理を進めていく方式をとる。
にタスク間での同期(処理順序付け)であシ、タスク・
ドリブンあるいはデータ・ドリブンでタスクが起動され
処理を進めていく方式をとる。
これを汎用のマルチ・プロセッサ間で実現しようとする
と、共有メモリ上にタスク終了フラグを持ち、各タスク
が先行する必要なタスクも理がすべて終了したかどうか
をチエツクしてデータフロー的に処理を進める方式や、
トークン制御方式が採られる。従来の同期処理について
は「マルチ・マイクロプロセッサシステム、ppH7〜
119゜ppl 19〜122.啓学出版、1984年
11月」に述べられている。
と、共有メモリ上にタスク終了フラグを持ち、各タスク
が先行する必要なタスクも理がすべて終了したかどうか
をチエツクしてデータフロー的に処理を進める方式や、
トークン制御方式が採られる。従来の同期処理について
は「マルチ・マイクロプロセッサシステム、ppH7〜
119゜ppl 19〜122.啓学出版、1984年
11月」に述べられている。
上記汎用マルチ・プロセッサ・システムにおける従来技
術は、いずれもソフトウェア依存性が高くまたチエツク
項目も多いため、タスク間の同期(タスク処理の先行関
係の順当化)あるいはプロセッサ間の同期に要する同期
処理オーバーヘッドが太きい。したがって、タスクの細
分化(細かなタスク分割)が十分できない、また並列処
理のタスク処理順序が必要以上に制約される等の問題が
ありジョブの並列性を十分引き出せないため、高効率な
並列処理を実現し難くなった。
術は、いずれもソフトウェア依存性が高くまたチエツク
項目も多いため、タスク間の同期(タスク処理の先行関
係の順当化)あるいはプロセッサ間の同期に要する同期
処理オーバーヘッドが太きい。したがって、タスクの細
分化(細かなタスク分割)が十分できない、また並列処
理のタスク処理順序が必要以上に制約される等の問題が
ありジョブの並列性を十分引き出せないため、高効率な
並列処理を実現し難くなった。
本発明の目的は、汎用のマルチ・プロセッサにおける並
列処理に伴うタスク間あるいはプロセッサ間の同期処理
オーバーヘッドを極小化することが可能なプロセッサ間
同期装置を提供することにある。
列処理に伴うタスク間あるいはプロセッサ間の同期処理
オーバーヘッドを極小化することが可能なプロセッサ間
同期装置を提供することにある。
〔問題点を解決するための手段〕
本発明の上記目的は、汎用マルチ・プロセッサにおいて
同時刻疋処理さ几ているタスクはプロセッサの台数を越
えないことに注目して、並列処理に伴う同期の問題をす
べてプロセッサ間で同期をとる問題に帰着させ、有限で
あるプロセッサ間での同期処理をハードウェア化するこ
とによってソフトウェア・オーバーヘッドを極小化する
ことにより達成さnる。
同時刻疋処理さ几ているタスクはプロセッサの台数を越
えないことに注目して、並列処理に伴う同期の問題をす
べてプロセッサ間で同期をとる問題に帰着させ、有限で
あるプロセッサ間での同期処理をハードウェア化するこ
とによってソフトウェア・オーバーヘッドを極小化する
ことにより達成さnる。
つまり、有限であるプロセッサ台数分のビットを用意し
、関連するタスクを実行中のプロセッサに対応するビッ
トをアクティブにセットしたピット列(ワードデータ)
を、プロセッサがタスク処理の終了時にタスク終了処理
として同期用レジスタにセットするとともにタスク終了
線をアクティブにし、コンパレータによシセットされた
ピッ、トに対応するプロセッサがすべて終了処理を完了
したかどうかを各プロセッサのタスク終了線とつき合わ
せることによって監視し、すべてが真なら同期がとれた
ものとしてプロセッサに通知する方式を採り、汎用性を
損わない範囲で上記方式をハードウェア化することによ
って実現する。
、関連するタスクを実行中のプロセッサに対応するビッ
トをアクティブにセットしたピット列(ワードデータ)
を、プロセッサがタスク処理の終了時にタスク終了処理
として同期用レジスタにセットするとともにタスク終了
線をアクティブにし、コンパレータによシセットされた
ピッ、トに対応するプロセッサがすべて終了処理を完了
したかどうかを各プロセッサのタスク終了線とつき合わ
せることによって監視し、すべてが真なら同期がとれた
ものとしてプロセッサに通知する方式を採り、汎用性を
損わない範囲で上記方式をハードウェア化することによ
って実現する。
不発明は、同期用レジスタへの値のセットのみを各プロ
セッサのソフトウェアにょシ行い、それ以外はすべてハ
ードウェアによって行うとすれば、プログラマブル(汎
用性を有する)で、かつソフトウェア・オーバーヘッド
が1マシン命令程度ト小さなプロセッサ間同期をとるこ
とができる。
セッサのソフトウェアにょシ行い、それ以外はすべてハ
ードウェアによって行うとすれば、プログラマブル(汎
用性を有する)で、かつソフトウェア・オーバーヘッド
が1マシン命令程度ト小さなプロセッサ間同期をとるこ
とができる。
以下、本発明の実施例を第1図により説明する。
実施例におけるマルチ・プロセッサ・システムは、m台
のプロセッサから構成されるとし、第1図では代表的に
プロセッサ1.及びプロセッサ1 nolを示してめる
。各プロセッサにはそれぞれプロセッサ間同期用の回路
2□2□lが設けられている。同期用回路2□2□1間
の情報交信は信号ライン8によって行われる。本発明に
よれば。
のプロセッサから構成されるとし、第1図では代表的に
プロセッサ1.及びプロセッサ1 nolを示してめる
。各プロセッサにはそれぞれプロセッサ間同期用の回路
2□2□lが設けられている。同期用回路2□2□1間
の情報交信は信号ライン8によって行われる。本発明に
よれば。
関連のあるタスクを実行するプロセッサが任意にグルー
プを構成し、グループ内で同期をとりながら処理を進め
ることができる。前述したプロセッサ間同期用の回路2
m+2i+1はそれぞれ各プロセッサに対応して、グル
ープ名に相当する情報を格納する同期用レジスタ5と、
同期用レジスタ5に値がセットされるタイミングかある
いはそれ以後のタイミングでトリガされるフィリップ・
フロップと、フィリップ・フロップの状態を各プロセッ
サに放送する信号ラインと、放送された情報を同期レジ
スタ5の内容と照合し、そこに登録されたグループ内の
プロセッサの状態がすべて真になったか否かをチエツク
する比較回路6と、比較回路6のチエツク結果をプロセ
ッサに知らせる信号回路とを備えている。4Fiアクセ
ス信号、8(ハタスフ終了信号ライン、9はステータス
線%10はトリガ信号線を示す。
プを構成し、グループ内で同期をとりながら処理を進め
ることができる。前述したプロセッサ間同期用の回路2
m+2i+1はそれぞれ各プロセッサに対応して、グル
ープ名に相当する情報を格納する同期用レジスタ5と、
同期用レジスタ5に値がセットされるタイミングかある
いはそれ以後のタイミングでトリガされるフィリップ・
フロップと、フィリップ・フロップの状態を各プロセッ
サに放送する信号ラインと、放送された情報を同期レジ
スタ5の内容と照合し、そこに登録されたグループ内の
プロセッサの状態がすべて真になったか否かをチエツク
する比較回路6と、比較回路6のチエツク結果をプロセ
ッサに知らせる信号回路とを備えている。4Fiアクセ
ス信号、8(ハタスフ終了信号ライン、9はステータス
線%10はトリガ信号線を示す。
次に、プロセッサのグループ内での同期動作シーケンス
を説明する。プロセッサ10〜1.のうち例えばプロセ
ッサ1.及びl、や1がグループを構成し、関連するタ
スクを実行しているものとする。まずプロセッサ1.の
動作を中心に追うことにする。プロセッサ1.はタスク
処理を完了すると、同期用レジスタ5にデータ・ライン
3を通してそのn番目とn+1番目のビットに1をセッ
トし、他のビットは0をセットしたビット列(これによ
りプロセッサのグループを示す)を書き込む。
を説明する。プロセッサ10〜1.のうち例えばプロセ
ッサ1.及びl、や1がグループを構成し、関連するタ
スクを実行しているものとする。まずプロセッサ1.の
動作を中心に追うことにする。プロセッサ1.はタスク
処理を完了すると、同期用レジスタ5にデータ・ライン
3を通してそのn番目とn+1番目のビットに1をセッ
トし、他のビットは0をセットしたビット列(これによ
りプロセッサのグループを示す)を書き込む。
その書き込み動作の際、プロセッサnが同期用レジスタ
5をアクセスしていることを示す信号ライン4がアクテ
ィブなパルスを発生し、それが同期用レジスタ5への書
き込みクロック信号の役割を果たす。また同時に、信号
ライン4によってフィリップ・フロップ7もトリガされ
、その端子Qに0レベルのタスク終了信号が出力され、
端子Qにはルベルのステータス信号が出力さnる。端子
Qからのタスク終了信号はタスク終了信号ライン8のn
に接続されており、各プロセッサの同期用回路20〜2
ヨヘ伝送される。また、端子Qからのステータス信号は
ステータス線9によりプロセッサ1.のTENT入力に
入力されており、プロセッサはTEST入力がOレベル
に転じるまで処理を中断する。同期用レジスタ5にセッ
トされた値と信号ライン8との値は、互いにOからmの
対応関係を保ちつつ比較回路6に取り込まれ、アンドゲ
ートによって同期用レジスタに1がセットされたビット
に対応するタスク終了信号ライン8の値がすべてQVレ
ベルなった場合、すなわちこの例ではタスク終了信号ラ
イン8のn及びn + 1が0レベルになった場合、ト
リガ信号10がアクティブOとなる。これを受けて、フ
ィリップ・フロップ7はプリセットされ、端子Qからの
タスク終力1言号がルベルVC転じ、タスク終了信号ラ
イン8のnはルベルになるため、比較回路6のトリガ信
号10もルベルに転じる。まt同時に端子qにステータ
ス信号は0レベルに転じ、したがってプロセッサl、の
TEST入力もOレベルになるため、プロセッサ1.、
は処理全再開する。プロセッサ1□1でも同様の操作が
行われるため、この例では結果的にプロセッサ1゜とプ
ロセッサ1□1が相方ともタスク処理を完了した時点で
同期化されることになる。
5をアクセスしていることを示す信号ライン4がアクテ
ィブなパルスを発生し、それが同期用レジスタ5への書
き込みクロック信号の役割を果たす。また同時に、信号
ライン4によってフィリップ・フロップ7もトリガされ
、その端子Qに0レベルのタスク終了信号が出力され、
端子Qにはルベルのステータス信号が出力さnる。端子
Qからのタスク終了信号はタスク終了信号ライン8のn
に接続されており、各プロセッサの同期用回路20〜2
ヨヘ伝送される。また、端子Qからのステータス信号は
ステータス線9によりプロセッサ1.のTENT入力に
入力されており、プロセッサはTEST入力がOレベル
に転じるまで処理を中断する。同期用レジスタ5にセッ
トされた値と信号ライン8との値は、互いにOからmの
対応関係を保ちつつ比較回路6に取り込まれ、アンドゲ
ートによって同期用レジスタに1がセットされたビット
に対応するタスク終了信号ライン8の値がすべてQVレ
ベルなった場合、すなわちこの例ではタスク終了信号ラ
イン8のn及びn + 1が0レベルになった場合、ト
リガ信号10がアクティブOとなる。これを受けて、フ
ィリップ・フロップ7はプリセットされ、端子Qからの
タスク終力1言号がルベルVC転じ、タスク終了信号ラ
イン8のnはルベルになるため、比較回路6のトリガ信
号10もルベルに転じる。まt同時に端子qにステータ
ス信号は0レベルに転じ、したがってプロセッサl、の
TEST入力もOレベルになるため、プロセッサ1.、
は処理全再開する。プロセッサ1□1でも同様の操作が
行われるため、この例では結果的にプロセッサ1゜とプ
ロセッサ1□1が相方ともタスク処理を完了した時点で
同期化されることになる。
以上が本発明のプロセッサ間同期装置の動作シーケンス
である。本発明において、ソフトウェアが介入するのは
、同期レジスタへの値の書き込み処理だけであシ、機械
語レベルで177ノ命令程度である。その他はすべてハ
ードウェアで処理されるため、プログラマブルであると
いう条件下で同期処理に要するオーバーヘッドは極小化
されている。さらに本発明によれば、1組の同期機構を
利用するだけでプロセッサを関連するもの同志でグルー
プ分けすることが可能であり、グループ分けされた各グ
ループ内に属するプロセッサ間で同期処理を容易に行う
ことができる。また、本発明のプロセッサ間同期機mt
−複数組備えることによって、グループ間の同期処理等
を多M、Ilc行うことが可能である。プロセッサのグ
ループ分けと多重同期とにより、並列処理に梁成性が生
まれ、データーフローに近い高効率の並列処理を汎用マ
ルチ・プロセッサ・システム上で実現することができる
。
である。本発明において、ソフトウェアが介入するのは
、同期レジスタへの値の書き込み処理だけであシ、機械
語レベルで177ノ命令程度である。その他はすべてハ
ードウェアで処理されるため、プログラマブルであると
いう条件下で同期処理に要するオーバーヘッドは極小化
されている。さらに本発明によれば、1組の同期機構を
利用するだけでプロセッサを関連するもの同志でグルー
プ分けすることが可能であり、グループ分けされた各グ
ループ内に属するプロセッサ間で同期処理を容易に行う
ことができる。また、本発明のプロセッサ間同期機mt
−複数組備えることによって、グループ間の同期処理等
を多M、Ilc行うことが可能である。プロセッサのグ
ループ分けと多重同期とにより、並列処理に梁成性が生
まれ、データーフローに近い高効率の並列処理を汎用マ
ルチ・プロセッサ・システム上で実現することができる
。
第2図は本活明のプロセッサ間同期装置てよる並列処理
の制御の様子を示す。この図だおいて、プロセッサaか
らプロセッサdの4台のプロセッサが、本発明のプロセ
ッサ間同期装置によって図中上部から下部へと時刻の経
過とともに並列処理の進行制御がなされているものとす
る。まず関連するタスクであるタスク■とタスク■とが
それぞれプロセッサa及びプロセッサbで処理され、同
様にタスク■とタスク■とがそれぞれプロセッサC及び
プロセッサdで処理されている。関連するタスクを実行
するプロセッサはグループを構成できるため、この場合
プロセッサaとプロセッサbがグループ11を構成し、
プロセッサCとプロセッサdがグループ12を構成して
いる。タスク間を結ぶ実線矢印は同一プロセッサ間での
処理の流れとデータの流れを示し、一点鎖線矢印はグル
ープ内の他のプロセッサによって実行されるタスク間で
のデータの流れ、すなわちグループ内プロセッサ間での
通信を示している。時刻1.及びt2においてそれぞ7
′L2つのグループ内で通信の必要が生じ1本発明のプ
ロセッサ間同期装置によって同期処理がなされた後、処
理データがプロセッサ間で交換されている。その後、プ
ロセッサaとプロセッサbのグループはそれぞれタスク
■とタスり■の処理に移り、プロセッサCとプロセッサ
dのグループはそれぞれタスク■とタスク■の処理へ移
る。このように1本発明のプロセッサ間同期装置による
同期処理は、それまでのタスク処理をどのプロセッサと
グループを構成して実行してきたかを示している。また
グループ分けによってグループ間には通信が生じないた
め、それぞれのグループの処理を独立して進めることが
可能であり。
の制御の様子を示す。この図だおいて、プロセッサaか
らプロセッサdの4台のプロセッサが、本発明のプロセ
ッサ間同期装置によって図中上部から下部へと時刻の経
過とともに並列処理の進行制御がなされているものとす
る。まず関連するタスクであるタスク■とタスク■とが
それぞれプロセッサa及びプロセッサbで処理され、同
様にタスク■とタスク■とがそれぞれプロセッサC及び
プロセッサdで処理されている。関連するタスクを実行
するプロセッサはグループを構成できるため、この場合
プロセッサaとプロセッサbがグループ11を構成し、
プロセッサCとプロセッサdがグループ12を構成して
いる。タスク間を結ぶ実線矢印は同一プロセッサ間での
処理の流れとデータの流れを示し、一点鎖線矢印はグル
ープ内の他のプロセッサによって実行されるタスク間で
のデータの流れ、すなわちグループ内プロセッサ間での
通信を示している。時刻1.及びt2においてそれぞ7
′L2つのグループ内で通信の必要が生じ1本発明のプ
ロセッサ間同期装置によって同期処理がなされた後、処
理データがプロセッサ間で交換されている。その後、プ
ロセッサaとプロセッサbのグループはそれぞれタスク
■とタスり■の処理に移り、プロセッサCとプロセッサ
dのグループはそれぞれタスク■とタスク■の処理へ移
る。このように1本発明のプロセッサ間同期装置による
同期処理は、それまでのタスク処理をどのプロセッサと
グループを構成して実行してきたかを示している。また
グループ分けによってグループ間には通信が生じないた
め、それぞれのグループの処理を独立して進めることが
可能であり。
並列処理の進行制御がフレキシブルであるため、効率の
良い並列処理を実現可能である。以後、グループ13.
14は、グループ12.13と同じプロセッサ同志でグ
ループを構成してタスク処理を行っておシ、同様に時刻
t3及びt4で同期処理がなされプロセス間の通信が行
われている。時刻t5では、すべてのメス20〜0間で
関連が生じ、グループ間の独立性がなくなったため、一
度グループ内で同期処理を行った後、別系統のプロセッ
サ間同期装置により再び同期処理を行いすべてのプロセ
ッサを同期させている。すなわち。
良い並列処理を実現可能である。以後、グループ13.
14は、グループ12.13と同じプロセッサ同志でグ
ループを構成してタスク処理を行っておシ、同様に時刻
t3及びt4で同期処理がなされプロセス間の通信が行
われている。時刻t5では、すべてのメス20〜0間で
関連が生じ、グループ間の独立性がなくなったため、一
度グループ内で同期処理を行った後、別系統のプロセッ
サ間同期装置により再び同期処理を行いすべてのプロセ
ッサを同期させている。すなわち。
別系統のプロセッサ間同期装置によジグループ間の同期
処理を行ったと考えられ、結果的にグループ15はすべ
てのプロセッサが属するグループとなっている。その後
、関連するタスク@〜Oを処理するプロセッサa〜Cが
グループ16金、独立したタスク[有]を実行するプロ
セッサdは単独グループ17をそれぞれ構成し、グルー
プを再編成して、以下同様に時刻t、及び17等で同期
処理を行いながら並列処理を実行していく。この様に、
多重にプロセッサ間同期装置を用いると。
処理を行ったと考えられ、結果的にグループ15はすべ
てのプロセッサが属するグループとなっている。その後
、関連するタスク@〜Oを処理するプロセッサa〜Cが
グループ16金、独立したタスク[有]を実行するプロ
セッサdは単独グループ17をそれぞれ構成し、グルー
プを再編成して、以下同様に時刻t、及び17等で同期
処理を行いながら並列処理を実行していく。この様に、
多重にプロセッサ間同期装置を用いると。
グループの再編成等も容易に実現でき、よりフレキシブ
ルで高効率な並列処理を実現できる。
ルで高効率な並列処理を実現できる。
本発明によれば、汎用マルチ・プロセッサに2いて、固
定されたジョブをタスク分割し並列化して並列処理する
場合、関連するタスクを実行する任意のプロセッサ同志
をグループにまとめ、グループ内のプロセッサ間あるい
はグループ間で同期をとる同期処理方式を用いることに
よって、プロセス間の同期処理機構をソフトウェア・プ
ログラマブルな範囲で可能な限ジノ・−ドウエア化する
ことができるので、同期処理に要するソフトウェア・オ
ーバーヘッドを極小化する効果がある。
定されたジョブをタスク分割し並列化して並列処理する
場合、関連するタスクを実行する任意のプロセッサ同志
をグループにまとめ、グループ内のプロセッサ間あるい
はグループ間で同期をとる同期処理方式を用いることに
よって、プロセス間の同期処理機構をソフトウェア・プ
ログラマブルな範囲で可能な限ジノ・−ドウエア化する
ことができるので、同期処理に要するソフトウェア・オ
ーバーヘッドを極小化する効果がある。
第1図は本発明のプロセッサ間同期装置の一実施例を示
すハードウェア・ブロック図、第2図は本発明のプロセ
ッサ間同期装置による並列処理の制御例2示す図である
。 1・・・マルチ・プロセッサを構成するプロセッサ。 2・・・プロセッサ間同期装置、4・・・同期装置への
アクセス信号線、5・・・同期用レジスタ、6・・・比
較回路、7・・・フィリップ・フロップ、8・・・タス
ク処理終了信号ライン、9・・・ステータス信号線。
すハードウェア・ブロック図、第2図は本発明のプロセ
ッサ間同期装置による並列処理の制御例2示す図である
。 1・・・マルチ・プロセッサを構成するプロセッサ。 2・・・プロセッサ間同期装置、4・・・同期装置への
アクセス信号線、5・・・同期用レジスタ、6・・・比
較回路、7・・・フィリップ・フロップ、8・・・タス
ク処理終了信号ライン、9・・・ステータス信号線。
Claims (1)
- 【特許請求の範囲】 1、マルチ・プロセッサ・システムにおいて、並列処理
を行う際に関連するタスクを処理する任意のプロセッサ
同志がグループを形成し、グループ内のプロセッサ間、
あるいはグループ間で同期をとる同期手段を備えたこと
を特徴とするプロセッサ間同期装置。 2、同期をとる手段は、各プロセッサに対応して、グル
ープ名に相当する情報を格納する同期用レジスタと、同
期用レジスタに値がセットされるタイミングかあるいは
それ以後のタイミングでトリガされるフィリップ・フロ
ップと、フィリップ・フロップの状態を各プロセッサに
放送する信号ラインと、放送された情報を同期用レジス
タの内容と照合し、そこに登録されたグループ内のプロ
セッサの状態がすべて真になつたか否かをチェックする
比較回路と、比較回路のチェック結果をプロセッサに知
らせる信号回路とを備えたことを特徴とする特許請求の
範囲第1項記載のプロセッサ間同期装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61188463A JPS6345670A (ja) | 1986-08-13 | 1986-08-13 | プロセツサ間同期装置 |
GB8719064A GB2194368B (en) | 1986-08-13 | 1987-08-12 | Synchronous apparatus for processors |
US07/084,804 US5107420A (en) | 1986-08-13 | 1987-08-13 | Synchronous apparatus for processors |
DE19873727017 DE3727017A1 (de) | 1986-08-13 | 1987-08-13 | Synchronisiervorrichtung fuer prozessoren |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP61188463A JPS6345670A (ja) | 1986-08-13 | 1986-08-13 | プロセツサ間同期装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6345670A true JPS6345670A (ja) | 1988-02-26 |
Family
ID=16224150
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP61188463A Pending JPS6345670A (ja) | 1986-08-13 | 1986-08-13 | プロセツサ間同期装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US5107420A (ja) |
JP (1) | JPS6345670A (ja) |
DE (1) | DE3727017A1 (ja) |
GB (1) | GB2194368B (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0277870A (ja) * | 1988-06-30 | 1990-03-16 | Mitsubishi Electric Corp | 並列計算機システム |
JPH02105961A (ja) * | 1988-10-14 | 1990-04-18 | Nippon Telegr & Teleph Corp <Ntt> | マルチプロセッサ同期方式 |
US5452461A (en) * | 1989-04-28 | 1995-09-19 | Hitachi, Ltd. | Program parallelizing apparatus capable of optimizing processing time |
Families Citing this family (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2594979B2 (ja) * | 1987-10-23 | 1997-03-26 | 株式会社日立製作所 | マルチプロセツサシステム |
US5212777A (en) * | 1989-11-17 | 1993-05-18 | Texas Instruments Incorporated | Multi-processor reconfigurable in single instruction multiple data (SIMD) and multiple instruction multiple data (MIMD) modes and method of operation |
US6070003A (en) * | 1989-11-17 | 2000-05-30 | Texas Instruments Incorporated | System and method of memory access in apparatus having plural processors and plural memories |
US6038584A (en) * | 1989-11-17 | 2000-03-14 | Texas Instruments Incorporated | Synchronized MIMD multi-processing system and method of operation |
US5357632A (en) * | 1990-01-09 | 1994-10-18 | Hughes Aircraft Company | Dynamic task allocation in a multi-processor system employing distributed control processors and distributed arithmetic processors |
JP2779032B2 (ja) * | 1990-01-23 | 1998-07-23 | 株式会社日立製作所 | 情報処理装置 |
IE920032A1 (en) * | 1991-01-11 | 1992-07-15 | Marconi Gec Ltd | Parallel processing apparatus |
JP3285629B2 (ja) * | 1992-12-18 | 2002-05-27 | 富士通株式会社 | 同期処理方法及び同期処理装置 |
US5604863A (en) * | 1993-11-01 | 1997-02-18 | International Business Machines Corporation | Method for coordinating executing programs in a data processing system |
US5437032A (en) * | 1993-11-04 | 1995-07-25 | International Business Machines Corporation | Task scheduler for a miltiprocessor system |
US5832253A (en) * | 1993-12-06 | 1998-11-03 | Cpu Technology, Inc. | Multiprocessors system for selectively wire-oring a combination of signal lines and thereafter using one line to control the running or stalling of a selected processor |
US7013305B2 (en) | 2001-10-01 | 2006-03-14 | International Business Machines Corporation | Managing the state of coupling facility structures, detecting by one or more systems coupled to the coupling facility, the suspended state of the duplexed command, detecting being independent of message exchange |
CA2484694A1 (en) * | 2004-10-14 | 2006-04-14 | Alcatel | Database ram cache |
US20080022142A1 (en) * | 2004-10-27 | 2008-01-24 | Shinichiro Nishioka | Multiprocessor System, Synchronization Control Apparatus and Synchronization Control Method |
WO2010010723A1 (ja) * | 2008-07-22 | 2010-01-28 | トヨタ自動車株式会社 | マルチコアシステム、車両用電子制御ユニット、タスク切り替え方法 |
KR102680803B1 (ko) * | 2019-06-18 | 2024-07-04 | 주식회사 엘지에너지솔루션 | 배터리 관리 시스템 및 관리 방법 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61136157A (ja) * | 1984-12-07 | 1986-06-24 | Hitachi Ltd | マルチ・マイクロプロセツサ・モジユ−ル |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3810119A (en) * | 1971-05-04 | 1974-05-07 | Us Navy | Processor synchronization scheme |
US3896418A (en) * | 1971-08-31 | 1975-07-22 | Texas Instruments Inc | Synchronous multi-processor system utilizing a single external memory unit |
US4369494A (en) * | 1974-12-09 | 1983-01-18 | Compagnie Honeywell Bull | Apparatus and method for providing synchronization between processes and events occurring at different times in a data processing system |
US4071890A (en) * | 1976-11-29 | 1978-01-31 | Data General Corporation | CPU-Synchronous parallel data processor apparatus |
US4229792A (en) * | 1979-04-09 | 1980-10-21 | Honeywell Inc. | Bus allocation synchronization system |
US4380046A (en) * | 1979-05-21 | 1983-04-12 | Nasa | Massively parallel processor computer |
DE2938228C2 (de) * | 1979-09-21 | 1982-02-25 | Licentia Patent-Verwaltungs-Gmbh, 6000 Frankfurt | Verfahren und Schaltung zur Synchronisation |
US4412303A (en) * | 1979-11-26 | 1983-10-25 | Burroughs Corporation | Array processor architecture |
FR2471631B1 (fr) * | 1979-12-11 | 1986-02-21 | Cii Honeywell Bull | Dispositif de synchronisation et d'affectation de processus entre plusieurs processeurs dans un systeme de traitement de l'information |
US4342083A (en) * | 1980-02-05 | 1982-07-27 | The Bendix Corporation | Communication system for a multiple-computer system |
US4344134A (en) * | 1980-06-30 | 1982-08-10 | Burroughs Corporation | Partitionable parallel processor |
US4412342A (en) * | 1981-12-18 | 1983-10-25 | Gte Automatic Electric Labs Inc. | Clock synchronization system |
JPS5932045A (ja) * | 1982-08-16 | 1984-02-21 | Hitachi Ltd | 情報処理装置 |
US4484273A (en) * | 1982-09-03 | 1984-11-20 | Sequoia Systems, Inc. | Modular computer system |
US4493053A (en) * | 1982-12-10 | 1985-01-08 | At&T Bell Laboratories | Multi-device apparatus synchronized to the slowest device |
US4591977A (en) * | 1983-03-23 | 1986-05-27 | The United States Of America As Represented By The Secretary Of The Air Force | Plurality of processors where access to the common memory requires only a single clock interval |
US4591976A (en) * | 1983-06-17 | 1986-05-27 | The United States Of America As Represented By The Secretary Of The Air Force | Multiple task oriented processor |
US4569017A (en) * | 1983-12-22 | 1986-02-04 | Gte Automatic Electric Incorporated | Duplex central processing unit synchronization circuit |
US4589066A (en) * | 1984-05-31 | 1986-05-13 | General Electric Company | Fault tolerant, frame synchronization for multiple processor systems |
US4696019A (en) * | 1984-09-19 | 1987-09-22 | United Technologies Corporation | Multi-channel clock synchronizer |
US4794521A (en) * | 1985-07-22 | 1988-12-27 | Alliant Computer Systems Corporation | Digital computer with cache capable of concurrently handling multiple accesses from parallel processors |
US4733353A (en) * | 1985-12-13 | 1988-03-22 | General Electric Company | Frame synchronization of multiply redundant computers |
-
1986
- 1986-08-13 JP JP61188463A patent/JPS6345670A/ja active Pending
-
1987
- 1987-08-12 GB GB8719064A patent/GB2194368B/en not_active Expired - Lifetime
- 1987-08-13 US US07/084,804 patent/US5107420A/en not_active Expired - Fee Related
- 1987-08-13 DE DE19873727017 patent/DE3727017A1/de active Granted
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61136157A (ja) * | 1984-12-07 | 1986-06-24 | Hitachi Ltd | マルチ・マイクロプロセツサ・モジユ−ル |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0277870A (ja) * | 1988-06-30 | 1990-03-16 | Mitsubishi Electric Corp | 並列計算機システム |
JPH02105961A (ja) * | 1988-10-14 | 1990-04-18 | Nippon Telegr & Teleph Corp <Ntt> | マルチプロセッサ同期方式 |
US5452461A (en) * | 1989-04-28 | 1995-09-19 | Hitachi, Ltd. | Program parallelizing apparatus capable of optimizing processing time |
Also Published As
Publication number | Publication date |
---|---|
GB2194368A (en) | 1988-03-02 |
DE3727017C2 (ja) | 1989-11-16 |
DE3727017A1 (de) | 1988-02-25 |
GB8719064D0 (en) | 1987-09-16 |
US5107420A (en) | 1992-04-21 |
GB2194368B (en) | 1991-01-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS6345670A (ja) | プロセツサ間同期装置 | |
US5367690A (en) | Multiprocessing system using indirect addressing to access respective local semaphore registers bits for setting the bit or branching if the bit is set | |
JPH0630094B2 (ja) | マルチプロセツサ・システム | |
US6507809B1 (en) | Method and system for simulating performance of a computer system | |
US5875320A (en) | System and method for synchronizing plural processor clocks in a multiprocessor system | |
EP0378071A2 (en) | Multiprocessor controller having shared control store | |
US4924383A (en) | Method and apparatus for measuring performance of a multiprocessor | |
JPH052568A (ja) | プロセツサ間の同期処理装置 | |
JPH04120652A (ja) | 並列処理装置 | |
JPH07200486A (ja) | 情報処理装置 | |
JPS6326907B2 (ja) | ||
JPH01241662A (ja) | 並列処理方法 | |
JPS6049464A (ja) | マルチプロセッサ計算機におけるプロセッサ間通信方式 | |
SU1354192A1 (ru) | Микропрограммное устройство управлени | |
JPH0365751A (ja) | 多重プロセッサシステム | |
JPH03184176A (ja) | 論理シミュレーションシステム | |
JPS60263255A (ja) | プロセツサ同期方式 | |
JPS61117654A (ja) | プロセツサ間の情報転送同期方式 | |
JPH03157779A (ja) | マルチプロセッサ論理シミュレーションシステム | |
JPH04119428A (ja) | マイクロプログラム処理装置 | |
JPS6330940A (ja) | マルチタスク処理方式 | |
JPS6097462A (ja) | 時分割メモリ共有型マルチマイクロプロセツサシステム | |
JPS62168231A (ja) | デ−タ処理装置 | |
JPH0329049A (ja) | マルチプロセッサシステム | |
JPH03100853A (ja) | プロセッサ間通信方式 |