JP5194521B2 - 半導体装置の製造方法、パターン形成方法及びパターン補正装置 - Google Patents
半導体装置の製造方法、パターン形成方法及びパターン補正装置 Download PDFInfo
- Publication number
- JP5194521B2 JP5194521B2 JP2007094125A JP2007094125A JP5194521B2 JP 5194521 B2 JP5194521 B2 JP 5194521B2 JP 2007094125 A JP2007094125 A JP 2007094125A JP 2007094125 A JP2007094125 A JP 2007094125A JP 5194521 B2 JP5194521 B2 JP 5194521B2
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- heat treatment
- pattern
- dimension
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 63
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 87
- 230000008719 thickening Effects 0.000 claims description 70
- 238000005259 measurement Methods 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 23
- 238000012937 correction Methods 0.000 claims description 20
- 230000008859 change Effects 0.000 claims description 15
- 239000011295 pitch Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 3
- 230000007261 regionalization Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000001459 lithography Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3088—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electrodes Of Semiconductors (AREA)
Description
被エッチング材上に、前記フォトマスクに形成された前記マスクパターンをレジストに転写してレジストパターンを形成する工程と、前記マスクパターンに対応する各々の前記レジストパターンにおける厚肉化により変化する寸法の差分値と、前記厚肉化の工程における熱処理の温度との関係を予め求めておき、前記マスクパターンの寸法の計測結果を前記関係に適用して、前記マスクパターンの各々の寸法の計測結果に基づき、前記レジストパターンを所望の寸法に厚肉化するための熱処理の温度を決定する工程と、前記レジストパターンを覆うように厚肉化材料を塗布し、決定された前記温度で熱処理を施して前記レジストパターンを厚肉化する工程と、前記厚肉化された前記レジストパターンを用いて前記被エッチング材をエッチングする工程とを含む。
本発明は、フォトマスクに形成されたマスクパターンを転写してなるレジストパターンを覆うように厚肉化材料を塗布し、熱処理を施した後に洗浄してレジストパターンを厚肉化する技術に適用されるものである。
続いて、マスクパターンの寸法を計測し、その計測結果を上記の関係に適用して、レジストパターンを所望の寸法に厚肉化するための最適な熱処理温度を決定する。
この構成を採ることにより、フォトマスクにおけるマスクパターンの寸法誤差を容易且つ確実に補正し、所望のレジストパターンを正確に形成することが可能となる。
以下、本発明の諸実施形態について、図面を参照しながら詳細に説明する。なお、各実施形態において、共通する構成部材等については同符号を付す。
本実施形態では、レジストパターン補正装置及びこれを用いたレジストパターンの形成方法について説明する。ここでは、ピッチの異なる2種類のレジストパターン(疎レジストパターン及び密レジストパターン)を形成する場合を例示する。
図1は、第1の実施形態によるレジストパターン補正装置の概略構成を示すブロック図であり、図2は、第1の実施形態によるレジストパターンの形成方法を工程順に示す概略断面図であり、図3は、第1の実施形態によるレジストパターンの形成方法を工程順に示すフロー図である。
レジストパターン補正装置は、寸法計測部1と、差分値算出部2と、差分値判定部3と、露光量制御部4と、データベース5と、熱処理温度算出部6と、データベース7とを備えて構成されている。
寸法計測部1は、フォトマスクに形成されたマスクパターンの寸法を計測するものであって、例えば走査型電子顕微鏡(SEM)等を備えて構成されており、設置されたフォトマスクにおける、疎密度の異なるマスクパターン毎に寸法計測を行なう。ここでは、疎マスクパターン及び密マスクパターンの2種類であるとする。その各計測値は、差分値算出部2に送出される。
なお、A1,A2について、マスクパターンの寸法計測値は、これに対応してレジストに露光転写されるレジストパターンの寸法と一意に対応している。即ち、マスクパターンの寸法計測値が判れば、当該計測値からレジストパターンの寸法を得ることができる。
露光量制御部4は、データベース5にアクセスして、差分値判定部3から送出された一方の値、例えば密レジストパターンの変動量C2から最適な露光(変化)量を求め、不図示の露光装置における露光量(露光エネルギー)を制御する。
なお、露光量制御部4は通常、露光装置の一部として設けられている。
各レジストパターンにおける厚肉化により変化する寸法の差分値(疎密差)と、レジストパターンの厚肉化工程における熱処理温度との関係は、実験的に例えば図4のように求められる。図4では、疎レジストパターンの変化量と密レジストパターンとの変化量との差分値(IDB:nm)を縦軸に、厚肉化工程における熱処理温度(℃)を横軸に示す。ここでは、厚肉化工程における事前に定めた熱処理温度(例えば80℃)を処理温度中心(0℃)とし、当該処理温度中心からの温度変化と上記の寸法差分値との関係を実験的に求めた結果を示す。図示の例では、事前に定めた処理温度中心に対して、7.5℃の変化により2.6nmの疎密差が生じている。
この関係のデータがデータベース7に収納されている。
上記構成のレジストパターン補正装置を用いたレジスト形成方法について、図2及び図3を用いて説明する。ここでは、図5に示すように、疎マスクパターン11と密マスクパターン12とを備えたフォトマスク10を用いて、レジストパターンを形成する場合を例示する。疎マスクパターン11が疎レジストパターンに、密マスクパターン12が密レジストパターンにそれぞれ対応する。
絶対値Eが所定値a以上であれば、熱処理温度算出部6により絶対値Eに対応した差分値Dに基づいて適正な熱処理温度が決定できると見なすことができる。これに対して、絶対値Eが所定値aよりも小値であれば、絶対値Eに対応した差分値Dでは、適正な熱処理温度が決定できないため、以下に説明するように、先ず露光量の制御により、一方のレジストパターン(ここでは密レジストパターン)の寸法を調節した後、改めて差分値Dを得る。
例えば、表1では絶対値Eが2.0nmであって前者の場合を、表2では絶対値Eが0nmであって後者の場合をそれぞれ示す。
例えば表1では、差分値Dが−2.0nmであるため、図4から、最適な熱処理温度は、厚肉化工程における事前に定めた熱処理温度である80℃+5.6℃、即ち85.6℃となる。
例えば表2では、差分値D(C1')は0.5nm(実際値B1(70.5)−目標値A(170)=0.5)となる。
例えば表2では、差分値Dが+0.5nmであるため、図4から、最適な熱処理温度は、厚肉化工程における事前に定めた熱処理温度である80℃−1.4℃、即ち78.6℃となる。
詳細には、半導体基板20上、或いは半導体基板20上の所定層上(ここでは半導体基板20上とする)にレジストを塗布し、フォトマスク10を用いて疎マスクパターン11及び密マスクパターン12をレジストに露光転写する。ここで、レジストとしては、例えばポリヒドロキシスチレンやアクリル樹脂を用いた化学増幅レジストを用いる。そして、現像等を経ることにより、半導体基板20上に、疎マスクパターン11及び密マスクパターン12に対応した疎レジストパターン21及び密レジストパターン22を形成する。
詳細には、疎レジストパターン21及び密レジストパターン22を覆うように厚肉化材料23を塗布する。ここでは、厚肉化材料23としては、例えばポリビニルアルコールを用いる。そして、上記したステップS1〜S5で決定された温度で半導体基板20を熱処理する。その後、半導体基板20を、例えば純水や界面活性剤入りの純水等を用いて洗浄し、不要な厚肉化材料を除去し、厚肉化材料23で疎レジストパターン21及び密レジストパターン22を厚肉化する。疎レジストパターン21及び密レジストパターン22は、上記の熱処理温度で厚肉化されているため、フォトマスク10の疎マスクパターン11及び密マスクパターン12の各寸法のズレに起因する転写パターンの寸法ズレが解消されてなる、所望の疎レジストパターン21及び密レジストパターン22が形成される。
ここで、第1の実施形態の変形例について説明する。本例では、第1の実施形態と同様にレジストパターン補正装置及びこれを用いたレジストパターンの形成方法を例示するが、レジストパターンの形成方法のフローは若干異なる点で相違する。
図6は、第1の実施形態の変形例によるレジストパターン補正装置の概略構成を示すブロック図であり、図7は、第1の実施形態の変形例によるレジストパターンの形成方法を工程順に示すフロー図である。
表3には、疎レジストパターン及び密レジストパターンの各寸法の目標値A1,A2、実際の寸法値(疎マスクパターン11及び密マスクパターン12の計測値から得られた疎レジストパターン及び密レジストパターンの各寸法値)B1,B2、疎レジストパターン及び密レジストパターンの寸法値のA1,A2からの各変動量C1,C2、疎レジストパターンのA値からの変動量と密レジストパターンのA値からの変動量との差分値Dを示している。
例えば表3では、差分値D(C1')は−2.0nmとなる。
例えば表3では、差分値D(C1')が−2.0nmであるため、図4から、最適な熱処理温度は、厚肉化工程における事前に定めた熱処理温度である80℃+5.6℃、即ち85.6℃となる。
次に、第2の実施形態について説明する。本実施形態では、第1の実施形態で説明したレジストパターンの形成方法を用いて、半導体装置、例えばMOSトランジスタを作製する場合を例示する。
図8は、第2の実施形態によるMOSトランジスタの製造方法を工程順に示す概略断面図である。
詳細には、シリコンの半導体基板100に、素子分離構造101として、例えばSTI(Shallow Trench Isolation)法により素子分離構造を形成し、活性領域102a,102bをそれぞれ画定する。ここで、活性領域102aが疎な(例えば孤立状の)ゲート電極形成領域であり、活性領域102bが密な(例えば1:1のL&S状の)ゲート電極形成領域である。
詳細には、レジストパターン21,22を灰化処理等により除去した後、ゲート電極104a,104bをマスクとして活性領域102a,102bの表層に不純物(PMOSトランジスタであればホウ素(B+)等、NMOSトランジスタであればリン(P+)、砒素(As+)等)を比較的低濃度にイオン注入し、LDD領域105を形成する。
第1の実施形態における図1の差分値算出部2、差分値判定部3、露光量制御部4、及び熱処理温度算出部6の機能等や、図3のステップS1〜S7、変形例における図7のステップS11〜S16についてのプログラムコード等は、コンピュータのRAMやROMなどに記憶されたプログラムが動作することによって実現できる。このプログラム、及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本発明の実施形態に含まれる。
この図9において、1200はコンピュータPCである。PC1200は、CPU1201を備え、ROM1202またはハードディスク(HD)1211に記憶された、あるいはフレキシブルディスクドライブ(FD)1212より供給されるデバイス制御ソフトウェアを実行し、システムバス1204に接続される各デバイスを総括的に制御する。
被エッチング材上に、前記フォトマスクに形成された前記マスクパターンをレジストに転写してレジストパターンを形成する工程と、
前記マスクパターンの寸法の計測結果に基づいて、前記レジストパターンを所望の寸法に厚肉化するための熱処理の温度を決定する工程と、
前記レジストパターンを覆うように厚肉化材料を塗布し、決定された前記温度で熱処理を施して前記レジストパターンを厚肉化する工程と、
前記厚肉化された前記レジストパターンを用いて前記被エッチング材をエッチングする工程と
を含むことを特徴とする半導体装置の製造方法。
前記マスクパターンの寸法の計測結果を前記関係に適用して、前記熱処理の温度を決定することを特徴とする付記1に記載の半導体装置の製造方法。
前記マスクパターンの寸法の計測結果を前記関係に適用して、前記熱処理の温度を決定することを特徴とする付記3に記載の半導体装置の製造方法。
前記マスクパターンの寸法を計測する工程と、
前記マスクパターンの寸法の計測結果に基づいて、前記レジストパターンを所望の寸法に厚肉化するための前記熱処理の温度を決定する工程と
を含むことを特徴とするパターン形成方法。
前記マスクパターンの寸法の計測結果を前記関係に適用して、前記熱処理の温度を決定することを特徴とする付記6に記載のパターン形成方法。
前記マスクパターンの寸法の計測結果を前記関係に適用して、前記熱処理の温度を決定することを特徴とする付記8に記載のパターン形成方法。
前記マスクパターンの寸法を計測する寸法計測手段と、
前記マスクパターンの寸法の計測結果に基づいて、前記レジストパターンを所望の寸法に厚肉化するための前記熱処理の温度を決定する熱処理温度算出手段と
を含むことを特徴とするパターン補正装置。
前記マスクパターンの寸法を計測する工程と、
前記マスクパターンの寸法の計測結果に基づいて、前記レジストパターンを所望の寸法に厚肉化するための前記熱処理の温度を決定する工程と
をコンピュータに実行させるためのプログラム。
前記マスクパターンの寸法の計測結果を前記関係に適用して、前記熱処理の温度を決定することを特徴とする付記14に記載のプログラム。
前記マスクパターンの寸法の計測結果を前記関係に適用して、前記熱処理の温度を決定することを特徴とする付記16に記載のプログラム。
2 差分値算出部
3 差分値判定部
4 露光量制御部
5 データベース
6 データベース
7 熱処理温度算出部
10 フォトマスク
11 疎マスクパターン
12 密マスクパターン
20,100 半導体基板
21 疎レジストパターン
22 密レジストパターン
101 素子分離構造
102a,102b 活性領域
103 ゲート絶縁膜
104a,104b ゲート電極
105 LDD領域
106 サイドウォールスペーサ
107 ソース/ドレイン領域
Claims (4)
- ピッチの異なる少なくとも2種類のマスクパターンを有するフォトマスクに形成された前記マスクパターンの各々の寸法を計測する工程と、
被エッチング材上に、前記フォトマスクに形成された前記マスクパターンをレジストに転写してレジストパターンを形成する工程と、
前記マスクパターンに対応する各々の前記レジストパターンにおける厚肉化により変化する寸法の差分値と、前記厚肉化の工程における熱処理の温度との関係を予め求めておき、前記マスクパターンの寸法の計測結果を前記関係に適用して、前記マスクパターンの各々の寸法の計測結果に基づき、前記レジストパターンを所望の寸法に厚肉化するための熱処理の温度を決定する工程と、
前記レジストパターンを覆うように厚肉化材料を塗布し、決定された前記温度で熱処理を施して前記レジストパターンを厚肉化する工程と、
前記厚肉化された前記レジストパターンを用いて前記被エッチング材をエッチングする工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記差分値の絶対値が所定値よりも小さい値である場合には、前記熱処理の前に、露光量と前記レジストパターンの変化量との関係に基づき、露光量を決定する工程を有することを特徴とする請求項1に記載の半導体装置の製造方法。
- ピッチの異なる少なくとも2種類のマスクパターンを有するフォトマスクに形成された前記マスクパターンを転写してなるレジストパターンを覆うように厚肉化材料を塗布し、熱処理を施して前記レジストパターンを厚肉化するに際して、
前記マスクパターンの各々の寸法を計測する工程と、
前記マスクパターンに対応する各々の前記レジストパターンにおける前記厚肉化により変化する寸法の差分値と、前記厚肉化の工程における熱処理の温度との関係を予め求めておき、前記マスクパターンの寸法の計測結果を前記関係に適用して、前記マスクパターンの各々の寸法の計測結果に基づき、前記レジストパターンを所望の寸法に厚肉化するための前記熱処理の温度を決定する工程と
を含むことを特徴とするパターン形成方法。 - ピッチの異なる少なくとも2種類のマスクパターンを有するフォトマスクに形成されたマスクパターンを転写してなるレジストパターンを覆うように厚肉化材料を塗布し、熱処理を施して前記レジストパターンを厚肉化する際に用いるパターン補正装置であって、
前記マスクパターンの各々の寸法を計測する寸法計測手段と、
前記マスクパターンの各々の寸法の計測結果に基づいて、前記レジストパターンを所望の寸法に厚肉化するための前記熱処理の温度を決定する熱処理温度算出手段とを含み、
前記熱処理温度算出手段は、予め求められた、前記マスクパターンに対応する各々の前記レジストパターンにおける前記厚肉化により変化する寸法の差分値と、前記厚肉化の工程における熱処理の温度との関係を用いて、前記マスクパターンの寸法の計測結果を前記関係に適用して、前記熱処理の温度を決定することを特徴とするパターン補正装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007094125A JP5194521B2 (ja) | 2007-03-30 | 2007-03-30 | 半導体装置の製造方法、パターン形成方法及びパターン補正装置 |
US12/059,895 US20080241972A1 (en) | 2007-03-30 | 2008-03-31 | Method of manufacturing a semiconductor device, pattern correction apparatus, and computer-readable recording medium |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007094125A JP5194521B2 (ja) | 2007-03-30 | 2007-03-30 | 半導体装置の製造方法、パターン形成方法及びパターン補正装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008251988A JP2008251988A (ja) | 2008-10-16 |
JP5194521B2 true JP5194521B2 (ja) | 2013-05-08 |
Family
ID=39795116
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007094125A Expired - Fee Related JP5194521B2 (ja) | 2007-03-30 | 2007-03-30 | 半導体装置の製造方法、パターン形成方法及びパターン補正装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20080241972A1 (ja) |
JP (1) | JP5194521B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5145152B2 (ja) * | 2008-07-28 | 2013-02-13 | 東京エレクトロン株式会社 | 回路パターンの補正方法及びその装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3071401B2 (ja) * | 1996-07-05 | 2000-07-31 | 三菱電機株式会社 | 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置 |
JP2000058506A (ja) * | 1998-08-06 | 2000-02-25 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
JP3858730B2 (ja) * | 2002-03-05 | 2006-12-20 | 富士通株式会社 | レジストパターン改善化材料およびそれを用いたパターンの製造方法 |
JP4198418B2 (ja) * | 2002-08-14 | 2008-12-17 | 富士通株式会社 | 微細t型電極の製造方法 |
JP4212421B2 (ja) * | 2003-06-26 | 2009-01-21 | 株式会社東芝 | マスク、露光量調整方法及び半導体デバイスの製造方法 |
JP4731135B2 (ja) * | 2004-07-02 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 微細パターン形成材料を用いた電子デバイス装置の製造方法 |
JP2006060006A (ja) * | 2004-08-19 | 2006-03-02 | Fujitsu Ltd | 半導体装置及びその製造方法、並びに、レジストパターンの形成方法 |
JP4718145B2 (ja) * | 2004-08-31 | 2011-07-06 | 富士通株式会社 | 半導体装置及びゲート電極の製造方法 |
JP4676325B2 (ja) * | 2005-02-18 | 2011-04-27 | 富士通株式会社 | レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法 |
JP4566862B2 (ja) * | 2005-08-25 | 2010-10-20 | 富士通株式会社 | レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法 |
-
2007
- 2007-03-30 JP JP2007094125A patent/JP5194521B2/ja not_active Expired - Fee Related
-
2008
- 2008-03-31 US US12/059,895 patent/US20080241972A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20080241972A1 (en) | 2008-10-02 |
JP2008251988A (ja) | 2008-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8222159B2 (en) | Manufacturing method of semiconductor device | |
JP2008060517A (ja) | マスク構造物の形成方法及びこれを利用した微細パターン形成方法 | |
US7279259B2 (en) | Method for correcting pattern data and method for manufacturing semiconductor device using same | |
JP4874149B2 (ja) | マスクパターン補正方法および半導体装置の製造方法 | |
JP2010087300A (ja) | 半導体装置の製造方法 | |
JP2006303403A (ja) | フラッシュメモリ素子の製造方法 | |
US20040253525A1 (en) | Photomask correcting method and manufacturing method of semiconductor device | |
JP5194521B2 (ja) | 半導体装置の製造方法、パターン形成方法及びパターン補正装置 | |
JP5160920B2 (ja) | 半導体装置の製造方法、半導体装置の製造装置、及び製造プログラム | |
JP6050491B2 (ja) | ドライエッチング方法および半導体装置の製造方法 | |
JP2008258360A (ja) | 半導体装置及びその製造方法 | |
JP5332246B2 (ja) | イオン注入用ステンシルマスクの製造方法 | |
JP2008078527A (ja) | イオン注入用ステンシルマスクの製造方法及びイオン注入用ステンシルマスク | |
JP2000269190A (ja) | 半導体装置の製造方法 | |
JP2011040601A (ja) | 半導体装置の製造方法 | |
JP5176902B2 (ja) | 電子デバイスの製造方法及び設定装置 | |
JP2008103386A (ja) | イオン注入用ステンシルマスクの製造方法 | |
JP2005026292A (ja) | 半導体装置及びその製造方法、半導体製造装置 | |
JP2000049076A (ja) | 半導体集積回路装置の製造方法 | |
JP5428318B2 (ja) | イオン注入用ステンシルマスク及びその製造方法 | |
TWI727049B (zh) | 半導體裝置的形成方法 | |
JP2001326287A (ja) | 半導体装置の製造方法 | |
KR20070006052A (ko) | 반도체소자의 논-살리사이드 형성 방법 | |
JP2016152283A (ja) | 半導体装置の製造方法 | |
JP2006098664A (ja) | 基板及びステンシルマスク並びに露光方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120502 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130121 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |