JP5194521B2 - 半導体装置の製造方法、パターン形成方法及びパターン補正装置 - Google Patents
半導体装置の製造方法、パターン形成方法及びパターン補正装置 Download PDFInfo
- Publication number
- JP5194521B2 JP5194521B2 JP2007094125A JP2007094125A JP5194521B2 JP 5194521 B2 JP5194521 B2 JP 5194521B2 JP 2007094125 A JP2007094125 A JP 2007094125A JP 2007094125 A JP2007094125 A JP 2007094125A JP 5194521 B2 JP5194521 B2 JP 5194521B2
- Authority
- JP
- Japan
- Prior art keywords
- resist pattern
- heat treatment
- pattern
- dimension
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 63
- 239000004065 semiconductor Substances 0.000 title claims description 22
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 238000010438 heat treatment Methods 0.000 claims description 87
- 230000008719 thickening Effects 0.000 claims description 70
- 238000005259 measurement Methods 0.000 claims description 34
- 239000000463 material Substances 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 23
- 238000012937 correction Methods 0.000 claims description 20
- 230000008859 change Effects 0.000 claims description 15
- 239000011295 pitch Substances 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 3
- 230000007261 regionalization Effects 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 238000012545 processing Methods 0.000 description 9
- 239000010410 layer Substances 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 238000001459 lithography Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004048 modification Effects 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 239000004925 Acrylic resin Substances 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- 239000002253 acid Substances 0.000 description 2
- 229910052785 arsenic Inorganic materials 0.000 description 2
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000004094 surface-active agent Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
- H01L21/3083—Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/3088—Process specially adapted to improve the resolution of the mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は、半導体装置や液晶などの表示デバイスを製造するためのリソグラフィー工程におけるパターン形成方法及びパターン補正装置、当該パターン形成方法を適用した半導体装置の製造方法に関するものである。
近時では、半導体素子の高集積化に伴い、リソグラフィーで形成するパターンの微細化が進んでおり、そのパターンを形成するためのフォトマスクも微細化が進んでいる。それに伴い、必要となるマスクの寸法精度が益々厳しくなっている。これらのフォトマスクには光近接効果補正（ＯＰＣ）が施されており、基板上で所望の寸法が得られるように、フォトマスクのマスクパターンに言わばバイアスが掛けられている。
しかしながら、フォトマスクを製造するうえでは、必ず製造誤差が存在しており、この誤差を有するフォトマスクのマスクパターンを基板上に転写すれば、当初予測していた寸法とは異なる寸法にレジストパターンが形成されることになる。即ち、同じＯＰＣが施されている別のフォトマスクを用いて転写した場合、フォトマスクの寸法誤差分だけ、転写結果に相違が生じる。例えば、量産工場等で同一製品の同一層をパターン形成するのに、２枚のフォトマスクを用いる場合に、それぞれにおいて転写結果が異なるという問題が発生する。その結果として、製品の機能や製造歩留まり、工程管理に違いが生じてしまい、デバイス製造上の大きな問題となる。
本発明は、上記の課題に鑑みてなされたものであり、リソグラフィープロセスを工夫することにより、フォトマスクにおけるマスクパターンの寸法誤差を容易且つ確実に補正し、所望のレジストパターンを正確に形成することを可能とするパターン形成方法及び装置、当該パターン形成方法を適用した半導体装置の製造方法、並びにプログラム及び記録媒体を提供することを目的とする。
本発明のパターン形成方法は、ピッチの異なる少なくとも２種類のマスクパターンを有するフォトマスクに形成された前記マスクパターンを転写してなるレジストパターンを覆うように厚肉化材料を塗布し、熱処理を施して前記レジストパターンを厚肉化するに際して、前記マスクパターンの各々の寸法を計測する工程と、前記マスクパターンに対応する各々の前記レジストパターンにおける前記厚肉化により変化する寸法の差分値と、前記厚肉化の工程における熱処理の温度との関係を予め求めておき、前記マスクパターンの寸法の計測結果を前記関係に適用して、前記マスクパターンの各々の寸法の計測結果に基づき、前記レジストパターンを所望の寸法に厚肉化するための前記熱処理の温度を決定する工程とを含む。
本発明のパターン補正装置は、ピッチの異なる少なくとも２種類のマスクパターンを有するフォトマスクに形成されたマスクパターンを転写してなるレジストパターンを覆うように厚肉化材料を塗布し、熱処理を施して前記レジストパターンを厚肉化する際に用いるパターン補正装置であって、前記マスクパターンの各々の寸法を計測する寸法計測手段と、前記マスクパターンの各々の寸法の計測結果に基づいて、前記レジストパターンを所望の寸法に厚肉化するための前記熱処理の温度を決定する熱処理温度算出手段とを含み、前記熱処理温度算出手段は、予め求められた、前記マスクパターンに対応する各々の前記レジストパターンにおける前記厚肉化により変化する寸法の差分値と、前記厚肉化の工程における熱処理の温度との関係を用いて、前記マスクパターンの寸法の計測結果を前記関係に適用して、前記熱処理の温度を決定する。
本発明の半導体装置の製造方法は、ピッチの異なる少なくとも２種類のマスクパターンを有するフォトマスクに形成された前記マスクパターンの各々の寸法を計測する工程と、
被エッチング材上に、前記フォトマスクに形成された前記マスクパターンをレジストに転写してレジストパターンを形成する工程と、前記マスクパターンに対応する各々の前記レジストパターンにおける厚肉化により変化する寸法の差分値と、前記厚肉化の工程における熱処理の温度との関係を予め求めておき、前記マスクパターンの寸法の計測結果を前記関係に適用して、前記マスクパターンの各々の寸法の計測結果に基づき、前記レジストパターンを所望の寸法に厚肉化するための熱処理の温度を決定する工程と、前記レジストパターンを覆うように厚肉化材料を塗布し、決定された前記温度で熱処理を施して前記レジストパターンを厚肉化する工程と、前記厚肉化された前記レジストパターンを用いて前記被エッチング材をエッチングする工程とを含む。
被エッチング材上に、前記フォトマスクに形成された前記マスクパターンをレジストに転写してレジストパターンを形成する工程と、前記マスクパターンに対応する各々の前記レジストパターンにおける厚肉化により変化する寸法の差分値と、前記厚肉化の工程における熱処理の温度との関係を予め求めておき、前記マスクパターンの寸法の計測結果を前記関係に適用して、前記マスクパターンの各々の寸法の計測結果に基づき、前記レジストパターンを所望の寸法に厚肉化するための熱処理の温度を決定する工程と、前記レジストパターンを覆うように厚肉化材料を塗布し、決定された前記温度で熱処理を施して前記レジストパターンを厚肉化する工程と、前記厚肉化された前記レジストパターンを用いて前記被エッチング材をエッチングする工程とを含む。
本発明によれば、リソグラフィープロセスを工夫することにより、フォトマスクにおけるマスクパターンの寸法誤差を容易且つ確実に補正し、所望のレジストパターンを正確に形成することが可能となる。
−本発明の基本骨子−
本発明は、フォトマスクに形成されたマスクパターンを転写してなるレジストパターンを覆うように厚肉化材料を塗布し、熱処理を施した後に洗浄してレジストパターンを厚肉化する技術に適用されるものである。
本発明は、フォトマスクに形成されたマスクパターンを転写してなるレジストパターンを覆うように厚肉化材料を塗布し、熱処理を施した後に洗浄してレジストパターンを厚肉化する技術に適用されるものである。
レジストパターンの厚肉化技術は、コンタクトホールや多層配線を縮小化させる技術として開発され、近年実用化され始めてきている。例えば、６５ｎｍ径のコンタクトホールを形成するために、第１のレジスト材料を用いて、形成するコンタクトホールに対応して例えば７０ｎｍ径の開孔を有するレジストパターンを形成した後、このレジストパターンに第２のレジスト材料を塗布して熱処理し、水洗する。これにより、レジストパターンが例えば５ｎｍ程度厚肉化され、所望の６５ｎｍ程度のコンタクトホールが得られる。
第１のレジスト材料と第２のレジスト材料として好適な組み合わせとしては、例えば第１のレジスト材料としては、ポリヒドロキシスチレンやアクリル樹脂を用いた化学増幅レジスト等が、第２のレジスト材料としては、ポリビニルアルコール等が挙げられる。これらのレジスト材料として適用可能な他の例としては、例えば特許文献１に開示されたものがある。
レジストパターンの厚肉化技術は、露光した時の酸の残留成分と第２のレジスト材料とがその後の熱処理によって架橋し、レジストパターンが厚肉化するというものである。レジストパターンによって酸の残留成分量が異なるため、例えば密集したレジストパターンと孤立したレジストパターンとでは、厚肉化の度合いも異なることが予想される。
本発明者は、レジストパターンの厚肉化の度合いが、塗布された第２のレジスト材料の熱処理温度により、ほぼ一意に定まる（厚肉化による寸法の変化量の決定に最も寄与するパラメータが熱処理温度である）ことを見出した。本発明では、厚肉化における、このレジストパターン寸法の変化量と熱処理温度との関係に基づき、厚肉化技術のもつ上記の特性を利用して、フォトマスクの寸法誤差をリソグラフィープロセスの最適化により除去する。
先ず、レジストパターンの厚肉化により変化する寸法と、厚肉化の工程における熱処理の温度との関係を予め求めておく。
続いて、マスクパターンの寸法を計測し、その計測結果を上記の関係に適用して、レジストパターンを所望の寸法に厚肉化するための最適な熱処理温度を決定する。
この構成を採ることにより、フォトマスクにおけるマスクパターンの寸法誤差を容易且つ確実に補正し、所望のレジストパターンを正確に形成することが可能となる。
続いて、マスクパターンの寸法を計測し、その計測結果を上記の関係に適用して、レジストパターンを所望の寸法に厚肉化するための最適な熱処理温度を決定する。
この構成を採ることにより、フォトマスクにおけるマスクパターンの寸法誤差を容易且つ確実に補正し、所望のレジストパターンを正確に形成することが可能となる。
−本発明を適用した好適な諸実施形態−
以下、本発明の諸実施形態について、図面を参照しながら詳細に説明する。なお、各実施形態において、共通する構成部材等については同符号を付す。
以下、本発明の諸実施形態について、図面を参照しながら詳細に説明する。なお、各実施形態において、共通する構成部材等については同符号を付す。
（第１の実施形態）
本実施形態では、レジストパターン補正装置及びこれを用いたレジストパターンの形成方法について説明する。ここでは、ピッチの異なる２種類のレジストパターン（疎レジストパターン及び密レジストパターン）を形成する場合を例示する。
図１は、第１の実施形態によるレジストパターン補正装置の概略構成を示すブロック図であり、図２は、第１の実施形態によるレジストパターンの形成方法を工程順に示す概略断面図であり、図３は、第１の実施形態によるレジストパターンの形成方法を工程順に示すフロー図である。
本実施形態では、レジストパターン補正装置及びこれを用いたレジストパターンの形成方法について説明する。ここでは、ピッチの異なる２種類のレジストパターン（疎レジストパターン及び密レジストパターン）を形成する場合を例示する。
図１は、第１の実施形態によるレジストパターン補正装置の概略構成を示すブロック図であり、図２は、第１の実施形態によるレジストパターンの形成方法を工程順に示す概略断面図であり、図３は、第１の実施形態によるレジストパターンの形成方法を工程順に示すフロー図である。
［レジストパターン補正装置の構成］
レジストパターン補正装置は、寸法計測部１と、差分値算出部２と、差分値判定部３と、露光量制御部４と、データベース５と、熱処理温度算出部６と、データベース７とを備えて構成されている。
寸法計測部１は、フォトマスクに形成されたマスクパターンの寸法を計測するものであって、例えば走査型電子顕微鏡（ＳＥＭ）等を備えて構成されており、設置されたフォトマスクにおける、疎密度の異なるマスクパターン毎に寸法計測を行なう。ここでは、疎マスクパターン及び密マスクパターンの２種類であるとする。その各計測値は、差分値算出部２に送出される。
レジストパターン補正装置は、寸法計測部１と、差分値算出部２と、差分値判定部３と、露光量制御部４と、データベース５と、熱処理温度算出部６と、データベース７とを備えて構成されている。
寸法計測部１は、フォトマスクに形成されたマスクパターンの寸法を計測するものであって、例えば走査型電子顕微鏡（ＳＥＭ）等を備えて構成されており、設置されたフォトマスクにおける、疎密度の異なるマスクパターン毎に寸法計測を行なう。ここでは、疎マスクパターン及び密マスクパターンの２種類であるとする。その各計測値は、差分値算出部２に送出される。
差分値算出部２は、疎マスクパターンの寸法計測値に対応する疎レジストパターンの寸法値の目標値（Ａ１）からの変動量（Ｃ１）、密マスクパターンの寸法計測値に対応する密レジストパターンの寸法値の目標値（Ａ２）からの変動量（Ｃ２）、Ｃ１とＣ２との差分値（Ｃ１−Ｃ２＝Ｄ）、及びその大きさ（Ｄの絶対値：Ｅ）を算出する。ここで、Ｃ１，Ｃ２は、実際の寸法値（疎マスクパターン１１及び密マスクパターン１２の計測値から得られた疎レジストパターン及び密レジストパターンの各寸法値）をＢ１，Ｂ２として、Ｃ１＝Ｂ１−Ａ１，Ｃ２＝Ｂ２−Ａ２となる。
なお、Ａ１，Ａ２について、マスクパターンの寸法計測値は、これに対応してレジストに露光転写されるレジストパターンの寸法と一意に対応している。即ち、マスクパターンの寸法計測値が判れば、当該計測値からレジストパターンの寸法を得ることができる。
なお、Ａ１，Ａ２について、マスクパターンの寸法計測値は、これに対応してレジストに露光転写されるレジストパターンの寸法と一意に対応している。即ち、マスクパターンの寸法計測値が判れば、当該計測値からレジストパターンの寸法を得ることができる。
差分値判定部３は、差分値算出部２で算出された絶対値Ｅが所定値以上か否かを判定する。絶対値Ｅが所定値、例えば０．５ｎｍ以上である場合には、差分値Ｄが熱処理温度算出部６へ送出される。一方、大きさが０．５ｎｍより小値である場合には、変動量Ｃ１，Ｃ２がそれぞれ露光量制御部４へ送出される。
データベース５には、当該レジストマスクについて、レジストパターン寸法の変化量と露光（変化）量との関係が収納されている。
露光量制御部４は、データベース５にアクセスして、差分値判定部３から送出された一方の値、例えば密レジストパターンの変動量Ｃ２から最適な露光（変化）量を求め、不図示の露光装置における露光量（露光エネルギー）を制御する。
露光量制御部４は、データベース５にアクセスして、差分値判定部３から送出された一方の値、例えば密レジストパターンの変動量Ｃ２から最適な露光（変化）量を求め、不図示の露光装置における露光量（露光エネルギー）を制御する。
この露光量の制御に伴い、差分値判定部３から入力した他方の値である疎レジストパターンの変動量Ｃ１も同様に変化する。レジストパターンに応じて露光マージンが異なるため、疎レジストパターンと密レジストパターンとで一律に寸法調節をすることはできない。ここでは、密レジストパターンについては、露光量の制御によりＣ２＝０に調節されているため、この変化後の変動量Ｃ１'が差分値Ｄに相当する。露光量制御部４は、変化後の変動量Ｃ１'を差分値Ｄとして熱処理温度算出部６へ送出する。
なお、露光量制御部４は通常、露光装置の一部として設けられている。
なお、露光量制御部４は通常、露光装置の一部として設けられている。
データベース７には、予め求められた、各レジストパターンにおける厚肉化により変化する寸法の差分値と、厚肉化の工程における熱処理温度との関係が収納されている。
各レジストパターンにおける厚肉化により変化する寸法の差分値（疎密差）と、レジストパターンの厚肉化工程における熱処理温度との関係は、実験的に例えば図４のように求められる。図４では、疎レジストパターンの変化量と密レジストパターンとの変化量との差分値（ＩＤＢ：ｎｍ）を縦軸に、厚肉化工程における熱処理温度（℃）を横軸に示す。ここでは、厚肉化工程における事前に定めた熱処理温度（例えば８０℃）を処理温度中心（０℃）とし、当該処理温度中心からの温度変化と上記の寸法差分値との関係を実験的に求めた結果を示す。図示の例では、事前に定めた処理温度中心に対して、７．５℃の変化により２．６ｎｍの疎密差が生じている。
この関係のデータがデータベース７に収納されている。
各レジストパターンにおける厚肉化により変化する寸法の差分値（疎密差）と、レジストパターンの厚肉化工程における熱処理温度との関係は、実験的に例えば図４のように求められる。図４では、疎レジストパターンの変化量と密レジストパターンとの変化量との差分値（ＩＤＢ：ｎｍ）を縦軸に、厚肉化工程における熱処理温度（℃）を横軸に示す。ここでは、厚肉化工程における事前に定めた熱処理温度（例えば８０℃）を処理温度中心（０℃）とし、当該処理温度中心からの温度変化と上記の寸法差分値との関係を実験的に求めた結果を示す。図示の例では、事前に定めた処理温度中心に対して、７．５℃の変化により２．６ｎｍの疎密差が生じている。
この関係のデータがデータベース７に収納されている。
熱処理温度算出部６は、データベース７にアクセスして、差分値判定部３又は露光量制御部４から入力した差分値Ｄから、レジストパターンを所望の寸法に厚肉化するための最適な熱処理温度、ここでは疎レジストパターンと密レジストパターンとの疎密差を厚肉化により解消するための最適な熱処理温度を決定する。
［レジスト形成方法］
上記構成のレジストパターン補正装置を用いたレジスト形成方法について、図２及び図３を用いて説明する。ここでは、図５に示すように、疎マスクパターン１１と密マスクパターン１２とを備えたフォトマスク１０を用いて、レジストパターンを形成する場合を例示する。疎マスクパターン１１が疎レジストパターンに、密マスクパターン１２が密レジストパターンにそれぞれ対応する。
上記構成のレジストパターン補正装置を用いたレジスト形成方法について、図２及び図３を用いて説明する。ここでは、図５に示すように、疎マスクパターン１１と密マスクパターン１２とを備えたフォトマスク１０を用いて、レジストパターンを形成する場合を例示する。疎マスクパターン１１が疎レジストパターンに、密マスクパターン１２が密レジストパターンにそれぞれ対応する。
表１，表２には、疎レジストパターン及び密レジストパターンの各寸法の目標値Ａ１，Ａ２、実際の寸法値（疎マスクパターン１１及び密マスクパターン１２の計測値から得られた疎レジストパターン及び密レジストパターンの各寸法値）Ｂ１，Ｂ２、疎レジストパターン及び密レジストパターンの寸法値のＡ１，Ａ２からの各変動量Ｃ１，Ｃ２、疎レジストパターンのＡ値からの変動量と密レジストパターンのＡ値からの変動量との差分値Ｄ、差分値Ｄの大きさＥをそれぞれ示している。
先ず、寸法計測部１は、フォトマスク１０に形成された疎マスクパターン１１及び密マスクパターン１２の各寸法Ａ１，Ａ２を計測する（ステップＳ１）。寸法計測部１は、各計測値を差分値算出部２に送出する。
続いて、差分値算出部２は、疎レジストパターン及び密レジストパターンの寸法値の目標値Ａ１，Ａ２からの変動量Ｃ１，Ｃ２、及びＣ１とＣ２との差分値Ｄ、差分値Ｄの絶対値Ｅを算出する（ステップＳ２）。
続いて、差分値判定部３は、差分値算出部２で算出された絶対値Ｅが所定値ａ以上、ここでは０．５ｎｍ以上か否かを判定する（ステップＳ３）。
絶対値Ｅが所定値ａ以上であれば、熱処理温度算出部６により絶対値Ｅに対応した差分値Ｄに基づいて適正な熱処理温度が決定できると見なすことができる。これに対して、絶対値Ｅが所定値ａよりも小値であれば、絶対値Ｅに対応した差分値Ｄでは、適正な熱処理温度が決定できないため、以下に説明するように、先ず露光量の制御により、一方のレジストパターン（ここでは密レジストパターン）の寸法を調節した後、改めて差分値Ｄを得る。
絶対値Ｅが所定値ａ以上であれば、熱処理温度算出部６により絶対値Ｅに対応した差分値Ｄに基づいて適正な熱処理温度が決定できると見なすことができる。これに対して、絶対値Ｅが所定値ａよりも小値であれば、絶対値Ｅに対応した差分値Ｄでは、適正な熱処理温度が決定できないため、以下に説明するように、先ず露光量の制御により、一方のレジストパターン（ここでは密レジストパターン）の寸法を調節した後、改めて差分値Ｄを得る。
ステップＳ３で算出された絶対値Ｅが０．５ｎｍ以上である場合には、差分値Ｄが熱処理温度算出部６へ送出される。一方、算出された絶対値Ｅが０．５ｎｍより小値である場合には、各変動量Ｃ１，Ｃ２が露光量制御部４へ送出される。
例えば、表１では絶対値Ｅが２．０ｎｍであって前者の場合を、表２では絶対値Ｅが０ｎｍであって後者の場合をそれぞれ示す。
例えば、表１では絶対値Ｅが２．０ｎｍであって前者の場合を、表２では絶対値Ｅが０ｎｍであって後者の場合をそれぞれ示す。
ステップＳ３において前者の場合には、熱処理温度算出部６は、データベース７にアクセスして、差分値判定部４から入力した差分値Ｄから、疎レジストパターンと密レジストパターンとの疎密差を厚肉化により解消するための最適な熱処理温度を決定する（ステップＳ４）。
例えば表１では、差分値Ｄが−２．０ｎｍであるため、図４から、最適な熱処理温度は、厚肉化工程における事前に定めた熱処理温度である８０℃＋５．６℃、即ち８５．６℃となる。
例えば表１では、差分値Ｄが−２．０ｎｍであるため、図４から、最適な熱処理温度は、厚肉化工程における事前に定めた熱処理温度である８０℃＋５．６℃、即ち８５．６℃となる。
一方、ステップＳ３において後者の場合には、露光量制御部４は、データベース５にアクセスして、差分値判定部３から入力した密レジストパターンの変動量Ｃ２から最適な露光（変化）量を求め、不図示の露光装置における露光量を制御する（ステップＳ５）。
ステップＳ５では、差分値判定部３から入力した他方の値である疎レジストパターンの変動量Ｃ１が、露光量の制御により変化してＣ１'となる。一方の値である密レジストパターンの変動量は露光量制御により０とされているため、変化量Ｃ１'を、差分値Ｄと見なすことができる。従って、露光量制御部４は、変化量Ｃ１'を、差分値Ｄとして熱処理温度算出部６へ送出する。
例えば表２では、差分値Ｄ（Ｃ１'）は０．５ｎｍ（実際値Ｂ１（７０．５）−目標値Ａ（１７０）＝０．５）となる。
例えば表２では、差分値Ｄ（Ｃ１'）は０．５ｎｍ（実際値Ｂ１（７０．５）−目標値Ａ（１７０）＝０．５）となる。
ステップＳ５に続いて、ステップＳ４において、熱処理温度算出部６は、データベース７にアクセスして、露光量制御部４から入力した差分値Ｄから、レジストパターンを所望の寸法に厚肉化するための最適な熱処理温度を決定する。
例えば表２では、差分値Ｄが＋０．５ｎｍであるため、図４から、最適な熱処理温度は、厚肉化工程における事前に定めた熱処理温度である８０℃−１．４℃、即ち７８．６℃となる。
例えば表２では、差分値Ｄが＋０．５ｎｍであるため、図４から、最適な熱処理温度は、厚肉化工程における事前に定めた熱処理温度である８０℃−１．４℃、即ち７８．６℃となる。
続いて、図２（ａ）に示すように、疎レジストパターン２１及び密レジストパターン２２を形成する（ステップＳ６）。
詳細には、半導体基板２０上、或いは半導体基板２０上の所定層上（ここでは半導体基板２０上とする）にレジストを塗布し、フォトマスク１０を用いて疎マスクパターン１１及び密マスクパターン１２をレジストに露光転写する。ここで、レジストとしては、例えばポリヒドロキシスチレンやアクリル樹脂を用いた化学増幅レジストを用いる。そして、現像等を経ることにより、半導体基板２０上に、疎マスクパターン１１及び密マスクパターン１２に対応した疎レジストパターン２１及び密レジストパターン２２を形成する。
詳細には、半導体基板２０上、或いは半導体基板２０上の所定層上（ここでは半導体基板２０上とする）にレジストを塗布し、フォトマスク１０を用いて疎マスクパターン１１及び密マスクパターン１２をレジストに露光転写する。ここで、レジストとしては、例えばポリヒドロキシスチレンやアクリル樹脂を用いた化学増幅レジストを用いる。そして、現像等を経ることにより、半導体基板２０上に、疎マスクパターン１１及び密マスクパターン１２に対応した疎レジストパターン２１及び密レジストパターン２２を形成する。
続いて、図２（ｂ）に示すように、厚肉化技術により、疎レジストパターン２１及び密レジストパターン２２を厚肉化する（ステップＳ７）。
詳細には、疎レジストパターン２１及び密レジストパターン２２を覆うように厚肉化材料２３を塗布する。ここでは、厚肉化材料２３としては、例えばポリビニルアルコールを用いる。そして、上記したステップＳ１〜Ｓ５で決定された温度で半導体基板２０を熱処理する。その後、半導体基板２０を、例えば純水や界面活性剤入りの純水等を用いて洗浄し、不要な厚肉化材料を除去し、厚肉化材料２３で疎レジストパターン２１及び密レジストパターン２２を厚肉化する。疎レジストパターン２１及び密レジストパターン２２は、上記の熱処理温度で厚肉化されているため、フォトマスク１０の疎マスクパターン１１及び密マスクパターン１２の各寸法のズレに起因する転写パターンの寸法ズレが解消されてなる、所望の疎レジストパターン２１及び密レジストパターン２２が形成される。
詳細には、疎レジストパターン２１及び密レジストパターン２２を覆うように厚肉化材料２３を塗布する。ここでは、厚肉化材料２３としては、例えばポリビニルアルコールを用いる。そして、上記したステップＳ１〜Ｓ５で決定された温度で半導体基板２０を熱処理する。その後、半導体基板２０を、例えば純水や界面活性剤入りの純水等を用いて洗浄し、不要な厚肉化材料を除去し、厚肉化材料２３で疎レジストパターン２１及び密レジストパターン２２を厚肉化する。疎レジストパターン２１及び密レジストパターン２２は、上記の熱処理温度で厚肉化されているため、フォトマスク１０の疎マスクパターン１１及び密マスクパターン１２の各寸法のズレに起因する転写パターンの寸法ズレが解消されてなる、所望の疎レジストパターン２１及び密レジストパターン２２が形成される。
以上説明したように、本実施形態によれば、リソグラフィープロセスを工夫することにより、フォトマスク１０におけるマスクパターン１１，１２の寸法誤差を容易且つ確実に補正し、所望のレジストパターン２１，２２を正確に形成することが可能となる。
（変形例）
ここで、第１の実施形態の変形例について説明する。本例では、第１の実施形態と同様にレジストパターン補正装置及びこれを用いたレジストパターンの形成方法を例示するが、レジストパターンの形成方法のフローは若干異なる点で相違する。
図６は、第１の実施形態の変形例によるレジストパターン補正装置の概略構成を示すブロック図であり、図７は、第１の実施形態の変形例によるレジストパターンの形成方法を工程順に示すフロー図である。
ここで、第１の実施形態の変形例について説明する。本例では、第１の実施形態と同様にレジストパターン補正装置及びこれを用いたレジストパターンの形成方法を例示するが、レジストパターンの形成方法のフローは若干異なる点で相違する。
図６は、第１の実施形態の変形例によるレジストパターン補正装置の概略構成を示すブロック図であり、図７は、第１の実施形態の変形例によるレジストパターンの形成方法を工程順に示すフロー図である。
本例のレジストパターン補正装置は、図１に示した第１の実施形態のレジストパターン補正装置とほぼ同様の構成であるが、差分値判定部３を有しない。即ち、本例のレジストパターン補正装置は、寸法計測部１と、差分値算出部２と、露光量制御部４と、データベース５と、熱処理温度算出部６と、データベース７とを備えて構成されている。
以下、上記構成のレジストパターン補正装置を用いたレジスト形成方法について説明する。ここでは、第１の実施形態で用いた図４及び図５を引用する。
表３には、疎レジストパターン及び密レジストパターンの各寸法の目標値Ａ１，Ａ２、実際の寸法値（疎マスクパターン１１及び密マスクパターン１２の計測値から得られた疎レジストパターン及び密レジストパターンの各寸法値）Ｂ１，Ｂ２、疎レジストパターン及び密レジストパターンの寸法値のＡ１，Ａ２からの各変動量Ｃ１，Ｃ２、疎レジストパターンのＡ値からの変動量と密レジストパターンのＡ値からの変動量との差分値Ｄを示している。
表３には、疎レジストパターン及び密レジストパターンの各寸法の目標値Ａ１，Ａ２、実際の寸法値（疎マスクパターン１１及び密マスクパターン１２の計測値から得られた疎レジストパターン及び密レジストパターンの各寸法値）Ｂ１，Ｂ２、疎レジストパターン及び密レジストパターンの寸法値のＡ１，Ａ２からの各変動量Ｃ１，Ｃ２、疎レジストパターンのＡ値からの変動量と密レジストパターンのＡ値からの変動量との差分値Ｄを示している。
先ず、寸法計測部１は、フォトマスク１０に形成された疎マスクパターン１１及び密マスクパターン１２の各寸法Ａ１，Ａ２を計測する（ステップＳ１１）。寸法計測部１は、各計測値を差分値算出部２に送出する。
続いて、差分値算出部２は、疎レジストパターン及び密レジストパターンの寸法値の目標値Ａ１，Ａ２からの変動量Ｃ１，Ｃ２を算出する（ステップＳ１２）。差分値算出部２は、変動量Ｃ１，Ｃ２を露光量制御部４へ送出する。
続いて、露光量制御部４は、データベース５にアクセスして、差分値判定部３から入力した変動量Ｃ１，Ｃ２のいずれか一方、ここでは密レジストパターンの変動量Ｃ２から最適な露光（変化）量を求め、不図示の露光装置における露光量を制御する（ステップＳ１３）。
続いて、露光量制御部４は、差分値判定部３から入力した他方の値である疎レジストパターンの変動量Ｃ１が、露光量の制御により変化した値Ｃ１'を、差分値Ｄとして熱処理温度算出部６へ送出する。
例えば表３では、差分値Ｄ（Ｃ１'）は−２．０ｎｍとなる。
例えば表３では、差分値Ｄ（Ｃ１'）は−２．０ｎｍとなる。
続いて、熱処理温度算出部６は、データベース７にアクセスして、差分値判定部４から入力した差分値Ｄから、疎レジストパターンと密レジストパターンとの疎密差を厚肉化により解消するための最適な熱処理温度を決定する（ステップＳ１４）。
例えば表３では、差分値Ｄ（Ｃ１'）が−２．０ｎｍであるため、図４から、最適な熱処理温度は、厚肉化工程における事前に定めた熱処理温度である８０℃＋５．６℃、即ち８５．６℃となる。
例えば表３では、差分値Ｄ（Ｃ１'）が−２．０ｎｍであるため、図４から、最適な熱処理温度は、厚肉化工程における事前に定めた熱処理温度である８０℃＋５．６℃、即ち８５．６℃となる。
しかる後、ステップＳ１５，Ｓ１６として、第１の実施形態のステップＳ６，Ｓ７と同様の工程を実行し、フォトマスク１０の疎マスクパターン１１及び密マスクパターン１２の各寸法のズレに起因する転写パターンの寸法ズレが解消されてなる、所望の疎レジストパターン２１及び密レジストパターン２２を形成する。
以上説明したように、本例によれば、リソグラフィープロセスを工夫することにより、フォトマスク１０におけるマスクパターン１１，１２の寸法誤差を容易且つ確実に補正し、所望のレジストパターン２１，２２を正確に形成することが可能となる。
（第２の実施形態）
次に、第２の実施形態について説明する。本実施形態では、第１の実施形態で説明したレジストパターンの形成方法を用いて、半導体装置、例えばＭＯＳトランジスタを作製する場合を例示する。
図８は、第２の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
次に、第２の実施形態について説明する。本実施形態では、第１の実施形態で説明したレジストパターンの形成方法を用いて、半導体装置、例えばＭＯＳトランジスタを作製する場合を例示する。
図８は、第２の実施形態によるＭＯＳトランジスタの製造方法を工程順に示す概略断面図である。
図８（ａ）に示すように、ゲート層１０４ａ，１０４ｂを形成する。
詳細には、シリコンの半導体基板１００に、素子分離構造１０１として、例えばＳＴＩ（Shallow Trench Isolation）法により素子分離構造を形成し、活性領域１０２ａ，１０２ｂをそれぞれ画定する。ここで、活性領域１０２ａが疎な（例えば孤立状の）ゲート電極形成領域であり、活性領域１０２ｂが密な（例えば１：１のＬ＆Ｓ状の）ゲート電極形成領域である。
詳細には、シリコンの半導体基板１００に、素子分離構造１０１として、例えばＳＴＩ（Shallow Trench Isolation）法により素子分離構造を形成し、活性領域１０２ａ，１０２ｂをそれぞれ画定する。ここで、活性領域１０２ａが疎な（例えば孤立状の）ゲート電極形成領域であり、活性領域１０２ｂが密な（例えば１：１のＬ＆Ｓ状の）ゲート電極形成領域である。
次に、活性領域１０２ａ，１０２ｂの表面を例えば熱酸化して、薄いゲート絶縁膜１０３をそれぞれ形成する。このゲート絶縁膜１０３上に導電膜、例えば多結晶シリコン膜（不図示）をＣＶＤ法等により堆積する。
次に、上記したパターン形成方法のステップＳ１〜Ｓ７を用いて、活性領域１０２ａには疎レジストパターン２１を、活性領域１０２ｂには密レジストパターン２２をそれぞれ形成する。そして、これらレジストパターン２１，２２をマスクとして用いたドライエッチングにより多結晶シリコン膜及びゲート絶縁膜１０３を加工し、活性領域１０２ａにはレジストパターン２１に倣った形状のゲート層１０４ａを、活性領域１０２ａにはレジストパターン２２に倣った形状のゲート層１０４ｂをそれぞれ形成する。
続いて、図８（ｂ）に示すように、ソース／ドレイン１０７を形成する。
詳細には、レジストパターン２１，２２を灰化処理等により除去した後、ゲート電極１０４ａ，１０４ｂをマスクとして活性領域１０２ａ，１０２ｂの表層に不純物（ＰＭＯＳトランジスタであればホウ素（Ｂ+）等、ＮＭＯＳトランジスタであればリン（Ｐ+）、砒素（Ａｓ+）等）を比較的低濃度にイオン注入し、ＬＤＤ領域１０５を形成する。
詳細には、レジストパターン２１，２２を灰化処理等により除去した後、ゲート電極１０４ａ，１０４ｂをマスクとして活性領域１０２ａ，１０２ｂの表層に不純物（ＰＭＯＳトランジスタであればホウ素（Ｂ+）等、ＮＭＯＳトランジスタであればリン（Ｐ+）、砒素（Ａｓ+）等）を比較的低濃度にイオン注入し、ＬＤＤ領域１０５を形成する。
次に、ゲート電極１０４ａ，１０４ｂを覆うように全面に絶縁膜、例えばシリコン酸化膜（不図示）をＣＶＤ法等により堆積し、このシリコン酸化膜の全面を異方性エッチング（エッチバック）する。このエッチバックにより、ゲート電極１０４ａ，１０４ｂの両側面のみにシリコン酸化膜を残し、サイドウォールスペーサ１０６を形成する。
次に、ゲート電極１０４ａ，１０４ｂ及びサイドウォールスペーサ１０６をマスクとして、活性領域１０２ａ，１０２ｂの表層に不純物（ＰＭＯＳトランジスタであればホウ素（Ｂ+）等、ＮＭＯＳトランジスタであればリン（Ｐ+）、砒素（Ａｓ+）等）を、ＬＤＤ領域１０５よりも高濃度にイオン注入し、ＬＤＤ領域１０５と一部重畳されるソース／ドレイン領域１０７を形成する。
しかる後、層間絶縁膜及びソース／ドレイン領域１０７と電気的に接続される配線層等の形成工程を経て、ＭＯＳトランジスタを完成させる。
なお、上記の例では、活性領域１０２ａ，１０２ｂの両者について、同一のＬＤＤ領域１０５及びソース／ドレイン領域１０７を形成する場合を例示したが、一方をＮ型、他方をＰ型としたり、或いは両者で不純物濃度を変えるようにしても良い。
以上説明したように、本実施形態によれば、本発明のパターン形成方法を、ゲート層１０４ａ，１０４ｂの形成に適用することにより、所望の微細幅のゲート層１０４ａ，１０４ｂを備えた微細なＭＯＳトランジスタを精度良く作製することができる。
（その他の実施形態）
第１の実施形態における図１の差分値算出部２、差分値判定部３、露光量制御部４、及び熱処理温度算出部６の機能等や、図３のステップＳ１〜Ｓ７、変形例における図７のステップＳ１１〜Ｓ１６についてのプログラムコード等は、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。このプログラム、及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本発明の実施形態に含まれる。
第１の実施形態における図１の差分値算出部２、差分値判定部３、露光量制御部４、及び熱処理温度算出部６の機能等や、図３のステップＳ１〜Ｓ７、変形例における図７のステップＳ１１〜Ｓ１６についてのプログラムコード等は、コンピュータのＲＡＭやＲＯＭなどに記憶されたプログラムが動作することによって実現できる。このプログラム、及び当該プログラムを記録したコンピュータ読み取り可能な記憶媒体は本発明の実施形態に含まれる。
具体的に、上記のプログラムは、例えばＣＤ−ＲＯＭのような記録媒体に記録し、或いは各種伝送媒体を介し、コンピュータに提供される。前記プログラムを記録する記録媒体としては、ＣＤ−ＲＯＭ以外に、フレキシブルディスク、ハードディスク、磁気テープ、光磁気ディスク、不揮発性メモリカード等を用いることができる。他方、前記プログラムの伝送媒体としては、プログラム情報を搬送波として伝搬させて供給するためのコンピュータネットワーク（ＬＡＮ、インターネットの等のＷＡＮ、無線通信ネットワーク等）システムにおける通信媒体（光ファイバ等の有線回線や無線回線等）を用いることができる。
また、コンピュータが供給されたプログラムを実行することにより上述の実施形態の機能が実現されるだけでなく、そのプログラムがコンピュータにおいて稼働しているＯＳ（オペレーティングシステム）あるいは他のアプリケーションソフト等と共同して上述の実施形態の機能が実現される場合や、供給されたプログラムの処理の全てあるいは一部がコンピュータの機能拡張ボードや機能拡張ユニットにより行われて上述の実施形態の機能が実現される場合も、かかるプログラムは本発明の実施形態に含まれる。
例えば、図９は、パーソナルユーザ端末装置の内部構成を示す模式図である。
この図９において、１２００はコンピュータＰＣである。ＰＣ１２００は、ＣＰＵ１２０１を備え、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶された、あるいはフレキシブルディスクドライブ（ＦＤ）１２１２より供給されるデバイス制御ソフトウェアを実行し、システムバス１２０４に接続される各デバイスを総括的に制御する。
この図９において、１２００はコンピュータＰＣである。ＰＣ１２００は、ＣＰＵ１２０１を備え、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶された、あるいはフレキシブルディスクドライブ（ＦＤ）１２１２より供給されるデバイス制御ソフトウェアを実行し、システムバス１２０４に接続される各デバイスを総括的に制御する。
ＰＣ１２００のＣＰＵ１２０１、ＲＯＭ１２０２またはハードディスク（ＨＤ）１２１１に記憶されたプログラムにより、本実施形態における図１の構成部材の各機能、図３，図７の各ステップ等の手順が実現される。
１２０３はＲＡＭであり、ＣＰＵ１２０１の主メモリ、ワークエリア等として機能する。１２０５はキーボードコントローラ（ＫＢＣ）であり、キーボード（ＫＢ）１２０９や不図示のデバイス等からの指示入力を制御する。
１２０６はＣＲＴコントローラ（ＣＲＴＣ）であり、ＣＲＴディスプレイ（ＣＲＴ）１２１０の表示を制御する。１２０７はディスクコントローラ（ＤＫＣ）であり、ブートプログラム（起動プログラム：パソコンのハードやソフトの実行（動作）を開始するプログラム）、複数のアプリケーション、編集ファイル、ユーザファイル及びネットワーク管理プログラム等を記憶するハードディスク（ＨＤ）１２１１や、フレキシブルディスク（ＦＤ）１２１２とのアクセスを制御する。
１２０８はネットワークインタフェースカード（ＮＩＣ）であり、ＬＡＮ１２２０を介して、ネットワークプリンタ、他のネットワーク機器、あるいは他のＰＣと双方向のデータのやり取りを行なう。
以下、本発明の諸態様を付記としてまとめて記載する。
（付記１）フォトマスクに形成されたマスクパターンの寸法を計測する工程と、
被エッチング材上に、前記フォトマスクに形成された前記マスクパターンをレジストに転写してレジストパターンを形成する工程と、
前記マスクパターンの寸法の計測結果に基づいて、前記レジストパターンを所望の寸法に厚肉化するための熱処理の温度を決定する工程と、
前記レジストパターンを覆うように厚肉化材料を塗布し、決定された前記温度で熱処理を施して前記レジストパターンを厚肉化する工程と、
前記厚肉化された前記レジストパターンを用いて前記被エッチング材をエッチングする工程と
を含むことを特徴とする半導体装置の製造方法。
被エッチング材上に、前記フォトマスクに形成された前記マスクパターンをレジストに転写してレジストパターンを形成する工程と、
前記マスクパターンの寸法の計測結果に基づいて、前記レジストパターンを所望の寸法に厚肉化するための熱処理の温度を決定する工程と、
前記レジストパターンを覆うように厚肉化材料を塗布し、決定された前記温度で熱処理を施して前記レジストパターンを厚肉化する工程と、
前記厚肉化された前記レジストパターンを用いて前記被エッチング材をエッチングする工程と
を含むことを特徴とする半導体装置の製造方法。
（付記２）前記レジストパターンの前記厚肉化により変化する寸法と、前記厚肉化の工程における熱処理の温度との関係を予め求めておき、
前記マスクパターンの寸法の計測結果を前記関係に適用して、前記熱処理の温度を決定することを特徴とする付記１に記載の半導体装置の製造方法。
前記マスクパターンの寸法の計測結果を前記関係に適用して、前記熱処理の温度を決定することを特徴とする付記１に記載の半導体装置の製造方法。
（付記３）前記フォトマスクは、ピッチの異なる少なくとも２種類の前記マスクパターンを有することを特徴とする付記１又は２に記載の半導体装置の製造方法。
（付記４）前記２種類の前記マスクパターンに対応する各々の前記レジストパターンにおける前記厚肉化により変化する寸法の差分値と、前記厚肉化の工程における熱処理の温度との関係を予め求めておき、
前記マスクパターンの寸法の計測結果を前記関係に適用して、前記熱処理の温度を決定することを特徴とする付記３に記載の半導体装置の製造方法。
前記マスクパターンの寸法の計測結果を前記関係に適用して、前記熱処理の温度を決定することを特徴とする付記３に記載の半導体装置の製造方法。
（付記５）前記差分値の絶対値が所定値よりも小さい値である場合には、前記熱処理の前に、露光量と前記レジストパターンの変化量との関係に基づき、露光量を決定する工程を有することを特徴とする付記４に記載の半導体装置の製造方法。
（付記６）フォトマスクに形成されたマスクパターンを転写してなるレジストパターンを覆うように厚肉化材料を塗布し、熱処理を施して前記レジストパターンを厚肉化するに際して、
前記マスクパターンの寸法を計測する工程と、
前記マスクパターンの寸法の計測結果に基づいて、前記レジストパターンを所望の寸法に厚肉化するための前記熱処理の温度を決定する工程と
を含むことを特徴とするパターン形成方法。
前記マスクパターンの寸法を計測する工程と、
前記マスクパターンの寸法の計測結果に基づいて、前記レジストパターンを所望の寸法に厚肉化するための前記熱処理の温度を決定する工程と
を含むことを特徴とするパターン形成方法。
（付記７）前記レジストパターンの前記厚肉化により変化する寸法と、前記厚肉化の工程における熱処理の温度との関係を予め求めておき、
前記マスクパターンの寸法の計測結果を前記関係に適用して、前記熱処理の温度を決定することを特徴とする付記６に記載のパターン形成方法。
前記マスクパターンの寸法の計測結果を前記関係に適用して、前記熱処理の温度を決定することを特徴とする付記６に記載のパターン形成方法。
（付記８）前記フォトマスクは、ピッチの異なる少なくとも２種類の前記マスクパターンを有することを特徴とする付記６又は７に記載のパターン形成方法。
（付記９）前記２種類の前記マスクパターンに対応する各々の前記レジストパターンにおける前記厚肉化により変化する寸法の差分値と、前記厚肉化の工程における熱処理の温度との関係を予め求めておき、
前記マスクパターンの寸法の計測結果を前記関係に適用して、前記熱処理の温度を決定することを特徴とする付記８に記載のパターン形成方法。
前記マスクパターンの寸法の計測結果を前記関係に適用して、前記熱処理の温度を決定することを特徴とする付記８に記載のパターン形成方法。
（付記１０）フォトマスクに形成されたマスクパターンを転写してなるレジストパターンを覆うように厚肉化材料を塗布し、熱処理を施して前記レジストパターンを厚肉化する際に用いるパターン補正装置であって、
前記マスクパターンの寸法を計測する寸法計測手段と、
前記マスクパターンの寸法の計測結果に基づいて、前記レジストパターンを所望の寸法に厚肉化するための前記熱処理の温度を決定する熱処理温度算出手段と
を含むことを特徴とするパターン補正装置。
前記マスクパターンの寸法を計測する寸法計測手段と、
前記マスクパターンの寸法の計測結果に基づいて、前記レジストパターンを所望の寸法に厚肉化するための前記熱処理の温度を決定する熱処理温度算出手段と
を含むことを特徴とするパターン補正装置。
（付記１１）前記熱処理温度算出手段は、予め求められた、前記レジストパターンの前記厚肉化により変化する寸法と、前記厚肉化の工程における熱処理の温度との関係を用いて、前記マスクパターンの寸法の計測結果を前記関係に適用して、前記熱処理の温度を決定することを特徴とする付記１０に記載のパターン補正装置。
（付記１２）前記フォトマスクは、ピッチの異なる少なくとも２種類の前記マスクパターンを有することを特徴とする付記１０又は１１に記載のパターン補正装置。
（付記１３）前記熱処理温度算出手段は、予め求められた、前記２種類のマスクパターンに対応する各々の前記レジストパターンにおける前記厚肉化により変化する寸法の差分値と、前記厚肉化の工程における熱処理の温度との関係を用いて、前記マスクパターンの寸法の計測結果を前記関係に適用して、前記熱処理の温度を決定することを特徴とする付記１２に記載のパターン補正装置。
（付記１４）フォトマスクに形成されたマスクパターンを転写してなるレジストパターンを覆うように厚肉化材料を塗布し、熱処理を施して前記レジストパターンを厚肉化するに際して、
前記マスクパターンの寸法を計測する工程と、
前記マスクパターンの寸法の計測結果に基づいて、前記レジストパターンを所望の寸法に厚肉化するための前記熱処理の温度を決定する工程と
をコンピュータに実行させるためのプログラム。
前記マスクパターンの寸法を計測する工程と、
前記マスクパターンの寸法の計測結果に基づいて、前記レジストパターンを所望の寸法に厚肉化するための前記熱処理の温度を決定する工程と
をコンピュータに実行させるためのプログラム。
（付記１５）前記レジストパターンの前記厚肉化により変化する寸法と、前記厚肉化の工程における熱処理の温度との関係を予め求めておき、
前記マスクパターンの寸法の計測結果を前記関係に適用して、前記熱処理の温度を決定することを特徴とする付記１４に記載のプログラム。
前記マスクパターンの寸法の計測結果を前記関係に適用して、前記熱処理の温度を決定することを特徴とする付記１４に記載のプログラム。
（付記１６）前記フォトマスクは、ピッチの異なる少なくとも２種類の前記マスクパターンを有することを特徴とする付記１４又は１５に記載のプログラム。
（付記１７）前記２種類の前記マスクパターンに対応する各レジストパターンにおける前記厚肉化により変化する寸法の差分値と、前記厚肉化の工程における熱処理の温度との関係を予め求めておき、
前記マスクパターンの寸法の計測結果を前記関係に適用して、前記熱処理の温度を決定することを特徴とする付記１６に記載のプログラム。
前記マスクパターンの寸法の計測結果を前記関係に適用して、前記熱処理の温度を決定することを特徴とする付記１６に記載のプログラム。
（付記１８）付記１４〜１７のいずれか１項に記載のプログラムを記録したコンピュータ読み取り可能な記録媒体。
１ 寸法計測部
２ 差分値算出部
３ 差分値判定部
４ 露光量制御部
５ データベース
６ データベース
７ 熱処理温度算出部
１０ フォトマスク
１１ 疎マスクパターン
１２ 密マスクパターン
２０，１００ 半導体基板
２１ 疎レジストパターン
２２ 密レジストパターン
１０１ 素子分離構造
１０２ａ，１０２ｂ 活性領域
１０３ ゲート絶縁膜
１０４ａ，１０４ｂ ゲート電極
１０５ ＬＤＤ領域
１０６ サイドウォールスペーサ
１０７ ソース／ドレイン領域
２ 差分値算出部
３ 差分値判定部
４ 露光量制御部
５ データベース
６ データベース
７ 熱処理温度算出部
１０ フォトマスク
１１ 疎マスクパターン
１２ 密マスクパターン
２０，１００ 半導体基板
２１ 疎レジストパターン
２２ 密レジストパターン
１０１ 素子分離構造
１０２ａ，１０２ｂ 活性領域
１０３ ゲート絶縁膜
１０４ａ，１０４ｂ ゲート電極
１０５ ＬＤＤ領域
１０６ サイドウォールスペーサ
１０７ ソース／ドレイン領域
Claims (4)
- ピッチの異なる少なくとも２種類のマスクパターンを有するフォトマスクに形成された前記マスクパターンの各々の寸法を計測する工程と、
被エッチング材上に、前記フォトマスクに形成された前記マスクパターンをレジストに転写してレジストパターンを形成する工程と、
前記マスクパターンに対応する各々の前記レジストパターンにおける厚肉化により変化する寸法の差分値と、前記厚肉化の工程における熱処理の温度との関係を予め求めておき、前記マスクパターンの寸法の計測結果を前記関係に適用して、前記マスクパターンの各々の寸法の計測結果に基づき、前記レジストパターンを所望の寸法に厚肉化するための熱処理の温度を決定する工程と、
前記レジストパターンを覆うように厚肉化材料を塗布し、決定された前記温度で熱処理を施して前記レジストパターンを厚肉化する工程と、
前記厚肉化された前記レジストパターンを用いて前記被エッチング材をエッチングする工程と
を含むことを特徴とする半導体装置の製造方法。 - 前記差分値の絶対値が所定値よりも小さい値である場合には、前記熱処理の前に、露光量と前記レジストパターンの変化量との関係に基づき、露光量を決定する工程を有することを特徴とする請求項１に記載の半導体装置の製造方法。
- ピッチの異なる少なくとも２種類のマスクパターンを有するフォトマスクに形成された前記マスクパターンを転写してなるレジストパターンを覆うように厚肉化材料を塗布し、熱処理を施して前記レジストパターンを厚肉化するに際して、
前記マスクパターンの各々の寸法を計測する工程と、
前記マスクパターンに対応する各々の前記レジストパターンにおける前記厚肉化により変化する寸法の差分値と、前記厚肉化の工程における熱処理の温度との関係を予め求めておき、前記マスクパターンの寸法の計測結果を前記関係に適用して、前記マスクパターンの各々の寸法の計測結果に基づき、前記レジストパターンを所望の寸法に厚肉化するための前記熱処理の温度を決定する工程と
を含むことを特徴とするパターン形成方法。 - ピッチの異なる少なくとも２種類のマスクパターンを有するフォトマスクに形成されたマスクパターンを転写してなるレジストパターンを覆うように厚肉化材料を塗布し、熱処理を施して前記レジストパターンを厚肉化する際に用いるパターン補正装置であって、
前記マスクパターンの各々の寸法を計測する寸法計測手段と、
前記マスクパターンの各々の寸法の計測結果に基づいて、前記レジストパターンを所望の寸法に厚肉化するための前記熱処理の温度を決定する熱処理温度算出手段とを含み、
前記熱処理温度算出手段は、予め求められた、前記マスクパターンに対応する各々の前記レジストパターンにおける前記厚肉化により変化する寸法の差分値と、前記厚肉化の工程における熱処理の温度との関係を用いて、前記マスクパターンの寸法の計測結果を前記関係に適用して、前記熱処理の温度を決定することを特徴とするパターン補正装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007094125A JP5194521B2 (ja) | 2007-03-30 | 2007-03-30 | 半導体装置の製造方法、パターン形成方法及びパターン補正装置 |
| US12/059,895 US20080241972A1 (en) | 2007-03-30 | 2008-03-31 | Method of manufacturing a semiconductor device, pattern correction apparatus, and computer-readable recording medium |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007094125A JP5194521B2 (ja) | 2007-03-30 | 2007-03-30 | 半導体装置の製造方法、パターン形成方法及びパターン補正装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008251988A JP2008251988A (ja) | 2008-10-16 |
| JP5194521B2 true JP5194521B2 (ja) | 2013-05-08 |
Family
ID=39795116
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007094125A Expired - Fee Related JP5194521B2 (ja) | 2007-03-30 | 2007-03-30 | 半導体装置の製造方法、パターン形成方法及びパターン補正装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20080241972A1 (ja) |
| JP (1) | JP5194521B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5145152B2 (ja) * | 2008-07-28 | 2013-02-13 | 東京エレクトロン株式会社 | 回路パターンの補正方法及びその装置 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3071401B2 (ja) * | 1996-07-05 | 2000-07-31 | 三菱電機株式会社 | 微細パターン形成材料及びこれを用いた半導体装置の製造方法並びに半導体装置 |
| JP2000058506A (ja) * | 1998-08-06 | 2000-02-25 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| JP3858730B2 (ja) * | 2002-03-05 | 2006-12-20 | 富士通株式会社 | レジストパターン改善化材料およびそれを用いたパターンの製造方法 |
| JP4198418B2 (ja) * | 2002-08-14 | 2008-12-17 | 富士通株式会社 | 微細ｔ型電極の製造方法 |
| JP4212421B2 (ja) * | 2003-06-26 | 2009-01-21 | 株式会社東芝 | マスク、露光量調整方法及び半導体デバイスの製造方法 |
| JP4731135B2 (ja) * | 2004-07-02 | 2011-07-20 | ルネサスエレクトロニクス株式会社 | 微細パターン形成材料を用いた電子デバイス装置の製造方法 |
| JP2006060006A (ja) * | 2004-08-19 | 2006-03-02 | Fujitsu Ltd | 半導体装置及びその製造方法、並びに、レジストパターンの形成方法 |
| JP4718145B2 (ja) * | 2004-08-31 | 2011-07-06 | 富士通株式会社 | 半導体装置及びゲート電極の製造方法 |
| JP4676325B2 (ja) * | 2005-02-18 | 2011-04-27 | 富士通株式会社 | レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法 |
| JP4566862B2 (ja) * | 2005-08-25 | 2010-10-20 | 富士通株式会社 | レジストパターン厚肉化材料、レジストパターンの形成方法、半導体装置及びその製造方法 |
-
2007
- 2007-03-30 JP JP2007094125A patent/JP5194521B2/ja not_active Expired - Fee Related
-
2008
- 2008-03-31 US US12/059,895 patent/US20080241972A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20080241972A1 (en) | 2008-10-02 |
| JP2008251988A (ja) | 2008-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8222159B2 (en) | Manufacturing method of semiconductor device | |
| JP2008060517A (ja) | マスク構造物の形成方法及びこれを利用した微細パターン形成方法 | |
| US7279259B2 (en) | Method for correcting pattern data and method for manufacturing semiconductor device using same | |
| JP4874149B2 (ja) | マスクパターン補正方法および半導体装置の製造方法 | |
| JP2010087300A (ja) | 半導体装置の製造方法 | |
| JP2006303403A (ja) | フラッシュメモリ素子の製造方法 | |
| US20040253525A1 (en) | Photomask correcting method and manufacturing method of semiconductor device | |
| JP5194521B2 (ja) | 半導体装置の製造方法、パターン形成方法及びパターン補正装置 | |
| JP5160920B2 (ja) | 半導体装置の製造方法、半導体装置の製造装置、及び製造プログラム | |
| JP6050491B2 (ja) | ドライエッチング方法および半導体装置の製造方法 | |
| JP2008258360A (ja) | 半導体装置及びその製造方法 | |
| JP5332246B2 (ja) | イオン注入用ステンシルマスクの製造方法 | |
| JP2008078527A (ja) | イオン注入用ステンシルマスクの製造方法及びイオン注入用ステンシルマスク | |
| JP2000269190A (ja) | 半導体装置の製造方法 | |
| JP2011040601A (ja) | 半導体装置の製造方法 | |
| JP5176902B2 (ja) | 電子デバイスの製造方法及び設定装置 | |
| JP2008103386A (ja) | イオン注入用ステンシルマスクの製造方法 | |
| JP2005026292A (ja) | 半導体装置及びその製造方法、半導体製造装置 | |
| JP2000049076A (ja) | 半導体集積回路装置の製造方法 | |
| JP5428318B2 (ja) | イオン注入用ステンシルマスク及びその製造方法 | |
| TWI727049B (zh) | 半導體裝置的形成方法 | |
| JP2001326287A (ja) | 半導体装置の製造方法 | |
| KR20070006052A (ko) | 반도체소자의 논-살리사이드 형성 방법 | |
| JP2016152283A (ja) | 半導体装置の製造方法 | |
| JP2006098664A (ja) | 基板及びステンシルマスク並びに露光方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080731 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091216 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120306 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120502 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130108 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130121 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160215 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |