JP5194359B2 - イグナイタ用逆耐圧フィールドストップ型半導体装置 - Google Patents

イグナイタ用逆耐圧フィールドストップ型半導体装置 Download PDF

Info

Publication number
JP5194359B2
JP5194359B2 JP2005357160A JP2005357160A JP5194359B2 JP 5194359 B2 JP5194359 B2 JP 5194359B2 JP 2005357160 A JP2005357160 A JP 2005357160A JP 2005357160 A JP2005357160 A JP 2005357160A JP 5194359 B2 JP5194359 B2 JP 5194359B2
Authority
JP
Japan
Prior art keywords
field stop
semiconductor device
igbt
igniter
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005357160A
Other languages
English (en)
Other versions
JP2007165424A (ja
Inventor
憲一 石井
龍彦 藤平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fuji Electric Co Ltd
Original Assignee
Fuji Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Electric Co Ltd filed Critical Fuji Electric Co Ltd
Priority to JP2005357160A priority Critical patent/JP5194359B2/ja
Publication of JP2007165424A publication Critical patent/JP2007165424A/ja
Application granted granted Critical
Publication of JP5194359B2 publication Critical patent/JP5194359B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明は、誘導負荷(L負荷)を含む回路に用いられる半導体装置に関し、特には、内燃機関用点火装置(イグナイタ)に用いられる半導体装置に関する。
図4に示すように、誘導負荷101、102を含む回路において、一次側コイル101に流れる断続電流に対応して二次側コイル102に生じる高電圧により断続スパークを発生させる機能を有する製品として、前記二次側コイル102に接続された内燃機関用点火プラグ103に発生する断続スパークを利用する内燃機関用点火装置100がある。この内燃機関用点火装置100では、前記一次側コイルに断続電流を流すための回路に用いられるスイッチング手段104として、従来はバイポーラトランジスタが用いられていたが、近年、IGBT(絶縁ゲート型バイポーラトランジス)に置き換えられつつある(特許文献1、2参照)。
前述の内燃機関用点火装置100に用いられるスイッチング手段104として採用されるIGBTに求められる電気特性は低オン電圧特性と低スイッチング損失特性が重視される。従来は、図5の断面図に示すように、内燃機関用点火装置(イグナイタ)用のスイッチング手段としてのIGBTは、製造の容易なパンチスルー型IGBT用いられてきたが、前記電気特性を考慮してフィールドストップ(バッファ層)型IGBTが検討されてきている(特許文献3参照)。ここでいうフィールドストップ(以降FSと略すこともある)型IGBTはパンチスルー型IGBTの一種であり、通常、パンチスルー型IGBTがエピタキシャル層を有して高コストであるのに対して、FS型IGBTは安価なFZ−n基板を用いると共に高抵抗のドリフト層の厚さを薄くできるため、安価で、オン電圧も小さくすることができるデバイスである。
一方、イグナイタ用の誘導負荷回路では、IGBTがオン状態からオフ状態に移る際に、電流が急減する過程では、一次側コイルにはそのコイルインダクタンスLとそのコイルに流れる電流変化とに対応してその変化を抑制する方向の電圧(IGBTのコレクタ側が正の方向)が急激に上昇し、オフ状態になると急激に前記電圧が下降する。この急激に生起するサージ電圧(数百V)がIGBTのコレクターゲート間に配設されるツェナーダイオードのツェナー電圧によってクランプされると、前記一次コイル側の電圧が二次側コイルに誘起され、二次側コイルに逆方向の電圧が生起する。前述の過程で、前記一次側の正のサージ電圧は下降時に負電圧(数十〜100V)に至ることがある。一次側電圧が逆方向の電圧になると、前記IGBTのコレクタに逆バイアスかかることになるので、IGBTが破壊されることがあった。
一般に前記IGBTの構造(順耐圧IGBTの構造)には、図6に示すパンチスルー型(PT型)、図7に示すノンパンチスルー型(NPT型)および図8に示すフィールドストップ型(FS型)等がある。ここではnチャネル型IGBTの場合について説明する。
図6のパンチスルー型IGBT(以下、PT−IGBTと称す)は、pコレクタ層となる厚いp基板111上にエピタキシャル成長で形成されるnバッファ層112とnドリフト層113とを備えたエピタキシャルシリコン基板110を用い、IGBTのpベース層114とnドリフト層113との間の接合に逆バイアス(IGBTの順耐圧)された際に延びる空乏層がnバッファ層112に到達する構造を備える。例えば、耐圧600V系に対しては、nドリフト層113の厚さは70μm程度で十分であるが、p基板111まで含むとシリコン基板110の総厚さは350μm〜600μmになる。p基板上111の比抵抗は10mΩcm以下の低抵抗である。nバッファ層112およびnドリフト層113の比抵抗はそれぞれ0.1Ωcmおよび40Ωcmである。PT−IGBTでは、阻止状態で基板裏面のコレクタ電極109に正の高電圧を印加すると、pベース層114とnドリフト層113との間の接合から空乏層がnドリフト層113の中に広がる。そして、降伏電圧に達するときには、空乏層の伸びはnバッファ層112でほぼ止まる。このPT−IGBTは前述のようにエピタキシャルシリコン基板を用いるので、チップコストは相対的に高くならざるを得ない。
そこで、前述の高価なエピタキシャルシリコン基板を用いずに、図7に示すように安価なFZ基板を用いて、チップの低コスト化をはかり、nドリフト層113より厚いnドリフト層115に前記低ドーズ量の浅いpコレクタ層121を採用したノンパンチスルー型IGBT116および図8のようなフィールドストップ型IGBT117が開発されてきている。図8のフィールドストップ型IGBT117の基本構造は、前記PT−IGBTと同じであるが、エピタキシャル基板は用いずにFZ基板を用いて基板の総厚さを、耐圧に応じて変るが、100μm〜200μm程度に薄くしている。前記PT−IGBTと同じくnドリフト層118の厚さは600V耐圧で70μm程度にしてあり、nドリフト層118の全領域を空乏化させ、空乏層の延びを抑制するため、nドリフト層118下にはFS層(nバッファ層)119が設けられる。コレクタ側は、低ドーズ量の浅いpコレクタ層120を低注入コレクタとして用いる。これにより、NPT−IGBT116と同様にライフタイム制御は不要となる。
他方、図3は、分離拡散層130を有する逆阻止IGBTの要部断面図である。基本構造は、前記図7のNPT−IGBTのチップ周辺に逆耐圧を保持させるためのp分離拡散層130をpコレクタ層131に同電位接続となるように形成される。この逆阻止IGBTは、従来の順耐圧IGBTでは別途接続される必要のあった逆阻止用の直列ダイオードが不要であるために、ダイオード分のオン損失を低減でき、マトリクスコンバータなどの用途では変換効率向上に大きく寄与する特質を有する。逆阻止IGBTは半導体基板表面から100μm以上の深い接合の分離領域の形成技術と、100μm以下の厚さの極薄ウエハ製造技術を組み合わせることにより、その製造が可能になった。
ところで、前述のように、イグナイタ用のスイッチング手段として多く使われる図5に示すようなフィールドストップ型(FS型)IGBTは、前述したように、コレクタがエミッタに対して負となる方向に、数十から100V程度の逆方向バイアスかかることがあり、その場合、IGBTが破壊されることがあった。というのは、前述のFS−IGBTは通常、コレクタを正電位、エミッタを負電位とする方向の順方向バイアスに対しては、高信頼性で阻止状態を維持できるが、エミッタを正、コレクタを負電位とする逆方向バイアスに対してはほとんど電圧を阻止状態に維持できないからである。
他方、図3(特許文献4の図1)に示すように、IGBTのコレクタ接合の終端処理を適切に保護するように設計し、且つ適切な製造プロセスを施し、順逆バイアスの双方に高信頼性よく耐圧を確保できるようにした逆耐圧IGBT(双方向IGBTともいう)もデバイスとしては公知である(特許文献4参照)。
そこで、イグナイタ用の誘導負荷回路のスイッチング素子として使われるIGBTには回路構成上、IGBTに逆並列のFWD(フリーホイールダイオード)が接続されないことを考慮すると、逆バイアスサージ電圧に備えて、IGBT自身に、この逆バイアスサージに対応する阻止機能を確保させれば、前述したIGBTにかかる逆バイアスサージに対して保護され、前記イグナイタ用の誘導負荷回路を高信頼性にできると考えられる。
特開2000−310173号公報 特開2002−4991号公報 特開2001−153011号公報 特開2005−101551号公報
しかしながら、前記特許文献4に記載のようなフィールドストップ型ではない前述の逆耐圧IGBT(図3)では順逆耐圧を高信頼性に確保できるので、既に開発されているが、フィールドストップ型の逆耐圧IGBTは、まだ知られていない。なぜならば、フィールドストップ型の逆阻止IGBTでは、pコレクタ層に隣接してフィールドストップ層があるために、必然的に逆バイアス時の空乏層の拡がり方が抑制されるので、電界強度が強くなりやすく、逆耐圧が低下しやすいからである。
本発明は、以上説明した点に鑑みてなされたものであり、低オン電圧特性と低スイッチング損失特性と、イグナイタ用回路に少なくとも必要な逆耐圧特性と、高サージ電圧耐量とを備えるイグナイタ用半導体装置を提供することを目的とする。
特許請求の範囲の請求項1記載の発明によれば、一導電型の半導体基板に、該半導体基板の一方の主面と他方の主面とを繋ぐ他導電型の分離拡散領域と、該分離拡散領域に取り囲まれた前記一方の主面にMOSゲート構造と該MOSゲート構造を取り囲む耐圧構造部とを備え、前記分離拡散領域に取り囲まれた前記他方の主面の全面には、露出する前記分離拡散領域に接する他導電型コレクタ領域と、該コレクタ領域の前記半導体基板側に接する一導電型フィールドストップ層を備えるイグナイタ用逆耐圧フィールドストップ型半導体装置であって、前記一導電型フィールドストップ層の厚みを前記他導電型コレクタ領域の厚みの10乃至100倍とし、前記他導電型コレクタ領域と前記一導電型フィールドストップ層とにより形成されるpn接合の逆耐圧値が前記イグナイタ用逆耐圧フィールドストップ型半導体装置の順耐圧値の少なくとも1/10以上1/3以下有しているイグナイタ用逆耐圧フィールドストップ型半導体装置とすることにより、前記本発明の目的は達成される。
特許請求の範囲の請求項2記載の発明によれば、前記コレクタ領域と、前記MOSゲート構造を構成するゲート領域との間に接続されるダイオードを備える請求項1に記載のイグナイタ用逆耐圧フィールドストップ型半導体装置とすることができる。
特許請求の範囲の請求項3記載の発明によれば、前記ダイオードが前記耐圧構造部上に絶縁膜を挟んで層状に堆積形成されるダイオードである請求項2に記載のイグナイタ用逆耐圧フィールドストップ型半導体装置とすることもいっそう好ましい。
特許請求の範囲の請求項4記載の発明によれば、前記ダイオードが双方向ダイオードであることを特徴とする請求項2または3に記載のイグナイタ用逆耐圧フィールドストップ型半導体装置とすることが望ましい。
特許請求の範囲の請求項5記載の発明によれば、前記イグナイタ用半導体装置が、該半導体装置を制御するIC回路を同一半導体基板に備える請求項1乃至4のいずれか一項に記載のイグナイタ用逆耐圧フィールドストップ型半導体装置とすることが好適である。
本発明によれば、低オン電圧特性と低スイッチング損失特性と、イグナイタ用回路に少なくとも必要な逆耐圧特性と、高サージ電圧耐量とを備えるイグナイタ用半導体装置を提供することができる。
本発明の実施例について、図面を用いて詳細に説明する。ただし、本発明は、その要旨を超えない限り、以下説明する実施例の記載に限定されるものではない。図1は本発明にかかるイグナイタ用逆耐圧FS−IGBTの断面図である。図2は本発明にかかる、イグナイタ用逆耐圧FS−IGBTとその制御回路ICとが一体化されたイグナイタ用半導体装置の平面図である。図9は本発明にかかるクランプダイオードが形成されたイグナイタ用逆耐圧FS−IGBTの断面図である。
まず、比較のため、従来のIGBTについて説明する。前述したように、一般に、よく知られたIGBTには、パンチスルー(以下、PTとする)型、ノンパンチスルー(以下、NPTとする)型およびフィールドストップ(以下、FSとする)型の3種類がある。
図7に示すように、従来のNPT−IGBTでは、nバッファ層を設けずに、nドリフト層115をPT−IGBTのnドリフト層113よりも厚くすることにより、高電圧印加時にpコレクタ層121に空乏層が届かないようになっている。NPT−IGBTは、nドリフト層115となるFZウエハの表面にMOSゲート構造122を形成した後、ウエハ裏面を研削して厚さを100μmとし、その後、ウエハ裏面からのボロンのイオン注入および活性化熱処理してpコレクタ層121を形成することにより、作製される。FZウエハの比抵抗は600V耐圧の場合、28Ωcm程度である。裏面pコレクタ層形成のためのボロンのドーズ量は1015cm−2である。また、その活性化処理温度は350℃である。NPT−IGBTでは、ホールの注入効率は0.3程度である。ライフタイム制御はおこなわれない。nドリフト層115における輸送効率は1程度である。このようにすることによって、PT−IGBTと同じベース接地電流利得でも、キャリア分布が最適化され、PT−IGBTよりも損失特性が改善されている。
図8に示す従来のFS−IGBTは、前記NPT−IGBTの裏面にPT−IGBTのnバッファ層112と同様のn型フィールドストップ層(以下、FS層とする)119を形成することにより、nドリフト層118をNPT−IGBTよりも薄くすることを可能にしたものである。このような構成によって、FS−IGBTはNPT−IGBTよりも損失特性が改善されている。FS−IGBTでは、ホールの注入効率およびnドリフト層118における輸送効率はNPT−IGBTとほぼ同程度であるか、ホールの注入効率がNPT−IGBTよりも少し低い程度である。
次に、図1に示す本発明にかかる逆耐圧FS−IGBTの製造方法について説明する。FZ−n型、比抵抗28Ωcm、厚さ500μm半導体基板1の表面側から分離拡散層2を熱拡散により120μmの深さに形成する。前記半導体基板1の表面に形成された前記分離拡散層2の環状パターンに囲まれた表面に前記図7の表面構造122と同様の表面MOSゲート構造3を形成する。前記図7の要部断面図では表面MOSゲート構造の中央部のみを示したが、図1では表面MOSゲート構造とその外側の耐圧構造部4とその外側の分離拡散層2を含む要部断面を示す。本発明にかかる表面MOSゲート構造3は前記図7の表面MOSゲート構造122と同じとしてよい。pベース層5、nエミッタ層6、ゲート酸化膜7、多結晶シリコンゲート電極8、エミッタ電極9などを公知の方法により形成する。半導体基板1の裏面を厚さ100μm程度まで削って薄くする。その後、加工歪み層の除去処理をした後、FS層(n層)10およびpコレクタ層11を形成するために、裏面よりイオン注入を行う。例えば、FS層10の形成用としてはリン、セレン、イオウなどのイオンが用いられる。pコレクタ層11の形成用としてはボロンイオンを注入する。
FS層10は、NPT−IGBTと同様に、ウエハ裏面の研削による薄ウエハ化の後、ウエハ裏面からボロンと共に、リン、セレン、イオウなどから選ばれるドナー形成不純物イオンをイオン注入し、低温で活性化熱処理をおこなうことによって裏面側よりpコレクタ領域11より深いところにn型のFS層10が形成される。セレン、イオウを不純物イオンとして選択することにより、FS層10をより深くすることができる。本発明にかかる逆耐圧FS−IGBTの逆耐圧の調整はFS層10の不純物濃度と深さとにより行う。この逆耐圧の調整方法によれば、FS−IGBTであっても、逆耐圧を200V程度にまですることができる。FS層10の厚みはpコレクタ領域11の厚みの10倍乃至100倍とする。また、FS層10とpコレクタ領域11とのpn接合の逆耐圧値が逆耐圧FS−IGBTの順耐圧の10%以上とするようにする。
裏面のpコレクタ領域11とFS層10はイオン注入後、活性化処理を行うことにより形成されるが、MOSゲート構造3にアルミニウム電極が形成された後の処理となるために、アルミニウム電極9に悪影響を与えないように500℃以下の処理にする必要がある。そのような活性化処理として、レーザーアニール処理が好ましい。レーザー照射によれば、表面のアルミニウム電極の温度を500℃以上にすることなく、レーザー照射した層のみを高温にすることができる。レーザーアニールの特徴はレーザーを照射した面の表面層のみを1000℃程度の高温アニールし、レーザー照射していない面の温度を常温に保つことができる点である。ここでは、レーザーはYAGの第3高調波(YAG3ω)パルスレーザー(波長=355nm、半値幅=100ns〜500ns、周波数=500Hz、一回の照射エリアを約1mm角として50%〜90%オーバーラップで照射)を用い、10μm〜数10μm程度の深いFS層を形成する。数10μmの深いFS層を得るにはセレン、イオウなどのリンより拡散係数の大きい不純物イオンを用いるとよい。
また、YAG3ωのレーザーアニールによれば、ウエハの表面層に形成されるpコレクタ層11、FS層10のみを活性化することができる。また、YAGの第2高調波(YAG2ω)パルスレーザー(波長=532nm、半値幅=100ns〜500ns、周波数=1kHz、一回の照射エリアを約1mm角として50%〜90%オーバーラップで照射)よりレーザーアニールを実施してもよい。
つぎに、活性化を終了したpコレクタ層11上に、裏面電極13として金属蒸着膜を成膜する。ここでは、金属蒸着膜の一例としてはアルミニウム層、チタン層、ニッケル層、金層等の蒸着膜があげられる。この蒸着は低温スパッタ法によるのがよい。チップ化は分離拡散層2の中央部の切断により行われる。図1ではその切断部を符号12で示す。
図9は、前記図1のIGBTに順耐圧のアバランシェ耐量を増大させるための手段を付加した半導体装置(IGBT)18の断面図である。図の左端は、分離拡散層2の中央部で切断されたIGBTチップの端(切断部)12である。この分離拡散層2の表面層に同導電型のコンタクト領域14が形成され、そのコンタクト領域14にコレクタ電極13と同電位の補助電極15が接触している。この補助電極15とIGBTの前記表面MOSゲート構造3との間には耐圧構造部4が設けられる。この耐圧構造部4はガードリング構造、フィールドプレート構造等の高耐圧化の手段が設けられることも好ましい。
前記耐圧構造部4の表面はフィールド酸化膜16で保護され、そのフィールド酸化膜16上には少なくとも一つは逆に接続された逆直列ツェナーダイオード群17が設けられている。先の補助電極14はこの直列ツェナーダイオード群17の一端に接続され、他端はIGBTのゲート電極Gに接続されている。このように、過電圧保護用の逆直列ツェナーダイオード17を有するIGBTとすることによって、特にイグナイタ回路に用いられるIGBTに求められる高dv/dtの電圧が印加されたときの酸化膜16の絶縁破壊が抑えられ、破壊耐量を大幅に増大させられる。図9はそのような、本発明にかかるコレクタ、ゲート間を接続するように形成されたツェナーダイオード17を備えた逆阻止型のFS−IGBT18の要部断面図を示す。
IGBTのアバランシェ耐量を向上させるための方法として、pベース領域の一部の拡散深さを深くすることが行われるが、その拡散深さを深くすると、オン抵抗など他の特性に影響がでてしまうので、前述の本発明にかかる半導体装置の存在意義が大きい。
図2は、前記図9に示すツェナーダイオード17を備えた逆阻止型のFS−IGBT18が形成されている半導体基板と同一基板内に、さらにイグナイタ回路IC19を一体化して形成した半導体装置である。
本発明にかかる逆阻止用FS−IGBTの要部断面図である。 本発明にかかる逆阻止用FS−IGBTとその制御ICが一体化された半導体装置の平面図である。 従来の逆阻止用IGBTの要部断面図である。 イグナイタ回路図である。 従来のFS−IGBTの要部断面図である。 従来のパンチスルー型IGBTの要部断面図である。 従来のノンパンチスルー型IGBTの要部断面図である。 従来のフィールドストップ型IGBTの要部断面図である。 本発明にかかるツェナーダイオード群を備えた逆阻止FS−IGBTの要部断面図である。
符号の説明
1、 半導体基板
2、 分離拡散層
3、 MOSゲート構造
4、 耐圧構造部
5、 pベース層
6、 nエミッタ層
7、 ゲート酸化膜
8、 ゲート電極
9、 エミッタ電極
10、 フィールドストップ層
11、 pコレクタ層
12、 切断部
13、 コレクタ電極
14、 コンタクト部
15、 補助電極
16、 フィールド酸化膜
17、 ツェナーダイオード群
18、 逆阻止型のFS−IGBT
19、 イグナイタ回路IC。

Claims (5)

  1. 一導電型の半導体基板に、該半導体基板の一方の主面と他方の主面とを繋ぐ他導電型の分離拡散領域と、該分離拡散領域に取り囲まれた前記一方の主面にMOSゲート構造と該MOSゲート構造を取り囲む耐圧構造部とを備え、前記分離拡散領域に取り囲まれた前記他方の主面の全面には、露出する前記分離拡散領域に接する他導電型コレクタ領域と、該コレクタ領域の前記半導体基板側に接する一導電型フィールドストップ層を備えるイグナイタ用逆耐圧フィールドストップ型半導体装置であって、前記一導電型フィールドストップ層の厚みを前記他導電型コレクタ領域の厚みの10乃至100倍とし、前記他導電型コレクタ領域と前記一導電型フィールドストップ層とにより形成されるpn接合の逆耐圧値が前記イグナイタ用逆耐圧フィールドストップ型半導体装置の順耐圧値の少なくとも1/10以上1/3以下有していることを特徴とするイグナイタ用逆耐圧フィールドストップ型半導体装置。
  2. 前記コレクタ領域と、前記MOSゲート構造を構成するゲート領域との間に接続されるダイオードを備えることを特徴とする請求項1に記載のイグナイタ用逆耐圧フィールドストップ型半導体装置。
  3. 前記ダイオードが前記耐圧構造部上に絶縁膜を挟んで層状に堆積形成されるダイオードであることを特徴とする請求項2に記載のイグナイタ用逆耐圧フィールドストップ型半導体装置。
  4. 前記ダイオードが双方向ダイオードであることを特徴とする請求項2または3に記載のイグナイタ用逆耐圧フィールドストップ型半導体装置。
  5. 前記イグナイタ用逆耐圧フィールドストップ型半導体装置が、該半導体装置を制御するIC回路を同一半導体基板に備えることを特徴とする請求項1乃至4のいずれか一項に記載のイグナイタ用逆耐圧フィールドストップ型半導体装置。
JP2005357160A 2005-12-12 2005-12-12 イグナイタ用逆耐圧フィールドストップ型半導体装置 Expired - Fee Related JP5194359B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005357160A JP5194359B2 (ja) 2005-12-12 2005-12-12 イグナイタ用逆耐圧フィールドストップ型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005357160A JP5194359B2 (ja) 2005-12-12 2005-12-12 イグナイタ用逆耐圧フィールドストップ型半導体装置

Publications (2)

Publication Number Publication Date
JP2007165424A JP2007165424A (ja) 2007-06-28
JP5194359B2 true JP5194359B2 (ja) 2013-05-08

Family

ID=38248030

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005357160A Expired - Fee Related JP5194359B2 (ja) 2005-12-12 2005-12-12 イグナイタ用逆耐圧フィールドストップ型半導体装置

Country Status (1)

Country Link
JP (1) JP5194359B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5596278B2 (ja) * 2007-07-10 2014-09-24 富士電機株式会社 トレンチ型絶縁ゲートmos半導体装置
JP5332175B2 (ja) 2007-10-24 2013-11-06 富士電機株式会社 制御回路を備える半導体装置
JP5609087B2 (ja) * 2009-12-04 2014-10-22 富士電機株式会社 内燃機関点火装置用半導体装置
JP5672856B2 (ja) * 2010-08-25 2015-02-18 株式会社デンソー 半導体装置
US8794151B2 (en) * 2010-11-19 2014-08-05 Wafertech, Llc Silicided MOS capacitor explosive device initiator
US10923562B2 (en) 2016-08-19 2021-02-16 Rohm Co., Ltd. Semiconductor device, and method for manufacturing semicondcutor device
US10424578B2 (en) 2016-09-13 2019-09-24 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device and method of manufacturing the same
WO2018061177A1 (ja) 2016-09-30 2018-04-05 新電元工業株式会社 半導体装置
CN108122741B (zh) * 2016-11-29 2021-07-02 上海微电子装备(集团)股份有限公司 一种扩散片退火工艺
US10366976B2 (en) 2016-12-22 2019-07-30 Shindengen Electric Manufacturing Co., Ltd. Semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04192366A (ja) * 1990-11-26 1992-07-10 Hitachi Ltd 半導体装置及び点火プラグの放電回路
JP3911566B2 (ja) * 1998-01-27 2007-05-09 富士電機デバイステクノロジー株式会社 Mos型半導体装置
JP3443791B2 (ja) * 2000-02-25 2003-09-08 株式会社日立製作所 半導体装置
JP3918625B2 (ja) * 2002-04-25 2007-05-23 富士電機デバイステクノロジー株式会社 半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2007165424A (ja) 2007-06-28

Similar Documents

Publication Publication Date Title
JP5194359B2 (ja) イグナイタ用逆耐圧フィールドストップ型半導体装置
US8039879B2 (en) Semiconductor device having a control circuit and method of its manufacture
JP6237915B2 (ja) 半導体装置および半導体装置の製造方法
US8089134B2 (en) Semiconductor device
US9679892B2 (en) Method of manufacturing a reverse blocking semiconductor device
TWI620332B (zh) 採用凹陷于邊緣終端元件之邊緣終端結構
US20140361312A1 (en) Semiconductor device
JP6072432B2 (ja) 半導体装置及びその製造方法
JPH11145466A (ja) Mos型半導体素子
CN103534811A (zh) 半导体装置及半导体装置的制造方法
TW201318177A (zh) 採用凹陷於接合遮障陣列元件之肖特基二極體
JP6037495B2 (ja) 半導体装置およびその製造方法
JP6275282B2 (ja) 半導体装置、その製造方法および半導体モジュール
WO2018037701A1 (ja) 半導体装置
US20240203975A1 (en) Semiconductor devices and methods of manufacturing semiconductor devices
JP2013168549A (ja) 半導体装置およびその製造方法
JP5773558B2 (ja) 制御回路を備える半導体装置
JP3952452B2 (ja) 半導体装置の製造方法
WO2016112047A1 (en) Reverse-conducting gated-base bipolar-conduction devices and methods with reduced risk of warping
JP2005347771A (ja) Mos型半導体装置
JP2012248736A (ja) 半導体装置
JP5168765B2 (ja) 縦型ツェナーダイオードの製造方法および縦型ツェナーダイオード
CN113892189A (zh) 碳化硅半导体装置及碳化硅半导体装置的制造方法
JPWO2012036247A1 (ja) 半導体装置
JP4821088B2 (ja) 逆阻止型絶縁ゲート形バイポーラトランジスタの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20081015

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20081216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20090219

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20091112

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120221

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120423

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120914

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20120925

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121106

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5194359

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees