JP5182835B2 - Nitride semiconductor heterojunction transistor using RESURF structure - Google Patents

Nitride semiconductor heterojunction transistor using RESURF structure Download PDF

Info

Publication number
JP5182835B2
JP5182835B2 JP2005328222A JP2005328222A JP5182835B2 JP 5182835 B2 JP5182835 B2 JP 5182835B2 JP 2005328222 A JP2005328222 A JP 2005328222A JP 2005328222 A JP2005328222 A JP 2005328222A JP 5182835 B2 JP5182835 B2 JP 5182835B2
Authority
JP
Japan
Prior art keywords
channel
electric field
field control
control channel
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005328222A
Other languages
Japanese (ja)
Other versions
JP2007134608A (en
Inventor
三聡 清水
正樹 稲田
昭 中島
修一 八木
元 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2005328222A priority Critical patent/JP5182835B2/en
Publication of JP2007134608A publication Critical patent/JP2007134608A/en
Application granted granted Critical
Publication of JP5182835B2 publication Critical patent/JP5182835B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)

Description

本発明は、窒化物半導体材料を用いた電子デバイスである窒化物半導体ヘテロ接合トランジスタに関し、さらに詳細には、ヘテロ接合により形成されたチャンネルを用い、高い耐圧特性を持たせるためにリサーフの効果を利用する構造の窒化物半導体ヘテロ接合トランジスタに関するものである。   The present invention relates to a nitride semiconductor heterojunction transistor which is an electronic device using a nitride semiconductor material. More specifically, the present invention relates to a channel formed by a heterojunction and provides a resurfing effect in order to provide high breakdown voltage characteristics. The present invention relates to a nitride semiconductor heterojunction transistor having a structure to be used.

ＧａＮ等の窒化物半導体材料は、絶縁破壊電圧が高い、飽和ドリフト速度が大きいなどの諸特性がある。そのため、高速、高電圧、高出力特性を持つトランジスタ等の半導体素子の材料に用いられる。   Nitride semiconductor materials such as GaN have various characteristics such as high breakdown voltage and high saturation drift speed. Therefore, it is used as a material for semiconductor elements such as transistors having high speed, high voltage, and high output characteristics.

ＧａＮには、立方晶系のものと六方晶系のものがあり、結晶性の良いものは六方晶系に属するウルツ鉱型の結晶である。c軸方向に分極をもち、c面に平行にヘテロ接合を形成すれば、ピエゾ効果によりピエゾ界面に空間固定電荷を発生させることができる。一方、ａ面やｍ面に平行にヘテロ接合を形成すれば空間固定電荷は発生せず、この場合には、ＩｎＧａＡｓ系のヘテロ接合と同じように、ドーピングによりキャリアを供給して２次元電子ガスを形成する。   There are cubic and hexagonal GaN, and those with good crystallinity are wurtzite crystals belonging to the hexagonal system. If a heterojunction is formed parallel to the c-plane with polarization in the c-axis direction, a space fixed charge can be generated at the piezo interface due to the piezo effect. On the other hand, if a heterojunction is formed parallel to the a-plane or the m-plane, no space-fixed charge is generated. Form.

そのため、トランジスタ等の電子デバイスのキャリアの走行するチャンネル部分の形成には二通りの方法がある。ピエゾ効果を用いてヘテロ界面に高移動度の２次元電子ガスを発生させ、そこをキャリアの走行するチャンネルとして用いる方法と、ピエゾ効果を用いずドーピングによりヘテロ界面に電子を供給して２次元電子ガスを発生させ、それをチャンネルとして用いる方法である。また、ホールについても同様であり、ピエゾ効果を用いて二次元ホールガスを発生させ、それをチャンネルとして用いることも可能である。これらの二次元電子ガスや二次元ホールガスは、二次元キャリアガスであり、量子効果により閉じ込められ、散乱確率が低減することにより、移動度が高い、シート抵抗が低いなどの伝導特性を持つ。   Therefore, there are two methods for forming a channel portion in which carriers of electronic devices such as transistors travel. Using the piezo effect to generate a two-dimensional electron gas with high mobility at the heterointerface and using it as a channel for carrier travel, and supplying electrons to the heterointerface by doping without using the piezo effect In this method, gas is generated and used as a channel. The same applies to holes. It is also possible to generate a two-dimensional hole gas using the piezo effect and use it as a channel. These two-dimensional electron gas and two-dimensional hole gas are two-dimensional carrier gases, are confined by the quantum effect, and have conduction characteristics such as high mobility and low sheet resistance by reducing the scattering probability.

ピエゾ効果によりヘテロ界面に２次元電子ガスを発生させる場合には、ｃ面と平行に形成されたＡｌＧａＮ／ＧａＮヘテロ接合やＩｎＡｌＮ／ＧａＮヘテロ接合を主に用いる。ＡｌＧａＮやＧａＮおよびＩｎＡｌＮは、ＡｌやＧａおよびＩｎの組成が異なれば、異なる自発分極やピエゾ特性を持つ。そのため、ＡｌＧａＮ／ＧａＮヘテロ界面には、ＡｌＧａＮ層とＧａＮ層の異なる自発分極や、格子定数の差により発生した歪みによるピエゾ分極により、空間固定電荷が発生する。ＩｎＡｌＮ／ＧａＮの場合においても同じである。   When two-dimensional electron gas is generated at the hetero interface by the piezo effect, an AlGaN / GaN heterojunction or InAlN / GaN heterojunction formed in parallel with the c-plane is mainly used. AlGaN, GaN and InAlN have different spontaneous polarization and piezo characteristics if the composition of Al, Ga and In is different. For this reason, space-fixed charges are generated at the AlGaN / GaN hetero interface due to different spontaneous polarization between the AlGaN layer and the GaN layer and piezo-polarization due to distortion generated due to the difference in lattice constant. The same applies to the case of InAlN / GaN.

また、ウルツ鉱型の窒化物半導体はｃ軸方向に非対称である。そして、ｃ面にはIII族面とＶ族面の二種類がある。ＧａＮの場合にはＧａ面とＮ面がある。しかし、＋ｃ方向と−ｃ方向の定義が明確に決まっていない。そこで、一般的な方法と同様に、ここでも、III族面が結晶表面であれば結晶表面方向が＋ｃ方向、Ｖ族面が結晶表面であれば結晶表面方向は−ｃ方向と結晶方位を定める。つまり、III族面は＋ｃ面、Ｖ族面は−ｃ面とする。同じ層構造であっても、基板表面が＋ｃ面の場合と−ｃ面の場合では、分極の方向が逆であるので、ヘテロ界面に形成される空間固定電荷は正負が反対になる。   A wurtzite nitride semiconductor is asymmetric in the c-axis direction. There are two types of c-planes: group III planes and group V planes. In the case of GaN, there are a Ga face and an N face. However, the definition of the + c direction and the −c direction is not clearly determined. Therefore, similarly to the general method, here, if the group III plane is the crystal surface, the crystal surface direction defines the + c direction, and if the group V plane is the crystal surface, the crystal surface direction defines the -c direction and the crystal orientation. . That is, the group III plane is the + c plane and the group V plane is the -c plane. Even in the same layer structure, the direction of polarization is reversed between the + c plane and the −c plane on the substrate surface, so that the space-fixed charges formed at the heterointerface are opposite in polarity.

現在、主に作製されている窒化物半導体を用いたトランジスタは、ピエゾ効果を用いたＡｌＧａＮ／ＧａＮヘテロ接合電界効果型トランジスタである。このトランジスタの結晶構造を形成する場合には、結晶成長用基板上にIII族面が表面になるように素子構造を結晶成長させる。結晶基板としては、サファイア基板や、ＳｉＣ基板、シリコン基板、ＧａＮ基板等を用いる。基板側からＧａＮをまず成長させて、その上にＡｌＧａＮ層を成長させる。このような構造であると、ＡｌＧａＮ／ＧａＮヘテロ界面にはプラスの空間固定電荷が発生し、その結果、電子が引き寄せられる。引き寄せられた電子は、バンドギャップの大きなＡｌＧａＮ層とプラスの空間固定電荷のクーロン力により閉じ込められて、ヘテロ界面のＧａＮ層側に２次元電子ガスを形成する。   Currently, a transistor using a nitride semiconductor, which is mainly manufactured, is an AlGaN / GaN heterojunction field effect transistor using a piezo effect. When the crystal structure of this transistor is formed, the element structure is crystal-grown on the crystal growth substrate so that the group III surface becomes the surface. As the crystal substrate, a sapphire substrate, a SiC substrate, a silicon substrate, a GaN substrate, or the like is used. First, GaN is grown from the substrate side, and an AlGaN layer is grown thereon. With such a structure, a positive space fixed charge is generated at the AlGaN / GaN hetero interface, and as a result, electrons are attracted. The attracted electrons are confined by the Coulomb force of the AlGaN layer having a large band gap and the positive space fixed charge, and form a two-dimensional electron gas on the GaN layer side of the heterointerface.

トランジスタの素子の構造としては、一般には、結晶成長基板上に約２〜３μｍのノンドープのＧａＮを成長させ、その上にＡｌＧａＮ層を２０〜４０ｎｍ程度成長させた構造を用いる。ＡｌＧａＮ層には、オーミック抵抗の低減と、シートキャリア密度を上げるために、ｎ型のドーピングを行う。ソース電極とドレイン電極には、オーミック抵抗にするためにＡｌなどの金属を用いる。また、ゲート電極にはショットキーコンタクトにするために白金やニッケルなどの金属を用いる。   As a structure of the transistor element, generally, a structure in which about 2 to 3 μm of non-doped GaN is grown on a crystal growth substrate and an AlGaN layer is grown to about 20 to 40 nm thereon is used. The AlGaN layer is subjected to n-type doping in order to reduce ohmic resistance and increase the sheet carrier density. A metal such as Al is used for the source electrode and the drain electrode in order to make ohmic resistance. Further, a metal such as platinum or nickel is used for the gate electrode in order to make a Schottky contact.

高耐圧化で問題になっているのは、ＡｌＧａＮ層に欠陥が多く、ゲートリーク電流が大きいこと、シートキャリア密度が高く、ゲート近辺のドレイン側が空乏化した時にその部分に電界が集中することなどである。   The problem with high breakdown voltage is that there are many defects in the AlGaN layer, the gate leakage current is large, the sheet carrier density is high, and when the drain side near the gate is depleted, the electric field concentrates on that part, etc. It is.

高耐圧化のためには、まず、ゲートリーク電流の低減が重要である。これはゲートリーク電流が、空乏化した高電界領域に入って、衝突イオン化により増幅し、絶縁破壊を引き起こすのを防ぐためである。そのためには、ゲート電極とＡｌＧａＮバリアー層の間に絶縁膜を用いたＭｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｍｉｃｏｎｄｕｃｔｏｒ（ＭＩＳ）構造が有効である。   In order to increase the breakdown voltage, it is first important to reduce the gate leakage current. This is to prevent gate leakage current from entering a depleted high electric field region and being amplified by impact ionization to cause dielectric breakdown. For this purpose, a metal-insulator-semiconductor (MIS) structure using an insulating film between the gate electrode and the AlGaN barrier layer is effective.

また、シートキャリア密度が高いため、空乏化したチャンネル近辺は電界集中がおこりやすい。その電界集中を緩和するために、高誘電率の絶縁膜で素子表面をカバーし、電界が素子表面の絶縁膜にも広がるようにして電界集中を防ぐことも有効である。例えば、酸化硅素膜と窒化硅素膜を用いて素子表面をカバーすることにより、オフ耐圧として１．３ＫＶ、オン抵抗として１．７ｍΩｃｍ２の素子が得られている。（非特許文献１） Further, since the sheet carrier density is high, electric field concentration is likely to occur near the depleted channel. In order to alleviate the electric field concentration, it is also effective to cover the element surface with a high dielectric constant insulating film and prevent the electric field concentration by spreading the electric field to the insulating film on the element surface. For example, an element having an off breakdown voltage of 1.3 KV and an on resistance of 1.7 mΩcm 2 is obtained by covering the element surface with a silicon oxide film and a silicon nitride film. (Non-Patent Document 1)

同じく、電界集中を緩和するためには、フィールドプレートも重要な方法である。これは、電界の集中するゲート近辺のドレイン側の表面近辺に、ゲート電極またはソース電極と接続したフィールドプレートを、ある一定の距離を離して位置させる方法である。（特許文献１）   Similarly, a field plate is an important method for reducing electric field concentration. This is a method in which a field plate connected to a gate electrode or a source electrode is positioned at a certain distance near the drain side surface near the gate where the electric field is concentrated. (Patent Document 1)

また、ｐ型シリコン基板を用いて、その上にＡｌＧａＮ／ＧａＮヘテロ接合電界効果型トランジスタを作成し、それにソース電極を電気的に接続することにより、ｐ型基板をフィールドプレートとして用いる構造もある。（非特許文献２）   There is also a structure in which an p-type substrate is used as a field plate by forming an AlGaN / GaN heterojunction field effect transistor on the p-type silicon substrate and electrically connecting a source electrode thereto. (Non-Patent Document 2)

ＡｌＧａＮバリアー層表面に電子のトラップ準位があると、耐圧が上昇することがわかっている。これは、チャンネル内で加速された電子がＡｌＧａＮバリアー層を乗り越えて表面に到達し、トラップ順位に捕獲されるためである。その結果、表面がマイナスに帯電し、プラスに帯電している空乏化した領域の電界を弱める。しかし、この現象自体がストレスを印加すると電流コラプスが生じる原因であるなどの実用上の問題がある。   It has been found that the breakdown voltage increases when there is an electron trap level on the surface of the AlGaN barrier layer. This is because electrons accelerated in the channel reach the surface over the AlGaN barrier layer and are trapped in the trap order. As a result, the surface is negatively charged and the electric field of the depleted region that is positively charged is weakened. However, there is a practical problem such that this phenomenon itself causes current collapse when stress is applied.

一方、シリコン系のデバイスではリサーフ構造（ＲＥＳＵＲＦ）を用いて、高耐圧化が行われている。ＲＥＳＵＲＦは、ＲＥｄｕｃｅｄ ＳＵＲｆａｃｅ Ｆｉｅｌｄの略である。（非特許文献３）   On the other hand, in a silicon-based device, a high withstand voltage is increased by using a RESURF structure (RESURF). RESURF is an abbreviation for REduced SURface Field. (Non Patent Literature 3)

これは、ｎ型チャンネル層に平行してｐ型層を設けることにより、空乏化した時に発生する空間電荷による電界集中を防ぐ構造である。ｎ型チャンネル層が空乏化した後にできるプラスの空間電荷と、ｎ型チャンネルと平行して存在するｐ型層が空乏化してできるマイナスの空間電荷の電気力線が打ち消し合うことにより、ゲート近辺のドレイン側に発生する電界集中を防ぐ構造である。この構造は、素子設計が重要であり、ドーピングの形状や密度を制御して、ｎ型チャンネル層の電子密度とｐ型層のホール密度を調整し、電界集中が起きないようにする。   This is a structure that prevents electric field concentration due to space charges generated when depleted by providing a p-type layer in parallel with the n-type channel layer. The electric field lines of the positive space charge formed after the n-type channel layer is depleted and the negative space charge formed by the depletion of the p-type layer existing in parallel with the n-type channel cancel each other, so that This structure prevents electric field concentration occurring on the drain side. In this structure, device design is important, and the shape and density of doping are controlled to adjust the electron density of the n-type channel layer and the hole density of the p-type layer so that electric field concentration does not occur.

このようにして、素子内の空間電荷を制御し、空乏化した時に大きな電界が生じるのを防ぐのは、チャージコンペンセイションである。リサーフ構造においては、チャンネルと平行して極性の異なる層を設けて電界の制御を行っている。シリコンデバイス等に用いられているスーパージャンクションと原理的には同じものと考えられる。   In this way, it is charge compensation that controls the space charge in the device and prevents the generation of a large electric field when depleted. In the RESURF structure, the electric field is controlled by providing layers having different polarities in parallel with the channel. In principle, it is considered to be the same as the super junction used in silicon devices.

窒化物半導体を用いたヘテロ接合電界効果型トランジスタにおいても、リサーフ構造と同様にチャンネルと平行にｐ型層を有していると考えられる構造は存在する。これらは、素子表面にＧａＮ系保護層を設けた構造である。つまり、ＧａＮ／ＡｌＧａＮ／ＧａＮ構造を有しており、基板側のＧａＮ／ＡｌＧａＮ界面に２次元電子ガスチャンネルがあり、ＡｌＧａＮバリアー層と表面のＧａＮ保護層との間にｐ型層があると考えられる。   Even in a heterojunction field effect transistor using a nitride semiconductor, there is a structure that is considered to have a p-type layer in parallel with a channel, similar to the RESURF structure. These are structures in which a GaN-based protective layer is provided on the element surface. In other words, it has a GaN / AlGaN / GaN structure, has a two-dimensional electron gas channel at the GaN / AlGaN interface on the substrate side, and has a p-type layer between the AlGaN barrier layer and the surface GaN protective layer. It is done.

また、電流コラプスを低減し、オン耐圧を向上させる方法の一つが提案されている（特許文献２）。この層構造では、チャンネルのバリアーであるＡｌＧａＮ層と表面のＧａＮ層の間にピエゾ効果によりマイナスのチャージが発生し、そこにｐ型層を形成される。この構造においては、そのｐ型層を用いて、チャンネル中で加速された電子が、ＡｌＧａＮバリアー層表面に到達するのを防ぐ構造である。その結果、電流コラプスが低減される。また、ｐ型層が、ゲートのショットキー障壁を大きくするためゲートの耐圧が向上する。それらの結果、５０Ｖ程度までドレインのオン耐圧が向上する。   In addition, one method for reducing current collapse and improving on breakdown voltage has been proposed (Patent Document 2). In this layer structure, a negative charge is generated by the piezoelectric effect between the AlGaN layer which is a channel barrier and the surface GaN layer, and a p-type layer is formed there. In this structure, the p-type layer is used to prevent electrons accelerated in the channel from reaching the surface of the AlGaN barrier layer. As a result, current collapse is reduced. In addition, since the p-type layer increases the gate Schottky barrier, the breakdown voltage of the gate is improved. As a result, the ON breakdown voltage of the drain is improved to about 50V.

この構造においては、ｐ型層のホール密度の２０〜８０％に相当する量のドーピングを表面ＧａＮ系保護層に行い、チャンネル中の電子密度よりもｐ型層のホール密度の方を小さくしている。また、ＡｌＧａＮバリアー層が厚いためチャンネルと表面ｐ型層が離れている。そのため、チャンネルが空乏化した時にｐ型層が空乏化してもチャンネル部分に発生する電界をすべて打ち消すことができない。そのため、リサーフ構造の効果はほとんどない。また、表面ＧａＮ層がドーピングしてあると、ｐ型層とゲートもしくはソースが電気的に接続していない。よって、チャンネルの空乏化に伴ってｐ型層が空乏化した場合に、ホールを再注入する機構がない。   In this structure, the surface GaN-based protective layer is doped in an amount corresponding to 20 to 80% of the hole density of the p-type layer so that the hole density of the p-type layer is smaller than the electron density in the channel. Yes. Further, since the AlGaN barrier layer is thick, the channel and the surface p-type layer are separated. Therefore, even if the p-type layer is depleted when the channel is depleted, it is impossible to cancel all the electric field generated in the channel portion. Therefore, there is almost no effect of the RESURF structure. If the surface GaN layer is doped, the p-type layer and the gate or source are not electrically connected. Therefore, there is no mechanism for reinjecting holes when the p-type layer is depleted as the channel is depleted.

また、同様な構造として、ＧａＮ／ＡｌＧａＮ／ＧａＮへテロ構造を用いた構造が知られている（特許文献３）。この構造においては、ｐ型層の記述はないが、表面にＧａＮキャップ層を用いており、ピエゾ効果によりマイナスの空間固定電荷が形成されていると考えられる。しかしながら、ＧａＮ／ＡｌＧａＮ／ＧａＮと平行して、さらに、ＡｌＧａＮ／ＧａＮヘテロ構造があり、そこに空間固定電荷が発生する。そのため、面密度の制御がなされてなく、リサーフ構造の効果はない。   As a similar structure, a structure using a GaN / AlGaN / GaN heterostructure is known (Patent Document 3). Although there is no description of the p-type layer in this structure, a GaN cap layer is used on the surface, and it is considered that a negative space fixed charge is formed by the piezoelectric effect. However, in parallel with GaN / AlGaN / GaN, there is an AlGaN / GaN heterostructure where space-fixed charges are generated. Therefore, the surface density is not controlled and there is no effect of the RESURF structure.

また、同じく、ＧａＮ／ＡｌＧａＮ／ＧａＮヘテロ構造を用いて、高耐圧化を行った報告がある（非特許文献４）。この構造は、ヘテロ接合を構成する３３ｎｍ厚のＡｌＧａＮ層上に、５ｎｍ厚のＧａＮ層（キャップ層）を設けた構造であり、オン耐圧として８０〜１１０Ｖ程度が得られている。この構造においても、ＡｌＧａＮバリアー層が厚いため、チャンネルと表面ｐ型層が離れている。そのため、ゲート近辺のリサーフ効果はあまり無いと考えられる。   Similarly, there is a report of increasing the breakdown voltage using a GaN / AlGaN / GaN heterostructure (Non-Patent Document 4). This structure is a structure in which a 5 nm thick GaN layer (cap layer) is provided on a 33 nm thick AlGaN layer constituting a heterojunction, and an ON breakdown voltage of about 80 to 110 V is obtained. Also in this structure, since the AlGaN barrier layer is thick, the channel and the surface p-type layer are separated. Therefore, it is considered that there is not much RESURF effect near the gate.

また、同じく、ＧａＮ／ＡｌＧａＮ／ＧａＮへテロ構造のキャリア密度等の電気伝導特性に関して調べた報告もある（非特許文献５）。この報告では、ＡｌＧａＮバリアーの両側に、２次元電子ガスと２次元ホールガスが形成されることが記載されている。ＧａＮ／ＡｌＧａＮ／ＧａＮの構造においては、ＡｌＧａＮ層の厚さを２０ｎｍから５０ｎｍまで変化させて、２次元電子ガスや、２次元ホールガスのキャリア密度とホール密度を調べている。   Similarly, there is a report investigating electrical conductivity characteristics such as carrier density of a GaN / AlGaN / GaN heterostructure (Non-Patent Document 5). This report describes that a two-dimensional electron gas and a two-dimensional hole gas are formed on both sides of the AlGaN barrier. In the GaN / AlGaN / GaN structure, the thickness of the AlGaN layer is changed from 20 nm to 50 nm, and the carrier density and hole density of the two-dimensional electron gas and the two-dimensional hole gas are examined.

また、基板側からＧａＮ／ＡｌＧａＮ／Ｇｒａｄｅｄ−ＡｌＧａＮ／ＧａＮ構造を持つヘテロ接合電界効果型トランジスタが開示されている（特許文献４）。この構造では、ＡｌＧａＮバリアー層と表面のＧａＮ層の接合面にホールが形成されるのを防ぐために、ＡｌＧａＮからＧａＮへ組成を段階的に変化させ、かつ、そこにシリコンドーピングを行う構造である。よってリサーフ構造とは異なるものである。
特開２００４−３４２９０７号公報 特開２００２−３５９２５６号公報 特開２００５−８６１０２号公報 米国特許公開（ＵＳ）２００５００７７５４１ N. -Q. Zhang, B. Moran, S. P. DenBaars, U. K. Mishra, X. W. Wang and T. P. Ma, "Effects of surface traps on breakdown voltage and switching speed of GaN power switching HEMTs, " IEDM Tech. Dig., pp. 589-592, 2001. Masahiro Hikita, Manabu Yanagihara, Kazushi Nakazawa, Hiroaki Ueno, Yutaka Hirose, Tetsuzo Ueda, Yasuhiro Uemoto, Tsuyoshi Tanaka, Daisuke Ueda, and Takashi Egawa, "350V/150A AlGaN/GaN power HFET on Silicon substrate with source-via grounding (SVG) structure," IEDM Tech. Dig., pp. 803-806, 2004. J. A. Appels and H. M. J. Vaes, "High Voltage Thin Layer Devices (RESURF DEVICES)", IEDM Tech. Dig., pp. 238-241, 1979」「Vijay Parthasarathy, Vishnu Khemka, Ronghua Zhu and Amitava Bose, "SOA Improvement by a Double RESURF LDMOS Technique in a Power IC Technology," IEDM Tech. Dig., pp. 81-84, 1982. Min-Woo Ha, Seung-Chul Lee, Jin-Cherl Her, Kwang-Seok Seo, and Min-Koo Han, "A New ICP-CVD SiO2 Passivation for High Voltage Switching AlGaN/GaN HFETs", Extended Abstracts of the 2005 International Conference on Solid State Devices and Materials, Kobe, 2005, pp. 210-211. Sten Heikman, Stacia Keller, Yuan Wu, James S. Speck, Steven P. DenBaars, and Umesh K. Mishra, Polarization effects in AlGaN/GaN and GaN/AlGaN/GaN heterostructures, Journal of Applied Physics, Vol. 93, No. 12, 2003, pp. 10114-10118. Kazuaki Kunihiro, Kensuke Kasahara, Yuji Takahashi, and Yasuo Ohno, Experimental Evaluation of Impact Ionization Coefficients in GaN, IEEE Electron Device Letter, Vol. 20, No. 12, Dec. 1999, pp. 608-610. Further, a heterojunction field effect transistor having a GaN / AlGaN / Graded-AlGaN / GaN structure from the substrate side is disclosed (Patent Document 4). In this structure, in order to prevent the formation of holes in the joint surface between the AlGaN barrier layer and the surface GaN layer, the composition is changed stepwise from AlGaN to GaN, and silicon doping is performed there. Therefore, it is different from the RESURF structure.
JP 2004-342907 A JP 2002-359256 A JP 2005-86102 A US Patent Publication (US) 20050077541 N. -Q. Zhang, B. Moran, SP DenBaars, UK Mishra, XW Wang and TP Ma, "Effects of surface traps on breakdown voltage and switching speed of GaN power switching HEMTs," IEDM Tech. Dig., Pp. 589 -592, 2001. Masahiro Hikita, Manabu Yanagihara, Kazushi Nakazawa, Hiroaki Ueno, Yutaka Hirose, Tetsuzo Ueda, Yasuhiro Uemoto, Tsuyoshi Tanaka, Daisuke Ueda, and Takashi Egawa, "350V / 150A AlGaN / GaN power HFET on Silicon substrate with source-via grounding (SVG ) structure, "IEDM Tech. Dig., pp. 803-806, 2004. JA Appels and HMJ Vaes, "High Voltage Thin Layer Devices (RESURF DEVICES)", IEDM Tech. Dig., Pp. 238-241, 1979, Vijay Parthasarathy, Vishnu Khemka, Ronghua Zhu and Amitava Bose, "SOA Improvement by a Double RESURF LDMOS Technique in a Power IC Technology, "IEDM Tech. Dig., Pp. 81-84, 1982. Min-Woo Ha, Seung-Chul Lee, Jin-Cherl Her, Kwang-Seok Seo, and Min-Koo Han, "A New ICP-CVD SiO2 Passivation for High Voltage Switching AlGaN / GaN HFETs", Extended Abstracts of the 2005 International Conference on Solid State Devices and Materials, Kobe, 2005, pp. 210-211. Sten Heikman, Stacia Keller, Yuan Wu, James S. Speck, Steven P. DenBaars, and Umesh K. Mishra, Polarization effects in AlGaN / GaN and GaN / AlGaN / GaN heterostructures, Journal of Applied Physics, Vol. 93, No. 12, 2003, pp. 10114-10118. Kazuaki Kunihiro, Kensuke Kasahara, Yuji Takahashi, and Yasuo Ohno, Experimental Evaluation of Impact Ionization Coefficients in GaN, IEEE Electron Device Letter, Vol. 20, No. 12, Dec. 1999, pp. 608-610.

本発明が解決しようとする課題は、リサーフの効果を用いて、窒化物系ヘテロ接合トランジスタの高耐圧化を行うことであり、具体的には、窒化物半導体ヘテロ接合トランジスタにおいて、ドレインのオフ耐圧やオン耐圧が向上した窒化物半導体のトランジスタ構造を提供することにある。   The problem to be solved by the present invention is to increase the breakdown voltage of a nitride-based heterojunction transistor using the RESURF effect. Specifically, in a nitride semiconductor heterojunction transistor, the drain breakdown voltage Another object is to provide a nitride semiconductor transistor structure with improved ON breakdown voltage.

したがって、本発明の目的は、ヘテロ接合により形成されたチャンネルを用い、高い耐圧特性を持たせるためにリサーフの効果を利用した窒化物半導体ヘテロ接合トランジスタを提供することにある。   Therefore, an object of the present invention is to provide a nitride semiconductor heterojunction transistor that uses a channel formed by a heterojunction and uses the effect of RESURF to provide high breakdown voltage characteristics.

上記のような目的を達成するため、本発明による窒化物半導体ヘテロ接合トランジスタは、高い耐圧特性を持たせたトランジスタ構造とするための基本的な構成として、ＡｌＧａＮ／ＧａＮ等のヘテロ接合をチャンネルとして用いる窒化物半導体ヘテロ接合電界効果型トランジスタにおいて、空乏化した時に高電界が発生する部分に電界を制御する構造、つまり、リサーフの効果を持つ構造が導入されたものとする。   In order to achieve the above object, a nitride semiconductor heterojunction transistor according to the present invention has a basic structure for forming a transistor structure having high breakdown voltage characteristics, and a heterojunction such as AlGaN / GaN is used as a channel. In the nitride semiconductor heterojunction field effect transistor to be used, it is assumed that a structure in which a high electric field is generated when depleted is generated, that is, a structure having a RESURF effect is introduced.

窒化物半導体を用いたヘテロ接合電界効果型トランジスタでは、チャンネルが２次元電子ガスを用いており、シリコンのリサーフ構造のチャンネル構造がバルクである点と異なっている。特に、２次元電子ガスの濃度が高い。そのため、効果的なリサーフ構造を形成するためには、２次元状のホールを有するｐ型の電界制御チャンネルを用いて、ｎ型チャンネルと平行にｐ型電界制御チャンネルを位置させて、リサーフ構造を形成する。   In a heterojunction field effect transistor using a nitride semiconductor, a channel uses a two-dimensional electron gas, and the channel structure of a silicon resurf structure is different from a bulk. In particular, the concentration of the two-dimensional electron gas is high. Therefore, in order to form an effective resurf structure, a p-type electric field control channel having a two-dimensional hole is used, and the p-type electric field control channel is positioned in parallel with the n-type channel. Form.

ｎ型チャンネルとｐ型電界制御チャンネルの両方が空乏化すると、チャンネルにプラスの電荷が発生し、電界制御チャンネルにマイナスの電荷が発生する。各々の電荷から発生する電気力線がお互いに打ち消し合うように、チャンネルからｐ型チャンネルに向かって電気力線が発生する。   When both the n-type channel and the p-type electric field control channel are depleted, a positive charge is generated in the channel and a negative charge is generated in the electric field control channel. Electric field lines are generated from the channel toward the p-type channel so that the electric field lines generated from the respective charges cancel each other.

ｎ型チャンネルとｐ型電界チャンネルの間の電位差は、距離に比例し、空乏化した時に発生する電荷密度に比例する。つまり、ｐ型の電界制御チャンネルは、２次元電子ガスを有するチャンネルに近接すればするほど、空乏化した時のチャンネル間の電位差が小さくなり、素子内の電位分布の歪みが小さくなり、電界制御の効果が向上する。さらに、空乏化した時に発生する電荷密度が小さくなるようにする。また、電気力線を完全に打ち消し合わせるためには、空乏化した時のチャンネルとｐ型電界制御チャンネルの空間固定電荷の面密度が実質的に等しいようにする。   The potential difference between the n-type channel and the p-type electric field channel is proportional to the distance and proportional to the charge density generated when depleted. That is, the closer the p-type electric field control channel is to the channel having the two-dimensional electron gas, the smaller the potential difference between the channels when depleted, and the smaller the distortion of the potential distribution in the device. The effect is improved. Further, the charge density generated when depleted is reduced. In addition, in order to completely cancel out the lines of electric force, the areal density of space fixed charges of the channel when depleted and the p-type electric field control channel are made substantially equal.

電界制御チャンネルは多少厚みがあっても良いが、しかし、厚いと、近接させている効果がなくなる。そのため、電界制御チャンネルの効果を低下させないために、電界制御チャンネルの厚さがすくなくとも、チャンネルと電界制御チャンネルの間の距離程度以下であることが望ましい。そのため、ドーピングにより形成する場合には、ドーピング層の厚さを薄くする。   The electric field control channel may be somewhat thick, but if it is thick, the effect of close proximity is lost. Therefore, in order not to reduce the effect of the electric field control channel, it is desirable that the thickness of the electric field control channel is not more than about the distance between the channel and the electric field control channel. Therefore, when forming by doping, the thickness of a doping layer is made thin.

完全な２次元状のホールを有するｐ型の電界制御チャンネルを形成するためには、ヘテロ接合へのｐ型ドーピング、もしくはピエゾ効果により発生するヘテロ接合のマイナスの空間固定電荷を用いる。２次元状のホールを有するｐ型の電界制御チャンネルは、素子のオンオフ時に空乏化とホールのチャージを繰り返すため、素子の動作速度の向上のためには移動度が高いなどの伝導特性をもつ二次元ホールガスチャンネルの方が良い。   In order to form a p-type electric field control channel having a complete two-dimensional hole, p-type doping of the heterojunction or a negative space fixed charge of the heterojunction generated by the piezo effect is used. A p-type electric field control channel having a two-dimensional hole repeats depletion and hole charging when the element is turned on and off, and therefore has a conductivity characteristic such as high mobility to improve the operation speed of the element. Dimensional Hall gas channel is better.

チャンネルに隣接してｐ型の電界制御チャンネルを設けると、チャンネル内の電子密度が低下する。また、ｐ型の電界制御チャンネルのホール密度が低下する。その結果、チャンネル抵抗が増加し、素子抵抗の増加につながる。この電子密度とホール密度の低下はバンドギャップが大きいほど顕著である。具体的には、窒化ガリウムのようなワイドギャップ半導体材料では、顕著である。そのため、隣接させることにより低下するチャンネル内の電子密度を補償するための構造が必要となるので、例えば、ｎ型のドーピングをチャンネルと平行に行う。または、ピエゾ効果によりプラスの空間固定電荷をチャンネルと平行な位置に近接させて発生させて、チャンネル内の電子密度を補償する。   When a p-type electric field control channel is provided adjacent to the channel, the electron density in the channel decreases. In addition, the hole density of the p-type electric field control channel decreases. As a result, the channel resistance increases, leading to an increase in element resistance. The decrease in the electron density and hole density is more remarkable as the band gap is larger. Specifically, it is remarkable in a wide gap semiconductor material such as gallium nitride. For this reason, a structure for compensating the electron density in the channel, which is lowered by being adjacent to each other, is required. For example, n-type doping is performed in parallel with the channel. Alternatively, a positive space fixed charge is generated close to a position parallel to the channel by the piezo effect to compensate for the electron density in the channel.

また、ｐ型の電界制御チャンネルについても同様にホール密度を補償することが必要となるので、このため、ｐ型のドーピングを同様に行う。または、ピエゾ効果によりマイナスの空間固定電荷を持つ部分をｐ型の電界制御チャンネルと平行に近接して形成し、それにより、ｐ型の電界制御チャンネル内のホール密度を補償するような構造とする。   Further, since it is necessary to compensate the hole density for the p-type electric field control channel as well, p-type doping is similarly performed. Alternatively, a structure having a negative space fixed charge is formed in parallel and close to the p-type electric field control channel by the piezo effect, thereby compensating for the hole density in the p-type electric field control channel. .

この時に、リサーフの効果を十分に引き出すには、チャンネル部分の空間固定電荷の面密度と、チャンネル電子の密度の補償の為の構造の空間固定電荷の面密度を合わせたものが、ｐ型の電界制御チャンネル部分の空間固定電荷の面密度と、ｐ型の電界制御チャンネル電子の密度の補償の為の構造の空間固定電荷の面密度を合わせたものに実質的に等しくする必要がある。   At this time, in order to fully draw out the effect of RESURF, a combination of the surface density of the space fixed charge of the channel portion and the surface density of the space fixed charge of the structure for compensating the density of the channel electrons is p-type. It is necessary to make the surface density of the space fixed charge in the electric field control channel portion substantially equal to the sum of the surface density of the space fixed charge in the structure for compensating the density of the p-type field control channel electrons.

さらに、チャンネルに隣接してｐ型の電界制御チャンネルが存在すると、チャンネルから電子がｐ型の電界制御チャンネル側に放出された時に、ホールと結合しやすくなる。チャンネル中の電子は、電界によってエネルギーを得たり、もしくは、素子の温度上昇によってエネルギーを得ることにより、２次元電子ガスチャンネル領域からとびだしやすくなる。これは、空乏化しない程度の電界であっても起こる。そのため、トランジスタを変調回路に利用した場合に、過渡応答において一時的に不安定になる場合がある。また、これだけが理由ではないが、ドレイン電圧−電流特性において、おおきな負性抵抗を示す。つまり、ドレイン電圧が高くなるほど、ドレイン電流が低くなる。そこで、チャンネルとｐ型の電界制御チャンネルの間に、電子とホールの障壁を設ける構造とする。   Further, when there is a p-type electric field control channel adjacent to the channel, when electrons are emitted from the channel to the p-type electric field control channel side, it is easy to combine with holes. Electrons in the channel easily get out of the two-dimensional electron gas channel region by obtaining energy by an electric field or obtaining energy by increasing the temperature of the element. This occurs even with an electric field that does not deplete. For this reason, when a transistor is used in a modulation circuit, transient response may be temporarily unstable. Moreover, although this is not the only reason, it shows a large negative resistance in the drain voltage-current characteristics. That is, the higher the drain voltage, the lower the drain current. Therefore, a structure is provided in which a barrier for electrons and holes is provided between the channel and the p-type electric field control channel.

一方で負性抵抗を大きくすることも可能である。チャンネルと電界制御チャンネルの間のキャリアの移動は、チャンネルと電界制御チャンネルの間の障壁が低いほど、容易に起こる。また、チャンネル中の電子の閉じ込めが弱いほど、あるいは、電界制御チャンネルへのホールの閉込めが弱いほど、多く発生する。その為、チャンネルと電界制御チャンネルの間の障壁の高さを制御することにより、あるいは、チャンネルや電界制御チャンネル自身のキャリア閉込め効果を制御することにより、負性抵抗の大きさを制御できるようにする。   On the other hand, the negative resistance can be increased. Carrier movement between the channel and the electric field control channel occurs more easily as the barrier between the channel and the electric field control channel is lower. In addition, it occurs more frequently as the electron confinement in the channel is weaker or the hole confinement in the electric field control channel is weaker. Therefore, the magnitude of the negative resistance can be controlled by controlling the height of the barrier between the channel and the electric field control channel, or by controlling the carrier confinement effect of the channel or the electric field control channel itself. To.

以上の方法は、ｐ型の二次元ホールガスチャンネルを用いたヘテロ接合電界効果型トランジスタの場合についても、極性が異なるだけで、同様である。   The above method is the same for the heterojunction field effect transistor using a p-type two-dimensional hole gas channel, except that the polarity is different.

上述したトランジスタ構造の構成は、ヘテロ界面に形成されるチャンネルが空乏化した時の電界制御に用いるものであるため、ヘテロ接合により形成されたチャンネルを用いており、その部分の空乏化を制御する必要がある場合ならば、基本的に用いることが可能であり、例えば、ヘテロ接合バイポーラトランジスタにも用いることができる。   The structure of the transistor structure described above is used for electric field control when a channel formed at the heterointerface is depleted, so the channel formed by the heterojunction is used and the depletion of that portion is controlled. If necessary, it can be used basically. For example, it can also be used for a heterojunction bipolar transistor.

したがって、具体的なトランジスタ構造として、本発明による窒化物半導体ヘテロ接合トランジスタの構造は、窒化物半導体により構成されリサーフ効果を有するヘテロ接合トランジスタであって、ＡｌＧａＮ／ＧａＮ、ＩｎＡｌＮ／ＧａＮ、ＡｌＧaＮ／ＩｎＧａＮの何れかのヘテロ接合を二つ含み、一方のヘテロ接合に形成された二次元キャリアガスの特性を持つｎ型またはｐ型のチャンネルと、他方のヘテロ接合に形成されチャンネルと異なる極性の二次元状キャリアを持つ電界制御チャンネルを有し、電界制御チャンネルがソース電極に直接または半導体層を介して電気的に導通しており、チャンネルと電界制御チャンネルが平行にかつ４００ｎｍ以下の距離に近接して配置され、ピエゾ効果又はドーピングにより発生する空間固定電荷を制御することによって、ドレイン電流が飽和領域又は遮断領域となってチャンネルと電界制御チャンネルが空乏化したときにチャンネルと電界制御チャンネルにおいて同じ面密度の空間固定電荷が発生するようにしたものとしている。 Therefore, as a specific transistor structure, the structure of the nitride semiconductor heterojunction transistor according to the present invention is a heterojunction transistor that is formed of a nitride semiconductor and has a resurf effect, and includes AlGaN / GaN, InAlN / GaN, and AlGaN / InGaN. N-type or p-type channel having the characteristics of a two-dimensional carrier gas formed in one heterojunction, and two-dimensional polarity different from the channel formed in the other heterojunction An electric field control channel having a carrier, the electric field control channel is electrically connected to the source electrode directly or through the semiconductor layer, and the channel and the electric field control channel are parallel and close to a distance of 400 nm or less. Space fixed electricity generated by the piezo effect or doping By controlling the load, when the drain current becomes the saturation region or the cutoff region and the channel and the electric field control channel are depleted, the space fixed charge of the same surface density is generated in the channel and the electric field control channel. Yes.

この場合に、本発明による窒化物半導体ヘテロ接合トランジスタは、電界制御チャンネルが、二次元キャリアガスの伝導特性を有するものである。   In this case, in the nitride semiconductor heterojunction transistor according to the present invention, the electric field control channel has a two-dimensional carrier gas conduction characteristic.

また、本発明による窒化物半導体ヘテロ接合トランジスタの構造においては、チャンネルと電界制御チャンネルの間に障壁層が位置しており、この障壁層により、ホールと電子が走行している時に、ホールと電子がチャンネルから電界制御チャンネルへ放出されるまたは電界制御チャンネルからチャンネルへ放出されるのを防ぐようにした構造としてもよい。 Further, in the structure of the nitride semiconductor heterojunction transistor according to the present invention, a barrier layer is located between the channel and the electric field control channel, and when the hole and the electron travel by this barrier layer, the hole and the electron There may be a structure to prevent from being released from or field control channel is released from the channel to the electric field control channel to channel.

また、本発明による窒化物半導体ヘテロ接合トランジスタの構造においては、チャンネルと平行に位置しているキャリア供給層を有しており、このキャリア供給層により、チャンネルと電界制御チャンネルが近接した場合に低減するチャンネルのキャリア密度を補償するようにした構造としてもよい。 Further, the structure of the nitride semiconductor heterojunction transistor according to the present invention has a carrier supply layer positioned parallel to the channel, and this carrier supply layer reduces the channel and the electric field control channel when they are close to each other. The carrier density of the channel to be compensated may be compensated.

また、本発明による窒化物半導体ヘテロ接合トランジスタの構造においては、電界制御チャンネルと平行に位置しているキャリア供給層を有しており、このキャリア供給層により、チャンネルと電界制御チャンネルが近接した場合に低減する電界制御チャンネルのキャリア密度を補償するようにした構造としてもよい。 Further, the structure of the nitride semiconductor heterojunction transistor according to the present invention has a carrier supply layer positioned in parallel with the electric field control channel , and the channel and the electric field control channel are close to each other by the carrier supply layer. it may be a structure so as to compensate for the carrier density of the electric field control channel to reduce the.

また、本発明によるトランジスタの構造は、バイポーラトランジスタに適用してもよく、その場合には、ＡｌＧａＮ／ＧａＮ、ＩｎＡｌＮ／ＧａＮ、ＡｌＧaＮ／ＩｎＧａＮの何れかのヘテロ接合を二つ含み、ベース電極とコレクタ電極の間に、一方のヘテロ接合に形成された二次元キャリアガスの特性を持つｎ型またはｐ型のチャンネルと、他方のヘテロ接合に形成されチャンネルと異なる極性の二次元状キャリアを持つ電界制御チャンネルを有しており、電界制御チャンネルが、エミッタ電極またはグランド電極に、直接または半導体層を介して電気的に導通しており、チャンネルと電界制御チャンネルが平行にかつ４００ｎｍ以下の距離に近接して配置され、ピエゾ効果又はドーピングにより発生する空間固定電荷を制御することによって、ベース電極−コレクタ電極間の電流が遮断領域となってチャンネルと電界制御チャンネルが空乏化したときにチャンネルと電界制御チャンネルにおいて同じ面密度の空間固定電荷が発生するようにした構造としてもよい。 The transistor structure according to the present invention may also be applied to a bipolar transistor, in which case it includes two heterojunctions of AlGaN / GaN, InAlN / GaN, and AlGaN / InGaN, and includes a base electrode and a collector. Electric field control having an n-type or p-type channel having the characteristics of a two-dimensional carrier gas formed at one heterojunction between electrodes and a two-dimensional carrier having a polarity different from that of the channel formed at the other heterojunction And the electric field control channel is electrically connected to the emitter electrode or the ground electrode directly or through the semiconductor layer, and the channel and the electric field control channel are parallel and close to a distance of 400 nm or less. By controlling the space fixed charge generated by the piezo effect or doping. Thus, when the current between the base electrode and the collector electrode becomes a blocking region and the channel and the electric field control channel are depleted, a space fixed charge having the same surface density may be generated in the channel and the electric field control channel. .

また、同じく、本発明によるトランジスタ構造をバイポーラトランジスタに適用する場合においては、ＡｌＧａＮ／ＧａＮ、ＩｎＡｌＮ／ＧａＮ、ＡｌＧaＮ／ＩｎＧａＮの何れかのヘテロ接合を二つ含み、ベース電極とコレクタ電極間に、一方のヘテロ接合に形成された二次元キャリアガスの特性を持つｎ型またはｐ型のチャンネルと、他方のヘテロ接合に形成されチャンネルと異なる極性の二次元状キャリアを持つ電界制御チャンネルを有しており、電界制御チャンネルが、ベース電極に、直接または半導体層を介して電気的に導通しており、チャンネルと電界制御チャンネルが平行にかつ４００ｎｍ以下の距離に近接して配置され、ピエゾ効果又はドーピングにより発生する空間固定電荷を制御することによって、ベース電極−コレクタ電極間の電流が遮断領域となってチャンネルと電界制御チャンネルが空乏化したときにチャンネルと電界制御チャンネルにおいて同じ面密度の空間固定電荷が発生するようにした構造としてもよい。 Similarly, when the transistor structure according to the present invention is applied to a bipolar transistor, it includes two heterojunctions of AlGaN / GaN, InAlN / GaN, and AlGaN / InGaN, and between the base electrode and the collector electrode, An n-type or p-type channel having the characteristics of a two-dimensional carrier gas formed in the heterojunction of the first electrode and an electric field control channel having a two-dimensional carrier having a polarity different from that of the channel formed in the other heterojunction. The electric field control channel is electrically connected to the base electrode directly or through the semiconductor layer, and the channel and the electric field control channel are arranged in parallel and close to a distance of 400 nm or less, and due to the piezo effect or doping Base electrode-collector by controlling the space fixed charge generated A structure in which space fixed charges having the same surface density are generated in the channel and the electric field control channel when the current between the electrodes becomes a blocking region and the channel and the electric field control channel are depleted may be employed.

本発明による窒化物半導体ヘテロ接合トランジスタの構造によれば、窒化物半導体ヘテロ接合トランジスタの高耐圧化が行える構造となる。特に、窒化物半導体は、絶縁破壊電圧が高いという特徴があるが、それを生かすためには、表面の電界の制御が必要であり、リサーフ構造はそのような効果を持つため、オン耐圧、オフ耐圧が向上する。   According to the structure of the nitride semiconductor heterojunction transistor according to the present invention, the nitride semiconductor heterojunction transistor can have a high breakdown voltage. In particular, nitride semiconductors have a high dielectric breakdown voltage, but in order to take advantage of this, it is necessary to control the electric field on the surface, and the RESURF structure has such an effect. The breakdown voltage is improved.

また、２次元電子ガスチャンネルと２次元ホールガスチャンネルを用いるため、高速な特性も合わせ持つことができる。いままでガンダイオード等を用いて、高出力のＲＦ信号（高周波信号）を発生する回路を構成していたが、これが本発明による窒化物半導体ヘテロ接合電界効果型トランジスタの構造によるトランジスタを用いて可能となる。   In addition, since a two-dimensional electron gas channel and a two-dimensional hole gas channel are used, high-speed characteristics can be achieved. Up to now, a circuit that generates a high-output RF signal (high-frequency signal) using a Gunn diode or the like has been configured, but this is possible using a transistor having the structure of a nitride semiconductor heterojunction field effect transistor according to the present invention. It becomes.

一方で、２次元電子ガスチャンネルは低シート抵抗という特性も持つため、低オン抵抗化が可能であり、家庭用のＡＣ／ＤＣコンバータ、インバータ等の省エネルギー化のためにデバイスとして利用可能となる。
On the other hand, since the two-dimensional electron gas channel also has a characteristic of low sheet resistance, it can be reduced in on-resistance, and can be used as a device for energy saving of household AC / DC converters, inverters and the like.

以下、本発明を実施する場合の実施例の態様について具体的に説明する。まず、半導体材料について説明する。本発明による窒化物半導体ヘテロ接合トランジスタにおいて用いることの可能な窒化物半導体材料は、III族元素とＶ族元素から構成される窒素を含む半導体であり、ここで、含むことの可能なIII族元素はＡｌ、Ｉｎ、Ｇａ、Ｂなどである。また、Ｖ族元素はＮ、Ｐ、Ａｓ、Ｓｂなどである。   Hereinafter, embodiments of the present invention will be specifically described. First, the semiconductor material will be described. The nitride semiconductor material that can be used in the nitride semiconductor heterojunction transistor according to the present invention is a semiconductor containing nitrogen composed of a group III element and a group V element. Here, a group III element that can be included Are Al, In, Ga, B, and the like. The group V elements are N, P, As, Sb, and the like.

本発明による窒化物半導体ヘテロ接合トランジスタの構造において、チャンネル部分として２次元電子ガスや２次元ホールガスなどが走行する部分は、ＧａＮなどの二元素からなる結晶の構造とするのが良い。これは、ＡｌＧａＮやＩｎＧａＮなどの三元素の混晶さらに四元素の混晶は、組成の不均一性から生じる合金散乱が大きいためである。しかしながら、Ｉｎについては電子の有効質量を小さくできることから、ＩｎＧａＮの場合には、移動度の向上が期待できる。しかし、Ｉｎ組成が大きなＩｎＧａＮ材料はバンドギャップが小さくなり、耐圧がＧａＮよりも大きく劣化するため、Ｉｎ組成の小さなＩｎＧａＮ材料を用いることが好ましい。   In the structure of the nitride semiconductor heterojunction transistor according to the present invention, the portion where the two-dimensional electron gas or the two-dimensional hole gas travels as the channel portion may have a crystal structure composed of two elements such as GaN. This is because a mixed crystal of three elements, such as AlGaN and InGaN, and a mixed crystal of four elements have a large alloy scattering resulting from a non-uniform composition. However, since the effective mass of electrons can be reduced for In, in the case of InGaN, improvement in mobility can be expected. However, since an InGaN material having a large In composition has a small band gap and a breakdown voltage is greatly deteriorated compared to GaN, it is preferable to use an InGaN material having a small In composition.

少量のホウ素を含むＢＡｌＮは、ＡｌＮよりもバンドギャップを大きくすることが可能であり、電子やホールの障壁層に用いることが可能である。また、結晶性の点から、III族元素であるＩｎやＢ、Ｖ族元素のＰ、Ａｓ、Ｓｂを、このウルツ鉱構造に用いる場合には、結晶性が劣化しないような範囲で用いることが可能である。   BAlN containing a small amount of boron can have a larger band gap than AlN, and can be used for an electron or hole barrier layer. Further, from the viewpoint of crystallinity, when using Group III elements In, B, and Group V elements P, As, and Sb in this wurtzite structure, they should be used in a range that does not deteriorate the crystallinity. Is possible.

ｎ型チャンネルやｐ型チャンネルに用いる２次元電子ガスや２次元ホールガスを形成する構造とするには、シングルヘテロ構造またはダブルヘテロ構造を用いて電子やホールを閉じ込める障壁を形成し、ピエゾ効果もしくはドーピングによりプラスまたはマイナスの空間固定電荷をヘテロ界面に形成する構造とする。プラスの電荷には電子が、マイナスの電荷にはホールが引き寄せられる。   In order to form a structure for forming a two-dimensional electron gas or a two-dimensional hole gas used for an n-type channel or a p-type channel, a barrier for confining electrons or holes is formed using a single heterostructure or a double heterostructure, and the piezo effect or A structure in which positive or negative space fixed charges are formed at the heterointerface by doping. Electrons are attracted to positive charges, and holes are attracted to negative charges.

プラスの空間固定電荷に引き寄せられた電子は、ダブルヘテロ構造により形成された量子井戸によって閉じ込められ、２次元電子ガスを形成する。または、シングルヘテロ障壁とプラスの空間固定電荷により発生したクーロン力によって閉じ込められ２次元電子ガスを形成する。また、マイナスの空間固定電荷によって引き寄せられたホールも同様に２次元ホールガスを形成する。   The electrons attracted to the positive space fixed charge are confined by the quantum well formed by the double heterostructure to form a two-dimensional electron gas. Alternatively, it is confined by a Coulomb force generated by a single hetero barrier and a positive space fixed charge to form a two-dimensional electron gas. Similarly, holes attracted by negative space fixed charges also form a two-dimensional hole gas.

以上のような半導体材料のトランジスタ構造とすることにより、２次元電子ガスと２次元ホールガスを形成させて、これらを平行に近接させてリサーフ構造を形成する。ただし、電界制御チャンネルに用いる層は、量子井戸に閉じ込められた２次元キャリアガスを用いる必要は必ずしもない。高速な動作が必要ない場合、あるいは、耐圧だけあれば良い場合などには、２次元状のキャリアを用いる。   By using the transistor structure of the semiconductor material as described above, a two-dimensional electron gas and a two-dimensional hole gas are formed, and these are brought close to each other in parallel to form a RESURF structure. However, the layer used for the electric field control channel does not necessarily need to use a two-dimensional carrier gas confined in the quantum well. A two-dimensional carrier is used when high-speed operation is not necessary or when only withstand voltage is required.

２次元電子ガスをチャンネルとして用いる場合も、２次元ホールガスをチャンネルとして用いる場合も、本質的にトランジスタ構造の設計は同じである。そこで、２次元電子ガスをチャンネルとして用いる場合について、２次元電子ガスをチャンネルとするヘテロ接合電界効果型トランジスタの構造を例示して説明する。   The transistor structure design is essentially the same whether the two-dimensional electron gas is used as a channel or the two-dimensional hole gas is used as a channel. Therefore, the case of using a two-dimensional electron gas as a channel will be described by exemplifying the structure of a heterojunction field effect transistor using the two-dimensional electron gas as a channel.

ドレイン電流が飽和している場合、あるいは、ゲート電圧がしきい値電圧以下の場合において、つまり、ドレイン電流の飽和領域および遮断領域となっている場合において、ｎ型の２次元電子ガスチャンネルは空乏化する。このｎ型の２次元電子ガスチャンネルが空乏化すると、２次元状のホールからなるｐ型の電界制御チャンネルも空乏化することが可能なように、ｎ型チャンネルに平行にかつ近接させて、電界制御チャンネルを位置させる必要がある。   The n-type two-dimensional electron gas channel is depleted when the drain current is saturated or when the gate voltage is lower than the threshold voltage, that is, when the drain current is in the saturation region and the cutoff region. Turn into. When this n-type two-dimensional electron gas channel is depleted, a p-type electric field control channel composed of two-dimensional holes can be depleted in parallel with and close to the n-type channel. The control channel needs to be located.

ｎ型チャンネルとｐ型電界制御チャンネルが近接して位置すると、動作させない状態においても、互いに相手を空乏化させる効果がある。その結果、ｎ型チャンネルのシートキャリア密度を低減させ、ｎ型チャンネルを高抵抗化させる部分がある。そのため、リサーフ構造を形成するｐ型電界制御チャンネルの影響としては、ドレイン電流の飽和領域や遮断領域において、ｎ型チャンネルの空乏化を制御する電界制御の効果と、ドレイン電流の線形領域において、ｎ型チャンネルを高抵抗化する影響の二つの点がある。   When the n-type channel and the p-type electric field control channel are located close to each other, there is an effect of depleting each other even when not being operated. As a result, there is a portion that reduces the sheet carrier density of the n-type channel and increases the resistance of the n-type channel. For this reason, the influence of the p-type electric field control channel forming the RESURF structure includes the effect of electric field control for controlling the depletion of the n-type channel in the drain current saturation region and the cutoff region, and the drain current in the linear region. There are two points of the effect of increasing the resistance of the mold channel.

まず、ｎ型チャンネルを高抵抗化する影響を考慮して、どこまで近接して窒化物半導体材料を用いる利点があるかという点から、ｎ型チャンネルとｐ型電界制御チャンネルの距離の範囲を決める。   First, in consideration of the effect of increasing the resistance of the n-type channel, the range of the distance between the n-type channel and the p-type electric field control channel is determined from the point of proximity to the advantage of using the nitride semiconductor material.

ｐ型電界制御チャンネルが近接すると、電子密度が下がり、ｎ型チャンネルが高抵抗化するが、素子設計においてはｎ型チャンネルの電子密度が顕著に低減しない距離をおく必要がある。この場合の顕著に低減しない距離とは、ヘテロ接合電界効果型トランジスタの実用上必要な素子抵抗を満たす範囲内になるように、ｎ型チャンネルの電子密度を低減させない距離である。   When the p-type electric field control channel is close, the electron density is lowered and the n-type channel is increased in resistance. However, in the element design, it is necessary to set a distance that does not significantly reduce the electron density of the n-type channel. In this case, the distance that is not significantly reduced is a distance that does not reduce the electron density of the n-type channel so as to be within a range that satisfies a practically required element resistance of the heterojunction field effect transistor.

あるいは、ドレイン電流の線形領域において素子抵抗が上昇しないように、ｎ型チャンネル内の電子が顕著に低下しない距離の範囲内で、ｎ型チャンネルとｐ型電界制御チャンネルを平行に近接させる構造である。どの程度までキャリア密度が低下しても実用上の利点があるかは、素子設計や、用途によって異なる。   Alternatively, the n-type channel and the p-type electric field control channel are arranged in parallel to each other within a distance range in which electrons in the n-type channel do not significantly decrease so that the element resistance does not increase in the linear region of the drain current. . The extent to which the carrier density is reduced to the extent that there is a practical advantage depends on the element design and application.

キャリア密度の低下は、素子抵抗、特にオン抵抗を上昇させる。窒化物半導体材料を用いたヘテロ接合電界効果型トランジスタの優位性は、主に、ＩｎＧａＡｓ系トランジスタに対する耐圧性、高出力性である。そこで、ＡｌＧａＮ／ＧａＮヘテロ構造を用いたヘテロ接合電界効果型トランジスタと、ＩｎＧａＡｓ系トランジスタを比較してみる。   A decrease in carrier density increases device resistance, particularly on-resistance. The superiority of a heterojunction field effect transistor using a nitride semiconductor material is mainly a withstand voltage and high output with respect to an InGaAs transistor. Therefore, a heterojunction field effect transistor using an AlGaN / GaN heterostructure is compared with an InGaAs transistor.

移動度とキャリア密度を比較する。ＡｌＧａＮ／ＧａＮへテロ界面に形成される２次元電子ガスにおいては、移動度は約１０００〜２０００ｃｍ／Ｖｓ、シートキャリア密度は約０．５〜２．５×１０１３ｃｍ−２である。キャリアとキャリアの散乱があるため、移動度はシートキャリア密度が大きいほど小さくなる。一方で、ＩｎＧａＡｓでは移動度は約８５００ｃｍ／Ｖｓ、シートキャリア密度は約１．５×１０１２ｃｍ−２である。ＡｌＧａＮ／ＧａＮへテロ構造を用いた場合の方が移動度が小さいが、シートキャリア密度が大きいため、ＩｎＧａＡｓ材料を用いた場合の１／２からほぼ同程度の範囲のシート抵抗が得られることが分かる。 Compare mobility and carrier density. In the two-dimensional electron gas formed at the AlGaN / GaN hetero interface, the mobility is about 1000 to 2000 cm / Vs, and the sheet carrier density is about 0.5 to 2.5 × 10 13 cm −2 . Since there is carrier-to-carrier scattering, the mobility decreases as the sheet carrier density increases. On the other hand, in InGaAs, the mobility is about 8500 cm / Vs, and the sheet carrier density is about 1.5 × 10 12 cm −2 . When using an AlGaN / GaN heterostructure, the mobility is smaller, but because the sheet carrier density is larger, a sheet resistance in the range from 1/2 to almost the same as when using an InGaAs material can be obtained. I understand.

一方、絶縁破壊電圧は、ＧａＮは２ＭＶ／ｃｍ、ＧａＡｓは０．４ＭＶ／ｃｍであり、ＧａＮ材料の方が５倍程度大きい。コンタクト抵抗を無視すればオン抵抗は、ソースとドレイン間のシート抵抗に比例する。そのため、同じ素子サイズで比較すると、ＩｎＧａＡｓ材料を用いたトランジスタに対してＡｌＧａＮ／ＧａＮヘテロ接合電界効果型トランジスタは、オン抵抗は０．５〜１倍、耐圧は５倍程度になると考えられる。   On the other hand, the breakdown voltage is 2 MV / cm for GaN and 0.4 MV / cm for GaAs, and the GaN material is about five times larger. If the contact resistance is ignored, the on-resistance is proportional to the sheet resistance between the source and drain. Therefore, when compared with the same element size, it is considered that the on-resistance of the AlGaN / GaN heterojunction field effect transistor is about 0.5 to 1 times and the breakdown voltage is about 5 times that of the transistor using InGaAs material.

また、オン抵抗が同じ条件ならば、たとえ、シートキャリア密度を１／５から１／１０程度に低減させても、耐圧は同等以上が得られる場合があることになる。つまり、シートキャリア密度が１／５から１／１０以下にならない距離の範囲で、ｎ型チャンネルとｐ型電界制御チャンネルを位置させれば良い。その範囲では、窒化物半導体材料の長所が生かされることになる。   Further, if the on-resistance is the same, even if the sheet carrier density is reduced from about 1/5 to about 1/10, the withstand voltage may be equal or higher. That is, the n-type channel and the p-type electric field control channel may be positioned within a range where the sheet carrier density does not become 1/5 to 1/10 or less. In that range, the advantages of the nitride semiconductor material are utilized.

実際の実験結果においては、Ａｌ組成比が２５％のＡｌＧａＮをＧａＮ層ではさんだ構造において、ＡｌＧａＮ層の両側にできるｎ型チャンネルとｐ型電界制御チャンネルの距離、つまり、ＡｌＧａＮ層の厚さが２５ｎｍにおいては、ドレイン電流が約２／３程度になる、すなわち、チャンネル抵抗が約１．５倍程度になることが分かっている。   In an actual experimental result, in a structure in which AlGaN having an Al composition ratio of 25% is sandwiched between GaN layers, the distance between the n-type channel and the p-type electric field control channel formed on both sides of the AlGaN layer, that is, the thickness of the AlGaN layer is 25 nm. It is known that the drain current is about 2/3, that is, the channel resistance is about 1.5 times.

チャンネルに高い濃度の二次元電子ガスが存在する場合には、フェルミレベルはほぼ伝導帯端近辺にあり、二次元電子ガスの濃度の桁が代わらない限り、フェルミレベルはあまり変化しない。またｐ型電界制御チャンネルの二次元ホールガスについても同様であり、高い面密度のホールが存在する限り、フェルミレベルはほぼ価電子帯端近辺にある。   When a two-dimensional electron gas with a high concentration is present in the channel, the Fermi level is almost in the vicinity of the conduction band edge, and the Fermi level does not change much unless the digit of the two-dimensional electron gas concentration is changed. The same applies to the two-dimensional hole gas of the p-type electric field control channel, and the Fermi level is almost in the vicinity of the valence band edge as long as high surface density holes exist.

ドレイン電圧が低い場合、もしくはチャンネルに加わる電界が弱い場合には、フェルミレベルが一定の条件が成り立っている。つまり、二次元電子ガスのフェルミレベルと、二次元状のホールのフェルミレベルは同じ高さである。いいかえるならば、チャンネルとｐ型電界制御チャンネルの間には強い電界が存在し、その電界がエネルギーバンドを曲げることにより、二次元電子ガスと二次状のホールのフェルミレベルを一定にしているということである。   When the drain voltage is low or when the electric field applied to the channel is weak, the condition that the Fermi level is constant is satisfied. That is, the Fermi level of the two-dimensional electron gas and the Fermi level of the two-dimensional hole are the same height. In other words, there is a strong electric field between the channel and the p-type electric field control channel, and the electric field bends the energy band to make the Fermi level of the two-dimensional electron gas and secondary holes constant. That is.

この強い電界は、ｎ型チャンネル部分にあるプラスの空間電荷と、ｐ型電界制御チャンネルの部分にあるマイナスの空間電荷によって発生している。これは、ｎ型チャンネルとｐ型電界制御チャンネルが近接することにより、電子密度とホール密度が下がった結果、ｎ型チャンネルもしくはｐ型層自身の中性条件がくずれて生じたものである。   This strong electric field is generated by a positive space charge in the n-type channel portion and a negative space charge in the p-type electric field control channel portion. This is because the neutral condition of the n-type channel or the p-type layer itself is broken as a result of the electron density and the hole density being lowered due to the proximity of the n-type channel and the p-type electric field control channel.

このような考察から、シートキャリア密度の変化量は、ｎ型チャンネルとｐ型電界制御チャンネルの間の距離の関数として簡単にあらわすことが可能である。   From such consideration, the amount of change in the sheet carrier density can be easily expressed as a function of the distance between the n-type channel and the p-type electric field control channel.

そのため、移動度がキャリア密度が変化しても変化しないと仮定することにより、距離が変わった場合にどのように抵抗が変わるか計算することができる。ｎ型チャンネルとｐ型電界制御チャンネルの間の距離が５０ｎｍにおいては約１５％の増加、１００ｎｍにおいては約８％程度になる。また、逆に約９〜１０ｎｍ程度すれば、チャンネル抵抗は５倍から１０倍程度になる。ただし、実際には、シートキャリア密度が減ると、キャリア同士の散乱が減少するため、移動度が変化する。その結果、近接してキャリア密度が半分になったとしても、抵抗が倍まではならない。   Therefore, by assuming that the mobility does not change even if the carrier density changes, it is possible to calculate how the resistance changes when the distance changes. The distance between the n-type channel and the p-type electric field control channel is about 15% increase at 50 nm, and about 8% at 100 nm. Conversely, if the thickness is about 9 to 10 nm, the channel resistance will be about 5 to 10 times. However, in practice, when the sheet carrier density decreases, the scattering between carriers decreases, so the mobility changes. As a result, even if the carrier density is halved in the vicinity, the resistance does not double.

このことから、ｎ型チャンネルの電子への供給層を用いない場合には、１００ｎｍ程度の距離をおくことにより、ｎ型チャンネル内のキャリア密度の低減を約８％以下に抑えることができることが分かる。   From this, it can be seen that when the supply layer for electrons of the n-type channel is not used, the reduction of the carrier density in the n-type channel can be suppressed to about 8% or less by setting a distance of about 100 nm. .

また、一方で、ＩｎＧａＡｓ系のデバイスよりも少しでも優位であれば良い場合には、ｎ型チャンネルとｐ型電界制御チャンネルの距離を１０ｎｍ程度にまで、せばめることが可能である。   On the other hand, if it is sufficient that the device is slightly superior to InGaAs-based devices, the distance between the n-type channel and the p-type electric field control channel can be reduced to about 10 nm.

以上から、どの程度までｎ型チャンネルとｐ型電界制御チャンネルを近接させることができるか設計可能である。   From the above, it is possible to design to what extent the n-type channel and the p-type electric field control channel can be brought close to each other.

つぎに、どの程度まで、ｎ型チャンネルとｐ型電界制御チャンネルを離しても、リサーフの効果があるかという点からも、ｎ型チャンネルとｐ型電界制御チャンネルの距離の範囲を決めることができる。   Next, the range of the distance between the n-type channel and the p-type electric field control channel can also be determined from the viewpoint of the effect of resurfing even if the n-type channel and the p-type electric field control channel are separated from each other. .

ドレイン電流の飽和領域や遮断領域においては、素子構造によっても異なるが、ゲートとドレイン間のｎ型チャンネルのゲート近辺やドレイン近辺が局所的に空乏化する。局所的に空乏化したチャンネルでは、電子が排出され、プラスの空間固定電荷のみが残り、それが局所的な電界集中を発生させる。   In the drain current saturation region and the cutoff region, although it depends on the element structure, the vicinity of the gate and the vicinity of the drain of the n-type channel between the gate and the drain are locally depleted. In a locally depleted channel, electrons are ejected, leaving only positive space-fixed charges, which cause local electric field concentration.

素子設計において具体的に距離を決める場合には、ｎ型チャンネルのシートキャリア密度、ｐ型電界制御チャンネルのキャリア密度、ｎ型チャンネルとｐ型電界制御チャンネルの間の材料のバンドギャップ、ドーピングプロファイル（濃度とその分布）、誘電率等を含めて素子設計を行う必要がある。   When the distance is specifically determined in the device design, the sheet carrier density of the n-type channel, the carrier density of the p-type electric field control channel, the band gap of the material between the n-type channel and the p-type electric field control channel, the doping profile ( It is necessary to design the device including the concentration and its distribution), the dielectric constant, and the like.

しかしながら、電界の効果は、素子構造の幾何学的な考察から、少なくとも、ｎ型チャンネルとｐ型電界制御チャンネルの距離は、ソースとドレイン間の距離よりも小さくする必要がある。あるいは、ゲートとドレイン間の距離よりも小さくする必要がある。特に、低オン抵抗で、かつ高速化を目的とした素子においては、ソースとドレイン間の距離およびゲート長を短くするため、このような素子設計が必要な場合がある。   However, the effect of the electric field is that at least the distance between the n-type channel and the p-type electric field control channel needs to be smaller than the distance between the source and the drain from the geometrical consideration of the device structure. Alternatively, the distance needs to be smaller than the distance between the gate and the drain. In particular, in an element having a low on-resistance and the purpose of speeding up, such an element design may be necessary in order to shorten the distance between the source and the drain and the gate length.

高速化を行う場合には、ゲート長は約０．１μｍ以下にすることが可能である。またソース〜ゲート間、ゲート〜ドレイン間も現在のステッパー技術を用いれば、０．２〜０．３μｍ以下にすることが可能である。このような素子においては、ｎ型チャンネルとｐ型電界制御チャンネルとの距離を０．２〜０．７μｍ以下にすることが最低限重要である。   When speeding up, the gate length can be about 0.1 μm or less. In addition, if the current stepper technology is used, the distance between the source and the gate and between the gate and the drain can be reduced to 0.2 to 0.3 μm or less. In such an element, it is at least important that the distance between the n-type channel and the p-type electric field control channel is 0.2 to 0.7 μm or less.

また、空乏層の長さから、具体的にｎ型チャンネルとｐ型電界制御チャンネルの距離を決めることも可能である。やはり簡単な幾何学的な考察から、ブレークダウンが起こる時の空乏層の長さよりは、ｎ型チャンネルとｐ型電界制御チャンネルの間の距離を短くする方が良いことは明白である。   In addition, the distance between the n-type channel and the p-type electric field control channel can be specifically determined from the length of the depletion layer. Again, from simple geometric considerations, it is clear that it is better to reduce the distance between the n-type channel and the p-type field control channel than the length of the depletion layer when breakdown occurs.

ｎ型チャンネル層のキャリア密度は、０．５〜２×１０１３ｃｍ−２と高いが、二次元電子ガスであるため、空乏化した場合に発生するプラスの空間電荷からの電気力線（電界）は、ｎ型チャンネルと垂直方向にも発生するため、ドレインからゲート方向へ大きな電圧を発生させにくい。 The carrier density of the n-type channel layer is as high as 0.5 to 2 × 10 13 cm −2 , but since it is a two-dimensional electron gas, electric field lines (electric field from positive space charges generated when depleted are generated. ) Also occurs in a direction perpendicular to the n-type channel, and thus it is difficult to generate a large voltage from the drain to the gate.

ｐ型電界制御チャンネルとｎ型チャンネルの距離は、数値解析を用いたシミュレーション等によっても最適な値を求めることができるが、現状では、窒化物半導体を用いたヘテロ接合電界効果型トランジスタの解析モデルは不完全である。   The optimum distance between the p-type field control channel and the n-type channel can be obtained by a simulation using numerical analysis, but at present, an analysis model of a heterojunction field effect transistor using a nitride semiconductor. Is incomplete.

しかし、実験データを解析することから、電子が飽和ドリフト速度で走行している距離を調べることは、可能である。ブレークダウンはチャンネル内で加速した電子の衝突イオン化によって起こることをモデル化し、ブレークダウンの特性を解析して、４００ｎｍ程度の長さであることがわかっている（非特許文献６）。このことから、ｎ型チャンネルとｐ型電界制御チャンネルは４００ｎｍ以下にすることが良い。   However, by analyzing experimental data, it is possible to investigate the distance that electrons are traveling at the saturation drift velocity. It is known that breakdown is caused by collision ionization of electrons accelerated in the channel, and the breakdown characteristics are analyzed, and the length is about 400 nm (Non-Patent Document 6). For this reason, the n-type channel and the p-type electric field control channel are preferably 400 nm or less.

次に、ピエゾ効果によりＡｌＧａＮ／ＧａＮ界面に２次元電子ガスを発生させ、これをチャンネルとして用いる場合を例として、より詳細に説明する。   Next, the case where a two-dimensional electron gas is generated at the AlGaN / GaN interface by the piezoelectric effect and used as a channel will be described in detail.

まず、素子構造の成長に用いる基板の方向について説明する。ヘテロ界面に垂直な方向に分極成分があるようにし、その界面において、分極率の変化により空間電荷が発生するようにする。サファイア基板やＳｉＣ基板、シリコン基板などを用いることが可能である。サファイア基板や４Ｈおよび６ＨのＳｉＣ基板の場合には、ｃ面、ａ面、ｒ面、ｍ面等を用いる。シリコン基板の場合には、（１１１）基板を用いる。この場合には、熱力学的に安定な窒化物半導体のIII族面が基板表面になるように成長させる。ＧａＮが成長した場合には、Ｇａ面が上になるようになる。この時には、基板側から、ＧａＮ／ＡｌＧａＮ／ＧａＮの層構造を作製すると、ＧａＮ／ＡｌＧａＮ界面にｎ型チャンネルが、ＡｌＧａＮ／ＧａＮ界面にｐ型電界制御チャンネルが形成される。   First, the direction of the substrate used for the growth of the element structure will be described. There is a polarization component in a direction perpendicular to the heterointerface, and space charge is generated at the interface due to a change in polarizability. A sapphire substrate, a SiC substrate, a silicon substrate, or the like can be used. In the case of sapphire substrates and 4H and 6H SiC substrates, the c-plane, a-plane, r-plane, m-plane, etc. are used. In the case of a silicon substrate, a (111) substrate is used. In this case, the growth is performed so that the group III surface of the thermodynamically stable nitride semiconductor becomes the substrate surface. When GaN grows, the Ga surface becomes upward. At this time, when a GaN / AlGaN / GaN layer structure is fabricated from the substrate side, an n-type channel is formed at the GaN / AlGaN interface and a p-type electric field control channel is formed at the AlGaN / GaN interface.

また、窒化ガリウム基板を用いることも可能である。窒化ガリウム基板のＧａ面に成長させた場合には、ＧａＮ／ＡｌＧａＮ／ＧａＮ構造の特性は上記と同じになる。窒化ガリウム基板の窒素面上に基板側からＧａＮ／ＡｌＧａＮ／ＧａＮの順番に成長させると、基板側からＧａＮ／ＡｌＧａＮの界面にはｐ型電界制御チャンネルが形成され、ＡｌＧａＮ／ＧａＮの界面にはｎ型チャンネルが形成される。   A gallium nitride substrate can also be used. When grown on the Ga surface of a gallium nitride substrate, the characteristics of the GaN / AlGaN / GaN structure are the same as described above. When grown in the order of GaN / AlGaN / GaN from the substrate side on the nitrogen surface of the gallium nitride substrate, a p-type electric field control channel is formed at the GaN / AlGaN interface from the substrate side, and n is formed at the AlGaN / GaN interface. A mold channel is formed.

この三層構造においては、挟まれたＡｌＧａＮ層の厚さを制御することにより、２次元電子ガスとｐ型電界制御チャンネルの距離を制御することができる。また、両側に同じ組成の窒化物を用いることにより、ｎ型チャンネルとｐ型電界制御チャンネル部分に等しい分極を発生させられる。つまり、正負が逆で、等しい面密度の空間固定電荷を発生させられる。その結果、ｎ型チャンネルとｐ型電界制御チャンネルのキャリア面密度をほぼ同じにすることができる。他の組み合わせ、例えば、IｎＡｌＮ／ＧａＮや、ＡｌＧａＮ／ＩｎＧａＮにおいても同様である。   In this three-layer structure, the distance between the two-dimensional electron gas and the p-type electric field control channel can be controlled by controlling the thickness of the sandwiched AlGaN layer. Also, by using nitrides having the same composition on both sides, equal polarization can be generated in the n-type channel and p-type electric field control channel portions. That is, it is possible to generate space-fixed charges having the same surface density with opposite signs. As a result, the carrier surface densities of the n-type channel and the p-type electric field control channel can be made substantially the same. The same applies to other combinations such as InAlN / GaN and AlGaN / InGaN.

ＧａＮとＡｌＧａＮのヘテロ接合の形成には、最適な組成、つまり、アルミ組成比としては、２０％〜４０％が良い。それ以上の高アルミ組成のＡｌＧａＮを用いてヘテロ界面を形成すると、二次元電子ガスの移動度が下がり、トランジスタの特性が劣化する。具体的には、アルミ組成比として４０％〜５０％以上用いると、移動度が大きく劣化する。   For the formation of a heterojunction of GaN and AlGaN, the optimal composition, that is, the aluminum composition ratio is preferably 20% to 40%. If a hetero interface is formed using AlGaN having a higher aluminum composition than that, the mobility of the two-dimensional electron gas is lowered, and the characteristics of the transistor are deteriorated. Specifically, when the aluminum composition ratio is 40% to 50% or more, the mobility is greatly deteriorated.

また、ＧａＮ／ＡｌＧａＮ／ＧａＮの場合に、ｎ型チャンネルとｐ型電界制御チャンネルの距離が近接しキャリア密度が低減している場合には、キャリア密度の補償を行うのがよい。   In the case of GaN / AlGaN / GaN, when the distance between the n-type channel and the p-type electric field control channel is close and the carrier density is reduced, the carrier density should be compensated.

しかしながら、実際のデバイスを作製する場合においては、素子の層構造を成長させる時に、格子緩和が起きたり、薄いｐ型の基板を用いたり、あるいは、表面に空中配線があったりする場合がある。また、ドーピングしなくても窒素抜け等によりｎ型になる場合がある。つまり、バックグラウンドのキャリア密度も存在する。その時には、ＧａＮ／ＡｌＧａＮ／ＧａＮのような対称な構造を用いて、同じ面密度のプラスとマイナスの空間固定電荷を発生させたとしても、リサーフの効果が得られるとは限らない。または、ＧａＮ／ＡｌＧａＮ／ＧａＮの二つの界面に同じ面密度の空間固定電荷が発生するとは限らない。この場合には、素子構造全体の空間固定電荷やキャリアの分布、電極の位置、格子緩和を考慮して素子設計を行う必要がある。   However, when an actual device is manufactured, when the layer structure of the element is grown, lattice relaxation may occur, a thin p-type substrate may be used, or air wiring may be present on the surface. Moreover, even if it is not doped, it may become n-type due to nitrogen depletion or the like. That is, there is also a background carrier density. At that time, even if positive and negative space fixed charges having the same surface density are generated using a symmetric structure such as GaN / AlGaN / GaN, the RESURF effect is not always obtained. Alternatively, space fixed charges having the same surface density are not always generated at the two interfaces of GaN / AlGaN / GaN. In this case, it is necessary to design the device in consideration of space fixed charge and carrier distribution, electrode position, and lattice relaxation of the entire device structure.

そして、非対称の層構造を用いて調整する必要がある場合がある。例えば、キャップ層にｎ型ドーピングを行った場合である。その場合には、ｎ型のドーピング量に等しいマイナスの空間固定電荷があるため、ｐ型のドーピングを行うか、ピエゾ効果により発生する空間固定電荷を制御することによって、空間的なチャージを制御する必要がある。そのような時には、ＩｎＧａＮ／ＡｌＧａＮ／ＧａＮ等の非対称な構造を用いて発生する電子とホールの面密度を制御するように構成することが好ましい。   And it may be necessary to adjust using an asymmetric layer structure. For example, this is a case where n-type doping is performed on the cap layer. In that case, since there is a negative space fixed charge equal to the n-type doping amount, the spatial charge is controlled by performing p-type doping or controlling the space fixed charge generated by the piezo effect. There is a need. In such a case, it is preferable to control the surface density of electrons and holes generated using an asymmetric structure such as InGaN / AlGaN / GaN.

III族面が素子表面になるような層構造の場合には、基板側からＧａＮ／ＡｌＧａＮ／ＩｎＧａＮの順に成長させると、ＡｌＧａＮ／ＩｎＧａＮ界面にｐ型層が形成される。そのＩｎの組成を変化させることにより、マイナスの空間固定電荷を調整できる。また、当然のことながら、ドーピングによって調整することも可能である。   In the case of a layer structure in which the group III surface is the element surface, when a GaN / AlGaN / InGaN layer is grown in this order from the substrate side, a p-type layer is formed at the AlGaN / InGaN interface. By changing the In composition, the negative space fixed charge can be adjusted. Of course, it is also possible to adjust by doping.

III族面が素子表面である結晶方位を持ち、ピエゾ分極と自発分極によってチャンネルを形成する場合について、実施例１、実施例２、および実施例３により説明する。   Example 1, Example 2, and Example 3 describe the case where the group III plane has a crystal orientation that is the element surface and a channel is formed by piezo polarization and spontaneous polarization.

（実施例１）
実施例１の窒化物半導体ヘテロ接合トランジスタとして、まず、素子表面側に２次元電子ガスからなるチャンネルを有し、チャンネルに対して基板側にｐ型電界制御チャンネルを有し、電界制御チャンネルがソース電極に接続しているトランジスタの構造について説明する。図１は、本発明の実施例１の窒化物半導体ヘテロ接合トランジスタの構造の説明図である。図１において、１は基板、２はＡｌｘＧａ１−ｘＮ層、３はＧａＮ層、４はＡｌｙＧａ１−ｙＮバリアー層、５はソース電極、６はゲート電極、７はドレイン電極、８はＳｉＮ膜である。この窒化物半導体ヘテロ接合トランジスタの層構造は、基板１の側から、ＡｌｘＧａ１−ｘＮ層２、ＧａＮ層３、ＡｌｙＧａ１−ｙＮバリアー層４から構成されており、ｎ型チャンネル（３，４）より、基板側に２次元状のｐ型電界制御チャンネル（２，３）があり、ソース電極５が電界制御チャンネル（２，３）に導通している構造を持つ。 Example 1
The nitride semiconductor heterojunction transistor of Example 1 has a channel made of a two-dimensional electron gas on the element surface side, a p-type electric field control channel on the substrate side with respect to the channel, and the electric field control channel is a source. The structure of the transistor connected to the electrode will be described. FIG. 1 is an explanatory diagram of the structure of a nitride semiconductor heterojunction transistor according to Example 1 of the present invention. In FIG. 1, 1 is a substrate, 2 is an Al x Ga 1-x N layer, 3 is a GaN layer, 4 is an Al y Ga 1-y N barrier layer, 5 is a source electrode, 6 is a gate electrode, and 7 is a drain electrode. , 8 are SiN films. The layer structure of this nitride semiconductor heterojunction transistor is composed of an Al x Ga 1-x N layer 2, a GaN layer 3, and an Al y Ga 1-y N barrier layer 4 from the substrate 1 side. There is a two-dimensional p-type electric field control channel (2, 3) on the substrate side from the channel (3, 4), and the source electrode 5 is electrically connected to the electric field control channel (2, 3).

ゲート電極６は、白金、ニッケル、パラジウムなどを用いる。ドレイン電極７やソース電極５のチャンネルへのオーミックコンタクトには、アルミニウムなどを用いる。ソース電極５の電界制御チャンネルへのオーミック電極は、白金、ニッケル、パラジウムなどを用いる。そのため、ゲート電極６と同時に形成可能である。   The gate electrode 6 uses platinum, nickel, palladium, or the like. Aluminum or the like is used for the ohmic contact to the channels of the drain electrode 7 and the source electrode 5. As the ohmic electrode to the electric field control channel of the source electrode 5, platinum, nickel, palladium or the like is used. Therefore, it can be formed simultaneously with the gate electrode 6.

２次元電子ガスからなるチャンネルは、ＧａＮ層３とＡｌｙＧａ１−ｙＮバリアー層４の間のヘテロ界面に形成される。２次元電子ガスの波動関数は、おもにＧａＮ層３の側にあるが、その裾は１〜３ｎｍ程度ＡｌｙＧａ１−ｙＮバリアー層４に入り込んでいる。また、ｐ型電界制御チャンネルは、ＡｌｘＧａ１−ｘＮ層２とＧａＮ層３の間のヘテロ界面に形成される。おなじく、ＧａＮ層３の側に、主にホールは存在する。 A channel made of a two-dimensional electron gas is formed at the heterointerface between the GaN layer 3 and the Al y Ga 1-y N barrier layer 4. The wave function of the two-dimensional electron gas is mainly on the GaN layer 3 side, but the bottom of the wave function enters the Al y Ga 1-y N barrier layer 4 by about 1 to 3 nm. The p-type electric field control channel is formed at the heterointerface between the Al x Ga 1-x N layer 2 and the GaN layer 3. Similarly, holes are mainly present on the GaN layer 3 side.

チャンネルと電界制御チャンネルは、空乏化した時に、ほぼ同じ面密度の空間固定電荷をもっていなければならない。つまり、同じ面密度のピエゾ効果による分極と自発分極による電荷を持っていなければならない。そのため、ＡｌｘＧａ１−ｘＮ層２とＡｌｙＧａ１−ｙＮバリアー層４の組成ｘとｙはほぼ等しい必要がある。ｘとｙの組成は、２次元電子ガスの特性から、０．２〜０．４が望ましい。 When the channel and the electric field control channel are depleted, they must have a space fixed charge with approximately the same surface density. In other words, it must have a charge due to the piezo effect and spontaneous polarization with the same surface density. Therefore, the compositions x and y of the Al x Ga 1-x N layer 2 and the Al y Ga 1-y N barrier layer 4 need to be substantially equal. The composition of x and y is preferably 0.2 to 0.4 from the characteristics of the two-dimensional electron gas.

また、他の電荷が存在しないようにする必要がある。特に、バッファー層には注意を要する。成長条件がきちんとしている場合には、ＡｌｘＧａ１−ｘＮ層２と同じ組成のバッファー層を用いれば良い。 Moreover, it is necessary to prevent other charges from being present. In particular, pay attention to the buffer layer. When the growth conditions are appropriate, a buffer layer having the same composition as that of the Al x Ga 1-x N layer 2 may be used.

しかし、例えば、サファイア基板上にバッファー層としてＧａＮ層を形成し、その上にＡｌｘＧａ１−ｘＮ層２を形成した場合には、バッファー層とＡｌｘＧａ１−ｘＮ層２の間に電荷が生じる場合がある。ＡｌｘＧａ１−ｘＮ層２が空乏層の長さに比較して十分に厚い場合や、バッファー層が薄くほとんど絶縁体である場合には問題がない。しかしながら、バッファー層が厚い場合には、ＧａＮバッファー層とＡｌｘＧａ１−ｘＮ層２の間にピエゾ効果によりプラスの空間電荷が発生する。よって、この場合は、ｐ型のドーピングにより補償して中性化する必要がある。高濃度のｐ型のドーピングは困難なので、ＧａＮバッファー層からＡｌｘＧａ１−ｘＮ層２にかけてある厚さの範囲で組成を徐々に変化させ、必要とするｐ型ドーピングの濃度を下げることができる。ＡｌＮバッファー層を用いる場合も同様である。ＡｌＮバッファー層とＡｌｘＧａ１−ｘＮ層２の間には、ピエゾ分極や自発分極によりマイナスの空間固定電荷が発生する。これに対しては、ｎ型のドーピングにより同様に補償する。 However, for example, when a GaN layer is formed as a buffer layer on a sapphire substrate, and an Al x Ga 1-x N layer 2 is formed thereon, the space between the buffer layer and the Al x Ga 1-x N layer 2 An electric charge may be generated. There is no problem when the Al x Ga 1-x N layer 2 is sufficiently thick compared to the length of the depletion layer, or when the buffer layer is thin and almost an insulator. However, when the buffer layer is thick, a positive space charge is generated between the GaN buffer layer and the Al x Ga 1-x N layer 2 due to the piezoelectric effect. Therefore, in this case, it is necessary to compensate and neutralize by p-type doping. Since high-concentration p-type doping is difficult, it is possible to gradually change the composition in a certain thickness range from the GaN buffer layer to the Al x Ga 1-x N layer 2 to lower the required p-type doping concentration. it can. The same applies when an AlN buffer layer is used. A negative space fixed charge is generated between the AlN buffer layer and the Al x Ga 1-x N layer 2 due to piezoelectric polarization or spontaneous polarization. This is similarly compensated by n-type doping.

ＡｌｘＧａ１−ｘＮ層２の厚さは、１から４μｍで良い。ＧａＮ層３の厚さは、チャンネルと電界制御チャンネル間の距離を決める。１０ｎｍ〜４０ｎｍ程度だとチャンネルのシート抵抗は下がるが、リサーフの効果は大きい。薄いと電子密度が大きく下がり素子抵抗が大きくなる。実施例１のように、ｎ型のチャンネルに対してゲート電極６と反対側の基板側に電界制御チャンネルがある場合には、チャンネルと電界制御チャンネルの距離が大きくしてもゲート電圧によってチャンネル電流を制御可能である。そのため電界制御チャンネル４０ｎｍ以上であっても良い。ＡｌｙＧａ１−ｙＮバリアー層４の厚さは、２０ｎｍ〜４０ｎｍで良い。表面のＳｉＮ膜は、電流コラプスを防ぐのに効果がある。また、耐圧が上がってくると、素子自身の耐圧よりも、素子表面の耐圧の方が低くなる。素子表面で放電が容易に発生する。図には示していないが、素子表面を酸化硅素膜等の耐圧の大きな膜で保護する。 The thickness of the Al x Ga 1-x N layer 2 may be 1 to 4 μm. The thickness of the GaN layer 3 determines the distance between the channel and the electric field control channel. If it is about 10 nm to 40 nm, the sheet resistance of the channel decreases, but the effect of RESURF is great. If it is thin, the electron density is greatly reduced and the element resistance is increased. When the electric field control channel is provided on the substrate side opposite to the gate electrode 6 with respect to the n-type channel as in the first embodiment, the channel current depends on the gate voltage even if the distance between the channel and the electric field control channel is increased. Can be controlled. Therefore, the electric field control channel may be 40 nm or more. The thickness of the Al y Ga 1-y N barrier layer 4 may be 20 nm to 40 nm. The surface SiN film is effective in preventing current collapse. Further, when the breakdown voltage increases, the breakdown voltage on the element surface becomes lower than the breakdown voltage of the element itself. Discharge occurs easily on the element surface. Although not shown in the figure, the surface of the element is protected with a film having a high breakdown voltage such as a silicon oxide film.

図２は実施例１の窒化物半導体ヘテロ接合トランジスタの変形例の構造を説明する図である。図２において、１は基板、２はＡｌｘＧａ１−ｘＮ層、３はＧａＮ層、４はＡｌｙＧａ１−ｙＮバリアー層、５はソース電極、６はゲート電極、７はドレイン電極、８はＳｉＮ膜、９はＧａＮ層、１０はＡｌｚＧａ１−ｚＮ障壁層である。この構造のＡｌＧａＮ／ＧａＮヘテロ接合電界効果型トランジスタは、障壁層を持つ構造とした変形である。図２に示す構造は、図１の構造とは異なり、チャンネルと電界制御チャンネルの間に、ＡｌｚＧａ１−ｚＮ障壁層１０を設けて、電子とホールが容易に移動しない構造としている。すなわち、この構造では、ｎ型チャンネル（３，４）より基板側に２次元状のｐ型電界制御チャンネル（２，９）があり、ソース電極５が電界制御チャンネル（２，９）に導通しており、このｎ型チャンネル（３，４）と電界制御チャンネル（２，９）の間に障壁層（１０）がある構造を持つ構成である。 FIG. 2 is a view for explaining the structure of a modification of the nitride semiconductor heterojunction transistor of the first embodiment. 2, reference numeral 1 denotes a substrate, 2 is Al x Ga 1-x N layer, 3 is GaN layer, Al y Ga 1-y N barrier layer 4, 5 is the source electrode, 6 denotes a gate electrode, 7 a drain electrode , 8 is a SiN film, 9 is a GaN layer, and 10 is an Al z Ga 1-z N barrier layer. The AlGaN / GaN heterojunction field effect transistor having this structure is a modification having a structure having a barrier layer. The structure shown in FIG. 2 is different from the structure of FIG. 1 in that an Al z Ga 1-z N barrier layer 10 is provided between the channel and the electric field control channel so that electrons and holes do not move easily. That is, in this structure, there is a two-dimensional p-type electric field control channel (2, 9) on the substrate side from the n-type channel (3, 4), and the source electrode 5 is conducted to the electric field control channel (2, 9). In this structure, there is a barrier layer (10) between the n-type channel (3, 4) and the electric field control channel (2, 9).

この構造においては、ＡｌｚＧａ１−ｚＮ障壁層１０の組成ｚにも依存するが、電子が走行するＧａＮ層３と、ホールが走行するＧａＮ層９の厚さは、１．５ｎｍ以上にする。それ以下では、ほぼ、電子とホールは、ＧａＮ層３やＧａＮ層９に閉じ込められずに、ＡｌｚＧａ１−ｚＮ障壁層１０に大きく広がることになる。一方、３ｎｍ以下ならば、量子井戸構造となり、効率よく閉じ込めが可能となる。実施例１と同様に、ここでの組成ｘとｙはほぼ等しい必要がある。２次元電子ガスチャンネルと２次元状のホールの密度は、ｚとｘの差、ｘ−ｚ、または、ｙ−ｚで決まる。この値が０．２〜０．４が良い。   In this structure, although depending on the composition z of the AlzGa1-zN barrier layer 10, the thicknesses of the GaN layer 3 in which electrons travel and the GaN layer 9 in which holes travel are 1.5 nm or more. Below that, almost all electrons and holes are not confined in the GaN layer 3 or the GaN layer 9 but greatly spread in the AlzGa1-zN barrier layer 10. On the other hand, if it is 3 nm or less, it becomes a quantum well structure and can be confined efficiently. Similar to Example 1, the compositions x and y here need to be approximately equal. The density of the two-dimensional electron gas channel and the two-dimensional hole is determined by the difference between z and x, xz, or yz. This value is preferably 0.2 to 0.4.

図３は、図２に示すトランジスタ構造のチャンネルと電界チャンネル部分のバンド構造を示す図である。トランジスタのチャンネルと電界制御チャンネルおよびその間に位置する障壁層のエネルギーバンドを示しており、ピエゾ分極や自発分極により形成された空間固定電荷ｑ１＞０とｑ２＞０、および距離等によって、電子とホールの密度が決まる。また、ｑ１＞ｑ２である。 FIG. 3 is a diagram showing a band structure of the channel and electric field channel portions of the transistor structure shown in FIG. The energy band of the transistor channel, the electric field control channel, and the barrier layer located between them is shown, and the space fixed charges q 1 > 0 and q 2 > 0 formed by piezo polarization or spontaneous polarization, and the distance etc. And the hole density is determined. Also, a q 1> q 2.

図４は実施例１の窒化物半導体ヘテロ接合トランジスタの別の変形例の構造を説明する図である。実施例１の窒化物半導体ヘテロ接合トランジスタの別の変形例を示している。この変形例のトランジスタ構造は、ｎ型チャンネル（３〜４）より基板側に２次元状のｐ型電界制御チャンネル（２〜９）があり、ソース電極５が電界制御チャンネル（２〜９）に導通しており、このｎ型チャンネル（３〜４）と電界制御チャンネル（２〜９）の間に障壁層（１０）がある構造のトランジスタ構造となっている。   FIG. 4 is a diagram for explaining the structure of another modification of the nitride semiconductor heterojunction transistor of the first embodiment. 6 shows another modification of the nitride semiconductor heterojunction transistor of the first embodiment. The transistor structure of this modification has a two-dimensional p-type electric field control channel (2-9) on the substrate side from the n-type channel (3-4), and the source electrode 5 serves as the electric field control channel (2-9). The transistor structure has a structure in which a barrier layer (10) is provided between the n-type channel (3-4) and the electric field control channel (2-9).

図４において、１は基板、２はＡｌｘＧａ１−ｘＮ層、３はＧａＮ層、４はＡｌｙＧａ１−ｙＮバリアー層、５はソース電極、６はゲート電極、７はドレイン電極、８はＳｉＮ膜、９はＧａＮ層である。１０はＡｌｚＧａ１−ｚＮ障壁層、１１はＡｌｖＧａ１−ｖＮ障壁層、１２はＡｌｗＧａ１−ｗＮ障壁層である。この変形例の構造は、チャンネルと電界制御チャンネルのシートキャリア密度が低い場合に、それを補償する構造である。単純にキャリア密度をあげるには、ＡｌｘＧａ１−ｘＮ層２と、ＡｌｙＧａ１−ｙＮバリアー層４のアルミ組成ｘとｙを等しいまま、大きくすれば良い。例えば、ｘ＝ｙ＝０．６などである。しかしながら、アルミ組成が大きいと、合金散乱等が発生する。そのため、チャンネルを構成するバリアー層のアルミ組成は、２０％から４０％程度にする必要がある。よって、ＡｌｖＧａ１−ｖＮ層１１とＡｌｗＧａ１−ｗＮ層１２を挿入して、それらの組成ｖとｗを０．２〜０．４に保ったまま、ＡｌｘＧａ１−ｘＮ層２とＡｌｙＧａ１−ｙＮバリアー層４の組成ｘとｙを、ｖとｗよりも大きくすれば良い。ＡｌｖＧａ１−ｖＮ層１１とＡｌｗＧａ１−ｗＮ層１２の厚さは、波動関数のしみ込みの厚さ程度にする。つまり１〜２ｎｍ以下が良い。 In FIG. 4, 1 is a substrate, 2 is an Al x Ga 1-x N layer, 3 is a GaN layer, 4 is an Al y Ga 1-y N barrier layer, 5 is a source electrode, 6 is a gate electrode, and 7 is a drain electrode. , 8 are SiN films, and 9 is a GaN layer. 10 is an Al z Ga 1-z N barrier layer, 11 is an Al v Ga 1-v N barrier layer, and 12 is an Al w Ga 1-w N barrier layer. The structure of this modification is a structure that compensates for the low sheet carrier density of the channel and the electric field control channel. In order to increase the carrier density simply, the aluminum compositions x and y of the Al x Ga 1-x N layer 2 and the Al y Ga 1-y N barrier layer 4 may be increased while being equal. For example, x = y = 0.6. However, when the aluminum composition is large, alloy scattering or the like occurs. Therefore, the aluminum composition of the barrier layer constituting the channel needs to be about 20% to 40%. Therefore, the Al v Ga 1-v N layer 11 and the Al w Ga 1-w N layer 12 are inserted, and the composition v and w are kept at 0.2 to 0.4, and the Al x Ga 1− the x N layer 2 and the Al y Ga 1-y N composition x and y of the barrier layer 4, v may be larger than the w. The thicknesses of the Al v Ga 1-v N layer 11 and the Al w Ga 1-w N layer 12 are set to be about the thickness of penetration of the wave function. That is, 1 to 2 nm or less is preferable.

（実施例２）
次に、同じくピエゾ分極と自発分極によってチャンネルを形成する場合であって、素子表面側にｐ型電界制御チャンネルを有し、ｐ型電界制御チャンネルに対して基板側に２次元電子ガスからなるチャンネルを有し、ｐ型電界制御チャンネルがゲート電極に接続している構造による実施例の窒化物半導体ヘテロ接合トランジスタについて説明する。 (Example 2)
Next, similarly, a channel is formed by piezo polarization and spontaneous polarization, which has a p-type electric field control channel on the element surface side, and a channel made of a two-dimensional electron gas on the substrate side with respect to the p-type electric field control channel. A nitride semiconductor heterojunction transistor according to an embodiment having a structure in which a p-type electric field control channel is connected to a gate electrode will be described.

図５は、本発明の実施例２の窒化物半導体ヘテロ接合トランジスタの構造を説明する図である。図５において、２１は基板、２２はＧａＮ層、２３はＡ１ｙＧａ１−ｙＮバリアー層、２４はＧａＮ層、２５はソース電極、２６はゲート電極、２７はドレイン電極、２８はＳｉＮ膜である。このトランジスタの層構造は、基板２１側から、ＧａＮ層２２、ＡｌｙＧａ１−ｙＮバリアー層２３、ＧａＮ層２４である。すなわち、２次元状のｐ型電界制御チャンネル（２３，２４）より基板側にｎ型チャンネル（２２，２３）があり、ゲート電極２６が電界制御チャンネル（２３，２４）に導通している構造を持つトランジスタ構造である。 FIG. 5 is a diagram illustrating the structure of a nitride semiconductor heterojunction transistor according to the second embodiment of the present invention. In FIG. 5, 21 is a substrate, 22 is a GaN layer, 23 is an A1 y Ga 1-y N barrier layer, 24 is a GaN layer, 25 is a source electrode, 26 is a gate electrode, 27 is a drain electrode, and 28 is a SiN film. is there. A layer structure of this transistor is a GaN layer 22, an Al y Ga 1-y N barrier layer 23, and a GaN layer 24 from the substrate 21 side. That is, there is an n-type channel (22, 23) on the substrate side of the two-dimensional p-type electric field control channel (23, 24), and the gate electrode 26 is electrically connected to the electric field control channel (23, 24). It has a transistor structure.

ゲート電極２６は、白金、ニッケル、パラジウムなどを用いる。これらの金属はｐ型層へのオーミックコンタクトにも用いられる金属である。電子が空乏化し電界が集中しているゲート端のドレイン側の部分を通して、ホールが排出されることが可能である。また、ドレイン電極２７では、電極より電子が供給され、ｐ型の電界制御チャンネルは空乏化しており、ホールはほとんど流れ込まない。しかしながら、電流が流れ込む構造とする場合には、ドレイン電極２７の下部および近辺のＧａＮ層２４が除去された構造とする。   For the gate electrode 26, platinum, nickel, palladium, or the like is used. These metals are also used for ohmic contacts to the p-type layer. Holes can be discharged through the drain-side portion of the gate end where electrons are depleted and the electric field is concentrated. In the drain electrode 27, electrons are supplied from the electrode, the p-type electric field control channel is depleted, and holes hardly flow. However, in the case of a structure in which current flows, the structure is such that the GaN layer 24 near and below the drain electrode 27 is removed.

２次元電子ガスからなるチャンネルは、ＧａＮ層２２とＡｌｙＧａ１−ｙＮバリアー層２３の間のヘテロ界面に形成される。また、ｐ型電界制御チャンネルは、ＡｌｙＧａ１−ｙＮ層２３とＧａＮ層２４の間のヘテロ界面に形成される。 A channel made of a two-dimensional electron gas is formed at the heterointerface between the GaN layer 22 and the Al y Ga 1-y N barrier layer 23. The p-type electric field control channel is formed at the heterointerface between the Al y Ga 1-y N layer 23 and the GaN layer 24.

バッファー層や、キャリアの面密度等についての制約は実施例１と同様である。ＡｌｙＧａ１−ｙＮバリアー層２３の厚さについては、薄い方が良い。表面は必要に応じて、酸化珪素等でカバーするのが良い。また絶縁性の高いフッ素系のオイル等でも良い。 The restrictions on the buffer layer, the surface density of the carrier, and the like are the same as in the first embodiment. The thickness of the Al y Ga 1-y N barrier layer 23 is preferably thinner. The surface is preferably covered with silicon oxide or the like as necessary. Alternatively, highly fluorinated oil or the like may be used.

図６は、図５に示す素子のドレイン電圧とドレイン電流の特性を示す図である。図５に示す実施例２の構造で、オン耐圧が２００Ｖ以上ある素子のドレイン電圧−電流特性が図６に示されている。素子構造は、（０００１）ｃ面サファイア基板上にＧａＮバッファー層を用いて、厚さ４μｍのノンドープＧａＮ層、厚さ１７ｎｍのＡｌｙＧａ１−ｙＮバリアー層（ｙ＝０．２５）、厚さ５ｎｍのノンドープＧａＮ層である。 FIG. 6 is a diagram showing the drain voltage and drain current characteristics of the element shown in FIG. FIG. 6 shows the drain voltage-current characteristics of an element having the ON breakdown voltage of 200 V or more in the structure of Example 2 shown in FIG. The device structure uses a GaN buffer layer on a (0001) c-plane sapphire substrate, a 4 μm thick non-doped GaN layer, a 17 nm thick Al y Ga 1-y N barrier layer (y = 0.25), a thickness It is a 5 nm thick non-doped GaN layer.

この層構造において、シート抵抗は５００〜６００Ω程度である。ソース〜ドレイン間隔が２μｍ、ゲート長が２μｍ、ゲート〜ドレイン間が７μｍである。この構造は、ＡｌｙＧａ１−ｙＮバリアー層２３の厚さが薄いため、リサーフの効果が高い。また、ＡｌｙＧａ１−ｙＮバリアー層との表面のＧａＮ層の間のホール密度は非常に薄くなっている。図６に示す特性図は、測定範囲が２００Ｖまでの測定機器を用いた結果を示している。このため、それ以上は測定できていない。ＡｌｙＧａ１−ｙＮバリアー層が薄いため、最大電流は３００ｍＡ／ｍｍ程度である。しかし、通常の素子でオン耐圧は５０〜１００Ｖ程度であり、２倍以上特性が改善できている。 In this layer structure, the sheet resistance is about 500 to 600Ω. The distance between the source and the drain is 2 μm, the gate length is 2 μm, and the distance between the gate and the drain is 7 μm. In this structure, since the thickness of the Al y Ga 1-y N barrier layer 23 is thin, the effect of RESURF is high. Moreover, the hole density between the GaN layer on the surface with the Al y Ga 1-y N barrier layer is very thin. The characteristic diagram shown in FIG. 6 shows the results using a measuring instrument with a measuring range up to 200V. For this reason, no further measurements were possible. Since the Al y Ga 1-y N barrier layer is thin, the maximum current is about 300 mA / mm. However, the on-withstand voltage of a normal element is about 50 to 100 V, and the characteristics can be improved more than twice.

図６に示す特性図において、Ｖｇが−３Ｖ以下で、ドレイン電圧が２００Ｖ近辺でドレイン電流が流れているのは、基板側のＧａＮ層中を流れているためである。基板側のＧａＮ層の抵抗は１０ＭΩ程度あるが、それでも流れていることが分かる。   In the characteristic diagram shown in FIG. 6, the reason why the drain current flows when Vg is −3 V or less and the drain voltage is around 200 V is because it flows in the GaN layer on the substrate side. Although the resistance of the GaN layer on the substrate side is about 10 MΩ, it can be seen that it still flows.

そのため、このような場合には、基板側のＧａＮ層に薄くｐドーピングを行うようにすると良い。チャンネル等の面密度に比較して十分に小さければ良い。数μｍのＧａＮ層に対しては、約１０１６ｃｍ−３以下ならば良い。 Therefore, in such a case, it is preferable to thinly p-dope the GaN layer on the substrate side. It is sufficient that the surface density of the channel or the like is sufficiently small. For a GaN layer of several μm, it may be about 10 16 cm −3 or less.

図７は、本発明の実施例２の窒化物半導体ヘテロ接合トランジスタの変形例の構造を説明する図である。窒化物半導体ヘテロ接合トランジスタの実施例２の変形例の構造を示している。図７において、２１は基板、２２はＧａＮ層、２４はＧａＮ層、２５はソース電極、２６はゲート電極、２７はドレイン電極、２８はＳｉＮ膜、２９はＡｌｘＧａ１−ｘＮバリアー層、３０はＡｌｙＧａ１−ｙＮバリアー層、３１はＡｌｚＧａ１−ｚＮバリアー層である。図７に示す実施例２の変形例のトランジスタ構造においては、チャンネルと電界制御チャンネルの間に設けられるバリアー層が、ＡｌｘＧａ１−ｘＮバリアー層２９、ＡｌｙＧａ１−ｙＮバリアー層３０、ＡｌｚＧａ１−ｚＮバリアー層３１の三層構造になっている。この構造は、チャンネルと電界制御チャンネルの間に、ホールと電子の障壁を高くする効果と、各チャンネル内のキャリア密度を補償する効果との両方を持つ。 FIG. 7 is a diagram illustrating the structure of a modification of the nitride semiconductor heterojunction transistor according to the second embodiment of the present invention. The structure of the modification of Example 2 of the nitride semiconductor heterojunction transistor is shown. In FIG. 7, 21 is a substrate, 22 is a GaN layer, 24 is a GaN layer, 25 is a source electrode, 26 is a gate electrode, 27 is a drain electrode, 28 is a SiN film, 29 is an Al x Ga 1-x N barrier layer, 30 is an Al y Ga 1-y N barrier layer, and 31 is an Al z Ga 1-z N barrier layer. In the transistor structure of the modification of the second embodiment shown in FIG. 7, the barrier layers provided between the channel and the electric field control channel are the Al x Ga 1-x N barrier layer 29 and the Al y Ga 1-y N barrier layer. 30 and an Al z Ga 1-z N barrier layer 31. This structure has both the effect of increasing the hole and electron barrier between the channel and the electric field control channel, and the effect of compensating the carrier density in each channel.

単に障壁層を大きくするだけならば、チャンネルと電界制御チャンネルの間にアルミ組成の大きなＡｌＧａＮ層バリアー層を設ければ良い。しかしながら、ヘテロ接合において大きな組成変化を行うと結晶の格子定数差が大きく、結晶欠陥が発生し、移動度等が低下する。そのため、図７に示すような構造を用いる。   If the barrier layer is simply increased, an AlGaN layer barrier layer having a large aluminum composition may be provided between the channel and the electric field control channel. However, if a large composition change is performed in the heterojunction, the crystal lattice constant difference is large, crystal defects are generated, and mobility and the like are reduced. Therefore, a structure as shown in FIG. 7 is used.

この構造においては、チャンネルはＧａＮ層２２とＡｌｘＧａ１−ｘＮバリアー層２９の接合面に形成され、電界制御チャンネルはＡｌｚＧａ１−ｚＮバリアー層３１とＧａＮ層２４の接合面に形成される。ＡｌｘＧａ１−ｘＮバリアー層２９の組成は、チャンネルの電気特性、例えばシート抵抗が最低になるようにする。例えば、ｘ＝０．２〜０．４にする。 In this structure, the channel is formed at the bonding surface between the GaN layer 22 and the Al x Ga 1-x N barrier layer 29, and the electric field control channel is formed at the bonding surface between the Al z Ga 1-z N barrier layer 31 and the GaN layer 24. It is formed. The composition of the Al x Ga 1-x N barrier layer 29 is such that the electrical properties of the channel, for example the sheet resistance, is minimized. For example, x = 0.2 to 0.4.

一方、ＡｌｙＧａ１−ｙＮバリアー層３０の組成ｙは、ｙ＞ｘとなるようにする。ＡｌｘＧａ１−ｘＮバリアー層２９の厚さが薄ければ、ＡｌｘＧａ１−ｘＮバリアー層２９とＡｌｙＧａ１−ｙＮバリアー層３０の間にチャンネルが形成されることはなく、その間に分極により形成されたプラスの空間固定電荷は、チャンネル内の電子を増やす働きをする。つまり、ＡｌｘＧａ１−ｘＮバリアー層２９とＡｌｙＧａ１−ｙＮバリアー層３０の接合面は、キャリア供給層として働く。 On the other hand, the composition y of the Al y Ga 1-y N barrier layer 30 is set so that y> x. If the thickness of the Al x Ga 1-x N barrier layer 29 is thin, a channel is not formed between the Al x Ga 1-x N barrier layer 29 and the Al y Ga 1-y N barrier layer 30. The positive space fixed charges formed by polarization in the meantime serve to increase electrons in the channel. That is, the joint surface between the Al x Ga 1-x N barrier layer 29 and the Al y Ga 1-y N barrier layer 30 functions as a carrier supply layer.

また、ｙ＞ｘであるため、ＡｌｙＧａ１−ｙＮバリアー層３０は電子とホールのバリアーとして働く。ここで、ｙ＝１の場合には、ＡｌＮを障壁層として用いることになる。ｚ＜ｙのときは、ＡｌｙＧａ１−ｙＮバリアー層３０とＡｌｚＧａ１−ｚＮバリアー層３１の界面にマイナスの空間固定電荷が発生し、ホールのキャリアを増やす働きがある。つまりキャリア供給層として作用する。 Further, since y> x, the Al y Ga 1-y N barrier layer 30 works as a barrier between electrons and holes. Here, when y = 1, AlN is used as the barrier layer. When z <y, a negative space fixed charge is generated at the interface between the Al y Ga 1-y N barrier layer 30 and the Al z Ga 1-z N barrier layer 31 to increase the number of hole carriers. That is, it acts as a carrier supply layer.

図８は、実施例２の窒化物半導体ヘテロ接合トランジスタの別の変形例の構造を示す図である。図９は、図８に示すトランジスタのチャンネルと電界制御チャンネルのエネルギーバンド図である。図８に示す変形例のトランジスタ構造は、図７の構造に、更に、ＡｌｖＧａ１−ｖＮバリアー層３２とＡｌｗＧａ１−ｗＮバリアー層３３を設けた構造となっており、図９に、そのバンド構造が示されている。ＧａＮ層２２とＧａＮ層２４の厚さは２〜４ｎｍにすれば、閉じ込めが効率よく行われる。チャンネルの二次元電子ガスは、ＧａＮ層２２に閉じ込められる。それにより、遮断領域におけるソース〜ドレイン間の暗電流を低減することができる。また、ｐ型電界制御チャンネル内のホールは、ＧａＮ層２４に閉じ込められる。 FIG. 8 is a diagram illustrating the structure of another variation of the nitride semiconductor heterojunction transistor of the second embodiment. FIG. 9 is an energy band diagram of the channel and electric field control channel of the transistor shown in FIG. The transistor structure of the modification shown in FIG. 8 is a structure in which an Al v Ga 1-v N barrier layer 32 and an Al w Ga 1-w N barrier layer 33 are further provided in the structure of FIG. 9 shows the band structure. If the thickness of the GaN layer 22 and the GaN layer 24 is 2 to 4 nm, confinement is performed efficiently. The two-dimensional electron gas of the channel is confined in the GaN layer 22. Thereby, the dark current between the source and the drain in the cutoff region can be reduced. Further, holes in the p-type electric field control channel are confined in the GaN layer 24.

チャンネル部分のチャンネルが空乏化した時のプラスの空間固定電荷の密度は、ＡｌｖＧａ１−ｖＮバリアー層３２とＡｌｙＧａ１−ｙＮバリアー層３０のアルミ組成の差ｙ−ｖで決まる。また、電界制御チャンネル部分の空乏化した時のマイナスの空間固定電荷の密度はＡｌｗＧａ１−ｗＮバリアー層３３とＡｌｙＧａ１−ｙＮバリアー層３０のアルミ組成の差ｙ−ｗで決まる。これは、実質的に等しい必要があることから、ｖ＝ｗである必要がある。 The density of the positive space fixed charge when the channel of the channel portion is depleted is determined by the difference y−v in the aluminum composition between the Al v Ga 1−v N barrier layer 32 and the Al y Ga 1−y N barrier layer 30. . The density of the negative space fixed charge when depleted of field control channel portion is Al w Ga 1-w N barrier layer 33 and the Al y Ga 1-y N difference aluminum composition barrier layer 30 y-w Determined. Since this needs to be substantially equal, it is necessary that v = w.

（実施例３）
図１０は、本発明の実施例３の窒化物半導体ヘテロ接合トランジスタの構造を示す図である。図１０において、４１は基板、４２はＡ１ｘＧａ１−ｘＮバリアー層、４３はＧａＮ層、４４はＡｌｙＧａ１−ｙＮバリアー層、４５はＧａＮ層である。４６はソース電極、４７はゲート電極、４８はドレイン電極、４９は絶縁膜である。この層構造は、チャンネルを上下から電界制御チャンネルで挟んだ構造である。素子の層構造は、基板４１、ＡｌｘＧａ１−ｘＮ層４２、ＧａＮ層４３、ＡｌｙＧａ１−ｙＮバリアー層４４、ＧａＮ層４５からなっている。チャンネルは、ＧａＮ層４３とＡｌｙＧａ１−ｙＮバリアー層４４のヘテロ界面に形成される。基板４１の側の電界制御チャンネルはＡｌｘＧａ１−ｘＮ層４２とＧａＮ層４３のヘテロ界面に形成される。素子表面側の電界制御チャンネルはＡｌｙＧａ１−ｙＮバリアー層４４とＧａＮ層４５のヘテロ界面に形成される。 (Example 3)
FIG. 10 is a diagram showing the structure of a nitride semiconductor heterojunction transistor according to the third embodiment of the present invention. In FIG. 10, reference numeral 41 denotes a substrate, 42 denotes an A1 x Ga 1-x N barrier layer, 43 denotes a GaN layer, 44 denotes an Al y Ga 1-y N barrier layer, and 45 denotes a GaN layer. 46 is a source electrode, 47 is a gate electrode, 48 is a drain electrode, and 49 is an insulating film. This layer structure is a structure in which a channel is sandwiched between upper and lower electric field control channels. The layer structure of the device includes a substrate 41, an Al x Ga 1-x N layer 42, a GaN layer 43, an Al y Ga 1-y N barrier layer 44, and a GaN layer 45. A channel is formed at the heterointerface between the GaN layer 43 and the Al y Ga 1-y N barrier layer 44. The electric field control channel on the substrate 41 side is formed at the hetero interface between the Al x Ga 1-x N layer 42 and the GaN layer 43. The electric field control channel on the element surface side is formed at the hetero interface between the Al y Ga 1-y N barrier layer 44 and the GaN layer 45.

表面層はＧａＮ層を用いるのが良い。それにより、アルミの酸化等による素子の劣化を防ぐことができる。ゲート下のソース側をリセス構造によりエッチングし、チャンネルを空乏化させる。さらに、チャンネルより基板側の電界制御チャンネルにより、より空乏化させる。これによって、ゲート電圧がかかってない状態で、ゲート下のチャンネルを空乏化し、ノーマリーオフ動作とすることができる。ゲート電極部分は、ＭＩＳ構造にする必要はない。しかしながら、最大電流を上げるためには、ソース電極側のリセス構造部には、ＭＩＳ構造を用いるのが望ましい。   The surface layer is preferably a GaN layer. Thereby, deterioration of the element due to oxidation of aluminum or the like can be prevented. The source side under the gate is etched by the recess structure to deplete the channel. Further, the depletion is further performed by the electric field control channel on the substrate side of the channel. As a result, in a state where no gate voltage is applied, the channel under the gate can be depleted and a normally-off operation can be performed. The gate electrode portion need not have a MIS structure. However, in order to increase the maximum current, it is desirable to use a MIS structure for the recess structure portion on the source electrode side.

一方ゲート電極４７のドレイン側は、ＧａＮ層４５に接続させる。これにより、ホールの排出と注入が可能なようにする。チャンネルと、電界制御チャンネルが空乏化した時の空間固定電荷の面密度を実質的に等しくするには、ｎ型のドーピングを用いる。チャンネル部分については、ヘテロ接合のＡｌｙＧａ１−ｙＮバリアー層４４側近辺にドーピングする。基板側の電界制御チャンネル部分についてはヘテロ接合のＡｌｘＧａ１−ｘＮ層４２側にドーピングする。素子表面側の電界制御チャンネルについては、ヘテロ接合のＡｌｙＧａ１−ｙＮバリアー層４４側にドーピングする。 On the other hand, the drain side of the gate electrode 47 is connected to the GaN layer 45. As a result, holes can be discharged and injected. In order to substantially equalize the surface density of the space fixed charge when the channel and the electric field control channel are depleted, n-type doping is used. The channel portion is doped in the vicinity of the Al y Ga 1-y N barrier layer 44 side of the heterojunction. The electric field control channel portion on the substrate side is doped on the side of the heterojunction Al x Ga 1-x N layer 42. The electric field control channel on the device surface side is doped on the heterojunction Al y Ga 1-y N barrier layer 44 side.

チャンネルに対して基板側と素子表面側にある二つの電界制御チャンネルに等しい面密度のドーピングを行う必要はない。ノーマリーオン化のためであれば、基板下側の電界制御チャンネルへより高い面密度のドーピングを行った方が効果的である。   It is not necessary to do the doping with the same surface density to the two electric field control channels on the substrate side and the device surface side with respect to the channel. For normally-on, it is more effective to dope a higher surface density into the electric field control channel below the substrate.

また、チャンネル部分にドーピングする必要がない場合もある。電界制御チャンネルにのみドーピングして、チャンネルと電界制御チャンネルが空乏化した時の空間固定電荷の面密度が実質的に等しくなれば良い。さらに、素子表面側の電界制御チャンネルにほとんどドーピングすることにより面密度を実質的に等しくすれば、ゲート下のリセス構造によりドーピング部分が除去されるので、ノーマリーオフ化が効果的に行える。   In some cases, it is not necessary to dope the channel portion. It is only necessary to dope only the electric field control channel so that the surface density of the space fixed charge when the channel and the electric field control channel are depleted is substantially equal. Furthermore, if the surface density is made substantially equal by almost doping the electric field control channel on the device surface side, the doped portion is removed by the recess structure under the gate, so that normally-off can be effectively performed.

以上、III族面が素子の表面側になる結晶方位の場合について述べたが、Ｖ族面が素子の上側になる場合についても、以上で述べた方法を応用することによりリサーフ構造を形成することが可能である。   The crystal orientation in which the group III surface is on the surface side of the element has been described above. However, the resurf structure can be formed by applying the above-described method also in the case where the group V surface is on the upper side of the element. Is possible.

また、二次元ホールガスをチャンネルとするｐ型チャンネルを用いる場合についても同様である。この場合については、実施例１〜実施例３の層構造を窒化ガリウム基板のＶ族面上に形成し、ソースとドレインに用いている電極材料とゲートに用いている電極材料を入れ替えられることにより、可能となる。   The same applies to the case where a p-type channel using a two-dimensional hole gas is used. In this case, the layer structure of Examples 1 to 3 is formed on the group V surface of the gallium nitride substrate, and the electrode material used for the source and drain and the electrode material used for the gate are interchanged. It becomes possible.

また、ピエゾ効果を用いないで、ｎチャンネルとｐ型層を形成することも可能である。この場合には、ｍ面やａ面の窒化ガリウム基板を用いれば良い。分極の方向は、基板表面と平行になり、その結果、ピエゾ効果により空間電荷が発生することがない。この場合において、ヘテロ接合に二次元電子ガスを作成する方法は、ＩｎＧａＡｓ系の電子デバイスにおける方法と同様である。ヘテロバリアー側にドーピングし、キャリア供給層を形成することにより、ヘテロ界面に二次元電子ガスが形成される。二次元ホールガスについても同様である。この場合においても、電子とホールのシートキャリア密度になるようにすれば良い。正確には、空乏化した時に発生する空間電荷が実質的に等しい密度になるようにする。   It is also possible to form an n-channel and a p-type layer without using the piezo effect. In this case, an m-plane or a-plane gallium nitride substrate may be used. The direction of polarization is parallel to the substrate surface, and as a result, no space charge is generated by the piezo effect. In this case, the method of creating the two-dimensional electron gas at the heterojunction is the same as the method in the InGaAs-based electronic device. By doping on the heterobarrier side and forming a carrier supply layer, a two-dimensional electron gas is formed at the heterointerface. The same applies to the two-dimensional hole gas. Even in this case, the sheet carrier density of electrons and holes may be set. To be precise, the space charges generated when depleted are made to have substantially the same density.

本発明による窒化物半導体ヘテロ接合トランジスタのリサーフ効果は、ヘテロ接合電界効果型トランジスタのみならず、ヘテロ接合バイポーラトランジスタにおいても応用可能である。具体的には、遮断領域において空乏層の発生するベースとコレクタ間に用いれば良い。そして、電界制御チャンネルが、エミッタまたはグランドに、直接または半導体層を介して電気的に導通しているリサーフ構造を用いれば耐圧を向上させることが可能である。あるいは、電界制御チャンネルが、ベースに、直接または半導体層を介して電気的に導通しているリサーフ構造でも良い。   The RESURF effect of the nitride semiconductor heterojunction transistor according to the present invention can be applied not only to a heterojunction field effect transistor but also to a heterojunction bipolar transistor. Specifically, it may be used between the base and the collector where a depletion layer is generated in the cutoff region. If the RESURF structure in which the electric field control channel is electrically connected to the emitter or ground directly or through the semiconductor layer is used, the breakdown voltage can be improved. Alternatively, a RESURF structure in which the electric field control channel is electrically connected to the base directly or via a semiconductor layer may be used.

次に、本発明による窒化物半導体ヘテロ接合トランジスタの実際のプロセスの方法を説明する。一例として、図５示すワイドバンドギャップ系半導体のへテロ接合電界効果トランジスタの製造プロセスは、以下の通りである。   Next, an actual process method of the nitride semiconductor heterojunction transistor according to the present invention will be described. As an example, the manufacturing process of the wide-bandgap semiconductor heterojunction field effect transistor shown in FIG. 5 is as follows.

基板にはサファイア（０００１）ｃ面を用いる。ＳｉＣやＧａＮなどの基板を用いても良い。ＧａＮ基板を用いる場合には、III族面が成長面である基板を用いる。   A sapphire (0001) c plane is used for the substrate. A substrate such as SiC or GaN may be used. When a GaN substrate is used, a substrate whose group III surface is the growth surface is used.

サファイア基板とＧａＮは格子定数の差が１６．３％と大きいためサファイア基板上に直接ＧａＮを成長すると多量の結晶欠陥がＧａＮ層に導入される。これを避けるためには基板とＧａＮ層の間に緩衝層をいれる。   Since the difference in lattice constant between the sapphire substrate and GaN is as large as 16.3%, a large amount of crystal defects are introduced into the GaN layer when GaN is grown directly on the sapphire substrate. In order to avoid this, a buffer layer is inserted between the substrate and the GaN layer.

ここで、ＡｌＮやＡｌＧａＮ等のバッファー層を用いると、バッファー層とその上のＧａＮ層の間にピエゾ効果によりマイナスの空間固定電荷が形成される可能性がある。そこで、低温ＧａＮバッファー層を用いる。   Here, when a buffer layer such as AlN or AlGaN is used, a negative space fixed charge may be formed between the buffer layer and the GaN layer thereon due to the piezoelectric effect. Therefore, a low temperature GaN buffer layer is used.

その上にノンドープＧａＮ層を２〜４μｍ程度成長する。ノンドープＧａＮ層の抵抗が低いと、ドレイン電流が完全に遮断しない。そのため、シート抵抗としては、１０ＭΩ程度以上のものを用いる。その上にアルミの組成比が２５％のＡｌＧａＮバリアーを１７ｎｍ成長する。合金散乱を防ぎ移動度を向上させるために、ＡｌＧａＮバリアー層と下地のＧａＮ層の間に１〜２ｎｍ程度の厚さのＡｌＮ層を挿入しても良い。さらにＡｌＧａＮバリアー層上にノンドープのＧａＮ層を５ｎｍ以上成長させる。   On top of this, a non-doped GaN layer is grown to about 2 to 4 μm. When the resistance of the non-doped GaN layer is low, the drain current is not completely cut off. Therefore, a sheet resistance of about 10 MΩ or more is used. An AlGaN barrier having an aluminum composition ratio of 25% is grown thereon by 17 nm. In order to prevent alloy scattering and improve mobility, an AlN layer having a thickness of about 1 to 2 nm may be inserted between the AlGaN barrier layer and the underlying GaN layer. Further, a non-doped GaN layer is grown on the AlGaN barrier layer by 5 nm or more.

以上のヘテロ接合電界効果型トランジスタ製造のための結晶構造ができたら、次にトランジスタ構造形成のためのパターニング段階に入る。   Once the crystal structure for manufacturing the above heterojunction field effect transistor is formed, the patterning step for forming the transistor structure is then started.

まず、フォトレジストを用いてメサの形状を作製する。ソース、ゲート、ドレインが並ぶ方向に１００μｍ、ゲート幅方向に５０μｍの長方形のメサでよい。ゲートの幅よりもメサの幅が広いとゲートの横を通って電流が流れてしまうため、ゲートの幅とメサの幅は同じ幅にする。このメサは、同じ基板上の他の素子と電気的に絶縁するためでもある。作製方法は、通常に用いられているステッパーを用いた露光方法を用いれば良い。その後、メサの形状になっているフォトレジストをマスクとして用いて、成長した基板をドライエッチングによりメサパターン状に加工する。   First, a mesa shape is produced using a photoresist. A rectangular mesa having a size of 100 μm in the direction in which the source, gate, and drain are arranged and 50 μm in the gate width direction may be used. If the width of the mesa is wider than the width of the gate, current flows through the side of the gate, so the width of the gate and the width of the mesa are the same. This mesa is also for electrical insulation from other elements on the same substrate. As a manufacturing method, an exposure method using a commonly used stepper may be used. Thereafter, the grown substrate is processed into a mesa pattern by dry etching using a photoresist in the shape of a mesa as a mask.

このメサエッチングにより同じ基板状の素子と素子の間が分離され、お互いの素子間に電流が流れないようになる。ドライエッチングは、例えば、電子サイクロトロン共鳴（ＥＣＲ）法を用いた塩素プラズマを用いて行う。ドライエッチングは、ウエットエッチング法に比べ、エッチングの異方性つまり垂直性があり、エッチング速度の制御が簡単である。エッチングレートは、エピタキシャル膜の結晶品質、塩素プラズマの圧力、加速エネルギーなどによって違うが一時間に５００〜７００ ｎｍである。５０ｎｍ程度エッチングして、ＡｌＧａＮバリアー層とその上のＧａＮ層を除去する。   By this mesa etching, elements on the same substrate are separated from each other, so that no current flows between the elements. The dry etching is performed using, for example, chlorine plasma using an electron cyclotron resonance (ECR) method. Compared with the wet etching method, the dry etching has etching anisotropy, that is, perpendicularity, and the etching rate is easily controlled. Although the etching rate varies depending on the crystal quality of the epitaxial film, the pressure of chlorine plasma, the acceleration energy, etc., it is 500 to 700 nm per hour. Etching is performed to about 50 nm to remove the AlGaN barrier layer and the GaN layer thereon.

素子分離については、塩素系のガスを用いたドライエッチング以外にもイオン注入によっても可能である。窒素イオン等を高速で打ち込むことにより、電気的に絶縁性を持たせて、素子分離を行えば良い。   The element isolation can be performed not only by dry etching using a chlorine-based gas but also by ion implantation. By isolating nitrogen ions or the like at a high speed, the elements may be electrically isolated from each other.

メサエッチング後、メサ以外の部分に絶縁膜を形成する。絶縁膜には、酸化硅素膜、窒化硅素膜等を用いることができる。メサの端で、ゲート電極がある部分は注意する。メサの側面のＧａＮ／ＡｌＧａＮ／ＧａＮ層構造にゲート電極が接すると、ゲートリーク電流が増加するので、メサ側面も絶縁膜によりカバーされるようにする。   After the mesa etching, an insulating film is formed in a portion other than the mesa. As the insulating film, a silicon oxide film, a silicon nitride film, or the like can be used. Be careful of the mesa edge where the gate electrode is located. When the gate electrode is in contact with the GaN / AlGaN / GaN layer structure on the side surface of the mesa, the gate leakage current increases, so that the mesa side surface is also covered with the insulating film.

その後、ソース電極とドレイン電極を形成する。ソース電極及びドレイン電極の電極メタルとしては、基板表面側から、Ｔｉ／Ａｌ／Ｎｉ／Ａｕ（３０／２２０／４０／５０ｎｍ）の構造を用いる。電極メタル蒸着には高真空電子ビーム蒸着法を用いる。電子ビーム蒸着後リフトオフ法でソース及びドレイン部分以外のメタルを除去する。リフトオフ用の溶液としてはアセトンを用いれば良い。   Thereafter, a source electrode and a drain electrode are formed. As the electrode metal of the source electrode and the drain electrode, a structure of Ti / Al / Ni / Au (30/220/40/50 nm) is used from the substrate surface side. High vacuum electron beam evaporation is used for electrode metal evaporation. After the electron beam evaporation, the metal other than the source and drain portions is removed by a lift-off method. Acetone may be used as the lift-off solution.

その後、電極メタルとＡｌＧａＮ／ＧａＮ層との合金化のためアニールを行う。アニールは高速のランプアニール法（ＲＴＡ）を用い、８００℃で３０秒間行なう。ただし、アニールの装置によって熱電対の指示が異なるなどの条件が違うため、条件出しを行う必要がある。   Thereafter, annealing is performed for alloying the electrode metal and the AlGaN / GaN layer. Annealing is performed at 800 ° C. for 30 seconds using a high-speed lamp annealing method (RTA). However, since conditions such as different thermocouple instructions differ depending on the annealing apparatus, it is necessary to determine the conditions.

次はゲート電極を形成する。ゲートのパターニングは、フォトリソグラフィ法を用いるが、ゲート長が短く微細パターンを用いる場合には電子ビームリソグラフィ法を用いる。例えば、ゲートの長さが２００ｎｍ以下の場合は、電子ビームリソグラフィ法を用いるとよい。ゲート電極メタルとしては、基板表面側から、Ｎｉ／Ａｕ（５０／２００ｎｍ）を用いる。ゲートメタルの形成にも高真空電子ビーム蒸着法を用いる。ゲート電極パターンのリフトオフにはアセトン溶液を用いれば良い。ゲート電極については、アニールは行なわない。その後必要に応じて、電極パッド等を金やメッキを用いて作成する。   Next, a gate electrode is formed. Photolithography is used for patterning the gate, but when the gate length is short and a fine pattern is used, electron beam lithography is used. For example, when the gate length is 200 nm or less, an electron beam lithography method may be used. As the gate electrode metal, Ni / Au (50/200 nm) is used from the substrate surface side. High vacuum electron beam evaporation is also used to form the gate metal. An acetone solution may be used for lift-off of the gate electrode pattern. The gate electrode is not annealed. Thereafter, if necessary, electrode pads or the like are formed using gold or plating.

本発明による窒化物半導体ヘテロ接合トランジスタは、高い耐圧特性を持つため、家庭用電源のインバータ、コンバータ等に使用可能である。横型素子での高耐圧化が可能であるため、例えば、他の電子部品と集積化が可能であり、家庭用ＤＣ電源のＡＣ−ＤＣ変換部等を小型化できる。また、高速動作が可能であり、省エネルギー化にも効果がある。   Since the nitride semiconductor heterojunction transistor according to the present invention has a high breakdown voltage characteristic, it can be used for an inverter, a converter and the like of a household power source. Since it is possible to increase the withstand voltage of the horizontal element, for example, it can be integrated with other electronic components, and the AC-DC conversion unit of a household DC power source can be downsized. In addition, high-speed operation is possible, which is effective for energy saving.

本発明の実施例１の窒化物半導体ヘテロ接合トランジスタの構造の説明図である。It is explanatory drawing of the structure of the nitride semiconductor heterojunction transistor of Example 1 of this invention. 実施例１の窒化物半導体ヘテロ接合トランジスタの変形例の構造を説明する図である。6 is a diagram illustrating a structure of a modified example of the nitride semiconductor heterojunction transistor of Example 1. FIG. 図２に示すトランジスタ構造のチャンネルと電界制御チャンネル部分のバンド構造を示す図である。FIG. 3 is a diagram illustrating a band structure of a channel and an electric field control channel portion of the transistor structure illustrated in FIG. 2. 実施例１の窒化物半導体ヘテロ接合トランジスタの別の変形例の構造を説明する図である。6 is a diagram illustrating the structure of another modification of the nitride semiconductor heterojunction transistor of Example 1. FIG. 本発明の実施例２の窒化物半導体ヘテロ接合トランジスタの構造を説明する図である。It is a figure explaining the structure of the nitride semiconductor heterojunction transistor of Example 2 of this invention. 図５に示す素子のドレイン電圧とドレイン電流の特性を示す図である。It is a figure which shows the characteristic of the drain voltage and drain current of the element shown in FIG. 本発明の実施例２の窒化物半導体ヘテロ接合トランジスタの変形例の構造を説明する図である。It is a figure explaining the structure of the modification of the nitride semiconductor heterojunction transistor of Example 2 of this invention. 実施例２の窒化物半導体ヘテロ接合トランジスタの別の変形例の構造を示す図である。FIG. 10 is a diagram showing a structure of another modification of the nitride semiconductor heterojunction transistor of Example 2. 図８に示すトランジスタ構造のチャンネルと電界制御チャンネル部分のバンド構造を示す図である。It is a figure which shows the band structure of the channel of a transistor structure shown in FIG. 8, and an electric field control channel part. 本発明の実施例３の窒化物半導体ヘテロ接合トランジスタの構造を説明する図である。It is a figure explaining the structure of the nitride semiconductor heterojunction transistor of Example 3 of this invention.

符号の説明Explanation of symbols

１：基板
２：ＡｌｘＧａ１−ｘＮ層
３：ＧａＮ層
４：ＡｌｙＧａ１−ｙＮバリアー層
５：ソース電極
６：ゲート電極
７：ドレイン電極
８：ＳｉＮ膜
９：ＧａＮ層
１０：ＡｌｚＧａ１−ｚＮ障壁層
１１：ＡｌｖＧａ１−ｖＮ障壁層
１２：ＡｌｗＧａ１−ｗＮ障壁層
２１：基板
２２：ＧａＮ層
２３：ＡｌｙＧａ１−ｙＮバリアー層
２４：ＧａＮ層
２５：ソース電極
２６：ゲート電極
２７：ドレイン電極
２８：ＳｉＮ膜
２９：ＡｌｘＧａ１−ｘＮバリアー層
３０：ＡｌｙＧａ１−ｙＮバリアー層
３１：ＡｌｚＧａ１−ｚＮバリアー層
３２：ＡｌｖＧａ１−ｖＮバリアー層
３３：ＡｌｗＧａ１−ｗＮバリアー層
４１：基板
４２：ＡｌｘＧａ１−ｘＮバリアー層
４３：ＧａＮ層
４４：ＡｌｙＧａ１−ｙＮバリアー層
４５：ＧａＮ層
４６：ソース電極
４７：ゲート電極
４８：ドレイン電極
４９：絶縁膜
1: Substrate 2: Al x Ga 1-x N layer 3: GaN layer 4: Al y Ga 1-y N barrier layer 5: Source electrode 6: Gate electrode 7: Drain electrode 8: SiN film 9: GaN layer 10: Al z Ga 1-z N barrier layer 11: Al v Ga 1-v N barrier layer 12: Al w Ga 1-w N barrier layers 21: substrate 22: GaN layer 23: Al y Ga 1-y N barrier layer 24 : GaN layer 25: source electrode 26: gate electrode 27: drain electrode 28: SiN film 29: Al x Ga 1-x N barrier layer 30: Al y Ga 1-y N barrier layer 31: Al z Ga 1-z N barrier layer 32: Al v Ga 1-v N barrier layer 33: Al w Ga 1-w N barrier layers 41: substrate 42: Al x Ga 1-x N barrier layer 43: GaN layer 44: Al y Ga 1-y N barrier layer 45: GaN layer 46: source electrode 47: gate electrode 48: drain electrode 49: insulating film

Claims (7)

窒化物半導体により構成されリサーフ効果を有するヘテロ接合トランジスタであって、
ＡｌＧａＮ／ＧａＮ、ＩｎＡｌＮ／ＧａＮ、ＡｌＧaＮ／ＩｎＧａＮの何れかのヘテロ接合を二つ含み、一方のヘテロ接合に形成された二次元キャリアガスの特性を持つｎ型またはｐ型のチャンネルと、他方のヘテロ接合に形成されチャンネルと異なる極性の二次元状キャリアを持つ電界制御チャンネルを有し、
電界制御チャンネルがソース電極に直接または半導体層を介して電気的に導通しており、
チャンネルと電界制御チャンネルが平行にかつ４００ｎｍ以下の距離に近接して配置され、
ピエゾ効果又はドーピングにより発生する空間固定電荷を制御することによって、ドレイン電流が飽和領域又は遮断領域となってチャンネルと電界制御チャンネルが空乏化したときにチャンネルと電界制御チャンネルにおいて同じ面密度の空間固定電荷が発生するようにした
ことを特徴とするヘテロ接合トランジスタ。 A heterojunction transistor having a RESURF effect composed of a nitride semiconductor,
An n-type or p-type channel having the characteristics of a two-dimensional carrier gas formed in one heterojunction, including two heterojunctions of AlGaN / GaN, InAlN / GaN, and AlGaN / InGaN, and the other heterojunction Having an electric field control channel formed in a junction and having a two-dimensional carrier of a polarity different from that of the channel;
The electric field control channel is electrically connected directly to the source electrode or through the semiconductor layer;
The channel and the electric field control channel are arranged in parallel and close to a distance of 400 nm or less ,
By controlling the space fixed charge generated by the piezo effect or doping, when the drain current becomes the saturation region or the blocking region and the channel and the electric field control channel are depleted, the channel and the electric field control channel have the same surface density space fixed. A heterojunction transistor characterized in that electric charge is generated . 請求項１に記載のヘテロ接合トランジスタであって、
電界制御チャンネルが、二次元キャリアガスの伝導特性を有する
ことを特徴とするヘテロ接合トランジスタ。 The heterojunction transistor according to claim 1,
A heterojunction transistor, wherein the electric field control channel has a two-dimensional carrier gas conduction characteristic. 請求項１または請求項２に記載のヘテロ接合トランジスタであって、
チャンネルと電界制御チャンネルの間に障壁層が位置しており、
この障壁層により、ホールと電子が走行している時に、ホールと電子がチャンネルから電界制御チャンネルへ放出されるまたは電界制御チャンネルからチャンネルへ放出されるのを防ぐようにした
ことを特徴とするヘテロ接合トランジスタ。 A heterojunction transistor according to claim 1 or claim 2,
A barrier layer is located between the channel and the electric field control channel,
The barrier layer, when the holes and electrons are traveling, that <br/> the holes and electrons are to prevent from being released from that is being or field control channel release from the channel to the electric field control channel to the channel Heterojunction transistor characterized. 請求項１乃至３のいずれかに記載のヘテロ接合トランジスタであって、
チャンネルと平行に位置しているキャリア供給層を有しており、
このキャリア供給層により、チャンネルと電界制御チャンネルが近接した場合に低減するチャンネルのキャリア密度を補償するようにした
ことを特徴とするヘテロ接合トランジスタ。 A heterojunction transistor according to any one of claims 1 to 3,
Having a carrier supply layer located parallel to the channel;
The carrier supply layer, heterojunction transistor, wherein the <br/> it to compensate for the carrier density of the channel to be reduced when the channel and the electric field control channel is close. 請求項１乃至４のいずれかに記載のヘテロ接合トランジスタであって、
電界制御チャンネルと平行に位置しているキャリア供給層を有しており、
このキャリア供給層により、チャンネルと電界制御チャンネルが近接した場合に低減する電界制御チャンネルのキャリア密度を補償するようにした
ことを特徴とするヘテロ接合トランジスタ。 A heterojunction transistor according to any one of claims 1 to 4,
A carrier supply layer positioned parallel to the electric field control channel;
The carrier supply layer, heterojunction transistor, wherein the <br/> it to compensate for the carrier density of the electric field control channel to reduce when the channel and the electric field control channel is close. リサーフ効果を有するヘテロ接合バイポーラトランジスタであって、
ＡｌＧａＮ／ＧａＮ、ＩｎＡｌＮ／ＧａＮ、ＡｌＧaＮ／ＩｎＧａＮの何れかのヘテロ接合を二つ含み、ベース電極とコレクタ電極の間に、一方のヘテロ接合に形成された二次元キャリアガスの特性を持つｎ型またはｐ型のチャンネルと、他方のヘテロ接合に形成されチャンネルと異なる極性の二次元状キャリアを持つ電界制御チャンネルを有しており、
電界制御チャンネルが、エミッタ電極またはグランド電極に、直接または半導体層を介して電気的に導通しており、
チャンネルと電界制御チャンネルが平行にかつ４００ｎｍ以下の距離に近接して配置され、
ピエゾ効果又はドーピングにより発生する空間固定電荷を制御することによって、ベース電極−コレクタ電極間の電流が遮断領域となってチャンネルと電界制御チャンネルが空乏化したときにチャンネルと電界制御チャンネルにおいて同じ面密度の空間固定電荷が発生するようにした
ことを特徴とするヘテロ接合バイポーラトランジスタ。 A heterojunction bipolar transistor having a RESURF effect,
N-type having two-dimensional carrier gas characteristics including two heterojunctions of any one of AlGaN / GaN, InAlN / GaN, and AlGaN / InGaN, and formed between the base electrode and the collector electrode at one heterojunction a p-type channel and an electric field control channel formed in the other heterojunction and having a two-dimensional carrier having a polarity different from that of the channel;
The electric field control channel is electrically connected to the emitter electrode or the ground electrode directly or through the semiconductor layer ;
The channel and the electric field control channel are arranged in parallel and close to a distance of 400 nm or less ,
By controlling the space fixed charge generated by the piezo effect or doping , the channel and the electric field control channel have the same surface density when the current between the base electrode and the collector electrode becomes a blocking region and the channel and the electric field control channel are depleted. A heterojunction bipolar transistor characterized by generating a fixed space charge. リサーフ効果を有するヘテロ接合バイポーラトランジスタであって、
ＡｌＧａＮ／ＧａＮ、ＩｎＡｌＮ／ＧａＮ、ＡｌＧaＮ／ＩｎＧａＮの何れかのヘテロ接合を二つ含み、ベース電極とコレクタ電極間に、一方のヘテロ接合に形成された二次元キャリアガスの特性を持つｎ型またはｐ型のチャンネルと、他方のヘテロ接合に形成されチャンネルと異なる極性の二次元状キャリアを持つ電界制御チャンネルを有しており、
電界制御チャンネルが、ベース電極に、直接または半導体層を介して電気的に導通しており、
チャンネルと電界制御チャンネルが平行にかつ４００ｎｍ以下の距離に近接して配置され、
ピエゾ効果又はドーピングにより発生する空間固定電荷を制御することによって、ベース電極−コレクタ電極間の電流が遮断領域となってチャンネルと電界制御チャンネルが空乏化したときにチャンネルと電界制御チャンネルにおいて同じ面密度の空間固定電荷が発生するようにした
ことを特徴とするヘテロ接合バイポーラトランジスタ。 A heterojunction bipolar transistor having a RESURF effect,
N-type or p-type that includes two heterojunctions of any one of AlGaN / GaN, InAlN / GaN, and AlGaN / InGaN, and has the characteristics of a two-dimensional carrier gas formed at one heterojunction between the base electrode and the collector electrode And an electric field control channel having a two-dimensional carrier with a polarity different from that of the channel formed in the other heterojunction,
The electric field control channel is electrically connected to the base electrode directly or through the semiconductor layer ;
The channel and the electric field control channel are arranged in parallel and close to a distance of 400 nm or less ,
By controlling the space fixed charge generated by the piezo effect or doping , the channel and the electric field control channel have the same surface density when the current between the base electrode and the collector electrode becomes a blocking region and the channel and the electric field control channel are depleted. A heterojunction bipolar transistor characterized by generating a fixed space charge.
JP2005328222A 2005-11-14 2005-11-14 Nitride semiconductor heterojunction transistor using RESURF structure Expired - Fee Related JP5182835B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005328222A JP5182835B2 (en) 2005-11-14 2005-11-14 Nitride semiconductor heterojunction transistor using RESURF structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005328222A JP5182835B2 (en) 2005-11-14 2005-11-14 Nitride semiconductor heterojunction transistor using RESURF structure

Publications (2)

Publication Number Publication Date
JP2007134608A JP2007134608A (en) 2007-05-31
JP5182835B2 true JP5182835B2 (en) 2013-04-17

Family

ID=38155998

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005328222A Expired - Fee Related JP5182835B2 (en) 2005-11-14 2005-11-14 Nitride semiconductor heterojunction transistor using RESURF structure

Country Status (1)

Country Link
JP (1) JP5182835B2 (en)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009001888A1 (en) * 2007-06-27 2008-12-31 Nec Corporation Field-effect transistor and multilayer epitaxial film for use in fabrication of the filed-effect transistor
JP4775859B2 (en) * 2007-08-24 2011-09-21 シャープ株式会社 Nitride semiconductor device and power conversion device including the same
JP5355959B2 (en) * 2008-08-08 2013-11-27 古河電気工業株式会社 Field effect transistor and method of manufacturing field effect transistor
JP5415806B2 (en) * 2009-03-31 2014-02-12 古河電気工業株式会社 Field effect transistor
JP5487749B2 (en) 2009-06-17 2014-05-07 富士通株式会社 Semiconductor device and manufacturing method thereof
WO2011004535A1 (en) * 2009-07-07 2011-01-13 日本電気株式会社 Field-effect transistor
JP5564842B2 (en) 2009-07-10 2014-08-06 サンケン電気株式会社 Semiconductor device
JP5530682B2 (en) 2009-09-03 2014-06-25 パナソニック株式会社 Nitride semiconductor device
JP2011082331A (en) * 2009-10-07 2011-04-21 National Institute Of Advanced Industrial Science & Technology Semiconductor element
KR101774933B1 (en) 2010-03-02 2017-09-06 삼성전자 주식회사 High Electron Mobility Transistor representing dual depletion and method of manufacturing the same
JP5079143B2 (en) * 2010-06-24 2012-11-21 ザ・ユニバーシティ・オブ・シェフィールド Semiconductor elements, field effect transistors and diodes
GB2482308A (en) 2010-07-28 2012-02-01 Univ Sheffield Super junction silicon devices
JP6050563B2 (en) * 2011-02-25 2016-12-21 富士通株式会社 Compound semiconductor device and manufacturing method thereof
JP5548910B2 (en) * 2011-05-26 2014-07-16 古河電気工業株式会社 Field effect transistor
JP5654512B2 (en) * 2012-03-26 2015-01-14 株式会社東芝 Nitride semiconductor device
JP2014078565A (en) 2012-10-09 2014-05-01 Advanced Power Device Research Association Semiconductor device
JP6064628B2 (en) * 2013-01-29 2017-01-25 富士通株式会社 Semiconductor device
JP6379358B2 (en) * 2013-07-25 2018-08-29 パナソニックＩｐマネジメント株式会社 Semiconductor device
GB201414885D0 (en) * 2014-08-21 2014-10-08 Univ Sheffield Optically controlled devices
JP6139494B2 (en) * 2014-11-17 2017-05-31 株式会社東芝 Nitride semiconductor device
JP5828435B1 (en) * 2015-02-03 2015-12-09 株式会社パウデック Semiconductor element, electric device, bidirectional field effect transistor, and mounting structure
US10126355B1 (en) * 2017-05-11 2018-11-13 Infineon Technologies Austria Ag Semiconductor probe test card with integrated hall measurement features
JP6639593B2 (en) * 2018-09-06 2020-02-05 ルネサスエレクトロニクス株式会社 Semiconductor device and method of manufacturing semiconductor device

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128559A (en) * 1985-11-29 1987-06-10 Fujitsu Ltd Semiconductor device
JP2001077353A (en) * 1999-06-30 2001-03-23 Toshiba Corp High electron mobility transistor and power amplifier
JP4663156B2 (en) * 2001-05-31 2011-03-30 富士通株式会社 Compound semiconductor device
JP2004335960A (en) * 2003-05-12 2004-11-25 Kri Inc Field effect transistor

Also Published As

Publication number Publication date
JP2007134608A (en) 2007-05-31

Similar Documents

Publication Publication Date Title
JP5182835B2 (en) Nitride semiconductor heterojunction transistor using RESURF structure
US8390029B2 (en) Semiconductor device for reducing and/or preventing current collapse
JP5334149B2 (en) Nitride semiconductor field effect transistor
JP5649112B2 (en) Field effect transistor
US9196614B2 (en) Inverted III-nitride P-channel field effect transistor with hole carriers in the channel
US10325997B2 (en) Vertical III-nitride semiconductor device with a vertically formed two dimensional electron gas
US8164117B2 (en) Nitride semiconductor device
JP5810293B2 (en) Nitride semiconductor device
EP2747145B1 (en) Field-effect transistor
US7985984B2 (en) III-nitride semiconductor field effect transistor
JP6229172B2 (en) Semiconductor device
US8344422B2 (en) Semiconductor device
JP5190923B2 (en) Nitride semiconductor transistor having GaN as channel layer and manufacturing method thereof
CN117317001A (en) Semiconductor device and manufacturing method thereof
JP2007201093A (en) Nitride semiconductor device
JP5779284B2 (en) Switching element
JP2010283048A (en) Heterojunction field-effect transistor and method of manufacturing the same
JP5721782B2 (en) Semiconductor device
JP5158470B2 (en) Manufacturing method of nitride semiconductor device
KR20110058332A (en) Enhancement nitride based semiconductor device employing floating gate structure
EP3405979B1 (en) Semiconductor device, electronic part, electronic apparatus, and method for fabricating semiconductor device
JP5732228B2 (en) Manufacturing method of nitride semiconductor device
JP2013074128A (en) Switching element

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080327

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120104

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120723

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130110

R150 Certificate of patent or registration of utility model

Ref document number: 5182835

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160125

Year of fee payment: 3

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees