JP5182284B2 - ベクトル処理装置 - Google Patents
ベクトル処理装置 Download PDFInfo
- Publication number
- JP5182284B2 JP5182284B2 JP2009504018A JP2009504018A JP5182284B2 JP 5182284 B2 JP5182284 B2 JP 5182284B2 JP 2009504018 A JP2009504018 A JP 2009504018A JP 2009504018 A JP2009504018 A JP 2009504018A JP 5182284 B2 JP5182284 B2 JP 5182284B2
- Authority
- JP
- Japan
- Prior art keywords
- vector
- register
- address
- data
- register bank
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30003—Arrangements for executing specific machine instructions
- G06F9/3004—Arrangements for executing specific machine instructions to perform operations on memory
- G06F9/30043—LOAD or STORE instructions; Clear instruction
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/80—Architectures of general purpose stored program computers comprising an array of processing units with common control, e.g. single instruction multiple data processors
- G06F15/8053—Vector processors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30098—Register arrangements
- G06F9/3012—Organisation of register space, e.g. banked or distributed register file
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/345—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes of multiple operands or results
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/34—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes
- G06F9/345—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes of multiple operands or results
- G06F9/3455—Addressing or accessing the instruction operand or the result ; Formation of operand address; Addressing modes of multiple operands or results using stride
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- Complex Calculations (AREA)
- Advance Control (AREA)
Description
前記複数のレジスタバンクはそれぞれ、前記データ要素を読み出す際の読み出し位置を指し示す読み出しポインタを有し、
前記読み出しポインタの開始位置を前記レジスタバンクごとに変えることを特徴とする。
102 命令発行制御部
103 ベクトル処理部
104 アドレス計算部
105 CPU入出力ポート
106 主記憶装置
107 主記憶入出力ポート
108 主記憶データ格納部
109 ベクトルパイプライン
110 クロスバ
111 ベクトル演算部
112−0〜112−7 レジスタバンク
113 読み出しポインタ
114 VL保持部
115 開始位置保持部
201 信号線
202 読み出しポインタ信号線
203 スタートアドレス保持部
204 パイプ番号保持部
205 オフセット計算回路
206 加算器
207 アドレス信号線
208 アドレス計算回路
401 信号線
402 スタートアドレス保持部
403 開始位置オフセット保持部
404 加算器
405 アドレス保持部
406 オフセット保持部
407 加算器
408 終了アドレス保持部
409 比較器
410 開始アドレス保持部
411 レジスタ
412 アドレス信号線
413 アドレス計算回路
601 信号線
602 スタートアドレス保持部
603 パイプラインオフセット
604 加算器
605 オフセット
606 加算器
607 アドレス信号線
608 アドレス計算回路
[構成の説明]
図6は、本発明の第1の実施形態としてのベクトルプロセッサの構成例を示すブロック図である。
まずベクトルストア処理時のベクトルレジスタの動作について説明する。
[構成の説明]
本発明の第2の実施形態としてのベクトル処理装置について説明する。
本発明の第2の実施形態の動作は、第1の実施形態の場合と同じである。
Claims (7)
- ベクトルレジスタを複数バンク化した複数のレジスタバンクと、該複数のレジスタバンクに対応した多重並列動作する複数の演算器とを有し、該複数の演算器は、該複数のレジスタバンクとそれぞれ接続され、該レジスタバンクに保持された複数のデータ要素からなるデータ列を処理の対象とする、ベクトル処理装置において、
前記複数のレジスタバンクはそれぞれ、命令語によって指定されたベクトルレジスタに対応する前記複数のデータ要素のうち一つを指し示す読みだしポインタを有し、前記読み出しポインタの開始位置を前記レジスタバンクごとに変えることを特徴とするベクトル処理装置。 - 前記読み出しポインタの読み出し開始位置として、前記レジスタバンクに付与された連続する番号を使用することを特徴とする請求項1記載のベクトル処理装置。
- 有効な要素数を示す値を保持するベクトル長保持部を、前記レジスタバンクごとに有し、
前記データ要素の読み出しごとに前記読み出しポインタの読み出し位置を示す値を増加し、前記読み出し位置を示す値が、前記ベクトル長保持部に保持された、有効な要素数の範囲を外れた場合に、前記読み出し位置を示す値をレジスタバンクの先頭要素に補正することを特徴とする請求項1又は2記載のベクトル処理装置。 - ベクトルストア命令の実行時に、対象となる前記ベクトルレジスタ内のデータ要素間で書き込みアドレスの重なりが存在しない場合に、前記読み出しポインタの開始位置を変えることを特徴とする請求項1から3のいずれか1項記載のベクトル処理装置。
- 同一マシンクロックで各レジスタバンクの出力値に対応するアドレスを一括して計算するアドレス計算回路を有し、
前記アドレス計算回路は、各レジスタバンクの読み出しポインタの読み出し位置を示す値を受け取ってアドレスを計算することを特徴とする請求項1から4のいずれか1項記載のベクトル処理装置。 - 同一マシンクロックで各レジスタバンクの出力値に対応するアドレスを一括して計算するアドレス計算回路を有し、
前記アドレス計算回路は、前記レジスタバンクごとのデータに対応した開始アドレスと終了アドレスを保持し、
前記レジスタバンクの前記読み出しポインタの読み出し位置を示す値が有効な要素数の範囲を外れ、前記読み出しポインタの読み出し位置を示す値を前記レジスタバンクの先頭要素に補正したときには、開始アドレスの値を用いて出力すべきアドレス値の補正を行うことを特徴とする請求項3又は4記載のベクトル処理装置。 - 前記複数のレジスタバンクから出力されるデータ要素群を記憶する主記憶装置を有し、
同一のマシンサイクルで前記複数のレジスタバンクからそれぞれデータ要素が出力され、
前記主記憶装置は同一のマシンサイクルで出力された前記データ要素群を一つの単位としてデータ格納部に格納することを特徴とする請求項1から6のいずれか1項に記載のベクトル処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009504018A JP5182284B2 (ja) | 2007-03-08 | 2008-03-07 | ベクトル処理装置 |
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007058560 | 2007-03-08 | ||
JP2007058560 | 2007-03-08 | ||
PCT/JP2008/054124 WO2008111500A1 (ja) | 2007-03-08 | 2008-03-07 | ベクトル処理装置 |
JP2009504018A JP5182284B2 (ja) | 2007-03-08 | 2008-03-07 | ベクトル処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2008111500A1 JPWO2008111500A1 (ja) | 2010-06-24 |
JP5182284B2 true JP5182284B2 (ja) | 2013-04-17 |
Family
ID=39759439
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009504018A Expired - Fee Related JP5182284B2 (ja) | 2007-03-08 | 2008-03-07 | ベクトル処理装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8316215B2 (ja) |
JP (1) | JP5182284B2 (ja) |
WO (1) | WO2008111500A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8422445B2 (en) | 2009-01-07 | 2013-04-16 | Lg Electronics Inc. | Method for transmitting pilot allocation information to user equipment in a multi-user multiple input multiple output system |
GB2543303B (en) * | 2015-10-14 | 2017-12-27 | Advanced Risc Mach Ltd | Vector data transfer instruction |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5513366A (en) * | 1994-09-28 | 1996-04-30 | International Business Machines Corporation | Method and system for dynamically reconfiguring a register file in a vector processor |
JPH11353305A (ja) * | 1998-05-27 | 1999-12-24 | Arm Ltd | ベクトルレジスタのアドレス指定 |
JP2005038185A (ja) * | 2003-07-15 | 2005-02-10 | Nec Computertechno Ltd | ベクトル処理装置 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59160267A (ja) * | 1983-03-02 | 1984-09-10 | Hitachi Ltd | ベクトル処理装置 |
JPS6027984A (ja) * | 1983-07-27 | 1985-02-13 | Hitachi Ltd | デ−タ処理装置 |
JP2547219B2 (ja) | 1987-09-16 | 1996-10-23 | 富士通株式会社 | ベクトルデータのアクセス制御装置及び方法 |
JPH06103491A (ja) | 1992-09-21 | 1994-04-15 | Omron Corp | 車両の走行監視装置 |
JP2001167084A (ja) | 1999-12-08 | 2001-06-22 | Nec Kofu Ltd | ベクトル演算処理装置及びベクトルデータ移送方法 |
US7797363B2 (en) * | 2004-04-07 | 2010-09-14 | Sandbridge Technologies, Inc. | Processor having parallel vector multiply and reduce operations with sequential semantics |
EP1812849B8 (en) * | 2004-11-03 | 2011-02-16 | Silicon Hive B.V. | Programmable data processing circuit that supports simd instruction |
US7447873B1 (en) * | 2005-11-29 | 2008-11-04 | Nvidia Corporation | Multithreaded SIMD parallel processor with loading of groups of threads |
-
2008
- 2008-03-07 JP JP2009504018A patent/JP5182284B2/ja not_active Expired - Fee Related
- 2008-03-07 WO PCT/JP2008/054124 patent/WO2008111500A1/ja active Application Filing
- 2008-03-07 US US12/529,892 patent/US8316215B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5513366A (en) * | 1994-09-28 | 1996-04-30 | International Business Machines Corporation | Method and system for dynamically reconfiguring a register file in a vector processor |
JPH11353305A (ja) * | 1998-05-27 | 1999-12-24 | Arm Ltd | ベクトルレジスタのアドレス指定 |
JP2005038185A (ja) * | 2003-07-15 | 2005-02-10 | Nec Computertechno Ltd | ベクトル処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2008111500A1 (ja) | 2010-06-24 |
US8316215B2 (en) | 2012-11-20 |
US20100064115A1 (en) | 2010-03-11 |
WO2008111500A1 (ja) | 2008-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5658556B2 (ja) | メモリ制御装置、及びメモリ制御方法 | |
CN108139989B (zh) | 配备有存储器中的处理和窄访问端口的计算机设备 | |
US10496540B2 (en) | Processor and control method of processor | |
JP2011060162A (ja) | メモリ制御装置 | |
US20030233511A1 (en) | Data transfer device and method for multidimensional memory | |
JP5182284B2 (ja) | ベクトル処理装置 | |
CN107408076B (zh) | 数据处理装置 | |
KR101234183B1 (ko) | 캐시 시스템 | |
JP5527340B2 (ja) | ベクトル処理装置およびベクトル処理方法 | |
JP5630281B2 (ja) | ベクトル命令制御回路及びリストベクトルの追い越し制御方法 | |
JP5055989B2 (ja) | メモリコントローラ | |
CN102405466A (zh) | 存储控制装置及其控制方法 | |
JP7476676B2 (ja) | 演算処理装置 | |
JP3961461B2 (ja) | ベクトル処理装置、および、ベクトル処理方法 | |
JP4918535B2 (ja) | キャッシュメモリ、キャッシュメモリ装置及び割当て方法 | |
JP5091548B2 (ja) | メモリシステム | |
WO2011033862A1 (ja) | 情報処理装置およびデータ転送方法 | |
CN102622318A (zh) | 一种存储器控制电路及其控制的向量数据寻址方法 | |
JP2012014436A (ja) | ダイレクトメモリアクセス制御装置及び方法 | |
US20230153261A1 (en) | Processor and arithmetic processing method | |
JP5968693B2 (ja) | 半導体装置 | |
JP6314083B2 (ja) | 半導体装置、メモリアクセス制御方法、及び半導体装置システム | |
JP2008305082A5 (ja) | ||
JP2006146340A (ja) | メモリ制御装置及びメモリ制御方法 | |
JP5505963B2 (ja) | ベクトル処理装置及びベクトル演算処理方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20101019 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101019 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110210 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121231 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5182284 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |