JP5181924B2 - 半導体発光素子及びその製造方法、並びに、下地に設けられた凸部、下地における凸部形成方法 - Google Patents
半導体発光素子及びその製造方法、並びに、下地に設けられた凸部、下地における凸部形成方法 Download PDFInfo
- Publication number
- JP5181924B2 JP5181924B2 JP2008212683A JP2008212683A JP5181924B2 JP 5181924 B2 JP5181924 B2 JP 5181924B2 JP 2008212683 A JP2008212683 A JP 2008212683A JP 2008212683 A JP2008212683 A JP 2008212683A JP 5181924 B2 JP5181924 B2 JP 5181924B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- convex
- plane
- compound semiconductor
- convex portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Weting (AREA)
- Semiconductor Lasers (AREA)
- Led Devices (AREA)
Description
H1={(WP−WA)/2}×tan(θ111B)
そして、活性層から凸部までの距離(H1)が短い場合、活性層で発生した光が凸部を構成する素子製造用基板に吸収され、光閉込め効果が不完全となり、発光効率(光出力/注入電流にて表されるスロープ効率)が低下してしまうといった問題がある。従って、現状では、例えば、活性層WAの幅を1.2μmとした場合、距離(H1)の最低値は約1.4μmである。
H2=(WP/2)×tan(θ111B)
そこで、図18の(A)に図示するように、凸部の高さ(H0)が低く、凸部の幅(WP)が広い、所謂低アスペクト比の凸部に基づきSDH型半導体レーザを製造した場合、図18の(B)に図示するように、活性層の側面に電流ブロック層を形成する余地が無くなってしまう場合がある。
(a)下地に、<110>方向と平行に延びるマスク層を形成した後、
(b)マスク層をエッチング用マスクとして用いて、エッチング液を用いたウェットエッチング法にて下地をエッチングし、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、側面の傾斜角がθUである凸部上層を形成し、次いで、
(c)エッチング液の温度を変えて、マスク層及び凸部上層の側面をエッチング用マスクとして用いて、下地をウェットエッチング法にて更にエッチングし、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、且つ、側面の傾斜角がθD(但し、θD≠θU)である凸部下層を形成する、
各工程から成る。
θD≦θ111B≦θU(但し、θD≠θU)
を満足する形態とすることができ、この場合、前記工程(b)におけるエッチング液の温度を、前記工程(c)におけるエッチング液の温度よりも高くすることが好ましい。尚、どの程度、エッチング温度を高くすべきかは、使用するエッチング液、エッチングすべき被エッチング材料に依存するので、各種の試験を行い、適宜、決定すればよい。以下においても同様である。
θU≦θ111B≦θD(但し、θD≠θU)
を満足する形態とすることができ、この場合、前記工程(b)におけるエッチング液の温度を、前記工程(c)におけるエッチング液の温度よりも低くすることが好ましい。尚、どの程度、エッチング温度を低くすべきかは、使用するエッチング液、エッチングすべき被エッチング材料に依存するので、各種の試験を行い、適宜、決定すればよい。以下においても同様である。
(A){100}面を主面として有する素子製造用基板の該主面に、素子製造用基板の<110>方向と平行に延びる凸部を形成し、次いで、
(B)凸部の頂面上に、第1導電型を有する第1化合物半導体層、活性層、及び、第2導電型を有する第2化合物半導体層が順次積層されて成る発光部を形成し、併せて、凸部が形成されていない素子製造用基板の主面の部分に、第1導電型を有する第1化合物半導体層、活性層、及び、第2導電型を有する第2化合物半導体層が順次積層されて成る積層構造体を形成し、その後、
(C)該積層構造体上に、発光部を構成する活性層の側面を少なくとも覆う電流ブロック層を形成する、
工程を具備し、
前記工程(A)は、
(a)素子製造用基板の主面に、<110>方向と平行に延びるマスク層を形成した後、
(b)マスク層をエッチング用マスクとして用いて、エッチング液を用いたウェットエッチング法にて素子製造用基板の主面をエッチングし、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、側面の傾斜角がθUである凸部上層を形成し、次いで、
(c)エッチング液の温度を変えて、マスク層及び凸部上層の側面をエッチング用マスクとして用いて、素子製造用基板の主面をウェットエッチング法にて更にエッチングし、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、且つ、側面の傾斜角がθD(但し、θD≠θU)である凸部下層を形成する、
各工程から成る。
θD≦θ111B≦θU(但し、θD≠θU)
を満足する形態とすることができ、この場合、前記工程(b)におけるエッチング液の温度を、前記工程(c)におけるエッチング液の温度よりも低くすることが好ましい。
HU/(HU+HD)≧0.5
好ましくは、
HU/(HU+HD)≧0.7
を満足することが望ましい。
(HU+HD)/WU≧0.4
好ましくは、
(HU+HD)/WU≧0.9
を満足することが望ましい。
凸部の形成工程は、
(a)第2化合物半導体層の頂面に、<110>方向と平行に延びるマスク層を形成した後、
(b)マスク層をエッチング用マスクとして用いて、エッチング液を用いたウェットエッチング法にて第2化合物半導体層を厚さ方向に一部分エッチングし、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、側面の傾斜角がθUである凸部上層を形成し、次いで、
(c)エッチング液の温度を変えて、マスク層及び凸部上層の側面をエッチング用マスクとして用いて、第2化合物半導体層を、厚さ方向に一部分、更にウェットエッチング法にてエッチングし、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、且つ、側面の傾斜角がθD(但し、θD≠θU)である凸部下層を形成する、
各工程から成る。
θD≦θ111B≦θU(但し、θD≠θU)
を満足する形態とすることができ、この場合、前記工程(b)におけるエッチング液の温度を、前記工程(c)におけるエッチング液の温度よりも高くすることが好ましい。
θU≦θ111B≦θD(但し、θD≠θU)
を満足する形態とすることができ、この場合、前記工程(b)におけるエッチング液の温度を、前記工程(c)におけるエッチング液の温度よりも低くすることが好ましい。
凸部下層及び凸部上層の2層構造を有し、
凸部上層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部下層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり、
凸部上層の側面の傾斜角をθU、凸部下層の側面の傾斜角をθD、凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θD≦θ111B≦θU(但し、θD≠θU)
を満足する。
凸部下層及び凸部上層の2層構造を有し、
凸部上層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部下層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり、
凸部上層の側面の傾斜角をθU、凸部下層の側面の傾斜角をθD、凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θU≦θ111B≦θD(但し、θD≠θU)
を満足する。
(イ){100}面を主面として有する素子製造用基板の該主面に設けられ、素子製造用基板の<110>方向と平行に延びる凸部、
(ロ)凸部の頂面上に、第1導電型を有する第1化合物半導体層、活性層、及び、第2導電型を有する第2化合物半導体層が順次積層されて成る発光部、並びに、
(ハ)凸部が形成されていない素子製造用基板の主面の部分に形成され、第1導電型を有する第1化合物半導体層、活性層、及び、第2導電型を有する第2化合物半導体層が順次積層されて成る積層構造体、並びに、該積層構造体上に形成され、発光部を構成する活性層の側面を少なくとも覆う電流ブロック層、
を具備しており、
凸部は、凸部下層及び凸部上層の2層構造を有し、
凸部上層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部下層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり、
凸部上層の側面の傾斜角をθU、凸部下層の側面の傾斜角をθD、凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θD≦θ111B≦θU(但し、θD≠θU)
を満足する。
凸部は、凸部下層及び凸部上層の2層構造を有し、
凸部上層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部下層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり、
凸部上層の側面の傾斜角をθU、凸部下層の側面の傾斜角をθD、凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θD≦θ111B≦θU(但し、θD≠θU)
を満足する。
凸部下層及び凸部上層の2層構造を有し、
凸部上層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部下層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
凸部上層を{110}面で切断したときの断面形状における底辺は、凸部下層を{110}面で切断したときの断面形状における上辺であり、
凸部上層の側面の傾斜角をθU、凸部下層の側面の傾斜角をθD、凸部の側面が(111)B面であるときの側面の傾斜角をθ111Bとしたとき、
θU≦θ111B≦θD(但し、θD≠θU)
を満足する。
θD<θ111B<θU
θD=θ111B<θU
θD<θ111B=θU
の3態様を含む。ここで、θ111Bの値は、具体的には、54.7度である。θ111B<θUの場合のθUの値として、56度乃至64度を挙げることができるし、θD<θ111Bの場合のθDの値として、46度乃至54度を挙げることができる。
θU<θ111B<θD
θU=θ111B<θD
θU<θ111B=θD
の3態様を含む。θ111B<θDの場合のθDの値として、56度乃至64度を挙げることができるし、θU<θ111Bの場合のθUの値として、46度乃至54度を挙げることができる。
HU/(HU+HD)≧0.5
を満足することに加えて、
0.1μm≦HU≦6μm
0.1μm≦HD≦3μm
より好ましくは、
0.1μm≦HD≦6μm
0.1μm≦WU≦2.5μm
一層好ましくは、
0.1μm≦HD≦3μm
0.1μm≦WU≦2.5μm
を満足することが望ましい。更には、上述したとおり、
HU/(HU+HD)≧0.7
を満足することに加えて、
0.1μm≦HU≦6μm
0.1μm≦HD≦3μm
より好ましくは、
0.1μm≦HD≦6μm
0.1μm≦WU≦2.5μm
一層好ましくは、
0.1μm≦HD≦3μm
0.1μm≦WU≦2.5μm
を満足することが望ましい。
(イ){100}面を主面として有する素子製造用基板110のこの主面に設けられ、素子製造用基板110の<110>方向(具体的には、例えば[011]方向であり、以下においても同様である)と平行に延びる凸部(突起部)111、
(ロ)凸部111の頂面上に、第1導電型(実施例1にあっては、具体的には、n型)を有する第1化合物半導体層121、活性層123、及び、第2導電型(実施例1にあっては、具体的には、p型)を有する第2化合物半導体層122が順次積層されて成る発光部120、並びに、
(ハ)凸部が形成されていない素子製造用基板110の主面の部分(素子製造用基板110の凹部面あるいは露出面と呼ぶ場合がある)に形成され、第1導電型(n型)を有する第1化合物半導体層121、活性層123、及び、第2導電型(p型)を有する第2化合物半導体層122が順次積層されて成る積層構造体120’、並びに、この積層構造体120’上に形成され、発光部120を構成する活性層123の側面を少なくとも覆う電流ブロック層140、
を具備している。そして、凸部111は、凸部下層111A及び凸部上層111Bの2層構造を有している。
θD≠θU
具体的には、
θD≦θ111B≦θU(但し、θD≠θU)
を満足する。より具体的には、
θD<θ111B<θU
を満足する。より一層具体的には、実施例1にあっては、θ111B=54.7度であり、θD=50度、θU=60度である。
HU/(HU+HD)≧0.5
(HU+HD)/WU≧0.4
を満足している。より具体的には、HU=2μm、HD=2μm、WU=4μmである。
(発光部の構成)
第2化合物半導体層122B・・・p−Al0.47Ga0.53As:Zn,Mg,C
第2化合物半導体層122A・・・p−Al0.4Ga0.6As:Zn,Mg,C
活性層123 ・・・[活性層−A]
第1化合物半導体層121 ・・・n−Al0.4Ga0.6As:Si
(電流ブロック部の構成)
埋込層131 ・・・p−Al0.47Ga0.53As:Zn,Mg,C
電流ブロック層140 ・・・n−Al0.47Ga0.53As:Si
電流ブロック層位置調整層130・・・p−Al0.47Ga0.53As:Zn,Mg,C
[活性層−A]
閉じ込め層 ・・・p−Al0.3Ga0.7As:Zn,Mg,C
閉じ込め層 ・・・i−Al0.3Ga0.7As
多重量子井戸構造・・・i−Al0.1Ga0.9As(井戸層)
i−Al0.3Ga0.7As(障壁層)及び
i−Al0.1Ga0.9As(井戸層)
閉じ込め層 ・・・i−Al0.3Ga0.7As
閉じ込め層 ・・・n−Al0.3Ga0.7As:Si
発光部120の側面から延びる{311}B結晶面領域(より具体的には、(31−1)B面及び(3−11)B面)、
素子製造用基板110の主面に沿って延びる{100}結晶面領域、及び、
{311}B結晶面領域と{100}結晶面領域との間に位置する{h11}B結晶面領域(より具体的には、(h1−1)B面及び(h−11)B面であり、ここで、hは4以上の整数である)、
から構成されている。尚、{h11}B結晶面領域(但し、hは4以上の整数)を、便宜上、高次の結晶面領域と呼ぶ場合がある。
先ず、{100}面を主面として有する素子製造用基板110のこの主面に、素子製造用基板110の<110>方向と平行に延びる凸部111を形成する。以下、この[工程−100]を、[工程−100A]〜[工程−100C]に分けて、説明する。
そのために、先ず、素子製造用基板110の主面に、<110>方向と平行に延びるマスク層161を形成する。あるいは又、下地に、<110>方向と平行に延びるマスク層161を形成する。具体的には、実施例1にあっては、CVD法にて素子製造用基板110の主面(下地)にSiO2から成るマスク層161を形成した後、リソグラフィ技術及びドライエッチング技術によって、{100}面を主面として有する素子製造用基板110のこの主面上に、<110>方向(より具体的には、[011]A方向)と平行に延びるマスク層161を形成する(図3の(A)参照)。
次いで、マスク層161をエッチング用マスクとして用いて、エッチング液を用いたウェットエッチング法にて素子製造用基板110の主面(露出した素子製造用基板110の主面の部分であり、下地でもある)をエッチングする。エッチング液として、クエン酸:純水:過酸化水素水=3:3:2(容積比)としたクエン酸過水を使用し、エッチング液を6〜9゜Cとしてウェットエッチングを行った。その結果、図3の(B)に示すように、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、側面111bの傾斜角がθUである凸部上層111Bを形成することができる。
次いで、エッチング液の温度を変えて、マスク層161及び凸部上層111Bの側面111bをエッチング用マスクとして用いて、素子製造用基板110の主面(下地)をウェットエッチング法にて更にエッチングする。具体的には、上述した組成のクエン酸過水を使用し、エッチング液を2〜5゜Cとしてウェットエッチングを行った。ところで、[工程−100B]にて得られた凸部上層111Bの側面111bはウェットエッチングにおけるエッチング安定結晶面であり、マスク層161及び凸部上層111Bの側面111bをエッチング用マスクとしてウェットエッチングを行うことができ、この[工程−100C]においては、凸部上層111Bの側面111bはエッチングされることが無い。こうして、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、且つ、側面111aの傾斜角がθD(但し、θD≠θU)である凸部下層111Aを形成することができる(図3の(C)参照)。尚、[工程−100B]におけるエッチング液の温度を、この[工程−100C]におけるエッチング液の温度よりも高くしたので、θD<θ111B<θUとなった。こうして、[011]A方向に延び、所望の頂面の幅と全体の高さを有する2重の台形状の凸部111を形成することができる。ここで、凸部111の幅方向は、[0−11]B方向に平行である。
次に、ウェットエッチング法に基づきマスク層161を除去した後、凸部111の頂面上に、第1導電型を有する第1化合物半導体層121、活性層123、及び、第2導電型を有する第2化合物半導体層122が順次積層されて成る発光部120を形成し、併せて、凸部111が形成されていない素子製造用基板110の主面の部分(凹部面,露出面)に、第1導電型を有する第1化合物半導体層121、活性層123、及び、第2導電型を有する第2化合物半導体層122が順次積層されて成る積層構造体120’を形成する。
その後、積層構造体120’上に、発光部120を構成する活性層123の側面を少なくとも覆う電流ブロック層140を形成する。具体的には、第2化合物半導体層122Bの形成に連続して、全面に、電流ブロック層位置調整層130をMOCVD法に基づき形成し、更に、例えば、電流ブロック層140を、順次、MOCVD法に基づき形成する(図6参照)。電流ブロック層140は、{111}B面上には結晶成長しない。また、電流ブロック層140の端面が、少なくとも活性層123の側面を覆うように、電流ブロック層140を形成する。このような構成、構造は、凸部上層111Bの頂面の幅WUと凸部111の高さ(HU+HD)、電流ブロック層位置調整層130の厚さを適切に選択することで達成することができる。このときの効果も、上述したとおりである。
次いで、全面に、埋込層131及びコンタクト層(キャップ層)132を、順次、MOCVD法に基づき形成する。尚、MOCVDを継続すると、やがて素子製造用基板110の凹部面の上方において結晶成長する化合物半導体から成る埋込層131が、自己成長停止している発光部120を完全に埋め尽くすようになる。その後、コンタクト層132上に第2電極152を真空蒸着法に基づき形成し、一方、素子製造用基板110を裏面側から適切な厚みにラッピングした後、第1電極151を真空蒸着法に基づき形成する。
その後、半導体発光素子を分離することによって、半導体発光素子を得ることができる。半導体発光素子を1つずつ分離してもよいし、多数個(例えば、4個、8個、16個、32個、64個等)を1群として纏めて、各群を相互に分離してもよい。
θD≠θU
具体的には、
θD≦θ111B≦θU(但し、θD≠θU)
を満足する。より具体的には、
θD<θ111B<θU
を満足し、より一層具体的には、実施例2にあっても、θ111B=54.7度であり、θD=50度、θU=60度である。
(1)電流ブロック層としての役割
(2)光閉じ込め制御層としての役割
の2つの役割を有する埋め込み構造の達成が可能となる。凹部を埋め込む化合物半導体層の結晶成長方法として、LPE法(液相成長法)、MOCVD法(有機金属化学的気相成長法)、MBE法(分子線エピタキシー法)、PPD法(Plasma Assisted Physical Deposition)を挙げることができる。
第2化合物半導体層222・・・p−Al0.47Ga0.53As:Zn,Mg,C
活性層223
多重量子井戸構造・・・i−Al0.3Ga0.7As(障壁層)
i−Al0.1Ga0.9As(井戸層)
i−Al0.3Ga0.7As(障壁層)
第1化合物半導体層221・・・n−Al0.4Ga0.6As:Se又はSi
先ず、周知の方法に基づき、{100}面を主面として有する素子製造用基板210のこの主面の上に、第1化合物半導体層221、活性層223及び第2化合物半導体層222から成り、第2化合物半導体層222の頂面が{100}面である発光部220を形成する。
次いで、第2化合物半導体層222の厚さ方向の一部分に、<110>方向と平行に延びる凸部211を形成する。以下、この[工程−210]を、[工程−210A]〜[工程−210C]に分けて、説明する。
具体的には、下地である第2化合物半導体層222の上に、<110>方向と平行に延びるマスク層261を基づき形成する。具体的には、実施例2にあっては、CVD法にて第2化合物半導体層222(下地)の上にSiO2から成るマスク層261を形成した後、リソグラフィ技術及びドライエッチング技術によって、下地である第2化合物半導体層222の上に、<110>方向(より具体的には、[011]A方向)と平行に延びるマスク層261を形成する(図9の(A)参照)。
次いで、マスク層261をエッチング用マスクとして用いて、エッチング液を用いたウェットエッチング法にて第2化合物半導体層222をエッチングする。実施例2にあっても、エッチング液として、クエン酸:純水:過酸化水素水=3:3:2(容積比)としたクエン酸過水を使用し、エッチング液を6〜9゜Cとしてウェットエッチングを行った。その結果、図9の(B)に示すように、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、側面211bの傾斜角がθUである凸部上層211Bを形成することができる。
次いで、エッチング液の温度を変えて、マスク層261及び凸部上層211Bの側面211bをエッチング用マスクとして用いて、下地である第2化合物半導体層222をウェットエッチング法にて更にエッチングする。具体的には、上述した組成のクエン酸過水を使用し、エッチング液を2〜5゜Cとしてウェットエッチングを行った。ところで、[工程−210B]にて得られた凸部上層211Bの側面211bはウェットエッチングにおけるエッチング安定結晶面であり、マスク層261及び凸部上層211Bの側面211bをエッチング用マスクとしてウェットエッチングを行うことができ、この[工程−210C]においては、凸部上層211Bの側面211bはエッチングされることが無い。こうして、{110}面で切断したときの断面形状が、底辺の長さが上辺の長さよりも長い等脚台形であり、且つ、側面211aの傾斜角がθD(但し、θD≠θU)である凸部下層211Aを形成することができる(図10参照)。尚、[工程−210B]におけるエッチング液の温度を、この[工程−210C]におけるエッチング液の温度よりも高くしたので、θD<θ111B<θUとなった。こうして、[011]A方向に延び、所望の頂面の幅と全体の高さを有する2重の台形状の凸部211を形成することができる。ここで、凸部211の幅方向は、[0−11]B方向に平行である。
その後、全面に、SiO2から成る絶縁膜212を形成し、凸部上層211Bの頂面の絶縁膜212を除去する。そして、露出した凸部上層211Bの頂面に、第2電極252を真空蒸着法に基づき形成し、一方、素子製造用基板210を裏面側から適切な厚みにラッピングした後、第1電極251を真空蒸着法に基づき形成する。
その後、半導体発光素子を分離することによって、半導体発光素子を得ることができる。半導体発光素子を1つずつ分離してもよいし、多数個(例えば、4個、8個、16個、32個、64個等)を1群として纏めて、各群を相互に分離してもよい。
θD≠θU
具体的には、
θU≦θ111B≦θD(但し、θD≠θU)
を満足する。より具体的には、
θU<θ111B<θD
を満足する。より一層具体的には、実施例3にあっては、θ111B=54.7度であり、θU=50度、θD=60度である。
(1)電流ブロック層としての役割
(2)光閉じ込め制御層としての役割
の2つの役割を有する埋め込み構造の達成が可能となる。
Claims (3)
- {100}面を頂面とする下地に設けられ、前記下地の<110>方向と平行に延びる凸部であって、
凸部下層及び凸部上層の2層構造を有し、
前記凸部上層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
前記凸部下層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
前記凸部上層を{110}面で切断したときの断面形状における前記底辺は、前記凸部下層を{110}面で切断したときの断面形状における前記上辺であり、
前記凸部上層の側面の傾斜角をθ U 、前記凸部下層の側面の傾斜角をθ D 、前記凸部の側面が(111)B面であるときの側面の傾斜角をθ 111B としたとき、
θ D ≦θ 111B ≦θ U (但し、θ D ≠θ U )
を満足する凸部を形成する方法であって、
(a)前記下地に、<110>方向と平行に延びるマスク層を形成した後、
(b)前記マスク層をエッチング用マスクとして用いて、エッチング液を用いたウェットエッチング法にて前記下地をエッチングし、前記凸部上層を形成し、次いで、
(c)前記エッチング液の温度を変えて、前記マスク層及び前記凸部上層の側面をエッチング用マスクとして用いて、前記下地をウェットエッチング法にて更にエッチングし、前記凸部下層を形成する、
各工程から成り、
前記工程(b)における前記エッチング液の温度は、前記工程(c)における前記エッチング液の温度よりも高い、下地における凸部形成方法。 - (A){100}面を主面として有する素子製造用基板の前記主面に、前記素子製造用基板の<110>方向と平行に延びる凸部であって、
凸部下層及び凸部上層の2層構造を有し、
前記凸部上層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
前記凸部下層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
前記凸部上層を{110}面で切断したときの断面形状における前記底辺は、前記凸部下層を{110}面で切断したときの断面形状における前記上辺であり、
前記凸部上層の側面の傾斜角をθ U 、前記凸部下層の側面の傾斜角をθ D 、前記凸部の側面が(111)B面であるときの側面の傾斜角をθ 111B としたとき、
θ D ≦θ 111B ≦θ U (但し、θ D ≠θ U )
を満足する凸部を形成し、次いで、
(B)前記凸部の頂面上に、第1導電型を有する第1化合物半導体層、活性層、及び、第2導電型を有する第2化合物半導体層が順次積層されて成る発光部を形成し、併せて、前記凸部が形成されていない前記素子製造用基板の前記主面の部分に、第1導電型を有する前記第1化合物半導体層、前記活性層、及び、第2導電型を有する前記第2化合物半導体層が順次積層されて成る積層構造体を形成し、その後、
(C)前記積層構造体上に、前記発光部を構成する前記活性層の側面を少なくとも覆う電流ブロック層を形成する、
工程を具備し、
前記工程(A)は、
(a)前記素子製造用基板の前記主面に、<110>方向と平行に延びるマスク層を形成した後、
(b)前記マスク層をエッチング用マスクとして用いて、エッチング液を用いたウェットエッチング法にて前記素子製造用基板の前記主面をエッチングし、前記凸部上層を形成し、次いで、
(c)前記エッチング液の温度を変えて、前記マスク層及び前記凸部上層の側面をエッチング用マスクとして用いて、前記素子製造用基板の前記主面をウェットエッチング法にて更にエッチングし、前記凸部下層を形成する、
各工程から成り、
前記工程(b)における前記エッチング液の温度は、前記工程(c)における前記エッチング液の温度よりも高い、半導体発光素子の製造方法。 - 第1化合物半導体層、活性層及び第2化合物半導体層から成り、前記第2化合物半導体層の頂面が{100}面である発光部を備えた半導体発光素子において、前記第2化合物半導体層の厚さ方向の一部分に、<110>方向と平行に延びる凸部であって、
凸部下層及び凸部上層の2層構造を有し、
前記凸部上層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
前記凸部下層を{110}面で切断したときの断面形状は、底辺の長さが上辺の長さよりも長い等脚台形であり、
前記凸部上層を{110}面で切断したときの断面形状における前記底辺は、前記凸部下層を{110}面で切断したときの断面形状における前記上辺であり、
前記凸部上層の側面の傾斜角をθ U 、前記凸部下層の側面の傾斜角をθ D 、前記凸部の側面が(111)B面であるときの側面の傾斜角をθ 111B としたとき、
θ D ≦θ 111B ≦θ U (但し、θ D ≠θ U )
を満足する凸部を形成する工程を含む、半導体発光素子の製造方法であって、
前記凸部の形成工程は、
(a)前記第2化合物半導体層の頂面に、<110>方向と平行に延びるマスク層を形成した後、
(b)前記マスク層をエッチング用マスクとして用いて、エッチング液を用いたウェットエッチング法にて前記第2化合物半導体層を厚さ方向に一部分エッチングし、前記凸部上層を形成し、次いで、
(c)前記エッチング液の温度を変えて、前記マスク層及び前記凸部上層の側面をエッチング用マスクとして用いて、前記第2化合物半導体層を、厚さ方向に一部分、更にウェットエッチング法にてエッチングし、前記凸部下層を形成する、
各工程から成り、
前記工程(b)における前記エッチング液の温度は、前記工程(c)における前記エッチング液の温度よりも高い、半導体発光素子の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008212683A JP5181924B2 (ja) | 2008-08-21 | 2008-08-21 | 半導体発光素子及びその製造方法、並びに、下地に設けられた凸部、下地における凸部形成方法 |
US12/461,409 US8138002B2 (en) | 2008-08-21 | 2009-08-11 | Semiconductor light-emitting element, fabrication method thereof, convex part formed on backing, and convex part formation method for backing |
CN2009101673722A CN101656210B (zh) | 2008-08-21 | 2009-08-21 | 半导体发光元件及其制造方法、凸起部分及其形成方法 |
US13/356,202 US8409893B2 (en) | 2008-08-21 | 2012-01-23 | Semiconductor light-emitting element, fabrication method thereof, convex part formed on backing, and convex part formation method for backing |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008212683A JP5181924B2 (ja) | 2008-08-21 | 2008-08-21 | 半導体発光素子及びその製造方法、並びに、下地に設けられた凸部、下地における凸部形成方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010050255A JP2010050255A (ja) | 2010-03-04 |
JP2010050255A5 JP2010050255A5 (ja) | 2011-08-04 |
JP5181924B2 true JP5181924B2 (ja) | 2013-04-10 |
Family
ID=41710424
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008212683A Active JP5181924B2 (ja) | 2008-08-21 | 2008-08-21 | 半導体発光素子及びその製造方法、並びに、下地に設けられた凸部、下地における凸部形成方法 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5181924B2 (ja) |
CN (1) | CN101656210B (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW201340397A (zh) * | 2012-03-23 | 2013-10-01 | Chi Mei Lighting Tech Corp | 發光二極體元件及其製造方法 |
TWI657563B (zh) * | 2015-12-15 | 2019-04-21 | 優顯科技股份有限公司 | 光電裝置及其製造方法 |
KR102135836B1 (ko) * | 2016-05-20 | 2020-07-21 | 루미레즈 엘엘씨 | 발광 디바이스를 위한 p형 층을 형성하는 방법 |
JP7171172B2 (ja) * | 2016-08-29 | 2022-11-15 | キヤノン株式会社 | 発光素子、発光素子アレイ、露光ヘッド、および、画像形成装置 |
CN108461388B (zh) * | 2018-03-26 | 2020-11-06 | 云谷(固安)科技有限公司 | 一种衬底结构、加工方法和显示装置 |
CN108847573B (zh) * | 2018-06-27 | 2021-06-01 | 湖北光安伦芯片有限公司 | 垂直腔面发射激光器及其制作方法 |
CN112366262B (zh) * | 2020-09-30 | 2021-10-08 | 华灿光电(浙江)有限公司 | 红光发光二极管芯片及其制作方法 |
CN113675722A (zh) * | 2021-07-14 | 2021-11-19 | 威科赛乐微电子股份有限公司 | 一种Cap layer层蚀刻优化方法 |
CN117637470A (zh) * | 2023-11-30 | 2024-03-01 | 山东大学 | 一种碳化硅器件双层金属的刻蚀方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS59190366A (ja) * | 1983-04-13 | 1984-10-29 | Nippon Telegr & Teleph Corp <Ntt> | 3−v族化合物結晶用化学エツチング液 |
JP3097557B2 (ja) * | 1996-05-20 | 2000-10-10 | 日本電気株式会社 | 半導体装置の製造方法 |
JP4154757B2 (ja) * | 1998-07-06 | 2008-09-24 | ソニー株式会社 | AlGaAs層の成長方法および半導体レーザの製造方法 |
JP2000243760A (ja) * | 1999-02-23 | 2000-09-08 | Nec Corp | 半導体装置の製造方法 |
JP2001007118A (ja) * | 1999-06-22 | 2001-01-12 | Nec Corp | 半導体装置及びその製造方法 |
JP2007088503A (ja) * | 2000-03-14 | 2007-04-05 | Sony Corp | 半導体発光素子 |
JP3684321B2 (ja) * | 2000-03-15 | 2005-08-17 | 株式会社ルネサステクノロジ | 半導体装置の製造方法 |
JP5082752B2 (ja) * | 2006-12-21 | 2012-11-28 | 日亜化学工業株式会社 | 半導体発光素子用基板の製造方法及びそれを用いた半導体発光素子 |
-
2008
- 2008-08-21 JP JP2008212683A patent/JP5181924B2/ja active Active
-
2009
- 2009-08-21 CN CN2009101673722A patent/CN101656210B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN101656210A (zh) | 2010-02-24 |
CN101656210B (zh) | 2011-10-26 |
JP2010050255A (ja) | 2010-03-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5181924B2 (ja) | 半導体発光素子及びその製造方法、並びに、下地に設けられた凸部、下地における凸部形成方法 | |
US8409893B2 (en) | Semiconductor light-emitting element, fabrication method thereof, convex part formed on backing, and convex part formation method for backing | |
JP5036617B2 (ja) | 窒化物系半導体発光素子 | |
US7813400B2 (en) | Group-III nitride based laser diode and method for fabricating same | |
JP6947386B2 (ja) | 半導体発光素子および半導体発光素子の製造方法 | |
US8822975B2 (en) | Method of manufacturing semiconductor laser, semiconductor laser, optical pickup, optical disk device, method of manufacturing semiconductor device, semiconductor device, and method of growing nitride type Group III-V compound semiconductor layer | |
JP2000244070A (ja) | 半導体装置および半導体発光素子 | |
JP2004111514A (ja) | 窒化物系半導体発光素子およびその製造方法 | |
JP4162560B2 (ja) | 窒化物系半導体発光素子 | |
JP4661929B2 (ja) | 半導体発光素子の製造方法 | |
JP2006005044A (ja) | 窒化物系半導体発光素子及びその製造方法 | |
US8134171B2 (en) | Method of manufacturing semiconductor device and semiconductor device | |
US7782919B2 (en) | Buried semiconductor laser and method for manufacturing the same | |
JP3469847B2 (ja) | 窒化物系半導体素子およびその製造方法 | |
JP2007049209A (ja) | 半導体光デバイス装置およびその製造方法 | |
US8530255B2 (en) | Method of manufacturing semiconductor laser, semiconductor laser, optical pickup, optical disk device, method of manufacturing semiconductor device, semiconductor device, and method of growing nitride type group III-V compound semiconductor layer | |
JP3963632B2 (ja) | 半導体光デバイス装置 | |
JP5024008B2 (ja) | 半導体発光素子及びその製造方法 | |
JP3889911B2 (ja) | 半導体発光装置およびその製造方法 | |
JP2000277863A (ja) | 半導体発光素子およびその製造方法 | |
JP4240854B2 (ja) | 窒化物系半導体発光素子およびその製造方法 | |
JPH0685396A (ja) | 半導体レーザ装置の製造方法 | |
JP2003124575A (ja) | 窒化物系半導体素子およびその製造方法 | |
JP2006041490A (ja) | 半導体レーザ素子及びその製造方法 | |
JP2001144374A (ja) | 半導体レーザ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110616 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110616 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20121003 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121119 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121231 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5181924 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160125 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |