JP5171996B2 - Power device - Google Patents
Power device Download PDFInfo
- Publication number
- JP5171996B2 JP5171996B2 JP2011133597A JP2011133597A JP5171996B2 JP 5171996 B2 JP5171996 B2 JP 5171996B2 JP 2011133597 A JP2011133597 A JP 2011133597A JP 2011133597 A JP2011133597 A JP 2011133597A JP 5171996 B2 JP5171996 B2 JP 5171996B2
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- wiring layer
- layer
- power device
- gan
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000010410 layer Substances 0.000 claims description 188
- 239000000758 substrate Substances 0.000 claims description 53
- 230000004888 barrier function Effects 0.000 claims description 42
- 239000011229 interlayer Substances 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 31
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical class [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 35
- 229910002601 GaN Inorganic materials 0.000 description 34
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 230000007774 longterm Effects 0.000 description 11
- 239000011368 organic material Substances 0.000 description 10
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 9
- 229910016570 AlCu Inorganic materials 0.000 description 7
- 238000005530 etching Methods 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 238000012360 testing method Methods 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- -1 GaN Chemical class 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
- H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0605—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits made of compound material, e.g. AIIIBV
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Junction Field-Effect Transistors (AREA)
Description
この発明は、パワーデバイスに関し、特にGaN系FETの配線構造に関する。 The present invention relates to a power device, particularly relates to a wiring structure of a GaN-based FET.
窒化ガリウムなどの化合物半導体は、シリコン半導体に比べて、電子移動度が高く、また、高温動作においても特性の変化が少なく、高耐圧の特性を有しているので、スイッチング装置などに用いられるパワーデバイスの材料として注目されている。特に、高耐圧、大電流動作が可能な小型半導体素子としての活用が望まれている。 Compound semiconductors such as gallium nitride have higher electron mobility than silicon semiconductors, and have little change in characteristics even at high temperature operation, and have high breakdown voltage characteristics. It is attracting attention as a material for devices. In particular, utilization as a small semiconductor device capable of high withstand voltage and large current operation is desired.
このような小型で、大電流動作が可能なGaN系FET(Field Effect Transistor:電界効果トランジスタ)において、ソース電極とドレイン電極およびゲート電極を接続する内部配線層では、高い信頼性を確保して、かつ、低コストで形成されるものが望まれている。 In such a small GaN FET (Field Effect Transistor) capable of operating at a high current, the internal wiring layer connecting the source electrode, the drain electrode and the gate electrode ensures high reliability, And what is formed at low cost is desired.
従来、パワーデバイスとしては、層間絶縁膜をポリイミドで形成し、コンタクト領域にコンタクトホールを形成して、そのコンタクトホール内にAuなどのプラグを形成したものがある(例えば、特開2003−142501号公報(特許文献1)参照)。 Conventionally, there is a power device in which an interlayer insulating film is formed of polyimide, a contact hole is formed in a contact region, and a plug such as Au is formed in the contact hole (for example, Japanese Patent Application Laid-Open No. 2003-142501). Publication (refer patent document 1)).
上記従来のパワーデバイスでは、コンタクトホール部での電流が集中する上に、高移動度を用いたGaNにおいては、ソース・ドレイン間の距離も短いことから多くのコンタクトホールを設けざるを得ず、コストが掛かることになる。 In the above conventional power device, the current in the contact hole portion is concentrated, and in GaN using high mobility, the distance between the source and the drain is also short, and thus many contact holes must be provided. It will be costly.
また、ポリイミドなどの有機絶縁膜を層間絶縁膜として用いる場合には、有機材料であるために変質が避けられず、長期信頼性が得られないという問題がある。 Further, when an organic insulating film such as polyimide is used as an interlayer insulating film, since it is an organic material, there is a problem that deterioration cannot be avoided and long-term reliability cannot be obtained.
また、本発明者らが鋭意検討したところ、有機材料と絶縁膜との密着性や有機材料と金属配線との密着性が悪く、膜剥がれの問題を引き起こすことがあることが明らかになった。このような有機材料と絶縁膜との密着性や有機材料と金属配線との密着性を上げるために、通常用いられる逆スパッタにより密着面の表面積を増加させる方法は、有機材料が変質してしまうので使用することができない。 Further, as a result of intensive studies by the present inventors, it has been found that the adhesion between the organic material and the insulating film and the adhesion between the organic material and the metal wiring are poor, which may cause a problem of film peeling. In order to increase the adhesion between the organic material and the insulating film and the adhesion between the organic material and the metal wiring, the method of increasing the surface area of the adhesion surface by reverse sputtering, which is usually used, changes the organic material. So can not be used.
また、上記従来のパワーデバイスにおいてSiO2膜を層間絶縁膜として用いる場合には、図10に示すように、層間絶縁膜110に形成されたコンタクトホール部110aは、基板平面に対して略垂直な側壁Wを有する。このようなコンタクトホール部110a内および層間絶縁膜110上にスパッタリングにより金属(AlまたはAlCuなど)を堆積して配線層112を形成するとき、コンタクトホール部110aの側壁Wに金属が堆積しにくいため、側壁W部分の配線層112の膜厚が薄くなる。このため、配線層の膜厚の薄い部分は、エレクトロマイグレーションが生じやすいウィークポイントとなり、エレクトロマイグレーションの耐性が低下して長期信頼性が劣るという問題がある。
Further, when the SiO 2 film is used as an interlayer insulating film in the conventional power device, the
そこで、この発明の課題は、膜剥がれの要因となる有機材料を用いることなく、エレクトロマイグレーションの耐性と長期信頼性を向上できるパワーデバイスを提供することにある。 Accordingly, an object of the present invention, without using an organic material which causes film peeling is to provide a power device that can improve resistance and long-term reliability of electromigration.
上記課題を解決するため、この発明のパワーデバイスは、
基板と、
上記基板上に形成されたGaN系半導体層と、
上記GaN系半導体層上に形成されているか、または、上記GaN系半導体層の上部に少なくとも一部が埋め込まれるように形成された電極と、
上記GaN系半導体層上に形成された酸化シリコンまたは酸窒化シリコンからなる層間絶縁膜と、
上記電極の少なくとも一部の領域上かつ上記層間絶縁膜に形成され、上記基板平面に対して略垂直な第1の側壁を有する第1コンタクトホール部と、
上記第1コンタクトホール部の上記第1の側壁の上縁から上側に向かって徐々に広がるように上記層間絶縁膜に形成され、上記基板平面に対して傾斜した第2の側壁を有する第2コンタクトホール部と、
上記第1コンタクトホール部内と上記第2コンタクトホール部内および上記層間絶縁膜上に形成された配線層と
を備え、
上記配線層は、上記第1コンタクトホール部において上記第1の側壁の上記基板厚さ方向の寸法よりも膜厚が厚いと共に、
上記配線層は、第1バリア層と第1配線層と第2バリア層と第2配線層および第3バリア層が上記第1バリア層から順に積層された多層構造の配線層であり、
上記第1配線層は、少なくとも上記第1コンタクトホール部において上記第1の側壁の上記基板厚さ方向の寸法よりも膜厚が厚いことを特徴とする。
In order to solve the above problems, the power device of the present invention is:
A substrate,
A GaN-based semiconductor layer formed on the substrate;
An electrode formed on the GaN-based semiconductor layer, or formed to be at least partially embedded in the upper portion of the GaN-based semiconductor layer;
An interlayer insulating film made of silicon oxide or silicon oxynitride formed on the GaN-based semiconductor layer;
A first contact hole portion formed on at least a part of the electrode and in the interlayer insulating film and having a first sidewall substantially perpendicular to the substrate plane;
A second contact formed on the interlayer insulating film so as to gradually spread upward from the upper edge of the first side wall of the first contact hole portion and having a second side wall inclined with respect to the substrate plane. The hall,
A wiring layer formed in the first contact hole portion and in the second contact hole portion and on the interlayer insulating film;
The wiring layer is thicker than the dimension of the first sidewall in the substrate thickness direction in the first contact hole portion ,
The wiring layer is a wiring layer having a multilayer structure in which a first barrier layer, a first wiring layer, a second barrier layer, a second wiring layer, and a third barrier layer are sequentially stacked from the first barrier layer,
The first wiring layer is characterized in that the film thickness is larger than the dimension of the first side wall in the substrate thickness direction at least in the first contact hole portion .
ここで、GaN系半導体層とは、GaN(窒化ガリウム)をベースとした混晶材料からなる半導体層であり、GaN、AlGaN、InGaN、AlInGaN等の化合物を含むものである。 Here, the GaN-based semiconductor layer is a semiconductor layer made of a mixed crystal material based on GaN (gallium nitride), and includes a compound such as GaN, AlGaN, InGaN, or AlInGaN.
上記構成によれば、第1,第2コンタクトホール部内および層間絶縁膜上に、少なくとも第1コンタクトホール部において第1の側壁の基板厚さ方向の寸法よりも膜厚が厚い配線層を形成することによって、膜厚の厚い層間絶縁膜にできると共に、均一な厚さの配線層にすることができ、第1コンタクトホール部の第1の側壁および第2コンタクトホール部の第2の側壁において、配線層に膜厚の薄い部分が形成されないので、膜厚の薄い配線層部分に生じやすいエレクトロマイグレーションを効果的に抑制できる。したがって、膜剥がれの要因となる有機材料を層間絶縁膜に用いることなく、エレクトロマイグレーションの耐性と長期信頼性を向上できる。 According to the above configuration, the wiring layer having a thickness larger than the dimension of the first sidewall in the substrate thickness direction is formed at least in the first contact hole portion in the first and second contact hole portions and on the interlayer insulating film. Thus, a thick interlayer insulating film can be formed and a wiring layer with a uniform thickness can be formed. On the first side wall of the first contact hole part and the second side wall of the second contact hole part, Since a thin portion is not formed in the wiring layer, electromigration that tends to occur in the thin wiring layer portion can be effectively suppressed. Therefore, it is possible to improve electromigration resistance and long-term reliability without using an organic material that causes film peeling for the interlayer insulating film.
特に、パワーデバイスとして、高耐圧で大電流,高温動作が可能なGaN系半導体を用いたFETでは、ソース電極やドレイン電極に接続される配線層の電流密度が高くかつ高温動作となるので、エレクトロマイグレーションが発生しやすくなるが、この発明の効果が極めて有効である。 In particular, an FET using a GaN-based semiconductor capable of operating at a high voltage, a large current, and a high temperature as a power device has a high current density in a wiring layer connected to a source electrode and a drain electrode and operates at a high temperature. Although migration tends to occur, the effect of the present invention is extremely effective.
また、第1バリア層と第1配線層と第2バリア層と第2配線層および第3バリア層が第1バリア層から順に積層された多層構造の配線層を、第1,第2コンタクトホール部内および層間絶縁膜上に形成することによって、第1コンタクトホール部内から第2コンタクトホール部を介して層間絶縁膜上に急な段差なしに配線層が引き出されるので、配線層の多層構造が乱れてバリア層が途切れたり薄くなったりすることがなく、第1配線層および第2配線層において上方向または下方向への配線層材料の拡散を第1〜第3バリア層により確実に抑制でき、エレクトロマイグレーションの耐性と長期信頼性をさらに向上できる。 In addition , the first and second contact holes are formed with a multilayered wiring layer in which the first barrier layer, the first wiring layer, the second barrier layer, the second wiring layer, and the third barrier layer are sequentially stacked from the first barrier layer. By forming the wiring layer on the interlayer insulating film and the interlayer insulating film, the wiring layer is drawn out from the first contact hole part to the interlayer insulating film through the second contact hole part without a steep step, so that the multilayer structure of the wiring layer is disturbed. The barrier layer is not interrupted or thinned, and the diffusion of the wiring layer material upward or downward in the first wiring layer and the second wiring layer can be reliably suppressed by the first to third barrier layers, Electromigration resistance and long-term reliability can be further improved.
また、一実施形態のパワーデバイスでは、
上記第1コンタクトホール部の上記第1の側壁の上記基板厚さ方向の寸法は、上記第2コンタクトホール部の上記第2の側壁の上記基板厚さ方向の寸法よりも小さい。
In the power device of one embodiment,
The dimension of the first side wall of the first contact hole portion in the substrate thickness direction is smaller than the dimension of the second side wall of the second contact hole portion in the substrate thickness direction.
上記実施形態によれば、第1コンタクトホール部の第1の側壁の基板厚さ方向の寸法を、第2コンタクトホール部の第2の側壁の基板厚さ方向の寸法よりも小さくすることによって、基板平面に対して略垂直な第1コンタクトホール部の第1の側壁において配線層に膜厚の薄い部分が形成されないように確実にできる。 According to the embodiment, by making the dimension of the first sidewall of the first contact hole portion in the substrate thickness direction smaller than the dimension of the second sidewall of the second contact hole portion in the substrate thickness direction, It can be ensured that a thin portion is not formed in the wiring layer on the first side wall of the first contact hole portion substantially perpendicular to the substrate plane.
また、一実施形態のパワーデバイスでは、
上記電極は、上記GaN系半導体層上に互いに間隔をあけて形成されているか、または、上記GaN系半導体層の上部に少なくとも一部が埋め込まれるように互いに間隔をあけて形成されたソース電極およびドレイン電極と、上記GaN系半導体層上かつ上記ソース電極と上記ドレイン電極との間に形成されたゲート電極を含み、
上記ソース電極に上記第1,第2コンタクトホール部を介して接続された上記配線層は、上記ソース電極側から上記ゲート電極側に向かって上記ゲート電極の上方かつ上記層間絶縁膜上に延在するように形成された部分がフィールドプレート部を兼ねる。
In the power device of one embodiment,
The electrodes are formed on the GaN-based semiconductor layer so as to be spaced from each other, or the source electrodes are formed so as to be spaced apart from each other so as to be at least partially embedded in the upper portion of the GaN-based semiconductor layer. A drain electrode; and a gate electrode formed on the GaN-based semiconductor layer and between the source electrode and the drain electrode,
The wiring layer connected to the source electrode through the first and second contact hole portions extends above the gate electrode and on the interlayer insulating film from the source electrode side toward the gate electrode side. The portion formed to serve as the field plate portion.
上記実施形態によれば、ソース電極に第1,第2コンタクトホール部を介して接続された配線層において、ソース電極側からドレイン電極側に向かってゲート電極の上方かつ層間絶縁膜上に延在するように形成された部分がフィールドプレート部を兼ねることによって、エレクトロマイグレーションの耐性と長期信頼性を向上しつつ、GaN系半導体層における電界強度を緩和することで耐圧を向上できる。 According to the embodiment, in the wiring layer connected to the source electrode through the first and second contact hole portions, the gate electrode extends from the source electrode side to the drain electrode side above the gate electrode and on the interlayer insulating film. The portion formed in this manner also serves as the field plate portion, thereby improving the breakdown voltage by relaxing the electric field strength in the GaN-based semiconductor layer while improving the resistance to electromigration and long-term reliability.
また、一実施形態のパワーデバイスでは、
上記第2コンタクトホール部の略中央を通りかつ上記基板平面に対して垂直な平面による切断面において、上記第2コンタクトホール部の上記第2の側壁の傾斜面の上記基板厚さ方向の寸法よりも上記第2の側壁の傾斜面の上記基板平面に沿った方向の寸法が長い。
In the power device of one embodiment,
From the dimension in the substrate thickness direction of the inclined surface of the second side wall of the second contact hole portion at a cut surface by a plane that passes through substantially the center of the second contact hole portion and is perpendicular to the substrate plane. Also, the dimension of the inclined surface of the second side wall in the direction along the substrate plane is long.
上記実施形態によれば、第2コンタクトホール部の略中央を通りかつ基板平面に対して垂直な平面による切断面において、第2コンタクトホール部の第2の側壁の傾斜面の基板厚さ方向の寸法よりも第2の側壁の傾斜面の基板平面に沿った方向の寸法を長くすることによって、第2の側壁がゆるやかに傾斜するので、第1コンタクトホール部内から第2コンタクトホール部を介して層間絶縁膜上に段差なくスムーズに配線層を引き出すことができ、エレクトロマイグレーションが生じやすい膜厚の薄い部分が配線層に形成されるのを確実に防ぐことができる。 According to the above-described embodiment, the inclined surface of the second side wall of the second contact hole portion in the substrate thickness direction in the cut surface by the plane that passes through substantially the center of the second contact hole portion and is perpendicular to the substrate plane. By making the dimension of the inclined surface of the second side wall in the direction along the substrate plane longer than the dimension, the second side wall is gently inclined, so that the inside of the first contact hole part passes through the second contact hole part. The wiring layer can be drawn smoothly on the interlayer insulating film without a step, and it is possible to reliably prevent a thin portion where electromigration easily occurs from being formed in the wiring layer.
例えば、基板平面に対して第2の側壁の傾斜角度は45度以下が好ましく、より好ましくは30度以下であり、これにより、配線層をより均一な厚さにすることができる。 For example, the inclination angle of the second side wall with respect to the substrate plane is preferably 45 degrees or less, more preferably 30 degrees or less, whereby the wiring layer can have a more uniform thickness.
以上より明らかなように、この発明のパワーデバイスによれば、膜剥がれの要因となる有機材料を用いることなく、エレクトロマイグレーションの耐性と長期信頼性を向上できる大電流動作,高温動作に適したパワーデバイスを実現することができる。 As apparent from the above description, according to the power device of the present invention, without using an organic material as a cause of peeling film, a large current operation that can improve resistance and long-term reliability of electromigration, suitable for high temperature operation A power device can be realized.
以下、この発明のパワーデバイスを図示の実施の形態により詳細に説明する。 Hereinafter will be described in detail by way of embodiments thereof with power device shown in the present invention.
〔第1実施形態〕
図1はこの発明の第1実施形態のパワーデバイスの断面図を示している。この第1実施形態のパワーデバイスは、GaN系HFET(Hetero-junction Field Effect Transistor;ヘテロ接合電界効果トランジスタ)である。
[First Embodiment]
FIG. 1 is a sectional view of a power device according to the first embodiment of the present invention. The power device of the first embodiment is a GaN-based HFET (Hetero-junction Field Effect Transistor).
この第1実施形態のパワーデバイスは、図1に示すように、Si基板1上に、GaN系半導体層の一例として、超格子バッファ層2(AlGaN/GaN)と、チャネル層3(GaN)と、バリア層4(AlGaN)とを順に形成している。上記バリア層4上に間隔をあけてソース電極5とドレイン電極6を形成している。このソース電極5とドレイン電極6との間の領域かつバリア層4上にゲート電極7を形成している。ソース電極5とドレイン電極6はHf/Alからなる合金であり、ゲート電極7はWNからなる。
As shown in FIG. 1, the power device according to the first embodiment includes a superlattice buffer layer 2 (AlGaN / GaN), a channel layer 3 (GaN), and an example of a GaN-based semiconductor layer on an
なお、Si基板1の代わりにサファイア基板でもよいし、GaN基板を用いてもよい。また、超格子バッファ層2として、AlGaN多層構造でAl組成を異ならせた2層を積層してもよく、低温バッファ層でも構わない。
Note that a sapphire substrate may be used instead of the
上記パワーデバイスにおいて、チャネル層3とバリア層4のバンドギャップ差により、GaNからなるチャネル層3側の表面近傍に2DEG(2次元電子ガス)が形成される。
In the power device, 2DEG (two-dimensional electron gas) is formed in the vicinity of the surface of the channel layer 3 side made of GaN due to the band gap difference between the channel layer 3 and the
ゲート電極7は、バリア層4に対してショットキー障壁が形成される材料を選択して形成する。ゲート電極材料として、Ni/AuやTiNなども用いることができる。
The
なお、ソース電極5とドレイン電極6を形成する前に、ゲート電極7が形成されたバリア層4上に表面保護膜8として窒化シリコン(SiN)からなる絶縁膜を形成している。この表面保護膜8は、コラプスを抑制するための膜としても機能する。また、表面保護膜は、単層である必要はなく、多層膜であってもよく、多層膜の場合には、酸化シリコン(SiO2)膜を上層にしてもよい。
Before forming the
そして、表面保護膜8のソース電極とドレイン電極が形成されるべき領域に開口を設けた後、その開口内にソース電極5とドレイン電極6を形成する。
Then, an opening is provided in a region where the source electrode and the drain electrode of the surface
このソース電極6およびドレイン電極7は、2DEG(2次元電子ガス)とのオーミック接合が形成されればよいので、例えば、バリア層を除去したリセス構造や、バリア層にドープを行なってn型バリア層としたところにオーミック電極を形成しても構わない。
Since the source electrode 6 and the
次に、図2〜図5に従って配線層を形成する工程について説明する。なお、図2〜図5では、ソース電極5に配線層が電気的に接続されているが、図示しないドレイン電極7も同様にして他の配線層が電気的に接続されている。
Next, the process of forming a wiring layer will be described with reference to FIGS. In FIG. 2 to FIG. 5, the wiring layer is electrically connected to the
まず、図2に示すソース電極5とドレイン電極6とゲート電極7および表面保護膜8が形成されたバリア層4(AlGaN)上に、プラズマCVDを用いて層間絶縁膜10として酸化シリコン(SiO2)膜を厚さ1000nm形成する。
First, on the barrier layer 4 (AlGaN) on which the
次に、図3に示すように、フォトレジスト11を堆積し、フォトレジスト11を露光,現像して、フォトレジスト11のソース電極5(オーミック電極)が形成されるべき領域に開口部11aを形成する。
Next, as shown in FIG. 3, a
次に、バッファフッ酸を用いたウェットエッチング(等方性エッチング)により層間絶縁膜10に600nmの深さの開口部を第2コンタクトホール部10bとして形成する。この層間絶縁膜10の第2コンタクトホール部10bとなる開口部は、フォトレジスト11の下部に一部入り込む形で形成される。
Next, an opening having a depth of 600 nm is formed as a second
次に、図4に示すように、ドライエッチング(異方性エッチング)により、フォトレジスト11をマスクにして層間絶縁膜10に400nmの深さの開口部を第1コンタクトホール部10aとして形成することによって、ソース電極5(オーミック電極)を露出させる。
Next, as shown in FIG. 4, an opening having a depth of 400 nm is formed as a
上記ウェットエッチングおよびドライエッチングの条件を適切に選ぶことによって、等方性エッチングと異方性エッチングの特性を生かして、基板平面に対して略垂直な第1の側壁W1を有する第1コンタクトホール部10aと、基板平面に対して傾斜した第2の側壁W2を有する第2コンタクトホール部10bを形成する。実際には、第1コンタクトホール部10aの第1の側壁W1は、基板平面に対して90〜80度の傾きで形成し、第2コンタクトホール部10bの第2の側壁W2は、基板平面に対して45〜20度の傾きに形成することができる。
By appropriately selecting the conditions of the wet etching and the dry etching, the first contact hole portion having the first side wall W1 substantially perpendicular to the substrate plane by utilizing the characteristics of isotropic etching and anisotropic etching. 10a and a second
なお、次の工程における配線層を形成するスパッタの均一性を向上させるには、第2コンタクトホール部10bの第2の側壁W2の基板平面に対する傾きを30度以下の構造にすることが好ましい。
In order to improve the uniformity of sputtering for forming the wiring layer in the next step, it is preferable to make the inclination of the second side wall W2 of the second
次に、図5に示すように、スパッタ法によりSi基板1上にTiN/Al/TiNを1500nm堆積させる。次に、フォト工程を用いて、配線領域(コンタクト領域を含む)を残してエッチングすることによって、配線層12を形成する。
Next, as shown in FIG. 5, TiN / Al / TiN is deposited to 1500 nm on the
以上の工程によって、厚い酸化シリコン(SiO2)からなる層間絶縁膜10を有した均一な厚さの配線構造を形成することができる。
Through the above process, a wiring structure having a uniform thickness including the
なお、層間絶縁膜として、耐圧を確保する観点から酸化シリコン(SiO2)が好ましいが、Nを含んだ酸窒化シリコンでもよく、また微量であればBやPを含んでいてもよい。また、配線層としては、AlCuを用いてもよい。 Note that silicon oxide (SiO 2 ) is preferable as the interlayer insulating film from the viewpoint of securing a withstand voltage, but silicon oxynitride containing N may be used, and B or P may be contained if the amount is small. Further, AlCu may be used as the wiring layer.
上記構成のパワーデバイスおよびパワーデバイスの製造方法によれば、第1,第2コンタクトホール部10a,10b内および層間絶縁膜10上に、少なくとも第1コンタクトホール部10aにおいて第1の側壁W1のSi基板1厚さ方向の寸法よりも膜厚が厚い配線層12を形成することによって、膜厚の厚い層間絶縁膜10にできると共に、均一な厚さの配線層12にすることができ、第1コンタクトホール部10aの第1の側壁W1および第2コンタクトホール部10bの第2の側壁W2において、配線層12に膜厚の薄い部分が形成されないので、膜厚の薄い配線層部分に生じやすいエレクトロマイグレーションを効果的に抑制できる。したがって、膜剥がれの要因となる有機材料を層間絶縁膜に用いることなく、エレクトロマイグレーションの耐性と長期信頼性を向上できる。
According to the power device and the manufacturing method of the power device having the above-described configuration, Si in the first side wall W1 is formed in the first and second
また、上記パワーデバイスの製造方法によれば、第1,第2コンタクトホール部10a,10bの大きさを均一にすることが可能となり、同一ウェハ内の素子間の特性バラツキを抑えることができる。
In addition, according to the method for manufacturing a power device, the first and second
上記第1実施形態のパワーデバイスでは、配線層12の電流密度の設計値は1.39×105[A/cm2]とし、大電流動作に適した設計条件としている。このような大電流動作に対応し、かつ、高耐圧で高温動作が可能なGaN系半導体を用いたパワーデバイスにおいて、ソース電極やドレイン電極に接続される配線層の電流密度が高くかつ高温動作となってエレクトロマイグレーションが発生しやすい条件でも、エレクトロマイグレーションの耐性と長期信頼性が向上するという高い効果が得られる。
In the power device of the first embodiment, the design value of the current density of the
また、上記第1コンタクトホール部10aの第1の側壁W1の基板厚さ方向の寸法を、第2コンタクトホール部10bの第2の側壁W2の基板厚さ方向の寸法よりも小さくすることによって、基板平面に対して略垂直な第1コンタクトホール部10aの第1の側壁W1において配線層12に膜厚の薄い部分が形成されるのを確実に防止できる。
Further, by making the dimension in the substrate thickness direction of the first side wall W1 of the first
また、上記第2コンタクトホール部10bの略中央を通りかつ基板平面に対して垂直な平面による切断面において、第2コンタクトホール部10bの第2の側壁W2の傾斜面の基板厚さ方向の寸法よりも第2の側壁W2の傾斜面の基板平面に沿った方向の寸法を長くすることによって、第2の側壁W2がゆるやかに傾斜するので、第1コンタクトホール部10a内から第2コンタクトホール部10bを介して層間絶縁膜10上に段差なくスムーズに配線層12を引き出すことができ、エレクトロマイグレーションが生じやすい膜厚の薄い部分が配線層12に形成されるのを確実に防ぐことができる。
Further, the dimension in the substrate thickness direction of the inclined surface of the second side wall W2 of the second
なお、上記ソース電極5に第1,第2コンタクトホール部10a,10bを介して接続された配線層12において、ソース電極5側からドレイン電極6側に向かってゲート電極7の上方かつ層間絶縁膜10上に延在するように形成された部分がフィールドプレート部を兼ねるようにすることによって、エレクトロマイグレーションの耐性と長期信頼性を向上しつつ、チャネル層3とバリア層4における電界強度を緩和することで耐圧を向上できる。
In the
〔第2実施形態〕
図6はこの発明の第2実施形態のパワーデバイスの断面図を示している。この第2実施形態のパワーデバイスは、配線層を除いて第1実施形態のパワーデバイスと同一の構成をしており、同一構成部には同一参照番号を付して説明を省略する。
[Second Embodiment]
FIG. 6 shows a cross-sectional view of a power device according to the second embodiment of the present invention. The power device according to the second embodiment has the same configuration as that of the power device according to the first embodiment except for the wiring layer.
この第2実施形態のパワーデバイスは、図4の第1,第2コンタクトホール部10a,10bを形成する工程までは、上記第1実施形態のパワーデバイスと同じである。
The power device of the second embodiment is the same as the power device of the first embodiment up to the step of forming the first and second
第1,第2コンタクトホール部10a,10bの形成工程の次に、図6に示すように、スパッタ法によりSi基板1上にTiN/AlCu/TiN/AlCu/TiNを1500nm堆積させる。
Next to the step of forming the first and second
次に、フォト工程を用いて、配線領域(コンタクト領域を含む)を残してエッチングすることによって、2層構造の配線層20を形成する。
Next, the
図7は上記パワーデバイスの要部の平面図を示しており、ソース電極5(図1に示す)またはドレイン電極6(図1に示す)の少なくとも一部の領域上に形成された長方形状のトレンチ構造の第1,第2コンタクトホール部10a,10bを形成し、その第1,第2コンタクトホール部10a,10b内および層間絶縁膜10(図1に示す)上に配線層20を形成している。
FIG. 7 shows a plan view of the main part of the power device, which is a rectangular shape formed on at least a part of the source electrode 5 (shown in FIG. 1) or the drain electrode 6 (shown in FIG. 1). First and second
上記配線層20は、図8に示すように、第1バリア層の一例としてのバリアメタル層21(厚さ100nmのTiN)と、第1配線層22(厚さ600nmのAlCu)と、第2バリア層の一例としてのバリアメタル層23(厚さ100nmのTiN)と、第1配線層24(厚さ600nmのAlCu)と、第3バリア層の一例としてのバリアメタル層25(厚さ100nmのTiN)が下側から順に積層された構造をしている。
As shown in FIG. 8, the
上記第2実施形態のパワーデバイスは、第1実施形態のパワーデバイスと同様の効果を有する。 The power device of the second embodiment has the same effect as the power device of the first embodiment.
また、上記バリアメタル層21と第1配線層22とバリアメタル層23と第2配線層24およびバリアメタル層25がバリアメタル層21から順に積層された多層構造の配線層20を、第1,第2コンタクトホール部10a,10b内および層間絶縁膜10上に形成することによって、第1コンタクトホール部10a内から第2コンタクトホール部10bを介して層間絶縁膜10上に急な段差なしに配線層20が引き出されるので、配線層20の多層構造が乱れてバリアメタル層21,23,25が途切れたり薄くなったりすることがない。この場合、第1配線層22および第2配線層24において上方向または下方向への配線層材料(この第2実施形態では主にAl)の拡散をバリアメタル層21,23,25により確実に抑制でき、エレクトロマイグレーションの耐性と長期信頼性をさらに向上できる。
The barrier metal layer 21, the
図9は上記パワーデバイスの要部の拡大断面の模式図を示しており、図9において、H1は2層構造の配線層20のうちの第1配線層22の厚さ、H2は2層構造の配線層20のうちの第2配線層24の厚さ、HW1は第1コンタクトホール部10aの第1の側壁W1の基板厚さ方向の寸法、HW2は第2コンタクトホール部10bの第2の側壁W2の基板厚さ方向の寸法、θは第2コンタクトホール部10bの第2の側壁W2の基板平面に対する傾斜角度である。なお、図9では、バリアメタル層21,23,25を省略している。
FIG. 9 is a schematic diagram of an enlarged cross section of the main part of the power device. In FIG. 9, H1 is the thickness of the
上記第1配線層22の厚さH1と、第1コンタクトホール部10aの第1の側壁W1の基板厚さ方向の寸法HW1との関係は、
H1 > HW1
の条件を満足している。
The thickness H1 of the
H1> H W1
The conditions are satisfied.
このような2層構造の配線層20にすることによって、寿命を飛躍的に向上させることができる。
By using the
表1は、加速度試験を行って、第1実施形態の1層構造の配線層および第2実施形態の2層構造の配線層の寿命を算出した結果を示している。 Table 1 shows the results of calculating the lifetimes of the one-layer wiring layer of the first embodiment and the two-layer wiring layer of the second embodiment by performing an acceleration test.
この加速度試験では、環境温度を250℃とし、試験対象となる配線層に1.33×106[A/cm2]の一定電流を定電流源から流して配線層の両端電圧の経時変化を測定し、上記配線層に流れる一定電流と配線層の両端電圧に基づいて配線層の抵抗の経時変化を求めて、配線層の抵抗が初期値から10%変動したところで不良と判定することにより各配線層の寿命を求めた。 In this acceleration test, the environmental temperature is set to 250 ° C., and a constant current of 1.33 × 10 6 [A / cm 2 ] is passed from the constant current source to the wiring layer to be tested, and the change with time of the voltage across the wiring layer is measured. Measure the change of the resistance of the wiring layer over time based on the constant current flowing in the wiring layer and the voltage across the wiring layer, and determine that each of the wiring layers is defective when the resistance of the wiring layer fluctuates 10% from the initial value. The life of the wiring layer was determined.
そして、上記加速度試験の結果から得られた各配線層の寿命に基づいて、配線層の材質,構造などに関係する定数である形状因子Aを次の(式1)により求める。 Based on the lifetime of each wiring layer obtained from the result of the acceleration test, a form factor A that is a constant related to the material, structure, etc. of the wiring layer is obtained by the following (Equation 1).
寿命 = AJ−2exp(Ea/kT) ……… (式1)
ここで、Aは形状因子、Jは電流密度、Eaは活性化エネルギー(Al配線固有)、kはボルツマン定数、Tは絶対温度である。また、絶対温度Tは、事前に温度特性を測定して、1.33×106[A/cm2]で電流を流した時に見積もられた絶対温度である。
Life = AJ -2 exp (Ea / kT) ......... (Formula 1)
Here, A is the shape factor, J is the current density, Ea is the activation energy (specific to the Al wiring), k is the Boltzmann constant, and T is the absolute temperature. The absolute temperature T is an absolute temperature estimated when a temperature characteristic is measured in advance and a current is passed at 1.33 × 10 6 [A / cm 2 ].
そうして、得られた形状因子Aを用いて、Tを423.15[k](=273.15[℃]+150[℃])、Jを1.4×105[A/cm2]の条件で上記(式1)により寿命を算出すると、第1実施形態の1層構造の配線層では71年となり、第2実施形態の2層構造の配線層では261年となった。2層構造の配線層は、1層構造の配線層よりも寿命が約3.6倍延びる。 Then, using the obtained form factor A, T is 423.15 [k] (= 273.15 [° C.] + 150 [° C.]), and J is 1.4 × 10 5 [A / cm 2 ]. When the lifetime is calculated by the above (Equation 1) under the above condition, it is 71 years for the single-layer wiring layer of the first embodiment and 261 years for the two-layer wiring layer of the second embodiment. The life of the two-layer wiring layer is about 3.6 times longer than that of the one-layer wiring layer.
上記第2実施形態では、1層目の第1配線層22(AlCu)を厚さ600nmとして、第1の側壁W1の高さよりも厚くすることで、均一な配線とすることができる。これにより、エレクトロマイグレーション特性を十分に改善することができた。 In the second embodiment, uniform wiring can be obtained by setting the first wiring layer 22 (AlCu) of the first layer to a thickness of 600 nm and thicker than the height of the first side wall W1. As a result, the electromigration characteristics could be sufficiently improved.
上記第2実施形態のパワーデバイスにおいて、2層構造の配線層20とする場合には、コンタクトホールを2段階とし、第1配線層22の厚さを1段階目の第1コンタクトホール部の深さより大きくすることによって、配線層に膜厚の薄い部分が生じるのを効果的に抑制することができる。
In the power device according to the second embodiment, when the
上記第1,第2実施形態では、パワーデバイスとしてバリア層4上にソース電極5とドレイン電極6およびゲート電極7が形成されたGaN系HFETについて説明したが、GaN系半導体層の上部に少なくとも一部が埋め込まれるように互いに間隔をあけて形成されたソース電極,ドレイン電極を有するパワーデバイスにこの発明を適用してもよい。
In the first and second embodiments, the GaN HFET in which the
すなわち、この発明のパワーデバイスでは、GaN系半導体層上に互いに間隔をあけてソース電極,ドレイン電極の全部が形成されている場合と、GaN系半導体層をエッチングすることにより互いに間隔をあけて2つの凹部を形成して、その各凹部内にソース電極,ドレイン電極の全部が形成されている場合と、さらに、GaN系半導体層をエッチングすることにより互いに間隔をあけて2つの凹部を形成して、その各凹部内にソース電極,ドレイン電極の下側の一部が埋め込まれるように、ソース電極,ドレイン電極が形成されている場合がある。なお、ソース電極またはドレイン電極の一方は、GaN系半導体層上に全部が形成され、ソース電極またはドレイン電極の他方は、GaN系半導体層内に少なくとも一部が形成されていてもよい。 That is, in the power device according to the present invention, when the source electrode and the drain electrode are all formed on the GaN-based semiconductor layer with a space between them, and when the GaN-based semiconductor layer is etched, the power device is spaced 2 from each other. When two recesses are formed and all of the source electrode and drain electrode are formed in each recess, and further, two recesses are formed spaced apart from each other by etching the GaN-based semiconductor layer. In some cases, the source electrode and the drain electrode are formed so that a part of the lower side of the source electrode and the drain electrode is embedded in each recess. Note that one of the source electrode and the drain electrode may be entirely formed on the GaN-based semiconductor layer, and the other of the source electrode or the drain electrode may be at least partially formed in the GaN-based semiconductor layer.
この発明のパワーデバイスのGaN系半導体層は、AlxInyGa1-x-yN(x≧0、y≧0、0≦x+y≦1)で表されるものであればよい。すなわち、GaN系半導体層は、GaNに限らず、AlGaN、InGaN、AlInGaNでもよい。 The GaN-based semiconductor layer of the power device according to the present invention only needs to be expressed by Al x In y Ga 1-xy N (x ≧ 0, y ≧ 0, 0 ≦ x + y ≦ 1). That is, the GaN-based semiconductor layer is not limited to GaN, but may be AlGaN, InGaN, or AlInGaN.
また、この発明のパワーデバイスは、上記第1,第2実施形態のHFETに限らず、他の構成の電界効果トランジスタであってもよい。 The power device of the present invention is not limited to the HFET of the first and second embodiments, and may be a field effect transistor having another configuration.
この発明の具体的な実施の形態について説明したが、この発明は上記第1,第2実施形態に限定されるものではなく、この発明の範囲内で種々変更して実施することができる。 Although specific embodiments of the present invention have been described, the present invention is not limited to the first and second embodiments described above, and various modifications can be made within the scope of the present invention.
1…Si基板
2…超格子バッファ層
3…チャネル層
4…バリア層
5…ソース電極
6…ドレイン電極
7…ゲート電極
8…表面保護膜
10…層間絶縁膜
10a…第1コンタクトホール部
10b…第2コンタクトホール部
11…フォトレジスト
12,20…配線層
21,23,25…バリアメタル層
22…第1配線層
24…第2配線層
DESCRIPTION OF
Claims (4)
上記基板上に形成されたGaN系半導体層と、
上記GaN系半導体層上に形成されているか、または、上記GaN系半導体層の上部に少なくとも一部が埋め込まれるように形成された電極と、
上記GaN系半導体層上に形成された酸化シリコンまたは酸窒化シリコンからなる層間絶縁膜と、
上記電極の少なくとも一部の領域上かつ上記層間絶縁膜に形成され、上記基板平面に対して略垂直な第1の側壁を有する第1コンタクトホール部と、
上記第1コンタクトホール部の上記第1の側壁の上縁から上側に向かって徐々に広がるように上記層間絶縁膜に形成され、上記基板平面に対して傾斜した第2の側壁を有する第2コンタクトホール部と、
上記第1コンタクトホール部内と上記第2コンタクトホール部内および上記層間絶縁膜上に形成された配線層と
を備え、
上記配線層は、上記第1コンタクトホール部において上記第1の側壁の上記基板厚さ方向の寸法よりも膜厚が厚いと共に、
上記配線層は、第1バリア層と第1配線層と第2バリア層と第2配線層および第3バリア層が上記第1バリア層から順に積層された多層構造の配線層であり、
上記第1配線層は、少なくとも上記第1コンタクトホール部において上記第1の側壁の上記基板厚さ方向の寸法よりも膜厚が厚いことを特徴とするパワーデバイス。 A substrate,
A GaN-based semiconductor layer formed on the substrate;
An electrode formed on the GaN-based semiconductor layer, or formed to be at least partially embedded in the upper portion of the GaN-based semiconductor layer;
An interlayer insulating film made of silicon oxide or silicon oxynitride formed on the GaN-based semiconductor layer;
A first contact hole portion formed on at least a part of the electrode and in the interlayer insulating film and having a first sidewall substantially perpendicular to the substrate plane;
A second contact formed on the interlayer insulating film so as to gradually spread upward from the upper edge of the first side wall of the first contact hole portion and having a second side wall inclined with respect to the substrate plane. The hall,
A wiring layer formed in the first contact hole, in the second contact hole, and on the interlayer insulating film;
With
The wiring layer is thicker than the dimension of the first sidewall in the substrate thickness direction in the first contact hole portion,
The wiring layer is a wiring layer having a multilayer structure in which a first barrier layer, a first wiring layer, a second barrier layer, a second wiring layer, and a third barrier layer are sequentially stacked from the first barrier layer,
The power device according to claim 1, wherein the first wiring layer has a film thickness larger than a dimension of the first side wall in the substrate thickness direction at least in the first contact hole portion.
上記第1コンタクトホール部の上記第1の側壁の上記基板厚さ方向の寸法は、上記第2コンタクトホール部の上記第2の側壁の上記基板厚さ方向の寸法よりも小さいことを特徴とするパワーデバイス。 The power device according to claim 1 ,
The dimension of the first side wall of the first contact hole portion in the substrate thickness direction is smaller than the dimension of the second side wall of the second contact hole portion in the substrate thickness direction. Power device.
上記電極は、上記GaN系半導体層上に互いに間隔をあけて形成されているか、または、上記GaN系半導体層の上部に少なくとも一部が埋め込まれるように互いに間隔をあけて形成されたソース電極およびドレイン電極と、上記GaN系半導体層上かつ上記ソース電極と上記ドレイン電極との間に形成されたゲート電極を含み、
上記ソース電極に上記第1,第2コンタクトホール部を介して接続された上記配線層は、上記ソース電極側から上記ゲート電極側に向かって上記ゲート電極の上方かつ上記層間絶縁膜上に延在するように形成された部分がフィールドプレート部を兼ねることを特徴とするパワーデバイス。 The power device according to claim 1 or 2 ,
The electrodes are formed on the GaN-based semiconductor layer so as to be spaced from each other, or the source electrodes are formed so as to be spaced apart from each other so as to be at least partially embedded in the upper portion of the GaN-based semiconductor layer. A drain electrode; and a gate electrode formed on the GaN-based semiconductor layer and between the source electrode and the drain electrode,
The wiring layer connected to the source electrode through the first and second contact hole portions extends above the gate electrode and on the interlayer insulating film from the source electrode side toward the gate electrode side. The power device is characterized in that the portion formed to serve as the field plate portion.
上記第2コンタクトホール部の略中央を通りかつ上記基板平面に対して垂直な平面による切断面において、上記第2コンタクトホール部の上記第2の側壁の傾斜面の上記基板厚さ方向の寸法よりも上記第2の側壁の傾斜面の上記基板平面に沿った方向の寸法が長いことを特徴とするパワーデバイス。 In the power device according to any one of claims 1 to 3 ,
From the dimension in the substrate thickness direction of the inclined surface of the second side wall of the second contact hole portion at a cut surface by a plane that passes through substantially the center of the second contact hole portion and is perpendicular to the substrate plane. The power device is characterized in that a dimension of the inclined surface of the second side wall in the direction along the substrate plane is long.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011133597A JP5171996B2 (en) | 2011-06-15 | 2011-06-15 | Power device |
PCT/JP2012/062316 WO2012172904A1 (en) | 2011-06-15 | 2012-05-14 | Power device, and method for producing power device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011133597A JP5171996B2 (en) | 2011-06-15 | 2011-06-15 | Power device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013004691A JP2013004691A (en) | 2013-01-07 |
JP5171996B2 true JP5171996B2 (en) | 2013-03-27 |
Family
ID=47356899
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011133597A Active JP5171996B2 (en) | 2011-06-15 | 2011-06-15 | Power device |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5171996B2 (en) |
WO (1) | WO2012172904A1 (en) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06216062A (en) * | 1992-11-26 | 1994-08-05 | Sony Corp | Manufacture of semiconductor device |
JPH07201991A (en) * | 1993-12-28 | 1995-08-04 | Sony Corp | Semiconductor device and its manufacture |
JP2003152075A (en) * | 2001-11-09 | 2003-05-23 | Sony Corp | Method for manufacturing semiconductor device |
JP4902131B2 (en) * | 2005-03-31 | 2012-03-21 | 住友電工デバイス・イノベーション株式会社 | Semiconductor device and manufacturing method thereof |
-
2011
- 2011-06-15 JP JP2011133597A patent/JP5171996B2/en active Active
-
2012
- 2012-05-14 WO PCT/JP2012/062316 patent/WO2012172904A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
JP2013004691A (en) | 2013-01-07 |
WO2012172904A1 (en) | 2012-12-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI663698B (en) | Semiconductor device | |
JP6280796B2 (en) | Manufacturing method of semiconductor device having Schottky diode and high electron mobility transistor | |
JP5396369B2 (en) | Semiconductor substrate structure and semiconductor element | |
US8963203B2 (en) | Nitride semiconductor device and method for manufacturing same | |
US9543391B2 (en) | High electron mobility transistor having reduced threshold voltage variation and method of manufacturing the same | |
JP5353735B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI735938B (en) | Semiconductor device and method of manufacturing the same | |
US11600708B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2015050390A (en) | Semiconductor device | |
US20130140630A1 (en) | Trench schottky diode and manufacturing method thereof | |
US20200357905A1 (en) | Iii-nitride transistor device with a thin barrier | |
JP2014072528A (en) | Normally-off high electron mobility transistor | |
JP6834546B2 (en) | Semiconductor devices and their manufacturing methods | |
JP2008311269A (en) | Nitride semiconductor element and method of manufacturing nitride semiconductor element | |
JP2011192834A (en) | Semiconductor device, and method of manufacturing semiconductor device | |
TW201607035A (en) | Semiconductor device | |
CN114586175B (en) | Semiconductor device and method of manufacturing semiconductor device | |
US20200381538A1 (en) | Manufacturing method of semiconductor device | |
JP2009212472A (en) | Nitride semiconductor element | |
CN112531025A (en) | High electron mobility transistor | |
TWI624872B (en) | Nitride semiconductor device | |
US10872967B2 (en) | Manufacturing method of semiconductor device | |
JP2009152462A (en) | Nitride semiconductor element and method of manufacturing the same | |
TW201947766A (en) | High electron mobility transistor | |
CN114975614A (en) | High electron mobility transistor and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121204 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5171996 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: R3D03 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |