JP2009152462A - 窒化物半導体素子および窒化物半導体素子の製造方法 - Google Patents
窒化物半導体素子および窒化物半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2009152462A JP2009152462A JP2007330356A JP2007330356A JP2009152462A JP 2009152462 A JP2009152462 A JP 2009152462A JP 2007330356 A JP2007330356 A JP 2007330356A JP 2007330356 A JP2007330356 A JP 2007330356A JP 2009152462 A JP2009152462 A JP 2009152462A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- type
- nitride semiconductor
- forming
- group iii
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
【課題】オン抵抗が低減された窒化物半導体素子およびその製造方法を提供すること。
【解決手段】この窒化物半導体素子は、n型層3、p型層4およびn型層5を有する窒化物半導体積層構造部2を備えている。窒化物半導体積層構造部2には、トレンチ6が形成されている。トレンチ6の壁面7の全域を覆うように、n型チャネル層8が形成されている。トレンチ6において、n型チャネル層8の内側には、p型不純物を含むGaNからなるp型ゲート層9が埋設されており、p型ゲート層9の最表面15には、ゲート電極10が形成されている。また、n型層5の最表面16には、ソース電極11が形成され、基板1の他方面には、ドレイン電極12が接触形成されている。
【選択図】図1
【解決手段】この窒化物半導体素子は、n型層3、p型層4およびn型層5を有する窒化物半導体積層構造部2を備えている。窒化物半導体積層構造部2には、トレンチ6が形成されている。トレンチ6の壁面7の全域を覆うように、n型チャネル層8が形成されている。トレンチ6において、n型チャネル層8の内側には、p型不純物を含むGaNからなるp型ゲート層9が埋設されており、p型ゲート層9の最表面15には、ゲート電極10が形成されている。また、n型層5の最表面16には、ソース電極11が形成され、基板1の他方面には、ドレイン電極12が接触形成されている。
【選択図】図1
Description
本発明は、III族窒化物半導体からなる窒化物半導体素子およびその製造方法に関する。
従来、パワーアンプ回路、電源回路、モータ駆動回路などには、シリコン半導体を用いたパワーデバイスが用いられている。
しかし、シリコン半導体の理論限界から、シリコンデバイスの高耐圧化、低抵抗化および高速化は限界に達しつつあり、市場の要求に応えることが困難になりつつある。
そこで、高耐圧、高温動作、大電流密度、高速スイッチングおよび低オン抵抗といった特徴を有する、窒化物半導体素子の開発が検討されている。
しかし、シリコン半導体の理論限界から、シリコンデバイスの高耐圧化、低抵抗化および高速化は限界に達しつつあり、市場の要求に応えることが困難になりつつある。
そこで、高耐圧、高温動作、大電流密度、高速スイッチングおよび低オン抵抗といった特徴を有する、窒化物半導体素子の開発が検討されている。
図3は、従来の窒化物半導体素子の構造を説明するための模式的な断面図である。
この窒化物半導体素子は、基板81と、この基板81に積層された積層構造部93とを備えている。
積層構造部93は、基板81の側から順に積層された、アンドープGaN層82、n型GaN層83、p型GaN層84およびn型GaN層85を備えている。積層構造部93には、n型GaN層83、p型GaN層84およびn型GaN層85に跨る壁面91が形成されている。積層構造部93の表面には、壁面91全域を覆うゲート絶縁膜86が形成されている。
この窒化物半導体素子は、基板81と、この基板81に積層された積層構造部93とを備えている。
積層構造部93は、基板81の側から順に積層された、アンドープGaN層82、n型GaN層83、p型GaN層84およびn型GaN層85を備えている。積層構造部93には、n型GaN層83、p型GaN層84およびn型GaN層85に跨る壁面91が形成されている。積層構造部93の表面には、壁面91全域を覆うゲート絶縁膜86が形成されている。
ゲート絶縁膜86には、n型GaN層85およびn型GaN層83をそれぞれ部分的に露出させる開口94および開口92が形成されている。
開口94から露出するn型GaN層85には、ソース電極88が電気的に接続されている。一方、開口92から露出するn型GaN層83には、ドレイン電極89が電気的に接続されている。また、ゲート絶縁膜86上における壁面91との対向部分には、ゲート電極87が形成されている。
開口94から露出するn型GaN層85には、ソース電極88が電気的に接続されている。一方、開口92から露出するn型GaN層83には、ドレイン電極89が電気的に接続されている。また、ゲート絶縁膜86上における壁面91との対向部分には、ゲート電極87が形成されている。
そして、ソース電極88、ドレイン電極89およびゲート電極87は、隣接する各電極との間に層間絶縁膜90が介在されることにより、互いに絶縁されている。
次に、窒化物半導体素子の動作について説明する。たとえば、まず、ソース電極88とドレイン電極89との間(ソース−ドレイン間)に、ドレイン電極89側が正となるバイアス(逆バイアス)が与えられる。これにより、n型GaN層83とp型GaN層84との界面(pn接合部)には、逆方向電圧が与えられ、その結果、n型GaN層85とn型GaN層83との間、すなわち、ソース−ドレイン間は、遮断状態(逆バイアス状態)となる。
次に、窒化物半導体素子の動作について説明する。たとえば、まず、ソース電極88とドレイン電極89との間(ソース−ドレイン間)に、ドレイン電極89側が正となるバイアス(逆バイアス)が与えられる。これにより、n型GaN層83とp型GaN層84との界面(pn接合部)には、逆方向電圧が与えられ、その結果、n型GaN層85とn型GaN層83との間、すなわち、ソース−ドレイン間は、遮断状態(逆バイアス状態)となる。
この状態から、ゲート電極87に対して、ソース電極88を基準電位として正となるゲート閾値電圧以上のバイアスが印加されると、p型GaN層84における壁面91とゲート絶縁膜86との界面近傍(チャネル領域)に電子が誘起されて、反転層(チャネル)が形成される。この反転層を介して、ソース−ドレイン間が導通する。こうして、トランジスタ動作が実現される。
特開2003−163354号公報
従来の窒化物半導体素子では、ソース−ドレイン間を導通させるためのチャネル領域は、p型GaN層84に形成される。
ところが、p型GaN層84のような主としてp型不純物を含む窒化物半導体の電子移動度は、主としてn型不純物を含むn型の窒化物半導体の電子移動度よりも低い。そのため、従来の窒化物半導体素子では、チャネル領域の電子移動度の低さに起因して、そのオン抵抗が高くなってしまう。
ところが、p型GaN層84のような主としてp型不純物を含む窒化物半導体の電子移動度は、主としてn型不純物を含むn型の窒化物半導体の電子移動度よりも低い。そのため、従来の窒化物半導体素子では、チャネル領域の電子移動度の低さに起因して、そのオン抵抗が高くなってしまう。
そこで、本発明の目的は、オン抵抗が低減された窒化物半導体素子およびその製造方法を提供することにある。
上記目的を達成するための請求項1記載の発明は、n型のIII族窒化物半導体からなる第1層、この第1層に設けられたp型不純物を含むIII族窒化物半導体からなる第2層、およびこの第2層に設けられたn型のIII族窒化物半導体からなる第3層を備え、前記第1、第2および第3層に跨る壁面を有する窒化物半導体積層構造部と、前記壁面に、前記第1、第2および第3層に跨って形成されたn型のIII族窒化物半導体からなる第4層と、前記第4層を挟んで、前記第2層に対向するように形成されたp型不純物を含むIII族窒化物半導体からなる第5層と、前記第5層に電気的に接続されるように形成されたゲート電極と、前記第3層に電気的に接続されるように形成されたソース電極と、前記第1層に電気的に接続されるように形成されたドレイン電極とを含む、窒化物半導体素子である。
この構成によれば、n型のIII族窒化物半導体からなる第1層、p型不純物を含むIII族窒化物半導体から成る第2層およびn型のIII族窒化物半導体からなる第3層を積層することによって、npn構造の窒化物半導体積層構造部が形成されている。
第1、第2および第3層に跨って形成された壁面には、これらに跨るようにn型のIII族窒化物半導体からなる第4層が形成されている。このn型の第4層とp型不純物を含む第2層とは、pn接合を形成している。
第1、第2および第3層に跨って形成された壁面には、これらに跨るようにn型のIII族窒化物半導体からなる第4層が形成されている。このn型の第4層とp型不純物を含む第2層とは、pn接合を形成している。
一方、第4層における第2層との接合側とは反対側には、p型不純物を含むIII族窒化物半導体からなる第5層が、第2層に対向するように形成されている。第4層は、第5層との関係においてもpn接合を形成している。
また、第5層に電気的に接続されるようにゲート電極が形成されている。さらに、第3層に電気的に接続されるようにソース電極が形成され、第1層に電気的に接続されるようにドレイン電極が形成されている。
また、第5層に電気的に接続されるようにゲート電極が形成されている。さらに、第3層に電気的に接続されるようにソース電極が形成され、第1層に電気的に接続されるようにドレイン電極が形成されている。
なお、ソース電極およびドレイン電極は、第3層および第1層にそれぞれ電気的に接続していればよく、これらの電極と半導体層との間に組成や不純物の異なる1層以上の半導体層が介装されてあってもよい。
次に、この窒化物半導体素子の動作について説明する。
ソース電極とドレイン電極との間には、ドレイン側が正となるバイアスが与えられる。これにより、第1層と第2層との界面のpn接合部には逆方向電圧が与えられる。その結果、第3層と第1層との間、すなわち、ソース電極とドレイン電極との間(ソース−ドレイン間)は、遮断状態(逆バイアス状態)となる。一方、第4層は、第2層との界面のpn接合部および第5層との界面のpn接合部から広がる空乏層によりピンチオフされている。
次に、この窒化物半導体素子の動作について説明する。
ソース電極とドレイン電極との間には、ドレイン側が正となるバイアスが与えられる。これにより、第1層と第2層との界面のpn接合部には逆方向電圧が与えられる。その結果、第3層と第1層との間、すなわち、ソース電極とドレイン電極との間(ソース−ドレイン間)は、遮断状態(逆バイアス状態)となる。一方、第4層は、第2層との界面のpn接合部および第5層との界面のpn接合部から広がる空乏層によりピンチオフされている。
この状態から、ゲート電極に対して、ソース電極を基準電位として正となるゲート閾値電圧以上のバイアスを印加すると、第4層に広がる空乏層幅が小さくなり、チャネルが形成される。
そして、このチャネル(第4層)を介して、第1層と第3層との間が導通する。こうして、ソース−ドレイン間が導通することになる。
そして、このチャネル(第4層)を介して、第1層と第3層との間が導通する。こうして、ソース−ドレイン間が導通することになる。
このように、この窒化物半導体素子は、第2層とのpn接合部および第5層とのpn接合部から広がる空乏層により、常時はピンチオフされているn型の第4層に対してゲート電圧を印加することにより、ソース−ドレイン間が導通する、いわゆる接合型電界効果トランジスタである。
すなわち、主としてp型不純物を含む窒化物半導体よりも電子移動度の高い、主としてn型不純物を含むn型のIII族窒化物半導体からなる第4層にチャネルを形成するので、素子のオン抵抗を低減することができる。
すなわち、主としてp型不純物を含む窒化物半導体よりも電子移動度の高い、主としてn型不純物を含むn型のIII族窒化物半導体からなる第4層にチャネルを形成するので、素子のオン抵抗を低減することができる。
さらに、p型不純物を含む第5層がジャンクションゲートとして用いられるため、素子の動作時におけるゲート閾値電圧の低下を抑制し、素子のノーマリオフ動作を達成することができる。
なお、たとえば、前記窒化物半導体積層構造部に、前記第3層から前記第2層を貫通して、前記第1層に達するトレンチが形成され、このトレンチの1対の内側面が前記壁面を形成する場合、前記第4層は、前記1対の内側面に沿う部分が前記トレンチを介して対向する形状で形成されてもよい。この場合、前記第5層は、前記トレンチにおいて、前記第4層の内側に埋設される形状で形成されてもよい。
なお、たとえば、前記窒化物半導体積層構造部に、前記第3層から前記第2層を貫通して、前記第1層に達するトレンチが形成され、このトレンチの1対の内側面が前記壁面を形成する場合、前記第4層は、前記1対の内側面に沿う部分が前記トレンチを介して対向する形状で形成されてもよい。この場合、前記第5層は、前記トレンチにおいて、前記第4層の内側に埋設される形状で形成されてもよい。
また、第4層における第2層と第5層とで挟まれる部分の厚みは、第2層とのpn接合部および第5層とのpn接合部から広がる空乏層の大きさに応じて適宜最適な厚みに設定される。たとえば、第2層や第5層のp型不純物濃度などに応じて設定される。
また、請求項2に記載の発明は、n型のIII族窒化物半導体からなる第1層を形成する第1層形成工程と、この第1層上に、p型不純物を含むIII族窒化物半導体からなる第2層を形成する第2層形成工程と、この第2層上に、n型のIII族窒化物半導体からなる第3層を形成する第3層形成工程と、前記第1、2および第3層に跨る壁面を形成する壁面形成工程と、前記壁面に、前記第1、第2および第3層に跨るように、n型のIII族窒化物半導体からなる第4層を形成する第4層形成工程と、前記第4層を挟んで前記第2層に対向するように、p型不純物を含むIII族窒化物半導体からなる第5層を形成する第5層形成工程と、前記第5層に電気的に接続するようにゲート電極を形成するゲート電極形成工程と、前記第3層に電気的に接続するようにソース電極を形成するソース電極形成工程と、前記第1層に電気的に接続するようにドレイン電極を形成するドレイン電極形成工程とを含む、窒化物半導体素子の製造方法である。
また、請求項2に記載の発明は、n型のIII族窒化物半導体からなる第1層を形成する第1層形成工程と、この第1層上に、p型不純物を含むIII族窒化物半導体からなる第2層を形成する第2層形成工程と、この第2層上に、n型のIII族窒化物半導体からなる第3層を形成する第3層形成工程と、前記第1、2および第3層に跨る壁面を形成する壁面形成工程と、前記壁面に、前記第1、第2および第3層に跨るように、n型のIII族窒化物半導体からなる第4層を形成する第4層形成工程と、前記第4層を挟んで前記第2層に対向するように、p型不純物を含むIII族窒化物半導体からなる第5層を形成する第5層形成工程と、前記第5層に電気的に接続するようにゲート電極を形成するゲート電極形成工程と、前記第3層に電気的に接続するようにソース電極を形成するソース電極形成工程と、前記第1層に電気的に接続するようにドレイン電極を形成するドレイン電極形成工程とを含む、窒化物半導体素子の製造方法である。
この方法により、請求項1に記載の窒化物半導体素子を製造することができる。
また、請求項3に記載の発明は、前記第5層形成工程が、前記第4層上にp型不純物を含むIII族窒化物半導体を成長させる成長工程と、前記p型不純物を含むIII族窒化物半導体の一部を覆うマスクを介してエッチングすることにより前記第5層を形成する工程とを含み、前記ゲート電極形成工程が、前記第5層における前記マスクで覆われる部分に前記ゲート電極を形成する工程を含む、請求項2に記載の窒化物半導体素子の製造方法である。
また、請求項3に記載の発明は、前記第5層形成工程が、前記第4層上にp型不純物を含むIII族窒化物半導体を成長させる成長工程と、前記p型不純物を含むIII族窒化物半導体の一部を覆うマスクを介してエッチングすることにより前記第5層を形成する工程とを含み、前記ゲート電極形成工程が、前記第5層における前記マスクで覆われる部分に前記ゲート電極を形成する工程を含む、請求項2に記載の窒化物半導体素子の製造方法である。
一般的に、p型不純物を含むIII族窒化物半導体をエッチングすると、たとえば、半導体表面からの窒素抜けなどによって、エッチングされた部分のn型不純物の濃度が増加する。たとえば、前記窒化物半導体素子では、第5層の一部がエッチングされると、第5層において、エッチングされた部分のn型不純物濃度は、当該部分以外の部分の不純物濃度よりも大きくなる。
n型不純物濃度の大きい部分に対してゲート電極を接触させても、第5層とゲート電極との間の接合部で良好なオーミック特性を得ることが困難である。
一方、請求項3の製造方法では、エッチングされる部分以外の部分、すなわち、第5層におけるマスクで覆われる部分にゲート電極を形成するので、第5層とゲート電極との間の接合部で、良好なオーミック特性を得ることができる。そのため、良好なトランジスタ動作を行なうことができる。
一方、請求項3の製造方法では、エッチングされる部分以外の部分、すなわち、第5層におけるマスクで覆われる部分にゲート電極を形成するので、第5層とゲート電極との間の接合部で、良好なオーミック特性を得ることができる。そのため、良好なトランジスタ動作を行なうことができる。
また、前記第5層形成工程は、たとえば、SiO2を用いて、スピンオングラス(SOG)法により前記マスクを形成する工程、SiO2を用いて、プラズマCVD(Chemical vapor deposition)により前記マスクを形成する工程、および、SiO2を用いて、ECR(Electron Cyclotron Resonance)スパッタ法により前記マスクを形成する工程を含んでいることが好ましい。上記した方法によれば、前記第5層に対して、少ないダメージで前記マスクを形成することができる。
以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図1は、本発明の一実施形態に係る窒化物半導体素子の構造を説明するための模式的な断面図である。
この窒化物半導体素子は、基板1と、基板1の一方面に形成された窒化物半導体積層構造部2とを備えている。
図1は、本発明の一実施形態に係る窒化物半導体素子の構造を説明するための模式的な断面図である。
この窒化物半導体素子は、基板1と、基板1の一方面に形成された窒化物半導体積層構造部2とを備えている。
基板1としては、たとえば、サファイア基板などの絶縁性基板や、GaN基板、ZnO基板、Si基板、GaAs基板およびSiC基板などの導電性基板を適用することができる。この実施形態では、導電性基板が適用される。
窒化物半導体積層構造部2は、基板1に積層された主としてn型不純物を含むn型のGaN(窒化ガリウム)からなるn型層3(第1層)と、n型層3に積層された主としてp型不純物を含むGaNからなるp型層4(第2層)と、p型層4に積層された主としてn型不純物を含むn型のGaNからなるn型層5(第3層)とを備えている。
窒化物半導体積層構造部2は、基板1に積層された主としてn型不純物を含むn型のGaN(窒化ガリウム)からなるn型層3(第1層)と、n型層3に積層された主としてp型不純物を含むGaNからなるp型層4(第2層)と、p型層4に積層された主としてn型不純物を含むn型のGaNからなるn型層5(第3層)とを備えている。
窒化物半導体積層構造部2には、n型層5における窒化物半導体積層構造部2の積層方向(以下、この方向を単に「積層方向」ということがある。)に平行な最表面16から、n型層5およびp型層4を貫通して、n型層3の積層方向途中に至る深さのトレンチ6が形成されている。
トレンチ6は、断面略倒立台形状に形成されており、積層方向に直交する方向に延びるストライプ状に形成されている。また、トレンチ6は、図1では図示されていないが、そのストライプ方向と直交する幅方向(以下、この方向を単に「幅方向」ということがある。)に一定の間隔を空けて複数形成されている。
トレンチ6は、断面略倒立台形状に形成されており、積層方向に直交する方向に延びるストライプ状に形成されている。また、トレンチ6は、図1では図示されていないが、そのストライプ方向と直交する幅方向(以下、この方向を単に「幅方向」ということがある。)に一定の間隔を空けて複数形成されている。
トレンチ6の傾斜した1対の内側面は、n型層3、p型層4およびn型層5に跨がる壁面7をそれぞれ形成している。
たとえば、主面がc面(0001)の基板1を用いると、この基板1の上にエピタキシャル成長によって成長させられるn型層3、p型層4およびn型層5は、やはりc面(0001)を主面(積層界面)として積層されることになる。また、窒化物半導体積層構造部2の壁面7の面方位は、たとえば、c面(0001)に対して15°〜90°の範囲で傾斜した面(c面以外の面)である。より具体的には、たとえば、m面(10-10)またはa面(11-20)などの非極性面(ノンポーラ面)や、(10-13)、(10-11)、(11-22)などの半極性面(セミポーラ面)となる。
たとえば、主面がc面(0001)の基板1を用いると、この基板1の上にエピタキシャル成長によって成長させられるn型層3、p型層4およびn型層5は、やはりc面(0001)を主面(積層界面)として積層されることになる。また、窒化物半導体積層構造部2の壁面7の面方位は、たとえば、c面(0001)に対して15°〜90°の範囲で傾斜した面(c面以外の面)である。より具体的には、たとえば、m面(10-10)またはa面(11-20)などの非極性面(ノンポーラ面)や、(10-13)、(10-11)、(11-22)などの半極性面(セミポーラ面)となる。
また、壁面7の全域を覆うように、主としてn型不純物を含むn型のGaNからなるn型チャネル層8(第4層)が形成されている。このn型チャネル層8には、ゲート電極10(後述)に適切なバイアスが与えられることにより、n型層3とn型層5との間を電気的に導通させるチャネルが形成される。n型チャネル層8は、1対の壁面7にそれぞれ沿う部分がトレンチ6を介して対向する形状で形成されており、その厚みは、p型層4のp型不純物濃度およびp型ゲート層9(後述)のp型不純物濃度に応じて設定されている。たとえば、p型層4の不純物濃度が1×1019〜4×1019cm−3であり、p型ゲート層9(後述)の不純物濃度が1×1019〜4×1019cm−3である場合、n型チャネル層8におけるp型層4とp型ゲート層9(後述)とで挟まれる部分の厚みtは、20〜50nmである。また、n型チャネル層8は、p型層4に接して形成されていることにより、p型層4との間でpn接合を形成している。
トレンチ6において、n型チャネル層8の内側には、p型不純物を含むGaNからなるp型ゲート層9が埋設されている。p型ゲート層9は、トレンチ6を埋め尽くし、さらに、その窒化物半導体積層構造部2の積層界面(以下、この界面を単に「積層界面」ということがある。)に平行な最表面15が、n型層5の最表面16よりも上方に突出する凸形状で形成されている。p型ゲート層9において、最表面15の両側線に連なる1対の側面は、窒化物半導体積層構造部2の積層界面に対して傾斜した壁面14をそれぞれ形成している。また、p型ゲート層9は、n型チャネル層8に接して形成されていることにより、n型チャネル層8との間でpn接合を形成している。なお、p型ゲート層9の最表面15は、n型層5の最表面16と面一に形成されていてもよいし、最表面16よりもトレンチ6の内方に窪んだ凹面であってもよい。
p型ゲート層9の最表面15には、ゲート電極10が形成されている。ゲート電極10は、たとえば、Niと、このNiに積層されたAuとからなるNi/Au合金、Pd/Au合金、Pd/Ti/Au合金およびPd/Pt/Au合金、Pt、Al、ポリシリコンなどの導電性材料を用いて形成することができ、p型ゲート層9に電気的に接続されている。
n型層5の最表面16には、ソース電極11が形成されている。ソース電極11は、たとえば、Tiと、このTiに積層されたAlからなるTi/Al合金などの金属を用いて形成することができ、n型層5に電気的に接続されている。ソース電極11を、Alを含む金属で形成しておくことにより、ソース電極11とn型層5との間の接合部で良好なオーミック特性を得ることができる。ソース電極11は、その他、MoもしくはMo化合物(たとえば、モリブデンシリサイド)、TiもしくはTi化合物(たとえば、チタンシリサイド)、またはWもしくはW化合物(たとえば、タングステンシリサイド)を用いて形成してもよい。
基板1の他方面には、ドレイン電極12が接触形成されている。ドレイン電極12は、たとえば、Alなどの金属を用いて形成することができ、基板1を介して、n型層3に電気的に接続されている。ドレイン電極12は、その他、MoもしくはMo化合物(たとえば、モリブデンシリサイド)、TiもしくはTi化合物(たとえば、チタンシリサイド)、またはWもしくはW化合物(たとえば、タングステンシリサイド)を用いて形成してもよい。
次に、上記の窒化物半導体素子の動作について説明する。
ソース電極11とドレイン電極12との間には、ドレイン電極12側が正となるバイアスが与えられる。これにより、n型層3とp型層4との界面のpn接合には逆方向電圧が与えられる。その結果、n型層5とn型層3との間、すなわち、ソース電極11とドレイン電極12との間(ソース−ドレイン間)は、遮断状態(逆バイアス状態)となる。一方、n型チャネル層8は、p型層4との界面のpn接合部およびp型ゲート層9との界面のpn接合部から広がる空乏層によりピンチオフされている。
ソース電極11とドレイン電極12との間には、ドレイン電極12側が正となるバイアスが与えられる。これにより、n型層3とp型層4との界面のpn接合には逆方向電圧が与えられる。その結果、n型層5とn型層3との間、すなわち、ソース電極11とドレイン電極12との間(ソース−ドレイン間)は、遮断状態(逆バイアス状態)となる。一方、n型チャネル層8は、p型層4との界面のpn接合部およびp型ゲート層9との界面のpn接合部から広がる空乏層によりピンチオフされている。
この状態から、ゲート電極10に対して、ソース電極11を基準電位として正となるゲート閾値電圧以上のバイアスを印加すると、n型チャネル層8に広がる空乏層幅が小さくなり、n型チャネル層8にチャネルが形成される。このチャネル(n型チャネル層8)を介して、n型層3とn型層5との間が導通する。こうして、ソース−ドレイン間が導通することになる。すなわち、ゲート電極10に所定のバイアスを与えたときにソース−ドレイン間が導通し、ゲート電極10にバイアスを与えないときにはソース−ドレイン間が遮断状態となる。また、チャネルの幅は、ゲート電極10に与えるバイアスによって制御できる。このようにして、トランジスタ動作が実現される。
図2A〜図2Eは、図1の窒化物半導体素子の製造方法を説明するための模式的な断面図である。
この窒化物半導体素子を製造するには、まず、基板1の一方面から、たとえば、MOCVD法(Metal Organic Chemical Vapor Deposition:有機金属気相成長法)により、n型不純物がドープされながらGaNが成長させられる。GaNは、基板1の一方面に直交する方向に成長し、これによって、n型層3が形成される(第1層形成工程)。なお、成長するGaNにドープするn型不純物としては、たとえば、Siを用いればよい。
この窒化物半導体素子を製造するには、まず、基板1の一方面から、たとえば、MOCVD法(Metal Organic Chemical Vapor Deposition:有機金属気相成長法)により、n型不純物がドープされながらGaNが成長させられる。GaNは、基板1の一方面に直交する方向に成長し、これによって、n型層3が形成される(第1層形成工程)。なお、成長するGaNにドープするn型不純物としては、たとえば、Siを用いればよい。
次いで、n型層3上に、たとえば、MOCVD法により、p型不純物がドープされながらGaNが成長させられて、p型層4が形成される(第2層形成工程)。なお、成長するGaNにドープするp型不純物としては、たとえば、MgまたはCを用いればよい。
さらに、p型層4上に、たとえば、MOCVD法により、n型不純物がドープされながらGaNが成長させられて、n型層5が形成される(第3層形成工程)。なお、成長するGaNにドープするn型不純物としては、たとえば、Siを用いればよい。こうして、図2Aに示すように、基板1の一方面に、基板1の成長主面(一方面)に平行な積層界面を有する、n型層3、p型層4およびn型層5からなる窒化物半導体積層構造部2が形成される。
さらに、p型層4上に、たとえば、MOCVD法により、n型不純物がドープされながらGaNが成長させられて、n型層5が形成される(第3層形成工程)。なお、成長するGaNにドープするn型不純物としては、たとえば、Siを用いればよい。こうして、図2Aに示すように、基板1の一方面に、基板1の成長主面(一方面)に平行な積層界面を有する、n型層3、p型層4およびn型層5からなる窒化物半導体積層構造部2が形成される。
その後、n型層5の、積層界面に平行な最表面16に、エッチングマスク(図示せず)が形成される。そして、このマスクを介して、窒化物半導体積層構造部2がストライプ状にエッチングされる。すなわち、n型層5の最表面16から、n型層5およびp型層4を貫通して、n型層3の積層方向途中に至る深さのトレンチ6がエッチングによって形成される。これにより、図2Bに示すように、複数本の窒化物半導体積層構造部2がストライプ状に整形されるとともに、n型層3、p型層4およびn型層5に跨る壁面7が同時に形成される(壁面形成工程)。
トレンチ6の形成は、たとえば、塩素系ガスを用いたドライエッチング(異方性エッチング)によって行なうことができる。なお、ドライエッチングの後、必要に応じて、ドライエッチングによってダメージを受けたトレンチ6の壁面7を改善するためのウェットエッチング処理を行なってもよい。
ウェットエッチングには、KOH(水酸化カリウム)やNaOH(水酸化ナトリウム)などを用いることが好ましい。これにより、Si系の酸化物やGaの酸化物などが除去され、壁面7を均すことができる。また、HF(フッ酸)やHCl(塩酸)などによるウェットエッチングによっても、ダメージを受けた壁面7を改善することができ、ダメージの少ない壁面7を得ることができる。壁面7のダメージを低減しておくことにより、壁面7とn型チャネル層8との界面を良好な界面とすることができる。なお、ウェットエッチング処理に代えて、低ダメージのドライエッチング処理を適用することもできる。
ウェットエッチングには、KOH(水酸化カリウム)やNaOH(水酸化ナトリウム)などを用いることが好ましい。これにより、Si系の酸化物やGaの酸化物などが除去され、壁面7を均すことができる。また、HF(フッ酸)やHCl(塩酸)などによるウェットエッチングによっても、ダメージを受けた壁面7を改善することができ、ダメージの少ない壁面7を得ることができる。壁面7のダメージを低減しておくことにより、壁面7とn型チャネル層8との界面を良好な界面とすることができる。なお、ウェットエッチング処理に代えて、低ダメージのドライエッチング処理を適用することもできる。
次いで、トレンチ6の内面およびn型層5の最表面16から、たとえば、MOCVD法により、n型不純物がドープされながらGaNが成長させられる。なお、成長するGaNにドープするn型不純物としては、たとえば、Siを用いればよい。これにより、図2Cに示すように、トレンチ6の内面(壁面7)およびn型層5の最表面16を覆うn型チャネル層8が形成される(第4層形成工程)。
n型チャネル層8の形成に引き続いて、p型不純物がドープされながらGaNが成長させられる。この成長は、トレンチ6内のn型チャネル層8から成長するGaNが、n型層5の最表面16よりも突出する高さになるまで続けられる。こうして、図2Cに示すように、n型チャネル層8の表面全域を覆うp型ゲート層9が形成される(第5層形成工程)。
なお、GaNは、n型チャネル層8の表面から一様な成長速度で成長するので、成長後のp型ゲート層9は、図2Cに示すように、積層方向におけるトレンチ6の上方部分にストライプ状に窪んだ凹部17を有する断面略凹形状となる。また、成長するGaNにドープするp型不純物としては、たとえば、MgまたはCを用いればよい。
次いで、凹部17内における、p型ゲート層9の、積層界面に平行な最表面15に、マスク13が形成されて、p型ゲート層9の当該最表面15がマスク13で覆われる。
次いで、凹部17内における、p型ゲート層9の、積層界面に平行な最表面15に、マスク13が形成されて、p型ゲート層9の当該最表面15がマスク13で覆われる。
そして、このマスク13を介して、p型ゲート層9およびn型チャネル層8がストライプ状にドライエッチングされる。こうして、p型ゲート層9がストライプ状に整形されるとともに、窒化物半導体積層構造部2の積層界面に対して傾斜した壁面14が同時に形成される。また、n型チャネル層8におけるトレンチ6外の部分が除去されて、図2Dに示すように、n型層5の最表面16が露出する。
その後、マスク13が除去されて、マスク13で覆われていたp型ゲート層9の最表面15が露出する。
続いて、公知のフォトリソグラフィ技術により、ソース電極11を形成すべき領域に開口を有するフォトレジスト(図示せず)を介して、ソース電極11の材料として用いられるメタル(この実施形態では、TiおよびAl)が、スパッタ法によりスパッタされる。その後は、フォトレジストが除去されることにより、メタルの不要部分(ソース電極11以外の部分)がフォトレジストとともにリフトオフされる。これらの工程により、n型層5の最表面16に、ソース電極11が形成される(ソース電極形成工程)。
続いて、公知のフォトリソグラフィ技術により、ソース電極11を形成すべき領域に開口を有するフォトレジスト(図示せず)を介して、ソース電極11の材料として用いられるメタル(この実施形態では、TiおよびAl)が、スパッタ法によりスパッタされる。その後は、フォトレジストが除去されることにより、メタルの不要部分(ソース電極11以外の部分)がフォトレジストとともにリフトオフされる。これらの工程により、n型層5の最表面16に、ソース電極11が形成される(ソース電極形成工程)。
ソース電極11が形成された後には、熱アロイ(アニール処理)が行なわれる。
次いで、公知のフォトリソグラフィ技術により、ゲート電極10を形成すべき領域に開口を有するフォトレジスト(図示せず)を介して、ゲート電極10の材料として用いられるメタル(この実施形態では、NiおよびAu)が、スパッタ法によりスパッタされる。その後は、フォトレジストが除去されることにより、メタルの不要部分(ゲート電極10以外の部分)がフォトレジストとともにリフトオフされる。これらの工程により、p型ゲート層9の最表面15に、ゲート電極10が形成される(ゲート電極形成工程)。すなわち、ゲート電極10は、p型ゲート層9の整形時にマスク13で覆われていたp型ゲート層9の最表面15に接触形成されることとなる。
次いで、公知のフォトリソグラフィ技術により、ゲート電極10を形成すべき領域に開口を有するフォトレジスト(図示せず)を介して、ゲート電極10の材料として用いられるメタル(この実施形態では、NiおよびAu)が、スパッタ法によりスパッタされる。その後は、フォトレジストが除去されることにより、メタルの不要部分(ゲート電極10以外の部分)がフォトレジストとともにリフトオフされる。これらの工程により、p型ゲート層9の最表面15に、ゲート電極10が形成される(ゲート電極形成工程)。すなわち、ゲート電極10は、p型ゲート層9の整形時にマスク13で覆われていたp型ゲート層9の最表面15に接触形成されることとなる。
その後は、ソース電極11およびゲート電極10の場合と同様の方法により、基板1の他方面に、ドレイン電極12が形成される(ドレイン電極形成工程)。
こうして、図2Eに示すように、図1の窒化物半導体素子を得ることができる。
複数の窒化物半導体積層構造部2は、それぞれ単位セルを形成している。窒化物半導体積層構造部2のゲート電極10およびソース電極11は、それぞれ、図示しない位置で共通接続されている。ドレイン電極12は、基板1に接触して形成されており、すべてのセルに対して共通の電極となっている。
こうして、図2Eに示すように、図1の窒化物半導体素子を得ることができる。
複数の窒化物半導体積層構造部2は、それぞれ単位セルを形成している。窒化物半導体積層構造部2のゲート電極10およびソース電極11は、それぞれ、図示しない位置で共通接続されている。ドレイン電極12は、基板1に接触して形成されており、すべてのセルに対して共通の電極となっている。
以上のように、この窒化物半導体素子は、p型層4とのpn接合部およびp型ゲート層9とのpn接合部から広がる空乏層により、常時はピンチオフされているn型チャネル層8に対してゲート電圧を印加することにより、ソース−ドレイン間が導通する、いわゆるn型チャネルの接合型電界効果トランジスタである。
主としてp型不純物を含むGaNよりも電子移動度の高い、n型のGaNからなるn型チャネル層8にチャネルを形成するので、素子のオン抵抗を低減することができる。
主としてp型不純物を含むGaNよりも電子移動度の高い、n型のGaNからなるn型チャネル層8にチャネルを形成するので、素子のオン抵抗を低減することができる。
さらに、主としてp型不純物を含むGaNからなるp型ゲート層9がジャンクションゲートとして用いられるため、素子の動作時におけるゲート閾値電圧の低下を抑制し、素子のノーマリオフ動作を達成することができる。
また、ゲート電極10が、p型ゲート層9の整形の際にマスク13で覆われていた最表面15に接触形成されているので、ゲート電極10をp型ゲート層9に対して良好にオーミック接合することができる。 一般的に、p型不純物を含むIII族窒化物半導体をエッチングすると、エッチングされた部分のn型不純物の濃度が増加する。たとえば、p型ゲート層9の壁面14など、ドライエッチングにより表われた部分のn型不純物濃度は、p型ゲート層9における当該部分以外の部分の不純物濃度よりも大きくなる。n型不純物濃度の大きい部分に対してゲート電極10を接触形成しても、p型ゲート層9とゲート電極10との間の接合部で良好なオーミック特性を得ることが困難である。
また、ゲート電極10が、p型ゲート層9の整形の際にマスク13で覆われていた最表面15に接触形成されているので、ゲート電極10をp型ゲート層9に対して良好にオーミック接合することができる。 一般的に、p型不純物を含むIII族窒化物半導体をエッチングすると、エッチングされた部分のn型不純物の濃度が増加する。たとえば、p型ゲート層9の壁面14など、ドライエッチングにより表われた部分のn型不純物濃度は、p型ゲート層9における当該部分以外の部分の不純物濃度よりも大きくなる。n型不純物濃度の大きい部分に対してゲート電極10を接触形成しても、p型ゲート層9とゲート電極10との間の接合部で良好なオーミック特性を得ることが困難である。
一方、この実施形態では、ゲート電極10がp型ゲート層9の最表面15に接触形成されている。そのため、p型ゲート層9とゲート電極10との間の接合部で良好なオーミック特性を得ることができる。その結果、良好なトランジスタ動作を行なうことができる。
以上、本発明の一実施形態について説明したが、この発明はさらに他の形態で実施することもできる。 たとえば、前述の実施形態では、n型層3、p型層4、n型層5、n型チャネル層8およびp型ゲート層9を、GaNを用いて形成したが、これらの層は、GaN以外のIII族窒化物半導体、たとえば、窒化アルミニウム(AlN)窒化インジウム(InN)など、一般にAlxInyGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)と表すことができる材料を用いて形成することもできる。
以上、本発明の一実施形態について説明したが、この発明はさらに他の形態で実施することもできる。 たとえば、前述の実施形態では、n型層3、p型層4、n型層5、n型チャネル層8およびp型ゲート層9を、GaNを用いて形成したが、これらの層は、GaN以外のIII族窒化物半導体、たとえば、窒化アルミニウム(AlN)窒化インジウム(InN)など、一般にAlxInyGa1−x−yN(0≦x≦1、0≦y≦1、0≦x+y≦1)と表すことができる材料を用いて形成することもできる。
また、前述の実施形態では、壁面7は、基板1の主面に対して傾斜した面であるとしたが、傾斜している必要はなく、また、平面である必要もない。すなわち、壁面7は、基板1に垂直な平面であってもよいし、湾曲面であってもよい。
また、前述の実施形態では、窒化物半導体積層構造部2に断面略倒立台形状のトレンチ6が形成される例について説明したが、トレンチ6の形状は、V字形、U字形、矩形などの他の形状であってもよい。
また、前述の実施形態では、窒化物半導体積層構造部2に断面略倒立台形状のトレンチ6が形成される例について説明したが、トレンチ6の形状は、V字形、U字形、矩形などの他の形状であってもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。
1 基板
2 窒化物半導体積層構造部
3 n型層
4 p型層
5 n型層
6 トレンチ
7 壁面
8 n型チャネル層
9 p型ゲート層
10 ゲート電極
11 ソース電極
12 ドレイン電極
13 マスク
14 壁面
15 最表面
16 最表面
2 窒化物半導体積層構造部
3 n型層
4 p型層
5 n型層
6 トレンチ
7 壁面
8 n型チャネル層
9 p型ゲート層
10 ゲート電極
11 ソース電極
12 ドレイン電極
13 マスク
14 壁面
15 最表面
16 最表面
Claims (3)
- n型のIII族窒化物半導体からなる第1層、この第1層に設けられたp型不純物を含むIII族窒化物半導体からなる第2層、およびこの第2層に設けられたn型のIII族窒化物半導体からなる第3層を備え、前記第1、第2および第3層に跨る壁面を有する窒化物半導体積層構造部と、
前記壁面に、前記第1、第2および第3層に跨って形成されたn型のIII族窒化物半導体からなる第4層と、
前記第4層を挟んで、前記第2層に対向するように形成されたp型不純物を含むIII族窒化物半導体からなる第5層と、
前記第5層に電気的に接続されるように形成されたゲート電極と、
前記第3層に電気的に接続されるように形成されたソース電極と、
前記第1層に電気的に接続されるように形成されたドレイン電極と
を含む、窒化物半導体素子。 - n型のIII族窒化物半導体からなる第1層を形成する第1層形成工程と、
この第1層上に、p型不純物を含むIII族窒化物半導体からなる第2層を形成する第2層形成工程と、
この第2層上に、n型のIII族窒化物半導体からなる第3層を形成する第3層形成工程と、
前記第1、2および第3層に跨る壁面を形成する壁面形成工程と、
前記壁面に、前記第1、第2および第3層に跨るように、n型のIII族窒化物半導体からなる第4層を形成する第4層形成工程と、
前記第4層を挟んで前記第2層に対向するように、p型不純物を含むIII族窒化物半導体からなる第5層を形成する第5層形成工程と、
前記第5層に電気的に接続するようにゲート電極を形成するゲート電極形成工程と、
前記第3層に電気的に接続するようにソース電極を形成するソース電極形成工程と、 前記第1層に電気的に接続するようにドレイン電極を形成するドレイン電極形成工程と
を含む、窒化物半導体素子の製造方法。 - 前記第5層形成工程が、前記第4層上にp型不純物を含むIII族窒化物半導体を成長させる成長工程と、前記p型不純物を含むIII族窒化物半導体の一部を覆うマスクを介してエッチングすることにより前記第5層を形成する工程とを含み、
前記ゲート電極形成工程が、前記第5層における前記マスクで覆われる部分に前記ゲート電極を形成する工程を含む、請求項2に記載の窒化物半導体素子の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007330356A JP2009152462A (ja) | 2007-12-21 | 2007-12-21 | 窒化物半導体素子および窒化物半導体素子の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007330356A JP2009152462A (ja) | 2007-12-21 | 2007-12-21 | 窒化物半導体素子および窒化物半導体素子の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009152462A true JP2009152462A (ja) | 2009-07-09 |
Family
ID=40921243
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007330356A Pending JP2009152462A (ja) | 2007-12-21 | 2007-12-21 | 窒化物半導体素子および窒化物半導体素子の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009152462A (ja) |
Cited By (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011049521A (ja) * | 2009-07-30 | 2011-03-10 | Sumitomo Electric Ind Ltd | 半導体装置及びその製造方法 |
JP2011077400A (ja) * | 2009-09-30 | 2011-04-14 | Sumitomo Electric Ind Ltd | ヘテロ接合トランジスタ、及びヘテロ接合トランジスタを作製する方法 |
WO2011061573A1 (en) * | 2009-11-19 | 2011-05-26 | Freescale Semiconductor, Inc. | Vertical power transistor device, semiconductor die and method of manufacturing a vertical power transistor device |
JP2011146441A (ja) * | 2010-01-12 | 2011-07-28 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
CN102184956A (zh) * | 2011-04-15 | 2011-09-14 | 中山大学 | 纵向导通的GaN增强型MISFET器件及其制作方法 |
JP2015032835A (ja) * | 2013-08-05 | 2015-02-16 | ソウル セミコンダクター カンパニー リミテッド | 窒化物系電界効果トランジスタ及びその製造方法 |
US9184258B2 (en) | 2013-09-11 | 2015-11-10 | Kabushiki Kaisha Toshiba | GaN based semiconductor device and method of manufacturing the same |
JP2018037435A (ja) * | 2016-08-29 | 2018-03-08 | 株式会社東芝 | 半導体装置 |
-
2007
- 2007-12-21 JP JP2007330356A patent/JP2009152462A/ja active Pending
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011049521A (ja) * | 2009-07-30 | 2011-03-10 | Sumitomo Electric Ind Ltd | 半導体装置及びその製造方法 |
JP2011077400A (ja) * | 2009-09-30 | 2011-04-14 | Sumitomo Electric Ind Ltd | ヘテロ接合トランジスタ、及びヘテロ接合トランジスタを作製する方法 |
WO2011061573A1 (en) * | 2009-11-19 | 2011-05-26 | Freescale Semiconductor, Inc. | Vertical power transistor device, semiconductor die and method of manufacturing a vertical power transistor device |
US9825162B2 (en) | 2009-11-19 | 2017-11-21 | Nxp Usa, Inc. | Vertical power transistor device, semiconductor die and method of manufacturing a vertical power transistor device |
JP2011146441A (ja) * | 2010-01-12 | 2011-07-28 | Toyota Central R&D Labs Inc | 半導体装置とその製造方法 |
CN102184956A (zh) * | 2011-04-15 | 2011-09-14 | 中山大学 | 纵向导通的GaN增强型MISFET器件及其制作方法 |
JP2015032835A (ja) * | 2013-08-05 | 2015-02-16 | ソウル セミコンダクター カンパニー リミテッド | 窒化物系電界効果トランジスタ及びその製造方法 |
US9184258B2 (en) | 2013-09-11 | 2015-11-10 | Kabushiki Kaisha Toshiba | GaN based semiconductor device and method of manufacturing the same |
US9466705B2 (en) | 2013-09-11 | 2016-10-11 | Kabushiki Kaisha Toshiba | Semiconductor device and method of manufacturing the same |
JP2018037435A (ja) * | 2016-08-29 | 2018-03-08 | 株式会社東芝 | 半導体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP3413353B1 (en) | Normally-off hemt transistor with selective generation of 2deg channel, and manufacturing method thereof | |
US8039872B2 (en) | Nitride semiconductor device including a group III nitride semiconductor structure | |
JP5442229B2 (ja) | 窒化物半導体素子の製造方法 | |
WO2011043110A1 (ja) | 半導体装置およびその製造方法 | |
US20140209922A1 (en) | Semiconductor device | |
JP2009117820A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
JP4993673B2 (ja) | Mis型電界効果トランジスタおよびその製造方法 | |
JP2008078604A (ja) | Mis型電界効果トランジスタおよびその製造方法 | |
JP2008311269A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
JP2008053449A (ja) | 半導体装置およびその製造方法 | |
JP2008053448A (ja) | Mis型電界効果トランジスタおよびその製造方法 | |
JP2008205414A (ja) | 窒化物半導体素子、窒化物半導体パッケージおよび窒化物半導体素子の製造方法 | |
JP2008306130A (ja) | 電界効果型半導体装置及びその製造方法 | |
JP2008311355A (ja) | 窒化物半導体素子 | |
JP2009164235A (ja) | 窒化物半導体素子およびその製造方法 | |
JP2009152462A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
JP2008210936A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
CN108258035B (zh) | 一种GaN基增强型场效应器件及其制作方法 | |
JP2009177110A (ja) | 窒化物半導体素子および窒化物半導体素子の製造方法 | |
JP2011155221A (ja) | 半導体装置およびその製造方法 | |
US20090230433A1 (en) | Nitride semiconductor device | |
US20090039421A1 (en) | Nitride semiconductor device and method for producing nitride semiconductor device | |
TW202105524A (zh) | 氮化物半導體裝置及其製造方法 | |
JP2008227073A (ja) | 窒化物半導体積層構造の形成方法および窒化物半導体素子の製造方法 | |
JP2008226914A (ja) | GaN系半導体素子 |