JP5162804B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5162804B2 JP5162804B2 JP2001277188A JP2001277188A JP5162804B2 JP 5162804 B2 JP5162804 B2 JP 5162804B2 JP 2001277188 A JP2001277188 A JP 2001277188A JP 2001277188 A JP2001277188 A JP 2001277188A JP 5162804 B2 JP5162804 B2 JP 5162804B2
- Authority
- JP
- Japan
- Prior art keywords
- impurity diffusion
- edge
- field plate
- active portion
- diffusion region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 25
- 238000009792 diffusion process Methods 0.000 claims description 61
- 239000012535 impurity Substances 0.000 claims description 61
- 239000011229 interlayer Substances 0.000 claims description 11
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 5
- 238000005468 ion implantation Methods 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 description 11
- 239000010410 layer Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電力変換装置などに使用されるパワー半導体装置に関し、特にプレーナー型のフィールドプレート付きガードリング耐圧構造を有する半導体装置に関する。
【０００２】
【従来の技術】
図４は、従来のプレーナー型のフィールドプレート付きガードリング耐圧構造を有する半導体装置の概略を示す断面図である。図４に示すように、従来のガードリング耐圧構造では、ｎ-ドリフト層１１、ｐ+活性部不純物拡散領域１２および複数のｐ+ガードリング不純物拡散領域１３の上に、初期酸化膜１４および層間絶縁膜１５を介してフィールドプレート１６，１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅが選択的に形成される。
【０００３】
活性部不純物拡散領域１２上のフィールドプレート１６は、初期酸化膜１４および層間絶縁膜１５を貫通して活性部不純物拡散領域１２に電気的に接続している。このフィールドプレート１６のエッジ側端部１８は、電圧印加時における空乏層中の等電位線の曲率半径を大きくして電界を緩和するため、活性部不純物拡散領域１２のエッジ側端部１９からはみ出している。各ガードリング不純物拡散領域１３上のフィールドプレート１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅは初期酸化膜１４および層間絶縁膜１５を貫通してそれぞれのガードリング不純物拡散領域１３に電気的に接続している。
【０００４】
【発明が解決しようとする課題】
しかしながら、図４に示す構成のフィールドプレート付きガードリング耐圧構造ではつぎのような問題点がある。図５は、活性部不純物拡散領域１２上のフィールドプレート１６が活性部不純物拡散領域１２からはみ出している半導体装置（耐圧６５１Ｖ）の活性部とエッジとの境界近傍領域における等電位線の様子を模式的に示す図である。図６は、フィールドプレートがない半導体装置（耐圧７０３Ｖ）の活性部とエッジとの境界近傍領域における等電位線の様子を模式的に示す図である。図５および図６において、図４と同じ構成については同一の符号を付す。
【０００５】
フィールドプレート１６がある場合には活性部とそのすぐ隣のガードリング不純物拡散領域１３との間の領域は発生耐圧のボトルネックとなり、図５に示す破線領域の等電位線の曲率は、図６に示す破線領域の等電位線の曲率よりも大きくなり、耐圧が低下してしまう。したがって、フィールドプレート１６があると平面接合に極めて近い理想耐圧を発生するのは困難である。
【０００６】
それに対して、フィールドプレートのないガードリング構造の場合には、隣り合うガードリング不純物拡散領域の間隔を詰めることにより、上述した耐圧ボトルネックを解消することができる。しかし、この構造では、保護膜中の電荷集中を防止する作用を有するフィールドプレートがないため、耐圧構造の一部領域に表面電荷が蓄積し、その部分の耐圧が低下してしまうので、信頼性に劣るという問題点がある。
【０００７】
本発明は、上記問題点に鑑みてなされたものであって、平面接合に近い理想耐圧を発生する信頼性の高い耐圧構造を備えた半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体装置は、プレーナー型のフィールドプレート付きガードリング耐圧構造を有し、その耐圧構造の活性部とエッジとの境界近傍領域において、酸化膜と、その酸化膜の上に設けられたＢＰＳＧよりなる層間絶縁膜を貫通して活性部不純物拡散領域に電気的に接続している第１のフィールドプレートと、層間絶縁膜を貫通して複数のガードリング不純物拡散領域の各々に電気的に接続している複数の第２のフィールドプレートとを有し、活性部内のフィールドプレートのエッジ側端部が活性部不純物拡散領域からはみ出ず、かつエッジ内のフィールドプレートの活性部側端部がガードリング不純物拡散領域からはみ出ない構成とすることを特徴とする。
【０００９】
この発明によれば、活性部とエッジとの境界近傍領域において、活性部内のフィールドプレートが活性部不純物拡散領域からエッジ側にはみ出ず、かつエッジ内のフィールドプレートがガードリング不純物拡散領域から活性部側にはみ出ないため、それら隣り合う活性部不純物拡散領域とガードリング不純物拡散領域との間隔を詰めることができ、それによって等電位線の曲率半径が大きくなり、耐圧のボトルネックが解消される。また、フィールドプレートがあるため、長期信頼性が確保される。
【００１０】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。図１は、本発明にかかるプレーナー型のフィールドプレート付きガードリング耐圧構造を有する半導体装置の一例の概略を示す断面図である。この半導体装置では、活性部とエッジとの境界近傍領域において、最もエッジ寄りに位置するｐ+活性部不純物拡散領域２２はｎ-ドリフト層２１の活性部側の表面部分に形成されている。また、複数のｐ+ガードリング不純物拡散領域２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅは、ドリフト層２１のエッジ側の表面部分の活性部とたとえばＡｌでできたチャネルストッパー３０との間に形成されている。
【００１１】
活性部不純物拡散領域２２上に選択的に形成されたたとえばＡｌでできたフィールドプレート（第１のフィールドプレート）２６は、初期酸化膜２４およびたとえばＢＰＳＧよりなる層間絶縁膜２５を貫通して活性部不純物拡散領域２２に電気的に接続している。この第１のフィールドプレート２６のエッジ側端部２８は活性部不純物拡散領域２２のエッジ側端部２９よりも活性部中央寄りに位置している。つまり、活性部不純物拡散領域２２上の第１のフィールドプレート２６は活性部不純物拡散領域２２のエッジ側端部２９からエッジ側にはみ出していない。
【００１２】
各ガードリング不純物拡散領域２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅ上に選択的に形成されたフィールドプレート２７ａ，２７ｂ，２７ｃ，２７ｄ，２７ｅは初期酸化膜２４および層間絶縁膜２５を貫通してそれぞれのガードリング不純物拡散領域２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅに電気的に接続している。最も活性部寄りに位置するガードリング不純物拡散領域２３ａ上のフィールドプレート（第２のフィールドプレート）２７ａの活性部側端部３１は、そのガードリング不純物拡散領域２３ａの活性部側端部３２よりもエッジ中央寄りに位置している。つまり、エッジ内の最も活性部寄りに位置するフィールドプレート２７ａは、最も活性部寄りに位置するガードリング不純物拡散領域２３ａの活性部側端部３２から活性部側にはみ出していない。
【００１３】
ここで、最もエッジ寄りに位置する活性部不純物拡散領域２２と、最も活性部寄りに位置するガードリング不純物拡散領域２３ａとの間のイオン注入窓の間隔は、従来のプレーナー型のフィールドプレート付きガードリング耐圧構造における間隔よりも狭く、特に限定しないが、たとえば１０μｍである。また、このガードリング不純物拡散領域２３ａ上のフィールドプレート２７ａは、その幅がたとえば３５μｍであり、隣り合う活性部側のフィールドプレート２６との間隔がたとえば４０μｍであり、エッジ内の、活性部側から２番目に位置するフィールドプレート２７ｂとの間隔がたとえば２０μｍである。
【００１４】
図２は、本発明にかかる半導体装置の第１の具体例の要部を示す断面図である。図２に示す構成の半導体装置はダイオードであり、活性部においてアノード電極４６がフィールドプレートとして活性部とエッジとの境界近傍領域に延びている。アノード電極４６のエッジ側端部４８は、アノード電極４６の下に位置するｐ型の活性部不純物拡散領域４２のエッジ側端部４９よりも活性部中央寄りに位置している。また、最も活性部に近いｐ型のガードリング不純物拡散領域４３上に位置するフィールドプレート４７の活性部側端部５１は、そのガードリング不純物拡散領域４３の活性部側端部５２よりもエッジ中央寄りに位置している。そして、活性部不純物拡散領域４２とガードリング不純物拡散領域４３との間のイオン注入窓の間隔は、従来のプレーナー型のフィールドプレート付きガードリング耐圧構造における間隔よりも狭い。なお、図２において符号４１はｎ-ドリフト層であり、符号４４は初期酸化膜であり、符号４５はＢＰＳＧよりなる層間絶縁膜である。
【００１５】
図３は、本発明にかかる半導体装置の第２の具体例の要部を示す断面図である。図３に示す構成の半導体装置は絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）またはＭＯＳＦＥＴであり、活性部においてゲートリング６６がフィールドプレートとして活性部とエッジとの境界近傍領域に設けられている。ゲートリング６６のエッジ側端部６８は、ゲートリング６６の下に位置するｐ型の活性部不純物拡散領域６２のエッジ側端部６９よりも活性部中央寄りに位置している。また、最も活性部に近いｐ型のガードリング不純物拡散領域６３上に位置するフィールドプレート６７の活性部側端部７１は、そのガードリング不純物拡散領域６３の活性部側端部７２よりもエッジ中央寄りに位置している。
【００１６】
そして、活性部不純物拡散領域６２とガードリング不純物拡散領域６３との間のイオン注入窓の間隔は、従来のプレーナー型のフィールドプレート付きガードリング耐圧構造における間隔よりも狭い。なお、図３において符号６１はｎ-ドリフト層であり、符号６４は初期酸化膜であり、符号６５はＢＰＳＧよりなる層間絶縁膜である。また、符号７３はｐ型のウェル、符号７４はｎ+ソース領域、符号７５はゲート絶縁層を介してのポリシリコン層、符号７６はＡｌでできた電極である。
【００１７】
上述した実施の形態によれば、活性部とエッジとの境界近傍領域において、活性部内のフィールドプレート２６のエッジ側端部２８が活性部不純物拡散領域２２からはみ出さず、かつエッジ内の、最も活性部寄りに位置するフィールドプレート２７ａの活性部側端部３１がその下のガードリング不純物拡散領域２３ａからはみ出さないため、それら隣り合う活性部不純物拡散領域２２とガードリング不純物拡散領域２３ａとの間隔を詰めることができ、それによって等電位線の曲率半径が大きくなり、耐圧のボトルネックを解消することができる。したがって、平面耐圧に近い高耐圧を発生させることができる。また、耐圧構造部の全体にわたってフィールドプレート２６，２７ａ，２７ｂ，２７ｃ，２７ｄ，２７ｅがあるため、表面電荷の蓄積が抑えられるので、長期にわたって高い信頼性が確保される。
【００１８】
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。たとえば、上述した実施の形態において記載した寸法は一例であり、本発明はこれに限定されるものではない。また、エッジ内の、活性部側から２番目以降のフィールドプレート２７ｂ，２７ｃ，２７ｄ，２７ｅは、対応するガードリング不純物拡散領域２３ｂ，２３ｃ，２３ｄ，２３ｅからはみ出していてもよいし、はみ出していなくてもよい。また、本発明はｎ型とｐ型を反転させても成り立つ。
【００１９】
【発明の効果】
本発明によれば、活性部とエッジとの境界近傍領域において、隣り合う活性部不純物拡散領域とガードリング不純物拡散領域との間隔を詰めて等電位線の曲率半径を大きくし、耐圧のボトルネックを解消することによって、平面耐圧に近い高耐圧を発生させることができる。また、フィールドプレートがあるため長期にわたって高い信頼性が得られる。
【図面の簡単な説明】
【図１】本発明にかかるプレーナー型のフィールドプレート付きガードリング耐圧構造を有する半導体装置の一例の概略を示す断面図である。
【図２】本発明にかかる半導体装置の第１の具体例を示す要部断面図である。
【図３】本発明にかかる半導体装置の第２の具体例を示す要部断面図である。
【図４】従来のプレーナー型のフィールドプレート付きガードリング耐圧構造を有する半導体装置の要部を示す断面図である。
【図５】フィールドプレートを有する半導体装置の活性部とエッジとの境界近傍領域における等電位線の様子を模式的に示す図である。
【図６】フィールドプレートのない半導体装置の活性部とエッジとの境界近傍領域における等電位線の様子を模式的に示す図である。
【符号の説明】
２２，４２，６２ 活性部不純物拡散領域
２３ａ，４３，６３ ガードリング不純物拡散領域
２６ 第１のフィールドプレート
２７ａ，４７，６７ 第２のフィールドプレート
２８，４８，６８ 第１のフィールドプレートのエッジ側端部
２９，４９，６９ 活性部不純物拡散領域のエッジ側端部
３１，５１，７１ 第２のフィールドプレートの活性部側端部
３２，５２，７２ ガードリング不純物拡散領域の活性部側端部
４６ アノード電極（第１のフィールドプレート）
６６ ゲートリング（第１のフィールドプレート）
【発明の属する技術分野】
本発明は、電力変換装置などに使用されるパワー半導体装置に関し、特にプレーナー型のフィールドプレート付きガードリング耐圧構造を有する半導体装置に関する。
【０００２】
【従来の技術】
図４は、従来のプレーナー型のフィールドプレート付きガードリング耐圧構造を有する半導体装置の概略を示す断面図である。図４に示すように、従来のガードリング耐圧構造では、ｎ-ドリフト層１１、ｐ+活性部不純物拡散領域１２および複数のｐ+ガードリング不純物拡散領域１３の上に、初期酸化膜１４および層間絶縁膜１５を介してフィールドプレート１６，１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅが選択的に形成される。
【０００３】
活性部不純物拡散領域１２上のフィールドプレート１６は、初期酸化膜１４および層間絶縁膜１５を貫通して活性部不純物拡散領域１２に電気的に接続している。このフィールドプレート１６のエッジ側端部１８は、電圧印加時における空乏層中の等電位線の曲率半径を大きくして電界を緩和するため、活性部不純物拡散領域１２のエッジ側端部１９からはみ出している。各ガードリング不純物拡散領域１３上のフィールドプレート１７ａ，１７ｂ，１７ｃ，１７ｄ，１７ｅは初期酸化膜１４および層間絶縁膜１５を貫通してそれぞれのガードリング不純物拡散領域１３に電気的に接続している。
【０００４】
【発明が解決しようとする課題】
しかしながら、図４に示す構成のフィールドプレート付きガードリング耐圧構造ではつぎのような問題点がある。図５は、活性部不純物拡散領域１２上のフィールドプレート１６が活性部不純物拡散領域１２からはみ出している半導体装置（耐圧６５１Ｖ）の活性部とエッジとの境界近傍領域における等電位線の様子を模式的に示す図である。図６は、フィールドプレートがない半導体装置（耐圧７０３Ｖ）の活性部とエッジとの境界近傍領域における等電位線の様子を模式的に示す図である。図５および図６において、図４と同じ構成については同一の符号を付す。
【０００５】
フィールドプレート１６がある場合には活性部とそのすぐ隣のガードリング不純物拡散領域１３との間の領域は発生耐圧のボトルネックとなり、図５に示す破線領域の等電位線の曲率は、図６に示す破線領域の等電位線の曲率よりも大きくなり、耐圧が低下してしまう。したがって、フィールドプレート１６があると平面接合に極めて近い理想耐圧を発生するのは困難である。
【０００６】
それに対して、フィールドプレートのないガードリング構造の場合には、隣り合うガードリング不純物拡散領域の間隔を詰めることにより、上述した耐圧ボトルネックを解消することができる。しかし、この構造では、保護膜中の電荷集中を防止する作用を有するフィールドプレートがないため、耐圧構造の一部領域に表面電荷が蓄積し、その部分の耐圧が低下してしまうので、信頼性に劣るという問題点がある。
【０００７】
本発明は、上記問題点に鑑みてなされたものであって、平面接合に近い理想耐圧を発生する信頼性の高い耐圧構造を備えた半導体装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記目的を達成するため、本発明にかかる半導体装置は、プレーナー型のフィールドプレート付きガードリング耐圧構造を有し、その耐圧構造の活性部とエッジとの境界近傍領域において、酸化膜と、その酸化膜の上に設けられたＢＰＳＧよりなる層間絶縁膜を貫通して活性部不純物拡散領域に電気的に接続している第１のフィールドプレートと、層間絶縁膜を貫通して複数のガードリング不純物拡散領域の各々に電気的に接続している複数の第２のフィールドプレートとを有し、活性部内のフィールドプレートのエッジ側端部が活性部不純物拡散領域からはみ出ず、かつエッジ内のフィールドプレートの活性部側端部がガードリング不純物拡散領域からはみ出ない構成とすることを特徴とする。
【０００９】
この発明によれば、活性部とエッジとの境界近傍領域において、活性部内のフィールドプレートが活性部不純物拡散領域からエッジ側にはみ出ず、かつエッジ内のフィールドプレートがガードリング不純物拡散領域から活性部側にはみ出ないため、それら隣り合う活性部不純物拡散領域とガードリング不純物拡散領域との間隔を詰めることができ、それによって等電位線の曲率半径が大きくなり、耐圧のボトルネックが解消される。また、フィールドプレートがあるため、長期信頼性が確保される。
【００１０】
【発明の実施の形態】
以下に、本発明の実施の形態について図面を参照しつつ詳細に説明する。図１は、本発明にかかるプレーナー型のフィールドプレート付きガードリング耐圧構造を有する半導体装置の一例の概略を示す断面図である。この半導体装置では、活性部とエッジとの境界近傍領域において、最もエッジ寄りに位置するｐ+活性部不純物拡散領域２２はｎ-ドリフト層２１の活性部側の表面部分に形成されている。また、複数のｐ+ガードリング不純物拡散領域２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅは、ドリフト層２１のエッジ側の表面部分の活性部とたとえばＡｌでできたチャネルストッパー３０との間に形成されている。
【００１１】
活性部不純物拡散領域２２上に選択的に形成されたたとえばＡｌでできたフィールドプレート（第１のフィールドプレート）２６は、初期酸化膜２４およびたとえばＢＰＳＧよりなる層間絶縁膜２５を貫通して活性部不純物拡散領域２２に電気的に接続している。この第１のフィールドプレート２６のエッジ側端部２８は活性部不純物拡散領域２２のエッジ側端部２９よりも活性部中央寄りに位置している。つまり、活性部不純物拡散領域２２上の第１のフィールドプレート２６は活性部不純物拡散領域２２のエッジ側端部２９からエッジ側にはみ出していない。
【００１２】
各ガードリング不純物拡散領域２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅ上に選択的に形成されたフィールドプレート２７ａ，２７ｂ，２７ｃ，２７ｄ，２７ｅは初期酸化膜２４および層間絶縁膜２５を貫通してそれぞれのガードリング不純物拡散領域２３ａ，２３ｂ，２３ｃ，２３ｄ，２３ｅに電気的に接続している。最も活性部寄りに位置するガードリング不純物拡散領域２３ａ上のフィールドプレート（第２のフィールドプレート）２７ａの活性部側端部３１は、そのガードリング不純物拡散領域２３ａの活性部側端部３２よりもエッジ中央寄りに位置している。つまり、エッジ内の最も活性部寄りに位置するフィールドプレート２７ａは、最も活性部寄りに位置するガードリング不純物拡散領域２３ａの活性部側端部３２から活性部側にはみ出していない。
【００１３】
ここで、最もエッジ寄りに位置する活性部不純物拡散領域２２と、最も活性部寄りに位置するガードリング不純物拡散領域２３ａとの間のイオン注入窓の間隔は、従来のプレーナー型のフィールドプレート付きガードリング耐圧構造における間隔よりも狭く、特に限定しないが、たとえば１０μｍである。また、このガードリング不純物拡散領域２３ａ上のフィールドプレート２７ａは、その幅がたとえば３５μｍであり、隣り合う活性部側のフィールドプレート２６との間隔がたとえば４０μｍであり、エッジ内の、活性部側から２番目に位置するフィールドプレート２７ｂとの間隔がたとえば２０μｍである。
【００１４】
図２は、本発明にかかる半導体装置の第１の具体例の要部を示す断面図である。図２に示す構成の半導体装置はダイオードであり、活性部においてアノード電極４６がフィールドプレートとして活性部とエッジとの境界近傍領域に延びている。アノード電極４６のエッジ側端部４８は、アノード電極４６の下に位置するｐ型の活性部不純物拡散領域４２のエッジ側端部４９よりも活性部中央寄りに位置している。また、最も活性部に近いｐ型のガードリング不純物拡散領域４３上に位置するフィールドプレート４７の活性部側端部５１は、そのガードリング不純物拡散領域４３の活性部側端部５２よりもエッジ中央寄りに位置している。そして、活性部不純物拡散領域４２とガードリング不純物拡散領域４３との間のイオン注入窓の間隔は、従来のプレーナー型のフィールドプレート付きガードリング耐圧構造における間隔よりも狭い。なお、図２において符号４１はｎ-ドリフト層であり、符号４４は初期酸化膜であり、符号４５はＢＰＳＧよりなる層間絶縁膜である。
【００１５】
図３は、本発明にかかる半導体装置の第２の具体例の要部を示す断面図である。図３に示す構成の半導体装置は絶縁ゲート型バイポーラトランジスタ（ＩＧＢＴ）またはＭＯＳＦＥＴであり、活性部においてゲートリング６６がフィールドプレートとして活性部とエッジとの境界近傍領域に設けられている。ゲートリング６６のエッジ側端部６８は、ゲートリング６６の下に位置するｐ型の活性部不純物拡散領域６２のエッジ側端部６９よりも活性部中央寄りに位置している。また、最も活性部に近いｐ型のガードリング不純物拡散領域６３上に位置するフィールドプレート６７の活性部側端部７１は、そのガードリング不純物拡散領域６３の活性部側端部７２よりもエッジ中央寄りに位置している。
【００１６】
そして、活性部不純物拡散領域６２とガードリング不純物拡散領域６３との間のイオン注入窓の間隔は、従来のプレーナー型のフィールドプレート付きガードリング耐圧構造における間隔よりも狭い。なお、図３において符号６１はｎ-ドリフト層であり、符号６４は初期酸化膜であり、符号６５はＢＰＳＧよりなる層間絶縁膜である。また、符号７３はｐ型のウェル、符号７４はｎ+ソース領域、符号７５はゲート絶縁層を介してのポリシリコン層、符号７６はＡｌでできた電極である。
【００１７】
上述した実施の形態によれば、活性部とエッジとの境界近傍領域において、活性部内のフィールドプレート２６のエッジ側端部２８が活性部不純物拡散領域２２からはみ出さず、かつエッジ内の、最も活性部寄りに位置するフィールドプレート２７ａの活性部側端部３１がその下のガードリング不純物拡散領域２３ａからはみ出さないため、それら隣り合う活性部不純物拡散領域２２とガードリング不純物拡散領域２３ａとの間隔を詰めることができ、それによって等電位線の曲率半径が大きくなり、耐圧のボトルネックを解消することができる。したがって、平面耐圧に近い高耐圧を発生させることができる。また、耐圧構造部の全体にわたってフィールドプレート２６，２７ａ，２７ｂ，２７ｃ，２７ｄ，２７ｅがあるため、表面電荷の蓄積が抑えられるので、長期にわたって高い信頼性が確保される。
【００１８】
以上において本発明は、上述した実施の形態に限らず、種々変更可能である。たとえば、上述した実施の形態において記載した寸法は一例であり、本発明はこれに限定されるものではない。また、エッジ内の、活性部側から２番目以降のフィールドプレート２７ｂ，２７ｃ，２７ｄ，２７ｅは、対応するガードリング不純物拡散領域２３ｂ，２３ｃ，２３ｄ，２３ｅからはみ出していてもよいし、はみ出していなくてもよい。また、本発明はｎ型とｐ型を反転させても成り立つ。
【００１９】
【発明の効果】
本発明によれば、活性部とエッジとの境界近傍領域において、隣り合う活性部不純物拡散領域とガードリング不純物拡散領域との間隔を詰めて等電位線の曲率半径を大きくし、耐圧のボトルネックを解消することによって、平面耐圧に近い高耐圧を発生させることができる。また、フィールドプレートがあるため長期にわたって高い信頼性が得られる。
【図面の簡単な説明】
【図１】本発明にかかるプレーナー型のフィールドプレート付きガードリング耐圧構造を有する半導体装置の一例の概略を示す断面図である。
【図２】本発明にかかる半導体装置の第１の具体例を示す要部断面図である。
【図３】本発明にかかる半導体装置の第２の具体例を示す要部断面図である。
【図４】従来のプレーナー型のフィールドプレート付きガードリング耐圧構造を有する半導体装置の要部を示す断面図である。
【図５】フィールドプレートを有する半導体装置の活性部とエッジとの境界近傍領域における等電位線の様子を模式的に示す図である。
【図６】フィールドプレートのない半導体装置の活性部とエッジとの境界近傍領域における等電位線の様子を模式的に示す図である。
【符号の説明】
２２，４２，６２ 活性部不純物拡散領域
２３ａ，４３，６３ ガードリング不純物拡散領域
２６ 第１のフィールドプレート
２７ａ，４７，６７ 第２のフィールドプレート
２８，４８，６８ 第１のフィールドプレートのエッジ側端部
２９，４９，６９ 活性部不純物拡散領域のエッジ側端部
３１，５１，７１ 第２のフィールドプレートの活性部側端部
３２，５２，７２ ガードリング不純物拡散領域の活性部側端部
４６ アノード電極（第１のフィールドプレート）
６６ ゲートリング（第１のフィールドプレート）
Claims (4)
- プレーナー型のフィールドプレート付きガードリング耐圧構造を有する半導体装置の活性部とエッジとの境界近傍領域において、
酸化膜と、該酸化膜の上に設けられたＢＰＳＧよりなる層間絶縁膜を貫通して活性部不純物拡散領域に電気的に接続している第１のフィールドプレートと、
前記層間絶縁膜を貫通して複数のガードリング不純物拡散領域の各々に電気的に接続している複数の第２のフィールドプレートとを有し、
前記活性部内の、前記エッジに最も近い第１のフィールドプレートのエッジ側端部が、前記活性部内の、前記エッジとの境界に設けられた活性部不純物拡散領域のエッジ側端部よりも活性部中央寄りに位置し、かつ前記エッジ内の、前記活性部に最も近い第２のフィールドプレートの活性部側端部が、前記エッジ内の、前記活性部に最も近いガードリング不純物拡散領域の活性部側端部よりもエッジ中央寄りに位置することを特徴とする半導体装置。 - 前記第１のフィールドプレートがダイオードのアノード電極を兼ねることを特徴とする請求項１に記載の半導体装置。
- 前記第１のフィールドプレートが絶縁ゲート型半導体装置のゲートリングであることを特徴とする請求項１に記載の半導体装置。
- 前記活性部不純物拡散領域と前記ガードリング不純物拡散領域との間のイオン注入窓の間隔は１０μｍであることを特徴とする請求項１〜３のいずれか一つに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001277188A JP5162804B2 (ja) | 2001-09-12 | 2001-09-12 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001277188A JP5162804B2 (ja) | 2001-09-12 | 2001-09-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003086815A JP2003086815A (ja) | 2003-03-20 |
| JP5162804B2 true JP5162804B2 (ja) | 2013-03-13 |
Family
ID=19101758
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001277188A Expired - Lifetime JP5162804B2 (ja) | 2001-09-12 | 2001-09-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5162804B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4899290B2 (ja) * | 2003-04-10 | 2012-03-21 | 富士電機株式会社 | 逆阻止型半導体装置 |
| CN100384584C (zh) * | 2004-12-20 | 2008-04-30 | 洪明山 | 发光二极管的散热结构制作方法 |
| JP5092610B2 (ja) * | 2007-08-01 | 2012-12-05 | トヨタ自動車株式会社 | 半導体装置 |
| JP5748188B2 (ja) * | 2009-09-29 | 2015-07-15 | 富士電機株式会社 | 半導体装置 |
| KR101561797B1 (ko) | 2012-03-22 | 2015-10-19 | 도요타지도샤가부시키가이샤 | 반도체 장치 |
| WO2018139027A1 (ja) | 2017-01-25 | 2018-08-02 | 富士電機株式会社 | 半導体装置 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5129879A (ja) * | 1974-09-06 | 1976-03-13 | Hitachi Ltd | Handotaisochinoseizohoho |
| JPS56103463A (en) * | 1980-01-21 | 1981-08-18 | Nippon Denso Co Ltd | Semiconductor device of high withstand voltage planar type |
| JPS57160159A (en) * | 1981-03-28 | 1982-10-02 | Toshiba Corp | High breakdown voltage planar type semiconductor device |
| JP3111827B2 (ja) * | 1994-09-20 | 2000-11-27 | 株式会社日立製作所 | 半導体装置及びそれを使った電力変換装置 |
| JP3424635B2 (ja) * | 1994-09-20 | 2003-07-07 | 株式会社日立製作所 | 半導体装置及びそれを使った電力変換装置 |
| JP2000114549A (ja) * | 1998-09-30 | 2000-04-21 | Meidensha Corp | 半導体素子 |
| JP2000150859A (ja) * | 1998-11-18 | 2000-05-30 | Meidensha Corp | ダイオード |
| JP2000183366A (ja) * | 1998-12-16 | 2000-06-30 | Meidensha Corp | 半導体素子 |
| JP4830184B2 (ja) * | 1999-08-04 | 2011-12-07 | 富士電機株式会社 | 半導体装置の製造方法 |
| JP2001111034A (ja) * | 1999-10-07 | 2001-04-20 | Fuji Electric Co Ltd | プレーナ型半導体装置 |
| JP2001153012A (ja) * | 1999-11-25 | 2001-06-05 | Hitachi Ltd | 半導体装置 |
-
2001
- 2001-09-12 JP JP2001277188A patent/JP5162804B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003086815A (ja) | 2003-03-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9252211B2 (en) | Semiconductor device and manufacturing method thereof | |
| US9419092B2 (en) | Termination for SiC trench devices | |
| US10957690B2 (en) | Semiconductor device | |
| JPH08306937A (ja) | 高耐圧半導体装置 | |
| US11600725B2 (en) | Trench MOSFETs integrated with clamped diodes having trench field plate termination to avoid breakdown voltage degradation | |
| WO2017138215A1 (ja) | 半導体装置 | |
| KR20150042125A (ko) | 반도체장치 | |
| US10763354B2 (en) | Semiconductor device, inverter circuit, driving device, vehicle, and elevator | |
| JP5512455B2 (ja) | 半導体装置 | |
| US10957758B2 (en) | Semiconductor device | |
| JP5162804B2 (ja) | 半導体装置 | |
| US5170241A (en) | Metal insulator semiconductor transistor having guard region and semiconductor device having the same | |
| US11437506B2 (en) | Wide-gap semiconductor device | |
| JPH11204789A (ja) | 絶縁ゲ−ト形トランジスタ | |
| US10763355B2 (en) | Power semiconductor device | |
| US10199483B2 (en) | Semiconductor device | |
| JP4942367B2 (ja) | 半導体装置 | |
| CN108292659B (zh) | 半导体装置 | |
| JP3293603B2 (ja) | 電力用半導体装置 | |
| JP6058712B2 (ja) | 半導体装置 | |
| JP5774744B2 (ja) | 半導体装置 | |
| JP7517975B2 (ja) | 半導体装置 | |
| TWM449354U (zh) | 功率半導體元件及其邊緣終端結構 | |
| US20240170570A1 (en) | Semiconductor device | |
| US20240170569A1 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080812 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20091112 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20091112 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091112 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20110422 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120326 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20120508 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120806 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20120813 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121029 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121120 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121203 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151228 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5162804 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |