JP3424635B2 - 半導体装置及びそれを使った電力変換装置 - Google Patents
半導体装置及びそれを使った電力変換装置Info
- Publication number
- JP3424635B2 JP3424635B2 JP2000034311A JP2000034311A JP3424635B2 JP 3424635 B2 JP3424635 B2 JP 3424635B2 JP 2000034311 A JP2000034311 A JP 2000034311A JP 2000034311 A JP2000034311 A JP 2000034311A JP 3424635 B2 JP3424635 B2 JP 3424635B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- semiconductor
- region
- main
- contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Thyristors (AREA)
- Inverter Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びそれを
使った電力変換装置に係り、特に１.７ｋＶ以上の高い
阻止電圧を有するプレーナ型半導体装置及びそれを使っ
た高電圧の電力変換装置に関する。
使った電力変換装置に係り、特に１.７ｋＶ以上の高い
阻止電圧を有するプレーナ型半導体装置及びそれを使っ
た高電圧の電力変換装置に関する。
【０００２】
【従来の技術】最近、プレーナ型半導体装置の阻止電圧
の向上が著しい。プレーナ型半導体装置とは、少なくと
も１つのｐｎ接合が主表面に露出している半導体装置を
言うが、従来使われてきたメサ型半導体装置，ベベル型
の半導体装置に比べ、主表面からの不純物の拡散や絶縁
膜の形成のみで高電圧の阻止特性を得られることから、
ＩＣ，ＬＳＩの微細化プロセスと共用化できるというメ
リットがある。高電圧の半導体装置でも性能向上には微
細化が必須で、微細化プロセスを使ったプレーナ半導体
装置の開発が著しい。
の向上が著しい。プレーナ型半導体装置とは、少なくと
も１つのｐｎ接合が主表面に露出している半導体装置を
言うが、従来使われてきたメサ型半導体装置，ベベル型
の半導体装置に比べ、主表面からの不純物の拡散や絶縁
膜の形成のみで高電圧の阻止特性を得られることから、
ＩＣ，ＬＳＩの微細化プロセスと共用化できるというメ
リットがある。高電圧の半導体装置でも性能向上には微
細化が必須で、微細化プロセスを使ったプレーナ半導体
装置の開発が著しい。
【０００３】図３は、プレーナ型半導体装置の一例であ
るダイオードの平面図を示す。半導体装置１には、電流
を流す主電極２２と、この主電極２２をトラック状に取
り囲むフィールドプレート電極２２１，２２２，２２
３，２２４，２２５と、さらに半導体装置１の最外周部
であるｎ+ 層１４（但し本図では記号「ｎ+ 」は記載せ
ず）の電位に固定された電極２３が形成されている。
るダイオードの平面図を示す。半導体装置１には、電流
を流す主電極２２と、この主電極２２をトラック状に取
り囲むフィールドプレート電極２２１，２２２，２２
３，２２４，２２５と、さらに半導体装置１の最外周部
であるｎ+ 層１４（但し本図では記号「ｎ+ 」は記載せ
ず）の電位に固定された電極２３が形成されている。
【０００４】図４は、図３の半導体装置１のＡ−Ａ′の
断面を示す。半導体装置１は、例えば半導体基体１１上
にｎ- 層１２が形成され、上側の主表面よりｐ層１３，
131,１３２，１３３，１３４，１３５が拡散されてい
る。また最外周にはｎ+ 層１４が形成されている。下面
の主表面には主電極２１が半導体基体１１に低抵抗接触
している。ｐ層１３にはもう一方の主電極２２が形成さ
れ、その一部は、絶縁膜３０を介してｎ- 層１２上に延
びている。この部分をフィールドプレートと言い、ｐ層
１３とｎ- 層１２が逆バイアスされたときに生じる電界
を緩和する役目を持つ。特に、電界が強くなりやすいｐ
層１３の角の領域の電界緩和に有効である。その他のｐ
層１３１，１３２，１３３，１３４，１３５は、主電極
２１にプラス、もう一方の主電極２２にマイナスが印加
された場合、その印加電圧を分散する役目を持つ。主電
極２１の電位は半導体基体１１に伝わり、半導体基体１
１とｎ- 層１２はｎ+ ／ｎ- 接合であるため、ほぼ同電
位となり、さらにｎ+ 層１４も同様の電位となる。この
結果、ｐ層１３とｎ+ 層１４が逆バイアス状態になり、
各ｐ層１３１，１３２，１３３，１３４，１３５は中間
の電位を持つことになる。例えば、主電極２１に２００
０Ｖが印加され、もう一方の主電極２２が０Ｖの場合、
ｐ層１３１は３００Ｖ，ｐ層１３２は６００Ｖ，ｐ層１
３３は９００Ｖ，ｐ層１３４は１２００Ｖ，ｐ層１３５
は１５００Ｖ、ｎ+ 層１４は約２０００Ｖとなる。この
ように電位を分散することで、プレーナ型半導体装置１
の高電圧化が可能となる。
断面を示す。半導体装置１は、例えば半導体基体１１上
にｎ- 層１２が形成され、上側の主表面よりｐ層１３，
131,１３２，１３３，１３４，１３５が拡散されてい
る。また最外周にはｎ+ 層１４が形成されている。下面
の主表面には主電極２１が半導体基体１１に低抵抗接触
している。ｐ層１３にはもう一方の主電極２２が形成さ
れ、その一部は、絶縁膜３０を介してｎ- 層１２上に延
びている。この部分をフィールドプレートと言い、ｐ層
１３とｎ- 層１２が逆バイアスされたときに生じる電界
を緩和する役目を持つ。特に、電界が強くなりやすいｐ
層１３の角の領域の電界緩和に有効である。その他のｐ
層１３１，１３２，１３３，１３４，１３５は、主電極
２１にプラス、もう一方の主電極２２にマイナスが印加
された場合、その印加電圧を分散する役目を持つ。主電
極２１の電位は半導体基体１１に伝わり、半導体基体１
１とｎ- 層１２はｎ+ ／ｎ- 接合であるため、ほぼ同電
位となり、さらにｎ+ 層１４も同様の電位となる。この
結果、ｐ層１３とｎ+ 層１４が逆バイアス状態になり、
各ｐ層１３１，１３２，１３３，１３４，１３５は中間
の電位を持つことになる。例えば、主電極２１に２００
０Ｖが印加され、もう一方の主電極２２が０Ｖの場合、
ｐ層１３１は３００Ｖ，ｐ層１３２は６００Ｖ，ｐ層１
３３は９００Ｖ，ｐ層１３４は１２００Ｖ，ｐ層１３５
は１５００Ｖ、ｎ+ 層１４は約２０００Ｖとなる。この
ように電位を分散することで、プレーナ型半導体装置１
の高電圧化が可能となる。
【０００５】さらに、各ｐ層１３１，１３２，１３３，
１３４，１３５には補助電極２２１，２２２，２２３，
２２４，２２５が各々形成され、フィールドプレートが
それぞれに設けられ、長さＲがｎ- 層１２上に延びてい
る。これらのフィールドプレートＲも各ｐ層の角に加わ
る電界を緩和する。また、ｎ+ 層１４には、別の補助電
極２３が形成され、半導体装置１の内側に延びるフィー
ルドプレートが設けられている。これもｎ+ 層１４の角
に加わる電界を緩和する役目を持つ。このように、ｐ層
１３１，１３２，１３３，１３４，１３５による電位分
散と、フィールドプレートによる電界緩和によりプレー
ナ型半導体装置の高電圧化が可能となってきている。
１３４，１３５には補助電極２２１，２２２，２２３，
２２４，２２５が各々形成され、フィールドプレートが
それぞれに設けられ、長さＲがｎ- 層１２上に延びてい
る。これらのフィールドプレートＲも各ｐ層の角に加わ
る電界を緩和する。また、ｎ+ 層１４には、別の補助電
極２３が形成され、半導体装置１の内側に延びるフィー
ルドプレートが設けられている。これもｎ+ 層１４の角
に加わる電界を緩和する役目を持つ。このように、ｐ層
１３１，１３２，１３３，１３４，１３５による電位分
散と、フィールドプレートによる電界緩和によりプレー
ナ型半導体装置の高電圧化が可能となってきている。
【０００６】なお、ｐ層１３１，１３２，１３３，１３
４，１３５は、ＦＬＲ（Field Limiting Ring ）と呼ば
れている。また、半導体装置１の周辺に向かってｎ- 層
上に延びるフィールドプレートを順フィールドプレート
（順ＦＰ），内側方向に延びるフィールドプレートを逆
フィールドプレート（逆ＦＰ）と呼ぶことにする。さら
に、ＦＬＲやＦＰを持つ電圧阻止領域のことをターミネ
ーション領域という。
４，１３５は、ＦＬＲ（Field Limiting Ring ）と呼ば
れている。また、半導体装置１の周辺に向かってｎ- 層
上に延びるフィールドプレートを順フィールドプレート
（順ＦＰ），内側方向に延びるフィールドプレートを逆
フィールドプレート（逆ＦＰ）と呼ぶことにする。さら
に、ＦＬＲやＦＰを持つ電圧阻止領域のことをターミネ
ーション領域という。
【０００７】
【発明が解決しようとする課題】しかしながら、このよ
うなＦＬＲやフィールドプレートを持つ高電圧のプレー
ナ型半導体装置を、使用環境が厳しい、例えば地下鉄や
近郊電車などの電車のインバータ装置に使った場合、屋
内で使われるインバータ装置に比べ湿度や温度の変化が
激しい。このため、阻止電圧の低下や漏れ電流の増加と
いう問題が生じる。特に、インバータ電車では、架線電
圧が１５００Ｖに達するため、中性点電圧を持つ３レベ
ルインバータ装置でも、半導体装置には１７００Ｖ以上
の阻止電圧が要求される。これをプレーナ構造で実現す
るにはＦＬＲが約８個以上必要であるため、ターミネー
ション領域の長さが１０００ミクロンにも及ぶ場合があ
る。そのため、モジュール等の有機樹脂でモールドされ
たパッケージでは、湿度や温度の変化により樹脂中の電
荷や水分等の変動の影響を受けやすい。その結果、イン
バータ装置の電圧制御能力が低下し、最悪の場合電車等
の運行に支障を来す場合がある。
うなＦＬＲやフィールドプレートを持つ高電圧のプレー
ナ型半導体装置を、使用環境が厳しい、例えば地下鉄や
近郊電車などの電車のインバータ装置に使った場合、屋
内で使われるインバータ装置に比べ湿度や温度の変化が
激しい。このため、阻止電圧の低下や漏れ電流の増加と
いう問題が生じる。特に、インバータ電車では、架線電
圧が１５００Ｖに達するため、中性点電圧を持つ３レベ
ルインバータ装置でも、半導体装置には１７００Ｖ以上
の阻止電圧が要求される。これをプレーナ構造で実現す
るにはＦＬＲが約８個以上必要であるため、ターミネー
ション領域の長さが１０００ミクロンにも及ぶ場合があ
る。そのため、モジュール等の有機樹脂でモールドされ
たパッケージでは、湿度や温度の変化により樹脂中の電
荷や水分等の変動の影響を受けやすい。その結果、イン
バータ装置の電圧制御能力が低下し、最悪の場合電車等
の運行に支障を来す場合がある。
【０００８】図５は、その原因を説明する図４の部分拡
大図である。破線は、等電位線４０を示す。順フィール
ドプレートＲにより、等電位線４０が周辺方向に伸ばさ
れ、ｐ層１３４の角の領域のｎ- 層１２の電界が緩和さ
れていることが判る。本発明者等の実験結果、湿度の高
い状態では半導体装置１の絶縁膜３０上の表面にマイナ
スの電荷が発生し、ｎ- 層１２表面をｐ反転することが
判った。マイナスの電荷としては、水分中のＯＨ−イオ
ン，樹脂中のマイナスイオン等がある。
大図である。破線は、等電位線４０を示す。順フィール
ドプレートＲにより、等電位線４０が周辺方向に伸ばさ
れ、ｐ層１３４の角の領域のｎ- 層１２の電界が緩和さ
れていることが判る。本発明者等の実験結果、湿度の高
い状態では半導体装置１の絶縁膜３０上の表面にマイナ
スの電荷が発生し、ｎ- 層１２表面をｐ反転することが
判った。マイナスの電荷としては、水分中のＯＨ−イオ
ン，樹脂中のマイナスイオン等がある。
【０００９】ｐ層１３４は、ｐ層１３５より低電位にあ
るため、ｐ層１３４と同電位の順フィールドプレートＲ
はｎ- 層１２より低電位となる。その結果、順ＦＰ下の
ｎ-層１２はｐ反転しやすく、さらに絶縁膜３０を介し
て露出しているｎ- 層１２表面もマイナス電荷によりｐ
反転するため、ｐ層１３４とｐ層１３５はｐ反転層で電
位的につながり、ＦＬＲの効果が損なわれ、阻止電圧が
低下する。
るため、ｐ層１３４と同電位の順フィールドプレートＲ
はｎ- 層１２より低電位となる。その結果、順ＦＰ下の
ｎ-層１２はｐ反転しやすく、さらに絶縁膜３０を介し
て露出しているｎ- 層１２表面もマイナス電荷によりｐ
反転するため、ｐ層１３４とｐ層１３５はｐ反転層で電
位的につながり、ＦＬＲの効果が損なわれ、阻止電圧が
低下する。
【００１０】これを防ぐために、図６に示すようなター
ミネーション構造が特開昭59−76466 号公報に記載され
ている。各ＦＬＲ１３１，１３２，１３３，１３４，１
３５に逆フィールドプレートＬを設けることにより、ｐ
反転層の形成が防止され、阻止電圧が安定化する。
ミネーション構造が特開昭59−76466 号公報に記載され
ている。各ＦＬＲ１３１，１３２，１３３，１３４，１
３５に逆フィールドプレートＬを設けることにより、ｐ
反転層の形成が防止され、阻止電圧が安定化する。
【００１１】これを、図７を使ってさらに詳しく説明す
る。逆フィールドプレートＬを形成することで、高電位
側にあるｐ層１３５の電位を補助電極２２５により、逆
フィールドプレートＬ下のｎ- 層１２表面の電位を緩
和，固定できる。逆フィールドプレートＬの電位は、そ
の下のｎ- 層１２表面の電位より高電位となるため、ｐ
反転層が形成されず、ｐ層１３４とｐ層１３５が同電位
とならないために阻止電圧が低下することなく、安定化
するという効果がある。しかし、インバータ電車が海岸
近くを走行する場合、塩水による影響を受け、特にナト
リウムイオンのプラス電荷により、逆フィールドプレー
トＬが長くなった様な状態となり、ｐ層１３４の角の電
界が強くなり、阻止電圧が低下する不具合がある。この
不具合は、ナトリウムイオンだけでなく、モジュールの
中に含まれる樹脂中のアルカリ金属イオンや、半導体装
置及びモジュールの製造途中で不可避に汚染されるアル
カリ金属イオンによっても生じる。
る。逆フィールドプレートＬを形成することで、高電位
側にあるｐ層１３５の電位を補助電極２２５により、逆
フィールドプレートＬ下のｎ- 層１２表面の電位を緩
和，固定できる。逆フィールドプレートＬの電位は、そ
の下のｎ- 層１２表面の電位より高電位となるため、ｐ
反転層が形成されず、ｐ層１３４とｐ層１３５が同電位
とならないために阻止電圧が低下することなく、安定化
するという効果がある。しかし、インバータ電車が海岸
近くを走行する場合、塩水による影響を受け、特にナト
リウムイオンのプラス電荷により、逆フィールドプレー
トＬが長くなった様な状態となり、ｐ層１３４の角の電
界が強くなり、阻止電圧が低下する不具合がある。この
不具合は、ナトリウムイオンだけでなく、モジュールの
中に含まれる樹脂中のアルカリ金属イオンや、半導体装
置及びモジュールの製造途中で不可避に汚染されるアル
カリ金属イオンによっても生じる。
【００１２】一方、図５と図７の構造をあわせ持つ図８
に示すような順フィールドプレートＲ４と逆フィールド
プレートＬ４を有する構造が考えられる。このような構
造とすることにより、阻止電圧の安定化が図られるが、
製造バラツキが多く、歩留まりが悪いという問題があ
る。本発明者等の原因究明の結果、半導体装置１０１の
絶縁膜３０上を覆う有機樹脂が阻止電圧試験でプラスと
マイナスに分極し、等電位線４０を乱していることが判
った。また、製造途中で不可避に導入される樹脂のボイ
ドや亀裂、また異物等により誘電率の異なる物質が絶縁
膜３０上に形成されると、等電位線４０が歪み、所望の
阻止電圧が安定して得られないことがＯＢＩＣ（光ビー
ム誘導電流）法等により観察された。このような不具合
は、インバータ電車の模擬試験でも生じ、駅間の半導体
装置の温度の上下，春夏秋冬の環境変化によるパッケー
ジの劣化により、樹脂等に亀裂，変質が起こり、絶縁膜
３０上の誘電率が変化し、阻止電圧が変動する。
に示すような順フィールドプレートＲ４と逆フィールド
プレートＬ４を有する構造が考えられる。このような構
造とすることにより、阻止電圧の安定化が図られるが、
製造バラツキが多く、歩留まりが悪いという問題があ
る。本発明者等の原因究明の結果、半導体装置１０１の
絶縁膜３０上を覆う有機樹脂が阻止電圧試験でプラスと
マイナスに分極し、等電位線４０を乱していることが判
った。また、製造途中で不可避に導入される樹脂のボイ
ドや亀裂、また異物等により誘電率の異なる物質が絶縁
膜３０上に形成されると、等電位線４０が歪み、所望の
阻止電圧が安定して得られないことがＯＢＩＣ（光ビー
ム誘導電流）法等により観察された。このような不具合
は、インバータ電車の模擬試験でも生じ、駅間の半導体
装置の温度の上下，春夏秋冬の環境変化によるパッケー
ジの劣化により、樹脂等に亀裂，変質が起こり、絶縁膜
３０上の誘電率が変化し、阻止電圧が変動する。
【００１３】本発明は、上で述べたような問題点を考慮
してなされたものであり、阻止電圧が安定でしかも高歩
留まりのプレーナ型半導体装置及びそれを使った高信頼
の電力変換装置を実現する。
してなされたものであり、阻止電圧が安定でしかも高歩
留まりのプレーナ型半導体装置及びそれを使った高信頼
の電力変換装置を実現する。
【００１４】
【課題を解決するための手段】本発明の半導体装置は、
一対の主表面を持っている。これら主表面の一方の側に
おいては、第１導電型の第１の半導体領域の表面が接す
るとともに、第１の半導体領域内に延びる第２導電型の
第２の半導体領域が形成される。そして、この第２の半
導体領域を囲むように、第１の半導体領域内に延びる第
２導電型の第３の半導体領域が形成される。
一対の主表面を持っている。これら主表面の一方の側に
おいては、第１導電型の第１の半導体領域の表面が接す
るとともに、第１の半導体領域内に延びる第２導電型の
第２の半導体領域が形成される。そして、この第２の半
導体領域を囲むように、第１の半導体領域内に延びる第
２導電型の第３の半導体領域が形成される。
【００１５】さらに、半導体装置の他方の主表面には第
１の主電極が形成され、第２の半導体領域にはこの領域
に低抵抗接触するとともに絶縁膜を介して第１の半導体
領域の表面を覆う第２の主電極が設けられる。そして、
第３の半導体領域には、この領域に低抵抗接触するとと
もに第２半導体領域の側及び第２半導体領域とは反対側
において絶縁膜を介して第１の半導体領域の表面上を覆
う補助電極を設ける。
１の主電極が形成され、第２の半導体領域にはこの領域
に低抵抗接触するとともに絶縁膜を介して第１の半導体
領域の表面を覆う第２の主電極が設けられる。そして、
第３の半導体領域には、この領域に低抵抗接触するとと
もに第２半導体領域の側及び第２半導体領域とは反対側
において絶縁膜を介して第１の半導体領域の表面上を覆
う補助電極を設ける。
【００１６】このような構成のもとで、半導体装置の一
方の主表面と接する第１の半導体領域の表面において、
補助電極によって覆われる領域の面積が、一方の主表面
と接する第１の半導体領域の表面の面積の１／２以上に
なるようにする。
方の主表面と接する第１の半導体領域の表面において、
補助電極によって覆われる領域の面積が、一方の主表面
と接する第１の半導体領域の表面の面積の１／２以上に
なるようにする。
【００１７】
【作用】本発明において第１の半導体領域と第２の半導
体領域との接合が逆バイアスされる場合、半導体装置の
主表面上に広がる等電位線は、いったん第１の半導体領
域表面の電極で覆われない領域に集められ、再び第１の
半導体領域内において広がる。ここで、半導体装置の一
方の主表面と接する第１の半導体領域の表面の半分以上
の面積が、絶縁膜を介して補助電極によって、すなわち
順フィールドプレートと逆フィールドプレートによって
覆われているので、等電位線は第１の半導体領域表面の
電極で覆われない領域に高い密度で集められる。このた
め、半導体装置の主表面上の領域の誘電率が変化してこ
の領域における等電位線が歪んでも、等電位線が集めら
れた領域では等電位線の密度は実質一様になる。従っ
て、再び第１の半導体領域内において広がる等電位線に
は歪は生じない。すなわち、第１の半導体領域内の等電
位線は安定であり、電界の集中が起きにくく阻止電圧が
安定する。また、イオン性物質や水分の影響を受けにく
いため、インバータ電車などの使用環境が厳しく、経時
変化しやすい樹脂製のパッケージでも高信頼の電力変換
装置を実現できる。
体領域との接合が逆バイアスされる場合、半導体装置の
主表面上に広がる等電位線は、いったん第１の半導体領
域表面の電極で覆われない領域に集められ、再び第１の
半導体領域内において広がる。ここで、半導体装置の一
方の主表面と接する第１の半導体領域の表面の半分以上
の面積が、絶縁膜を介して補助電極によって、すなわち
順フィールドプレートと逆フィールドプレートによって
覆われているので、等電位線は第１の半導体領域表面の
電極で覆われない領域に高い密度で集められる。このた
め、半導体装置の主表面上の領域の誘電率が変化してこ
の領域における等電位線が歪んでも、等電位線が集めら
れた領域では等電位線の密度は実質一様になる。従っ
て、再び第１の半導体領域内において広がる等電位線に
は歪は生じない。すなわち、第１の半導体領域内の等電
位線は安定であり、電界の集中が起きにくく阻止電圧が
安定する。また、イオン性物質や水分の影響を受けにく
いため、インバータ電車などの使用環境が厳しく、経時
変化しやすい樹脂製のパッケージでも高信頼の電力変換
装置を実現できる。
【００１８】
【実施例】以下、本発明を、実施例により詳細に説明す
る。
る。
【００１９】図１は、本発明を適用した高電圧半導体装
置の一実施例のターミネーション領域を示す断面図であ
る。半導体装置１においては、ｎ+ 型またはｐ+ 型の半
導体基体１１の上に、ｎ- 層１２が形成される。ここ
で、半導体基体１１の導電型は、絶縁ゲート型バイポー
ラトランジスタやＭＯＳ制御サイリスタ等のｐエミッタ
層を有する半導体装置の場合にはｐ+ 型となり、MOSFET
やダイオード等の場合はｎ+ となる。半導体基体１１は
一方の主表面に接し、ｎ- 層１２は他方の主表面に接す
る。ｎ- 層１２が接する主表面からｐ層１３が拡散によ
り形成されている。ｐ層１３を囲むようにＦＬＲのｐ層
１３１，１３２，１３３，１３４，１３５が形成され
る。さらに半導体装置１の最外周には、これらのＦＬＲ
を囲むようにチャンネルストッパとなるｎ+ 層１４が設
けられている。半導体基体１１が接する主表面には主電
極２１が、ｐ層１３には順フィールドプレートを持つも
う一方の主電極２２が、それぞれ低抵抗接触するように
形成されている。各ｐ層１３１，１３２，１３３，１３
４，１３５、およびｎ+ 層１４には、それぞれ補助電極
２２１，２２２，２２３，２２４，２２５、２３が、各
層に低抵抗接触するように設けられている。補助電極２
２１〜２２５は、絶縁膜３０を介してｎ- 層１２の表面
上を覆う順及び逆フィールドプレートを有している。ま
た、補助電極２３も同様に、逆フィールドプレートを有
している。
置の一実施例のターミネーション領域を示す断面図であ
る。半導体装置１においては、ｎ+ 型またはｐ+ 型の半
導体基体１１の上に、ｎ- 層１２が形成される。ここ
で、半導体基体１１の導電型は、絶縁ゲート型バイポー
ラトランジスタやＭＯＳ制御サイリスタ等のｐエミッタ
層を有する半導体装置の場合にはｐ+ 型となり、MOSFET
やダイオード等の場合はｎ+ となる。半導体基体１１は
一方の主表面に接し、ｎ- 層１２は他方の主表面に接す
る。ｎ- 層１２が接する主表面からｐ層１３が拡散によ
り形成されている。ｐ層１３を囲むようにＦＬＲのｐ層
１３１，１３２，１３３，１３４，１３５が形成され
る。さらに半導体装置１の最外周には、これらのＦＬＲ
を囲むようにチャンネルストッパとなるｎ+ 層１４が設
けられている。半導体基体１１が接する主表面には主電
極２１が、ｐ層１３には順フィールドプレートを持つも
う一方の主電極２２が、それぞれ低抵抗接触するように
形成されている。各ｐ層１３１，１３２，１３３，１３
４，１３５、およびｎ+ 層１４には、それぞれ補助電極
２２１，２２２，２２３，２２４，２２５、２３が、各
層に低抵抗接触するように設けられている。補助電極２
２１〜２２５は、絶縁膜３０を介してｎ- 層１２の表面
上を覆う順及び逆フィールドプレートを有している。ま
た、補助電極２３も同様に、逆フィールドプレートを有
している。
【００２０】本発明が、図４および図６が示す従来構造
と異なる点は、補助電極２２１，２２２，２２３，２２
４，２２５，２３が、ｎ- 層１２の主表面に接する面積
のほとんどを覆っている点である。この効果を図２に示
す、本実施例における電位分布の計算結果を使って説明
する。
と異なる点は、補助電極２２１，２２２，２２３，２２
４，２２５，２３が、ｎ- 層１２の主表面に接する面積
のほとんどを覆っている点である。この効果を図２に示
す、本実施例における電位分布の計算結果を使って説明
する。
【００２１】図２は図１の部分拡大図である。ｐ層１３
４に形成された補助電極２２４は絶縁膜３０を介して長
さＲ４の順フィールドプレートを有している。また、ｐ
層１３５には補助電極２２５が形成され、長さＬ４の逆
フィールドプレートが設けられている。なお、Ｒ４は、
ｐ層１３４とｎ- 層の接合部の露出位置から補助電極２
２４の順フィールドプレートの端部までの長さである。
Ｌ４についても同様である。
４に形成された補助電極２２４は絶縁膜３０を介して長
さＲ４の順フィールドプレートを有している。また、ｐ
層１３５には補助電極２２５が形成され、長さＬ４の逆
フィールドプレートが設けられている。なお、Ｒ４は、
ｐ層１３４とｎ- 層の接合部の露出位置から補助電極２
２４の順フィールドプレートの端部までの長さである。
Ｌ４についても同様である。
【００２２】順フィールドプレートによりｐ層１３４の
角の電界が緩められている。また、逆フィールドプレー
トによりｐ層１３５近傍のｎ- 層１２表面がｐ反転しに
くい。さらに、順フィールドプレート，逆フィールドプ
レートにより補助電極２２４，２２５間の距離Ｓ４が極
めて狭くなっている。後述するように、Ｓ４の寸法は、
順逆フィールドプレート間に置いて主表面に接するｎ-
層の面積が、ｐ層134と１３５の間で主表面と接するｎ-
層の面積の１／２以下になるように設定する。このこ
とにより、ｎ- 層１２内の等電位線は領域Ｓ４で一端密
集し、補助電極２２４，２２５上でまた分散する。その
結果、樹脂の変質や、水分の影響により、補助電極上に
誘電率の異なる領域や、イオン性物質が形成され、補助
電極上の等電位線が乱れても、領域Ｓ４で等電位線が実
質一様な密度となり歪が矯正される。このため、ｎ- 層
１２内の等電位線には、外部の等電位線の乱れが影響し
ない。すなわち、ｎ- 層１２内の等電位線は安定化され
るので、ｎ- 層１２中の電界の変動が起きにくく阻止電
圧が安定する。
角の電界が緩められている。また、逆フィールドプレー
トによりｐ層１３５近傍のｎ- 層１２表面がｐ反転しに
くい。さらに、順フィールドプレート，逆フィールドプ
レートにより補助電極２２４，２２５間の距離Ｓ４が極
めて狭くなっている。後述するように、Ｓ４の寸法は、
順逆フィールドプレート間に置いて主表面に接するｎ-
層の面積が、ｐ層134と１３５の間で主表面と接するｎ-
層の面積の１／２以下になるように設定する。このこ
とにより、ｎ- 層１２内の等電位線は領域Ｓ４で一端密
集し、補助電極２２４，２２５上でまた分散する。その
結果、樹脂の変質や、水分の影響により、補助電極上に
誘電率の異なる領域や、イオン性物質が形成され、補助
電極上の等電位線が乱れても、領域Ｓ４で等電位線が実
質一様な密度となり歪が矯正される。このため、ｎ- 層
１２内の等電位線には、外部の等電位線の乱れが影響し
ない。すなわち、ｎ- 層１２内の等電位線は安定化され
るので、ｎ- 層１２中の電界の変動が起きにくく阻止電
圧が安定する。
【００２３】本発明者らは、長さＲ４，Ｌ４，Ｓ４の好
ましい長さを検討した。その結果、ｎ- 層内におけるｐ
層１３４，１３５の付近の電界の２倍以上に、Ｓ４領域
の電界を強くすると、つまり主表面に露出するｎ- 層１
２の面積の半分以上を順フィールドプレートと逆フィー
ルドプレートで覆うと、高い歩留まりが得られることが
判った。図９はその結果を示す。（Ｌ＋Ｒ）／（Ｌ＋Ｒ
＋Ｓ）を０.５ 以上とすることにより、約９５％の歩留
まりが安定して得られる（Ｌ，Ｒ，Ｓはそれぞれ長さＬ
４，Ｒ４，Ｓ４に対応する）。本実施例においては、Ｓ
４領域における絶縁膜３０は、絶縁破壊強度が半導体領
域よりも大きい。例えばシリコン酸化膜は、その絶縁破
壊強度がシリコンの約２５倍である。このため、順フィ
ールドプレートと逆フィールドプレートによって等電位
線が密集し電界強度が増大しても、Ｓ４領域が絶縁破壊
することがなく、阻止電圧の劣化は起こさない。
ましい長さを検討した。その結果、ｎ- 層内におけるｐ
層１３４，１３５の付近の電界の２倍以上に、Ｓ４領域
の電界を強くすると、つまり主表面に露出するｎ- 層１
２の面積の半分以上を順フィールドプレートと逆フィー
ルドプレートで覆うと、高い歩留まりが得られることが
判った。図９はその結果を示す。（Ｌ＋Ｒ）／（Ｌ＋Ｒ
＋Ｓ）を０.５ 以上とすることにより、約９５％の歩留
まりが安定して得られる（Ｌ，Ｒ，Ｓはそれぞれ長さＬ
４，Ｒ４，Ｓ４に対応する）。本実施例においては、Ｓ
４領域における絶縁膜３０は、絶縁破壊強度が半導体領
域よりも大きい。例えばシリコン酸化膜は、その絶縁破
壊強度がシリコンの約２５倍である。このため、順フィ
ールドプレートと逆フィールドプレートによって等電位
線が密集し電界強度が増大しても、Ｓ４領域が絶縁破壊
することがなく、阻止電圧の劣化は起こさない。
【００２４】さらに、本実施例では図１に示すように、
高電圧の阻止電圧を実現するため、ｐ層１３１，１３
２，１３３，１３４，１３５はそれらの間隔（隣接する
ｐ層間の距離、すなわちｐ層間に露出するｎ- 層の幅）
がｎ+ 層１４側ほど、すなわち周辺側ほど広くしてい
る。これにより、内側ほどすなわち主電極２２が接触す
るｐ層 １３側ほど等電位線が密で電界が強くなってい
ても各ＦＬＲでほぼ均等に電圧を分散できる。さらに好
ましくは、内側ほど順フィールドプレートより逆フィー
ルドプレートを長くした方が高電圧を達成しやすい。こ
れは、逆フィールドプレートによりｐ反転層を形成する
ことなく、電位を周辺方向のＦＬＲへ伝え、電位を分散
しやすいためである。この逆フィールドプレートの長さ
は、ＦＬＲのｐ層の深さより長ければさらに良い。
高電圧の阻止電圧を実現するため、ｐ層１３１，１３
２，１３３，１３４，１３５はそれらの間隔（隣接する
ｐ層間の距離、すなわちｐ層間に露出するｎ- 層の幅）
がｎ+ 層１４側ほど、すなわち周辺側ほど広くしてい
る。これにより、内側ほどすなわち主電極２２が接触す
るｐ層 １３側ほど等電位線が密で電界が強くなってい
ても各ＦＬＲでほぼ均等に電圧を分散できる。さらに好
ましくは、内側ほど順フィールドプレートより逆フィー
ルドプレートを長くした方が高電圧を達成しやすい。こ
れは、逆フィールドプレートによりｐ反転層を形成する
ことなく、電位を周辺方向のＦＬＲへ伝え、電位を分散
しやすいためである。この逆フィールドプレートの長さ
は、ＦＬＲのｐ層の深さより長ければさらに良い。
【００２５】図１に示すように、等電位線を順フィール
ドプレートと逆フィールドプレートで密集させる本発明
の構造は、ＦＬＲの最外周のｐ層１３５とチャンネルス
トッパｎ+ １４の間でも適用でき、同様の効果があるこ
とは言うまでもない。従来この領域は、電圧を阻止する
最終の領域であることからｎ- 層の露出面積を一般に大
きくしていた。ところが、本発明者等が調べた結果、製
造工程で不可避に導入される誘電率の異なる異物や有機
樹脂のボイド，亀裂により、阻止電圧が変動しやすいこ
とが判った。また阻止電圧の信頼性試験で、半導体装置
１００の絶縁膜３０上を覆う有機樹脂がプラスとマイナ
スに分極し、等電位線４０が歪み所望の阻止電圧が安定
して得られないという問題があった。本発明をｐ層１３
５とｎ+層１４の間にさらに適用することにより、製造
工程の歩留まりをさらに９５％以上に安定化することが
できる。
ドプレートと逆フィールドプレートで密集させる本発明
の構造は、ＦＬＲの最外周のｐ層１３５とチャンネルス
トッパｎ+ １４の間でも適用でき、同様の効果があるこ
とは言うまでもない。従来この領域は、電圧を阻止する
最終の領域であることからｎ- 層の露出面積を一般に大
きくしていた。ところが、本発明者等が調べた結果、製
造工程で不可避に導入される誘電率の異なる異物や有機
樹脂のボイド，亀裂により、阻止電圧が変動しやすいこ
とが判った。また阻止電圧の信頼性試験で、半導体装置
１００の絶縁膜３０上を覆う有機樹脂がプラスとマイナ
スに分極し、等電位線４０が歪み所望の阻止電圧が安定
して得られないという問題があった。本発明をｐ層１３
５とｎ+層１４の間にさらに適用することにより、製造
工程の歩留まりをさらに９５％以上に安定化することが
できる。
【００２６】以上、本発明の１実施例について説明した
が、本実施例において各半導体領域の導電型を逆極性に
したものについても同じ作用，効果がある。
が、本実施例において各半導体領域の導電型を逆極性に
したものについても同じ作用，効果がある。
【００２７】また、半絶縁膜を補助電極上に形成し、半
絶縁膜を流れる電流によって電極間の電界を均一化する
ことにより、阻止電圧をさらに安定化できる。また、さ
らに、補助電極の上にさらに絶縁膜を形成すると、半導
体装置上の領域の誘電率の変化の影響が少なくするた
め、パッケージに組み込んだときに樹脂の分極や亀裂の
影響を受けにくくなる。
絶縁膜を流れる電流によって電極間の電界を均一化する
ことにより、阻止電圧をさらに安定化できる。また、さ
らに、補助電極の上にさらに絶縁膜を形成すると、半導
体装置上の領域の誘電率の変化の影響が少なくするた
め、パッケージに組み込んだときに樹脂の分極や亀裂の
影響を受けにくくなる。
【００２８】なお、本発明を適用したプレーナ構造を持
つ絶縁ゲート型バイポーラトランジスタ（以下ＩＧＢＴ
と略記する）とダイオードを内蔵した阻止電圧２ｋＶの
IGBTモジュールは、従来の圧接型の平形セラミックパッ
ケージに入ったベベル構造の高電圧素子と同等以上の信
頼性を確保できる。
つ絶縁ゲート型バイポーラトランジスタ（以下ＩＧＢＴ
と略記する）とダイオードを内蔵した阻止電圧２ｋＶの
IGBTモジュールは、従来の圧接型の平形セラミックパッ
ケージに入ったベベル構造の高電圧素子と同等以上の信
頼性を確保できる。
【００２９】次に、本発明を適用した半導体装置を使っ
た電力変換装置の実施例について説明する。
た電力変換装置の実施例について説明する。
【００３０】図１０は、本発明を適用したＩＧＢＴ及び
ダイオードを使ったインバータ装置の一実施例の主回路
を示す。本実施例は、直列多重インバータ装置であり、
いわゆる中性点クランプ方式の３相インバータ装置であ
る。本インバータ装置では、一対の直流端子４４３及び
４４４、並びに相数に等しい３個の交流端子４５７〜４
５９を備え、直流端子に直流電源を接続し、IGBT470 〜
４８１をスイッチングすることにより、直流電力を交流
電力に変換して交流端子に出力する。直流端子間には、
直列に接続されたフィルタコンデンサ４６０と４６１が
接続される。
ダイオードを使ったインバータ装置の一実施例の主回路
を示す。本実施例は、直列多重インバータ装置であり、
いわゆる中性点クランプ方式の３相インバータ装置であ
る。本インバータ装置では、一対の直流端子４４３及び
４４４、並びに相数に等しい３個の交流端子４５７〜４
５９を備え、直流端子に直流電源を接続し、IGBT470 〜
４８１をスイッチングすることにより、直流電力を交流
電力に変換して交流端子に出力する。直流端子間には、
直列に接続されたフィルタコンデンサ４６０と４６１が
接続される。
【００３１】ＩＧＢＴの組４７０と４７１，４７２と４
７３,４７４と４７５,４７６と477,４７８と４７９，４
８０と４８１がそれぞれ直列に接続され、それぞれの接
続点と、フィルタコンデンサ４６０と４６１の接続点と
の間にはクランプダイオード４９４〜４９９が接続され
る。２個のＩＧＢＴの組、例えば直列に接続されたIGBT
470と４７１の組及びIGBT476と４７７の組が、さらに直
列に接続され、その両端は直流端子間に接続される。ま
た、２組のＩＧＢＴの組の各接続点から交流端子が取り
出される。ここで、IGBT470 〜４８１及びダイオード４
８２〜４９３は、図１に示したターミネーション構造を
持っている。また、IGBT470 〜４８１及びダイオード４
８２〜４９３は複数個の樹脂性のパッケージ内に分けて
納められている。
７３,４７４と４７５,４７６と477,４７８と４７９，４
８０と４８１がそれぞれ直列に接続され、それぞれの接
続点と、フィルタコンデンサ４６０と４６１の接続点と
の間にはクランプダイオード４９４〜４９９が接続され
る。２個のＩＧＢＴの組、例えば直列に接続されたIGBT
470と４７１の組及びIGBT476と４７７の組が、さらに直
列に接続され、その両端は直流端子間に接続される。ま
た、２組のＩＧＢＴの組の各接続点から交流端子が取り
出される。ここで、IGBT470 〜４８１及びダイオード４
８２〜４９３は、図１に示したターミネーション構造を
持っている。また、IGBT470 〜４８１及びダイオード４
８２〜４９３は複数個の樹脂性のパッケージ内に分けて
納められている。
【００３２】本実施例によれば、ＩＧＢＴおよびダイオ
ードがイオン性物質や水分の影響を受けにくいため、イ
ンバータ電車などの厳しい使用環境のもとでも経時変化
しやすい樹脂性のパッケージを使用しても、高信頼かつ
高電圧のインバータ制御装置が実現できる。
ードがイオン性物質や水分の影響を受けにくいため、イ
ンバータ電車などの厳しい使用環境のもとでも経時変化
しやすい樹脂性のパッケージを使用しても、高信頼かつ
高電圧のインバータ制御装置が実現できる。
【００３３】また本実施例のインバータ装置を搭載した
インバータ電車の模擬試験で、駅間の半導体装置の温度
上下や春夏秋冬の環境変化によるパッケージの劣化によ
り、樹脂等に亀裂や変質が起こり絶縁膜３０上の誘電率
が変化しても、半導体装置の阻止電圧の変動及び漏れ電
流の増加がないという高信頼性を確認することができ
た。
インバータ電車の模擬試験で、駅間の半導体装置の温度
上下や春夏秋冬の環境変化によるパッケージの劣化によ
り、樹脂等に亀裂や変質が起こり絶縁膜３０上の誘電率
が変化しても、半導体装置の阻止電圧の変動及び漏れ電
流の増加がないという高信頼性を確認することができ
た。
【００３４】図１１は、本発明を適用したＩＧＢＴ及び
ダイオードを使ったインバータ装置の他の実施例の主回
路を示す。本インバータ装置も前実施例と同様に、一対
の直流端子５４３及び５４４、並びに相数に等しい３個
の交流端子５５７〜５５９を備え、直流端子に直流電源
を接続し、IGBT545 〜５５０をスイッチングすることに
より、直流電力を交流電力に変換して交流端子に出力す
る。直流端子間には、直列接続されたＩＧＢＴの組５４
５と５４６，５４７と５４８，５４９と５５０の各両端
が接続される。各ＩＧＢＴの組における２個のＩＧＢＴ
の直列接続点からは交流端子が取りだされる。また、各
ＩＧＢＴには負荷電流を還流させるためにダイオードが
逆並列に接続される。本実施例においても、ＩＧＢＴ及
びダイオードは、図１に示したターミネーション構造を
持っている。また、ＩＧＢＴ及びダイオードは複数個の
樹脂性のパッケージ内に分けて納められている。例え
ば、一相分のＩＧＢＴ２個及びダイオード２個が１つの
パッケージに納められる。本実施例も、前実施例のイン
バータ装置と同様の作用，効果を持っている。
ダイオードを使ったインバータ装置の他の実施例の主回
路を示す。本インバータ装置も前実施例と同様に、一対
の直流端子５４３及び５４４、並びに相数に等しい３個
の交流端子５５７〜５５９を備え、直流端子に直流電源
を接続し、IGBT545 〜５５０をスイッチングすることに
より、直流電力を交流電力に変換して交流端子に出力す
る。直流端子間には、直列接続されたＩＧＢＴの組５４
５と５４６，５４７と５４８，５４９と５５０の各両端
が接続される。各ＩＧＢＴの組における２個のＩＧＢＴ
の直列接続点からは交流端子が取りだされる。また、各
ＩＧＢＴには負荷電流を還流させるためにダイオードが
逆並列に接続される。本実施例においても、ＩＧＢＴ及
びダイオードは、図１に示したターミネーション構造を
持っている。また、ＩＧＢＴ及びダイオードは複数個の
樹脂性のパッケージ内に分けて納められている。例え
ば、一相分のＩＧＢＴ２個及びダイオード２個が１つの
パッケージに納められる。本実施例も、前実施例のイン
バータ装置と同様の作用，効果を持っている。
【００３５】
【発明の効果】以上詳述したように、本発明によれば、
インバータ電車などの厳しい環境においても、阻止電圧
が安定な高電圧の半導体装置を実現できる。さらに、本
発明を適用した半導体装置を使用すれば、電力変換装置
の信頼性を向上できる。
インバータ電車などの厳しい環境においても、阻止電圧
が安定な高電圧の半導体装置を実現できる。さらに、本
発明を適用した半導体装置を使用すれば、電力変換装置
の信頼性を向上できる。
【図１】本発明を適用した高電圧半導体装置の一実施例
のターミネーション領域を示す断面図。
のターミネーション領域を示す断面図。
【図２】図１の部分拡大図。
【図３】従来のプレーナ型半導体装置の一例であるダイ
オードの平面図。
オードの平面図。
【図４】図３の半導体装置のＡ−Ａ′の断面。
【図５】図４の部分拡大図。
【図６】従来のターミネーション構造。
【図７】図６の部分拡大図。
【図８】従来の順フィールドプレートと逆フィールドプ
レートを有する構造。
レートを有する構造。
【図９】ターミネーション構造と歩留まりの関係。
【図１０】本発明を適用したＩＧＢＴ及びダイオードを
使ったインバータ装置の一実施例の主回路。
使ったインバータ装置の一実施例の主回路。
【図１１】本発明を適用したＩＧＢＴ及びダイオードを
使ったインバータ装置の他の実施例の主回路。
使ったインバータ装置の他の実施例の主回路。
１…半導体装置、１１…半導体基体、１２…ｎ- 層、１
３…ｐ層、１４…ｎ+層、２１，２２…主電極、２３，
２２１，２２２，２２３，２２４，２２５…補助電極、
３０…絶縁膜、４０…等電位線、１３１，１３２，１３
３，１３４，１３５…ｐ層（ＦＬＲ）。
３…ｐ層、１４…ｎ+層、２１，２２…主電極、２３，
２２１，２２２，２２３，２２４，２２５…補助電極、
３０…絶縁膜、４０…等電位線、１３１，１３２，１３
３，１３４，１３５…ｐ層（ＦＬＲ）。
─────────────────────────────────────────────────────
フロントページの続き
(51)Int.Cl.7 識別記号 ＦＩ
Ｈ０２Ｍ 7/537 Ｈ０１Ｌ 29/74 Ｗ
(56)参考文献 特開 平６−97469（ＪＰ，Ａ)
特開 昭63−227063（ＪＰ，Ａ)
特開 平２−11646（ＪＰ，Ａ)
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 29/06
H01L 29/41
H01L 29/78
H01L 29/861
Claims (11)
- 【請求項１】一対の主表面と、 一方の主表面側に接する表面を持つ第１導電型の第１の
半導体領域と、 一方の主表面より第１の半導体領域内に延びる第２導電
型の第２の半導体領域と、 第２の半導体領域を囲むように形成され、一方の主表面
より第１の半導体領域内に延びる第２導電型の複数の第
３の半導体領域と、 他方の主表面に形成された第１の主電極と、 第２の半導体領域に低抵抗接触し、絶縁膜を介して第１
の半導体領域の表面を覆う第２の主電極と、 第３の半導体領域に低抵抗接触し、第２の半導体領域の
側及びその反対側において絶縁膜を介して第１の半導体
領域の表面上を覆う複数の補助電極と、を有し、 一方の主表面と接する第１の半導体領域の表面を覆う補
助電極の長さが、第３の半導体領域間の距離の１／２以
上であり、 第３の半導体領域間の距離が、周辺側ほど広くすること
を特徴とする半導体装置。 - 【請求項２】一対の主表面と、 一方の主表面側に接する表面を持つ第１導電型の第１の
半導体領域と、 一方の主表面より第１の半導体領域内に延びる第２導電
型の第２の半導体領域と、 第２の半導体領域を囲むように形成され、一方の主表面
より第１の半導体領域内に延びる第２導電型の複数の第
３の半導体領域と、 第３の半導体領域をさらに囲むように形成され、一方の
主表面より第１の半導体領域内に延びる第１導電型の第
４の半導体領域と、 他方の主表面に形成された第１の主電極と、 第２の半導体領域に低抵抗接触し、絶縁膜を介して第１
の半導体領域の表面を覆う第２の主電極と、 第３の半導体領域に低抵抗接触し、第２及び第４の半導
体領域の側において絶縁膜を介して第１の半導体領域の
表面上を覆う複数の第１の補助電極と、 第４の半導体領域に低抵抗接触し、第３の半導体領域側
において絶縁膜を介して第１の半導体領域の表面上を覆
う第２の補助電極と、を有し、 一方の主表面と接する第１の半導体領域の表面を覆う第
３の半導体領域間における、隣接する第１の補助電極の
長さが、第３の半導体領域間の距離の１／２以上であ
り、 一方の主表面と接する第１の半導体領域の表面を覆う隣
接する第３の半導体領域と第４の半導体領域の間におけ
る、第１及び第２の補助電極を合わせた長さが、第３及
び第４半導体領域間の距離の１／２以上であり、 第３の半導体領域間の距離及び隣接する第３の半導体領
域と第４の半導体領域の距離が、第４の半導体領域側ほ
ど広く、内側ほど、第２の半導体領域側において第１の半導体領
域の表面上を覆う第１の補助電極の長さを、第４の半導
体領域側において第１の半導体領域の表面上を覆う第１
または第２の補助電極の長さより大きくする ことを特徴
とする半導体装置。 - 【請求項３】請求項１において、補助電極の第１の半導
体領域の表面上の内側の長さが、第３の半導体領域の第
１の半導体領域内に延びた深さより大きいことを特徴と
する半導体装置。 - 【請求項４】請求項２において、第１の補助電極の第１の半導体領域の表面上の第２の半
導体領域側の長さが、第３の半導体領域の第１の半導体
領域内に延びた深さより大きく、第１の補助電極の第１
の半導体領域の表面上の第４の半導体領域側の長さよ
り、第１の補助電極の第１の半導体領域の表面上の第２
の半導体領域側の長さが長い ことを特徴とする半導体装
置。 - 【請求項５】請求項２において、第２の主電極，第１の
補助電極、及び第２の補助電極を絶縁膜または半絶縁膜
で覆ったことを特徴とする半導体装置。 - 【請求項６】一対の主表面と、 一方の主表面側に接する表面を持つ第１導電型の第１の
半導体領域と、 一方の主表面より第１の半導体領域内に延びる第２導電
型の第２の半導体領域と、 第２の半導体領域を囲むように形成され、一方の主表面
より第１の半導体領域内に延びる第２導電型の複数の第
３の半導体領域と、 他方の主表面に形成された第１の主電極と、 第２の半導体領域に低抵抗接触し、絶縁膜を介して第１
の半導体領域の表面を覆う第２の主電極と、 第３の半導体領域に低抵抗接触し、第２の半導体領域の
側及びその反対側において絶縁膜を介して第１の半導体
領域の表面上を覆う複数の補助電極と、を有し、 一方の主表面と接する第１の半導体領域の表面を覆う補
助電極の長さが、第３の半導体領域間の距離の１／２以
上であり、 第３の半導体領域間の距離が、周辺側ほど広く、 補助電極の第１の半導体領域の表面上の内側の長さが、
第３の半導体領域の第１の半導体領域内に延びた深さよ
り大きいことを特徴とする半導体装置。 - 【請求項７】一対の主表面と、 一方の主表面側に接する表面を持つ第１導電型の第１の
半導体領域と、 一方の主表面より第１の半導体領域内に延びる第２導電
型の第２の半導体領域と、 第２の半導体領域を囲むように形成され、一方の主表面
より第１の半導体領域内に延びる第２導電型の複数の第
３の半導体領域と、 第３の半導体領域をさらに囲むように形成され、一方の
主表面より第１の半導体領域内に延びる第１導電型の第
４の半導体領域と、 他方の主表面に形成された第１の主電極と、 第２の半導体領域に低抵抗接触し、絶縁膜を介して第１
の半導体領域の表面を覆う第２の主電極と、 第３の半導体領域に低抵抗接触し、第２及び第４の半導
体領域の側において絶縁膜を介して第１の半導体領域の
表面上を覆う複数の第１の補助電極と、 第４の半導体領域に低抵抗接触し、第３の半導体領域側
において絶縁膜を介して第１の半導体領域の表面上を覆
う第２の補助電極と、を有し、 一方の主表面と接する第１の半導体領域の表面を覆う第
３の半導体領域間における、隣接する第１の補助電極の
長さが、第３の半導体領域間の距離の１／２以上であ
り、 一方の主表面と接する第１の半導体領域の表面を覆う隣
接する第３の半導体領域と第４の半導体領域の間におけ
る、第１及び第２の補助電極を合わせた長さが、第３及
び第４半導体領域間の距離の１／２以上であり、 第３の半導体領域間の距離及び隣接する第３の半導体領
域と第４の半導体領域の距離が、第４の半導体領域側ほ
ど広く、第１の補助電極の第１の半導体領域の表面上の第２の半
導体領域側の長さが、第３の半導体領域の第１の半導体
領域内に延びた深さより大きく、第１の補助電極の第１
の半導体領域の表面上の第４の半導体領域側の長さよ
り、第１の補助電極の第１の半導体領域の表面上の第２
の半導体領域側の長さが長い ことを特徴とする半導体装
置。 - 【請求項８】一対の直流端子と、 相数に等しい個数の交流端子と、 直流端子と交流端子との間に接続される半導体スイッチ
ング素子と、を備える電力変換装置において、 半導体スイッチング素子が、 一対の主表面と、 一方の主表面側に接する表面を持つ第１導電型の第１の
半導体領域と、 一方の主表面より第１の半導体領域内に延びる第２導電
型の第２の半導体領域と、 第２の半導体領域を囲むように形成され、一方の主表面
より第１の半導体領域内に延びる第２導電型の複数の第
３の半導体領域と、 他方の主表面に形成された第１の主電極と、 第２の半導体領域に低抵抗接触し、絶縁膜を介して第１
の半導体領域の表面を覆う第２の主電極と、 第３の半導体領域に低抵抗接触し、第２の半導体領域の
側及びその反対側において絶縁膜を介して第１の半導体
領域の表面上を覆う複数の補助電極と、を有し、 一方の主表面と接する第１の半導体領域の表面を覆う補
助電極の長さが、第３の半導体領域間の距離の１／２以
上であり、 第３の半導体領域間の距離が、周辺側ほど広くすること
を特徴とする電力変換装置。 - 【請求項９】一対の直流端子と、 相数に等しい個数の交流端子と、 直流端子と交流端子との間に接続される半導体スイッチ
ング素子と、を備える電力変換装置において、 半導体スイッチング素子が、 一対の主表面と、 一方の主表面側に接する表面を持つ第１導電型の第１の
半導体領域と、 一方の主表面より第１の半導体領域内に延びる第２導電
型の第２の半導体領域と、 第２の半導体領域を囲むように形成され、一方の主表面
より第１の半導体領域内に延びる第２導電型の複数の第
３の半導体領域と、 第３の半導体領域をさらに囲むように形成され、一方の
主表面より第１の半導体領域内に延びる第１導電型の第
４の半導体領域と、 他方の主表面に形成された第１の主電極と、 第２の半導体領域に低抵抗接触し、絶縁膜を介して第１
の半導体領域の表面を覆う第２の主電極と、 第３の半導体領域に低抵抗接触し、第２及び第４の半導
体領域の側において絶縁膜を介して第１の半導体領域の
表面上を覆う複数の第１の補助電極と、 第４の半導体領域に低抵抗接触し、第３の半導体領域側
において絶縁膜を介して第１の半導体領域の表面上を覆
う第２の補助電極と、を有し、 一方の主表面と接する第１の半導体領域の表面を覆う第
３の半導体領域間における、隣接する第１の補助電極の
長さが、第３の半導体領域間の距離の１／２以上であ
り、 一方の主表面と接する第１の半導体領域の表面を覆う隣
接する第３の半導体領域と第４の半導体領域の間におけ
る、第１及び第２の補助電極を合わせた長さが、第３及
び第４半導体領域間の距離の１／２以上であり、 第３の半導体領域間の距離及び隣接する第３の半導体領
域と第４の半導体領域の距離が、第４の半導体領域側ほ
ど広く、内側ほど、第２の半導体領域側において第１の半導体領
域の表面上を覆う第１の補助電極の長さを、第４の半導
体領域側において第１の半導体領域の表面上を覆う第１
または第２の補助電極の長さより大きくする ことを特徴
とする電力変換装置。 - 【請求項１０】一対の直流端子と、 相数に等しい個数の交流端子と、 直流端子と交流端子との間に接続される半導体スイッチ
ング素子と、を備える電力変換装置において、 半導体スイッチング素子が、 一対の主表面と、 一方の主表面側に接する表面を持つ第１導電型の第１の
半導体領域と、 一方の主表面より第１の半導体領域内に延びる第２導電
型の第２の半導体領域と、 第２の半導体領域を囲むように形成され、一方の主表面
より第１の半導体領域内に延びる第２導電型の複数の第
３の半導体領域と、 他方の主表面に形成された第１の主電極と、 第２の半導体領域に低抵抗接触し、絶縁膜を介して第１
の半導体領域の表面を覆う第２の主電極と、 第３の半導体領域に低抵抗接触し、第２の半導体領域の
側及びその反対側において絶縁膜を介して第１の半導体
領域の表面上を覆う複数の補助電極と、を有し、 一方の主表面と接する第１の半導体領域の表面を覆う補
助電極の長さが、第３の半導体領域間の距離の１／２以
上であり、 第３の半導体領域間の距離が、周辺側ほど広く、 補助電極の第１の半導体領域の表面上の内側の長さが、
第３の半導体領域の第１の半導体領域内に延びた深さよ
り大きいことを特徴とする電力変換装置。 - 【請求項１１】一対の直流端子と、 相数に等しい個数の交流端子と、 直流端子と交流端子との間に接続される半導体スイッチ
ング素子と、を備える電力変換装置において、 半導体スイッチング素子が、 一対の主表面と、 一方の主表面側に接する表面を持つ第１導電型の第１の
半導体領域と、 一方の主表面より第１の半導体領域内に延びる第２導電
型の第２の半導体領域と、 第２の半導体領域を囲むように形成され、一方の主表面
より第１の半導体領域内に延びる第２導電型の複数の第
３の半導体領域と、 第３の半導体領域をさらに囲むように形成され、一方の
主表面より第１の半導体領域内に延びる第１導電型の第
４の半導体領域と、 他方の主表面に形成された第１の主電極と、 第２の半導体領域に低抵抗接触し、絶縁膜を介して第１
の半導体領域の表面を覆う第２の主電極と、 第３の半導体領域に低抵抗接触し、第２及び第４の半導
体領域の側において絶縁膜を介して第１の半導体領域の
表面上を覆う複数の第１の補助電極と、 第４の半導体領域に低抵抗接触し、第３の半導体領域側
において絶縁膜を介して第１の半導体領域の表面上を覆
う第２の補助電極と、を有し、 一方の主表面と接する第１の半導体領域の表面を覆う第
３の半導体領域間における、隣接する第１の補助電極の
長さが、第３の半導体領域間の距離の１／２以上であ
り、 一方の主表面と接する第１の半導体領域の表面を覆う隣
接する第３の半導体領域と第４の半導体領域の間におけ
る、第１及び第２の補助電極を合わせた長さが、第３及
び第４半導体領域間の距離の１／２以上であり、 第３の半導体領域間の距離及び隣接する第３の半導体領
域と第４の半導体領域の距離が、第４の半導体領域側ほ
ど広く、第１の補助電極の第１の半導体領域の表面上の第２の半
導体領域側の長さが、第３の半導体領域の第１の半導体
領域内に延びた深さより大きく、第１の補助電極の第１
の半導体領域の表面上の第４の半導体領域側の長さよ
り、第１の補助電極の第１の半導体領域の表面上の第２
の半導体領域側の長さが長い ことを特徴とする電力変換
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000034311A JP3424635B2 (ja) | 1994-09-20 | 2000-02-07 | 半導体装置及びそれを使った電力変換装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP06224747A JP3111827B2 (ja) | 1994-09-20 | 1994-09-20 | 半導体装置及びそれを使った電力変換装置 |
| JP2000034311A JP3424635B2 (ja) | 1994-09-20 | 2000-02-07 | 半導体装置及びそれを使った電力変換装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP06224747A Division JP3111827B2 (ja) | 1994-09-20 | 1994-09-20 | 半導体装置及びそれを使った電力変換装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000208768A JP2000208768A (ja) | 2000-07-28 |
| JP3424635B2 true JP3424635B2 (ja) | 2003-07-07 |
Family
ID=27624562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000034311A Expired - Lifetime JP3424635B2 (ja) | 1994-09-20 | 2000-02-07 | 半導体装置及びそれを使った電力変換装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3424635B2 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3812353B2 (ja) * | 2001-03-19 | 2006-08-23 | 株式会社日立製作所 | 半導体電力変換装置 |
| JP5162804B2 (ja) * | 2001-09-12 | 2013-03-13 | 富士電機株式会社 | 半導体装置 |
| JP3701227B2 (ja) | 2001-10-30 | 2005-09-28 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| DE102004017723B4 (de) * | 2003-04-10 | 2011-12-08 | Fuji Electric Co., Ltd | In Rückwärtsrichtung sperrendes Halbleiterbauteil und Verfahren zu seiner Herstellung |
| JP5052091B2 (ja) * | 2006-10-20 | 2012-10-17 | 三菱電機株式会社 | 半導体装置 |
| WO2011013379A1 (en) | 2009-07-31 | 2011-02-03 | Fuji Electric Systems Co., Ltd. | Semiconductor apparatus |
| DE102010024257B4 (de) * | 2010-06-18 | 2020-04-30 | Semikron Elektronik Gmbh & Co. Kg | Leistungshalbleiterbauelement mit zweistufigem Dotierungsprofil |
| DE112011103506T5 (de) * | 2011-11-17 | 2014-11-06 | Fuji Electric Co., Ltd | Halbleitervorrichtung und Verfahren zur Herstellung der Halbleitervorrichtung |
| JP6897166B2 (ja) * | 2017-03-03 | 2021-06-30 | 株式会社豊田中央研究所 | 半導体装置 |
-
2000
- 2000-02-07 JP JP2000034311A patent/JP3424635B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000208768A (ja) | 2000-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3111827B2 (ja) | 半導体装置及びそれを使った電力変換装置 | |
| US5804868A (en) | Semiconductor device having planar junction | |
| US6362505B1 (en) | MOS field-effect transistor with auxiliary electrode | |
| JP3905981B2 (ja) | 高耐圧半導体装置 | |
| US5341003A (en) | MOS semiconductor device having a main unit element and a sense unit element for monitoring the current in the main unit element | |
| US4686551A (en) | MOS transistor | |
| JP3424635B2 (ja) | 半導体装置及びそれを使った電力変換装置 | |
| JPH04251983A (ja) | 半導体装置 | |
| JPS5877242A (ja) | 半導体デバイス | |
| US7470960B1 (en) | High-voltage power semiconductor device with body regions of alternating conductivity and decreasing thickness | |
| JPH03180074A (ja) | 半導体装置 | |
| US20020066906A1 (en) | IGBT with PN insulation and production method | |
| US5475243A (en) | Semiconductor device including an IGBT and a current-regenerative diode | |
| US4520382A (en) | Semiconductor integrated circuit with inversion preventing electrode | |
| US11942512B2 (en) | Semiconductor device and power conversion device | |
| US4641163A (en) | MIS-field effect transistor with charge carrier injection | |
| US11362204B2 (en) | Vertical thyristor | |
| CN115377070A (zh) | 一种低反向导通压降的SiC MOSFET器件 | |
| US5554879A (en) | High voltage component having a low stray current | |
| US20230120729A1 (en) | Power semiconductor devices including multiple gate bond pads | |
| CN218351473U (zh) | 一种反向导通压降的SiC MOSFET器件 | |
| US20230075374A1 (en) | Semiconductor-on-insulator device with lightly doped extension region | |
| US10199491B2 (en) | Vertical transistor with improved robustness | |
| JPH0697439A (ja) | 高耐圧半導体素子 | |
| WO1996029744A1 (fr) | Semi-conducteur plan, son procede de fabrication et convertisseur de puissance |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080502 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080502 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110502 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120502 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130502 Year of fee payment: 10 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |