JP5161552B2 - 半導体メモリ装置及び半導体装置 - Google Patents

半導体メモリ装置及び半導体装置 Download PDF

Info

Publication number
JP5161552B2
JP5161552B2 JP2007320682A JP2007320682A JP5161552B2 JP 5161552 B2 JP5161552 B2 JP 5161552B2 JP 2007320682 A JP2007320682 A JP 2007320682A JP 2007320682 A JP2007320682 A JP 2007320682A JP 5161552 B2 JP5161552 B2 JP 5161552B2
Authority
JP
Japan
Prior art keywords
transistor
film
circuit
semiconductor
sram
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2007320682A
Other languages
English (en)
Other versions
JP2008181635A5 (ja
JP2008181635A (ja
Inventor
隆之 池田
義元 黒川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2007320682A priority Critical patent/JP5161552B2/ja
Publication of JP2008181635A publication Critical patent/JP2008181635A/ja
Publication of JP2008181635A5 publication Critical patent/JP2008181635A5/ja
Application granted granted Critical
Publication of JP5161552B2 publication Critical patent/JP5161552B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/412—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger using field-effect transistors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/13—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body combined with thin-film or thick-film passive components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H10B10/125—Static random access memory [SRAM] devices comprising a MOSFET load element the MOSFET being a thin film transistor [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Description

本発明は、半導体メモリ装置及び当該半導体メモリ装置を具備し、非接触で通信を行う半導体装置に関する。
近年、電磁界または電波等の無線通信を利用した個体識別技術が注目を集めている。特に、無線通信によりデータの交信を行う半導体装置として、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグを利用した個体識別技術が注目を集めている。ＲＦＩＤタグ（以下、単にＲＦＩＤという）は、ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）タグ、ＲＦタグ、無線タグ、電子タグ、ＩＣチップ、無線チップ、トランスポンダ、データキャリアとも呼ばれる。ＲＦＩＤを用いた個体識別技術は、個々の対象物の生産、管理等に役立てられ始めており、個人認証への応用も期待されている。
ＲＦＩＤには、データを保存するため、ＩＤを保存するため、または通信状態を保存するためにメモリが使用される。また、ＲＦＩＤにＣＰＵを搭載する場合、プログラムの格納や、作業変数を格納するためにＲＦＩＤにメモリが搭載される。メモリにはＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）やＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）やＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）が使用される。（例えば、非特許文献１）。
また、ＲＦＩＤを構成するコントロール回路は一般に順序回路を含み、順序回路を構成するフリップフロップ回路はＳＲＡＭと同じ構造である。
ＲＦＩＤは、電源を内蔵するか、リーダ（リーダ／ライタ、トランスミッタとも呼ばれる）から電源供給を受けるかの違いにより、情報を含んだ電磁波を送信することが可能なアクティブタイプ（能動タイプ）のＲＦＩＤと、リーダからの電波または電磁波（搬送波）の電力を利用して駆動するパッシブタイプ（受動タイプ）のＲＦＩＤとの二つのタイプに分けることができる。このうち、アクティブタイプのＲＦＩＤにおいては、ＲＦＩＤを駆動するための電源を内蔵しており、電源として電池を備えて構成されている。また、パッシブタイプにおいては、ＲＦＩＤを駆動するための電源をリーダからの電磁波（搬送波）の電力を利用して作りだし、電池を備えることのない構成を実現している。
「ＲＦＩＤハンドブック第２版 非接触ＩＣカードの原理とその応用」日刊工業新聞社、Ｋｌａｕｓ Ｆｉｎｋｅｎｚｅｌｌｅｒ 著、ソフト工学研究所 訳、ｐ２４３−２７１
ＲＦＩＤにメモリとしてＳＲＡＭを搭載する場合、リーダから電力が供給されない間にＳＲＡＭでデータを保持するために電源を搭載するアクティブタイプのＲＦＩＤとする必要がある。しかしながら、アクティブタイプのＲＦＩＤの場合、個体情報の送受信、送受信に必要な電波の強度設定に応じて、電池は経時的に消耗していき、最終的には個体情報の送受信に必要な電力を発生できなくなるといった課題があった。このため、駆動用の電池を備えたアクティブタイプのＲＦＩＤを有する半導体装置を使用し続けるためには、電池の残存容量の確認や電池の交換をする作業が発生するという課題があった。また、駆動用の電池を搭載する場合、ＲＦＩＤのサイズの小型化が困難になることや電池の耐温特性によってＲＦＩＤの使用状況が制限されるおそれがある。
本発明は、上記問題を鑑み、駆動電源のための電池の経時的劣化に伴う電池の交換作業をすることなく、ＳＲＡＭやフリップフロップ回路のデータを保持し、リーダからの電力が供給されない、または不足する間もＳＲＡＭでデータを保持する半導体メモリ装置及び当該半導体メモリ装置を具備する半導体装置を提供することを課題とする。
本発明の半導体メモリ装置は、ＳＲＡＭセルと、ワード線を介してＳＲＡＭセルと接続されたデコーダと、第１のデータ線及び第２のデータ線を介してＳＲＡＭセルと接続された読み書き回路と、ＳＲＡＭセルと接続された蓄電手段とを有し、蓄電手段は、ＳＲＡＭセルを介して第１のデータ線又は第２のデータ線から供給される電力を充電する。また、蓄電手段の充電は、ＳＲＡＭセルにデータの書き込み又は読み込みの際に行われることを特徴としている。本明細書において、ＳＲＡＭセルとはＳＲＡＭ型のメモリセルをいう。
また、本発明の半導体メモリ装置は、上記構成において、ＳＲＡＭセル及び蓄電手段は複数設けられ、複数のＳＲＡＭセルの各々に蓄電手段が設けられている。
本発明の半導体装置は、アンテナ回路と、アンテナ回路を介して供給される電力により駆動するデコーダ及び読み書き回路と、デコーダとワード線を介して接続され、且つ読み書き回路と第１のデータ線及び第２のデータ線を介して接続されたＳＲＡＭセルと、ＳＲＡＭセルに接続された蓄電手段とを有し、蓄電手段は、ＳＲＡＭセルを介して第１のデータ線又は第２のデータ線から供給される電力を充電する。
また、本発明の半導体装置は、アンテナ回路と、アンテナ回路を介して供給される電力を整流して出力する電源部と、アンテナ回路を介して供給される電力により駆動するデコーダ及び読み書き回路と、デコーダとワード線を介して接続され、且つ読み書き回路と第１のデータ線及び第２のデータ線を介して接続されたＳＲＡＭセルと、ＳＲＡＭセルに接続された蓄電手段とを有し、蓄電手段は、電源部から供給される電力又はＳＲＡＭセルを介して第１のデータ線又は第２のデータ線から供給される電力を充電する。
また、本発明の半導体装置は、上記構成において、蓄電手段の充電は、ＳＲＡＭセルにデータの書き込み又は読み込みの際に行われることを特徴としている。
また、本発明の半導体装置は、上記構成において、アンテナ回路を介して外部より供給される電力がデコーダ及び読み書き回路に供給されない場合であっても、ＳＲＡＭセルが動作する。
本発明において、ＳＲＡＭセルを構成するトランジスタは特に限定されない。非晶質シリコンや多結晶シリコンに代表される非単結晶半導体膜を用いた薄膜トランジスタ（ＴＦＴ）、半導体基板やＳＯＩ基板を用いて形成されるトランジスタ、ＭＯＳ型トランジスタ等を適用することができ、データの保持時間を長くするためにＣＭＯＳ構造を取れる素子であることが望ましい。また、トランジスタが配置されている基板の種類についても特に限定されず、例えば、単結晶基板、ＳＯＩ基板、ガラス基板、プラスチック基板等を用いることができる。
本明細においてＳＲＡＭはフリップフロップ回路を含む。
本発明を用いることにより、リーダからの電力が供給されない場合、または不足する場合であってもＳＲＡＭセルでデータを保持する半導体メモリ装置を提供することが出来る。また、データを保存するためＲＯＭを用いた場合書き換えることが出来ないが、本発明の半導体メモリ装置を用いることにより、データを書き換えて保存することが出来る。
以下に、本発明の実施の形態を図面に基づいて説明する。但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
（実施の形態１）
本実施の形態では、本発明の半導体メモリ装置の一例に関して説明する。
本実施の形態で示す半導体メモリ装置は、データを記憶するためのメモリとして、蓄電手段が設けられたＳＲＡＭで構成される。ＳＲＡＭに蓄電手段を設けることにより外部から電力が供給されない場合（電源がオフの場合）であってもデータを記憶保持できる。以下にその構成、動作に関して図面を参照して説明する。
本実施の形態で示す半導体メモリ装置は、デコーダ１２２と、読み書き回路１２３と、ＳＲＡＭセル１２１を複数具備するメモリセルアレイ１２０を有している（図１参照）。
デコーダ１２２は、ＳＲＡＭセル１２１とワード線１０３を介して接続されており、ＳＲＡＭセル１２１を選択する。また、読み書き回路１２３は、ＳＲＡＭセル１２１と第１のデータ線１０４及び第２のデータ線１０５を介して接続されており、ＳＲＡＭセル１２１に対してデータの書き込み又は読み込みを行う。
ＳＲＡＭセル１２１は、ワード線１０３、第１のデータ線１０４、第２のデータ線１０５及び蓄電手段１０２と接続されている。蓄電手段１０２は、ＳＲＡＭセル１２１と電力の授受を行う機能を有している。つまり、蓄電手段１０２は、ＳＲＡＭセル１２１に電力を供給する場合や、ＳＲＡＭセル１２１を介して第１のデータ線１０４、第２のデータ線１０５から電力を供給される場合がある。
ＳＲＡＭセル１２１は、ＳＲＡＭ型のメモリセルであり、メモリセルへの情報の書き込み、再書き込み、読み出しが可能であり、記憶保持動作（リフレッシュ）を必要としない構成であればどのような構成で設けてもよい。以下に図２を参照して、ＳＲＡＭセル１２１の具体的な構成及び動作について、ＣＭＯＳによるＳＲＡＭセルを例に挙げて説明する。もちろん、ＳＲＡＭセルは６トランジスタ型に限らない。高抵抗負荷型（４トランジスタ型）によるＳＲＡＭセルとしてもよい。
図２において、ＳＲＡＭセル１２１は、第１のトランジスタ１０６〜第６のトランジスタ１１１を有している。第１のトランジスタ１０６及び第２のトランジスタ１０７は選択トランジスタとして機能する。また、第３のトランジスタ１０８と第４のトランジスタ１０９は、一方がｎチャネル型トランジスタ（ここでは、第３のトランジスタ１０８）他方がｐチャネル型トランジスタ（ここでは、第４のトランジスタ１０９）として相補的に組み合わされたＣＭＯＳを構成している。同様に、第５のトランジスタ１１０と第６のトランジスタ１１１は、一方がｎチャネル型トランジスタ（ここでは、第５のトランジスタ１１０）他方がｐチャネル型トランジスタ（ここでは、第６のトランジスタ１１１）として相補的に組み合わされたＣＭＯＳを構成している。
第１のトランジスタ１０６は、ゲート電極がワード線１０３に接続され、ソース電極又はドレイン電極の一方が第１のデータ線１０４に接続され、他方が第３のトランジスタ１０８のゲート電極、第４のトランジスタ１０９のゲート電極、第５のトランジスタ１１０のドレイン電極及び第６のトランジスタ１１１のソース電極又はドレイン電極の他方に接続されている。なお、ここでは、第１のトランジスタ１０６がｎチャネル型のトランジスタで設けた例を示している。
第２のトランジスタ１０７は、ゲート電極がワード線１０３に接続され、ソース電極又はドレイン電極の一方が第２のデータ線１０５に接続され、他方が第３のトランジスタ１０８のドレイン電極、第４のトランジスタ１０９のソース電極又はドレイン電極の他方、第５のトランジスタ１１０のゲート電極及び第６のトランジスタ１１１のゲート電極に接続されている。なお、ここでは、第２のトランジスタ１０７がｎチャネル型のトランジスタで設けた例を示している。
第３のトランジスタ１０８は、ｎチャネル型のトランジスタであり、ゲート電極が第４のトランジスタ１０９のゲート電極と接続され、ソース電極がグランドに接続され、ドレイン電極が第４のトランジスタ１０９のソース電極又はドレイン電極の他方と接続されている。また、第４のトランジスタ１０９は、ｐチャネル型のトランジスタであり、ソース電極又はドレイン電極の一方が蓄電手段１０２、第６のトランジスタ１１１のソース電極又はドレイン電極の一方と接続されている。
第５のトランジスタ１１０は、ｎチャネル型のトランジスタであり、ゲート電極が第６のトランジスタ１１１のゲート電極と接続され、ソース電極がグランドに接続され、ドレイン電極が第６のトランジスタ１１１のソース電極又はドレイン電極の他方と接続されている。また、第６のトランジスタ１１１は、ｐチャネル型のトランジスタであり、ソース電極又はドレイン電極の一方が蓄電手段１０２と接続されている。
また、蓄電手段１０２は、電力の充電又は供給することができる構成とすればよく、コンデンサーや小型の２次電池を用いることができる。コンデンサーとしては、活性炭、フラーレン、カーボンナノチューブなど比表面積の大きい電極用材料を用いることが好適である。コンデンサーは電池に較べ構成が単純であり薄膜化や積層化も容易である。
次に、図２に示したＳＲＡＭセル１２１の動作について説明する。なお、ここでは、第４のトランジスタ１０９のソース電極又はドレイン電極の一方、第６のトランジスタ１１１のソース電極又はドレイン電極の一方、蓄電手段１０２の接続箇所をノード１０１とする。また、第１のトランジスタ１０６のソース電極又はドレイン電極の他方、第３のトランジスタ１０８のゲート電極、第４のトランジスタ１０９のゲート電極、第５のトランジスタ１１０のドレイン電極、第６のトランジスタ１１１のソース電極又はドレイン電極の他方の接続箇所をノード１１２とする。また、第２のトランジスタ１０７のソース電極又はドレイン電極の他方、第３のトランジスタ１０８のドレイン電極、第４のトランジスタ１０９のソース電極又はドレイン電極の他方、第５のトランジスタ１１０のゲート電極、第６のトランジスタ１１１のゲート電極の接続箇所をノード１１３とする。
はじめに、ＳＲＡＭセル１２１にデータを書き込む場合について説明する。
ＳＲＡＭセル１２１にデータの書き込みが行われる際には、デコーダ１２２及び読み書き回路１２３には電源（Ｖｄｄ）が供給されている。例えば、読み書き回路１２３から書き込むデータ（例えば、「１」）を示す信号を出力する場合、すなわち第１のデータ線１０４の電位をハイ（Ｈｉｇｈ）、第２のデータ線１０５をロウ（Ｌｏｗ）にする場合、ワード線１０３をハイにすると、第１のトランジスタ１０６及び第２のトランジスタ１０７はオン（Ｏｎ）の状態となり、ノード１１２の電位はハイ、ノード１１３の電位はロウになる。このとき、ノード１０１の電位がノード１１２の電位より低い場合、第６のトランジスタ１１１はソース電極をノード１１２、ゲート電極をノード１１３としてオンの状態となり、ノード１０１はハイとなる。すなわち、蓄電手段１０２に充電が行われる。
また、読み書き回路１２３から書き込むデータ（例えば、「０」）を示す信号を出力する場合、すなわち第１のデータ線１０４の電位をロウ、第２のデータ線１０５をハイにする場合、ワード線１０３をハイにすると、第１のトランジスタ１０６及び第２のトランジスタ１０７はオンの状態となり、ノード１１２の電位はロウ、ノード１１３の電位はハイになる。このとき、ノード１０１の電位がノード１１３の電位より低い場合、第４のトランジスタ１０９はソース電極をノード１１３、ゲート電極をノード１１２としてオンの状態となり、ノード１０１はハイとなる。すなわち、蓄電手段１０２に充電が行われる。
次に、ＳＲＡＭセル１２１からデータを読み出す場合について説明する。
ＳＲＡＭセル１２１からデータが読み出される際にも、デコーダ１２２及び読み書き回路１２３には電源が供給されている。ワード線１０３の電位がハイとなる前、第１のデータ線１０４及び第２のデータ線１０５の電位がプリチャージ電位に設定される。プリチャージ電位は、デコーダ１２２や読み書き回路１２３の電源電位の半分程度に設定される。ワード線１０３の電位がハイとなると、第１のトランジスタ１０６と第２のトランジスタ１０７がオンの状態となる。
例えば、ノード１０１の電位がプリチャージ電位より高く、ノード１１２がハイの場合、第１のデータ線１０４の電位が上昇し、第２のデータ線１０５の電位はロウとなる。このとき、読み出し回路１２３に第１のデータ線１０４と第２のデータ線１０５の電位差を読み出す差動アンプ回路を使用することによって、第２のデータ線１０５より第１のデータ線１０４の電位が高いことを検出できる。また、ノード１０１の電位がプリチャージ電位より高く、ノード１１３がハイの場合も同様に、第１のデータ線１０４より第２のデータ線１０５の電位が高いことを検出できる。
ノード１０１の電位がプリチャージ電位より低く、ノード１１２がハイの場合、第１のトランジスタ１０６と第６のトランジスタ１１１がオンの状態であるため、電流が第１のデータ線１０４からノード１１２を通ってノード１０１へ流れて、ノード１０１の電位は上昇する。従って、第１のデータ線１０４の電位は下降し、ノード１０１の電位と第１のデータ線１０４の電位がつりあった状態で安定する。また、第２のトランジスタ１０７と第３のトランジスタ１０８がオンの状態であるため、第２のデータ線１０５の電位はロウになる。なお、この場合であっても、第１のデータ線１０４の電位は下降するが、第２のデータ線１０５の電位より高いため、差動アンプ回路により第２のデータ線１０５より第１のデータ線１０４の電位が高いことを検出できる。また、ノード１０１の電位がプリチャージ電位より低く、ノード１１３がハイの場合も同様に、第１のデータ線１０４より第２のデータ線１０５の電位が高いことを検出できる。
次に、ＳＲＡＭセル１２１がデータを保持する場合について説明する。
デコーダ１２２及び読み書き回路１２３等に電源が供給されている場合、ワード線の電位はロウに固定され第１のトランジスタ１０６及び第２のトランジスタ１０７はオフ（Ｏｆｆ）の状態である。また、デコーダ１２２及び読み書き回路１２３等に電源が供給されていない場合、デコーダ１２２及び読み書き回路１２３等の電位はグラウンドになり、第１のトランジスタ１０６及び第２のトランジスタ１０７はオフの状態とみなせる。
例えば、ノード１１２がハイでノード１１３がロウの場合、第３のトランジスタ１０８はオンの状態となりノード１１３はロウを維持する。第６のトランジスタ１１１はゲート電極がロウであるためオンの状態であるが、ノード１０１とノード１１２が共にハイである場合には変化しない。逆に、ノード１１２がロウでノード１１３がハイの場合、第４のトランジスタ１０９と第５のトランジスタ１１０がオンの状態であるが、ノード１０１とノード１１３が共にハイである場合には変化しない。
このように、本実施の形態で示す半導体メモリ装置は、半導体メモリ装置に電源が供給されている場合にはＳＲＡＭセル１２１を介して蓄電手段１０２が充電され、電源が供給されない場合には蓄電手段１０２が放電することによってＳＲＡＭセル１２１に電力が供給される構成となっている。
なお、本説明においてハイ状態は必ずしもデコーダ１２２及び読み書き回路１２３の電源電位と同じ電位ではない。例えばデータの読み出しにおいてノード１０１の電位がプリチャージ電位より低い場合、ノード１１２はハイ状態であっても電位はプリチャージ電位より低い。
一般に従来のＳＲＡＭセルにおいては、デコーダ１２２や読み書き回路１２３に供給される電源とノード１０１に供給される電源とは同じノードであるため、半導体メモリ装置に電源が供給されている場合には、ノード１１２又はノード１１３の電位を保持することができるが、電源が供給されなくなるとノード１１２及びノード１１３の電位を保持することができない。しかし、本実施の形態で示したＳＲＡＭセル１２１では、半導体メモリ装置に電源が供給されない場合であっても、蓄電手段１０２が放電することによりＳＲＡＭセル１２１に電力が供給されるため、データを保持することができる。
また、本実施の形態で示した半導体メモリ装置において、データの保持時間を長くするため、蓄電手段１０２が接続するノード１０１はデコーダ１２２や読み書き回路１２３の電源ノードとは別ノードである。すなわち蓄電手段１０２はデコーダ１２２や読み書き回路１２３へ電源を供給しない。
なお、上述した半導体メモリ装置において、ＳＲＡＭセル１２１の各々に蓄電手段１０２を設けた構成としたがこれに限られない。例えば、メモリセルアレイ１２０に設けられたＳＲＡＭセル１２１において、一行毎に蓄電手段１０２を設けた構成としてもよい（図３参照）。もちろん、一列毎に蓄電手段１０２を設けた構成、あるブロック毎に蓄電手段１０２を設けた構成又は全てのＳＲＡＭセル１２１に共通に一つの蓄電手段１０２を設けた構成としてもよい。このように設けることによって、蓄電手段１０２の設ける数を低減することができるため、メモリセルアレイ１２０の面積を低減することができる。また、このように設けることによって、充電する蓄電手段１０２の数が低減される。すなわち例えば２つのＳＲＡＭセル１２１に１つの蓄電手段１０２を設けた構成の場合、一方のＳＲＡＭセル１２１にデータを書き込むことによって蓄電手段１０２に充電されると、他方のＳＲＡＭセル１２１に記憶されたデータはＤＲＡＭにおいてリフレッシュを行ったのと同様にデータの保持時間を延長する効果がある。一方でそれぞれのＳＲＡＭセル１２１に蓄電手段１０２を設けた構成は、複数のＳＲＡＭセル１２１に一つの蓄電手段１０２を設けた構成に比べて、蓄電手段にコンデンサーを用いた場合１つのコンデンサーの容量を小さく出来るので、ノード１０１の電位が十分な電位に上昇するまでの時間が短いという効果がある。
以上のように、本実施の形態で示した半導体メモリ装置は、リーダからの電力が供給されない場合、または不足する場合であってもＳＲＡＭセルでデータを保持することが出来る。また、データを保存するためマスクＲＯＭを用いた場合書き換えることが出来ないが、本実施の形態で示した半導体メモリ装置を用いることにより、データを書き換えて保存することが出来る。また、ＳＲＡＭセルの電源を保持する蓄電手段の電力を、ＳＲＡＭセル以外の回路へ供給しない構成とすることによって、メモリセル以外の回路へ電源を供給する場合より電位を保持する時間を長くすることが出来る。また、本実施の形態で示したメモリ構造を用いることにより、ＤＲＡＭのようなリフレッシュ動作は必要ない。
なお、本実施の形態で示した半導体メモリ装置の構成は、本明細書の他の実施の形態に示した構成と自由に組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、上記実施の形態１で示した蓄電手段が設けられたＳＲＡＭを具備し、無線通信によりデータの交信を行う半導体装置（ＲＦＩＤ）について図面を参照して説明する。
本実施の形態で示す半導体装置２００は、ロジック部２０６と、アナログ部２１５とを有する。またロジック部２０６は、ＣＰＵ２０２と、マスクＲＯＭ２０３と、ＳＲＡＭ２０４と、コントローラ２０５とを有する。アナログ部２１５は、アンテナ回路２２４と、電源回路２０９と、リセット回路２１０と、クロック生成回路２１１と、復調回路２１２と、変調回路２１３と、電源管理回路２１４とを有する。また、ＳＲＡＭ２０４は、上記実施の形態１で示した構成で設ければよく、複数のＳＲＡＭセル１２１と、蓄電手段１０２とを有する。また、アンテナ回路２２４は、アンテナ２０７と、共振回路２０８とを有する（図４参照）。
コントローラ２０５は、ＣＰＵインターフェース（ＣＰＵＩＦ）２１６と、制御レジスタ２１７と、コード抽出回路２１８と、符号化回路２１９とを有する。なお、図４では、説明を簡単にするため、通信信号を受信信号２２０と、送信信号２２１とに分けて示したが、実際には、両者は一体とされた信号であり、半導体装置２００およびリーダの間で同時に送受信される。受信信号２２０は、アンテナ回路２２４とで受信された後、復調回路２１２により復調される。また、送信信号２２１は、変調回路２１３により変調された後、アンテナ２０７から送信される。
図４において、通信信号により形成される磁界中に半導体装置２００を置くと、アンテナ回路２２４により、誘導起電力を生じる。誘導起電力は、電源回路２０９における電気容量により保持され、また電気容量によって電位が安定化され、半導体装置２００の各回路に電源電圧として供給される。リセット回路２１０は、半導体装置２００全体の初期リセット信号を生成する。例えば、電源電圧の上昇に遅延して立ち上がる信号をリセット信号として生成する。クロック生成回路２１１は、電源管理回路２１４より生成される制御信号に応じて、クロック信号の周波数とデューティー比を変更する。復調回路２１２は、ＡＳＫ方式の受信信号２２０の振幅の変動を”０”“１”の受信データ２２２として検出する。復調回路２１２は、例えばローパスフィルターとする。さらに、変調回路２１３は、送信データをＡＳＫ方式の送信信号２２１の振幅を変動させて送信する。例えば、送信データ２２３が”０”の場合、共振回路２０８の共振点を変化させ、通信信号の振幅を変化させる。電源管理回路２１４は、電源回路２０９よりロジック部２０６に供給される電源電圧またはロジック部２０６における消費電流を監視し、クロック生成回路２１１において、クロック信号の周波数とデューティー比を変更するための制御信号を生成する。
次に、本実施の形態における半導体装置の動作を説明する。流通業界において商品管理を行う場合、どのような場所を、いつ通過したかは重要な情報である。また、この位置情報、時間情報は消費者に対して製造元、商品の信頼性を得ることのできる点として挙げられる。リーダによって半導体装置２００に搭載されたＳＲＡＭ２０４に位置／時間情報を書き込む場合を以下で説明する。
まず、リーダより送信された受信信号２２０により、半導体装置２００が受信信号２２０を受信する。受信信号２２０にはＳＲＡＭ２０４に書き込む位置／時間情報が含まれている。受信信号２２０は、復調回路２１２で復調された後、コード抽出回路１１８で制御コマンドや位置／時間情報などに分解され、制御レジスタ２１７に格納される。ここで、制御コマンドは、半導体装置２００の応答を指定するデータである。例えば、固有ＩＤ番号の送信、動作停止、暗号解読などを指定する。
続いて、ロジック部２０６において、ＣＰＵ２０２が、マスクＲＯＭ２０３に格納された書き込み用プログラムデータを基にＳＲＡＭ２０４に位置／時間情報を書き込む。また書き換え動作は書き込み動作と同様に、ＣＰＵ２０２がマスクＲＯＭ２０３に格納された書き換え用プログラムデータを基にＳＲＡＭ２０４の記憶データを書き換える。ＳＲＡＭ２０４に一度書き込まれた位置／時間情報は位置／時間情報を読み出すためのプログラムデータを含む受信信号２２０を半導体装置２００に受信させることで応答信号を得ることができる。
ＳＲＡＭ２０４に設けられた蓄電手段１０２は、ＳＲＡＭセル１２１のデータ保持用の電力供給源として機能する。
なお、ＣＰＵ２０２は、ＣＰＵＩＦ２１６を介してマスクＲＯＭ２０３、ＳＲＡＭ２０４、制御レジスタ２１７にアクセスする。ＣＰＵＩＦ２１６は、ＣＰＵ２０２が要求するアドレスより、マスクＲＯＭ２０３、ＳＲＡＭ２０４、制御レジスタ２１７のいずれかに対するアクセス信号を生成する機能を有している。
最後に、符号化回路２１９において、応答信号から送信データ２２３を生成し、変調回路２１３で変調し、アンテナ２０７より送信信号２２１をリーダに送信する。
本実施の形態を用いることにより、直接ＳＲＡＭから読み出すことが可能となるため、読み出し時間の差分だけ、処理時間を短縮することが可能となる。また、蓄電手段の付加によりＳＲＡＭに書き込んだデータの保持が可能であるため、電源再供給直後にもシステムの高速動作が可能となる。すなわち、通信状態によって一時的にリーダからＲＦＩＤに十分な電力が供給されなくても本実施の形態のＳＲＡＭによってデータを保持するので、電源再供給直後に続きの処理が可能となる。なおＲＦＩＤをリーダから離して電源が供給されない状態でデータを長期間保存する場合はフラッシュメモリなどに書き込んでおくことが好ましい。
以上の読み出し速度、また、書き込み速度の向上により、リーダとの通信時間が短縮できる。応答時間を短縮化したデータ書き込み可能な半導体装置を製造物、製造部品に貼付することで製造工程の履歴情報（固有ＩＤ、製造場所、製造時間、等）を得ることができる。応答時間の短縮化によって、製造ラインの速度を遅くすることなく半導体装置へのデータ書き込みが可能となり、生産ラインへの導入が容易に行える。また、半導体装置に書き込まれた情報を高速に読み取ることで、製造途中で異なる工程へ振り分ける場合や出荷先の分別を自動に行うことができ、生産ラインの効率化を計ることが可能となる。
上記の構成をとることで、応答速度を向上させた半導体装置を提供することが可能となる。
本実施の形態で示した半導体装置の構成は、本明細書の他の実施の形態に示した構成と自由に組み合わせて実施することができる。
（実施の形態３）
本実施の形態では、上記実施の形態２と異なる半導体装置の構成に関して図面を参照して説明する。
本実施の形態で示す半導体装置は、蓄電手段１０２に電力を供給可能な電源部２２６を有している（図５参照）。電源部２２６は、アンテナ回路２２４が受信した電力を整流して蓄電手段１０２に供給する機能を有しており、蓄電手段１０２が過充電とならないよう蓄電の制御を行う機能を有する構成としてもよい。つまり、本実施の形態で示す半導体装置は、上記図４の構成に電源部２２６を追加した構成となっている。このような構成とすることによって、蓄電手段１０２は、ＳＲＡＭセル１２１を介しての充電と電源部２２６から電力が供給されることによる充電が可能となる。
次に、本実施の形態で示す半導体装置におけるＳＲＡＭの構成に関して図６を参照して説明する。
ＳＲＡＭセル１２１の構成は、上記図１と同様に設けることができる。ここでは、蓄電手段１０２と電源部２２６とをダイオード素子２５２を介して接続する。
図６において、ノード２５１の電位がノード１０１の電位より高い場合はダイオード素子２５２をノード２５１からノード１０１へ電流が流れ、ノード１０１の電位が上昇する。しかし、ノード２５１の電位がノード１０１より低い場合は実施の形態１で説明した状態になる。なお、ここでは、ダイオード素子２５２と電源部２２６の接続箇所をノード２５１としている。
本実施の形態で示す半導体装置は、電源が複数あって、一方または複数の電源が切れるまたは不足する可能性がある場合、電源の一方をノード２５１として、他方をデコーダ１２２や読み書き回路１２３などのシステム用電源として、ノード１１２または１１３から１０１へ電流が流れる状態があることを特徴とする。
ノード２５１は、デコーダなどのシステム用電源とは別のノードであって、ＲＦＩＤにおいてシステム用電源を生成する整流回路とは別の整流回路で生成された電源であっても良い。また、図６に示した構成において、ダイオード素子２５２はダイオード接続のＭＯＳトランジスタでも良い。この場合、ノード２５１の電位がノード１０１より低いときにノード１０１からノード２５１への電流が大きいと、ノード１０１の電位の低下が早くなり、データの保持時間が短くなるため、ノード１０１からノード２５１への電流は十分に小さいことが望ましい。
実施の形態ではノード１０１の電位がグランドより高い場合で説明したが、逆に低い電位をデコーダなどの他の回路から別ノードとして切り離して蓄電手段で保存する構成にしても構わない。
本実施の形態で示した半導体装置の構成は、本明細書の他の実施の形態に示した構成と自由に組み合わせて実施することができる。
（実施の形態４）
本発明のＳＲＡＭの構成はＲＦＩＤに使用されるメモリに限らない。
一般のＳＲＡＭはシステムの電源が切れたとき、データを保持するためにバックアップバッテリーを用いる。本発明のＳＲＡＭの構成を用いれば一時的に電源が切れてもデータを保持するため、バッテリーを交換する際に一時的に電源が切れることを防止するための回路が不要になる。本発明のＳＲＡＭの構成はＲＦＩＤに使用されるメモリに限らないので、ＲＦＩＤで問題になる小型化や耐温特性の制限が重要ではなくバッテリーが使用できる場合、例えば、図６において、ノード２５１はバックアップバッテリーによる電源ノードでもよい。当該バックアップバッテリーをＳＲＡＭセル１２１にのみに電源を供給する構成とすることによって、バックアップバッテリーがデコーダ１２２や読み書き回路１２３などにも電源を供給する構成と比較してバックアップバッテリーの電力消費を小さく出来る。
また、ＥＥＰＲＯＭなどの一般の不揮発性メモリは専用のメモリ書き込み装置でデータを書き込み、書き込み装置から外して別の装置に設置することがある。本発明のメモリ構成を用いれば、書き込み装置から外して別の装置に設置する間、一時的に電源が切れてもデータを保持できるため、専用のメモリ書き込み装置でデータを書き込んだメモリを、書き込み装置から外して、別の装置に設置することが出来る。
本実施の形態で示した半導体装置の構成は、本明細書の他の実施の形態に示した構成と自由に組み合わせて実施することができる。
（実施の形態５）
本実施の形態では、上記実施の形態で示した半導体装置の作製方法の一例に関して、図面を参照して説明する。本実施の形態においては、半導体装置のＳＲＡＭを具備するロジック部、アンテナ回路等を有するアナログ部等の回路に含まれる素子を同一基板上に薄膜トランジスタを用いて設ける場合について説明する。また、蓄電手段を薄膜トランジスタ型の容量素子で設ける場合について説明する。もちろん、薄膜と欄持した型の容量素子の代わりに小型の二次電池等で設けた構成とすることも可能である。なお、本実施の形態では、薄膜トランジスタ等の素子を一度支持基板に設けた後、可撓性を有する基板に転置する場合に関して説明する。
まず、基板１３０１の一表面に絶縁膜１３０２を介して剥離層１３０３を形成し、続けて下地膜として機能する絶縁膜１３０４と半導体膜１３０５（例えば、非晶質シリコンを含む膜）を積層して形成する（図７（Ａ）参照）。なお、絶縁膜１３０２、剥離層１３０３、絶縁膜１３０４および半導体膜１３０５は、連続して形成することができる。
基板１３０１は、ガラス基板、石英基板、ステンレス等の金属基板、セラミック基板、Ｓｉ基板等の半導体基板、ＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等などから選択されるものである。他にもプラスチック基板として、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、アクリルなどの基板を選択することもできる。なお、本工程では、剥離層１３０３は、絶縁膜１３０２を介して基板１３０１の全面に設けているが、必要に応じて、基板１３０１の全面に剥離層を設けた後に、フォトリソグラフィ法により選択的に設けてもよい。
絶縁膜１３０２、絶縁膜１３０４は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン（ＳｉＯｘ）、窒化シリコン（ＳｉＮｘ）、酸化窒化シリコン（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化シリコン（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の絶縁材料を用いて形成する。例えば、絶縁膜１３０２又は絶縁膜１３０４を２層構造とする場合、第１層目の絶縁膜として窒化酸化シリコン膜を形成し、第２層目の絶縁膜として酸化窒化シリコン膜を形成するとよい。また、第１層目の絶縁膜として窒化シリコン膜を形成し、第２層目の絶縁膜として酸化シリコン膜を形成してもよい。絶縁膜１３０２は、基板１３０１から剥離層１３０３又はその上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能し、絶縁膜１３０４は基板１３０１、剥離層１３０３からその上に形成される素子に不純物元素が混入するのを防ぐブロッキング層として機能する。このように、ブロッキング層として機能する絶縁膜１３０２、１３０４を形成することによって、基板１３０１からＮａなどのアルカリ金属やアルカリ土類金属が、剥離層１３０３から剥離層に含まれる不純物元素がこの上に形成する素子に悪影響を与えることを防ぐことができる。なお、基板１３０１として石英を用いるような場合には絶縁膜１３０２、１３０４を省略してもよい。
剥離層１３０３は、金属膜や金属膜と金属酸化膜の積層構造等を用いることができる。金属膜としては、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、パラジウム（Ｐｄ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）から選択された元素または元素を主成分とする合金材料若しくは化合物材料からなる膜を単層又は積層して形成する。また、これらの材料は、スパッタ法やプラズマＣＶＤ法等の各種ＣＶＤ法等を用いて形成することができる。金属膜と金属酸化膜の積層構造としては、上述した金属膜を形成した後に、酸素雰囲気化またはＮ２Ｏ雰囲気下におけるプラズマ処理、酸素雰囲気化またはＮ２Ｏ雰囲気下における加熱処理を行うことによって、金属膜表面に当該金属膜の酸化物または酸化窒化物を設けることができる。例えば、金属膜としてスパッタ法やＣＶＤ法等によりタングステン膜を設けた場合、タングステン膜にプラズマ処理を行うことによって、タングステン膜表面にタングステン酸化物からなる金属酸化膜を形成することができる。他にも、例えば、金属膜（例えば、タングステン）を形成した後に、当該金属膜上にスパッタ法で酸化シリコン等の絶縁膜を設けると共に、金属膜上に金属酸化物（例えば、タングステン上にタングステン酸化物）を形成してもよい。
非晶質半導体膜１３０５は、スパッタリング法、ＬＰＣＶＤ法、プラズマＣＶＤ法等により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。
次に、非晶質半導体膜１３０５にレーザー光を照射して結晶化を行う。なお、レーザー光の照射と、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とを組み合わせた方法等により非晶質半導体膜１３０５の結晶化を行ってもよい。その後、得られた結晶質半導体膜を所望の形状にエッチングして、結晶質半導体膜１３０５ａ〜結晶質半導体膜１３０５ｆを形成し、当該半導体膜１３０５ａ〜１３０５ｆを覆うようにゲート絶縁膜１３０６を形成する（図７（Ｂ）参照）。
ゲート絶縁膜１３０６は、ＣＶＤ法やスパッタリング法等を用いて、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の絶縁材料を用いて形成する。例えば、ゲート絶縁膜１３０６を２層構造とする場合、第１層目の絶縁膜として酸化窒化シリコン膜を形成し、第２層目の絶縁膜として窒化酸化シリコン膜を形成するとよい。また、第１層目の絶縁膜として酸化シリコン膜を形成し、第２層目の絶縁膜として窒化シリコン膜を形成してもよい。
結晶質半導体膜１３０５ａ〜１３０５ｆの作製工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚５０〜６０ｎｍの非晶質半導体膜を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体膜上に保持させた後、非晶質半導体膜に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体膜を形成する。その後、レーザー光を照射し、フォトリソグラフィ法を用いることよって結晶質半導体膜１３０５ａ〜１３０５ｆを形成する。なお、結晶化を助長する金属元素を用いる熱結晶化を行わずに、レーザー光の照射だけで非晶質半導体膜の結晶化を行ってもよい。
結晶化に用いるレーザー発振器としては、連続発振型のレーザービーム（ＣＷレーザービーム）やパルス発振型のレーザービーム（パルスレーザービーム）を用いることができる。ここで用いることができるレーザービームは、Ａｒレーザー、Ｋｒレーザー、エキシマレーザーなどの気体レーザー、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、ガラスレーザー、ルビーレーザー、アレキサンドライトレーザー、Ｔｉ：サファイアレーザー、銅蒸気レーザーまたは金蒸気レーザーのうち一種または複数種から発振されるものを用いることができる。このようなレーザービームの基本波、及びこれらの基本波の第２高調波から第４高調波のレーザービームを照射することで、大粒径の結晶を得ることができる。例えば、Ｎｄ：ＹＶＯ４レーザー（基本波１０６４ｎｍ）の第２高調波（５３２ｎｍ）や第３高調波（３５５ｎｍ）を用いることができる。このときレーザーのパワー密度は０．０１〜１００ＭＷ／ｃｍ２程度（好ましくは０．１〜１０ＭＷ／ｃｍ２）が必要である。そして、走査速度を１０〜２０００ｃｍ／ｓｅｃ程度として照射する。なお、単結晶のＹＡＧ、ＹＶＯ４、フォルステライト（Ｍｇ２ＳｉＯ４）、ＹＡｌＯ３、ＧｄＶＯ４、若しくは多結晶（セラミック）のＹＡＧ、Ｙ２Ｏ３、ＹＶＯ４、ＹＡｌＯ３、ＧｄＶＯ４に、ドーパントとしてＮｄ、Ｙｂ、Ｃｒ、Ｔｉ、Ｈｏ、Ｅｒ、Ｔｍ、Ｔａのうち１種または複数種添加されているものを媒質とするレーザー、Ａｒイオンレーザー、またはＴｉ：サファイアレーザーは、連続発振をさせることが可能であり、Ｑスイッチ動作やモード同期などを行うことによって１０ＭＨｚ以上の発振周波数でパルス発振をさせることも可能である。１０ＭＨｚ以上の発振周波数でレーザービームを発振させると、半導体膜がレーザーによって溶融してから固化するまでの間に、次のパルスが半導体膜に照射される。従って、発振周波数が低いパルスレーザーを用いる場合と異なり、半導体膜中において固液界面を連続的に移動させることができるため、走査方向に向かって連続的に成長した結晶粒を得ることができる。
また、ゲート絶縁膜１３０６は、半導体膜１３０５ａ〜１３０５ｆに対し前述の高密度プラズマ処理を行い、表面を酸化又は窒化することで形成しても良い。例えば、Ｈｅ、Ａｒ、Ｋｒ、Ｘｅなどの希ガスと、酸素、酸化窒素（ＮＯ２）、アンモニア、窒素、水素などの混合ガスを導入したプラズマ処理で形成する。この場合のプラズマの励起は、マイクロ波の導入により行うと、低電子温度で高密度のプラズマを生成することができる。この高密度プラズマで生成された酸素ラジカル（ＯＨラジカルを含む場合もある）や窒素ラジカル（ＮＨラジカルを含む場合もある）によって、半導体膜の表面を酸化又は窒化することができる。
このような高密度プラズマを用いた処理により、１〜２０ｎｍ、代表的には５〜１０ｎｍの絶縁膜が半導体膜に形成される。この場合の反応は、固相反応であるため、当該絶縁膜と半導体膜との界面準位密度はきわめて低くすることができる。このような、高密度プラズマ処理は、半導体膜（結晶性シリコン、或いは多結晶シリコン）を直接酸化（若しくは窒化）するため、形成される絶縁膜の厚さは理想的には、ばらつきをきわめて小さくすることができる。加えて、結晶性シリコンの結晶粒界でも酸化が強くされることがないため、非常に好ましい状態となる。すなわち、ここで示す高密度プラズマ処理で半導体膜の表面を固相酸化することにより、結晶粒界において異常に酸化反応をさせることなく、均一性が良く、界面準位密度が低い絶縁膜を形成することができる。
ゲート絶縁膜は、高密度プラズマ処理によって形成される絶縁膜のみを用いても良いし、それにプラズマや熱反応を利用したＣＶＤ法で酸化シリコン、酸窒化シリコン、窒化シリコンなどの絶縁膜を堆積し、積層させても良い。いずれにしても、高密度プラズマで形成した絶縁膜をゲート絶縁膜の一部又は全部に含んで形成されるトランジスタは、特性のばらつきを小さくすることができる。
また、半導体膜に対し、連続発振レーザー若しくは１０ＭＨｚ以上の周波数で発振するレーザービームを照射しながら一方向に走査して結晶化させて得られた半導体膜１３０５ａ〜１３０５ｆは、そのビームの走査方向に結晶が成長する特性がある。その走査方向をチャネル長方向（チャネル形成領域が形成されたときにキャリアが流れる方向）に合わせてトランジスタを配置し、上記ゲート絶縁層を組み合わせることで、特性ばらつきが小さく、しかも電界効果移動度が高い薄膜トランジスタ（ＴＦＴ）を得ることができる。
なお、本実施の形態では、半導体膜１３０５ｆを容量素子の電極として利用するため、当該半導体膜１３０５ｆに不純物元素を導入する。具体的には、ゲート絶縁膜１３０６の形成前または形成後に、半導体膜１３０５ａ〜１３０５ｅをレジストで覆い、イオンドープ方またはイオン注入法により半導体膜１３０５ｆにｎ型またはｐ型を示す不純物元素を選択的に導入することができる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、半導体膜１３０５ｆに選択的に導入する。
次に、ゲート絶縁膜１３０６上に、第１の導電膜と第２の導電膜とを積層して形成する。ここでは、第１の導電膜は、ＣＶＤ法やスパッタリング法等により、２０〜１００ｎｍの厚さで形成する。第２の導電膜は、１００〜４００ｎｍの厚さで形成する。第１の導電膜と第２の導電膜は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成する。第１の導電膜と第２の導電膜の組み合わせの例を挙げると、窒化タンタル膜とタングステン膜、窒化タングステン膜とタングステン膜、窒化モリブデン膜とモリブデン膜等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電膜と第２の導電膜を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン膜とアルミニウム膜とモリブデン膜の積層構造を採用するとよい。
次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、半導体膜１３０５ａ〜１３０５ｆの上方にゲート電極１３０７を形成する。ここでは、ゲート電極１３０７として、第１の導電膜１３０７ａと第２の導電膜１３０７ｂの積層構造で設けた例を示している。
次に、ゲート電極１３０７をマスクとして半導体膜１３０５ａ〜１３０５ｆに、イオンドープ法またはイオン注入法により、ｎ型を付与する不純物元素を低濃度に添加し、その後、フォトリソグラフィ法によりレジストからなるマスクを選択的に形成して、ｐ型を付与する不純物元素を高濃度に添加する。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×１０１５〜１×１０１９／ｃｍ３の濃度で含まれるように半導体膜１３０５ａ〜１３０５ｆにゲート電極１３０７をマスクとして選択的に導入し、ｎ型を示す不純物領域１３０８を形成する。続いて、半導体膜１３０５ａ、１３０５ｂ、１３０５ｄ、１３０５ｆをレジストで覆い、ｐ型を付与する不純物元素としてボロン（Ｂ）を用い、１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように選択的に半導体膜１３０５ｃ、１３０５ｅに導入し、ｐ型を示す不純物領域１３０９を形成する（図７（Ｃ）参照）。
続いて、ゲート絶縁膜１３０６とゲート電極１３０７を覆うように、絶縁膜を形成する。絶縁膜は、プラズマＣＶＤ法やスパッタリング法等により、シリコン、シリコンの酸化物又はシリコンの窒化物の無機材料を含む膜や、有機樹脂などの有機材料を含む膜を、単層又は積層して形成する。次に、絶縁膜を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、ゲート電極１３０７の側面に接する絶縁膜１３１０（サイドウォールともよばれる）を形成する。絶縁膜１３１０は、ＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。
続いて、フォトリソグラフィ法により形成したレジストからなるマスクと、ゲート電極１３０７および絶縁膜１３１０をマスクとして用いて、半導体膜１３０５ａ、１３０５ｂ、１３０５ｄ、１３０５ｆにｎ型を付与する不純物元素を高濃度に添加して、ｎ型を示す不純物領域１３１１を形成する。ここでは、ｎ型を付与する不純物元素としてリン（Ｐ）を用い、１×１０１９〜１×１０２０／ｃｍ３の濃度で含まれるように半導体膜１３０５ａ、１３０５ｂ、１３０５ｄ、１３０５ｆに選択的に導入し、不純物領域１３０８より高濃度のｎ型を示す不純物領域１３１１を形成する。
以上の工程により、ｎチャネル型薄膜トランジスタ１３００ａ、１３００ｂ、１３００ｄと、ｐチャネル型薄膜トランジスタ１３００ｃ、１３００ｅと、容量素子１３００ｆが形成される（図７（Ｄ）参照）。
ｎチャネル型薄膜トランジスタ１３００ａは、ゲート電極１３０７と重なる半導体膜１３０５ａの領域にチャネル形成領域が形成され、ゲート電極１３０７及び絶縁膜１３１０と重ならない領域にソース領域又はドレイン領域を形成する不純物領域１３１１が形成され、絶縁膜１３１０と重なる領域であってチャネル形成領域と不純物領域１３１１の間に低濃度不純物領域（ＬＤＤ領域）が形成されている。また、ｎチャネル型薄膜トランジスタ１３００ｂ、１３００ｄも同様にチャネル形成領域、低濃度不純物領域及び不純物領域１３１１が形成されている。
ｐチャネル型薄膜トランジスタ１３００ｃは、ゲート電極１３０７と重なる半導体膜１３０５ｃの領域にチャネル形成領域が形成され、ゲート電極１３０７と重ならない領域にソース領域又はドレイン領域を形成する不純物領域１３０９が形成されている。また、ｐチャネル型薄膜トランジスタ１３００ｅも同様にチャネル形成領域及び不純物領域１３０９が形成されている。なお、ここでは、ｐチャネル型薄膜トランジスタ１３００ｃ、１３００ｅには、ＬＤＤ領域を設けていないが、ｐチャネル型薄膜トランジスタにＬＤＤ領域を設けてもよいし、ｎチャネル型薄膜トランジスタにＬＤＤ領域を設けない構成としてもよい。
次に、半導体膜１３０５ａ〜１３０５ｆ、ゲート電極１３０７等を覆うように、絶縁膜を単層または積層して形成し、当該絶縁膜上に薄膜トランジスタ１３００ａ〜１３００ｅのソース領域又はドレイン領域を形成する不純物領域１３０９、１３１１、容量素子１３００ｆの一方の電極と電気的に接続する導電膜１３１３を形成する（図８（Ａ）参照）。絶縁膜は、ＣＶＤ法、スパッタ法、ＳＯＧ法、液滴吐出法、スクリーン印刷法等により、シリコンの酸化物やシリコンの窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ等の有機材料やシロキサン材料等により、単層または積層で形成する。ここでは、当該絶縁膜を２層で設け、１層目の絶縁膜１３１２ａとして窒化酸化シリコン膜で形成し、２層目の絶縁膜１３１２ｂとして酸化窒化シリコン膜で形成する。また、導電膜１３１３は、薄膜トランジスタ１３００ａ〜１３００ｅのソース電極又はドレイン電極を形成しうる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
なお、絶縁膜１３１２ａ、１３１２ｂを形成する前、または絶縁膜１３１２ａ、１３１２ｂのうちの１つまたは複数の薄膜を形成した後に、半導体膜の結晶性の回復や半導体膜に添加された不純物元素の活性化、半導体膜の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザーアニール法またはＲＴＡ法などを適用するとよい。
導電膜１３１３は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素とシリコンの一方又は両方とを含む合金材料に相当する。導電膜１３１３は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電膜１３１３を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
次に、導電膜１３１３を覆うように、絶縁膜１３１４を形成し、当該絶縁膜１３１４上に、薄膜トランジスタ１３００ａのソース電極又はドレイン電極を形成する導電膜１３１３と電気的に接続する導電膜１３１６を形成する。導電膜１３１６は、上述した導電膜１３１３で示したいずれかの材料を用いて形成することができる。
続いて、導電膜１３１６にアンテナとして機能する導電膜１３１７が電気的に接続されるように形成する（図８（Ｂ）参照）。
絶縁膜１３１４は、ＣＶＤ法やスパッタ法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。
導電膜１３１７は、ＣＶＤ法、スパッタリング法、スクリーン印刷やグラビア印刷等の印刷法、液滴吐出法、ディスペンサ法、メッキ法等を用いて、導電性材料により形成する。導電性材料は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）、金（Ａｕ）、白金（Ｐｔ）ニッケル（Ｎｉ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層構造又は積層構造で形成する。
例えば、スクリーン印刷法を用いてアンテナとして機能する導電膜１３１７を形成する場合には、粒径が数ｎｍから数十μｍの導電体粒子を有機樹脂に溶解または分散させた導電性のペーストを選択的に印刷することによって設けることができる。導電体粒子としては、銀（Ａｇ）、金（Ａｕ）、銅（Ｃｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、パラジウム（Ｐｄ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）およびチタン（Ｔｉ）等のいずれか一つ以上の金属粒子やハロゲン化銀の微粒子、または分散性ナノ粒子を用いることができる。また、導電性ペーストに含まれる有機樹脂は、金属粒子のバインダー、溶媒、分散剤および被覆材として機能する有機樹脂から選ばれた一つまたは複数を用いることができる。代表的には、エポキシ樹脂、シリコーン樹脂等の有機樹脂が挙げられる。また、導電膜の形成にあたり、導電性のペーストを押し出した後に焼成することが好ましい。例えば、導電性のペーストの材料として、銀を主成分とする微粒子（例えば粒径１ｎｍ以上１００ｎｍ以下）を用いる場合、１５０〜３００℃の温度範囲で焼成することにより硬化させて導電膜を得ることができる。また、はんだや鉛フリーのはんだを主成分とする微粒子を用いてもよく、この場合は粒径２０μｍ以下の微粒子を用いることが好ましい。はんだや鉛フリーのはんだは、低コストであるといった利点を有している。
次に、導電膜１３１７を覆うように絶縁膜１３１８を形成した後、薄膜トランジスタ１３００ａ〜１３００ｅ、容量素子１３００ｆ、導電膜１３１７等を含む層（以下、「素子形成層１３１９」と記す）を基板１３０１から剥離する。ここでは、レーザー光（例えばＵＶ光）を照射することによって、薄膜トランジスタ１３００ａ〜１３００ｅ、容量素子１３００ｆを避けた領域に開口部を形成後（図８（Ｃ）参照）、物理的な力を用いて基板１３０１から素子形成層１３１９を剥離することができる。なお、素子形成層１３１９を剥離する際に、水等の液体で濡らしながら行うことによって、静電気により素子形成層１３１９に設けられた薄膜トランジスタの破壊を防止することができる。また、素子形成層１３１９が剥離された基板１３０１を再利用することによって、コストの削減をすることができる。
絶縁膜１３１８は、ＣＶＤ法やスパッタ法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。
本実施の形態では、レーザー光の照射により素子形成層１３１９に開口部を形成した後に、当該素子形成層１３１９の一方の面（絶縁膜１３１８の露出した面）に第１のシート材１３２０を貼り合わせた後、基板１３０１から素子形成層１３１９を剥離する（図９（Ａ）参照）。
次に、素子形成層１３１９の他方の面（剥離により露出した面）に、第２のシート材１３２１を貼り合わせた後、加熱処理と加圧処理の一方又は両方を行って第２のシート材１３２１を貼り合わせる（図９（Ｂ）参照）。第１のシート材１３２０、第２のシート材１３２１として、ホットメルトフィルム等を用いることができる。
また、第１のシート材１３２０、第２のシート材１３２１として、静電気等を防止する帯電防止対策を施したフィルム（以下、帯電防止フィルムと記す）を用いることもできる。帯電防止フィルムとしては、帯電防止可能な材料を樹脂中に分散させたフィルム、及び帯電防止可能な材料が貼り付けられたフィルム等が挙げられる。帯電防止可能な材料が設けられたフィルムは、片面に帯電防止可能な材料を設けたフィルムであってもよいし、両面に帯電防止可能な材料を設けたフィルムであってもよい。さらに、片面に帯電防止可能な材料が設けられたフィルムは、帯電防止可能な材料が設けられた面をフィルムの内側になるように層に貼り付けてもよいし、フィルムの外側になるように貼り付けてもよい。なお、帯電防止可能な材料はフィルムの全面、あるいは一部に設けてあればよい。ここでの帯電防止可能な材料としては、金属、インジウムと錫の酸化物（ＩＴＯ）、両性界面活性剤や陽イオン性界面活性剤や非イオン性界面活性剤等の界面活性剤用いることができる。また、他にも帯電防止材料として、側鎖にカルボキシル基および４級アンモニウム塩基をもつ架橋性共重合体高分子を含む樹脂材料等を用いることができる。これらの材料をフィルムに貼り付けたり、練り込んだり、塗布することによって帯電防止フィルムとすることができる。帯電防止フィルムで封止を行うことによって、商品として取り扱う際に、外部からの静電気等によって半導体素子に悪影響が及ぶことを抑制することができる。
なお、本実施の形態で示した半導体装置においてトランジスタの構成は、様々な形態をとることができる。本実施の形態で示した特定の構成に限定されない。例えば、ゲート電極が２個以上になっているマルチゲート構造を用いてもよい。マルチゲート構造にすると、チャネル領域が直列に接続されるような構成となるため、複数のトランジスタが直列に接続されたような構成となる。マルチゲート構造にすることにより、オフ電流を低減し、トランジスタの耐圧を向上させて信頼性を良くし、飽和領域で動作する時に、ドレインとソース間電圧が変化しても、ドレインとソース間電流があまり変化せず、フラットな特性にすることなどができる。また、チャネルの上下にゲート電極が配置されている構造でもよい。チャネルの上下にゲート電極が配置されている構造にすることにより、チャネル領域が増えるため、電流値を大きくし、空乏層ができやすくなってＳ値をよくすることができる。チャネルの上下にゲート電極が配置されると、複数のトランジスタが並列に接続されたような構成となる。
また、チャネルの上にゲート電極が配置されている構造でもよいし、チャネルの下にゲート電極が配置されている構造でもよいし、正スタガ構造であってもよいし、逆スタガ構造でもよい。また、チャネル領域が複数の領域に分かれていてもよいし、複数のチャネル領域が並列に接続されていてもよいし、直列に接続されていてもよい。また、チャネル（もしくはその一部）にソース電極やドレイン電極が重なっていてもよい。チャネル（もしくはその一部）にソース電極やドレイン電極が重なっている構造にすることにより、チャネルの一部に電荷がたまって、動作が不安定になることを防ぐことができる。また、ＬＤＤ領域があってもよい。ＬＤＤ領域を設けることにより、オフ電流を低減し、トランジスタの耐圧を向上させて信頼性を良くし、飽和領域で動作する時に、ドレインとソース間電圧が変化しても、ドレインとソース間電流があまり変化せず、フラットな特性にすることができる。
なお、本実施の形態の半導体装置の作製方法は、本明細書に記載した他の実施の形態の半導体装置に適用することができる。
（実施の形態６）
本実施の形態では、上記実施の形態５とは異なる半導体装置の作製方法に関して、図面を参照して説明する。本実施の形態においては、半導体装置のＳＲＡＭを具備するロジック部、アンテナ回路等を有するアナログ部等の回路に含まれる素子を同一の半導体基板上に設ける場合について説明する。また、蓄電手段を小型の二次電池を用いた例について説明する。もちろん、二次電池の代わりにコンデンサー等で設けた構成とすることも可能である。
まず、半導体基板２３００に素子を分離した領域２３０４、２３０６（以下、領域２３０４、２３０６とも記す）を形成する（図１０（Ａ）参照）。半導体基板２３００に設けられた領域２３０４、２３０６は、それぞれ絶縁膜２３０２（フィールド酸化膜ともいう）によって分離されている。また、ここでは、半導体基板２３００としてｎ型の導電型を有する単結晶Ｓｉ基板を用い、半導体基板２３００の領域２３０６にｐウェル２３０７を設けた例を示している。
また、半導体基板２３００は、半導体であれば特に限定されず用いることができる。例えば、ｎ型又はｐ型の導電型を有する単結晶Ｓｉ基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、サファイア基板、ＺｎＳｅ基板等）、貼り合わせ法またはＳＩＭＯＸ（Ｓｅｐａｒａｔｉｏｎ ｂｙ Ｉｍｐｌａｎｔｅｄ Ｏｘｙｇｅｎ）法を用いて作製されたＳＯＩ（Ｓｉｌｉｃｏｎ ｏｎ Ｉｎｓｕｌａｔｏｒ）基板等を用いることができる。
素子分離領域２３０４、２３０６は、選択酸化法（ＬＯＣＯＳ（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃｏｎ）法）又はトレンチ分離法等を適宜用いることができる。
また、半導体基板２３００の領域２３０６に形成されたｐウェルは、半導体基板２３００にｐ型の導電型を有する不純物元素を選択的に導入することによって形成することができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。
なお、本実施の形態では、半導体基板２３００としてｎ型の導電型を有する半導体基板を用いているため、領域２３０４には不純物元素の導入を行っていないが、ｎ型を示す不純物元素を導入することにより領域２３０４にｎウェルを形成してもよい。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。一方、ｐ型の導電型を有する半導体基板を用いる場合には、領域２３０４にｎ型を示す不純物元素を導入してｎウェルを形成し、領域２３０６には不純物元素の導入を行わない構成としてもよい。
次に、領域２３０４、２３０６を覆うように絶縁膜２３３２、２３３４をそれぞれ形成する（図１０（Ｂ）参照）。
絶縁膜２３３２、２３３４は、例えば、熱処理を行い半導体基板２３００に設けられた領域２３０４、２３０６の表面を酸化させることにより酸化シリコン膜で絶縁膜２３３２、２３３４を形成することができる。また、熱酸化法により酸化シリコン膜を形成した後に、窒化処理を行うことによって酸化シリコン膜の表面を窒化させることにより、酸化シリコン膜と酸素と窒素を有する膜（酸窒化シリコン膜）との積層構造で形成してもよい。
他にも、上述したように、プラズマ処理を用いて絶縁膜２３３２、２３３４を形成してもよい。例えば、半導体基板２３００に設けられた領域２３０４、２３０６の表面に高密度プラズマ処理により酸化処理又は窒化処理を行うことにより、絶縁膜２３３２、２３３４として酸化シリコン膜又は窒化シリコン膜で形成することができる。また、高密度プラズマ処理により領域２３０４、２３０６の表面に酸化処理を行った後に、再度高密度プラズマ処理を行うことによって窒化処理を行ってもよい。この場合、領域２３０４、２３０６の表面に接して酸化シリコン膜が形成され、当該酸化シリコン膜上に（酸窒化シリコン膜）が形成され、絶縁膜２３３２、２３３４は酸化シリコン膜と酸窒化シリコン膜とが積層された膜となる。また、熱酸化法により領域２３０４、２３０６の表面に酸化シリコン膜を形成した後に高密度プラズマ処理により酸化処理又は窒化処理を行ってもよい。
また、半導体基板２３００の領域２３０４、２３０６に形成された絶縁膜２３３２、２３３４は、後に完成するトランジスタにおいてゲート絶縁膜として機能する。
次に、領域２３０４、２３０６の上方に形成された絶縁膜２３３２、２３３４を覆うように導電膜を形成する（図１０（Ｃ）参照）。ここでは、導電膜として、導電膜２３３６と導電膜２３３８を順に積層して形成した例を示している。もちろん、導電膜は、単層又は３層以上の積層構造で形成してもよい。
導電膜２３３６、２３３８としては、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素またはこれらの元素を主成分とする合金材料若しくは化合物材料で形成することができる。また、これらの元素を窒化した金属窒化膜で形成することもできる。他にも、リン等の不純物元素をドーピングした多結晶シリコンに代表される半導体材料により形成することもできる。
ここでは、導電膜２３３６として窒化タンタルを用いて形成し、その上に導電膜２３３８としてタングステンを用いて積層構造で設ける。また、他にも、導電膜２３３６として、窒化タングステン、窒化モリブデン又は窒化チタンから選ばれた単層又は積層膜を用い、導電膜２３３８として、タンタル、モリブデン、チタンから選ばれた単層又は積層膜を用いることができる。
次に、積層して設けられた導電膜２３３６、２３３８を選択的にエッチングして除去することによって、領域２３０４、２３０６の上方の一部に導電膜２３３６、２３３８を残存させ、それぞれゲート電極２３４０、２３４２を形成する（図１１（Ａ）参照）。
次に、領域２３０４を覆うようにレジストマスク２３４８を選択的に形成し、当該レジストマスク２３４８、ゲート電極２３４２をマスクとして領域２３０６に不純物元素を導入することによって不純物領域を形成する（図１１（Ｂ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、不純物元素として、リン（Ｐ）を用いる。
図１１（Ｂ）においては、不純物元素を導入することによって、領域２３０６にソース領域又はドレイン領域を形成する不純物領域２３５２とチャネル形成領域２３５０が形成される。
次に、領域２３０６を覆うようにレジストマスク２３６６を選択的に形成し、当該レジストマスク２３６６、ゲート電極２３４０をマスクとして領域２３０４に不純物元素を導入することによって不純物領域を形成する（図１１（Ｃ）参照）。不純物元素としては、ｎ型を付与する不純物元素又はｐ型を付与する不純物元素を用いる。ｎ型を示す不純物元素としては、リン（Ｐ）やヒ素（Ａｓ）等を用いることができる。ｐ型を示す不純物元素としては、ボロン（Ｂ）やアルミニウム（Ａｌ）やガリウム（Ｇａ）等を用いることができる。ここでは、図１１（Ｃ）で領域２３０６に導入した不純物元素と異なる導電型を有する不純物元素（例えば、ボロン（Ｂ））を導入する。その結果、領域２３０４にソース領域又はドレイン領域を形成する不純物領域２３７０とチャネル形成領域２３６８を形成される。
次に、絶縁膜２３３２、２３３４、ゲート電極２３４０、２３４２を覆うように第２の絶縁膜２３７２を形成し、当該第２の絶縁膜２３７２上に領域２３０４、２３０６にそれぞれ形成された不純物領域２３５２、２３７０と電気的に接続する配線２３７４を形成する（図１２（Ａ）参照）。
第２の絶縁膜２３７２は、ＣＶＤ法やスパッタ法等により、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン等の酸素または窒素を有する絶縁膜やＤＬＣ（ダイヤモンドライクカーボン）等の炭素を含む膜、エポキシ、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル等の有機材料またはシロキサン樹脂等のシロキサン材料からなる単層または積層構造で設けることができる。なお、シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いることもできる。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。
配線２３７４は、ＣＶＤ法やスパッタリング法等により、アルミニウム（Ａｌ）、タングステン（Ｗ）、チタン（Ｔｉ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、銅（Ｃｕ）、金（Ａｕ）、銀（Ａｇ）、マンガン（Ｍｎ）、ネオジム（Ｎｄ）、炭素（Ｃ）、シリコン（Ｓｉ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。配線２３７４は、例えば、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜とバリア膜の積層構造、バリア膜とアルミニウムシリコン（Ａｌ−Ｓｉ）膜と窒化チタン膜とバリア膜の積層構造を採用するとよい。なお、バリア膜とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、配線２３７４を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンからなるバリア膜を形成すると、結晶質半導体膜上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体膜と良好なコンタクトをとることができる。
なお本発明のトランジスタを構成するトランジスタの構造は図示した構造に限定されるものではないことを付記する。例えば、逆スタガ構造、フィンＦＥＴ構造等の構造のトランジスタの構造を取り得る。フィンＦＥＴ構造であることでトランジスタサイズの微細化に伴う短チャネル効果を抑制することができるため好適である。
本実施の形態において二次電池は、トランジスタに接続された配線２３７４上に積層して形成される。二次電池は、集電体薄膜、負極活物質層、固体電解質層、正極活物質層、集電体薄膜の薄膜層が順次積層される（図１２（Ｂ））。そのため、二次電池の集電体薄膜と兼用される配線２３７４の材料は、負極活物質と密着性がよく、抵抗が小さいことが求められ、特にアルミニウム、銅、ニッケル、バナジウムなどが好適である。
薄膜二次電池の構成について次いで詳述すると、配線２３７４上に負極活物質層２３９１を成膜する。一般には酸化バナジウム（Ｖ２Ｏ５）などが用いられる。次に負極活物質層２３９１上に固体電解質層２３９２を成膜する。一般にはリン酸リチウム（Ｌｉ３ＰＯ４）などが用いられる。次に固体電解質層２３９２上に正極活物質層２３９３を成膜する。一般にはマンガン酸リチウム（ＬｉＭｎ２Ｏ４）などが用いられる。コバルト酸リチウム（ＬｉＣｏＯ２）やニッケル酸リチウム（ＬｉＮｉＯ２）を用いても良い。次に正極活物質層２３９３上に電極となる集電体薄膜２３９４を成膜する。集電体薄膜２３９４は正極活物質層２３９３と密着性がよく、抵抗が小さいことが求められ、アルミニウム、銅、ニッケル、バナジウムなどを用いることができる。
上述の負極活物質層２３９１、固体電解質層２３９２、正極活物質層２３９３、集電体薄膜２３９４の各薄膜層はスパッタ技術を用いて形成しても良いし、蒸着技術を用いても良い。また、それぞれの層の厚さは０．１μｍ〜３μｍが望ましい。
次に樹脂を塗布し、層間膜２３９６を形成する。そして層間膜２３９６をエッチングしコンタクトホールを形成する。層間膜は樹脂には限定せず、ＣＶＤ酸化膜など他の膜であっても良いが、平坦性の観点から樹脂であることが望ましい。また、感光性樹脂を用いて、エッチングを用いずにコンタクトホールを形成しても良い。次に層間膜２３９６上に配線層２３９５を形成し、配線２３９７と接続することにより、二次電池の電気接続を確保する。
以上のような構成にすることにより、本発明の半導体装置においては、単結晶基板上にトランジスタを形成し、その上に薄膜二次電池を有する構成を取り得る。従って本発明の半導体装置においては、極薄化、小型化を達成することができる。
なお、本実施の形態の半導体装置の作製方法は、本明細書に記載した他の実施の形態の半導体装置に適用することができる。
（実施の形態７）
本実施の形態では、上記実施の形態で示した半導体メモリ装置が設けられ無線で情報の送受信が可能な半導体装置の利用形態の一例であるＲＦＩＤタグの用途について説明する。ＲＦＩＤタグは、例えば、紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等）、包装用容器類（包装紙やボトル等）、記録媒体（ＤＶＤソフトやビデオテープ等）、乗物類（自転車等）、身の回り品（鞄や眼鏡等）、食品類、植物類、動物類、人体、衣類、生活用品類、電子機器等の商品や荷物の荷札等の物品に設けることができ、いわゆるＩＤラベル、ＩＤタグ、ＩＤカードとして使用することができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。以下に、図１３を参照して、本発明の応用例、及びそれらを付した商品の一例について説明する。
図１３（Ａ）は、本発明に係る半導体装置の完成品の状態の一例である。ラベル台紙３００１（セパレート紙）上に、半導体装置３００２を内蔵した複数のＩＤラベル３００３が形成されている。ＩＤラベル３００３は、ボックス３００４内に収納されている。また、ＩＤラベル３００３上には、その商品や役務に関する情報（商品名、ブランド、商標、商標権者、販売者、製造者等）が記されている。一方、内蔵されている半導体装置３００２には、その商品（又は商品の種類）固有のＩＤナンバーが付されており、偽造や、商標権、特許権等の知的財産権侵害、不正競争等の不法行為を容易に把握することができる。また、半導体装置３００２内には、商品の容器やラベルに明記しきれない多大な情報、例えば、商品の産地、販売地、品質、原材料、効能、用途、数量、形状、価格、生産方法、使用方法、生産時期、使用時期、賞味期限、取扱説明、商品に関する知的財産情報等を入力しておくことができ、取引者や消費者は、簡易なリーダによって、それらの情報にアクセスすることができる。また、生産者側からは容易に書換え、消去等も可能であるが、取引者、消費者側からは書換え、消去等ができない仕組みになっている。なお、半導体装置に表示部を設けこれらの情報を表示できる構成としてもよい。
図１３（Ｂ）は、半導体装置３０１２を内蔵したラベル状の半導体装置３０１１を示している。半導体装置３０１１を商品に備え付けることにより、商品管理が容易になる。例えば、商品が盗難された場合に、商品の経路を辿ることによって、その犯人を迅速に把握することができる。このように、半導体装置を備えることにより、所謂トレーサビリティに優れた商品を流通させることができる。
図１３（Ｃ）は、半導体装置３０２２を内包したＩＤカード３０２１の完成品の状態の一例である。上記ＩＤカード３０２１としては、キャッシュカード、クレジットカード、プリペイドカード、電子乗車券、電子マネー、テレフォンカード、会員カード等のあらゆるカード類が含まれる。また、ＩＤカード３０２１の表面に表示部を設け様々な情報を表示させる構成としてもよい。
図１３（Ｄ）は、無記名債券３０３１の完成品の状態を示している。無記名債券３０３１には、半導体装置３０３２が埋め込まれており、その周囲は樹脂によって成形され、半導体装置を保護している。ここで、該樹脂中にはフィラーが充填された構成となっている。無記名債券３０３１は、本発明に係る半導体装置と同じ要領で作成することができる。なお、上記無記名債券類には、切手、切符、チケット、入場券、商品券、図書券、文具券、ビール券、おこめ券、各種ギフト券、各種サービス券等が含まれるが、勿論これらに限定されるものではない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置３０３２を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。
図１３（Ｅ）は半導体装置３０４２を内包したＩＤラベル３０４１を貼付した書籍３０４３を示している。本発明の半導体装置３０４２は、表面に貼ったり、埋め込んだりして、物品に固定される。図１３（Ｅ）に示すように、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、各物品に固定される。本発明の半導体装置３０４２は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。
また、ここでは図示しないが、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。また乗物類に半導体装置を設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物に無線タグを埋め込むことによって、生まれた年や性別または種類等を容易に識別することが可能となる。
図１４（Ａ）、（Ｂ）は、本発明に係る半導体装置２５０１を含んだＩＤラベル２５０２を貼付した書籍２７０１、及びペットボトル２７０２を示している。本発明に用いられる半導体装置２５０１は非常に薄いため、上記書籍等の物品にＩＤラベル２５０２を搭載しても、機能、デザイン性を損ねることがない。更に、非接触型薄膜集積回路装置の場合、アンテナとチップを一体形成でき、曲面を有する商品に直接転写することが容易になる。
図１４（Ｃ）は、果物類２７０５の生鮮食品に、直接半導体装置２５０１を含んだＩＤラベル２５０２を貼り付けた状態を示している。また、図１４（Ｄ）は、包装用フィルム類によって、野菜類２７０４の生鮮食品を包装した一例を示している。また、なお、半導体装置２５０１を商品に貼り付けた場合、剥がされる可能性があるが、包装用フィルム類によって商品をくるんだ場合、包装用フィルム２７０３類を剥がすのは困難であるため、防犯対策上多少のメリットはある。なお、上述した商品以外にも、あらゆる商品に、本発明に係る無線蓄電装置を利用することができる。
本実施の形態で示した半導体装置の構成は、本明細書の他の実施の形態に示した構成と自由に組み合わせて実施することができる。
本発明の半導体メモリ装置の一例を示す図。 本発明の半導体メモリ装置のＳＲＡＭセルの一例を示す図。 本発明の半導体メモリ装置の一例を示す図。 本発明の半導体メモリ装置を具備する半導体装置の一例を示す図。 本発明の半導体メモリ装置を具備する半導体装置の一例を示す図。 本発明の半導体メモリ装置のＳＲＡＭセルの一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の作製方法の一例を示す図。 本発明の半導体装置の使用形態の一例を示す図。 本発明の半導体装置の使用形態の一例を示す図。
符号の説明
１０１ ノード
１０２ 蓄電手段
１０３ ワード線
１０４ データ線
１０５ データ線
１０６ トランジスタ
１０７ トランジスタ
１０８ トランジスタ
１０９ トランジスタ
１１０ トランジスタ
１１１ トランジスタ
１１２ ノード
１１３ ノード
１１８ コード抽出回路
１２０ メモリセルアレイ
１２１ ＳＲＡＭセル
１２２ デコーダ
１２３ 回路
２００ 半導体装置
２０２ ＣＰＵ
２０３ マスクＲＯＭ
２０４ ＳＲＡＭ
２０５ コントローラ
２０６ ロジック部
２０７ アンテナ
２０８ 共振回路
２０９ 電源回路
２１０ リセット回路
２１１ クロック生成回路
２１２ 復調回路
２１３ 変調回路
２１４ 電源管理回路
２１５ アナログ部
２１６ ＣＰＵＩＦ
２１７ 制御レジスタ
２１８ コード抽出回路
２１９ 符号化回路
２２０ 受信信号
２２１ 送信信号
２２２ 受信データ
２２３ 送信データ
２２４ アンテナ回路
２２６ 電源部
２４３ ｐ
２５１ ノード
２５２ ダイオード素子

Claims (5)

  1. 第１の回路と、第２の回路と、ＳＲＡＭと、を有し、
    前記ＳＲＡＭは、第１の配線、第２の配線、及び第３の配線と電気的に接続され、
    前記ＳＲＡＭは、電力を充電することができる機能を有する手段と電気的に接続され、
    前記第１の回路は、前記第１の配線と電気的に接続され、
    前記第２の回路は、前記第２の配線及び前記第３の配線と電気的に接続され、
    前記第１の回路は、前記ＳＲＡＭを選択するための信号を供給することができる機能を有し、
    前記第２の回路は、前記ＳＲＡＭの書き込み又は読み出しを行うことができる機能を有し、
    前記ＳＲＡＭの書き込み又は読み出しが行われる際に、前記手段への充電が行われることを特徴とする半導体メモリ装置。
  2. 第１の回路と、第２の回路と、ＳＲＡＭと、を有し、
    前記ＳＲＡＭは、第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、第５のトランジスタと、第６のトランジスタと、を有し、
    前記第１のトランジスタのゲートは、第１の配線と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの一方は、第２の配線と電気的に接続され、
    前記第１のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのゲート、前記第４のトランジスタのゲート、前記第５のトランジスタのソース又はドレインの一方、及び前記第６のトランジスタのソース又はドレインの一方と電気的に接続され、
    前記第２のトランジスタのゲートは、前記第１の配線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの一方は、第３の配線と電気的に接続され、
    前記第２のトランジスタのソース又はドレインの他方は、前記第３のトランジスタのソース又はドレインの一方、前記第４のトランジスタのソース又はドレインの一方、前記第５のトランジスタのゲート、及び前記第６のトランジスタのゲートと電気的に接続され、
    前記第３のトランジスタのソース又はドレインの他方は、第４の配線と電気的に接続され、
    前記第４のトランジスタのソース又はドレインの他方は、前記第６のトランジスタのソース又はドレインの他方、及び電力を充電することができる機能を有する手段と電気的に接続され、
    前記第５のトランジスタのソース又はドレインの他方は、第５の配線と電気的に接続され、
    前記第１の回路は、前記第１の配線と電気的に接続され、
    前記第２の回路は、前記第２の配線、及び前記第３の配線と電気的に接続され、
    前記第１の回路は、前記ＳＲＡＭを選択するための信号を供給することができる機能を有し、
    前記第２の回路は、前記ＳＲＡＭの書き込み又は読み出しを行うことができる機能を有し、
    前記ＳＲＡＭの書き込み又は読み出しが行われる際に、前記手段への充電が行われることを特徴とする半導体メモリ装置。
  3. 請求項１又は２において、
    前記手段は、コンデンサー、又は二次電池であることを特徴とする半導体メモリ装置。
  4. 請求項１乃至３のいずれか一項に記載の半導体メモリ装置と、
    通信信号を受信することができる機能を有する第３の回路と、
    前記第３の回路からの電力を整流して、前記手段に電力を供給することができる機能を有する第４の回路と、を有することを特徴とする半導体装置。
  5. 請求項４において、
    前記第４の回路は、ダイオード素子を介して前記手段と電気的に接続されていることを特徴とする半導体装置。
JP2007320682A 2006-12-26 2007-12-12 半導体メモリ装置及び半導体装置 Expired - Fee Related JP5161552B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007320682A JP5161552B2 (ja) 2006-12-26 2007-12-12 半導体メモリ装置及び半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006349377 2006-12-26
JP2006349377 2006-12-26
JP2007320682A JP5161552B2 (ja) 2006-12-26 2007-12-12 半導体メモリ装置及び半導体装置

Publications (3)

Publication Number Publication Date
JP2008181635A JP2008181635A (ja) 2008-08-07
JP2008181635A5 JP2008181635A5 (ja) 2011-01-20
JP5161552B2 true JP5161552B2 (ja) 2013-03-13

Family

ID=39725391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007320682A Expired - Fee Related JP5161552B2 (ja) 2006-12-26 2007-12-12 半導体メモリ装置及び半導体装置

Country Status (3)

Country Link
US (1) US8134862B1 (ja)
JP (1) JP5161552B2 (ja)
KR (1) KR101447051B1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI525614B (zh) 2011-01-05 2016-03-11 半導體能源研究所股份有限公司 儲存元件、儲存裝置、及信號處理電路

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5699A (en) * 1979-06-14 1981-01-06 Mitsubishi Electric Corp Semiconductor memory unit
JPH09186252A (ja) 1996-01-08 1997-07-15 Nkk Corp ダイナミックｓｒａｍ
JPH09306174A (ja) * 1996-05-16 1997-11-28 Nkk Corp ダイナミックｓｒａｍ
TWI273539B (en) 2001-11-29 2007-02-11 Semiconductor Energy Lab Display device and display system using the same
JP3913534B2 (ja) 2001-11-30 2007-05-09 株式会社半導体エネルギー研究所 表示装置及びこれを用いた表示システム
JP2004063003A (ja) * 2002-07-29 2004-02-26 Pioneer Electronic Corp ピックアップ送り機構およびこれを備えたディスク装置
KR100976475B1 (ko) * 2003-08-19 2010-08-18 엘지전자 주식회사 서비스 품질 (QoS) 측정보고 전송 방법 및 수신 방법
JP2005202505A (ja) * 2004-01-13 2005-07-28 Sharp Corp 情報送信装置
US7257017B2 (en) * 2004-05-28 2007-08-14 Taiwan Semiconductor Manufacturing Company, Ltd. SRAM cell for soft-error rate reduction and cell stability improvement
KR101299932B1 (ko) 2006-03-10 2013-08-27 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
KR101362954B1 (ko) 2006-03-10 2014-02-12 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 그 동작방법
WO2007108371A1 (en) 2006-03-15 2007-09-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device

Also Published As

Publication number Publication date
US8134862B1 (en) 2012-03-13
JP2008181635A (ja) 2008-08-07
KR101447051B1 (ko) 2014-10-08
US20120069637A1 (en) 2012-03-22
KR20080060156A (ko) 2008-07-01

Similar Documents

Publication Publication Date Title
JP5325415B2 (ja) 半導体装置
US10256669B2 (en) Semiconductor device and power receiving device
US8232880B2 (en) Semiconductor device
US8030885B2 (en) Semiconductor device, communication system, and method of charging the semiconductor device
JP5210613B2 (ja) 半導体装置
US8816484B2 (en) Semiconductor device
JP5147345B2 (ja) 半導体装置
US7663447B2 (en) Oscillator circuit having a stable output signal resistant to power supply voltage fluctuation
JP4906093B2 (ja) 半導体装置
JP5222545B2 (ja) 送受信回路及び当該送受信回路を具備する半導体装置
JP5279256B2 (ja) 半導体装置
JP5438894B2 (ja) 半導体装置及び電子機器
JP5346459B2 (ja) 発振回路およびそれを備えた半導体装置
JP5161552B2 (ja) 半導体メモリ装置及び半導体装置
JP5334381B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101125

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120717

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120829

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121204

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121214

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5161552

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151221

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees