JP5159824B2 - おもて面と裏面とを有するシリコン単結晶基板及び前記おもて面上に堆積されたＳｉＧｅの層を含んでなるウェーハを製造する方法 - Google Patents
おもて面と裏面とを有するシリコン単結晶基板及び前記おもて面上に堆積されたＳｉＧｅの層を含んでなるウェーハを製造する方法 Download PDFInfo
- Publication number
- JP5159824B2 JP5159824B2 JP2010110848A JP2010110848A JP5159824B2 JP 5159824 B2 JP5159824 B2 JP 5159824B2 JP 2010110848 A JP2010110848 A JP 2010110848A JP 2010110848 A JP2010110848 A JP 2010110848A JP 5159824 B2 JP5159824 B2 JP 5159824B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- front surface
- wafer
- single crystal
- silicon single
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims description 69
- 229910000577 Silicon-germanium Inorganic materials 0.000 title claims description 57
- 239000013078 crystal Substances 0.000 title claims description 32
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 title claims description 31
- 229910052710 silicon Inorganic materials 0.000 title claims description 31
- 239000010703 silicon Substances 0.000 title claims description 31
- 238000000034 method Methods 0.000 title claims description 24
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 238000000151 deposition Methods 0.000 claims description 34
- 238000005498 polishing Methods 0.000 claims description 18
- 238000004140 cleaning Methods 0.000 claims description 14
- 239000002002 slurry Substances 0.000 claims description 5
- 239000000126 substance Substances 0.000 claims description 2
- 239000006061 abrasive grain Substances 0.000 claims 2
- 239000010410 layer Substances 0.000 description 109
- 235000012431 wafers Nutrition 0.000 description 56
- 239000000203 mixture Substances 0.000 description 32
- 230000008021 deposition Effects 0.000 description 18
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000003746 surface roughness Effects 0.000 description 5
- 230000000052 comparative effect Effects 0.000 description 4
- 238000001816 cooling Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000011088 calibration curve Methods 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000003082 abrasive agent Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012459 cleaning agent Substances 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 238000007788 roughening Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 230000008719 thickening Effects 0.000 description 1
- 229940095676 wafer product Drugs 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02518—Deposited layers
- H01L21/02521—Materials
- H01L21/02524—Group 14 semiconducting materials
- H01L21/02532—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02367—Substrates
- H01L21/0237—Materials
- H01L21/02373—Group 14 semiconducting materials
- H01L21/02381—Silicon, silicon germanium, germanium
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02365—Forming inorganic semiconducting materials on a substrate
- H01L21/02656—Special treatments
- H01L21/02658—Pretreatments
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/933—Germanium or silicon or Ge-Si on III-V
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Recrystallisation Techniques (AREA)
- Chemical Vapour Deposition (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
Description
エピタキシャル堆積によりシリコン単結晶基板上に堆積されたＳｉＧｅの結晶質ヘテロエピタキシャル層は、前記基板とは、結晶格子寸法及び熱膨張係数を含む幾つかの材料特性が典型的に相違する。Ｓｉ上へのＳｉＧｅ堆積は、Ｓｉから純Ｇｅへ格子定数を増加させるのに十分知られた系であり、純ＧｅはＳｉの格子定数よりも４．２％大きい格子定数を有する。以下、ＳｉＧｅは、Ｓｉ(1-x)Ｇｅxの省略形であり、ここでｘは、０．２〜１．０の範囲内の値を表す。前記堆積の早い段階で、前記ヘテロエピタキシャルＳｉＧｅ層は、下地の基板格子に対して歪む。ある層厚（臨界厚）を越えた後に、前記ヘテロエピタキシャル層の結晶は、いわゆるミスフィット転位（ＭＦＤ）が入ることにより緩和し始める。ＭＦＤは成長方向に対して垂直な面に向いているので、全てのＭＦＤが前記基板ウェーハのエッジへ延びないけれども、しかしある程度の数のＭＦＤは曲がり、かつ前記成長層を通り前記表面に伝播する貫通転位（ＴＤ）を形成する。線沿いにクラスタを形成するＴＤは、パイルアップ（Ｐｕ）と呼ばれ、かつ電子装置にとって特に有害である。前記転位ネットワークからの応力場も、クロスハッチと呼ばれる表面荒れを引き起こす。ＭＦＤ、Ｐｕ、ＴＤ、クロスハッチの形成及び前記ウェーハのたわみ(bending)（ボウ(bow)、ワープ）は、前記格子ミスマッチからの歪みが軽減される機構である。多くのエピタキシャル堆積技術は、前記ヘテロエピタキシャル層の結晶品質に及ぼす歪み緩和の不利な作用を減少させるために開発されてきた。前記ＳｉＧｅ層中のＧｅ濃度の傾斜は、ＴＤ及びＰｕの密度及びいわゆるＳｉＧｅバッファ層の表面粗さを減少させることで達成する手法であった。Ｓｉの結晶格子を前記傾斜型ＳｉＧｅバッファ層の表面での意図的な結晶格子定数に適合させるためにＧｅ濃度の傾斜の多くの変化形が開発されてきた。例えば、前記ＳｉＧｅバッファ層中のＧｅの濃度は、連続的に又は段階的に傾斜している。
これまで、前記堆積が終了した後の反応にはあまり注意が払われていなかった。典型的には、前記堆積は、シリコン単結晶基板ウェーハをある温度に加熱し、ついで膜を成長させるための成分を気相中に供給する（例えばＣＶＤ、ＰＶＤ、ＭＢＥ）ことにより行われる。前記膜成長が終了したときに、前記膜は、前記基板に関して完全に又は部分的に緩和される。時折、アニール工程が、前記ＳｉＧｅバッファを完全に緩和するために適用される。前記堆積が完了した後に、積層ウェーハの冷却が始まる。ヘテロエピタキシャル層と基板との間の熱膨張係数の差のために、新たな応力が発生される。前記応力成分は、膜成長の間の格子ミスマッチにより導入される応力に類似して層特性に影響を及ぼす。二次緩和、前記ウェーハの反り(bowing)及び前記表面の荒れは、この応力を開放する機構である。
前記ウェーハの反りを減少させることは試みられている。そのような試みは、前記ヘテロエピタキシャル層中に歪みＳｉの薄い中間層を設けることによりある程度成功してきた。この種類のアプローチは、US2008/0017952 A1に、他のものはUS2009/0087961 A1に開示されている。
US2003/0033974 A1によれば、欠陥及びミクロクラックを有しない、ＩＩＩ−Ｖ窒化物層を有するフラットなエピタキシャルウェーハは、そのような層を基板のおもて面及び裏面上に堆積させることにより得られることができる。
これらの方法は全て、ヘテロエピタキシャルなおもて面層により発生される応力により引き起こされる前記ウェーハの反りを補償するために使用されてきた。本発明は、裏面層により発生される応力を使用して、ヘテロエピタキシャルおもて面層の成長及び冷却機構を変え、それにより前記おもて面層の結晶品質、特にクロスハッチ発生により引き起こされるＴＤＤ及び表面粗さを改善する方法を提供することを目的とする。
応力補償層を設けることで、前記ウェーハを堆積温度から冷却した後の段階の間でのヘテロエピタキシャル層の劣化(degradation)は防止される。前記堆積後に、前記ヘテロエピタキシャル層は、堆積の間の条件に依存して、完全に又は部分的に緩和された状態にある。膜形成ガスが遮断されたときに、前記ウェーハは通常、制御されて冷却される。前記基板の熱的ミスマッチ及前記びヘテロエピタキシャル層のために、新たな応力が発生され、かつ一連の二次緩和プロセスを引き起こす。これらは、二次転位の形成、前記表面の荒れ並びに前記ウェーハの反りを含む。典型的には、前記ウェーハエッジに向かってＴＤの密度及び表面粗さの激しい増加が観察されるだろう。しかしながら、前記ヘテロエピタキシャル層を堆積させる前に前記基板の裏面上での応力の所望の量を提供する応力補償層を堆積させることで、新たな応力の発生に対抗し、ＲＭＳ粗さに関して中心からエッジへの不均一性を除去し、ＴＤの密度を減少させ、かつクロスハッチにより引き起こされる粗さを減少させ、かつ前記ウェーハのボウを改善する。
しかしながら、おもて面上のヘテロエピタキシャル層の堆積の前の応力補償層の堆積が、前記ヘテロエピタキシャル層の欠陥及び前記ウェーハの反りに関する問題を解決するけれども、他のウェーハパラメーターは重大な影響を受けうる。サブ４５nmデバイス世代用の先端ＣＭＯＳトランジスタの製造にとって最も重要であるのは、前記ウェーハのジオメトリーに関連したパラメーター、特にグローバルフラットネスパラメーター及びローカルフラットネスパラメーター（ＳＦＱＲ、ＳＢＩＲ）及びナノトポグラフィーである。
３２nmデバイス世代及びそれ未満の世代に適したヘテロエピタキシャル３００mmウェーハを製造するためのプロセスフローは、ウェーハの裏面上に前記応力補償層を及びおもて面上に前記ヘテロエピタキシャル層を追加するにも拘わらず、これらのパラメーターに関する厳密な規格を満たすように最適化されることを必要とする。
本発明の課題は、シリコン単結晶基板を含んでなり、かつ前記基板のおもて面上に堆積されたＳｉＧｅのヘテロエピタキシャル層と、前記裏面上に応力補償層とを有するウェーハを製造する方法を提供することであり、前記ウェーハは改善されたグローバルフラットネスパラメーター及びローカルフラットネスパラメーター及びナノトポグラフィーを有する。
前記課題は、おもて面と裏面とを有するシリコン単結晶基板及び前記おもて面上に堆積されたＳｉＧｅの層を含んでなるウェーハを製造する方法により解決され、前記方法は、工程を次の順序で含んでなる：
前記シリコン単結晶基板のおもて面及び裏面を同時に研磨する工程；
応力補償層を前記シリコン単結晶基板の裏面上に堆積させる工程；
前記シリコン単結晶基板のおもて面を研磨する工程；
前記裏面上に堆積された応力補償層を有する前記シリコン単結晶基板を洗浄する工程；及び
ＳｉＧｅの完全に又は部分的に緩和された層を前記シリコン単結晶基板の前記おもて面上に堆積させる工程。
前記シリコン単結晶基板のおもて面及び裏面を同時に研磨する工程；
応力補償層を前記シリコン単結晶基板の裏面上に堆積させる工程；
前記シリコン単結晶基板のおもて面を研磨する工程；
前記裏面上に堆積された応力補償層を有する前記シリコン単結晶基板を洗浄する工程；及び
ＳｉＧｅの完全に又は部分的に緩和された層を前記シリコン単結晶基板の前記おもて面上に堆積させる工程。
本発明の方法は、応力補償層（ＳＣＬ）を前記基板の裏面上に設けることを含んでなる。前記ＳＣＬは、前記基板の裏面上に、かつ前記基板のおもて面上への完全に又は部分的に緩和されたＳｉＧｅバッファ層（以下では"ヘテロエピタキシャル層"とも呼ぶ）の堆積の前に、堆積される。前記ＳＣＬは有利に、前記ウェーハが前記基板のおもて面上に前記ヘテロエピタキシャル層を堆積させた後に堆積温度から冷却される間に発生される応力を補償するために適切な量の応力を提供するようにして成長される。応力を補償する適切な量は、本発明の一実施態様によれば、ＳＣＬの厚さ及び組成が、所望の量の応力を提供するようにして選択される場合に達成される。これは、本発明の一実施態様によれば、応力を補償する層が、一定組成のＳｉＧｅ層を含んでなり、かつ前記一定組成のＳｉＧｅ層の厚さ又は組成のいずれか又は双方が、応力制御に使用される場合に達成されることができる。原則的に、このアプローチは、前記ヘテロエピタキシャル層の組成及び厚さから独立している。前記一定組成のＳｉＧｅ層の厚さが増加するか又は前記一定組成のＳｉＧｅ層中のＧｅの濃度が増加するか又は双方が増加すると、前記冷却の間に前記ヘテロエピタキシャル層により引き起こされる応力を補償するための応力が増加するようになる。前記一定組成のＳｉＧｅ層中のＧｅの濃度は、１０〜８０％の範囲内で好ましくは選択される。
本発明の方法の個々の工程に関する詳細は次のとおりである：同時の両面研磨（ＤＳＰ）の間に、前記基板は、キャリヤー中に保持され、かつ研磨スラリーの存在で、２つの回転する研磨パッドの間で研磨される。前記ウェーハを研磨して、前記エピタキシャル層を前記おもて面及び裏面上へ追加することにより引き起こされる前記ウェーハの肥厚化を補償するのに必要とされる最終厚さにすることが好ましい。前記材料除去は好ましくは、前記ヘテロエピタキシャルウェーハの製造の過程で前記基板上に堆積される層の厚さの合計に実質的に等しいので、最終ウェーハ製品の厚さは目標厚さを越えない。前記目標厚さは好ましくは、前記ヘテロエピタキシャルウェーハと同じ直径を有する通例使用されるエピタキシャルウェーハの厚さである。例えば、３００mmの直径を有するエピタキシャルウェーハの厚さは、典型的に７７２〜７７８μmの範囲内である。− 例えば− 全てのおもて面及び裏面のエピタキシャル層が、１１μm（中間ＣＭＰ工程による除去が考慮される）を最終厚さに追加する場合には、前記基板ウェーハは好ましくは、厚さ７６１〜７６７μmに両面研磨される。
ＤＳＰ後に、前記基板は、好ましくは洗浄され、かつ乾燥され、ついで、応力補償層は、前記シリコン基板の裏面上に化学蒸着（ＣＶＤ）により堆積される。前記ＳＣＬは、ＳｉＧｅ層を含んでなる。前記ＳｉＧｅ層の厚さ及び組成は、前記基板のおもて面上への前記ヘテロエピタキシャル層の堆積後に発生される応力を実質的に補償する応力を発生させるように選択される。本発明の第一の実施態様によれば、前記応力補償層は、前記ヘテロエピタキシャル層と同じか又は類似した厚さ及び組成を実質的に有する。本発明の第二の実施態様によれば、前記ＳＣＬは、一定組成を有するＳｉＧｅ層を含んでなる。前記ＳＣＬの厚さ又は前記一定組成中のＧｅの含量のいずれか又は双方は、前記基板のおもて面上での前記ヘテロエピタキシャル層の応力を実質的に補償するための前記ＳＣＬの応力を制御するように選択される。好ましくは１００nm以下及び好ましくは５nm以上の厚さを有するシリコンのシーリングキャップ層が、前記ＳＣＬ上に堆積されることができる。前記キャップ層は、さらなる製造プロセスにおいて含まれうる取扱い操作及び洗浄操作を改善する。
前記基板の裏面上への前記ＳＣＬの堆積後に、前記基板のおもて面は、化学機械研磨（ＣＭＰ）により研磨される。ＣＭＰの間に、前記基板は、回転する研磨パッドに対してキャリヤーを用いて押し付けられ、かつ研磨スラリーの存在で研磨される。この工程は主として、前記ヘテロエピタキシャルウェーハのローカルフラットネス及びナノトポグラフィーを改善する。ＣＭＰにより除去される材料の量は、好ましくは約０．５μm〜１．５μmである。この除去は好ましくは、ＳｉＧｅの完全に又は部分的に緩和された層を前記シリコン基板のおもて面上に堆積させた後に前記ウェーハが全厚の規格を満たしているように考慮される。
さらに、前記基板は、枚葉ウェーハ洗浄装置中で好ましくは実施されるＣＭＰ後洗浄工程にかけられる。前記洗浄溶液は、水又は水性洗浄剤、特にＳｉＧｅ表面のために修正された濃度及び温度を有するＳＣ１／ＳＣ２洗浄タイプの洗浄溶液であることができる。
前記基板のＣＭＰ後洗浄後に、完全に又は部分的に緩和された傾斜型ＳｉＧｅヘテロエピタキシャル層は、前記基板のおもて面上に、好ましくはＣＶＤにより、堆積される。前記ヘテロエピタキシャル層は、２０．０〜９０．０％の範囲内のＧｅの濃度を好ましくは有する。Ｇｅ傾斜の程度は、好ましくは１０〜２０％／μmである。前記ヘテロエピタキシャル層は、好ましくは１．０〜９．０μmである厚さを有する。
本発明の方法は、１つ又はそれ以上の追加の工程、例えば、前記基板のおもて面上への前記ＳｉＧｅ層の堆積後の前記ヘテロエピタキシャルウェーハのエッジ及びノッチの研磨を含んでなることができる。追加のＣＭＰ及びＣＭＰ後洗浄は、前記シリコン単結晶基板のＤＳＰの後に実施されることができる。１つ又はそれ以上のさらなるエピタキシャル層は、前記ヘテロエピタキシャルウェーハのおもて面上に、例えば一定組成のＳｉＧｅ層が前記傾斜型ＳｉＧｅヘテロエピタキシャル層上に、及び歪みシリコン層が前記一定組成のＳｉＧｅ層上に、堆積されることができる。前記一定組成のＳｉＧｅ層中のＧｅの濃度は、好ましくは２０〜９０％である。ＣＭＰ及びＣＭＰ後洗浄は、さらなるエピタキシャル層を堆積させる前に、繰り返されることができる。さらなるエピタキシャル層を堆積させる前のＣＭＰは、固定されない砥粒(free abrasive particles)を含むスラリーの代わりに固定砥粒を有するパッドを使用する固定砥粒研磨方法により置き換えられることができる。
以下では、本発明は、図を参照することによりさらに説明される。
図１は、一定組成ＳｉＧｅ７０％のＳＣＬの適切な厚さを選択するための校正曲線を表す。例えば、前記基板のおもて面上での傾斜型層４．５μmで７０％以上の範囲内のＧｅの濃度を有する傾斜型ＳｉＧｅ層及び一定組成７０％の層１μmの応力を補償するために、図１は、一定組成７０％ＳｉＧｅ−ＳＣＬの２．５μmの厚さが、ボウを回避し（菱形の点にフィットした線）、かつワープを最小限に減少させる（正方形の点にフィットした曲線）ために適切であることを示唆する。
図１は、一定組成ＳｉＧｅ７０％のＳＣＬの適切な厚さを選択するための校正曲線を表す。例えば、前記基板のおもて面上での傾斜型層４．５μmで７０％以上の範囲内のＧｅの濃度を有する傾斜型ＳｉＧｅ層及び一定組成７０％の層１μmの応力を補償するために、図１は、一定組成７０％ＳｉＧｅ−ＳＣＬの２．５μmの厚さが、ボウを回避し（菱形の点にフィットした線）、かつワープを最小限に減少させる（正方形の点にフィットした曲線）ために適切であることを示唆する。
図２は、本発明の好ましい第一の実施態様により製造されるヘテロエピタキシャルウェーハを表す。前記ウェーハは、シリコン単結晶基板１０と、前記基板のおもて面上に堆積された傾斜型ＳｉＧｅ層２０とを含んでなる。前記ウェーハはさらに、前記基板の裏面上に堆積された応力補償層３０を含んでなる。前記応力補償層は好ましくは、前記ヘテロエピタキシャル層により引き起こされる応力を補償するのに適切な厚さ及び組成を有する一定組成のＳｉＧｅ層を含んでなる。
図３は、本発明の好ましい第二の実施態様により製造されるヘテロエピタキシャルウェーハを表す。前記ウェーハは、シリコン単結晶基板１０及び前記基板のおもて面上に堆積されたヘテロエピタキシャル層を含んでなり、その際に、前記ヘテロエピタキシャル層は、前記基板のおもて面上に堆積された傾斜型ＳｉＧｅ層４０と、前記傾斜型ＳｉＧｅ層上に堆積された一定組成のＳｉＧｅ層５０とを含んでなる。前記ウェーハはさらに、前記基板の裏面上に堆積された応力補償層を含んでなり、その際に、前記応力補償層は、前記基板の裏面上に堆積された傾斜型ＳｉＧｅ層６０と、前記傾斜型ＳｉＧｅ層上に堆積された一定組成のＳｉＧｅ層７０とを含んでなる。
前記応力補償層は、前記ヘテロエピタキシャル層と同じか又は類似した組成及び前記ヘテロエピタキシャル層と同じか又は類似した厚さを有することができる。
図４は、通例使用されるヘテロエピタキシャルウェーハを表す。これは、シリコン単結晶基板１と、前記基板のおもて面上に堆積されたヘテロエピタキシャル層２とを含んでなる。
本発明の有利な効果は、以下で実施例により示される。
図２に略示的に示されたようなヘテロエピタキシャルウェーハを、次の工程順序を実施することにより製造した：
３００mmの直径を有する単結晶シリコンの基板ウェーハを、ＤＳＰにかけた。前記ウェーハを、７６８μmの目標厚さに研磨した。ついで、前記基板を洗浄及び乾燥した後に、７０％のＧｅ含量及び２．５μmの厚さを有する一定組成のＳｉＧｅ層を、枚葉ウェーハＣＶＤ反応器中で前記基板の裏面上に堆積させた。その後、前記基板のおもて面をＣＭＰにかけた。材料１．０μmを、前記基板のおもて面から除去した。ついで、前記基板を、純水でのＣＭＰ後洗浄にかけた。最後に、５μmの厚さを有する傾斜型ＳｉＧｅ層を、前記基板のおもて面上に堆積させて、応力を補償する裏面層を有するヘテロエピタキシャルウェーハを製造した。前記傾斜型ＳｉＧｅ層中のＧｅの濃度を、Ｇｅ ０％から７０％に傾斜させた。その後、一定組成のＳｉＧｅ（Ｇｅ ７０％）１μmの層を堆積させた。前記応力補償層及び前記ヘテロエピタキシャル層を堆積させるための堆積ガスは、キャリヤーガスとしての水素中のＳｉＣｌ2Ｈ2及びＧｅＣｌ4の混合物であった。
３００mmの直径を有する単結晶シリコンの基板ウェーハを、ＤＳＰにかけた。前記ウェーハを、７６８μmの目標厚さに研磨した。ついで、前記基板を洗浄及び乾燥した後に、７０％のＧｅ含量及び２．５μmの厚さを有する一定組成のＳｉＧｅ層を、枚葉ウェーハＣＶＤ反応器中で前記基板の裏面上に堆積させた。その後、前記基板のおもて面をＣＭＰにかけた。材料１．０μmを、前記基板のおもて面から除去した。ついで、前記基板を、純水でのＣＭＰ後洗浄にかけた。最後に、５μmの厚さを有する傾斜型ＳｉＧｅ層を、前記基板のおもて面上に堆積させて、応力を補償する裏面層を有するヘテロエピタキシャルウェーハを製造した。前記傾斜型ＳｉＧｅ層中のＧｅの濃度を、Ｇｅ ０％から７０％に傾斜させた。その後、一定組成のＳｉＧｅ（Ｇｅ ７０％）１μmの層を堆積させた。前記応力補償層及び前記ヘテロエピタキシャル層を堆積させるための堆積ガスは、キャリヤーガスとしての水素中のＳｉＣｌ2Ｈ2及びＧｅＣｌ4の混合物であった。
比較例１：
比較のために、さらにヘテロエピタキシャルウェーハを、同じおもて面及び裏面ヘテロエピタキシャル層を有して実施例と同じように製造したが、しかし本発明とは異なる方法により製造した：（１）標準ウェーハ厚さ（７７３μm）への両面研磨、及び（２）０．３μm除去を有する前記おもて面のＣＭＰ。その後、工程（３）として、一定組成のＳＣＬを前記裏面上に堆積させ、工程（４）として傾斜型バッファ５μm及び一定組成のＳｉＧｅ（Ｇｅ ７０％）１μmを前記おもて面上に堆積させた。
比較のために、さらにヘテロエピタキシャルウェーハを、同じおもて面及び裏面ヘテロエピタキシャル層を有して実施例と同じように製造したが、しかし本発明とは異なる方法により製造した：（１）標準ウェーハ厚さ（７７３μm）への両面研磨、及び（２）０．３μm除去を有する前記おもて面のＣＭＰ。その後、工程（３）として、一定組成のＳＣＬを前記裏面上に堆積させ、工程（４）として傾斜型バッファ５μm及び一定組成のＳｉＧｅ（Ｇｅ ７０％）１μmを前記おもて面上に堆積させた。
比較例２：
比較のために、前記裏面上にＳＣＬを有しないヘテロエピタキシャルウェーハ（図４に略示的に示される）を、次の工程順序を実施することにより製造した：（１）標準ウェーハ厚（７７３μm）への両面研磨、（２）０．３μm除去を有する前記おもて面の標準ＣＭＰ、及び（３）前記おもて面上への傾斜型バッファ５μm及び一定組成のＳｉＧｅ（Ｇｅ ７０％）１μmの堆積。
比較のために、前記裏面上にＳＣＬを有しないヘテロエピタキシャルウェーハ（図４に略示的に示される）を、次の工程順序を実施することにより製造した：（１）標準ウェーハ厚（７７３μm）への両面研磨、（２）０．３μm除去を有する前記おもて面の標準ＣＭＰ、及び（３）前記おもて面上への傾斜型バッファ５μm及び一定組成のＳｉＧｅ（Ｇｅ ７０％）１μmの堆積。
実施例及び比較例１及び２に従って製造されたヘテロエピタキシャルウェーハを、ボウ、ワープ、グローバルフラットネス及びローカルフラットネスを表すキーパラメーター並びにナノトポグラフィーを鑑みて分析した。結果は次の表に示されている。
ジオメトリーデータを、ADE-AFSツールを用いて測定した。ナノトポグラフィーを、SEMI規格M43によるADE Nanomapper装置で測定した。
結果は明らかに、比較例１及び２と比較した場合に、本発明の方法が、ウェーハジオメトリーに関するキーパラメーター及びナノトポグラフィーのほぼ全てを鑑みて、前記ウェーハの改善された品質をもたらすことを示す。
１ シリコン単結晶基板、 ２ ヘテロエピタキシャル層、 １０ シリコン単結晶基板、 ２０ 傾斜型ＳｉＧｅ層、 ３０ 応力補償層、 ４０ 傾斜型ＳｉＧｅ層、 ５０ 一定組成のＳｉＧｅ層、 ６０ 傾斜型ＳｉＧｅ層、 ７０ 一定組成のＳｉＧｅ層
Claims (6)
- おもて面と裏面とを有するシリコン単結晶基板及び前記おもて面上に堆積されたＳｉＧｅの層を含んでなるウェーハを製造する方法であって、前記方法が、次の順序で工程：
前記シリコン単結晶基板のおもて面及び裏面を同時に研磨する工程；
応力補償層を前記シリコン単結晶基板の裏面上に堆積させる工程；
前記シリコン単結晶基板のおもて面を研磨する工程；
前記裏面上に堆積された応力補償層を有する前記シリコン単結晶基板を洗浄する工程；及び
ＳｉＧｅの完全に又は部分的に緩和された層を前記シリコン単結晶基板の前記おもて面上に堆積させる工程
を含んでなることを特徴とする、ウェーハを製造する方法。 - さらに
シリコンキャップ層を前記応力補償層上に堆積させる工程
を含んでなる、請求項１記載の方法。 - さらに
前記シリコン単結晶基板、前記裏面上に堆積された応力補償層及び前記シリコン単結晶基板のおもて面上に堆積されたＳｉＧｅのヘテロエピタキシャル層を含んでなる前記ウェーハのエッジ及びノッチを研磨する工程
を含んでなる、請求項１記載の方法。 - さらに
前記シリコン単結晶基板のおもて面上に堆積されたＳｉＧｅのヘテロエピタキシャル層を研磨及び洗浄する工程
を含んでなる、請求項１記載の方法。 - さらに
１つ又はそれ以上の別のエピタキシャル層を、前記シリコン単結晶基板のおもて面上に堆積されたＳｉＧｅ層上に堆積させる工程
を含んでなる、請求項１記載の方法。 - 別のエピタキシャル層を堆積させる前に前記ウェーハのおもて面を研磨する工程を含んでなり、研磨が、砥粒を含有するスラリーの存在で化学機械研磨として又は砥粒を含有するスラリーの不在での固定砥粒研磨として実施されることを特徴とする、請求項５記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP09006476.7A EP2251897B1 (en) | 2009-05-13 | 2009-05-13 | A method for producing a wafer comprising a silicon single crystal substrate having a front and a back side and a layer of SiGe deposited on the front side |
| EP09006476.7 | 2009-05-13 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2010267969A JP2010267969A (ja) | 2010-11-25 |
| JP5159824B2 true JP5159824B2 (ja) | 2013-03-13 |
Family
ID=41055122
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010110848A Active JP5159824B2 (ja) | 2009-05-13 | 2010-05-13 | おもて面と裏面とを有するシリコン単結晶基板及び前記おもて面上に堆積されたＳｉＧｅの層を含んでなるウェーハを製造する方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US8093143B2 (ja) |
| EP (1) | EP2251897B1 (ja) |
| JP (1) | JP5159824B2 (ja) |
| KR (1) | KR101122387B1 (ja) |
| CN (1) | CN101887848B (ja) |
| SG (1) | SG166717A1 (ja) |
| TW (1) | TWI411032B (ja) |
Families Citing this family (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8115195B2 (en) * | 2008-03-20 | 2012-02-14 | Siltronic Ag | Semiconductor wafer with a heteroepitaxial layer and a method for producing the wafer |
| IT1406644B1 (it) | 2010-04-29 | 2014-03-07 | Abbondanza | Substrato (fetta) di materiale semiconduttore con sovrastanti strati eteroepitassiali assumenti una struttura sandwich, idoneo per la fabbricazione di componenti elettronici ibridi. |
| KR20140012135A (ko) * | 2011-04-26 | 2014-01-29 | 아사히 가라스 가부시키가이샤 | 비산화물 단결정 기판의 연마 방법 |
| JP6051524B2 (ja) * | 2012-01-18 | 2016-12-27 | セイコーエプソン株式会社 | 半導体基板及び半導体基板の製造方法 |
| CN103523738B (zh) | 2012-07-06 | 2016-07-06 | 无锡华润上华半导体有限公司 | 微机电***薄片及其制备方法 |
| CN103346078A (zh) * | 2013-06-26 | 2013-10-09 | 上海宏力半导体制造有限公司 | 化学机械研磨的方法 |
| US9721792B2 (en) | 2013-09-16 | 2017-08-01 | Applied Materials, Inc. | Method of forming strain-relaxed buffer layers |
| US9520696B2 (en) | 2014-03-04 | 2016-12-13 | Princeton Optronics Inc. | Processes for making reliable VCSEL devices and VCSEL arrays |
| US9881788B2 (en) * | 2014-05-22 | 2018-01-30 | Lam Research Corporation | Back side deposition apparatus and applications |
| CN104157577B (zh) * | 2014-08-26 | 2016-11-02 | 上海华虹宏力半导体制造有限公司 | 半导体器件的形成方法 |
| US10818611B2 (en) | 2015-07-01 | 2020-10-27 | Ii-Vi Delaware, Inc. | Stress relief in semiconductor wafers |
| FR3064398B1 (fr) * | 2017-03-21 | 2019-06-07 | Soitec | Structure de type semi-conducteur sur isolant, notamment pour un capteur d'image de type face avant, et procede de fabrication d'une telle structure |
| US10851457B2 (en) | 2017-08-31 | 2020-12-01 | Lam Research Corporation | PECVD deposition system for deposition on selective side of the substrate |
| US10205303B1 (en) | 2017-10-18 | 2019-02-12 | Lumentum Operations Llc | Vertical-cavity surface-emitting laser thin wafer bowing control |
| KR102594342B1 (ko) * | 2018-03-12 | 2023-10-26 | 도쿄엘렉트론가부시키가이샤 | 기판의 휨 수정 방법, 컴퓨터 기억 매체 및 기판 휨 수정 장치 |
| CN110852021B (zh) * | 2018-07-26 | 2024-02-06 | 上海新昇半导体科技有限公司 | 基于模拟方式获得外延平坦度的方法 |
| CN114258436A (zh) | 2019-08-16 | 2022-03-29 | 朗姆研究公司 | 空间可调沉积以在晶片差异弯曲中进行补偿 |
| EP3965141A1 (en) | 2020-09-04 | 2022-03-09 | Siltronic AG | Method for depositing a silicon germanium layer on a substrate |
| CN113948391B (zh) * | 2021-08-30 | 2023-11-21 | 西安电子科技大学 | 一种硅基AlGaN/GaN HEMT器件及制备方法 |
| CN113948389B (zh) * | 2021-08-30 | 2023-03-14 | 西安电子科技大学 | 一种基于衬底背面SiSn外延层的硅基AlGaN/GaN HEMT及制备方法 |
| CN113948390B (zh) * | 2021-08-30 | 2024-03-19 | 西安电子科技大学 | 一种基于衬底背面外延层的硅基AlGaN/GaN HEMT及制备方法 |
| CN113964034B (zh) * | 2021-08-30 | 2024-03-19 | 西安电子科技大学 | 一种基于衬底背面GeSnSi外延层的硅基AlGaN/GaN HEMT及制备方法 |
| CN114242766A (zh) * | 2021-11-08 | 2022-03-25 | 上海新硅聚合半导体有限公司 | 一种复合衬底结构及其形貌改善方法 |
| CN116666500B (zh) * | 2023-07-24 | 2023-11-03 | 上海铭锟半导体有限公司 | 锗光电探测器及通过热失配应力提高其长波响应的方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4925809A (en) * | 1987-05-23 | 1990-05-15 | Osaka Titanium Co., Ltd. | Semiconductor wafer and epitaxial growth on the semiconductor wafer with autodoping control and manufacturing method therefor |
| EP0798765A3 (en) * | 1996-03-28 | 1998-08-05 | Shin-Etsu Handotai Company Limited | Method of manufacturing a semiconductor wafer comprising a dopant evaporation preventive film on one main surface and an epitaxial layer on the other main surface |
| JP4207548B2 (ja) * | 2002-11-28 | 2009-01-14 | 株式会社Ｓｕｍｃｏ | 半導体基板の製造方法及び電界効果型トランジスタの製造方法並びに半導体基板及び電界効果型トランジスタ |
| US7198671B2 (en) | 2001-07-11 | 2007-04-03 | Matsushita Electric Industrial Co., Ltd. | Layered substrates for epitaxial processing, and device |
| JP4378904B2 (ja) * | 2001-09-28 | 2009-12-09 | 株式会社Ｓｕｍｃｏ | 半導体基板の製造方法及び電界効果型トランジスタの製造方法 |
| JP4325139B2 (ja) * | 2001-11-07 | 2009-09-02 | 株式会社Ｓｕｍｃｏ | 半導体基板の製造方法及び電界効果型トランジスタの製造方法 |
| EP1315199A1 (en) * | 2001-11-22 | 2003-05-28 | ETH Zürich | Formation of high-mobility silicon-germanium structures by low-energy plasma enhanced chemical vapor deposition |
| US7157119B2 (en) * | 2002-06-25 | 2007-01-02 | Ppg Industries Ohio, Inc. | Method and compositions for applying multiple overlying organic pigmented decorations on ceramic substrates |
| SG114574A1 (en) * | 2002-09-25 | 2005-09-28 | Siltronic Singapore Pte Ltd | Two layer lto backside seal for a wafer |
| JP4682508B2 (ja) * | 2003-11-14 | 2011-05-11 | 信越半導体株式会社 | シリコンエピタキシャルウェーハの製造方法 |
| US7880278B2 (en) * | 2006-05-16 | 2011-02-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | Integrated circuit having stress tuning layer |
| US7608526B2 (en) * | 2006-07-24 | 2009-10-27 | Asm America, Inc. | Strained layers within semiconductor buffer structures |
| FR2921515B1 (fr) | 2007-09-25 | 2010-07-30 | Commissariat Energie Atomique | Procede de fabrication de structures semiconductrices utiles pour la realisation de substrats semiconducteur- sur-isolant, et ses applications. |
-
2009
- 2009-05-13 EP EP09006476.7A patent/EP2251897B1/en active Active
-
2010
- 2010-03-04 CN CN2010101290412A patent/CN101887848B/zh active Active
- 2010-03-08 SG SG201001622-8A patent/SG166717A1/en unknown
- 2010-03-16 US US12/724,584 patent/US8093143B2/en active Active
- 2010-03-16 TW TW099107597A patent/TWI411032B/zh active
- 2010-05-13 JP JP2010110848A patent/JP5159824B2/ja active Active
- 2010-05-13 KR KR1020100045055A patent/KR101122387B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| TWI411032B (zh) | 2013-10-01 |
| SG166717A1 (en) | 2010-12-29 |
| US8093143B2 (en) | 2012-01-10 |
| KR101122387B1 (ko) | 2012-03-23 |
| CN101887848A (zh) | 2010-11-17 |
| US20100291761A1 (en) | 2010-11-18 |
| CN101887848B (zh) | 2012-11-14 |
| TW201041029A (en) | 2010-11-16 |
| EP2251897A1 (en) | 2010-11-17 |
| KR20100122873A (ko) | 2010-11-23 |
| EP2251897B1 (en) | 2016-01-06 |
| JP2010267969A (ja) | 2010-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5159824B2 (ja) | おもて面と裏面とを有するシリコン単結晶基板及び前記おもて面上に堆積されたＳｉＧｅの層を含んでなるウェーハを製造する方法 | |
| JP4589283B2 (ja) | エピタキシャルシリコンウェハの製造方法 | |
| JP5304713B2 (ja) | 炭化珪素単結晶基板、炭化珪素エピタキシャルウェハ、及び薄膜エピタキシャルウェハ | |
| JP5656936B2 (ja) | ヘテロエピタキシャル層を備えた半導体ウェハ及び前記ウェハの製造方法 | |
| JP5719815B2 (ja) | エピタキシコーティングされたシリコンウェーハの製造法 | |
| JP5569112B2 (ja) | 炭化珪素単結晶ウェハの製造方法及びこの方法で得られた炭化珪素単結晶ウェハ | |
| US10128107B1 (en) | Wafers having III-Nitride and diamond layers | |
| JP2007088473A (ja) | エピタキシャルシリコンウェハおよびエピタキシャルシリコンウェハの製造方法 | |
| JP2010045362A (ja) | ウェーハおよびウェーハの製造方法 | |
| WO2017047508A1 (ja) | ＳｉＣ複合基板の製造方法 | |
| Lin et al. | High-quality crack-free GaN epitaxial films grown on Si substrates by a two-step growth of AlN buffer layer | |
| EP2045836B1 (en) | Method for producing semiconductor substrate | |
| Deng et al. | Damage-free and atomically-flat finishing of single crystal SiC by combination of oxidation and soft abrasive polishing | |
| US20130149941A1 (en) | Method Of Machining Semiconductor Substrate And Apparatus For Machining Semiconductor Substrate | |
| WO2015097852A1 (ja) | 単結晶ＳｉＣエピタキシャル膜の形成方法 | |
| WO2013150587A1 (ja) | 単結晶ＳｉＣエピタキシャル基板の製造方法および単結晶ＳｉＣエピタキシャル基板 | |
| JP6636239B2 (ja) | 単結晶ダイヤモンドの製造方法、単結晶ダイヤモンド、単結晶ダイヤモンド基板の製造方法、単結晶ダイヤモンド基板及び半導体デバイス | |
| KR101578717B1 (ko) | 질화갈륨 웨이퍼를 제조하는 방법 | |
| JP2024042982A (ja) | 窒化物半導体層付き単結晶シリコン基板及び窒化物半導体層付き単結晶シリコン基板の製造方法 | |
| JP2012121771A (ja) | 窒化ガリウム基板 | |
| JP2012151402A (ja) | 半導体基板及びその製造方法 | |
| JP2009059939A (ja) | 歪み緩和シリコンゲルマニウム薄膜及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101227 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101228 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20111024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20111116 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20111116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121211 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5159824 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151221 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |