JP5151087B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP5151087B2 JP5151087B2 JP2006214936A JP2006214936A JP5151087B2 JP 5151087 B2 JP5151087 B2 JP 5151087B2 JP 2006214936 A JP2006214936 A JP 2006214936A JP 2006214936 A JP2006214936 A JP 2006214936A JP 5151087 B2 JP5151087 B2 JP 5151087B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- insulating film
- voltage
- semiconductor device
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 395
- 238000004519 manufacturing process Methods 0.000 title claims description 54
- 239000000758 substrate Substances 0.000 claims description 116
- 238000009792 diffusion process Methods 0.000 claims description 107
- 239000012535 impurity Substances 0.000 claims description 105
- 239000004020 conductor Substances 0.000 claims description 46
- 238000000605 extraction Methods 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 6
- 239000010408 film Substances 0.000 description 152
- 239000010410 layer Substances 0.000 description 150
- 230000015556 catabolic process Effects 0.000 description 50
- 238000002955 isolation Methods 0.000 description 29
- 230000015572 biosynthetic process Effects 0.000 description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 17
- 230000000694 effects Effects 0.000 description 13
- 238000009413 insulation Methods 0.000 description 11
- 238000005530 etching Methods 0.000 description 8
- 108091006146 Channels Proteins 0.000 description 7
- 230000005684 electric field Effects 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 238000004088 simulation Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000002131 composite material Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000009434 installation Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 230000007480 spreading Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- 239000002344 surface layer Substances 0.000 description 2
- 230000008719 thickening Effects 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/107—Substrate region of field-effect devices
- H01L29/1075—Substrate region of field-effect devices of field-effect transistors
- H01L29/1079—Substrate region of field-effect devices of field-effect transistors with insulated gate
- H01L29/1087—Substrate region of field-effect devices of field-effect transistors with insulated gate characterised by the contact structure of the substrate region, e.g. for controlling or preventing bipolar effect
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7817—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device
- H01L29/7818—Lateral DMOS transistors, i.e. LDMOS transistors structurally associated with at least one other device the other device being a pn-junction diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/7824—Lateral DMOS transistors, i.e. LDMOS transistors with a substrate comprising an insulating layer, e.g. SOI-LDMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
- H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
- H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
- H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
- H01L29/0692—Surface layout
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
Description
また、請求項2に記載の発明では、第1導電型の半導体支持基板上に、埋込絶縁膜および半導体層が順に積層されており、この半導体層に半導体デバイスが形成されてなる半導体装置として、上記第1導電型の半導体支持基板にあって上記埋込絶縁膜に接する部位に該埋込絶縁膜によって上記半導体層とは電気的に分離された状態で埋め込み形成される第2導電型の不純物拡散領域と上記第1導電型の半導体支持基板とからなり、上記半導体デバイスに印加される最高動作電圧よりも低い逆方向電圧が印加されるPN接合ダイオードと、上記半導体層および上記埋込絶縁膜を貫通して上記PN接合ダイオードの上記不純物拡散領域に接続されるとともに、上記半導体層と絶縁膜によって絶縁された導電体と、上記半導体デバイスにおいて電流経路となるドリフト領域に設けられた電圧抽出用電極と、を備え、上記PN接合ダイオードには、上記電圧抽出用電極を通じて抽出される電圧が、上記導電体を介して上記逆方向電圧として印加される構造とした。
また、請求項5に記載の発明では、第1導電型の半導体支持基板上に、埋込絶縁膜および半導体層が順に積層されており、この半導体層に半導体デバイスが形成されてなる半導体装置として、上記第1導電型の半導体支持基板にあって上記埋込絶縁膜に接する部位に該埋込絶縁膜によって上記半導体層とは電気的に分離された状態で埋め込み形成される第2導電型の不純物拡散領域と上記第1導電型の半導体支持基板とからなり、上記半導体デバイスに印加される最高動作電圧よりも低い逆方向電圧が印加されるPN接合ダイオードと、上記半導体支持基板において上記第2導電型の不純物拡散領域の周囲に当該不純物拡散領域と接し、かつ当該不純物拡散領域よりも低濃度な第2導電型の不純物拡散領域と、を備える構造とした。
また、請求項6に記載の発明では、第1導電型の半導体支持基板上に、埋込絶縁膜およ
び半導体層が順に積層されており、この半導体層に半導体デバイスが形成されてなる半導体装置として、上記第1導電型の半導体支持基板にあって上記埋込絶縁膜に接する部位に該埋込絶縁膜によって上記半導体層とは電気的に分離された状態で埋め込み形成される第2導電型の不純物拡散領域と上記第1導電型の半導体支持基板とからなり、上記半導体デバイスに印加される最高動作電圧よりも低い逆方向電圧が印加されるPN接合ダイオードと、上記半導体層および上記埋込絶縁膜を貫通して上記PN接合ダイオードの上記不純物拡散領域に接続されるとともに、上記半導体層と絶縁膜によって絶縁された導電体と、上記半導体層において素子分離した領域に離間して形成されたアノード・カソード用の不純物拡散領域の間の電流経路となる領域に設けられた電圧抽出用電極と、を備え、上記PN接合ダイオードには、上記電圧抽出用電極を通じて抽出される電圧が、上記導電体を介して上記逆方向電圧として印加される構造とした。
と絶縁膜によって絶縁された導電体をさらに備え、上記PN接合ダイオードには、上記導電体を通じて上記逆方向電圧が印加されるようにすることも有効である。このように導電体を通じてPN接合ダイオードに対して逆方向電圧が印加されるようにすれば、上記PN接合ダイオードに対して、上記半導体デバイスに印加される最高動作電圧よりも低い逆方向電圧を容易に印加することが可能となる。
特に、上記半導体デバイスの電流経路となるドリフト領域には、同半導体デバイスへの電圧の印加に伴って一定の電圧勾配が形成される。この点、上記請求項2に記載の発明によるように、ドリフト領域に電圧抽出用の電極を設ける構造とすれば、この電圧抽出用電極を通じて、半導体デバイスの印加電圧よりも低い電圧を抽出することができる。しかも、この電圧抽出用電極の半導体デバイスにおける設置位置により、上記電圧勾配に応じて抽出される電圧値も変わることから、こうした電圧抽出用電極の設置位置の設定を通じて任意の大きさの逆方向電圧を上記PN接合ダイオードに印加することもできるようになる。すなわち、半導体装置としてのこのような構造によれば、簡易な構造にて、上記PN接合ダイオードに任意の逆方向電圧を印加することができるようになる。
この場合、上記PN接合ダイオードおよび上記導電体は、具体的には、例えば請求項7,8に記載の発明によるように、
1.第1導電型の半導体支持基板上に埋込絶縁膜およびその上層として半導体層が形成されてなる基板に対して、上記半導体層および上記埋込絶縁膜を貫通して上記半導体支持基板に達するダイオード電圧印加用トレンチを形成する工程と、
2.上記ダイオード電圧印加用トレンチの内壁に絶縁膜を形成する工程と、
3.上記ダイオード電圧印加用トレンチの側壁の絶縁膜を残して上記ダイオード電圧印加用トレンチの底部の絶縁膜を除去する工程と、4.上記ダイオード電圧印加用トレンチの内部に、第2導電型の不純物を添加した多結晶半導体材料を充填する工程と、
5.熱処理を通じて、上記第2導電型の不純物を添加した上記多結晶半導体材料からこの第2導電型の不純物を上記半導体支持基板内に拡散させてPN接合ダイオードを形成する工程と、
を含む工程を経ることによって製造される。これにより、半導体支持基板にあって上記埋込絶縁膜に接する部位に該埋込絶縁膜によって上記半導体層とは電気的に分離された状態でPN接合ダイオードが形成されるとともに、このPN接合ダイオードに電気的に接続される多結晶半導体材料(導電体)が形成される。
上記導電体とを絶縁するための絶縁膜を厚くする必要がある。このような絶縁膜の厚膜化は、製造の面から困難を伴うことが経験上知られている。この点、例えば請求項4に記載の発明によるように、上記導電体の周囲に上記半導体層を貫通して上記埋込絶縁膜に達する絶縁膜をさらに備える構造とすれば、これら絶縁膜間の容量結合によって上記導電体とその周りの半導体層との電位差が軽減されるため、上記導電体と上記半導体層との電位差の増大に伴う絶縁膜の厚膜化を好適に抑制することができるようになる。
以下、本発明にかかる半導体装置およびその製造方法の第1の実施の形態について、図1〜8を参照して説明する。
1.まず、図5に示すSOIウェハ(SOI基板)WEを用意する。詳しくは、不純物濃度が1013〜1015cm−3程度であるP型の半導体支持基板11上に二酸化シリコンからなる埋込絶縁膜12を0.1〜4μm程度の厚さに形成し、その上面にN型の半導体基板を貼り合わせ、さらにこのN型の半導体基板を研磨することにより、0.01〜30μm程度のN型のSOI層13を形成する。なお、このSOIウェハWEを製造する方法は任意であり、例えば上述の貼り合わせによる方法に代えて、SIMOX(silicon implanted oxide)によって製造するようにしてもよい。
2.次いで、図6に示すように、SOIウェハWEの上面に絶縁層30を形成した後、パターンエッチングにより、SOI層13および埋込絶縁膜12を貫通して半導体支持基板11に達する素子分離用トレンチTN1と、同じくSOI層13および埋込絶縁膜12を貫通して半導体支持基板11に達するダイオード電圧印加用トレンチTN2とを形成する。ここで、素子分離用トレンチTN1の幅よりもダイオード電圧印加用トレンチTN2の幅の方が広く設定されている。そして、熱酸化あるいはCVD法によって絶縁膜ILを0.3〜2μm程度の厚さで成膜して、上記素子分離用トレンチTN1を同絶縁膜ILで埋め込むとともに、上記ダイオード電圧印加用トレンチTN2の内壁に絶縁膜ILを形成する。
3.次いで、図7に示すように、SOIウェハWEの上面へのエッチングにより、絶縁層30の上面に形成された絶縁膜ILを除去するとともに、ダイオード電圧印加用トレンチTN2の側壁の絶縁膜ILを残してその底部の絶縁膜ILを除去する。そして、多結晶シリコン膜20Aを成膜してダイオード電圧印加用トレンチTN2を同膜20Aにて埋め込む。この成膜時にN型不純物を添加する。これにより、ダイオード電圧印加用トレンチTN2の内部に、N型の不純物を添加した多結晶シリコン膜20Aが充填されることとなる。なお、この多結晶シリコン膜20AへのN型不純物の添加は、多結晶シリコン膜20Aの成膜後に行ってもよい。さらに、絶縁層30上面の多結晶シリコン膜20Aを除去する。
4.その後、熱処理することで、N型不純物が添加された多結晶シリコン膜20AからN型不純物が半導体支持基板11内に拡散する。これにより、図8に示されるように、半導体支持基板11内にN型の不純物拡散領域21が形成され、半導体支持基板11内にPN接合ダイオード22が形成されることとなる。そして、絶縁層30を除去することにより、ダイオード電圧印加用トレンチTN2の内部に導電体20が形成される。なお、上記素子分離用トレンチTN1によって囲まれた領域のうち、ダイオード電圧印加用トレンチTN2によって囲まれた領域以外の領域がデバイス形成領域となり、このデバイス形成領域にドレイン高濃度領域15等の各領域が形成されることとなる。
(1)P型の半導体支持基板11内に、N型の不純物拡散領域21を、埋込絶縁膜12に接し、且つ電気的に分離された状態で埋め込み形成し、このN型の不純物拡散領域21とP型の半導体支持基板11とによりPN接合ダイオード22を形成した。そして、このPN接合ダイオード22に対して、ドレイン電圧Vdよりも低い逆方向電圧(広義には半導体デバイスに印加される最高動作電圧よりも低い逆方向電圧:詳細は後述)を印加するようにした。これにより、半導体装置に電圧が印加されると、半導体支持基板11内にも空乏層が拡張することとなり、半導体装置の耐圧は、従来のSOI層内部の空乏層および埋込絶縁膜によって保持可能な電圧に基づき設定される耐圧と比較して、上記半導体支持基板11内に拡張する空乏層にて保持可能な電圧分だけ向上するようになる。しかも、PN接合ダイオード22とSOI層13とが埋込絶縁膜12によって電気的に絶縁される構造であることから、従来の半導体装置に見られるように、半導体装置の耐圧が上記PN接合ダイオード22の耐圧によって制限されてしまうこともない。このため、PN接合ダイオード22の耐圧よりも高いドレイン電圧Vdを半導体装置に印加することも可能となり、比較的設計自由度の高い横方向の耐圧設計を通じて半導体装置の耐圧をより向上させることができるようになる。
次に、この発明にかかる半導体装置の第2の実施の形態について、図9を参照して説明する。なお、この実施の形態にかかる半導体装置もその基本的な構造は先の第1の実施の形態と同様であるため、先の第1の実施の形態と同様あるいはそれに準じた構造については、同一の符号を付してその説明は割愛する。
次に、この発明にかかる半導体装置およびその製造方法の第3の実施の形態について、図10〜13を参照して説明する。
1.図11に示すように、先の第1の実施の形態にかかる半導体装置の製造方法に準じて形成したSOIウェハWEの上面に絶縁層30を形成する。その後、パターンエッチングにより、SOI層13および埋込絶縁膜12を貫通して半導体支持基板11に達する素子分離用トレンチTN1およびトレンチTN3,TN4と、同じくSOI層13および埋込絶縁膜12を貫通して上記半導体支持基板11に達するダイオード電圧印加用トレンチTN2とを形成する。ここで、トレンチTN1,TN3,TN4の幅よりもダイオード電圧印加用トレンチTN2の幅の方が広く設定されている。そして、熱酸化あるいはCVD法によって絶縁膜ILを0.3〜2μm程度の厚さで成膜して、トレンチTN1,TN3,TN4を同絶縁膜ILで埋め込むとともに、上記ダイオード電圧印加用トレンチTN2の内壁に絶縁膜ILを形成する。
2.次いで、図12に示すように、SOIウェハWEの上面へのエッチングにより、絶縁層30の上面に形成された絶縁膜ILを除去するとともに、ダイオード電圧印加用トレンチTN2の側壁の絶縁膜ILを残してその底部の絶縁膜ILを除去する。そして、多結晶シリコン膜20Aを成膜してダイオード電圧印加用トレンチTN2を同膜20Aにて埋め込む。この成膜時にN型不純物を添加する。これにより、ダイオード電圧印加用トレンチTN2の内部に、N型の不純物を添加した多結晶シリコン膜20Aが充填されることとなる。なお、この多結晶シリコン膜20AへのN型不純物の添加は、先の第1の実施の形態と同様、多結晶シリコン膜20Aの成膜後に行ってもよい。さらに、絶縁層30上面の多結晶シリコン膜20Aを除去する。
3.その後、熱処理することで、N型不純物が添加された多結晶シリコン膜20AからN型不純物が半導体支持基板11内に拡散する。これにより、図13に示されるように、半導体支持基板11内にN型の不純物拡散領域21が形成され、半導体支持基板11内にPN接合ダイオード22が形成されることとなる。そして、本実施の形態においては、上記素子分離用トレンチTN1で囲まれた領域のうち、トレンチTN4で囲まれた領域以外の領域がデバイス形成領域となり、このデバイス形成領域にドレイン高濃度領域15等の各領域が形成されることとなる。
なお、こうした半導体装置およびその製造方法は、上記各実施の形態として示した構造およびその製造方法に限らず、同実施の形態を適宜変更した例えば次のような形態として実施することもできる。
まず、図24(a)に示すように、半導体支持基板81の上に埋込酸化膜82を介して薄いSOI層83が形成された薄膜SOI基板WE1を用意する。そして、図24(b)に示すように、SOI層83の表面に絶縁膜(酸化膜)92を形成した後、パターンエッチングにより絶縁膜92およびSOI層83の一部領域を除去する。さらに、図24(c)に示すように、SOI層83を除去した領域において埋込酸化膜82の一部領域をパターンエッチングして貫通孔90を形成する。そして、貫通孔90を通して半導体支持基板81の表層部にイオン注入した後、熱処理を行いPN接合ダイオード用の不純物拡散領域21を形成する。引き続き、絶縁膜92を除去した後に、図23に示すように通常の加工工程でデバイスを形成する。詳しくは、ソース領域84、コンタクト領域85、チャネル領域86、ドレイン高濃度領域87を形成するとともに電極88,89を配置する。MOSトランジスタの電極形成時に貫通孔90内にPN接合ダイオードの不純物拡散領域21に接続される電極91を同時に形成する。
Claims (8)
- 第1導電型の半導体支持基板上に、埋込絶縁膜および半導体層が順に積層されてなり、この半導体層に半導体デバイスが形成されてなる半導体装置において、
前記第1導電型の半導体支持基板にあって前記埋込絶縁膜に接する部位に該埋込絶縁膜によって前記半導体層とは電気的に分離された状態で埋め込み形成される第2導電型の不純物拡散領域と前記第1導電型の半導体支持基板とからなり、前記半導体デバイスに印加される最高動作電圧よりも低い逆方向電圧が印加されるPN接合ダイオードを備え、
前記PN接合ダイオードには、前記半導体デバイスの印加電圧を分圧した電圧が前記逆方向電圧として印加される
ことを特徴とする半導体装置。 - 第1導電型の半導体支持基板上に、埋込絶縁膜および半導体層が順に積層されてなり、この半導体層に半導体デバイスが形成されてなる半導体装置において、
前記第1導電型の半導体支持基板にあって前記埋込絶縁膜に接する部位に該埋込絶縁膜によって前記半導体層とは電気的に分離された状態で埋め込み形成される第2導電型の不純物拡散領域と前記第1導電型の半導体支持基板とからなり、前記半導体デバイスに印加される最高動作電圧よりも低い逆方向電圧が印加されるPN接合ダイオードと、
前記半導体層および前記埋込絶縁膜を貫通して前記PN接合ダイオードの前記不純物拡散領域に接続されるとともに、前記半導体層と絶縁膜によって絶縁された導電体と、
前記半導体デバイスにおいて電流経路となるドリフト領域に設けられた電圧抽出用電極と、を備え、
前記PN接合ダイオードには、前記電圧抽出用電極を通じて抽出される電圧が、前記導電体を介して前記逆方向電圧として印加される
ことを特徴とする半導体装置。 - 前記導電体は、多結晶半導体材料からなる
請求項2に記載の半導体装置。 - 請求項2または3に記載の半導体装置において、
前記導電体の周囲に前記半導体層を貫通して前記埋込絶縁膜に達する絶縁膜をさらに備
える
ことを特徴とする半導体装置。 - 第1導電型の半導体支持基板上に、埋込絶縁膜および半導体層が順に積層されてなり、この半導体層に半導体デバイスが形成されてなる半導体装置において、
前記第1導電型の半導体支持基板にあって前記埋込絶縁膜に接する部位に該埋込絶縁膜によって前記半導体層とは電気的に分離された状態で埋め込み形成される第2導電型の不純物拡散領域と前記第1導電型の半導体支持基板とからなり、前記半導体デバイスに印加される最高動作電圧よりも低い逆方向電圧が印加されるPN接合ダイオードと、
前記半導体支持基板において前記第2導電型の不純物拡散領域の周囲に当該不純物拡散領域と接し、かつ当該不純物拡散領域よりも低濃度な第2導電型の不純物拡散領域と、を備える
ことを特徴とする半導体装置。 - 第1導電型の半導体支持基板上に、埋込絶縁膜および半導体層が順に積層されてなり、この半導体層に半導体デバイスが形成されてなる半導体装置において、
前記第1導電型の半導体支持基板にあって前記埋込絶縁膜に接する部位に該埋込絶縁膜によって前記半導体層とは電気的に分離された状態で埋め込み形成される第2導電型の不純物拡散領域と前記第1導電型の半導体支持基板とからなり、前記半導体デバイスに印加される最高動作電圧よりも低い逆方向電圧が印加されるPN接合ダイオードと、
前記半導体層および前記埋込絶縁膜を貫通して前記PN接合ダイオードの前記不純物拡散領域に接続されるとともに、前記半導体層と絶縁膜によって絶縁された導電体と、
前記半導体層において素子分離した領域に離間して形成されたアノード・カソード用の不純物拡散領域の間の電流経路となる領域に設けられた電圧抽出用電極と、を備え、
前記PN接合ダイオードには、前記電圧抽出用電極を通じて抽出される電圧が、前記導電体を介して前記逆方向電圧として印加される
ことを特徴とする半導体装置。 - 請求項2〜4のいずれか一項に記載の半導体装置の製造方法であって、
1.第1導電型の半導体支持基板上に埋込絶縁膜およびその上層として半導体層が形成されてなる基板に対して、前記半導体層および前記埋込絶縁膜を貫通して前記半導体支持基板に達するダイオード電圧印加用トレンチを形成する工程と、
2.前記ダイオード電圧印加用トレンチの内壁に絶縁膜を形成する工程と、
3.前記ダイオード電圧印加用トレンチの側壁の絶縁膜を残して前記ダイオード電圧印加用トレンチの底部の絶縁膜を除去する工程と、
4.前記ダイオード電圧印加用トレンチの内部に、第2導電型の不純物を添加した多結晶半導体材料を充填する工程と、
5.熱処理を通じて、前記第2導電型の不純物を添加した前記多結晶半導体材料からこの第2導電型の不純物を前記半導体支持基板内に拡散させてPN接合ダイオードを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。 - 第1導電型の半導体支持基板上に、埋込絶縁膜および半導体層が順に積層されてなり、この半導体層に半導体デバイスが形成され、
前記第1導電型の半導体支持基板にあって前記埋込絶縁膜に接する部位に該埋込絶縁膜によって前記半導体層とは電気的に分離された状態で埋め込み形成される第2導電型の不純物拡散領域と前記第1導電型の半導体支持基板とからなり、前記半導体デバイスに印加される最高動作電圧よりも低い逆方向電圧が印加されるPN接合ダイオードと、
前記半導体層および前記埋込絶縁膜を貫通して前記PN接合ダイオードの前記不純物拡散領域に接続されるとともに、前記半導体層と絶縁膜によって絶縁された導電体と、を備
え、
前記PN接合ダイオードには、前記導電体を通じて前記逆方向電圧が印加される半導体装置の製造方法であって、
1.第1導電型の半導体支持基板上に埋込絶縁膜およびその上層として半導体層が形成されてなる基板に対して、前記半導体層および前記埋込絶縁膜を貫通して前記半導体支持基板に達するダイオード電圧印加用トレンチを形成する工程と、
2.前記ダイオード電圧印加用トレンチの内壁に絶縁膜を形成する工程と、
3.前記ダイオード電圧印加用トレンチの側壁の絶縁膜を残して前記ダイオード電圧印加用トレンチの底部の絶縁膜を除去する工程と、
4.前記ダイオード電圧印加用トレンチの内部に、第2導電型の不純物を添加した多結晶半導体材料を充填する工程と、
5.熱処理を通じて、前記第2導電型の不純物を添加した前記多結晶半導体材料からこの第2導電型の不純物を前記半導体支持基板内に拡散させてPN接合ダイオードを形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006214936A JP5151087B2 (ja) | 2005-11-01 | 2006-08-07 | 半導体装置およびその製造方法 |
US11/589,205 US20070096174A1 (en) | 2005-11-01 | 2006-10-30 | Semiconductor device having PN junction diode and method for manufacturing the same |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005318729 | 2005-11-01 | ||
JP2005318729 | 2005-11-01 | ||
JP2006214936A JP5151087B2 (ja) | 2005-11-01 | 2006-08-07 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007150247A JP2007150247A (ja) | 2007-06-14 |
JP5151087B2 true JP5151087B2 (ja) | 2013-02-27 |
Family
ID=37995113
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006214936A Expired - Fee Related JP5151087B2 (ja) | 2005-11-01 | 2006-08-07 | 半導体装置およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20070096174A1 (ja) |
JP (1) | JP5151087B2 (ja) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008270654A (ja) * | 2007-04-24 | 2008-11-06 | Renesas Technology Corp | 半導体装置 |
JP2009060064A (ja) * | 2007-09-04 | 2009-03-19 | New Japan Radio Co Ltd | 半導体装置及びその製造方法 |
TWI408808B (zh) * | 2007-10-24 | 2013-09-11 | Chun Chu Yang | 同軸電晶體結構 |
JP5493435B2 (ja) * | 2009-04-08 | 2014-05-14 | 富士電機株式会社 | 高耐圧半導体装置および高電圧集積回路装置 |
US8604513B2 (en) * | 2009-09-30 | 2013-12-10 | Denso Corporation | Semiconductor device having SOI substrate |
JP5012978B2 (ja) * | 2009-09-30 | 2012-08-29 | 株式会社デンソー | 半導体装置およびその製造方法 |
JP5167323B2 (ja) * | 2010-09-30 | 2013-03-21 | トヨタ自動車株式会社 | 半導体装置 |
US9806190B2 (en) | 2010-10-28 | 2017-10-31 | Texas Instruments Incorporated | High voltage drain extension on thin buried oxide SOI |
FR2986373A1 (fr) * | 2012-01-31 | 2013-08-02 | St Microelectronics Crolles 2 | Circuit electronique comprenant un interrupteur d'alimentation d'un circuit logique |
US9269704B2 (en) * | 2012-05-15 | 2016-02-23 | Nuvoton Technology Corporation | Semiconductor device with embedded silicon-controlled rectifier |
JP2016063099A (ja) * | 2014-09-19 | 2016-04-25 | 株式会社 日立パワーデバイス | 半導体装置 |
JP7512951B2 (ja) * | 2021-05-19 | 2024-07-09 | 株式会社デンソー | 信号検出回路 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US543444A (en) * | 1895-07-23 | Bleeder for steam-pipes | ||
US5438220A (en) * | 1987-02-26 | 1995-08-01 | Kabushiki Kaisha Toshiba | High breakdown voltage semiconductor device |
US5294825A (en) * | 1987-02-26 | 1994-03-15 | Kabushiki Kaisha Toshiba | High breakdown voltage semiconductor device |
US5241210A (en) * | 1987-02-26 | 1993-08-31 | Kabushiki Kaisha Toshiba | High breakdown voltage semiconductor device |
US5592014A (en) * | 1987-02-26 | 1997-01-07 | Kabushiki Kaisha Toshiba | High breakdown voltage semiconductor device |
US5343067A (en) * | 1987-02-26 | 1994-08-30 | Kabushiki Kaisha Toshiba | High breakdown voltage semiconductor device |
US5113236A (en) * | 1990-12-14 | 1992-05-12 | North American Philips Corporation | Integrated circuit device particularly adapted for high voltage applications |
DE69316256T2 (de) * | 1992-03-26 | 1998-08-06 | Texas Instruments Inc | Hochspannungstruktur mit oxydisolierter Source und RESURF-Drift-Zone in Massivsilizium |
US5382818A (en) * | 1993-12-08 | 1995-01-17 | Philips Electronics North America Corporation | Lateral semiconductor-on-insulator (SOI) semiconductor device having a buried diode |
JP3575908B2 (ja) * | 1996-03-28 | 2004-10-13 | 株式会社東芝 | 半導体装置 |
JP4872141B2 (ja) * | 1999-10-28 | 2012-02-08 | 株式会社デンソー | パワーmosトランジスタ |
JP2002110990A (ja) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | 半導体装置およびその製造方法 |
-
2006
- 2006-08-07 JP JP2006214936A patent/JP5151087B2/ja not_active Expired - Fee Related
- 2006-10-30 US US11/589,205 patent/US20070096174A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2007150247A (ja) | 2007-06-14 |
US20070096174A1 (en) | 2007-05-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5151087B2 (ja) | 半導体装置およびその製造方法 | |
JP5172654B2 (ja) | 半導体装置 | |
JP5151012B2 (ja) | 半導体装置の製造方法 | |
US6894348B2 (en) | Semiconductor device | |
KR100790257B1 (ko) | 반도체 소자 및 그 제조방법 | |
US7109551B2 (en) | Semiconductor device | |
JP2005236320A (ja) | Soi型高耐圧半導体装置 | |
US6815794B2 (en) | Semiconductor devices with multiple isolation structure and methods for fabricating the same | |
JP6120586B2 (ja) | nチャネル二重拡散MOS型トランジスタおよび半導体複合素子 | |
JP2009088199A (ja) | 半導体装置 | |
US20110227191A1 (en) | Silicon-on-insulator devices with buried depletion shield layer | |
JP2005311075A (ja) | 誘電体分離型半導体装置 | |
JP2012238741A (ja) | 半導体装置及びその製造方法 | |
US20210296161A1 (en) | Semiconductor Device and Method for Manufacturing Same | |
US6525392B1 (en) | Semiconductor power device with insulated circuit | |
JP2005217202A (ja) | トレンチ横型半導体装置およびその製造方法 | |
US8698194B2 (en) | Semiconductor integrated circuit with high withstand voltage element forming trench isolation on substrate | |
JP3161091B2 (ja) | 半導体集積回路装置 | |
JP5132481B2 (ja) | 半導体集積回路装置 | |
KR20090070467A (ko) | Cmos 트랜지스터 및 그 제조 방법 | |
JP6990890B2 (ja) | 半導体パワーデバイス | |
JP4613565B2 (ja) | 半導体装置およびその製造方法 | |
JP4150704B2 (ja) | 横型短チャネルdmos | |
CN112054061B (zh) | 一种部分耗尽绝缘体上硅的体接触结构及其制作方法 | |
JP4193662B2 (ja) | トレンチ横型伝導度変調半導体装置および半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081006 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120605 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121119 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5151087 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151214 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |