JP5150665B2 - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP5150665B2 JP5150665B2 JP2010046673A JP2010046673A JP5150665B2 JP 5150665 B2 JP5150665 B2 JP 5150665B2 JP 2010046673 A JP2010046673 A JP 2010046673A JP 2010046673 A JP2010046673 A JP 2010046673A JP 5150665 B2 JP5150665 B2 JP 5150665B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- memory
- section
- cross
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/20—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels
- H10B43/23—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels
- H10B43/27—EEPROM devices comprising charge-trapping gate insulators characterised by three-dimensional arrangements, e.g. with cells on different height levels with source and drain on different levels, e.g. with sloping channels the channels comprising vertical portions, e.g. U-shaped channels
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
[構成]
先ず、図1及び図2を参照して、第1実施形態に係る不揮発性半導体記憶装置の構成について説明する。図1は、本発明の第1実施形態に係る不揮発性半導体記憶装置のブロック図であり、図2は、不揮発性半導体記憶装置の概略斜視図である。
次に、図7〜図10を参照して、第1実施形態に係る不揮発性半導体記憶装置の製造方法について説明する。図7〜図10は、第1実施形態に係る不揮発性半導体記憶装置の製造工程を示す断面図である。詳しくは、図7〜図10は、周辺領域AR2の配線層50を形成する工程の断面を示している。
次に、図11を参照して、比較例と共に第1実施形態を示し、その第1実施形態の効果を説明する。ここで、第1実施形態において、図11の(a)に示すように、層間絶縁層56A(貫通孔55A)は、水平方向において2つの括れA1をもつ矩形状の断面B1を有する。一方、比較例において、図11の(b)に示すように、層間絶縁層56A’(貫通孔55A’)は、水平方向において単なる矩形状の断面B1’を有するものとする。すなわち、断面B1’は、括れA1を持たないものとする。
次に、図12〜図17を参照して、第1実施形態の変形例について説明する。変形例において、層間絶縁層56A(貫通孔55A)は、水平方向において括れA1(A2、A3)をもつ長方形状の断面B2〜B6を有する点で上記第1実施形態と同様であり、これにより第1実施形態と同様の効果を奏する。変形例においては、断面B2〜B6において、括れの数、その括れの位置、及び形状について、上記第1実施形態と異なる。
[構成]
次に、図18を参照して、第2実施形態に係る不揮発性半導体記憶装置の構成について説明する。なお、第2実施形態において、第1実施形態と同様の構成については、同一符号を付しその説明を省略する。
次に、図19を参照して、第2実施形態の効果について説明する。図19は、層間絶縁層56Aの製造工程を示す。層間絶縁層56Aは、図19の(a)〜(c)に示すように、CVDによって、貫通孔55Aの側面から順に形成される。従って、図19の(c)に示すように、ボイド91Bは、少なくとも断面B7の短辺からカラム方向に長さLa/2だけ離れた位置よりも短辺に近い側には形成されない。しかしながら、ボイド91Bは、不均一に成長した層間絶縁層56Aによって形成されるので、ボイド91Bの大きさは、所定のバラツキを持つ。このバラツキを考慮して、本実施形態の2つのプラグ層53e(ホール55e)は、断面B7の短辺(カラム方向の端部)から長さLa/2−W/2だけ離れた位置よりも短辺側に形成されている。これにより、2つのプラグ層53e(ホール55e)は、ボイド91Bにかかることなく形成され、ボイド91Bによってショートすることはない。
[構成]
次に、図20を参照して、第3実施形態に係る不揮発性半導体記憶装置の構成について説明する。なお、第3実施形態において、第1、第2実施形態と同様の構成については、同一符号を付しその説明を省略する。
次に、第3実施形態の効果について説明する。上記図19(第2実施形態)に示したように、ボイド91Bは、少なくとも断面B7の長辺から長さLa/2−W/2だけ離れた位置よりも長辺に近い側には形成されない。これを考慮して、本実施形態の2つのプラグ層53e(ホール55e)は、断面B7の長辺から長さLa/2−W/2だけ離れた位置よりも長辺側に形成されている。すなわち、2つのプラグ層53e(ホール55e)は、ボイド91Bにかかることはなく形成され、ボイド91Bによってショートすることはない。
[構成]
次に、図21を参照して、第4実施形態に係る不揮発性半導体記憶装置の構成について説明する。なお、第4実施形態において、第1乃至第3実施形態と同様の構成については、同一符号を付しその説明を省略する。
次に、図22を参照して、第4実施形態の効果について説明する。図22は、層間絶縁層56Aの製造工程を示す。層間絶縁層56Aは、図22の(a)〜(c)に示すように、正方形状の貫通孔55Aの側面から順に形成される。従って、図22の(c)に示すように、ボイド91Cは、最終的に層間絶縁層56Aの断面B8の中心のみに略形成される。よって、ボイド91Cは、少なくとも断面B8のロウ方向(カラム方向)の端部からロウ方向(カラム方向)に長さL/2−W/2だけ離れた位置よりも一辺側には形成されない。これを考慮して、本実施形態の2つのプラグ層53e(ホール55e)は、断面B8の一辺から長さL−W/2だけ離れた位置よりも一辺側に形成されている。すなわち、2つのプラグ層53e(ホール55e)は、ボイド91Cにかかることはなく形成され、ボイド91Cによってショートすることはない。
[構成]
次に、図23を参照して、第5実施形態に係る不揮発性半導体記憶装置の構成について説明する。図23は、第5実施形態に係る不揮発性半導体記憶装置を示す断面図である。なお、第5実施形態において、第1実施形態と同様の構成については、同一符号を付し、その説明を省略する。
第5実施形態に係る不揮発性半導体記憶装置は、第1実施形態と同様の構成を有し、第1実施形態と同様の効果を奏する。
以上、不揮発性半導体記憶装置の一実施形態を説明してきたが、本発明は、上記実施形態に限定されるものではなく、発明の趣旨を逸脱しない範囲内において種々の変更、追加、置換等が可能である。例えば、第5実施形態に係る構成は、第1実施形態の変形例、第2乃至第4実施形態にも適用可能である。例えば、上記第1〜第5実施形態において、プラグ層53a〜53eは、半導体基板Baに対して水平方向において円形状の断面を有するが、その断面は楕円形状であってもよい。
Claims (7)
- 電気的に書き換え可能な複数のメモリトランジスタが直列に接続された複数のメモリストリングと、前記メモリストリングを制御する制御回路とを有する不揮発性半導体記憶装置であって、
前記メモリストリングは、
基板に対して垂直方向に延びる柱状部を含み、前記メモリトランジスタのボディとして機能する半導体層と、
前記柱状部の側面を取り囲むように形成されて、電荷を蓄積可能に構成された電荷蓄積層と、
前記柱状部の側面及び前記電荷蓄積層を取り囲むように形成され、前記メモリトランジスタのゲートとして機能する複数層の第1導電層とを備え、
前記制御回路は、
前記第1導電層と同層に形成された複数の第2導電層と、
複数の前記第2導電層を前記垂直方向に貫通するように形成された絶縁層と、
1つの前記絶縁層を前記垂直方向に貫通するように形成された複数のプラグ層とを備え、
前記絶縁層は、前記基板に対する水平方向において括れをもつ矩形状の断面を有し、
前記括れは、前記断面の長辺に位置し、
前記複数のプラグ層は、前記括れを挟んで前記断面の長辺と平行な方向に沿って並ぶ
ことを特徴とする不揮発性半導体記憶装置。 - 電気的に書き換え可能な複数のメモリトランジスタが直列に接続された複数のメモリストリングと、前記メモリストリングを制御する制御回路とを有する不揮発性半導体記憶装置であって、
前記メモリストリングは、
基板に対して垂直方向に延びる柱状部を含み、前記メモリトランジスタのボディとして機能する半導体層と、
前記柱状部の側面を取り囲むように形成されて、電荷を蓄積可能に構成された電荷蓄積層と、
前記柱状部の側面及び前記電荷蓄積層を取り囲むように形成され、前記メモリトランジスタのゲートとして機能する複数層の第1導電層とを備え、
前記制御回路は、
複数の前記第1導電層と同層に形成された複数の第2導電層と、
複数の前記第2導電層を前記垂直方向に貫通するように形成された絶縁層と、
1つの前記絶縁層を前記垂直方向に貫通するように形成された複数のプラグ層とを備え、
前記絶縁層は、
前記基板に対する水平方向において矩形状の断面を有し、
前記断面の中心に位置するボイドを備え、
前記断面の短辺の長さをLaとし、前記ボイドの幅をWとした場合に、複数の前記プラグ層は、前記短辺から長さLa/2−W/2だけ離れた位置よりも前記短辺側に形成されている
ことを特徴とする不揮発性半導体記憶装置。 - 電気的に書き換え可能な複数のメモリトランジスタが直列に接続された複数のメモリストリングと、前記メモリストリングを制御する制御回路とを有する不揮発性半導体記憶装置であって、
前記メモリストリングは、
基板に対して垂直方向に延びる柱状部を含み、前記メモリトランジスタのボディとして機能する半導体層と、
前記柱状部の側面を取り囲むように形成されて、電荷を蓄積可能に構成された電荷蓄積層と、
前記柱状部の側面及び前記電荷蓄積層を取り囲むように形成され、前記メモリトランジスタのゲートとして機能する複数層の第1導電層とを備え、
前記制御回路は、
複数の前記第1導電層と同層に形成された複数の第2導電層と、
複数の前記第2導電層を前記垂直方向に貫通するように形成された絶縁層と、
1つの前記絶縁層を前記垂直方向に貫通するように形成された複数のプラグ層とを備え、
前記絶縁層は、
前記基板に対する水平方向において矩形状の断面を有し、
前記断面の中心に位置するボイドを備え、
前記断面の短辺の長さをLaとし、前記ボイドの幅をWとした場合に、複数の前記プラグ層は、前記長辺から長さLa/2−W/2だけ離れた位置よりも前記長辺側に形成されている
ことを特徴とする不揮発性半導体記憶装置。 - 2つのプラグ層は、各々、前記括れよりも前記断面の短辺に近い位置に形成されている
ことを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 前記括れは、前記断面の長辺の中点近傍に形成されている
ことを特徴とする請求項1又は請求項4記載の不揮発性半導体記憶装置。 - 2つの前記プラグ層は、各々、前記断面の2つの長辺から略等しい位置に形成されている
ことを特徴とする請求項1又は請求項2記載の不揮発性半導体記憶装置。 - 複数の前記プラグ層は、前記断面の長辺と平行な方向、及び前記断面の短辺と平行な方向に並んで配置されている
ことを特徴とする請求項1又は請求項2記載の不揮発性半導体記憶装置。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010046673A JP5150665B2 (ja) | 2010-03-03 | 2010-03-03 | 不揮発性半導体記憶装置 |
KR1020100024048A KR101087423B1 (ko) | 2010-03-03 | 2010-03-18 | 불휘발성 반도체 기억 장치 |
US12/882,512 US8390055B2 (en) | 2010-03-03 | 2010-09-15 | Nonvolatile semiconductor memory device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010046673A JP5150665B2 (ja) | 2010-03-03 | 2010-03-03 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011181823A JP2011181823A (ja) | 2011-09-15 |
JP5150665B2 true JP5150665B2 (ja) | 2013-02-20 |
Family
ID=44531233
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010046673A Expired - Fee Related JP5150665B2 (ja) | 2010-03-03 | 2010-03-03 | 不揮発性半導体記憶装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8390055B2 (ja) |
JP (1) | JP5150665B2 (ja) |
KR (1) | KR101087423B1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5504053B2 (ja) * | 2010-05-27 | 2014-05-28 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP5593283B2 (ja) * | 2011-08-04 | 2014-09-17 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
JP5606479B2 (ja) * | 2012-03-22 | 2014-10-15 | 株式会社東芝 | 半導体記憶装置 |
US8847302B2 (en) * | 2012-04-10 | 2014-09-30 | Sandisk Technologies Inc. | Vertical NAND device with low capacitance and silicided word lines |
KR101989514B1 (ko) | 2012-07-11 | 2019-06-14 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
KR102029645B1 (ko) | 2013-01-14 | 2019-11-18 | 삼성전자 주식회사 | 맞춤형 마스크의 제조 방법 및 맞춤형 마스크를 이용한 반도체 장치의 제조 방법 |
WO2015066794A1 (en) * | 2013-11-08 | 2015-05-14 | Conversant Intellectual Property Management Inc. | A three-dimensional nonvolatile memory cell structure with upper body connection |
KR102298605B1 (ko) | 2015-01-14 | 2021-09-06 | 삼성전자주식회사 | 수직형 메모리 장치 및 이의 제조 방법 |
US9608001B2 (en) | 2015-03-13 | 2017-03-28 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
KR102282139B1 (ko) | 2015-05-12 | 2021-07-28 | 삼성전자주식회사 | 반도체 장치 |
US9978769B2 (en) | 2015-11-20 | 2018-05-22 | Toshiba Memory Corporation | Semiconductor device |
US10504915B2 (en) | 2016-03-03 | 2019-12-10 | Toshiba Memory Corporation | Integrated circuit device having an air gap between interconnects and method for manufacturing the same |
JP6832764B2 (ja) * | 2017-03-22 | 2021-02-24 | キオクシア株式会社 | 半導体記憶装置及びその製造方法 |
JP2020155714A (ja) * | 2019-03-22 | 2020-09-24 | キオクシア株式会社 | 半導体記憶装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04340271A (ja) * | 1991-02-07 | 1992-11-26 | Nec Corp | 半導体メモリおよびその製造方法 |
US6750516B2 (en) * | 2001-10-18 | 2004-06-15 | Hewlett-Packard Development Company, L.P. | Systems and methods for electrically isolating portions of wafers |
JP3875568B2 (ja) * | 2002-02-05 | 2007-01-31 | 株式会社東芝 | 半導体装置及びその製造方法 |
JP2005303095A (ja) * | 2004-04-14 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JP5016832B2 (ja) | 2006-03-27 | 2012-09-05 | 株式会社東芝 | 不揮発性半導体記憶装置及びその製造方法 |
JP4825778B2 (ja) * | 2007-11-16 | 2011-11-30 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
JP4691124B2 (ja) | 2008-03-14 | 2011-06-01 | 株式会社東芝 | 不揮発性半導体記憶装置の製造方法 |
JP2009238874A (ja) * | 2008-03-26 | 2009-10-15 | Toshiba Corp | 半導体メモリ及びその製造方法 |
JP5253875B2 (ja) * | 2008-04-28 | 2013-07-31 | 株式会社東芝 | 不揮発性半導体記憶装置、及びその製造方法 |
JP5330017B2 (ja) * | 2009-02-17 | 2013-10-30 | 株式会社東芝 | 不揮発性半導体記憶装置、及びその製造方法 |
JP5398378B2 (ja) * | 2009-06-24 | 2014-01-29 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
KR20120030193A (ko) * | 2010-09-17 | 2012-03-28 | 삼성전자주식회사 | 3차원 반도체 장치의 제조 방법 |
-
2010
- 2010-03-03 JP JP2010046673A patent/JP5150665B2/ja not_active Expired - Fee Related
- 2010-03-18 KR KR1020100024048A patent/KR101087423B1/ko not_active IP Right Cessation
- 2010-09-15 US US12/882,512 patent/US8390055B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US20110216597A1 (en) | 2011-09-08 |
KR20110100116A (ko) | 2011-09-09 |
JP2011181823A (ja) | 2011-09-15 |
KR101087423B1 (ko) | 2011-11-25 |
US8390055B2 (en) | 2013-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5150665B2 (ja) | 不揮発性半導体記憶装置 | |
JP5364394B2 (ja) | 不揮発性半導体記憶装置 | |
JP4982540B2 (ja) | 不揮発性半導体記憶装置、及びその製造方法 | |
US9018696B2 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
US8581323B2 (en) | Nonvolatile semiconductor memory device and method of manufacturing same | |
TWI675458B (zh) | 半導體裝置及半導體裝置之製造方法 | |
JP4922370B2 (ja) | 不揮発性半導体記憶装置、及びその製造方法 | |
JP5395460B2 (ja) | 不揮発性半導体記憶装置、及びその製造方法 | |
KR101076149B1 (ko) | 불휘발성 반도체 기억 장치 및 그 제조 방법 | |
TWI728875B (zh) | 半導體記憶裝置 | |
JP2010080561A (ja) | 不揮発性半導体記憶装置 | |
JP2014053447A (ja) | 不揮発性半導体記憶装置 | |
JP6226788B2 (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
TW202042346A (zh) | 半導體記憶裝置 | |
US11823888B2 (en) | Memory stack with pads connecting peripheral and memory circuits | |
US9620519B2 (en) | Nonvolatile semiconductor memory device having word line hookup region with dummy word lines | |
US20130248975A1 (en) | Non-volatile semiconductor memory device and its manufacturing method | |
JP2021150564A (ja) | 半導体記憶装置 | |
TW202032770A (zh) | 半導體記憶裝置 | |
TW202010096A (zh) | 半導體記憶裝置 | |
JP2021034720A (ja) | 半導体装置 | |
US11610905B2 (en) | Semiconductor memory device | |
US20210091002A1 (en) | Semiconductor memory device and method for manufacturing semiconductor memory device | |
JP2022120425A (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120302 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120814 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120816 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121011 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121203 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151207 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |