JP5147755B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP5147755B2
JP5147755B2 JP2009037305A JP2009037305A JP5147755B2 JP 5147755 B2 JP5147755 B2 JP 5147755B2 JP 2009037305 A JP2009037305 A JP 2009037305A JP 2009037305 A JP2009037305 A JP 2009037305A JP 5147755 B2 JP5147755 B2 JP 5147755B2
Authority
JP
Japan
Prior art keywords
electronic component
pad
sealing resin
electrode pad
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009037305A
Other languages
English (en)
Other versions
JP2010192781A (ja
JP2010192781A5 (ja
Inventor
規良 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2009037305A priority Critical patent/JP5147755B2/ja
Priority to US12/704,709 priority patent/US20100213605A1/en
Publication of JP2010192781A publication Critical patent/JP2010192781A/ja
Publication of JP2010192781A5 publication Critical patent/JP2010192781A5/ja
Application granted granted Critical
Publication of JP5147755B2 publication Critical patent/JP5147755B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48235—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/831—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus
    • H01L2224/83101—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector the layer connector being supplied to the parts to be connected in the bonding apparatus as prepeg comprising a layer connector, e.g. provided in an insulating plate member
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06524—Electrical connections formed on device or on substrate, e.g. a deposited or grown layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は、半導体装置及びその製造方法に係り、特に、配線基板と、配線基板上に搭載される電子部品と、を備えた半導体装置及びその製造方法に関する。
従来の半導体装置には、配線基板上に複数の電子部品を積層させることで、電子部品の高密度実装を可能にした半導体装置（図１参照）がある。
図１は、従来の半導体装置の断面図である。
図１を参照するに、従来の半導体装置２００は、配線基板２０１と、第１の電子部品２０２と、第２の電子部品２０３とを有する。配線基板２０１は、配線基板本体２１１と、パッド２１３，２１４と、外部接続用パッド２１５とを有する。
配線基板本体２１１は、積層された複数の絶縁層（図示せず）と、複数の絶縁層間に形成され、パッド２１３及び／又はパッド２１４と外部接続用パッド２１５とを電気的に接続する配線パターン（図示せず）とを有する。
パッド２１３，２１４は、配線基板本体２１１の上面２１１Ａに設けられている。外部接続用パッド２１５は、配線基板本体２１１の下面２１１Ｂに設けられている。
第１の電子部品２０２は、パッド２１３の上方に配置されている。第１の電子部品２０２は、バンプ２０５と接続された電極パッド２１７を有する。第１の電子部品２０２は、バンプ２０５（例えば、はんだバンプやＡｕバンプ等）を介して、パッド２１３と電気的に接続されている。言い換えれば、第１の電子部品２０２は、配線基板２０１に対してフリップチップ接続されている。第１の電子部品２０２としては、例えば、半導体チップを用いることができる。
第２の電子部品２０３は、第１の電子部品２０２上に接着されている。第２の電子部品２０３は、金属ワイヤ２０６と接続される電極パッド２１８を有する。第２の電子部品２０３は、金属ワイヤ２０６を介して、パッド２１４と電気的に接続されている。言い換えれば、第２の電子部品２０３は、配線基板２０１に対してワイヤボンディング接続されている。第２の電子部品２０３としては、例えば、半導体チップを用いることができる（例えば、特許文献１参照。）。
特開２００２−８３９２１号公報
しかしながら、従来の半導体装置２００では、電子部品の高密度実装が可能であるが、バンプ２０５を介して、第１の電子部品２０２と配線基板２０１とを電気的に接続していたため、半導体装置２００の厚さ方向（高さ方向）のサイズが大型化してしまうという問題があった。
また、従来の半導体装置２００では、第２の電子部品２０３の面方向のサイズが第１の電子部品２０２の面方向のサイズよりも大きい場合（第２の電子部品２０３の第１の電子部品２０２からはみ出る面積が大きい場合）、接着面積を十分に確保することができないため、第１の電子部品２０２上に安定して第２の電子部品を固定できないという問題があった。
そこで本発明は、上述した問題点に鑑みなされたものであり、半導体装置の厚さ方向のサイズの小型化を図ることができると共に、第１の電子部品上に第１の電子部品よりも面方向のサイズが大きい第２の電子部品（他の電子部品）を安定して固定することのできる半導体装置及びその製造方法を提供することを目的とする。
本発明の一観点によれば、第１の電極パッドが設けられた電極パッド形成面、及び該電極パッド形成面の反対側に位置する背面を有する第１の電子部品と、前記電極パッド形成面を露出する第１の面、及び前記背面を露出する第２の面を有し、前記第１の電子部品の側面を封止する封止樹脂と、積層された複数の絶縁層と配線パターンにより構成され、前記封止樹脂の第１の面、及び前記電極パッド形成面に上面が接するように形成され、外周縁が前記封止樹脂の外周縁よりも外側に位置する多層配線構造体と、前記封止樹脂の外周縁より外側に位置する前記多層配線構造体の上面に形成されたパッドと、を備え、前記配線パターンが、前記第１の電極パッドに接続された第１の配線パターンと、前記パッドに接続された第２の配線パターンとを有する半導体装置が提供される。
本発明の他の観点によれば、支持体の第１の面に、前記支持体の第１の面を露出する貫通部を有する金属膜を形成する金属膜形成工程と、第１の電極パッドが設けられた電極パッド形成面、及び該電極パッド形成面の反対側に位置する背面を有する前記第１の電子部品を、前記貫通部より露出された前記支持体の第１の面に、前記背面を接着して搭載する第１の電子部品搭載工程と、前記貫通部内に前記第１の電子部品を封止する封止樹脂を形成する封止樹脂形成工程と、前記電極パッド形成面、前記金属膜、及び前記封止樹脂上に積層された複数の絶縁層と配線パターンを有し、外周縁が前記封止樹脂の外周縁よりも外側に位置する多層配線構造体を形成する多層配線構造体形成工程と、前記多層配線構造体形成工程後、前記支持体を除去する支持体除去工程と、前記支持体除去工程後、前記金属膜をパターニングしてパッドを形成するパッド形成工程と、を含み、前記多層配線構造体形成工程では、前記第１の電極パッドに接続される第１の配線パターンを形成すると共に、前記パッドに接続される第２の配線パターンを形成する半導体装置の製造方法が提供される。
本発明によれば、半導体装置の厚さ方向のサイズの小型化を図ることができると共に、第１の電子部品上に第１の電子部品よりも面方向のサイズが大きい他の電子部品を安定して固定することができる。
従来の半導体装置の断面図である。 本発明の第１の実施の形態に係る半導体装置の断面図である。 本発明の第１の実施の形態の変形例に係る半導体装置の断面図である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その３）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その４）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その５）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その６）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その７）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その８）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その９）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１０）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１１）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１２）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１３）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１４）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１５）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１６）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１７）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１８）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その１９）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２０）である。 本発明の第１の実施の形態に係る半導体装置の製造工程を示す図（その２１）である。 本発明の第２の実施の形態に係る半導体装置の断面図である。 本発明の第２の実施の形態の変形例に係る半導体装置の断面図である。 第１の電子部品、封止樹脂、パッド、及び多層配線構造体の実際の厚さの関係を説明するための図である。
以下、図面に基づいて本発明の実施の形態について説明する。
（第１の実施の形態）
図２は、本発明の第１の実施の形態に係る半導体装置の断面図である。
図２を参照するに、第１の実施の形態の半導体装置１０は、配線基板１１と、第１の電子部品１２と、封止樹脂１３，１５と、第２の電子部品１４とを有する。
配線基板１１は、多層配線構造体１７と、パッド２２とを有する。多層配線構造体１７は、積層体２１と、第１の外部接続用パッド２３と、第２の外部接続用パッド２４と、第１の配線パターン２６と、第２の配線パターン２７と、ソルダーレジスト層２８とを有する。
積層体２１は、封止樹脂１３の下面（第１の面）、電子部品１２に設けられた後述する電極パッド５６、及び電子部品１２に設けられた後述する電極パッド形成面１２Ｂに設けられている。封止樹脂１３と接触する積層体２１の上面（具体的には、後述する絶縁層３１の上面３１Ａ）の面積は、封止樹脂１３の下面１３Ｂの面積よりも大きくなるように構成されている。これにより、積層体２１の外周縁は、封止樹脂１３の外周縁よりも外側に配置されている。
積層体２１は、複数の絶縁層３１〜３３が積層された構成とされている。絶縁層３１は、第１の電子部品１２、封止樹脂１３、及びパッド２２と絶縁層３２との間に設けられている。絶縁層３１の上面３１Ａは、第１の電子部品１２の電極パッド形成面１２Ｂ、封止樹脂１３の下面１３Ｂ、パッド２２の下面と接触している。絶縁層３１の下面３１Ｂは、絶縁層３２の上面３２Ａと接触している。絶縁層３１は、複数の絶縁層３１〜３３のうち、最上層に配置された絶縁層である。絶縁層３１としては、例えば、感光性を有した絶縁樹脂（例えば、エポキシ樹脂）を用いることができる。絶縁層３１として感光性を有した絶縁樹脂を用いた場合、絶縁層３１の厚さは、例えば、３μｍとすることができる。
絶縁層３２は、絶縁層３３の上面３３Ａに設けられている。絶縁層３２としては、例えば、感光性を有した絶縁樹脂（例えば、エポキシ樹脂）を用いることができる。絶縁層３２として感光性を有した絶縁樹脂を用いた場合、絶縁層３２の厚さは、例えば、約５μｍとすることができる。
絶縁層３３は、絶縁層３２の下面３２Ｂに設けられている。絶縁層３３としては、例えば、感光性を有した絶縁樹脂（例えば、エポキシ樹脂）を用いることができる。絶縁層３３として感光性を有した絶縁樹脂を用いた場合、絶縁層３３の厚さは、例えば、約１０μｍとすることができる。
第１の外部接続用パッド２３は、第１の電子部品１２の下方に位置する部分の絶縁層３３の下面３３Ｂ（言い換えれば、絶縁層３３の下面３３Ｂの中央部）に設けられている。第１の外部接続用パッド２３は、第１の配線パターン２６と接続されている。第１の外部接続用パッド２３は、第１の配線パターン２６を介して、第１の電子部品１２と電気的に接続されている。第１の外部接続用パッド２３は、外部接続端子（図示せず）が配設される接続面２３Ａを有する。
第２の外部接続用パッド２４は、絶縁層３３の下面３３Ｂに設けられている。第２の外部接続用パッド２４は、第１の外部接続用パッド２３を囲むように、絶縁層３３の下面３３Ｂに配置されている。第２の外部接続用パッド２４は、第２の配線パターン２７と接続されている。第２の外部接続用パッド２４は、外部接続端子（図示せず）が配設される接続面２４Ａを有する。
第１及び第２の外部接続用パッド２３，２４は、半導体装置１０をマザーボード等の実装基板（図示せず）に接続する際、外部接続端子（図示せず）を介して、実装基板と電気的に接続されるパッドである。第１及び第２の外部接続用パッド２３，２４の材料としては、例えば、Ｃｕを用いることができる。
第１の配線パターン２６は、積層された複数の絶縁層３１〜３３に内設されており、ビア３５，３７，３９と、配線３６，３８とを有する。ビア３５は、第１の電子部品１２に設けられた後述する電極パッド５６と接触する部分の絶縁層３１を貫通するように配設されている。ビア３５の上端面（第１の接続面）は、電極パッド５６と直接接続されている。ビア３５は、第１の接続面に対応する部分の第１の配線パターン２６である。ビア３５の材料としては、例えば、Ｃｕを用いることができる。
このように、第１の電子部品１２に設けられた電極パッド５６と第１の配線パターン２６を構成するビア３５の上端面とを直接接続することにより、バンプを用いることなく、第１の電子部品と配線基板とを電気的に接続することが可能となるため、半導体装置１０の厚さ方向のサイズの小型化を図ることができる。
配線３６は、第１の金属層４１と、第２の金属層４２とを有する。第１の金属層４１は、絶縁層３１の下面３１Ｂ及びビア３５の下端面に設けられている。第１の金属層４１としては、例えば、Ｔｉ層を用いることができる。第１の金属層４１としてＴｉ層を用いた場合、第１の金属層４１の厚さは、例えば、０．０３μｍとすることができる。
第２の金属層４２は、第１の金属層４１の下面に設けられている。第２の金属層４２としては、例えば、Ｃｕ層を用いることができる。第２の金属層４２としてＣｕ層を用いた場合、第２の金属層４２の厚さは、例えば、３．０μｍとすることができる。
上記構成とされた配線３６は、ビア３５と接続されると共に、ビア３５を介して、第１の電子部品１２と電気的に接続されている。配線３６は、微細な配線である。配線３６の幅は、例えば、１〜５μｍとすることができる。
ビア３７は、配線３６と配線３８との間に位置する部分の絶縁層３２を貫通するように配設されている。ビア３７の上端は、配線３６（具体的には、配線３６を構成する第２の金属層４２の下面）と接続されている。これにより、ビア３７は、配線３６を介して、ビア３５と電気的に接続されている。ビア３７の材料としては、例えば、Ｃｕを用いることができる。
配線３８は、第１の金属層４４と、第２の金属層４５とを有する。第１の金属層４４は、絶縁層３２の下面３２Ｂ及びビア３７の下端面に設けられている。第１の金属層４４としては、例えば、Ｔｉ層を用いることができる。第１の金属層４４としてＴｉ層を用いた場合、第１の金属層４４の厚さは、例えば、０．０３μｍとすることができる。
第２の金属層４５は、第１の金属層４４の下面に設けられている。第２の金属層４５としては、例えば、Ｃｕ層を用いることができる。第２の金属層４５としてＣｕ層を用いた場合、第２の金属層４５の厚さは、例えば、３．０μｍとすることができる。
上記構成とされた配線３８は、ビア３７と接続されると共に、ビア３７を介して、配線３６と電気的に接続されている。配線３８は、配線３６よりも幅の広い配線である。配線３８の幅は、例えば、５〜１０μｍとすることができる。
ビア３９は、配線３８と第１の外部接続用パッド２３との間に位置する部分の絶縁層３３を貫通するように配設されている。ビア３９の上端は、配線３８（具体的には、配線３８を構成する第２の金属層４５の下面）と接続されている。ビア３９の下端面（第２の接続面）は、第１の外部接続用パッド２３と接続されている。これにより、ビア３９は、配線３８と第１の外部接続用パッド２３とを電気的に接続している。ビア３９の材料としては、例えば、Ｃｕを用いることができる。
上記構成とされた第１の配線パターン２６は、第１の電子部品１２と第１の外部接続用パッド２３とを電気的に接続している。
第２の配線パターン２７は、積層された複数の絶縁層３１〜３３に内設されており、ビア４８，５１，５３と、配線４９，５２とを有する。ビア４８は、パッド２２と接触する部分の絶縁層３１を貫通するように配設されている。ビア４８の上端は、パッド２２と接続されている。ビア４８の材料としては、例えば、Ｃｕを用いることができる。
配線４９は、第１の金属層４１と、第２の金属層４２とを有する。第１の金属層４１は、絶縁層３１の下面３１Ｂ及びビア４８の下端面に設けられている。第１の金属層４１としては、例えば、Ｔｉ層を用いることができる。第１の金属層４１としてＴｉ層を用いた場合、第１の金属層４１の厚さは、例えば、０．０３μｍとすることができる。
第２の金属層４２は、第１の金属層４１の下面に設けられている。第２の金属層４２としては、例えば、Ｃｕ層を用いることができる。第２の金属層４２としてＣｕ層を用いた場合、第２の金属層４２の厚さは、例えば、３．０μｍとすることができる。
上記構成とされた配線４９は、ビア４８と接続されると共に、ビア４８を介して、パッド２２と電気的に接続されている。配線４９は、微細な配線である。配線４９の幅は、例えば、１〜５μｍとすることができる。
ビア５１は、配線４９と配線５２との間に位置する部分の絶縁層３２を貫通するように配設されている。ビア５１の上端は、配線４９（具体的には、配線４９を構成する第２の金属層４２の下面）と接続されている。これにより、ビア５１は、配線４９を介して、ビア４８と電気的に接続されている。ビア５１の材料としては、例えば、Ｃｕを用いることができる。
配線５２は、第１の金属層４４と、第２の金属層４５とを有する。第１の金属層４４は、絶縁層３２の下面３２Ｂ及びビア５１の下端面に設けられている。第１の金属層４４としては、例えば、Ｔｉ層を用いることができる。第１の金属層４４としてＴｉ層を用いた場合、第１の金属層４４の厚さは、例えば、０．０３μｍとすることができる。
第２の金属層４５は、第１の金属層４４の下面に設けられている。第２の金属層４５としては、例えば、Ｃｕ層を用いることができる。第２の金属層４５としてＣｕ層を用いた場合、第２の金属層４５の厚さは、例えば、３．０μｍとすることができる。
上記構成とされた配線５２は、ビア５１と接続されると共に、ビア５１を介して、配線４９と電気的に接続されている。配線５２は、配線４９よりも幅の広い配線である。配線５２の幅は、例えば、５〜１０μｍとすることができる。
ビア５３は、配線５２と第２の外部接続用パッド２４との間に位置する部分の絶縁層３３を貫通するように配設されている。ビア５３の上端は、配線５２（具体的には、配線５２を構成する第２の金属層４５の下面）と接続されている。ビア５３の下端は、第２の外部接続用パッド２４と接続されている。これにより、ビア５３は、配線５２と第１の外部接続用パッド２３とを電気的に接続している。ビア５３の材料としては、例えば、Ｃｕを用いることができる。
上記構成とされた第２の配線パターン２７は、パッド２２と第２の外部接続用パッド２４とを電気的に接続している。また、第２の配線パターン２７は、パッド２２及び金属ワイヤ１６を介して、第２の電子部品１４と電気的に接続されている。
ソルダーレジスト層２８は、絶縁層３３の下面３３Ｂに設けられている。ソルダーレジスト層２８は、第１の外部接続用パッド２３の接続面２３Ａを露出する開口部２８Ａと、第２の外部接続用パッド２４の接続面２４Ａを露出する開口部２８Ｂとを有する。
パッド２２は、絶縁層３１の上面３１Ａ（積層体２１の第１の面）に複数設けられている。パッド２２は、封止樹脂１３を囲むように、絶縁層３１の上面３１Ａの外周部（封止樹脂１３の形成領域よりも外側に位置する部分の絶縁層３１の上面３１Ａ）に配置されている。パッド２２は、金属ワイヤ１６（例えば、Ａｕワイヤ）の一方の端部と接続されている。パッド２２は、金属ワイヤ１６を介して、第２の電子部品１４と電気的に接続されている。また、パッド２２は、第２の配線パターン２７と接続されている。これにより、パッド２２は、第２の電子部品１４と第２の配線パターン２７とを電気的に接続している。パッド２２の厚さは、封止樹脂１３と略等しい厚さとされている。パッド２２の形状は、例えば、柱状（例えば、円柱状）にすることができる。パッド２２の形状が円柱状の場合、パッド２２の直径は、例えば、１００〜３００μｍにすることができる。この場合、パッド２２の厚さは、例えば、２００〜３００μｍとすることができる。パッド２２の材料としては、例えば、Ｃｕを用いることができる。
第１の電子部品１２は、薄板化された電子部品である。第１の電子部品１２は、複数の電極パッド５６（第１の電極パッド）と、電極パッド５６が形成される電極パッド形成面１２Ｂと、電極パッド形成面１２Ｂの反対側に位置する背面１２Ａとを有する。
電極パッド５６は、平坦な面とされた接続面５６Ａを有する。第１の電子部品１２は、電極パッド５６に設けられた接続面５６Ａとビア３５の上端面（積層体２１の上面から露出された部分の第１の配線パターン２６）とが接触するように、絶縁層３１の上面３１Ａの中央部に配置されている。これにより、第１の電子部品１２の電極パッド５６は、複数の絶縁層３１〜３３に内設された第１の配線パターン２６（具体的には、ビア３５の上端）と直接接続されている。
このように、第１の電子部品１２の電極パッド５６と第１の配線パターン２６とを直接接続させることにより、バンプを介して、第１の電子部品１２の電極パッド５６と第１の配線パターン２６とを接続させた場合と比較して、半導体装置１０の厚さ方向のサイズの小型化を図ることができる。
第１の電子部品１２は、第１の配線パターン２６を介して、第１の外部接続用パッド２３と電気的に接続されている。第１の電子部品１２の背面１２Ａは、平坦な面とされている。第１の電子部品１２の背面１２Ａの面積は、背面１２Ａと対向する側の第２の電子部品１４の面１４Ａの面積よりも小さい。第１の電子部品１２の厚さは、封止樹脂１３の厚さと略等しい。第１の電子部品１２の厚さは、例えば、２００〜３００μｍとすることができる。
上記構成とされた第１の電子部品１２としては、例えば、ＣＰＵ用の半導体チップを用いることができる。
封止樹脂１３は、第１の電子部品１２の周囲（側面）を封止するように、絶縁層３１の上面３１Ａの中央部に設けられている。封止樹脂１３は、第１の電子部品１２の側面を囲むように配置されている。封止樹脂１３は、第１の電子部品１２の側面を封止している。封止樹脂１３の外周縁は、第２の電子部品１４の外周縁よりも外側に配置されている。封止樹脂１３の上面１３Ａ（第２の面）は、平坦な面とされており、第１の電子部品１２の背面１２Ａを露出している。封止樹脂１３の上面１３Ａは、第１の電子部品１２の背面１２Ａ及びパッド２２の上面２２Ａに対して略面一となるように構成されている。言い換えれば、封止樹脂１３の上面１３Ａ、第１の電子部品１２の背面１２Ａ、及びパッド２２の上面２２Ａは、同一平面上に配置されている。封止樹脂１３の上面１３Ａ及び第１の電子部品１２の背面１２Ａは、第１の電子部品１２と対向する面１４Ａの面積が第１の電子部品１２の背面１２Ａの面積よりも大きい第２の電子部品１４が接着される面である。
このように、第１の電子部品１２の周囲に第１の電子部品１２の側面を封止する封止樹脂１３を設け、封止樹脂１３の上面１３Ａと第１の電子部品１２の背面１２Ａ及びパッド２２の上面２２Ａとを略面一にすることにより、第１の電子部品１２の背面１２Ａ及び封止樹脂１３の上面１３Ａに、面方向のサイズが第１の電子部品１２よりも大きい第２の電子部品１４を安定して固定（搭載）することができる。
封止樹脂１３の下面１３Ｂ（第１の面）は、平坦な面とされており、第１の電子部品１２の電極パッド形成面１２Ｂを露出している。
上記構成とされた封止樹脂１３としては、例えば、モールド樹脂を用いることができる。モールド樹脂の材料としては、例えば、エポキシ樹脂を用いることができる。封止樹脂１３の厚さは、パッド２２及び第１の電子部品１２の厚さと略等しい。封止樹脂１３の厚さは、例えば、２００〜３００μｍとすることができる。
第２の電子部品１４は、第１の電子部品１２よりも面方向のサイズの大きい電子部品である。第２の電子部品１４は、複数の電極パッド５８を有する。第２の電子部品１４は、第２の電子部品１４の面１４Ａ（電極パッド５８が形成された側の面とは反対側に位置する第２の電子部品１４の面）に設けられた接着剤５９（例えば、ダイアタッチフィルム）を介して、第１の電子部品１２の背面１２Ａ及び封止樹脂１３の上面１３Ａに接着されている。電極パッド５８は、金属ワイヤ１６の他方の端部と接続されている。これにより、第２の電子部品１４は、金属ワイヤ１６を介して、配線基板１１と電気的に接続されている。
上記構成とされた第２の電子部品１４としては、例えば、メモリ用の半導体チップを用いることができる。
封止樹脂１５は、封止樹脂１３、第２の電子部品１４、金属ワイヤ１６、及びパッド２２を覆うように、絶縁層３１の上面３１Ａに設けられている。封止樹脂１５は、第２の電子部品１４及び金属ワイヤ１６を封止している。封止樹脂１５としては、例えば、モールド樹脂を用いることができる。モールド樹脂の材料としては、例えば、エポキシ樹脂を用いることができる。
本実施の形態の半導体装置によれば、第１の電子部品１２に設けられた電極パッド５６と第１の配線パターン２６を構成するビア３５の上端面とを直接接続すると共に、積層体２１に設けられたパッド２２の上面２２Ａ、第１の電子部品１２の背面１２Ａ、及び封止樹脂１３の上面１３Ａが略面一となるように構成することにより、バンプを用いることなく、第１の電子部品１２と配線基板１１とを電気的に接続することが可能となるため、半導体装置１０の厚さ方向のサイズの小型化を図ることができる。
また、第１の電子部品１２の周囲に第１の電子部品１２の側面を封止する封止樹脂１３を設け、封止樹脂１３の上面１３Ａ、第１の電子部品１２の背面１２Ａ、及びパッド２２の上面２２Ａが略面一となるように構成することにより、第１の電子部品１２の背面１２Ａ及び封止樹脂１３の上面１３Ａに、面方向のサイズが第１の電子部品１２よりも大きい第２の電子部品１４を安定して固定（接着）することができる。
図３は、本発明の第１の実施の形態の変形例に係る半導体装置の断面図である。図３において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図３を参照するに、第１の実施の形態の変形例に係る半導体装置６５は、第１の電子部品１２と、封止樹脂１３と、配線基板６６と、第２の電子部品６８と、内部接続端子６９と、アンダーフィル樹脂７１とを有する。
配線基板６６は、第１の実施の形態の半導体装置１０に設けられた配線基板１１の構成に、さらにソルダーレジスト層７２を設けた以外は、配線基板１１と同様に構成される。
ソルダーレジスト層７２は、絶縁層３１の上面３１Ａに設けられている。ソルダーレジスト層７２は、パッド２２の上面２２Ａを露出する開口部７４を有する。
第２の電子部品６８は、配線基板６６の上面側に配置されている。第２の電子部品６８は、内部接続端子６９と電気的に接続されている。第２の電子部品６８は、内部接続端子６９を介して、配線基板６６と電気的に接続（フリップチップ接続）されている。第２の電子部品６８としては、例えば、メモリ用の半導体チップを用いることができる。
内部接続端子６９は、開口部７４から露出された部分のパッド２２の上面２２Ａに設けられると共に、第２の電子部品６８と電気的に接続されている。内部接続端子６９としては、例えば、はんだバンプを用いることができる。
アンダーフィル樹脂７１は、第２の電子部品６８と配線基板６６との隙間を充填するように設けられている。
本実施の形態の変形例に係る半導体装置によれば、第１の電子部品１２に設けられた電極パッド５６と絶縁層３１の上面３１Ａから露出された部分の第１の配線パターン２６とを直接接続すると共に、第２の電子部品６８とパッド２２とをフリップチップ接続することにより、第２の電子部品６８とパッド２２とをワイヤボンディング接続した場合と比較して、半導体装置６５の厚さ方向のサイズの小型化を図ることができる。
なお、第２の電子部品６８の代わりに、他の半導体装置（図示せず）、或いは配線基板（図示せず）を設けると共に、内部接続端子６９を介して、他の半導体装置（図示せず）、或いは配線基板（図示せず）とパッド２２とを電気的に接続してもよい。この場合、内部接続端子６９としては、例えば、はんだボールを用いることができる。
図４〜図２４は、本発明の第１の実施の形態に係る半導体装置の製造工程を示す図である。図４〜図２４において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図４〜図２４を参照して、第１の実施の形態の半導体装置１０の製造方法について説明する。始めに、図４に示す工程では、支持体７７の下面７７Ａ（第１の面）を覆う金属膜７８を形成する。支持体７７としては、例えば、樹脂基板（例えば、ガラスエポキシ基板）、金属板（例えば、ＳＵＳ板）、ガラス板、シリコン基板等を用いることができる。支持体７７としてシリコン基板を用いる場合、支持体７７の厚さは、例えば、５００〜１０００μｍとすることができる。なお、以下の説明では、支持体７７としてシリコン基板を用いた場合を例に挙げて説明する。
金属膜７８は、パッド２２の母材となる膜である。金属膜７８の下面７８Ｂは、平坦な面とされている。金属膜の厚さは、第１の電子部品１２の厚さと略等しくなるように構成されている。金属膜７８としては、例えば、Ｃｕ膜（例えば、厚さ５００μｍ）を用いることができる。金属膜７８としてＣｕ膜を用いる場合、金属膜７８は、例えば、めっき法により形成することができる。具体的には、例えば、支持体７７の下面７７Ａに、無電解めっき法により、無電解Ｃｕ膜を形成し、その後、無電解Ｃｕ膜を給電層とする電解めっき法により、無電解Ｃｕめっき膜の下面に電解Ｃｕめっき膜を形成する。
なお、金属膜７８は、例えば、Ｃｕ箔等の金属箔や金属板（Ｃｕ板）の接着（接着剤を用いた接着）により形成してもよい。
次いで、図５に示す工程では、第１の電子部品１２の配設領域及び封止樹脂１３の形成領域に対応する部分の金属膜７８をエッチングすることで、金属膜７８に貫通部８１を形成する（図４及び図５に示す工程が、「金属膜形成工程」に相当する工程である。）。
具体的には、例えば、図４に示す金属膜７８の下面７８Ｂに、金属膜７８の下面７８Ｂを露出する開口部を有したレジスト膜（図示せず）を形成し、このレジスト膜をマスクとするウエットエッチング（或いは、ドライエッチング）により、貫通部８１を形成する。
次いで、図６に示す工程では、貫通部８１により露出された部分の支持体７７の下面７７Ａに、金属膜７８の厚さと略等しい厚さを有する第１の電子部品１２を接着する（第１の電子部品接着工程）。
このとき、金属膜７８の下面７８Ｂと第１の電子部品１２に設けられた電極パッド形成面１２Ｂとが略面一となるように、支持体７７の下面７７Ａに第１の電子部品１２を接着する。第１の電子部品１２の接着には、例えば、ダイアタッチフィルム（図示せず）を用いることができる。この段階での第１の電子部品１２は、薄板化されていない。この段階での第１の電子部品１２の厚さは、例えば、５００μｍとすることができる。
次いで、図７に示す工程では、貫通部８１に第１の電子部品１２を封止すると共に、第１の電子部品１２に設けられた電極パッド形成面１２Ｂ及び金属膜７８の下面７８Ｂと略面一とされた下面１３Ｂを有する封止樹脂１３を形成する（封止樹脂形成工程）。
このとき、封止樹脂１３は、第１の電子部品１２が配置された貫通部８１を充填すると共に、電極パッド５６及び電極パッド形成面１２Ｂを露出するように形成する。封止樹脂１３の下面１３Ｂは、平坦な面とされている。封止樹脂１３は、例えば、金型を用いた圧縮成形法により形成することができる。なお、平坦性を得ることが可能な場合、封止樹脂１３は、例えば、樹脂のポッティングにより形成してもよい。
封止樹脂１３の材料としては、例えば、エポキシ樹脂を用いることができる。封止樹脂１３の厚さは、図７に示す第１の電子部品１２の厚さ及び金属膜７８の厚さと略等しい。この段階での封止樹脂１３の厚さは、例えば、５００μｍとすることができる。
次いで、図８に示す工程では、電極パッド形成面１２Ｂ、電極パッド５６、金属膜７８の下面７８Ｂ、及び封止樹脂１３の下面１３Ｂに、電極パッド５６を埋設するよう絶縁層３１を形成する。絶縁層３１は、例えば、電極パッド５６の接続面５６Ａ、金属膜７８の下面７８Ｂ、及び封止樹脂１３の下面１３Ｂに、感光性樹脂フィルム（例えば、エポキシ樹脂よりなる樹脂フィルム）をラミネートすることで形成することができる。絶縁層３１の厚さは、例えば、３μｍとすることができる。
次いで、図９に示す工程では、絶縁層３１の下面３１Ｂ側から絶縁層３１に、接続面５６Ａを露出する開口部８３、及び金属膜７８の下面７８Ｂを露出する開口部８４を形成する。開口部８３は、接続面５６Ａが底面となるように、ビア３５の形成領域に対応する部分の絶縁層３１に形成する。開口部８４は、金属膜７８の下面７８Ｂが底面となるように、ビア４８の形成領域に対応する部分の絶縁層３１に形成する。具体的には、絶縁層３１が感光性樹脂の場合、例えば、開口部８３，８４の形成領域に対応する部分の絶縁層３１の下面３１Ｂを露出する開口部を有したフォトマスクを介して、絶縁層３１の下面３１Ｂを露光し、次いで、絶縁層３１を現像処理することで形成できる。
なお、開口部８３，８４を有した絶縁層３１は、上記以外の方法により形成してもよい。具体的には、開口部８３，８４を有した絶縁層３１は、例えば、感光性樹脂ではないポリイミド樹脂やエポキシ樹脂を用いて、開口部８３，８４の形成領域に対応する部分のポリイミド樹脂又はエポキシ樹脂をレーザ加工することで形成してもよい。
次いで、図１０に示す工程では、開口部８３を充填すると共に、第１の電子部品１２に設けられた電極パッド５６（具体的には、電極パッド５６の接続面５６Ａ）と直接接続されたビア３５と、開口部８４を充填すると共に、金属膜７８と接続されたビア４８とを形成する。ビア３５の上端面（第１の接続面）は、電極パッド５６の接続面５６Ａと直接接続されている。
このように、第１の電子部品１２の電極パッド５６とビア３５（第１の配線パターン２６の構成要素の１つ）とを直接接続させることにより、バンプを介して、第１の電子部品１２の電極パッド５６と第１の配線パターン２６とを接続させた場合と比較して、半導体装置１０の厚さ方向のサイズの小型化を図ることができる。
また、ビア３５，４８は、ビア３５，４８の下面３５Ａ，４８Ａが絶縁層３１の下面３１Ｂと略面一となるように形成する。ビア３５，４８の材料としては、例えば、Ｃｕを用いることができる。
具体的には、例えば、図９に示す構造体の下面側（開口部８３，８４の側壁及び底面も含む）を覆うように、無電解めっき法により無電解Ｃｕめっき膜を形成し、次いで、無電解めっき膜を給電層とする電解めっき法により、電解Ｃｕめっき膜を形成し、その後、ＣＭＰにより、絶縁層３１の下面３１Ｂから突出した不要な無電解Ｃｕめっき膜及び電解Ｃｕめっき膜を除去することで、絶縁層３１の下面３１Ｂと略面一となるように配置された下面３５Ａ，４８Ａを有するビア３５，４８を形成する。
次いで、図１１に示す工程では、絶縁層３１の下面３１Ｂ及びビア３５の下面３５Ａに第１及び第２の金属層４１，４２よりなる配線３６を形成すると共に、絶縁層３１の下面３１Ｂ及びビア４８の下面４８Ａに第１及び第２の金属層４１，４２よりなる配線４９を形成する。配線３６，４９は、微細な配線であり、その配線幅は、例えば、１〜５μｍとすることができる。第１の金属層４１としては、例えば、Ｔｉ層（例えば、厚さ０．０３μｍ）を用いることができる。第２の金属層４２としては、例えば、Ｃｕ層（例えば、厚さ３．０μｍ）を用いることができる。
具体的には、配線３６，４９は、例えば、スパッタ法により、図１０に示す構造体の下面を覆うＴｉ層（例えば、厚さ０．０３μｍ）を形成し、次いで、Ｔｉ層の下面に配線３６，４９の形成領域に対応する部分に開口部を有しためっき用レジスト膜を形成し、次いで、Ｔｉ層を給電層とする電解めっき法により、めっき用レジスト膜の開口部から露出された部分のＴｉ層の下面にＣｕ層（例えば、厚さ３．０μｍ）を形成し、次いで、めっき用レジスト膜を除去し、その後、エッチングによりＣｕ層が形成されていない部分のＴｉ層を除去することで形成できる。
次いで、図１２に示す工程では、絶縁層３１の下面３１Ｂに、配線３６，４９を覆う絶縁層３２を形成する。絶縁層３２としては、例えば、感光性樹脂（例えば、エポキシ樹脂）を用いることができる。絶縁層３２の厚さは、例えば、５〜６μｍとすることができる。絶縁層３２は、先に説明した図８に示す工程と同様な処理を行うことで形成することができる。
次いで、図１３に示す工程では、絶縁層３２の下面３２Ｂ側から絶縁層３２に、配線３６を構成する第２の金属層４２を露出する開口部８６、及び配線４９を構成する第２の金属層４２を露出する開口部８７を形成する。具体的には、先に説明した図９に示す工程と同様な処理を行うことで、開口部８６，８７を形成する。
なお、開口部８６，８７を有した絶縁層３２は、上記以外の方法により形成してもよい。具体的には、開口部８６，８７を有した絶縁層３２は、例えば、感光性樹脂ではないポリイミド樹脂やエポキシ樹脂を用いて、開口部８６，８７の形成領域に対応する部分のポリイミド樹脂又はエポキシ樹脂をレーザ加工することで形成してもよい。
次いで、図１４に示す工程では、開口部８６を充填すると共に，配線３６と電気的に接続されたビア３７と、開口部８７を充填すると共に、配線４９と電気的に接続されたビア５１とを形成する。このとき、ビア３７，５１は、ビア３７，５１の下面３７Ａ，５１Ａが絶縁層３２の下面３２Ｂと略面一となるように形成する。ビア３７，５１の材料としては、例えば、Ｃｕを用いることができる。ビア３７，５１は、例えば、先に説明した図１０に示す工程と同様な処理を行うことで形成できる。
次いで、図１５に示す工程では、絶縁層３２の下面３２Ｂ及びビア３７の下面３７Ａに第１及び第２の金属層４４，４５よりなる配線３８を形成すると共に、絶縁層３２の下面３２Ｂ及びビア５１の下面５１Ａに第１及び第２の金属層４４，４５よりなる配線５２を形成する。配線３８，５２は、配線３６，４９よりも幅広な配線である。配線３８，５２の配線幅は、例えば、１０μｍとすることができる。第１の金属層４４としては、例えば、Ｔｉ層（例えば、厚さ０．０３μｍ）を用いることができる。第２の金属層４５としては、例えば、Ｃｕ層（例えば、厚さ３．０μｍ）を用いることができる。配線３８，５２は、例えば、先に説明した図１１に示す工程と同様な処理を行うことで形成できる。
次いで、図１６に示す工程では、先に説明した図８及び図９に示す工程と同様な処理を行うことで、図１５に示す構造体の下面側に、配線３８を構成する第２の金属層４５を露出する開口部９１、及び配線５２を構成する第２の金属層４５を露出する開口部９２を有した絶縁層３３を形成する。これにより、積層された複数の絶縁層３１〜３３により構成された積層体２１が形成される。絶縁層３３としては、例えば、感光性樹脂（例えば、エポキシ樹脂）を用いることができる。絶縁層３３の厚さは、例えば、約１０μｍとすることができる。
なお、開口９１，９２を有した絶縁層３３は、上記以外の方法により形成してもよい。具体的には、開口部９１，９２を有した絶縁層３３は、例えば、感光性樹脂ではないポリイミド樹脂やエポキシ樹脂を用いて、開口部９１，９２の形成領域に対応する部分のポリイミド樹脂又はエポキシ樹脂をレーザ加工することで形成してもよい。
次いで、図１７に示す工程では、配線３８を構成する第２の金属層４５と接続され、開口部９１を充填するビア３９と、絶縁層３３の下面３３Ｂに配置され、ビア３９と一体的に構成された第１の外部接続用パッド２３と、配線５２を構成する第２の金属層４５と接続され、開口部９２を充填するビア５３と、絶縁層３３の下面３３Ｂに配置され、ビア５３と一体的に構成された第２の外部接続用パッド２４とを同時に形成する。具体的には、ビア３９，５３、第１の外部接続用パッド２３、及び第２の外部接続用パッド２４は、例えば、セミアディティブ法により形成することができる。
これにより、ビア３５，３７，３９、及び配線３６，３８を有すると共に、電極パッド５６及び第１の外部接続用パッド２３と接続された第１の配線パターン２６と、ビア４８，５１，５３、及び配線４９，５２を有すると共に、金属膜７８及び第２の外部接続用パッド２４と接続された第２の配線パターン２７とが形成される。ビア３９，５３、第１の外部接続用パッド２３、及び第２の外部接続用パッド２４の材料としては、例えば、Ｃｕを用いることができる。
次いで、図１８に示す工程では、絶縁層３３の下面３３Ｂに、第１の外部接続用パッド２３の接続面２３Ａを露出する開口部２８Ａ、及び第２の外部接続用パッド２４の接続面２４Ａを露出する開口部２８Ｂを有したソルダーレジスト層２８を形成する。これにより、積層体２１、第１及び第２の外部接続用パッド２３，２４、第１及び第２の配線パターン２６，２７、及びソルダーレジスト層２８を備えた多層配線構造体１７が形成される。なお、図８〜図１８に示す工程が、「多層配線構造体形成工程」に相当する工程である。
次いで、図１９に示す工程では、図１８に示す支持体７７を除去する（支持体除去工程）。具体的には、支持体７７がシリコン基板の場合、支持体７７の除去は、例えば、第１の電子部品１２、封止樹脂１３、及び金属膜７８から支持体７７を機械的に剥がすことで行う。
次いで、図２０に示す工程では、図１９に示す構造体の上面側（言い換えれば、第１の電子部品１２、封止樹脂１３、及び金属膜７８の背面１２Ａ，１３Ａ，７８Ａ側）から、図１９に示す第１の電子部品１２、封止樹脂１３、及び金属膜７８を研削することにより、第１の電子部品１２を薄板化する（第１の電子部品１２の厚さを薄くする）と共に、封止樹脂１３及び金属膜７８の厚さを薄くする（研削工程）。具体的には、例えば、バックサイドグラインダを用いることにより、第１の電子部品１２、封止樹脂１３、及び金属膜７８の研削を行う。
このように、多層配線構造体１７に形成された第１の電子部品１２、封止樹脂１３、及び金属膜７８を研削して、第１の電子部品１２、封止樹脂１３、及び金属膜７８の厚さを薄くすることにより、半導体装置１０の厚さ方向のサイズの小型化を図ることができる。
上記研削工程では、研削後の第１の電子部品１２、封止樹脂１３、及び金属膜７８の厚さが略等しくなるように研削を行う。言い換えれば、研削後の第１の電子部品１２の背面１２Ａ、封止樹脂１３の上面１３Ａ、及び金属膜７８の上面７８Ａが、略面一となるように研削を行う。また、上記研削工程では、研削後の第１の電子部品１２の背面１２Ａ、封止樹脂１３の上面１３Ａ、及び金属膜７８の上面７８Ａが平坦な面となるように研削を行う。研削後の第１の電子部品１２、封止樹脂１３、及び金属膜７８の厚さは、例えば、３００μｍとすることができる。
次いで、図２１に示す工程では、金属膜７８の上面７８Ａに、パッド２２の形成領域に対応する部分の金属膜７８の上面７８Ａを覆うレジスト膜９５を形成する。
次いで、図２２に示す工程では、レジスト膜９５をマスクとするエッチング（例えば、異方性エッチング）により、レジスト膜９５に覆われていない部分の金属膜７８（図２１参照）を除去することで、第２の配線パターン２７と接続されたパッド２２を形成する。
パッド２２の上面２２Ａは、研削加工された第１の電子部品１２の背面１２Ａ及び封止樹脂１３の上面１３Ａと略面一とされている。パッド２２の形状は、例えば、柱状（例えば、円柱状）にすることができる。パッド２２の形状が円柱状の場合、パッド２２の直径は、例えば、１００〜３００μｍにすることができる。この場合、パッド２２の厚さは、例えば、２００〜３００μｍとすることができる。パッド２２の材料としては、例えば、Ｃｕを用いることができる。なお、図２１及び図２２に示す工程が「パッド形成工程」に相当する工程である。
また、パッド２２の表面に、例えば、無電解めっき法により、Ｎｉめっき層と、Ａｕめっき層とを順次積層させることで、Ｎｉ／Ａｕ積層膜よりなる保護層を形成してもよい。
次いで、図２３に示す工程では、図２２に示すレジスト膜９５を除去する。次いで、図２４に示す工程では、接着剤５９により、第２の電子部品１４の面１４Ａ（電極パッド５８が形成された側の面とは反対側に位置する第２の電子部品１４の面）と第１の電子部品１２の背面１２Ａ及び封止樹脂１３の上面１３Ａとを接着し、その後、第２の電子部品１４に設けられた電極パッド５８とパッド２２とを接続する金属ワイヤ１６（例えば、Ａｕワイヤ）を形成することで、配線基板１１に第２の電子部品１４をワイヤボンディング接続する（第２の電子部品実装工程）。
第２の電子部品１４は、第１の電子部品１２よりも面方向のサイズの大きい電子部品である。第２の電子部品１４としては、例えば、メモリ用の半導体チップを用いることができる。
このように、研削工程後の封止樹脂１３の上面１３Ａ、第１の電子部品１２の背面１２Ａ、及びパッド２２の上面２２Ａを略面一にすると共に、第１の電子部品１２の背面１２Ａ及び封止樹脂１３の上面１３Ａに第２の電子部品１４を接着することにより、第２の電子部品１４の面方向のサイズが第１の電子部品１２の面方向のサイズよりも大きい場合でも、第１の電子部品１２及び封止樹脂１３と対向する側の第２の電子部品１４の面１４Ａ全体と第１の電子部品１２の背面１２Ａ及び封止樹脂１３の上面１３Ａとを接着することが可能となるため、第１の電子部品１２上に第１の電子部品１２よりも面方向のサイズが大きい第２の電子部品１４を安定して固定することができる。
本実施の形態の半導体装置の製造方法によれば、支持体７７の下面７７Ａに、支持体７７の下面７７Ａを露出する貫通部８１を有すると共に、第１の電子部品１２と略等しい厚さを有した金属膜７８を形成し、次いで、電極パッド５６の接続面５６Ａと金属膜７８の下面７８Ｂとが略面一となるように、貫通部８１により露出された部分の支持体７７の下面７７Ａに、第１の電子部品１２を接着し、次いで、貫通部８１に第１の電子部品２２を封止すると共に、電極パッド５６の接続面５６Ａ及び金属膜７８の下面７８Ｂと略面一とされた下面１３Ｂを有する封止樹脂１３を形成し、電極パッド５６の接続面５６Ａ、金属膜７８の下面７８Ａ、及び封止樹脂１３の下面１３Ｂに、多層配線構造体１７を形成し、その後、支持体７７を除去すると共に、多層配線構造体形成工程において、電極パッド５６の接続面５６Ａと第１の配線パターン２６とが直接接続されるように、第１の配線パターン２６を形成することにより、第１の電子部品１２と配線基板１１とを電気的に接続するバンプが不要となるため、半導体装置１０の厚さ方向のサイズの小型化を図ることができる。
また、研削工程後、金属膜７８をパターニングしてパッド２２を形成し、その後、第１の電子部品１２の背面１２Ａ及び封止樹脂１３の上面１３Ａに、第２の電子部品１４を接着し、第２の電子部品１４の電極パッド５８とパッド２２とをワイヤボンディング接続することにより、第２の電子部品１４の面方向のサイズが第１の電子部品１２の面方向のサイズよりも大きい場合でも、第２の電子部品１４の面１４Ａ全体と第１の電子部品１２の背面１２Ａ及び封止樹脂１３の上面１３Ａとを接着することが可能となるため、第１の電子部品１２上に第２の電子部品１４を安定して固定することができる。
なお、先に説明した図４〜図１８に示す工程では、説明の便宜上（図２に示す半導体装置１０の上下方向の向きが製造工程時に上下反転しないように）、支持体７７の下面７７Ａに多層配線構造体１７が形成されるように図示したが、実際には、支持体７７の下面７７Ａを上方に向けた状態（言い換えれば、図４〜図１８に示す構造体を上下反転させた状態）で、支持体７７の下面７７Ａに多層配線構造体１７を形成する。よって、図４〜図１８に示す構造体を上下反転させた状態で半導体装置１０を作成する場合（実際に半導体装置１０を製造する場合）、支持体７７の下面７７Ａは支持体７７の上面となり、金属膜７８の下面７８Ｂは金属膜７８の上面となり、封止樹脂１３の下面１３Ｂは封止樹脂１３の上面となる。
また、第１の実施の形態の半導体装置１０の構成から、封止樹脂１５、第２の電子部品１４、金属ワイヤ１６、接着剤５９を除いた構造体（図２３，図２７に示す構造体）も、半導体装置の製品形態として成立する。
また、第１の実施の形態の変形例に係る半導体装置６５の構成から、第２の電子部品６８、アンダーフィル樹脂７１、内部接続端子６９を除いた構造体も、半導体装置の製品形態として成立する。
また、第１の実施の形態の変形例に係る半導体装置６５を製造する場合、図２３に示す工程後、ソルダーレジスト層７２を絶縁層３１の上面３１Ａ上に形成し、その後、第１の電子部品６８を搭載する。
（第２の実施の形態）
図２５は、本発明の第２の実施の形態に係る半導体装置の断面図である。図２５において、第１の実施の形態の半導体装置１０と同一構成部分には同一符号を付す。
図２５を参照するに、第２の実施の形態の半導体装置１００は、第１の実施の形態の半導体装置１０に設けられた第１の電子部品１２を複数設けた以外は、半導体装置１０と同様に構成される。
複数の第１の電子部品１２は、絶縁層３１の上面３１Ａに配置されている。複数の第１の電子部品１２に設けられた電極パッド５６は、それぞれビア３５の上端と直接接続されている。
封止樹脂１３は、複数の第１の電子部品１２の側面、及び複数の第１の電子部品１２間に配置されている。封止樹脂１３の上面１３Ａは、複数の第１の電子部品１２の背面１２Ａと略面一となるように配置されている。
第２の電子部品１４は、接着剤５９により、複数の第１の電子部品１２の背面１２Ａ及び封止樹脂１３の上面１３Ａに接着されている。
上記構成とされた第２の実施の形態の半導体装置１００は、第１の実施の形態の半導体装置１０と同様な効果を得ることができる。
また、第２の実施の形態の半導体装置１００は、第１の実施の形態の半導体装置１０と同様な手法により製造することができ、第１の実施の形態の半導体装置１０の製造方法と同様な効果を得ることができる。
図２６は、本発明の第２の実施の形態の変形例に係る半導体装置の断面図である。図２６において、第２の実施の形態の半導体装置１００と同一構成部分には同一符号を付す。
図２６を参照するに、第２の実施の形態の変形例に係る半導体装置１１０は、複数の第１の電子部品１２と、封止樹脂１３と、配線基板１０１と、第２の電子部品６８と、内部接続端子６９と、アンダーフィル樹脂７１とを有する。
配線基板１０１は、第２の実施の形態の半導体装置１００に設けられた配線基板１１の構成に、さらにソルダーレジスト層７２を設けた以外は、配線基板１１と同様に構成される。
ソルダーレジスト層７２は、絶縁層３１の上面３１Ａに設けられている。ソルダーレジスト層７２は、パッド２２の上面２２Ａを露出する開口部７４を有する。
第２の電子部品６８は、配線基板１０１の上面側に配置されている。第２の電子部品６８は、内部接続端子６９と電気的に接続されている。第２の電子部品６８は、内部接続端子６９を介して、配線基板１０１と電気的に接続（フリップチップ接続）されている。第２の電子部品６８としては、例えば、メモリ用の半導体チップを用いることができる。
内部接続端子６９は、開口部７４から露出された部分のパッド２２の上面２２Ａに設けられると共に、第２の電子部品６８と電気的に接続されている。内部接続端子６９としては、例えば、はんだバンプを用いることができる。
アンダーフィル樹脂７１は、第２の電子部品６８と配線基板１０１との隙間を充填するように設けられている。
本実施の形態の変形例に係る半導体装置によれば、第１の電子部品１２に設けられた電極パッド５６と絶縁層３１の上面３１Ａから露出された部分の第１の配線パターン２６とを直接接続すると共に、第２の電子部品６８とパッド２２とをフリップチップ接続することにより、第２の電子部品６８とパッド２２とをワイヤボンディング接続した場合と比較して、半導体装置１１０の厚さ方向のサイズの小型化を図ることができる。
なお、第２の電子部品６８の代わりに、他の半導体装置（図示せず）、或いは配線基板（図示せず）を設けると共に、内部接続端子６９を介して、他の半導体装置（図示せず）、或いは配線基板（図示せず）とパッド２２とを電気的に接続してもよい。この場合、内部接続端子６９としては、例えば、はんだボールを用いることができる。
以上、本発明の好ましい実施の形態について詳述したが、本発明はかかる特定の実施の形態に限定されるものではなく、特許請求の範囲内に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
図２７は、第１の電子部品、封止樹脂、パッド、及び多層配線構造体の実際の厚さの関係を説明するための図である。
なお、先に説明した図２〜図２６では、多層配線構造体１７の構成を詳細に図示して説明したため、図２〜図２６に示す第１の電子部品１２、封止樹脂１３、パッド２２、及び多層配線構造体１７の厚さの関係と、第１の電子部品１２、封止樹脂１３、パッド２２、及び多層配線構造体１７の実際の厚さの関係とが異なっている。言い換えれば、図２〜図２６では、多層配線構造体１７の厚さが、第１の電子部品１２の厚さ、封止樹脂１３の厚さ、及びパッド２２の厚さよりも厚くなっているが、実際には、図２７に示すように、多層配線構造体１７の厚さ（例えば、２０〜３０μｍ）は、第１の電子部品１２の厚さ（例えば、２００〜３００μｍ）、封止樹脂１３の厚さ（例えば、２００〜３００μｍ）、及びパッド２２の厚さ（例えば、２００〜３００μｍ）よりもかなり薄くなるように構成されている。また、多層配線構造体１７は、第１の電子部品１２の電極パッド形成面１２Ｂ、封止樹脂１３の下面１３Ｂ、パッド２２の下面に、層状又は膜状に形成されている。
１０，６５，１００，１１０ 半導体装置
１１，６６，１０１ 配線基板
１２ 第１の電子部品
１２Ａ 背面
１２Ｂ 電極パッド形成面
１３，１５ 封止樹脂
１３Ａ，２２Ａ，３１Ａ，３２Ａ，３３Ａ，７８Ａ 上面
１３Ｂ，３１Ｂ，３２Ｂ，３３Ｂ，３５Ａ，３７Ａ，５１Ａ，４８Ａ，７７Ａ，７８Ｂ 下面
１４，６８ 第２の電子部品
１４Ａ 面
１６ 金属ワイヤ
１７ 多層配線構造体
２１ 積層体
２２ パッド
２３ 第１の外部接続用パッド
２３Ａ，２４Ａ 接続面
２４ 第２の外部接続用パッド
２６ 第１の配線パターン
２７ 第２の配線パターン
２８，７２ ソルダーレジスト層
２８Ａ，２８Ｂ，７４，８３，８４，８６，８７，９１，９２ 開口部
３１〜３３ 絶縁層
３５，３７，３９，４８，５１，５３ ビア
３６，３８，４９，５２ 配線
４１，４４ 第１の金属層
４２，４５ 第２の金属層
５６，５８ 電極パッド
５６Ａ 接続面
５９ 接着剤
６９ 内部接続端子
７１ アンダーフィル樹脂
７７ 支持体
７８ 金属膜
８１ 貫通部
９５ レジスト膜

Claims (9)

  1. 第１の電極パッドが設けられた電極パッド形成面、及び該電極パッド形成面の反対側に位置する背面を有する第１の電子部品と、
    前記電極パッド形成面を露出する第１の面、及び前記背面を露出する第２の面を有し、前記第１の電子部品の側面を封止する封止樹脂と、
    積層された複数の絶縁層と配線パターンにより構成され、前記封止樹脂の第１の面、及び前記電極パッド形成面に上面が接するように形成され、外周縁が前記封止樹脂の外周縁よりも外側に位置する多層配線構造体と、
    前記封止樹脂の外周縁より外側に位置する前記多層配線構造体の上面に形成されたパッドと、を備え、
    前記配線パターンが、前記第１の電極パッドに接続された第１の配線パターンと、前記パッドに接続された第２の配線パターンとを有する半導体装置。
  2. 前記第１の電極パッドに接続される前記第１の配線パターン部分は、前記多層配線構造体の上面を構成する絶縁層を貫通するビアであり、
    前記ビアが、前記第１の電極パッドに直接接続されている請求項１記載の半導体装置。
  3. 前記封止樹脂の第２の面を前記第１の電子部品の背面と略面一にした請求項１または２記載の半導体装置。
  4. 前記第１の電子部品の背面及び前記封止樹脂の第２の面上に、第２の電極パッドを有し、該第２の電極パッドが前記パッドと電気的に接続される第２の電子部品を設けた請求項１ないし３のうち、いずれか１項記載の半導体装置。
  5. 支持体の第１の面に、前記支持体の第１の面を露出する貫通部を有する金属膜を形成する金属膜形成工程と、
    第１の電極パッドが設けられた電極パッド形成面、及び該電極パッド形成面の反対側に位置する背面を有する前記第１の電子部品を、前記貫通部より露出された前記支持体の第１の面に、前記背面を接着して搭載する第１の電子部品搭載工程と、
    前記貫通部内に前記第１の電子部品を封止する封止樹脂を形成する封止樹脂形成工程と、
    前記電極パッド形成面、前記金属膜、及び前記封止樹脂上に積層された複数の絶縁層と配線パターンを有し、外周縁が前記封止樹脂の外周縁よりも外側に位置する多層配線構造体を形成する多層配線構造体形成工程と、
    前記多層配線構造体形成工程後、前記支持体を除去する支持体除去工程と、
    前記支持体除去工程後、前記金属膜をパターニングしてパッドを形成するパッド形成工程と、を含み、
    前記多層配線構造体形成工程では、前記第１の電極パッドに接続される第１の配線パターンを形成すると共に、前記パッドに接続される第２の配線パターンを形成する半導体装置の製造方法。
  6. 前記支持体除去工程と前記パッド形成工程との間に、前記支持体が配置されていた側から前記第１の電子部品、前記金属膜、及び前記封止樹脂を研削して、前記第１の電子部品、前記金属膜、及び前記封止樹脂の厚さを薄くする研削工程を設けた請求項５記載の半導体装置の製造方法。
  7. 前記第１の電極パッド、前記電極パッド形成面、前記金属膜の下面、及び前記封止樹脂の下面と接触する側の面とは反対側に位置する前記多層配線構造体の面に、前記第１の配線パターン及び前記第２の配線パターンと接続される外部接続用パッドを形成する外部接続用パッド形成工程を設けた請求項５または６記載の半導体装置の製造方法。
  8. 前記パッド形成工程後、前記第１の電子部品の背面及び前記封止樹脂の上面に、第２の電極パッドを有した第２の電子部品を搭載し、前記第２の電極パッドと前記パッドとを電気的に接続する第２の電子部品搭載工程をさらに設けた請求項５ないし７のうち、いずれか１項記載の半導体装置の製造方法。
  9. 前記多層配線構造体形成工程において、
    前記多層配線構造体の上面を構成する絶縁層を貫通するビアを形成し、
    前記ビアにより、前記第１の配線パターンと前記第１の電極パッドとを直接接続する請求項５ないし８のうち、いずれか１項記載の半導体装置の製造方法。
JP2009037305A 2009-02-20 2009-02-20 半導体装置及びその製造方法 Active JP5147755B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009037305A JP5147755B2 (ja) 2009-02-20 2009-02-20 半導体装置及びその製造方法
US12/704,709 US20100213605A1 (en) 2009-02-20 2010-02-12 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009037305A JP5147755B2 (ja) 2009-02-20 2009-02-20 半導体装置及びその製造方法

Publications (3)

Publication Number Publication Date
JP2010192781A JP2010192781A (ja) 2010-09-02
JP2010192781A5 JP2010192781A5 (ja) 2012-03-01
JP5147755B2 true JP5147755B2 (ja) 2013-02-20

Family

ID=42630257

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009037305A Active JP5147755B2 (ja) 2009-02-20 2009-02-20 半導体装置及びその製造方法

Country Status (2)

Country Link
US (1) US20100213605A1 (ja)
JP (1) JP5147755B2 (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI436470B (zh) * 2009-09-30 2014-05-01 Advanced Semiconductor Eng 封裝製程及封裝結構
JP5826532B2 (ja) * 2010-07-15 2015-12-02 新光電気工業株式会社 半導体装置及びその製造方法
US8581421B2 (en) * 2010-12-20 2013-11-12 Shinko Electric Industries Co., Ltd. Semiconductor package manufacturing method and semiconductor package
JP5864180B2 (ja) * 2011-09-21 2016-02-17 新光電気工業株式会社 半導体パッケージ及びその製造方法
US9576873B2 (en) * 2011-12-14 2017-02-21 STATS ChipPAC Pte. Ltd. Integrated circuit packaging system with routable trace and method of manufacture thereof
JP5994484B2 (ja) * 2012-08-24 2016-09-21 イビデン株式会社 プリント配線板
JP6133227B2 (ja) * 2014-03-27 2017-05-24 新光電気工業株式会社 配線基板及びその製造方法
US9775246B2 (en) * 2015-08-07 2017-09-26 Unimicron Technology Corp. Circuit board and manufacturing method thereof
KR101809521B1 (ko) * 2015-09-04 2017-12-18 주식회사 네패스 반도체 패키지 및 그 제조방법

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6215193B1 (en) * 1999-04-21 2001-04-10 Advanced Semiconductor Engineering, Inc. Multichip modules and manufacturing method therefor
US6337226B1 (en) * 2000-02-16 2002-01-08 Advanced Micro Devices, Inc. Semiconductor package with supported overhanging upper die
JP3581086B2 (ja) * 2000-09-07 2004-10-27 松下電器産業株式会社 半導体装置
JP2002093831A (ja) * 2000-09-14 2002-03-29 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP4243922B2 (ja) * 2001-06-26 2009-03-25 イビデン株式会社 多層プリント配線板
JP2003299431A (ja) * 2002-04-08 2003-10-21 Hiroshi Sasaki 枝バリ仕掛け収納ケース
JP4076841B2 (ja) * 2002-11-07 2008-04-16 シャープ株式会社 半導体装置の製造方法
CA2455024A1 (en) * 2003-01-30 2004-07-30 Endicott Interconnect Technologies, Inc. Stacked chip electronic package having laminate carrier and method of making same
TWI286807B (en) * 2005-04-26 2007-09-11 Phoenix Prec Technology Corp Carrying structure of electronic component
JP2007123524A (ja) * 2005-10-27 2007-05-17 Shinko Electric Ind Co Ltd 電子部品内蔵基板
JP4984552B2 (ja) * 2006-01-30 2012-07-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP4899603B2 (ja) * 2006-04-13 2012-03-21 ソニー株式会社 三次元半導体パッケージ製造方法
US20080093726A1 (en) * 2006-10-23 2008-04-24 Francesco Preda Continuously Referencing Signals over Multiple Layers in Laminate Packages
KR100851072B1 (ko) * 2007-03-02 2008-08-12 삼성전기주식회사 전자 패키지 및 그 제조방법
TWI324819B (en) * 2007-03-09 2010-05-11 Advanced Semiconductor Eng Package substrate stripe, metal surface treatment method thereof and chip package structure
JP2008226945A (ja) * 2007-03-09 2008-09-25 Casio Comput Co Ltd 半導体装置およびその製造方法
TWI416673B (zh) * 2007-03-30 2013-11-21 Sumitomo Bakelite Co 覆晶半導體封裝用之接續構造、增層材料、密封樹脂組成物及電路基板
JP2009194079A (ja) * 2008-02-13 2009-08-27 Panasonic Corp 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
US7847415B2 (en) * 2008-07-18 2010-12-07 Qimonda Ag Method for manufacturing a multichip module assembly
US8114708B2 (en) * 2008-09-30 2012-02-14 General Electric Company System and method for pre-patterned embedded chip build-up

Also Published As

Publication number Publication date
JP2010192781A (ja) 2010-09-02
US20100213605A1 (en) 2010-08-26

Similar Documents

Publication Publication Date Title
JP5147755B2 (ja) 半導体装置及びその製造方法
US8174109B2 (en) Electronic device and method of manufacturing same
JP5460388B2 (ja) 半導体装置及びその製造方法
JP5535494B2 (ja) 半導体装置
JP5005603B2 (ja) 半導体装置及びその製造方法
JP5193898B2 (ja) 半導体装置及び電子装置
TWI443791B (zh) 佈線基板之製造方法、半導體裝置之製造方法及佈線基板
JP3925809B2 (ja) 半導体装置およびその製造方法
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
JP5249173B2 (ja) 半導体素子実装配線基板及びその製造方法
JP6816964B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5357239B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
TWI390684B (zh) 半導體封裝及其製造方法
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP2010219121A (ja) 半導体装置及び電子装置
KR20150004749A (ko) 배선 기판 및 그 제조 방법, 반도체 패키지
TW201328447A (zh) 印刷電路板及其製造方法
TW201913914A (zh) 積體扇出型封裝
JP2015185773A (ja) 配線基板及びその製造方法
TWI621194B (zh) 測試介面板組件
JP4955259B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP4901809B2 (ja) 部品内蔵多層回路基板
JP2010205851A (ja) 半導体装置及びその製造方法、並びに電子装置
JP5693763B2 (ja) 半導体装置及びその製造方法
JP2017191874A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120113

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121115

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121127

R150 Certificate of patent or registration of utility model

Ref document number: 5147755

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151207

Year of fee payment: 3