JP6816964B2 - 配線基板、半導体装置及び配線基板の製造方法 - Google Patents

配線基板、半導体装置及び配線基板の製造方法 Download PDF

Info

Publication number
JP6816964B2
JP6816964B2 JP2016047204A JP2016047204A JP6816964B2 JP 6816964 B2 JP6816964 B2 JP 6816964B2 JP 2016047204 A JP2016047204 A JP 2016047204A JP 2016047204 A JP2016047204 A JP 2016047204A JP 6816964 B2 JP6816964 B2 JP 6816964B2
Authority
JP
Japan
Prior art keywords
layer
wiring
insulating layer
metal film
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016047204A
Other languages
English (en)
Other versions
JP2017163027A (ja
Inventor
晃輔 塚本
晃輔 塚本
清水　規良
規良 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2016047204A priority Critical patent/JP6816964B2/ja
Priority to US15/441,559 priority patent/US10192815B2/en
Publication of JP2017163027A publication Critical patent/JP2017163027A/ja
Application granted granted Critical
Publication of JP6816964B2 publication Critical patent/JP6816964B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68381—Details of chemical or physical process used for separating the auxiliary support from a device or wafer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13014—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16113—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16153—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
    • H01L2224/16155—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation
    • H01L2224/16168—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being non-metallic, e.g. being an insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/165—Material
    • H01L2224/16501—Material at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81447—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0494—4th Group
    • H01L2924/04941—TiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/049—Nitrides composed of metals from groups of the periodic table
    • H01L2924/0495—5th Group
    • H01L2924/04953—TaN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0543—13th Group
    • H01L2924/05432—Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0544—14th Group
    • H01L2924/05442—SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/07—Polyamine or polyimide
    • H01L2924/07025—Polyimide
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1431—Logic devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1432—Central processing unit [CPU]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1436—Dynamic random-access memory [DRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1437—Static random-access memory [SRAM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H01L2924/1435—Random access memory [RAM]
    • H01L2924/1438—Flash memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/1579—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Description

本発明は、配線基板、半導体装置及び配線基板の製造方法に関するものである。
半導体チップ等の電子部品を実装するための配線基板は、様々な形状・構造のものが提案されている。例えば、内層配線層を中心にしてその内層配線層の上下両側に絶縁層が形成され、それら絶縁層にそれぞれ形成されたビア配線が内層配線層に接続された構造を有する配線基板が知られている（例えば、特許文献１参照）。内層配線層には、上下両側のビア配線の各々と導通を確保するためのランドが形成されている。
特開２０１１−１３４９５７号公報
ところで、近年では、半導体チップの高集積化及び高機能化に伴い、半導体チップが実装される配線基板においても配線の微細化及び高密度化の要求が高まっている。しかしながら、上述した配線基板において、内層配線層のランドの平面形状を小さく形成し、ビア配線を小径に形成すると、ランドとビア配線との接続信頼性が低下するという問題がある。
本発明の一観点によれば、第１絶縁層と、前記第１絶縁層の下面に形成された第１配線層と、前記第１絶縁層を厚さ方向に貫通する第１貫通孔と、前記第１貫通孔に充填され前記第１配線層と接続された充填部と、前記第１絶縁層の上面よりも上方に突出する突出部とを有する第１ビア配線と、前記第１絶縁層の上面を被覆する外周部と、前記外周部と連続して形成され、前記突出部の側面及び上面を被覆するとともに、前記外周部の上面よりも上方に突出する中央部とを有するランドを備えた第２配線層と、前記第２配線層を被覆するように前記第１絶縁層の上面に形成された第２絶縁層と、前記第２絶縁層を厚さ方向に貫通し、前記中央部の側面及び上面を露出する第２貫通孔と、前記第２貫通孔を充填し、前記中央部の側面及び上面を被覆するように形成された第２ビア配線と、前記第２ビア配線と接続され、前記第２絶縁層の上面に形成された第３配線層と、を有する。
本発明の一観点によれば、接続信頼性を向上できるという効果を奏する。
（ａ）は、一実施形態の配線基板を示す概略断面図、（ｂ）は、（ａ）に示した配線基板の一部を拡大した拡大断面図。 一実施形態の半導体装置を示す概略断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図、（ｃ）は、一実施形態の配線基板の製造方法を示す拡大断面図。 （ａ）〜（ｃ）は、一実施形態の配線基板の製造方法を示す拡大断面図。 （ａ），（ｂ）は、一実施形態の配線基板の製造方法を示す概略断面図。 （ａ）は、一実施形態の配線基板の製造方法を示す概略断面図、（ｂ）は、一実施形態の配線基板の製造方法を示す拡大断面図。 （ａ）〜（ｃ）は、一実施形態の配線基板の製造方法を示す拡大断面図。 （ａ）は、一実施形態の配線基板の製造方法を示す拡大断面図、（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図。 （ａ），（ｂ）は、一実施形態の半導体装置の製造方法を示す概略断面図。 変形例の配線基板の製造方法を示す拡大断面図。 変形例の配線基板を示す概略断面図。 変形例の配線基板を示す拡大断面図。 変形例の配線基板を示す拡大断面図。 変形例の配線基板を示す拡大断面図。
以下、一実施形態について添付図面を参照して説明する。
なお、添付図面は、便宜上、特徴を分かりやすくするために特徴となる部分を拡大して示している場合があり、各構成要素の寸法比率などが実際と同じであるとは限らない。また、断面図では、各部材の断面構造を分かりやすくするために、一部の部材のハッチングを梨地模様に代えて示し、一部の部材のハッチングを省略している。
図１（ａ）に示すように、配線基板１０は、配線層１１と、絶縁層１２と、配線層１３と、絶縁層１４と、配線層１５と、絶縁層１６と、配線層１７と、絶縁層１８と、配線層１９とが順に積層された構造を有している。
絶縁層１２，１４，１６，１８の材料としては、例えば、フェノール系樹脂やポリイミド系樹脂等の感光性樹脂を主成分とする絶縁性樹脂を用いることができる。これら絶縁層１２，１４，１６，１８は、例えば、シリカやアルミナ等のフィラーを含有していてもよい。絶縁層１６の厚さは、例えば、絶縁層１２，１４，１８よりも厚く設定されている。例えば、絶縁層１２，１４，１８の厚さは略同一の厚さに設定されている。例えば、絶縁層１２，１４，１８の厚さは５〜７μｍ程度とすることができ、絶縁層１６の厚さは７〜９μｍ程度とすることができる。なお、絶縁層１６の厚さは、例えば、絶縁層１２，１４，１８と同じ厚さであってもよい。
絶縁層１６の下面１６Ａには、配線層１５と、絶縁層１４と、配線層１３と、絶縁層１２と、配線層１１とが順に積層されている。また、絶縁層１６の上面１６Ｂには、配線層１７と、絶縁層１８と、配線層１９とが順に積層されている。
配線層１５は、絶縁層１６の下面１６Ａに形成されている。絶縁層１４は、配線層１５を被覆するように絶縁層１６の下面１６Ａに積層されている。絶縁層１４には、所要の箇所に、当該絶縁層１４を厚さ方向に貫通して配線層１５の下面の一部を露出する貫通孔１４Ｘが形成されている。
配線層１３は、絶縁層１４の下面に形成されている。配線層１３は、絶縁層１４の貫通孔１４Ｘ内に充填されたビア配線２２を介して配線層１５と接続されている。配線層１３は、例えば、ビア配線２２と一体に形成されている。なお、配線層１３及びビア配線２２の材料としては、例えば、銅（Ｃｕ）や銅合金を用いることができる。
絶縁層１２は、配線層１３を被覆するように絶縁層１４の下面に積層されている。絶縁層１２には、所要の箇所に、当該絶縁層１２を厚さ方向に貫通して配線層１３の下面の一部を露出する貫通孔１２Ｘが形成されている。
配線層１１は、絶縁層１２の下面に形成されている。配線層１１は、絶縁層１２の貫通孔１２Ｘ内に充填されたビア配線２１を介して配線層１３と接続されている。配線層１１は、例えば、ビア配線２１と一体に形成されている。配線層１１及びビア配線２１の材料としては、例えば、銅や銅合金を用いることができる。配線層１１の厚さは、例えば、８〜１２μｍ程度とすることができる。
配線層１１は、配線基板１０をマザーボード等の実装基板に実装する際に使用される外部接続端子が接続される外部接続用パッドとして機能する。なお、必要に応じて、配線層１１の表面（側面及び下面、又は下面のみ）に表面処理層を形成するようにしてもよい。表面処理層の例としては、金（Ａｕ）層、ニッケル（Ｎｉ）層／Ａｕ層（Ｎｉ層とＡｕ層をこの順番で積層した金属層）、Ｎｉ層／パラジウム（Ｐｄ）層／Ａｕ層（Ｎｉ層とＰｄ層とＡｕ層をこの順番で積層した金属層）などを挙げることができる。ここで、Ａｕ層はＡｕ又はＡｕ合金からなる金属層、Ｎｉ層はＮｉ又はＮｉ合金からなる金属層、Ｐｄ層はＰｄ又はＰｄ合金からなる金属層である。これらＮｉ層、Ａｕ層、Ｐｄ層としては、例えば、無電解めっき法により形成された金属層（無電解めっき金属層）を用いることができる。また、配線層１１の表面に、ＯＳＰ（Organic Solderability Preservative）処理などの酸化防止処理を施して表面処理層を形成するようにしてもよい。例えば、ＯＳＰ処理を施した場合には、配線層１１の表面に、アゾール化合物やイミダゾール化合物等の有機被膜による表面処理層が形成される。なお、配線層１１（あるいは、配線層１１上に表面処理層が形成されている場合には、その表面処理層）自体を、外部接続端子としてもよい。
絶縁層１６には、所要の箇所に、当該絶縁層１６を厚さ方向に貫通する貫通孔１６Ｘが形成されている。貫通孔１６Ｘ内には、絶縁層１６の下面１６Ａに形成された配線層１５と、絶縁層１６の上面１６Ｂに形成された配線層１７とを接続するビア配線２３が形成されている。ビア配線２３は、貫通孔１６Ｘを充填し、絶縁層１６を厚さ方向に貫通するように形成されている。さらに、ビア配線２３は、その上端部が絶縁層１６の上面１６Ｂよりも配線層１９側（ここでは、上方）に突出するように形成されている。換言すると、ビア配線２３は、貫通孔１６Ｘを充填して貫通孔１６Ｘの側壁と接する充填部２３Ａと、絶縁層１６の上面１６Ｂよりも配線層１９側に突出する突出部２３Ｂとを有している。このため、絶縁層１６の上面１６Ｂには、その上面１６Ｂと、突出部２３Ｂの側面及び上面とに沿って段差が形成されている。なお、本例のビア配線２３は、配線層１５と一体に形成されている。
ここで、貫通孔１２Ｘ，１４Ｘ，１６Ｘは、図１（ａ）において下側（配線層１１側）から上側（配線層１７側）に向かうに連れて径（開口幅）が小さくなるテーパ状に形成されている。例えば、貫通孔１２Ｘ，１４Ｘ，１６Ｘは、下側の開口端の開口径が上側の開口端の開口径よりも大径となる略円錐台形状に形成されている。すなわち、貫通孔１２Ｘ，１４Ｘ，１６Ｘは、配線層１７側が小径となる円錐台形状に形成されている。例えば、貫通孔１６Ｘの下側の開口端の開口径は８〜１５μｍ程度とすることができ、貫通孔１６Ｘの上側の開口端の開口径は６〜１２μｍ程度とすることができる。
また、ビア配線２１，２２，２３は、貫通孔１２Ｘ，１４Ｘ，１６Ｘと同様に、図１（ａ）において下側（配線層１１側）から上側（配線層１７側）に向かうに連れて径（幅）が小さくなるテーパ状に形成されている。例えば、ビア配線２１，２２，２３は、配線層１７側の面（ここでは、上端面）の面積が配線層１１側の面（ここでは、下面）の面積よりも小さくなる略円錐台形状に形成されている。ビア配線２３では、充填部２３Ａ及び突出部２３Ｂの双方が略円錐台形状に形成されている。例えば、ビア配線２３の下面の直径は８〜１５μｍ程度とすることができ、ビア配線２３の上端面の直径は４〜１０μｍ程度とすることができる。例えば、ビア配線２３全体の高さは５〜１０μｍ程度とすることができ、突出部２３Ｂの高さ（つまり、絶縁層１６の上面１６Ｂから突出部２３Ｂの上端面までの厚さ）は１〜２μｍ程度とすることができる。
次に、図１（ｂ）に従って、配線層１５及びビア配線２３の構造について詳述する。
配線層１５は、例えば、絶縁層１６の下面１６Ａに形成された金属膜３０と、金属膜３０上に形成された金属膜３１と、金属膜３１上に形成された金属層３２とを有している。また、ビア配線２３は、例えば、金属膜３０と金属膜３１と金属層３３とを有している。具体的には、ビア配線２３の充填部２３Ａは、貫通孔１６Ｘの内側面を被覆する金属膜３０と、金属膜３０の側面を被覆する金属膜３１と、金属膜３１よりも内側の貫通孔１６Ｘを充填する金属層３３とを有している。また、ビア配線２３の突出部２３Ｂは、絶縁層１６の上面１６Ｂよりも上方に突出する金属層３３と、絶縁層１６の上面１６Ｂから露出された金属層３３の上面全面及び側面全面を被覆する金属膜３１とを有している。換言すると、突出部２３Ｂでは、金属膜３１の外表面（側面及び上面）が金属膜３０によって被覆されておらず、金属膜３１の外表面が金属膜３０から露出されている。
金属膜３０は、絶縁層１６の下面１６Ａと貫通孔１６Ｘの内側面とを連続的に被覆するように形成されている。本例の金属膜３０は、その上端面が絶縁層１６の上面１６Ｂと略面一に形成されている。金属膜３１は、金属膜３０の下面と、金属膜３０の側面とを連続的に被覆するように形成されている。金属層３２は、絶縁層１６の下面１６Ａに形成された金属膜３１の下面及びビア配線２３の下面に形成されている。金属層３３は、金属膜３１よりも内側の貫通孔１６Ｘを充填するとともに、絶縁層１６の上面１６Ｂよりも上方に突出するように形成されている。金属層３３は、例えば、下面が上端面よりも大きくなる略円錐台形状に形成されている。また、金属膜３１は、金属層３３の表面（側面及び上面）全面を被覆するように形成されている。
以上説明したビア配線２３では、金属膜３０の上端面と、その金属膜３０から露出する金属膜３１（ここでは、突出部２３Ｂにおける金属膜３１）の側面及び上面とに沿って段差が形成されている。
ここで、金属膜３０は、例えば、絶縁層１６と金属膜３１との密着性を向上させる密着層として機能する。また、金属膜３０は、例えば、金属膜３１や金属層３２，３３（例えば、Ｃｕ層）から絶縁層１６にＣｕが拡散することを抑制するバリア層として機能する。金属膜３０の材料としては、金属膜３１を構成する金属（例えば、Ｃｕ）よりも絶縁層１６との密着性が高い金属材料を用いることができる。このような金属膜３０の材料としては、例えば、チタン（Ｔｉ）、窒化チタン（ＴｉＮ）、ニッケル（Ｎｉ）、窒化タンタル（ＴａＮ）、タンタル（Ｔａ）、クロム（Ｃｒ）を用いることができる。金属膜３１及び金属層３２，３３の材料としては、例えば、銅や銅合金を用いることができる。なお、金属膜３０，３１としては、例えば、スパッタリング法により形成された金属膜（スパッタ膜）を用いることができる。また、金属層３２，３３としては、例えば、電解めっき法により形成された金属層（電解めっき金属層）を用いることができる。金属膜３０の厚さは例えば２０〜５０ｎｍ程度とすることができ、金属膜３１の厚さは例えば１００〜３００ｎｍ程度とすることができる。金属層３２の厚さは例えば２〜３μｍ程度とすることができる。
図１（ａ）に示すように、配線層１７は、絶縁層１６の上面１６Ｂに形成されている。配線層１７は、他の配線層１１，１３，１５，１９よりも配線密度の高い配線層である。すなわち、配線層１７の配線幅及び配線間隔は、配線層１１，１３，１５，１９の配線幅及び配線間隔よりも小さい。例えば、配線層１７のラインアンドスペース（Ｌ／Ｓ）は、例えば、２μｍ／２μｍ程度とすることができる。また、配線層１１，１３，１５，１９のラインアンドスペース（Ｌ／Ｓ）は、例えば、３μｍ／３μｍ〜５μｍ／５μｍ程度とすることができる。ここで、ラインアンドスペース（Ｌ／Ｓ）は、配線の幅と、隣り合う配線同士の間隔とを示す。
配線層１７は、ランド１７Ｌと、隣接するランド１７Ｌの間に形成された配線パターン１７Ｗとを有している。
図１（ｂ）に示すように、配線層１７は、例えば、金属膜４０と、金属膜４１と、金属層４２とを有している。ランド１７Ｌの金属膜４０は、絶縁層１６の上面１６Ｂと、金属膜３０の上端面と、突出部２３Ｂにおける金属膜３１の側面及び上面とを連続的に被覆するように形成されている。また、配線パターン１７Ｗの金属膜４０は、絶縁層１６の上面１６Ｂに形成されている。ランド１７Ｌの金属膜４１は、金属膜４０の側面及び上面を被覆するように形成されている。また、配線パターン１７Ｗの金属膜４１は、金属膜４０の上面を被覆するように形成されている。ランド１７Ｌの金属層４２は、金属膜４１の側面及び上面を被覆するように形成されている。また、配線パターン１７Ｗの金属層４２は、金属膜４１の上面を被覆するように形成されている。
金属膜４０の材料としては、例えば、金属膜３０と同様の材料を用いることができる。金属膜４１の材料としては、例えば、金属膜３１と同様の材料を用いることができる。金属層４２の材料としては、例えば、金属層３２と同様の材料を用いることができる。なお、金属膜４０は、金属膜３０と同様に、密着層及びバリア層として機能する。
ランド１７Ｌは、絶縁層１６の上面１６Ｂ上に、ビア配線２３の突出部２３Ｂを被覆するように形成されている。具体的には、ランド１７Ｌは、突出部２３Ｂの側面全面及び上面全面に接し、それら突出部２３Ｂの側面全面及び上面全面を被覆するように形成されている。これにより、ランド１７Ｌとビア配線２３（突出部２３Ｂ）とが３次元的（立体的）に接続されるため、ランド１７Ｌの下面とビア配線２３の上端面とが２次元的（平面的）に接続される場合に比べて、ランド１７Ｌとビア配線２３との接触面積を増大させることができる。
また、ランド１７Ｌは、絶縁層１６の上面１６Ｂと突出部２３Ｂの側面及び上面とに沿って形成される段差を連続的に被覆するように形成されている。具体的には、ランド１７Ｌは、絶縁層１６の上面１６Ｂと、金属膜３０の上端面と、突出部２３Ｂにおける金属膜３１の側面及び上面とに沿って形成される段差を連続的に被覆し、その段差に沿った形状に形成されている。すなわち、ランド１７Ｌは、段差（凹凸）を有する形状に形成されている。具体的には、ランド１７Ｌは、絶縁層１６の上面１６Ｂを被覆する外周部１７Ａと、外周部１７Ａと連続して（一体的に）形成され、突出部２３Ｂの側面及び上面を被覆するととも、外周部１７Ａの上面１７Ｂよりも上方に突出する中央部１７Ｃとを有している。そして、ランド１７Ｌでは、中央部１７Ｃの上面１７Ｄと、中央部１７Ｃの側面１７Ｅ（つまり、上面１７Ｂと上面１７Ｄとを接続する側面１７Ｅ）と、外周部１７Ａの上面１７Ｂとに沿って段差が形成されている。
外周部１７Ａは、例えば、中央部１７Ｃを取り囲むように形成されている。外周部１７Ａの上面１７Ｂは、平坦面に形成されている。上面１７Ｂは、例えば、絶縁層１６の上面１６Ｂと略平行になるように形成されている。
中央部１７Ｃは、突出部２３Ｂの側面全面及び上面全面を被覆するように形成されている。中央部１７Ｃの上面１７Ｄは、外周部１７Ａの上面１７Ｂよりも上方に位置している。中央部１７Ｃの上面１７Ｄは、平坦面に形成されている。例えば、上面１７Ｄは、突出部２３Ｂの上面と略平行になるように平坦に形成されている。中央部１７Ｃの側面１７Ｅは、突出部２３Ｂの側面と同様に、傾斜面に形成されている。中央部１７Ｃの側面１７Ｅは、例えば、外周部１７Ａ側から中央部１７Ｃの中心に向かって上方に傾斜するように形成されている。中央部１７Ｃの側面１７Ｅは、例えば、断面視において直線状に傾斜するように形成されている。例えば、中央部１７Ｃのうち上面１７Ｂよりも上方に突出する部分は、突出部２３Ｂと同様に、上面１７Ｄが下面よりも小さくなる略円錐台形状に形成されている。
ここで、ランド１７Ｌの平面形状は、任意の形状及び任意の大きさとすることができる。例えば、ランド１７Ｌの平面形状は、直径が１８〜２５μｍ程度の円形状とすることができる。例えば、中央部１７Ｃの上面１７Ｄの平面形状は、直径が１〜５μｍ程度の円形状とすることができる。また、絶縁層１６の上面１６Ｂから上面１７Ｂまでの厚さは、例えば、２μｍ程度とすることができる。上面１７Ｂから上面１７Ｄまでの厚さは、例えば、１〜２μｍ程度とすることができる。
絶縁層１８は、配線層１７を被覆するように絶縁層１６の上面１６Ｂに積層されている。絶縁層１８には、所要の箇所に、当該絶縁層１８を厚さ方向に貫通してランド１７Ｌ（配線層１７）の一部を露出する貫通孔１８Ｘが形成されている。貫通孔１８Ｘは、中央部１７Ｃの上面１７Ｄ及び側面１７Ｅを露出するように形成されている。さらに、本例の貫通孔１８Ｘは、外周部１７Ａの上面１７Ｂの一部を露出するように形成されている。貫通孔１８Ｘは、図１（ｂ）において上側（配線層１９側）から下側（配線層１７側）に向かうに連れて径（開口幅）が小さくなるテーパ状に形成されている。例えば、貫通孔１８Ｘは、上側の開口端の開口径が下側の開口端の開口径よりも大径となる略逆円錐台形状に形成されている。すなわち、貫通孔１８Ｘは、配線層１７側が小径となる逆円錐台形状に形成されている。例えば、貫通孔１８Ｘの下側の開口端の開口径は１０〜１５μｍ程度とすることができ、貫通孔１８Ｘの上側の開口端の開口径は１２〜２０μｍ程度とすることができる。また、貫通孔１８Ｘの深さは、例えば、３〜５μｍ程度とすることができる。
このように、配線層１７の下面側では当該配線層１７に向かって径が小さくなる円錐台形状の貫通孔１６Ｘが形成され、配線層１７の上面側では当該配線層１７に向かって径が小さくなる逆円錐台形状の貫通孔１８Ｘが形成されている。具体的には、図１（ａ）に示すように、配線基板１０では、配線層１７（ランド１７Ｌ）を境にして、その配線層１７（ランド１７Ｌ）の上側と配線層１７（ランド１７Ｌ）の下側とで貫通孔１２Ｘ，１４Ｘ，１６Ｘ，１８Ｘの構造が異なっている。
また、絶縁層１８は、例えば、配線パターン１７Ｗの上面全面及び側面全面を被覆するように形成されている。
配線層１９は、絶縁層１８の上面１８Ｂに形成されている。配線層１９は、貫通孔１６Ｘに形成されたビア配線２４を介して配線層１７と接続されている。ビア配線２４は、貫通孔１８Ｘを充填するように形成されている。このため、ビア配線２４は、貫通孔１８Ｘと同様に、配線層１９側から配線層１７側に向かうに連れて径（幅）が小さくなるテーパ状に形成されている。例えば、ビア配線２４は、配線層１９側の面（ここでは、上面）の面積が配線層１７側の面（ここでは、下端面）の面積よりも大きくなる略逆円錐台形状に形成されている。例えば、ビア配線２４の下端面の直径は１０〜１５μｍ程度とすることができ、ビア配線２４の上面の直径は１２〜２０μｍ程度とすることができる。
図１（ｂ）に示すように、ビア配線２４は、貫通孔１８Ｘに露出するランド１７Ｌの表面全面に接し、その表面全面を被覆するように形成されている。具体的には、ビア配線２４は、ランド１７Ｌの中央部１７Ｃの上面１７Ｄ全面及び側面１７Ｅ全面に接し、それら上面１７Ｄ全面及び側面１７Ｅ全面を被覆するように形成されている。これにより、ランド１７Ｌとビア配線２４とが立体的に接続されるため、ランド１７Ｌの上面とビア配線２４の下端面とが平面的に接続される場合に比べて、ランド１７Ｌとビア配線２４との接触面積を増大させることができる。
配線層１９は、絶縁層１８の上面１８Ｂから上方に突出するように形成されている。配線層１９は、例えば、ビア配線２４と一体に形成されている。配線層１９の平面形状は、任意の形状及び任意の大きさとすることができる。例えば、配線層１９の平面形状は、直径が２０〜３０μｍ程度の円形状とすることができる。配線層１９のピッチは、例えば、４０〜６０μｍ程度とすることができる。配線層１９の厚さは、例えば、８〜１２μｍ程度とすることができる。この配線層１９は、半導体チップ７０（図２参照）等の電子部品と電気的に接続するための電子部品搭載用のパッドとして機能する。
なお、必要に応じて、配線層１９の表面（上面及び側面、又は上面のみ）に表面処理層を形成するようにしてもよい。この表面処理層としては、例えば、配線層１１（図１（ａ）参照）上に形成される表面処理層と同様のものを用いることができる。
ビア配線２４は、例えば、金属膜５０と、金属膜５１と、金属層５２とを有している。配線層１９は、例えば、金属膜５０と、金属膜５１と、金属層５３とを有している。金属膜５０は、絶縁層１８の上面１８Ｂと、貫通孔１８Ｘの内側面と、貫通孔１８Ｘの底部に露出するランド１７Ｌ（具体的には、金属層４２）の表面全面とを連続的に被覆するように形成されている。金属膜５１は、金属膜５０の側面及び上面を被覆するように形成されている。金属層５２は、金属膜５１よりも内側の貫通孔１８Ｘを充填するように形成されている。金属層５３は、絶縁層１８の上面１８Ｂに形成された金属膜５０，５１上と、金属層５２上とに形成されている。金属層５３は、例えば、金属層５２と一体に形成されている。
金属膜５０の材料としては、例えば、金属膜３０と同様の材料を用いることができる。金属膜５１の材料としては、例えば、金属膜３１と同様の材料を用いることができる。金属層５２，５３の材料としては、例えば、金属層５２と同様の材料を用いることができる。なお、金属膜５０は、金属膜３０と同様に、密着層及びバリア層として機能する。
ここで、配線基板１０では、配線層１７のランド１７Ｌと、ランド１７Ｌの下面側に接続されるビア配線２３と、ランド１７Ｌの上面側に接続されるビア配線２４とが平面視で重なる位置に形成されている。また、配線層１７では、１つのランド１７Ｌが、ビア配線２３と接続されるランドと、ビア配線２４と接続されるランドとで共用されている。すなわち、各ランド１７Ｌは、ビア配線２３と接続されるランドとして機能するとともに、ビア配線２４と接続されるランドとしても機能する。そして、ビア配線２３とビア配線２４とは、１つのランド１７Ｌを介して電気的に接続されている。すなわち、ランド１７Ｌを介して対向配置されたビア配線２３とビア配線２４とが単軸状に導電接続されている。ここで、「単軸状に導電接続される」とは、配線パターン等を平面方向（配線基板１０の積層方向と直交する方向）に引き回すことなく、配線基板１０の積層方向に形成された導体（ここでは、ランド１７Ｌ）により接続することをいう。すなわち、ビア配線２３は、ビア配線２４と平面視で重なる位置で直線的に接続されている。
次に、図２に従って、半導体装置６０について説明する。
半導体装置６０は、配線基板１０と、１つ又は複数（図２では、２つ）の半導体チップ７０と、封止樹脂８０とを有している。
半導体チップ７０は、配線基板１０にフリップチップ実装されている。すなわち、半導体チップ７０の回路形成面（ここでは、下面）に配設された接続端子７１を、接合部材７２を介して配線基板１０の配線層１９に接合することにより、半導体チップ７０は、接続端子７１及び接合部材７２を介して配線層１９と電気的に接続されている。
半導体チップ７０としては、例えば、ＣＰＵ（Central Processing Unit）チップやＧＰＵ（Graphics Processing Unit）チップなどのロジックチップを用いることができる。また、半導体チップ７０としては、例えば、ＤＲＡＭ（Dynamic Random Access Memory）チップ、ＳＲＡＭ（Static Random Access Memory）チップやフラッシュメモリチップなどのメモリチップを用いることもできる。なお、配線基板１０に複数の半導体チップ７０を搭載する場合には、ロジックチップとメモリチップとを組み合わせて配線基板１０に搭載するようにしてもよい。
接続端子７１としては、例えば、金属ポストを用いることができる。この接続端子７１は、半導体チップ７０の回路形成面から下方に延びる柱状の接続端子である。本例の接続端子７１は、例えば、円柱状に形成されている。接続端子７１の材料としては、例えば、銅や銅合金を用いることができる。なお、接続端子７１としては、金属ポストの他に、例えば金バンプを用いることもできる。
接合部材７２は、配線層１９に接合されるとともに、接続端子７１に接合されている。接合部材７２としては、例えば、錫（Ｓｎ）層やはんだめっきを用いることができる。はんだめっきの材料としては、例えば、Ｓｎ−銀（Ａｇ）系、Ｓｎ−Ｃｕ系、Ｓｎ−Ａｇ−Ｃｕ系の鉛（Ｐｂ）フリーはんだを用いることができる。
封止樹脂８０は、半導体チップ７０を封止するように配線基板１０の最上層の絶縁層１８の上面１８Ｂに積層されている。封止樹脂８０は、半導体チップ７０の回路形成面（ここでは、下面）と裏面（ここでは、上面）と側面とを被覆するとともに、絶縁層１８の上面１８Ｂ、配線層１９、接続端子７１及び接合部材７２を被覆するように形成されている。
封止樹脂８０の材料としては、例えば、感光性樹脂よりも機械的強度（剛性や硬度等）の高い絶縁性樹脂を用いることができる。封止樹脂８０の材料としては、例えば、熱硬化性樹脂を主成分とする非感光性の絶縁性樹脂を用いることができる。封止樹脂８０の材料としては、エポキシ樹脂やポリイミド樹脂などの絶縁性樹脂、又はこれら樹脂にシリカやアルミナ等のフィラーを混入した樹脂材を用いることができる。封止樹脂８０としては、例えば、モールド樹脂を用いることができる。封止樹脂８０の厚さは、例えば、３００〜４００μｍ程度とすることができる。
次に、配線基板１０及び半導体装置６０の製造方法について説明する。
図３（ａ）に示す工程では、支持体１０１と、その支持体１０１の下面に形成された離型層１０２とを有する支持基板１００を準備する。支持体１０１の材料としては、例えば、シリコン、ガラス、金属（例えば、銅）などの剛性の高い板状材料を用いることができる。離型層１０２としては、例えば、紫外線による光エネルギーを加えることによって粘着力が低下する紫外線剥離型接着剤や、熱エネルギーを加えることによって粘着力が低下する熱剥離型接着剤を用いることができる。また、離型層１０２としては、例えば、レーザ光のエネルギーを加えることによって粘着力が低下するレーザ剥離型接着剤を用いることもできる。離型層１０２は、シート状の接着剤を支持体１０１の下面に貼着する方法や、ワニス状の接着剤を支持体１０１の下面に塗布する方法などにより形成することができる。
ここで、支持基板１００の下面、つまり離型層１０２の下面１０２Ａは、凹凸が少ない平滑面（低粗度面）に形成されている。例えば、離型層１０２の下面１０２Ａの粗度は、表面粗さＲａ値で例えば１５〜５０ｎｍ程度となるように設定されている。ここで、表面粗さＲａ値とは、表面粗さを表わす数値の一種であり、算術平均粗さと呼ばれるものであって、具体的には測定領域内で変化する高さの絶対値を平均ラインである表面から測定して算術平均したものである。
次に、図３（ｂ）に示す工程では、離型層１０２の下面１０２Ａに、所要の箇所に貫通孔１６Ｘを有する絶縁層１６を形成する。例えば、絶縁層１６として樹脂フィルムを用いる場合には、離型層１０２の下面１０２Ａに樹脂フィルムを熱圧着によりラミネートし、その樹脂フィルムをフォトリソグラフィ法によりパターニングして絶縁層１６を形成する。なお、樹脂フィルムとしては、例えば、フェノール系樹脂やポリイミド系樹脂等の感光性樹脂のフィルムを用いることができる。また、離型層１０２の下面１０２Ａに液状又はペースト状の絶縁性樹脂をスピンコート法などにより塗布し、その絶縁性樹脂をフォトリソグラフィ法によりパターニングして絶縁層１６を形成する。なお、液状又はペースト状の絶縁性樹脂としては、例えば、フェノール系樹脂やポリイミド系樹脂等の感光性樹脂を用いることができる。このときの絶縁層１６の厚さは、例えば、８〜１０μｍ程度とすることができる。なお、本工程における絶縁層１６の厚さは、後述する工程（図７（ａ）参照）で薄化された後の絶縁層１６の厚さが、絶縁層１２，１４，１８（図１参照）と同じ厚さ、又は絶縁層１２，１４，１８よりも厚くなるように、予め、薄化する樹脂の厚さを考慮して、厚めに設定しておくことが好ましい。
なお、このような感光性樹脂を主成分とする絶縁性樹脂からなる絶縁層１６の下面１６Ａの粗度は、例えば、表面粗さＲａ値で２〜１０ｎｍ程度とすることができる。すなわち、絶縁層１６の下面１６Ａは、凹凸が少ない平滑面（低粗度面）に形成される。
次に、図３（ｃ）に示す工程では、貫通孔１６Ｘの内面全面（つまり、貫通孔１６Ｘの内側面全面及び貫通孔１６Ｘに露出する離型層１０２の下面１０２Ａ全面）と絶縁層１６の下面１６Ａ全面とを被覆するように金属膜３０を形成する。続いて、金属膜３０の表面全面（つまり、下面全面及び側面全面）を被覆するように金属膜３１を形成する。これら金属膜３０，３１は、例えば、スパッタ法により形成することができる。
次いで、図４（ａ）に示す工程では、金属膜３１の下面に、所定の箇所に開口パターン１０３Ｘを有するレジスト層１０３を形成する。開口パターン１０３Ｘは、配線層１５（図１（ａ）参照）の形成領域に対応する部分の金属膜３１を露出するように形成される。レジスト層１０３の材料としては、例えば、次工程のめっき処理に対して耐めっき性がある材料を用いることができる。例えば、レジスト層１０３の材料としては、感光性のドライフィルムレジスト又は液状のフォトレジスト（例えば、ノボラック系樹脂やアクリル系樹脂等のドライフィルムレジストや液状レジスト）等を用いることができる。例えば、感光性のドライフィルムレジストを用いる場合には、金属膜３１の下面にドライフィルムを熱圧着によりラミネートし、そのドライフィルムをフォトリソグラフィ法によりパターニングして開口パターン１０３Ｘを有するレジスト層１０３を形成する。なお、液状のフォトレジストを用いる場合にも、同様の工程を経て、レジスト層１０３を形成することができる。
次に、レジスト層１０３をめっきマスクとして、レジスト層１０３の開口パターン１０３Ｘから露出された金属膜３１上に、金属膜３０，３１をめっき給電層に利用する電解めっき法（ここでは、電解銅めっき法）を施す。これにより、金属膜３１よりも内側の貫通孔１６Ｘを充填する金属層３３が形成され、絶縁層１６の下面１６Ａ上に形成された金属膜３１上に金属層３２が形成される。
続いて、レジスト層１０３を例えばアルカリ性の剥離液により除去する。次いで、金属層３２をエッチングマスクとして、不要な金属膜３０，３１をエッチングにより除去する。例えば、金属膜３１がＣｕからなる場合には、硫酸過水系のエッチング液を用いたウェットエッチングにより金属膜３１を除去する。また、金属膜３０が例えばＴｉからなる場合には、四フッ化炭素（ＣＦ４）等のエッチングガスを用いたドライエッチングや、水酸化カリウム（ＫＯＨ）系のエッチング液を用いたウェットエッチングにより、金属層３２に対して選択的に金属膜３０をエッチング除去する。本工程により、図４（ｂ）に示すように、貫通孔１６Ｘ内に形成された金属膜３０，３１と金属層３３とからなるビア配線２３が貫通孔１６Ｘ内に形成される。また、絶縁層１６の下面１６Ａ上に形成された金属膜３０，３１と金属層３２とからなる配線層１５が絶縁層１６の下面１６Ａに形成される。このように、配線層１５及びビア配線２３は、セミアディティブ法によって形成される。
次に、図４（ｃ）に示す工程では、図３（ｂ）に示した工程と同様に、絶縁層１６の下面１６Ａに、配線層１５の下面の一部を露出する貫通孔１４Ｘを有する絶縁層１４を形成する。
続いて、図５（ａ）に示す工程では、図３（ｃ）〜図４（ｂ）に示した工程と同様に、例えばセミアディティブ法により、貫通孔１４Ｘに充填されたビア配線２２と、そのビア配線２２を介して配線層１５と電気的に接続され、絶縁層１４の下面に積層された配線層１３とを形成する。
次いで、図３（ｂ）に示した工程と同様に、絶縁層１４の下面に、配線層１３の下面の一部を露出する貫通孔１２Ｘを有する絶縁層１２を形成する。続いて、図３（ｃ）〜図４（ｂ）に示した工程と同様に、例えばセミアディティブ法により、貫通孔１２Ｘに充填されたビア配線２１と、そのビア配線２１を介して配線層１３と電気的に接続され、絶縁層１２の下面に積層された配線層１１とを形成する。なお、必要に応じて、配線層１１の表面（上面及び側面、又は上面のみ）に表面処理層を形成するようにしてもよい。
次に、図５（ｂ）に示す工程では、絶縁層１２の下面に支持基板１０５を接着する。支持基板１０５は、例えば、支持体１０６と、その支持体１０６の上面に形成された離型層１０７とを有している。例えば、支持基板１０５の離型層１０７が形成されている側の面を絶縁層１２の下面に貼り付ける。支持体１０６の材料としては、例えば、シリコン、ガラス、金属（例えば、銅）などの剛性の高い板状材料を用いることができる。離型層１０７としては、例えば、紫外線剥離型接着剤、熱剥離型接着剤やレーザ剥離型接着剤を用いることができる。
ここで、離型層１０７の厚さは、例えば、配線層１１の厚さよりも厚くなるように設定することが好ましい。具体的には、配線層１１の厚さは例えば８〜１２μｍ程度であり、離型層１０７の厚さは例えば３０〜５０μｍ程度である。このように厚さを設定することにより、例えば絶縁層１２の下面にシート状の離型層１０７を熱圧着によりラミネートする際に、離型層１０７中に配線層１１が圧入される。これにより、配線層１１の側面全面及び下面全面が離型層１０７によって被覆される。このように配線層１１が離型層１０７中に圧入されると、その配線層１１の形成によって生じる絶縁層１２の下面側の凹凸が離型層１０７によって吸収されることになる。したがって、そのような凹凸に起因して支持基板１０５と絶縁層１２との間の接着力及び密着力が低下するといった問題の発生を抑制することができる。なお、絶縁層１２の下面にワニス状の離型層１０７を塗布する場合にも同様に、配線層１１の側面全面及び下面全面が離型層１０７によって被覆される。
続いて、支持基板１００を絶縁層１６から除去する。例えば、まず、離型層１０２の粘着力を低下させるために、紫外線の照射（離型層１０２が紫外線剥離型接着剤の場合）、加熱（離型層１０２が熱剥離型接着剤の場合）又はレーザ光の照射（離型層がレーザ剥離型接着剤の場合）を行う。続いて、離型層１０２及び支持体１０１を絶縁層１６から機械的に剥離する。これにより、図６（ａ）に示すように、絶縁層１６の上面１６Ｂとビア配線２３の上端面とが外部に露出される。具体的には、図６（ｂ）に示すように、絶縁層１６の上面１６Ｂと金属膜３０の上面とが外部に露出される。このとき、図５（ｂ）に示した支持基板１００の除去前に離型層１０２の下面１０２Ａと接していた、絶縁層１６の上面１６Ｂ及びビア配線２３の上端面は、離型層１０２の下面１０２Ａ（平滑面）に沿った形状に形成される。すなわち、絶縁層１６の上面１６Ｂ及びビア配線２３の上端面には、離型層１０２の下面１０２Ａの形状が転写される。このため、絶縁層１６の上面１６Ｂ及びビア配線２３の上端面は、凹凸が少ない平滑面（例えば、表面粗さＲａ値が１５〜５０ｎｍ程度となる平滑面）に形成されている。
次に、図７（ａ）に示す工程では、絶縁層１６を上面１６Ｂ側から薄化する。例えば、ＣＦ４等のエッチングガスを用いたドライエッチング（プラズマエッチング）により、絶縁層１６を上面１６Ｂ側から薄化する。具体的には、ビア配線２３の上端部の側面（ビア配線２３の上方側の側面）が絶縁層１６の上面１６Ｂから露出されるように、絶縁層１６を上面１６Ｂ側から薄化する。このとき、絶縁層１６の薄化と同時に、金属膜３０（Ｔｉ膜）もエッチング除去される。すなわち、本工程では、上述したドライエッチングにより、金属膜３０がビア配線２３の上端面側から除去される。これにより、ビア配線２３の上端部が絶縁層１６の上面１６Ｂよりも上方に突出するように形成され、ビア配線２３の上端部における金属膜３１の外表面（上面及び側面）が外部に露出される。換言すると、絶縁層１６の上面１６Ｂよりも上方に突出する突出部２３Ｂが形成される。この突出部２３Ｂの形成により、絶縁層１６の上面１６Ｂには、絶縁層１６の上面１６Ｂと金属膜３０の上端面と突出部２３Ｂの側面及び上面とに沿って段差が形成される。
このとき、本例では、薄化後の絶縁層１６の上面１６Ｂと、薄化後の金属膜３０の上端面とが略面一に形成される。換言すると、本例では、絶縁層１６と金属膜３０とでエッチングレートが略等しくなるように、ドライエッチングにおけるエッチング条件（エッチングガスの種類等）が適宜調整されている。
ここで、本工程における絶縁層１６の削り量は、例えば１〜２μｍ程度とすることができる。このため、薄化後の絶縁層１６の厚さは７〜９μｍ程度となる。この薄化後の絶縁層１６の厚さは、絶縁層１２，１４と同じ厚さ、又は、絶縁層１２，１４よりも厚くなる。換言すると、本工程では、薄化後の絶縁層１６の厚さが、絶縁層１２，１４と同じ厚さになるように、又は、絶縁層１２，１４よりも厚くなるように、絶縁層１６の削り量が調整されている。
続いて、図７（ｂ）に示す工程では、図３（ｃ）〜図４（ｂ）に示した工程と同様に、例えばセミアディティブ法により、配線層１７を形成する。具体的には、絶縁層１６の上面１６Ｂに、突出部２３Ｂと接続されるランド１７Ｌと、隣接するランド１７Ｌの間に形成される配線パターン１７Ｗとを有する配線層１７を形成する。このとき、ランド１７Ｌは、突出部２３Ｂにより形成された段差に沿って形成される。詳述すると、ランド１７Ｌには、絶縁層１６の上面１６Ｂを被覆する外周部１７Ａと、突出部２３Ｂの側面及び上面を被覆し、外周部１７Ａの上面１７Ｂよりも上方に突出する中央部１７Ｃとが連続して（一体的に）形成される。ここで、ランド１７Ｌは、絶縁層１６の上面１６Ｂと金属膜３０の上端面と突出部２３Ｂの側面及び上面とを連続的に被覆する金属膜４０と、金属膜４０上に形成された金属膜４１と、金属膜４１上に形成された金属層４２とから構成されている。また、配線パターン１７Ｗは、絶縁層１６の上面１６Ｂに形成された金属膜４０と、金属膜４０上に形成された金属膜４１と、金属膜４１上に形成された金属層４２とから構成されている。
次いで、図７（ｃ）に示す工程では、図３（ｂ）に示した工程と同様に、絶縁層１６の上面１６Ｂに、配線層１７を被覆する絶縁層１８を形成する。この絶縁層１８は、ランド１７Ｌの中央部１７Ｃの上面１７Ｄ及び側面１７Ｅを露出する貫通孔１８Ｘを有する。このとき、ランド１７Ｌに外周部１７Ａの上面１７Ｂよりも上方に突出する中央部１７Ｃが形成されている。このため、その中央部１７Ｃの上面１７Ｄから絶縁層１８の上面１８Ｂまでの厚さが、外周部１７Ａの上面１７Ｂから絶縁層１８の上面１８Ｂまでの厚さよりも薄くなっている。これにより、中央部１７Ｃと平面視で重なる部分の貫通孔１８Ｘを浅く形成できる。したがって、貫通孔１８Ｘの小径化が進んだ場合であっても、中央部１７Ｃを露出する貫通孔１８Ｘを好適に形成することができる。すなわち、中央部１７Ｃ上に絶縁層１８の残渣が残り難い。なお、本工程では、隣接するランド１７Ｌの間に形成された配線パターン１７Ｗの側面全面及び上面全面を被覆するように絶縁層１８が形成される。
次に、図８（ａ）に示す工程では、図３（ｃ）〜図４（ｂ）に示した工程と同様に、例えばセミアディティブ法により、貫通孔１８Ｘに充填されたビア配線２４と、そのビア配線２４を介してランド１７Ｌと電気的に接続され、絶縁層１８の上面１８Ｂに形成された配線層１９とを形成する。このとき、ビア配線２４は、中央部１７Ｃの上面１７Ｄ全面及び側面１７Ｅ全面を被覆するように形成される。ここで、ビア配線２４は、貫通孔１８Ｘの内面を被覆する金属膜５０と、金属膜５０上に形成された金属膜５１と、金属膜５１よりも内側の貫通孔１８Ｘを充填する金属層５２とから構成されている。また、配線層１９は、絶縁層１８の上面１８Ｂを被覆する金属膜５０と、金属膜５０上に形成された金属膜５１と、金属膜５１上及び金属層５２上に形成された金属層５３とから構成されている。なお、必要に応じて、配線層１９の表面（上面及び側面、又は上面のみ）に表面処理層を形成するようにしてもよい。
図８（ｂ）に示すように、以上説明した製造工程により、支持基板１０５上に配線基板１０が形成される。
次に、回路形成面（ここでは、下面）に形成された接続端子７１と、その接続端子７１の下面に形成された接合部材７２とを有する半導体チップ７０を準備する。続いて、配線層１９上に、半導体チップ７０の接続端子７１をフリップチップ接合する。例えば、接合部材７２がはんだ層である場合には、配線層１９と接続端子７１とを位置合わせした後に、リフロー処理を行って接合部材７２（はんだ層）を溶融させ、接続端子７１を配線層１９に電気的に接続する。
次に、図９（ａ）に示す工程では、絶縁層１８の上面１８Ｂに、半導体チップ７０を封止する封止樹脂８０を形成する。封止樹脂８０は、例えば、半導体チップ７０を全体的に被覆し、配線層１９、接続端子７１及び接合部材７２の表面を被覆するように形成される。例えば、封止樹脂８０の材料として熱硬化性を有したモールド樹脂を用いる場合には、図８（ｂ）に示した構造体を金型内に収容し、その金型内に圧力（例えば、５〜１０ＭＰａ）を印加し、流動化したモールド樹脂を導入する。その後、モールド樹脂を１８０℃程度の温度で加熱して硬化させることで、封止樹脂８０を形成する。なお、モールド樹脂を充填する方法としては、例えば、トランスファーモールド法、コンプレッションモールド法やインジェクションモールド法などの方法を用いることができる。
続いて、配線基板１０から支持基板１０５を除去する。支持基板１０５の除去は、支持基板１００の除去と同様に行うことができる。例えば、紫外線の照射、加熱やレーザ光の照射により離型層１０７の粘着力を低下させた後に、その離型層１０７及び支持体１０６を配線基板１０（絶縁層１２）から機械的に剥離する。これにより、図９（ｂ）に示すように、絶縁層１２の下面と配線層１１の側面及び下面とが外部に露出される。そして、以上説明した製造工程により、図２に示した半導体装置６０を製造することができる。
以上説明した本実施形態によれば、以下の効果を奏することができる。
（１）ビア配線２３の上端部（つまり、突出部２３Ｂ）を絶縁層１６の上面１６Ｂから突出させ、その突出部２３Ｂの側面及び上面を被覆するようにランド１７Ｌを形成した。これにより、ランド１７Ｌとビア配線２３（突出部２３Ｂ）とが立体的に接続されるため、ランド１７Ｌの下面とビア配線２３の上端面とが平面的に接続される場合に比べて、ランド１７Ｌとビア配線２３との接触面積を増大させることができる。この結果、ランド１７Ｌとビア配線２３との電気的な接続信頼性を向上させることができる。
（２）ランド１７Ｌに、外周部１７Ａと、その外周部１７Ａの上面１７Ｂよりも上方に突出する中央部１７Ｃとを形成し、中央部１７Ｃの上面１７Ｄ及び側面１７Ｅを被覆するようにビア配線２４を形成した。これにより、ランド１７Ｌとビア配線２４とが立体的に接続されるため、ランド１７Ｌの上面とビア配線２４の下端面とが平面的に接続される場合に比べて、ランド１７Ｌとビア配線２４との接触面積を増大させることができる。この結果、ランド１７Ｌとビア配線２４との電気的な接続信頼性を向上させることができる。
（３）ランド１７Ｌとビア配線２３，２４との接触面積を増大させることができるため、ランド１７Ｌの平面形状を小さく形成し、ビア配線２３，２４を小径に形成することができる。すなわち、ランド１７Ｌの平面形状を小さく形成し、ビア配線２３，２４を小径に形成した場合であっても、ランド１７Ｌとビア配線２３，２４との接触面積を十分に確保できるため、ランド１７Ｌとビア配線２３，２４との間で高い接続信頼性を維持できる。これにより、配線層１５，１７，１９の微細化及び高密度化に容易に対応することができる。
（４）ランド１７Ｌに、外周部１７Ａの上面１７Ｂよりも上方に突出する中央部１７Ｃを形成した。このため、中央部１７Ｃの上面１７Ｄから絶縁層１８の上面１８Ｂまでの厚さを、外周部１７Ａの上面１７Ｂから絶縁層１８の上面１８Ｂまでの厚さよりも薄くできる。これにより、中央部１７Ｃの上面１７Ｄを露出する貫通孔１８Ｘの小径化に対応しやすくなる。また、貫通孔１８Ｘを形成する際に、中央部１７Ｃ上に絶縁層１８の残渣が残り難い。このため、ランド１７Ｌに対してビア配線２４を良好に接続することができる。
（５）貫通孔１６Ｘ，１８Ｘを、ランド１７Ｌに向かうに連れて径（開口幅）が小さくなるように形成した。これにより、ランド１７Ｌの平面形状を小さくすることができる。このため、配線層１７の微細化及び高密度化に容易に対応することができる。
（６）ビア配線２３と接続されるランドと、ビア配線２４と接続されるランドとで１つのランド１７Ｌを共有するようにした。これにより、ランド１７Ｌの平面形状を小さくすることができる。
（７）絶縁層１６を上面１６Ｂ側から薄化することにより、ビア配線２３の上端部を絶縁層１６の上面１６Ｂから露出させるようにした。このため、例えば図１０に示すように、図３（ｂ）に示した工程で形成された貫通孔１６Ｘが絶縁層１６の厚さ方向に貫通していない場合であっても、後工程（図７（ａ）で示した工程）で絶縁層１６を上面１６Ｂ側から薄化することにより、ビア配線２３の上端部を絶縁層１６から確実に露出させることができる。
（８）薄化後の絶縁層１６の厚さを、絶縁層１２，１４，１８よりも厚く形成することにより、絶縁層１６における絶縁信頼性を向上させることができる。
（他の実施形態）
なお、上記実施形態は、これを適宜変更した以下の態様にて実施することもできる。
・図１１に示すように、絶縁層１２の下面に、配線層１１を被覆するようにソルダーレジスト層９０を形成するようにしてもよい。ソルダーレジスト層９０には、例えば、最下層の配線層１１の一部を外部接続用パッド１１Ｐとして露出させるための開口部９０Ｘが形成されている。この開口部９０Ｘに露出する配線層１１上（つまり、外部接続用パッド１１Ｐ上）に表面処理層を形成するようにしてもよい。
この場合には、例えば、支持基板１０５上に配線基板１０を形成した後に、支持基板１０５を配線基板１０から除去する。そして、支持基板１０５の除去により外部に露出した絶縁層１２の下面にソルダーレジスト層９０を形成する。
なお、本変形例では、配線基板１０の最外層となる保護絶縁層の一例としてソルダーレジスト層９０を例示したが、各種の感光性を有する絶縁性樹脂から保護絶縁層を形成することができる。
・上記実施形態の絶縁層１８の上面１８Ｂに保護絶縁層（例えば、ソルダーレジスト層）を形成してもよい。
・上記実施形態では、配線基板１０に半導体チップ７０を実装し、その半導体チップ７０を封止する封止樹脂８０を形成した後に、支持基板１０５を除去したが、支持基板１０５を除去するタイミングはこれに限定されない。すなわち、支持基板１０５を除去した後の構造体のみで剛性を十分に確保することができれば、支持基板１０５を除去するタイミングは特に限定されない。例えば、支持基板１０５上に配線基板１０を形成した直後に支持基板１０５を除去するようにしてもよい。この場合には、支持基板１０５を除去した後に、半導体チップ７０の実装と、封止樹脂８０の形成とが行われる。
・図１２に示すように、中央部１７Ｃの外側面の角部を、丸みを帯びた形状（Ｒ形状）に形成してもよい。なお、図１２では、図１（ｂ）に示した金属膜３１，４０，４１，５０，５１及び金属層４２，５２，５３の図示を省略している。
・上記実施形態では、中央部１７Ｃの上面１７Ｄを平坦面に形成した。これに限らず、例えば、中央部１７Ｃの上面１７Ｄを凸状の曲面に形成してもよい。
・上記実施形態では、中央部１７Ｃの側面１７Ｅを、断面視において直線状に傾斜するように形成した。これに限らず、例えば、中央部１７Ｃの側面１７Ｅを曲面に形成してもよい。
・上記実施形態では、貫通孔１６Ｘ及びビア配線２３を、配線層１５側から配線層１７側に向かうに連れて径が小さくなるように形成した。すなわち、貫通孔１６Ｘの内側面とビア配線２３の外周面とを傾斜面に形成した。これに限らず、貫通孔１６Ｘの内側面及びビア配線２３の外周面を、断面視において、絶縁層１６の下面１６Ａに対して略垂直に延びるように形成してもよい。この場合に、中央部１７Ｃの側面１７Ｅも同様に、断面視において、外周部１７Ａの上面１７Ｂに対して略垂直に延びるように形成してもよい。
・上記実施形態では、貫通孔１８Ｘ及びビア配線２４を、配線層１９側から配線層１７側に向かうに連れて径が小さくなるように形成した。すなわち、貫通孔１８Ｘの内側面とビア配線２４の外周面とを傾斜面に形成した。これに限らず、貫通孔１８Ｘの内側面及びビア配線２４の外周面を、断面視において、絶縁層１８の上面１８Ｂに対して略垂直に延びるように形成してもよい。
・上記実施形態では、金属膜３０の上端面と絶縁層１６の上面１６Ｂとを略面一に形成した。これに限らず、例えば図１３に示すように、金属膜３０の上端面を、絶縁層１６の上面１６Ｂよりも下方に凹むように形成してもよい。この場合のビア配線２３には、金属膜３０の上端面と、その金属膜３０から露出された金属膜３１の側面及び上面とに沿って段差が形成される。また、金属膜３０の上端面を、絶縁層１６の上面１６Ｂよりも上方に突出するように形成してもよい。
なお、図１３では、図１（ｂ）に示した金属膜４０，４１，５０，５１及び金属層４２，５２，５３の図示を省略している。
・上記実施形態における金属膜３０，４０，５０を省略してもよい。
・上記実施形態では、絶縁層１６の厚さを、他の絶縁層１２，１４，１８よりも厚く設定した。これに限らず、例えば図１４に示すように、絶縁層１６の厚さを、絶縁層１２，１４，１８よりも薄く設定してもよい。この場合の絶縁層１６の厚さは、例えば、３〜７μｍ程度とすることができる。例えば、絶縁層１６の厚さを、絶縁層１２，１４，１８よりも薄く設定することにより、配線基板１０全体を薄型化することができる。
この場合には、例えば、図７（ａ）に示した薄化工程において、薄化後の絶縁層１６の厚さが、絶縁層１２，１４よりも薄くなるように、絶縁層１６の削り量が調整される。
・上記実施形態では、絶縁層１２，１４，１６の材料として、感光性樹脂を主成分とする絶縁性樹脂を用いるようにした。これに限らず、絶縁層１２，１４，１６の材料として、熱硬化性樹脂を主成分とする絶縁性樹脂を用いるようにしてもよい。
・上記実施形態では、絶縁層１６の上面１６Ｂに、１層の絶縁層１８と、１層の配線層１９とを積層するようにした。これに限らず、絶縁層１６の上面１６Ｂに、複数層の絶縁層と複数層の配線層とを交互に積層するようにしてもよい。
・上記実施形態の配線基板１０における配線層１１，１３，１５，１７，１９及び絶縁層１２，１４，１６，１８の層数や配線の取り回しなどは様々に変形・変更することが可能である。
・上記実施形態では、配線基板１０に半導体チップ７０を実装するようにした。これに限らず、例えば、半導体チップ７０の代わりに、チップコンデンサ、チップ抵抗やチップインダクタ等のチップ部品や水晶振動子などの電子部品を配線基板１０に実装するようにしてもよい。
・また、半導体チップ７０、チップ部品及び水晶振動子などの電子部品の実装の形態（例えば、フリップチップ実装、ワイヤボンディング実装、はんだ実装又はこれらの組み合わせ）などは様々に変形・変更することが可能である。
・上記実施形態では、半導体チップ７０の裏面を被覆するように封止樹脂８０を形成した。これに限らず、半導体チップ７０の裏面を露出するように封止樹脂８０を形成してもよい。
・上記実施形態の半導体装置６０において、各半導体チップ７０と配線基板１０との間にアンダーフィル樹脂を形成するようにしてもよい。
・上記実施形態並びに各変形例は適宜組み合わせてもよい。
１０ 配線基板
１５ 配線層
１６ 絶縁層
１６Ｘ 貫通孔
１７ 配線層
１７Ａ 外周部
１７Ｃ 中央部
１７Ｌ ランド
１８ 絶縁層
１８Ｘ 貫通孔
１９ 配線層
２３ ビア配線
２３Ａ 充填部
２３Ｂ 突出部
３０ 金属膜
３１ 金属膜
３２，３３ 金属層
４０，４１ 金属膜
４２ 金属層
５０，５１ 金属膜
５２，５３ 金属層
６０ 半導体装置
７０ 半導体チップ
８０ 封止樹脂
１００，１０５ 支持基板

Claims (10)

  1. 第１絶縁層と、
    前記第１絶縁層の下面に形成された第１配線層と、
    前記第１絶縁層を厚さ方向に貫通する第１貫通孔と、
    前記第１貫通孔に充填され前記第１配線層と接続された充填部と、前記第１絶縁層の上面よりも上方に突出する突出部とを有する第１ビア配線と、
    前記第１絶縁層の上面を被覆する外周部と、前記外周部と連続して形成され、前記突出部の側面及び上面を被覆するとともに、前記外周部の上面よりも上方に突出する中央部とを有するランドを備えた第２配線層と、
    前記第２配線層を被覆するように前記第１絶縁層の上面に形成された第２絶縁層と、
    前記第２絶縁層を厚さ方向に貫通し、前記中央部の側面及び上面を露出する第２貫通孔と、
    前記第２貫通孔を充填し、前記中央部の側面及び上面を被覆するように形成された第２ビア配線と、
    前記第２ビア配線と接続され、前記第２絶縁層の上面に形成された第３配線層と、
    を有することを特徴とする配線基板。
  2. 前記第１貫通孔は、前記第２配線層側の開口端の幅が前記第１配線層側の開口端の幅よりも小さくなるように形成され、
    前記第２貫通孔は、前記第２配線層側の開口端の幅が前記第３配線層側の開口端の幅よりも小さくなるように形成されていることを特徴とする請求項１に記載の配線基板。
  3. 前記充填部は、前記第１貫通孔の内側面を被覆する第１金属膜と、前記第１金属膜の側面を被覆する第２金属膜と、前記第２金属膜よりも内側の前記第１貫通孔を充填する金属層とから構成され、
    前記突出部は、前記第１絶縁層の上面よりも上方に突出する前記金属層と、前記第１絶縁層の上面から露出された前記金属層の側面及び上面を被覆する前記第２金属膜とから構成され、
    前記第１ビア配線は、前記第１金属膜の上端面と、前記第１金属膜から露出された前記第２金属膜の側面及び上面とに沿って形成された段差を有することを特徴とする請求項１又は２に記載の配線基板。
  4. 前記第１金属膜の上端面は、前記第１絶縁層の上面と面一になるように形成されていることを特徴とする請求項３に記載の配線基板。
  5. 前記第１絶縁層の厚さは、前記第２絶縁層の厚さよりも厚いことを特徴とする請求項３又は４に記載の配線基板。
  6. 前記第２配線層は、前記第１絶縁層の上面と前記突出部の側面及び上面とを被覆する金属膜と、前記金属膜上に形成された金属層とを有することを特徴とする請求項１〜５のいずれか一項に記載の配線基板。
  7. 前記第２ビア配線は、前記第２貫通孔の内側面と、前記第２貫通孔に露出する前記中央部の側面及び上面とを被覆する金属膜と、前記金属膜よりも内側の前記第２貫通孔を充填する金属層とを有することを特徴とする請求項１〜６のいずれか一項に記載の配線基板。
  8. 請求項１〜７のいずれか一項に記載の配線基板と、
    前記第３配線層に接続された電子部品と、
    を有することを特徴とする半導体装置。
  9. 支持基板を準備する工程と、
    前記支持基板の下面に、第１貫通孔を有する第１絶縁層を形成する工程と、
    前記第１貫通孔を充填する第１ビア配線を形成するとともに、前記第１ビア配線と接続される第１配線層を前記第１絶縁層の下面に形成する工程と、
    前記支持基板を除去する工程と、
    前記第１絶縁層を上面側から薄化し、前記第１ビア配線の上端部の側面を前記第１絶縁層から露出させる工程と、
    前記第１絶縁層の上面を被覆する外周部と、前記外周部と連続し、前記第１絶縁層の上面よりも上方に突出する前記第１ビア配線の側面全面及び上面全面を被覆するとともに、前記外周部の上面よりも上方に突出する中央部とを有するランドを備えた第２配線層を形成する工程と、
    前記第１絶縁層の上面に、前記中央部の側面及び上面を露出する第２貫通孔を有する第２絶縁層を形成する工程と、
    前記第２貫通孔を充填する第２ビア配線を形成するとともに、前記第２ビア配線と接続される第３配線層を前記第２絶縁層の上面に形成する工程と、
    を有することを特徴とする配線基板の製造方法。
  10. 前記第１ビア配線を形成する工程は、
    前記第１貫通孔の内面全面を被覆する第１金属膜を形成する工程と、
    前記第１金属膜の表面全面を被覆する第２金属膜を形成する工程と、
    前記第２金属膜よりも内側の前記第１貫通孔を充填する金属層を形成する工程と、を有し、
    前記第１絶縁層を上面側から薄化する工程では、前記第１絶縁層の薄化と同時に、前記第１金属膜を上面側から薄化することを特徴とする請求項９に記載の配線基板の製造方法。
JP2016047204A 2016-03-10 2016-03-10 配線基板、半導体装置及び配線基板の製造方法 Active JP6816964B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016047204A JP6816964B2 (ja) 2016-03-10 2016-03-10 配線基板、半導体装置及び配線基板の製造方法
US15/441,559 US10192815B2 (en) 2016-03-10 2017-02-24 Wiring board and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016047204A JP6816964B2 (ja) 2016-03-10 2016-03-10 配線基板、半導体装置及び配線基板の製造方法

Publications (2)

Publication Number Publication Date
JP2017163027A JP2017163027A (ja) 2017-09-14
JP6816964B2 true JP6816964B2 (ja) 2021-01-20

Family

ID=59787025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016047204A Active JP6816964B2 (ja) 2016-03-10 2016-03-10 配線基板、半導体装置及び配線基板の製造方法

Country Status (2)

Country Link
US (1) US10192815B2 (ja)
JP (1) JP6816964B2 (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020000414A1 (en) * 2018-06-29 2020-01-02 Intel Corporation Coupling mechanisms for substrates, semiconductor packages, and/or printed circuit boards
JP7035920B2 (ja) * 2018-09-06 2022-03-15 三菱電機株式会社 半導体装置および電力変換装置
JP2021093417A (ja) * 2019-12-09 2021-06-17 イビデン株式会社 プリント配線板、及び、プリント配線板の製造方法
JP7512594B2 (ja) * 2020-01-10 2024-07-09 Ｔｏｐｐａｎホールディングス株式会社 回路基板
JP7391692B2 (ja) * 2020-02-05 2023-12-05 新光電気工業株式会社 配線基板及び配線基板の製造方法
CN111554647B (zh) * 2020-05-19 2022-04-19 上海先方半导体有限公司 一种晶圆级芯片结构、多芯片堆叠互连结构及制备方法
US11545425B2 (en) * 2020-10-08 2023-01-03 Qualcomm Incorporated Substrate comprising interconnects embedded in a solder resist layer
KR20220086321A (ko) * 2020-12-16 2022-06-23 삼성전기주식회사 인쇄회로기판 및 전자부품 패키지
US11823983B2 (en) 2021-03-23 2023-11-21 Qualcomm Incorporated Package with a substrate comprising pad-on-pad interconnects
US20220367399A1 (en) * 2021-05-13 2022-11-17 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and method for forming the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5817574A (en) * 1993-12-29 1998-10-06 Intel Corporation Method of forming a high surface area interconnection structure
US5451543A (en) * 1994-04-25 1995-09-19 Motorola, Inc. Straight sidewall profile contact opening to underlying interconnect and method for making the same
JPH08330730A (ja) * 1995-06-02 1996-12-13 Oki Electric Ind Co Ltd 薄膜多層配線基板の製造方法
US6087724A (en) * 1997-12-18 2000-07-11 Advanced Micro Devices, Inc. HSQ with high plasma etching resistance surface for borderless vias
FR2779274B1 (fr) * 1998-05-27 2000-08-18 St Microelectronics Sa Circuit integre avec couche d'arret et procede de fabrication associe
KR100389927B1 (ko) * 2001-06-07 2003-07-04 삼성전자주식회사 다층 배선 구조를 구비한 반도체 소자 및 그 제조 방법
DE10305365B4 (de) * 2003-02-10 2005-02-10 Infineon Technologies Ag Verfahren und Anordnung zum Kontaktieren von Anschlüssen eines Bipolartransistors
DE102004029519A1 (de) * 2004-06-18 2006-01-12 Infineon Technologies Ag Verfahren zum Herstellen einer Schicht-Anordnung
JP5355380B2 (ja) 2009-12-25 2013-11-27 新光電気工業株式会社 多層配線基板
JP5886617B2 (ja) * 2011-12-02 2016-03-16 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
JP5454605B2 (ja) * 2012-04-02 2014-03-26 富士通セミコンダクター株式会社 配線基板及び半導体装置
JP2014075515A (ja) * 2012-10-05 2014-04-24 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
JP6170832B2 (ja) * 2013-12-20 2017-07-26 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6324876B2 (ja) * 2014-07-16 2018-05-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法

Also Published As

Publication number Publication date
JP2017163027A (ja) 2017-09-14
US20170263545A1 (en) 2017-09-14
US10192815B2 (en) 2019-01-29

Similar Documents

Publication Publication Date Title
JP6816964B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP5460388B2 (ja) 半導体装置及びその製造方法
US9780043B2 (en) Wiring board, semiconductor package, and semiconductor device
US9295159B2 (en) Method for fabricating packaging substrate with embedded semiconductor component
JP6615701B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
US10892216B2 (en) Wiring substrate and semiconductor device
US20100096744A1 (en) Printed wiring board and method for manufacturing the same
US9824963B2 (en) Wiring board, and semiconductor device
TWI505756B (zh) 印刷電路板及其製造方法
JP2010141204A (ja) 配線基板及びその製造方法
JP2010147152A (ja) 配線基板及びその製造方法
US20130249083A1 (en) Packaging substrate
US9334576B2 (en) Wiring substrate and method of manufacturing wiring substrate
JP6418757B2 (ja) 配線基板及びその製造方法と半導体装置
JP2010219477A (ja) 電子部品内蔵配線基板の製造方法
JP2010192781A (ja) 半導体装置及びその製造方法
US11011457B2 (en) Wiring substrate
JP2013012522A (ja) パッケージおよびパッケージの製造方法
JP2007335740A (ja) 半導体装置および半導体装置の製造方法
JP6505521B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2008198805A (ja) 半導体装置の製造方法
JP5880036B2 (ja) 電子部品内蔵基板及びその製造方法と積層型電子部品内蔵基板
TWI720735B (zh) 封裝結構及其製造方法
TW201725668A (zh) 封裝基板及其製作方法
JP2022071600A (ja) 配線基板、半導体装置及び配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190716

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200107

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200214

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20200728

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20201020

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20201027

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20201201

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20201201

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201224

R150 Certificate of patent or registration of utility model

Ref document number: 6816964

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150