JP4876375B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP4876375B2 JP4876375B2 JP2004198990A JP2004198990A JP4876375B2 JP 4876375 B2 JP4876375 B2 JP 4876375B2 JP 2004198990 A JP2004198990 A JP 2004198990A JP 2004198990 A JP2004198990 A JP 2004198990A JP 4876375 B2 JP4876375 B2 JP 4876375B2
- Authority
- JP
- Japan
- Prior art keywords
- silicon nitride
- nitride film
- semiconductor device
- film
- surface side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 23
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 126
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 94
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 94
- 229910052757 nitrogen Inorganic materials 0.000 claims description 63
- 238000000034 method Methods 0.000 claims description 50
- 230000015572 biosynthetic process Effects 0.000 claims description 26
- 239000007789 gas Substances 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 13
- 238000000231 atomic layer deposition Methods 0.000 claims description 8
- QJGQUHMNIGDVPM-UHFFFAOYSA-N nitrogen group Chemical group [N] QJGQUHMNIGDVPM-UHFFFAOYSA-N 0.000 claims description 8
- 230000005669 field effect Effects 0.000 claims description 7
- 238000005121 nitriding Methods 0.000 claims description 6
- 238000002230 thermal chemical vapour deposition Methods 0.000 claims description 5
- 239000010410 layer Substances 0.000 description 31
- 239000011229 interlayer Substances 0.000 description 15
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 14
- 238000009826 distribution Methods 0.000 description 13
- 239000012495 reaction gas Substances 0.000 description 11
- 239000002245 particle Substances 0.000 description 8
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 7
- 229910000077 silane Inorganic materials 0.000 description 7
- 229910021332 silicide Inorganic materials 0.000 description 6
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 6
- 239000002344 surface layer Substances 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000000137 annealing Methods 0.000 description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000001301 oxygen Substances 0.000 description 4
- 229910052760 oxygen Inorganic materials 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000012159 carrier gas Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- FDNAPBUWERUEDA-UHFFFAOYSA-N silicon tetrachloride Chemical compound Cl[Si](Cl)(Cl)Cl FDNAPBUWERUEDA-UHFFFAOYSA-N 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- FXOCTISBMXDWGP-UHFFFAOYSA-N dichloro(silyl)silane Chemical compound [SiH3][SiH](Cl)Cl FXOCTISBMXDWGP-UHFFFAOYSA-N 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 230000002779 inactivation Effects 0.000 description 1
- QYRRPQSBTOLXQR-UHFFFAOYSA-N methoxy-[(2-methylpropan-2-yl)oxy]silane Chemical compound CC(O[SiH2]OC)(C)C QYRRPQSBTOLXQR-UHFFFAOYSA-N 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- GURMJCMOXLWZHZ-UHFFFAOYSA-N n-ethyl-n-[tris(diethylamino)silyl]ethanamine Chemical compound CCN(CC)[Si](N(CC)CC)(N(CC)CC)N(CC)CC GURMJCMOXLWZHZ-UHFFFAOYSA-N 0.000 description 1
- SSCVMVQLICADPI-UHFFFAOYSA-N n-methyl-n-[tris(dimethylamino)silyl]methanamine Chemical compound CN(C)[Si](N(C)C)(N(C)C)N(C)C SSCVMVQLICADPI-UHFFFAOYSA-N 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- NFHFRUOZVGFOOS-UHFFFAOYSA-N palladium;triphenylphosphane Chemical compound [Pd].C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1.C1=CC=CC=C1P(C=1C=CC=CC=1)C1=CC=CC=C1 NFHFRUOZVGFOOS-UHFFFAOYSA-N 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- LXEXBJXDGVGRAR-UHFFFAOYSA-N trichloro(trichlorosilyl)silane Chemical compound Cl[Si](Cl)(Cl)[Si](Cl)(Cl)Cl LXEXBJXDGVGRAR-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
- H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Formation Of Insulating Films (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
本発明は半導体装置およびその製造方法に関し、特には電解効果トランジスタを覆う窒化シリコン膜を備えた半導体装置およびその製造方法に関する。
ＭＯＳトランジスタに代表される電解効果トランジスタ（以下、ＭＯＳトランジスタと記す）を備えた半導体装置の製造工程においては、窒化シリコン膜をエッチングストッパとして用いたドライエッチングが行われている。例えば、半導体基板の表面側にゲート絶縁膜を介してゲート電極を形成し、当該ゲート電極脇の半導体基板の表面層にソース／ドレイン拡散層を形成した後、これらを覆う状態でエッチングストッパとなる窒化シリコン膜が形成される。次に、この窒化シリコン膜上に酸化シリコンからなる層間絶縁膜が形成される。その後、上記の窒化シリコ膜をエッチングストッパとして層間絶縁膜をドライエッチングすることにより、ソース／ドレイン拡散層やゲート電極に達する接続孔を形成する。
以上の製造工程においては、エッチングストッパとなる窒化シリコン膜を形成する際に、高い反応ガスの圧力下で短時間に窒化シリコン膜を形成し、さらに成膜した窒化シリコン膜に高い引っ張り応力が生じるようにする。これにより、ＭＯＳトランジスタの基本性能の１つであるオン電流の向上が容易になると共に、ゲート電極の空乏化を完全に防止できるようになる（以上、下記特許文献１参照）。
ところで、一般的に、ＭＯＳトランジスタを覆う窒化シリコン膜に高い引っ張り応力を生じさせ、またこの引っ張り応力を維持するためには、窒化シリコン膜中における窒素濃度を高く保つことが有効である。そして、窒素濃度の高い窒化シリコン膜を形成するためには、成膜ガス中におけるアンモニアガス（ＮＨ3）の流量を増加させることが一般的である。しかしながら、アンモニアガス（ＮＨ3）の流量を増加させることにより、成膜雰囲気中おけるパーティクル数が増大するため、窒素濃度が十分に高くかつパーティクルを含有しない良質な窒化シリコン膜を得ることは困難であった。
さらに、窒化シリコン膜の成膜においては、膜中における窒素濃度を高くする程、成膜速度が低下する。したがって、窒素濃度の高い窒化シリコン膜を形成することは、生産性を低下させる要因となる。
また、半導体装置の製造工程においては、既に形成されている下地部材の性能を確保するために、プロセスの低温化が望まれている。例えば、ゲート電極やソース／ドレイン拡散層の表面層がシリサイド層で構成されている場合には、シリサイド層形成後のプロセスを低温プロセスとすることにより、シリサイド層を低抵抗に保つ必要がある。しかしながら、より窒素濃度の高い窒化シリコン膜を形成するには、高い成膜温度が必要がとなる。この熱負荷は、下地部材の性能の低下を防止すること、例えばシリサイド層の抵抗値を低抵抗に維持することを困難にするため、熱負荷の増加量を最小にする必要がある。
さらに、上述したプロセスの低温化の要求にともない、窒化シリコン膜上に形成する酸化シリコンからなる層間絶縁膜も低温プロセスによって形成した場合、層間絶縁膜が多量の水分（水酸基）を含有するものとなる。これにより、層間絶縁膜中の水分が窒化シリコン膜に供給され、窒化シリコン膜の酸化が進行して圧縮応力が発生し、この結果として窒化シリコン膜における引っ張り応力を低下させる懸念がある。
そこで本発明は、熱負荷をより小さく抑えて下地への影響なく成膜可能であると共に、十分に引っ張り応力を維持可能でかつパーティクルの発生を抑えた膜質良好な窒化シリコン膜によってＭＯＳトランジスタを覆うことにより、トランジスタ特性の向上を図ることが可能な半導体装置を提供すること、およびこの半導体装置の製造方法を提供することを目的とする。
このような目的を達成するための本発明の半導体装置は、半導体基板の表面側に形成さ
れたＭ Ｏ Ｓ トランジスタ（ 電界効果トランジスタ） を覆う状態で窒化シリコン膜が設けられた半導体装置において、窒化シリコン膜の窒素濃度が、窒化シリコン膜の上面側及び下面側の界面層に挟持された部分よりも窒化シリコン膜の上面側及び下面側の界面層において高くなっており、かつ、引っ張り応力を有することを特徴としている。
れたＭ Ｏ Ｓ トランジスタ（ 電界効果トランジスタ） を覆う状態で窒化シリコン膜が設けられた半導体装置において、窒化シリコン膜の窒素濃度が、窒化シリコン膜の上面側及び下面側の界面層に挟持された部分よりも窒化シリコン膜の上面側及び下面側の界面層において高くなっており、かつ、引っ張り応力を有することを特徴としている。
そして本発明の半導体装置の製造方法は、このような構成の半導体装置を製造する方法
であり、窒化シリコン膜を形成する工程では、窒化シリコン膜の上面側及び下面側の界面層における窒素濃度が窒化シリコン膜の上面側及び下面側の界面層に挟持された部分の窒素濃度よりも高くなるように、窒素含有ガスの供給量を調整した成膜が行われ、前記窒化シリコン膜が引っ張り応力を有することを特徴としている。このような窒化シリコン膜の形成工程は、例えば熱Ｃ Ｖ Ｄ 法、原子層蒸着法、または窒化シリコン膜の成膜処理とプラズマ窒化処理との繰り返しによって行われる。
であり、窒化シリコン膜を形成する工程では、窒化シリコン膜の上面側及び下面側の界面層における窒素濃度が窒化シリコン膜の上面側及び下面側の界面層に挟持された部分の窒素濃度よりも高くなるように、窒素含有ガスの供給量を調整した成膜が行われ、前記窒化シリコン膜が引っ張り応力を有することを特徴としている。このような窒化シリコン膜の形成工程は、例えば熱Ｃ Ｖ Ｄ 法、原子層蒸着法、または窒化シリコン膜の成膜処理とプラズマ窒化処理との繰り返しによって行われる。
このような構成の半導体装置およびその製造方法では、窒化シリコン膜の上面側及び下面側の界面層の窒素濃度が窒化シリコン膜の上面側及び下面側の界面層に挟持された部分よりも高い窒化シリコン膜でＭ Ｏ Ｓ トランジスタが覆われる。このため、Ｍ Ｏ Ｓ トランジスタ側の界面層の窒素濃度を十分に高く設定することで、窒化シリコン膜に高い引っ張り応力が生じる。一方、これと反対側（ 上面側） の界面層の窒素濃度を十分に高く設定することで、窒化シリコン膜の上方から酸素などが浸入した場合であっても、窒化シリコン膜内の窒素濃度が高く維持され、窒化シリコン膜に生じさせた引っ張り応力が持続される。そして、これらの界面層に挟まれた中央部の窒素濃度が低く設定されているため、全層にわたって窒素濃度が高い窒化シリコン膜と比較して、例えば熱Ｃ Ｖ Ｄ 法では、より短時間で成膜されたものとされ、成膜に要する熱負荷が抑えられると共に、窒素含有ガスの供給量が抑えられてパーティクル発生の少ない環境で成膜されたものとされる。また、例えば原子層蒸着法、または窒化シリコン膜の成膜処理とプラズマ窒化処理との繰り返しでは全層にわたって窒素濃度が高い窒化シリコン膜を形成するのと比較して、より短時間で生産性を確保して成膜されたものとされる。
以上説明したように、本発明の半導体装置およびその製造方法によれば、熱負荷をより小さく抑えて下地への影響なく成膜可能であると共に、パーティクルの発生を抑えた環境で成膜されたことにより膜質が良好で、かつ十分に引っ張り応力を維持可能な窒化シリコン膜によってＭＯＳトランジスタを覆うことが可能となる。この結果、トランジスタ特性の向上を図ることが可能になる。また、ＭＯＳトランジスタの製造時間の短縮化により半導体装置の生産性の向上を図ることが可能になる。
次に、本発明の実施の形態を、半導体装置の製造方法から順に、図１の断面工程面に基づいて詳細に説明する。
先ず、図１（１）に示すように、単結晶シリコンからなる半導体基板１上に、ゲート絶縁膜３を介してゲート電極５を形成し、これらの側壁に絶縁性のサイドウォール７を形成する。しかる後、ゲート電極５およびサイドウォール７をマスクにした不純物導入により、半導体基板１の表面層にソース／ドレイン領域９を形成する。その後、ここでの図示は省略したが、ソース／ドレイン領域９の表面層、およびゲート電極５の表面層に、コンタクト抵抗を低減するためのシリサイド層を形成する。以上により、半導体基板１の表面側にＭＯＳトランジスタ１１を形成する。
その後、図１（２）に示すように、半導体基板１の上部に、ＭＯＳトランジスタ１１を覆う状態で窒化シリコン膜１３を形成する。この窒化シリコン膜１３は、深さ方向に窒素濃度が分布を有して形成されることとする。ただしこの濃度分布は、図２の深さ方向における窒素濃度の分布に示すように、５０μｍ程度の膜厚の窒化シリコン膜における両側の界面層における窒素濃度が中央部分の窒素濃度よりも高いこととする。
また、両側界面層における窒素濃度は、高いほど好ましく、さらに好ましくは化学量論的組成であるＳｉ3Ｎ4よりも窒素濃度が高いこととする。
またこれらの界面層に狭持された中央部分の窒素濃度は、窒化シリコン膜１３の成膜プロセスにおける熱負荷が、下地に影響を与えることのない程度に成膜時間を短く抑えられる範囲で高いことが好ましい。さらに中央部分の窒素濃度は、窒化シリコン膜１３の成膜プロセスにおいて用いられるアンモニアガス（ＮＨ3）に由来するパーティクルの発生が、窒化シリコン膜１３の膜質の低下を妨げない程度に抑えられる範囲で高いことが好ましい。また、この窒化シリコン膜１３は、酸素濃度が十分に低いこととし、酸素の濃度は１×１０20個／ｃｍ3よりも低いこととする。
このような窒素濃度の分布を有する窒化シリコン膜１３は、窒素含有ガスの供給量を調整した以下の成膜方法によって形成される。尚ここでは、３種類の成膜方法を具体的に説明する。
第１に、熱ＣＶＤ法によって上述した窒素の濃度分布を有する窒化シリコン膜１３を形成する場合には、次のように行う。
すなわち、熱ＣＶＤ法による窒化シリコン膜１３の成膜は、シリコンを含有する反応ガスと窒素を含有する反応ガスとを、成膜雰囲気内に供給して行われる。シリコンを含有する反応ガスとしては、シラン（ＳｉＨ4）、ジシラン（Ｓｉ2Ｈ6）、ジクロロジシラン（ＳｉＨ2Ｃｌ2）、ヘキサクロロジシラン（Ｓｉ2Ｃｌ6）などのシラン系ガスが用いられる。また、窒素を含有する反応ガスとしてはアンモニアガス（ＮＨ3）が用いられる。
そして、特に本実施形態における窒化シリコン膜１３の熱ＣＶＤ法による成膜においては、成膜の１ｓｔステップでは、窒素を含有する反応ガスであるアンモニアガス（ＮＨ3）の流量を、シリコンを含有する反応ガスであるシラン系ガスの流量よりも充分に大きく設定した成膜を行う。続いて２ｎｄステップでは、１ｓｔステップよりもアンモニアガス（ＮＨ3）の流量を低下させて通常の流量比での成膜を行う。その後３ｒｄステップでは、２ｎｄステップよりもアンモニアガス（ＮＨ3）の流量を上昇させ、１ｓｔステップと同様にアンモニアガス（ＮＨ3）の流量をシラン系ガスの流量よりも充分に大きく設定した成膜を行う。
以上のようなアンモニアガス（ＮＨ3）の流量比を変化させた３ステップでの熱ＣＶＤ成膜により、図２のような窒素濃度の分布を有する窒化シリコン膜１３を得る。
第２に、原子層蒸着法（Atomic Layer Deposition：ＡＬＤ法）によって上述した窒素濃度の分布を有する窒化シリコン膜１３を形成する場合には、次のように行う。
すなわち、原子層蒸着法による窒化シリコン膜１３の成膜は、シリコンを含有する反応ガスを供給することで処理表面にＳｉ含有反応物を化学的に吸着させる工程と、窒素を含有する反応ガスを供給することで処理表面に窒素含有反応物を化学的に吸着させる工程との繰り返しによって行われる。
シリコンを含有する反応ガスとしては、上述したシラン系ガスの他、テトラクロロシラン（SiCl4）、テトラキスジメチルアミノシラン（Ｓｉ［Ｎ（ＣＨ3）2］4）、テトラキスジエチルアミノシラン（Ｓｉ［Ｎ（Ｃ2Ｈ5）2］4）、テトラキス１メトキシ２メチル２プロポキシシラン（Ｓｉ［ＯＣ（ＣＨ3）2ＣＨ2ＯＣＨ3］4）、トリスジメチルアミノシラン（ＨＳｉ［Ｎ（ＣＨ3）2］3）、トリスジエチルアミノシラン（ＨＳｉ［Ｎ（Ｃ2Ｈ5）2］3）などが用いられる。また、窒素を含有する反応ガスとしてはアンモニアガス（ＮＨ3）が用いられる。これらの反応ガスは、アルゴン（Ａｒ）などのキャリアガスと共に所定の流量比で供給される。
そして、特に本実施形態における窒化シリコン膜１３の原子層蒸着法による成膜においては、成膜の１ｓｔステップでは、キャリアガスに対するアンモニアガス（ＮＨ3）の流量比を充分に大きく設定して、上記工程を繰り返し行う。続いて２ｎｄステップでは、１ｓｔステップよりもアンモニアガス（ＮＨ3）の流量比を低下させた通常の流量比として上記工程を繰り返し行う。その後３ｒｄステップでは、２ｎｄステップよりもキャリアガスに対するアンモニアガス（ＮＨ3）の流量比を上昇させ、１ｓｔステップと同様に上記工程を繰り返し行う。
以上のようなアンモニアガス（ＮＨ3）の流量比を変化させた３ステップでの原子層蒸着法により、図２のような窒素濃度の分布を有する窒化シリコン膜１３を得る。
第３に、プラズマ窒化処理を用いて上述した窒素濃度の分布を有する窒化シリコン膜１３を形成する場合には、次のように行う。
すなわち、プラズマ窒化処理を用いた窒化シリコン膜１３の成膜は、シリコン膜の成膜処理と、成膜したシリコン膜のプラズマ窒化処理との繰り返しによって行われる。シリコン膜の成膜処理は、上述したシラン系ガスを用いたＣＶＤ法によって行われる。また、プラズマ窒化処理は、窒素含有ガスのプラズマ雰囲気にシリコン膜を晒すことによって行われる。
このような成膜方法においても、繰り返し工程中のプラズマ窒化処理における窒素含有ガスの流量比を３ステップ変化させることにより、図２のような窒素濃度の分布を有する窒化シリコン膜１３を得る。
また、このような窒素濃度の分布を有する窒化シリコン膜１３の成膜は、上述した３つの成膜方法以外の方法で行われても良く、窒素イオン注入や、窒素プラズマドーピングを用いた手法で行っても良い。窒素イオン注入を行う場合には、予め所定膜厚に形成したシリコン膜に対して、両側の界面層に相当する深さにおいて窒素濃度が高くなるように加速電圧を調整した窒素イオン注入を行う。窒素プラズマドーピングを行う場合には、上述した窒素プラズマ処理を用いた方法において、窒素プラズマ処理を窒素プラズマドーピングに置き換えた成膜を行う。
以上説明した何れかの手法によって、上述した窒素濃度の分布を有する窒化シリコン膜１３を形成した後には、図１（３）に示すように、窒化シリコン膜１３上に層間絶縁膜１５を形成する。ここでは、例えばＣＶＤ法によって酸化シリコンからなる層間絶縁膜１５を形成することとする。この層間絶縁膜１５の成膜は低温プロセスにて行うことが好ましい。そして、この層間絶縁膜１５を形成した後には、層間絶縁膜１５の改質のためのアニール処理を行う。このアニール処理は、６００℃以下の低温プロセスで行われることとする。
その後、ここでの図示は省略したが、窒化シリコン膜１３をストッパに用いて層間絶縁膜１５をパターンエッチングし、ＭＯＳトランジスタ１１のソース／ドレイン領域９に達する接続孔を形成する。
以上により、両側の界面層における窒素濃度が中央部分の窒素濃度よりも十分に高い窒化シリコン膜１３によってＭＯＳトランジスタ１１が覆われた半導体装置が得られる。
上述した構成の半導体装置およびその製造方法では、窒化シリコン膜１３の特にＭＯＳトランジスタ１１側に接する界面層の窒素濃度が十分高いため、窒化シリコン膜１３に高い引っ張り応力が生じる。また、両側の界面層の窒素濃度は、例えば化学量論的組成よりも高いため、これらの界面側から酸素が浸入した場合であっても、窒化シリコン膜１３内の窒素濃度をある程度に高く保つことができる。具体的には、本実施形態においては、窒化シリコン膜１３上に低温プロセスで酸化シリコンからなる層間絶縁膜１５を形成しているため、この層間絶縁膜１５は水分が多く含まれたものになる。そして、層間絶縁膜１５を形成した後には、その膜質改善のためのアニール処理を行うため、このアニール処理においては、層間絶縁膜１５から脱離した水分や窒化シリコン膜１３の成膜前に半導体基板１側に付着していた水分が窒化シリコン膜１３内に侵入し易い。しかしながら、上述したように界面層の窒素濃度が十分に（化学的量論組成よりも）高いため、水分が浸入して窒化シリコン膜１３が酸化された場合であっても、窒化シリコン膜１３内における窒素濃度を高く保つことが可能なのである。したがって、窒化シリコン膜１３における高く安定した引っ張り応力を維持することができ、特にｎＭＯＳトランジスタにおける特性の向上を図ることができる。
しかも、この窒化シリコン膜１３においては、これらの界面層に挟まれた中央部の窒素濃度が低く設定されているため、全層にわたって窒素濃度が高い窒化シリコン膜と比較して、より短時間で成膜することが可能になり、生産性の向上が図られる。またこれと共に成膜に要する熱負荷が抑えられるため、既に形成されている下地部材への熱負荷の影響を小さく抑えることが可能であり、活性層の不活性化やシリサイド層の高抵抗化を抑えることができる。
また、窒化シリコン膜１３における中央部の窒素濃度が低く設定されていることにより、窒化シリコン膜１３を形成する際の窒素含有ガスの全体的な供給量が抑えられ、パーティクル発生の少ない環境で成膜することが可能になり、全体として膜質の良好な窒化シリコン膜１３を得ることができる。
以上の結果、熱負荷をより小さく抑えて下地への影響なく成膜可能であると共に、パーティクルの発生を抑えた環境で成膜されたことにより膜質が良好でかつ十分に引っ張り応力を維持可能な窒化シリコン膜によって、ＭＯＳトランジスタを覆うことが可能となる。この結果、トランジスタ特性の向上を図ることが可能になる。
１…半導体基板、１１…ＭＯＳトランジスタ（電界効果トランジスタ）、１３…窒化シリコン膜
Claims (6)
- 半導体基板の表面側に形成された電界効果トランジスタを覆う状態で窒化シリコン膜が設けられた半導体装置において、
前記窒化シリコン膜は、当該窒化シリコン膜の上面側及び下面側の界面層における窒素濃度が当該窒化シリコン膜の上面側及び下面側の界面層に挟持された部分の窒素濃度よりも高く、かつ、引っ張り応力を有する
ことを特徴とする半導体装置。 - 請求項１記載の半導体装置において、
前記窒化シリコン膜の上面側及び下面側の界面層における窒素濃度は、化学量論的組成よりも高い
ことを特徴とする半導体装置。 - 半導体基板の表面側に電界効果トランジスタを形成する工程と、当該電界効果トランジスタを覆う状態で窒化シリコン膜を形成する工程とを備えた半導体装置の製造方法であって、
前記窒化シリコン膜を形成する工程では、当該窒化シリコン膜の上面側及び下面側の界面層における窒素濃度が、当該窒化シリコン膜の上面側及び下面側の界面層に挟持された部分の窒素濃度よりも高くなるように窒素含有ガスの供給量を調整した成膜が行われ、前記窒化シリコン膜が引っ張り応力を有する
ことを特徴とする半導体装置の製造方法。 - 請求項３記載の半導体装置の製造方法において、
前記窒化シリコン膜を形成する工程は熱ＣＶＤ法によって行われる
ことを特徴とする半導体装置の製造方法。 - 請求項３記載の半導体装置の製造方法において、
前記窒化シリコン膜を形成する工程は原子層蒸着法によって行われる
ことを特徴とする半導体装置の製造方法。 - 請求項３記載の半導体装置の製造方法において、
前記窒化シリコン膜を形成する工程は、シリコン膜の成膜処理と当該シリコン膜のプラズマ窒化処理との繰り返しによって行われる
ことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004198990A JP4876375B2 (ja) | 2004-07-06 | 2004-07-06 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004198990A JP4876375B2 (ja) | 2004-07-06 | 2004-07-06 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006024609A JP2006024609A (ja) | 2006-01-26 |
| JP4876375B2 true JP4876375B2 (ja) | 2012-02-15 |
Family
ID=35797696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004198990A Expired - Fee Related JP4876375B2 (ja) | 2004-07-06 | 2004-07-06 | 半導体装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4876375B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007142239A1 (ja) | 2006-06-08 | 2007-12-13 | Nec Corporation | 半導体装置 |
| KR100807597B1 (ko) | 2006-09-28 | 2008-02-28 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| JP2008218661A (ja) * | 2007-03-02 | 2008-09-18 | Fujitsu Ltd | 電界効果型半導体装置及びその製造方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0627763B1 (en) * | 1993-05-31 | 2004-12-15 | STMicroelectronics S.r.l. | Process for improving the adhesion between dielectric layers at their interface in semiconductor devices manufacture |
| JP2000340561A (ja) * | 1999-05-25 | 2000-12-08 | Tokyo Electron Ltd | 成膜方法 |
| JP2003086708A (ja) * | 2000-12-08 | 2003-03-20 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JP2002198368A (ja) * | 2000-12-26 | 2002-07-12 | Nec Corp | 半導体装置の製造方法 |
| JP2002252229A (ja) * | 2001-02-16 | 2002-09-06 | Applied Materials Inc | 窒化膜形成方法及び装置 |
| US6509282B1 (en) * | 2001-11-26 | 2003-01-21 | Advanced Micro Devices, Inc. | Silicon-starved PECVD method for metal gate electrode dielectric spacer |
-
2004
- 2004-07-06 JP JP2004198990A patent/JP4876375B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2006024609A (ja) | 2006-01-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5145672B2 (ja) | 半導体装置の製造方法 | |
| CN100459065C (zh) | 氮化硅薄膜及其制造方法 | |
| CN103069552B (zh) | 包括具有在其侧壁上增强的氮浓度的SiON栅电介质的MOS晶体管 | |
| US20070072381A1 (en) | Method for fabricating a semiconductor device including the use of a compound containing silicon and nitrogen to form an insulation film of SiN, SiCN or SiOCN | |
| KR100839359B1 (ko) | 피모스 트랜지스터 제조 방법 및 상보형 모스 트랜지스터제조 방법 | |
| US20060258131A1 (en) | Integrated circuitry | |
| JP2007281181A (ja) | 半導体装置の製造方法 | |
| KR20130047594A (ko) | 실리콘 산화물막의 성막 방법 | |
| KR20110095456A (ko) | 트랜지스터 및 그 제조 방법 | |
| JP4876375B2 (ja) | 半導体装置およびその製造方法 | |
| JP2002222941A (ja) | Ｍｉｓ型半導体装置及びその製造方法 | |
| JP2740722B2 (ja) | 半導体装置及びその製造方法 | |
| JP3753994B2 (ja) | 半導体装置の製造方法 | |
| JP2007157866A (ja) | 成膜方法および半導体装置の製造方法 | |
| US7358198B2 (en) | Semiconductor device and method for fabricating same | |
| JP2008010881A (ja) | 半導体装置の製造方法 | |
| WO2021241449A1 (ja) | 半導体デバイス | |
| JPH10125617A (ja) | 半導体装置の製造方法 | |
| JP2006054382A (ja) | 金属シリケート膜と金属シリケート膜の製造方法および半導体装置と半導体装置の製造方法 | |
| JP2008041825A (ja) | 半導体装置の製造方法 | |
| KR20080092554A (ko) | 반도체 소자의 듀얼 게이트 형성방법 | |
| KR100445058B1 (ko) | 반도체장치의게이트산화막형성방법 | |
| JP2009081371A (ja) | 半導体装置の製造方法 | |
| KR20200073452A (ko) | 저온 실리콘 절연막 증착 방법 | |
| JPH0684801A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070405 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090108 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20091009 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20091029 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110215 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110328 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110802 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110926 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111101 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111114 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141209 Year of fee payment: 3 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |