JP4509437B2 - 多層配線基板の製造方法 - Google Patents
多層配線基板の製造方法 Download PDFInfo
- Publication number
- JP4509437B2 JP4509437B2 JP2001244673A JP2001244673A JP4509437B2 JP 4509437 B2 JP4509437 B2 JP 4509437B2 JP 2001244673 A JP2001244673 A JP 2001244673A JP 2001244673 A JP2001244673 A JP 2001244673A JP 4509437 B2 JP4509437 B2 JP 4509437B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- forming
- multilayer wiring
- wiring board
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0179—Thin film deposited insulating layer, e.g. inorganic layer for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09509—Blind vias, i.e. vias having one side closed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0315—Oxidising metal
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
- Measuring Leads Or Probes (AREA)
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Tests Of Electronic Circuits (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイスの試験（検査）を行うために使用されるコンタクト治具の一部を構成する多層配線基板及びその製造方法等に関する。
【０００２】
【従来の技術】
ウエハ上に多数形成された半導体ディバイス（半導体チップ）の検査は、プローブカードによる製品検査（電気的特性試験）と、その後に行われる信頼性試験であるバーンイン試験に大別される。
バーンイン試験は、固有欠陥のある半導体ディバイス、あるいは製造上のばらつきから、時間とストレスに依存する故障を起こすディバイスを除くために行われるスクリーニング試験の一つである。プローブカードによる検査が製造したディバイスの電気的特性試験であるのに対し、バーンイン試験は熱加速試験と言える。
【０００３】
バーンイン試験は、プローブカードによって１チップ毎に行われる電気的特性試験の後に、ウエハをダイシングによりチップに切断し、パッケージングしたものについて一つずつバーンイン試験を行う通常の方法（１チップバーンインシステム）ではコスト的に実現性に乏しい。そこで、ウエハ上に多数形成された半導体ディバイスのバーンイン試験を一括して一度に行うためのウエハ一括コンタクトボード（バーンインボード）の開発及び実用化が進められている（特開平７−２３１０１９号公報）。ウエハ一括コンタクトボードを用いたウエハ・一括バーンインシステムは、コスト的に実現可能性が高い他に、ベアチップ出荷及びベアチップ搭載といった最新の技術的な流れを実現可能にするためにも重要な技術である。
【０００４】
バーンイン試験の内容を細分して以下に示す。
スタティックバーンイン（static burn-in）は、高温下において、定格もしくはそれを超える電源電圧を印加し、ディバイスに電流を流して温度及び電圧ストレスをディバイスに加えるバーンイン試験であり、高温バイアステストとも言われる。
ダイナミックバーンイン（dynamic burn-in）は、高温下において、定格もしくはそれを超える電源電圧を印加し、ディバイスの入力回路に実動作に近い信号を印加しながら行うバーンイン試験である。
モニタードバーンイン（monitored burn-in）は、ダイナミックバーンインにおいて、ディバイスの入力回路に信号を印加するだけでなく、出力回路の特性もモニターできる機能を持ったバーンイン試験である。
テストバーンイン（test burn-in）は、バーンインにおいて、被試験ディバイスの良否判定、評価を行えるバーンイン試験である。
【０００５】
ウエハ一括コンタクトボードは、ウエハ一括で検査する点、及び加熱試験に用いる点で、従来プローブカードとは要求特性が異なり、要求レベルが高い。ウエハ一括コンタクトボードが実用化されると、上述したバーンイン試験（電気的特性試験を行う場合を含む）の他に、従来プローブカードによって行われていた製品検査（電気的特性試験）の一部を、ウエハ一括で行うことも可能となる。
【０００６】
図６にウエハ一括コンタクトボードの一具体例を示す。
ウエハ一括コンタクトボードは、図６に示すように、ウエハ一括コンタクトボード用多層配線基板（以下、多層配線基板という）１０上に、異方性導電ゴムシート２０を介して、コンタクト部品３０を固定した構造を有する。
コンタクト部品３０は、被検査素子と直接接触するコンタクト部分を受け持つ。コンタクト部品３０においては、絶縁性フィルムからなるメンブレン３２の一方の面にはバンプ３３が形成され、他方の面にはパッド３４が形成されている。メンブレン３２は、熱膨張による位置ずれを回避するため低熱膨張率のリング３１に張り渡されている。バンプ３３は、ウエハ４０上の各半導体ディバイス（チップ）の周縁又はセンターライン上に形成された電極（１チップ約６００〜１０００ピン程度で、この数にチップ数を乗じた数の電極がウエハ上にある）に対応して、この電極と同じ数だけ対応する位置に形成されている。
多層配線基板１０はメンブレン３２上に孤立する各バンプ３３にパッド３４を介して所定のバーンイン試験信号等を付与するための配線及びパッド電極を絶縁性基板の上に有する。多層配線基板１０は配線が複雑であるため多層配線構造を有する。また、多層配線基板１０では、熱膨張によるメンブレン３２上のパッド３４との位置ずれによる接続不良を回避するため低熱膨張率の絶縁性基板を使用している。
異方性導電ゴムシート２０は、主面と垂直な方向にのみ導電性を有する弾性体（シリコン樹脂からなり、金属粒子が前記パッド及び前記パッド電極に対応する部分に埋め込まれた異方性導電ゴム）を有するシート状の接続部品であって、多層配線基板１０上のパッド電極（図示せず）とメンブレン３２上のパッド３４とを電気的に接続する。異方性導電ゴムシート２０は、シートの表面に突出して形成された異方性導電ゴムの凸部（図示せず）でメンブレン３２上のパッド３４に当接することで、ゴムの弾性、可撓性とメンブレン３２の可撓性との両者が相まって、半導体ウエハ４０表面の凹凸及びバンプ３３の高さのバラツキ等を吸収し、半導体ウエハ上の電極とメンブレン３２上のバンプ３３とを確実に接続する。
【０００７】
各半導体ディバイス（チップ）には集積回路の電源端子、グランド端子及び信号の入出力端子（信号端子）となる電極（パッド電極）がそれぞれ形成され（電源電極、グランド電極、信号電極）、半導体チップの全ての電極に対応してウエハ一括コンタクトボードのバンプ３３が一対一の関係で形成され、接続されるようになっている。また、ウエハ一括コンタクトボードにおける多層配線においては、配線の数を減らす目的で、電源配線、グランド配線及び信号の入出力配線（信号配線）をそれぞれ共通化している。
【０００８】
【発明が解決しようとする課題】
ウエハ上に形成された複数のチップを同時にバーンイン試験を行うマルチバーンイン試験、またはウエハ上に形成された全てのチップを一括してバーンイン試験を行うウエハ一括バーンイン試験を行う場合、ウエハ上の各半導体チップの電極に電源電圧や信号を同時に印加し、複数あるいは全ての半導体チップを動作させる必要がある。
そこで、ウエハ上の多数のパッド電極に対してプローブ電極を一括的にコンタクトできるコンタクタ（コンタクト治具）が提案されている。この技術によれば、コンタクタに多数のバンプを形成し、これらのバンプをコンタクト電極として使用する。
従来のウエハ一括バーンイン装置用コンタクタは、コンタクタに形成されたバンプとウエハ上の電極とを確実に一括接触させるため、高度な平坦性（±５０μｍ程度）が必要であった。
一方、ウエハ一括バーンイン装置を用いたバーンイン検査の際、複数の半導体チップを同時に動作させる必要があるが、複数の半導体チップについて同時に動作を開始させる場合、チップ動作の最初に瞬間的に大量の電流をウエハに供給する必要がある。そのような大量の電流をウエハに供給しようとすると、コンタクタの配線抵抗によって電源電圧が大きく降下したり、隣接する半導体チップに供給される電圧が順次降下してしまうという問題があった。
このような問題を解消するために、コンタクタの配線層にコンデンサを素子付けしたり、配線層を支持する配線基板に貫通孔を設けて基板の裏面側にコンデンサを設けたりする技術が提案されている。
しかし、配線層にコンデンサを素子付けする方法では、素子コンデンサが嵩高であり、上記のようなコンタクタの平坦性が維持できず、バンプとウエハ上の電極との確実な一括接触が困難となる。
また、配線基板の裏面側にコンデンサを設ける方法では、貫通孔を形成するなど高度な加工精度が要求される工程が増えるため、歩留まりが悪くコストも膨大になるという問題があった。
さらに、特にウエハ一括コンタクトボード用多層配線基板においては、理想的には各チップに１つの割合でコンデンサを、もしくは少なくとも数チップに１つの割合でコンデンサを形成しなくてはならないことが判明したのだが、１ウェハ上に数百から１０００チップ以上形成されたウェハを検査するための多層配線基板に上述した方法でコンデンサを設ける場合、その手間や時間は膨大となり、コストも多額のものになってしまうという欠点があった。
上述した問題は、半導体ディバイスの試験を行うために使用されるコンタクト治具（コンタクタ）の一部を構成する多層配線基板、例えば同時に複数の半導体チップの検査を行うために使用されるコンタクト治具の一部を構成する多層配線基板においても同様である。
【０００９】
本発明は上述の背景のもとになされたものであり、平坦性を維持し、かつ低コストでコンデンサを配線基板に設けた多層配線基板およびその製造方法等を提供することを目的とする。
特に、各チップに１つの割合でコンデンサを形成する理想的な構造を低コストで実現でき、もしくは少なくとも数チップに１つの割合でコンデンサを形成する構造を低コストで実現でき、したがって、各チップのスイッチングの際に発生するノイズが原因で生じるエラーを完全に除去でき、もしくはノイズの影響を低減できるため、基板の十分な特性を引き出すことが可能となる、多層配線基板又はウエハ一括コンタクトボード用多層配線基板及びそれらの製造方法の提供を目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために本発明は、以下に示す構成としてある。
【００１１】
（構成１） 半導体ディバイスの試験を行うために使用されるコンタクト治具の一部を構成する多層配線基板であって、
絶縁層を介して配線を積層し、絶縁層に形成されたコンタクトホールを介して上下の配線を接続（導通）した構造を有する多層配線基板において、
上下の配線間又は同一層内の配線間に、容量５０ｐＦ〜５０μＦのコンデンサを形成したことをことを特徴とする多層配線基板。
【００１２】
（構成２） 前記コンタクト治具が、同時に複数の半導体チップの検査を行うために使用されるものであって、
前記コンデンサは、１つの半導体チップに対して１個の割合、もしくは複数個の半導体チップに対して１個の割合で形成したことを特徴とする構成１記載の多層配線基板。
【００１３】
（構成３） 前記コンタクト治具が、ウエハ上に多数形成された半導体チップの試験を一括して行うために使用されるウエハ一括コンタクトボードであって、前記コンデンサは、ウエハ上の１つの半導体チップに対して１個の割合、もしくは複数個の半導体チップに対して１個の割合で形成したことを特徴とする構成１記載の多層配線基板。
【００１４】
（構成４） 前記コンデンサを構成する導体膜は、前記配線を形成する工程において形成されることを特徴とする構成１ないし３のいずれかに記載の多層配線基板。
【００１５】
（構成５） 前記コンデンサを、各種電源配線のうちの少なくとも一種の電源配線とＧＮＤ配線との間に形成したことを特徴とする構成１ないし４のいずれかに記載の多層配線基板。
【００１６】
（構成６） 半導体ディバイスの試験を行うために使用されるコンタクト治具の一部を構成する多層配線基板であって、
絶縁層を介して配線を積層し、絶縁層に形成されたコンタクトホールを介して上下の配線を接続（導通）した構造を有するとともに、
多数の半導体チップにおける同種の電源電極同士を電気的に共通接続する目的で多層配線層内に設けられた電源共通配線と、
多数の半導体チップにおけるＧＮＤ電極同士を電気的に共通接続する目的で多層配線層内に設けられたＧＮＤ共通配線と、
前記電源共通配線から分岐して、対応する各電源電極と電源共通配線との間をそれぞれ接続する電源分岐配線と、
前記ＧＮＤ共通配線から分岐して、対応する各ＧＮＤ電極とＧＮＤ共通配線との間をそれぞれ接続するＧＮＤ分岐配線と、を有し、
前記電源共通配線とＧＮＤ共通配線との間にコンデンサが設けられたことを特徴とする構成１ないし５のいずれかに記載の多層配線基板。
【００１７】
（構成７） 前記コンデンサは、前記各半導体チップにおけるＧＮＤ電極、電源電極に対応する多層配線基板における電源分岐配線−グランド分岐配線間に形成されることを特徴とする構成６に記載の多層配線基板。
【００１８】
（構成８） 前記コンデンサを構成する誘電体材料が、酸化チタンを含む材料であることを特徴とする構成１ないし７のいずれかに記載の多層配線基板。
【００１９】
（構成９） 前記コンデンサを構成する誘電体層の厚さが、５００オングストローム〜２０μｍであることを特徴とする構成１ないし８のいずれかに記載の多層配線基板。
【００２０】
（構成１０） 半導体ディバイスの試験を行うために使用されるコンタクト治具の一部を構成する多層配線基板であって、
絶縁層を介して配線を積層し、絶縁層に形成されたコンタクトホールを介して上下の配線を接続（導通）した構造を有する多層配線基板の製造方法において、
上下の配線が立体的に重なる部分の一部に誘電体層を形成することによってコンデンサを形成する工程、又は、同一層内の配線間であって同一層内の配線同士が近接する部分の一部に誘電体層を形成することによってコンデンサを形成する工程、を有することを特徴とする多層配線基板の製造方法。
【００２１】
（構成１１） 前記コンデンサを構成する導体膜を、前記配線を形成する工程において形成することを特徴とする構成１０記載の多層配線基板の製造方法。
【００２２】
（構成１２） 表面に誘電体層が形成された第１の配線を形成する工程と、
前記表面に誘電体層が形成された第１の配線の上部に絶縁層を形成する工程と、
前記絶縁層に該絶縁層を挟んで積層される上下の配線を接続するためのコンタクトホールを形成し、前記絶縁層にコンデンサを形成するための開口を形成する工程と、
前記コンデンサを形成するための開口部分に保護層を形成して保護した後、前記コンタクトホール内に露出した誘電体層を除去し、その後、前記保護層を除去する工程と、
前記絶縁層上に第２の配線を形成して、コンタクトホールを介して上下の配線を接続（導通）し、前記開口部分にコンデンサを形成する工程と、
を有することを特徴とする構成１１記載の多層配線基板の製造方法。
【００２３】
（構成１３） 第１の配線を形成する工程と、
前記第１の配線の上部に絶縁層を形成する工程と、
前記絶縁層に該絶縁層を挟んで積層される上下の配線を接続するためのコンタクトホールを形成し、前記絶縁層にコンデンサを形成するための開口を形成する工程と、
少なくとも前記コンタクトホール部分に保護層を形成して保護した後、前記絶縁層に形成されたコンデンサ形成用開口に誘電体材料層を形成し、その後、前記保護層を除去する工程と、
前記絶縁層上に第２の配線を形成して、コンタクトホールを介して上下の配線を接続（導通）し、前記開口部分にコンデンサを形成する工程と、
を有することを特徴とする構成１１記載の多層配線基板の製造方法。
【００２４】
（構成１４） 構成１乃至９記載の多層配線基板と、被検査素子と直接接触するコンタクト部品とを有することを特徴とするコンタクト治具。
【００２５】
（構成１５） 前記コンタクト治具が、ウエハ一括コンタクトボードであることを特徴とする構成１４記載のコンタクト治具。
【００２６】
（構成１６） 構成１４記載のコンタクト治具を用い、同時に複数の半導体チップの検査を行う半導体デバイスの検査方法。
【００２７】
（構成１７） 構成１５記載のウエハ一括コンタクトボードを用い、半導体ウエハ上に形成された複数の半導体デバイスを一括してバーンイン試験を行う半導体デバイスの検査方法。
【００２８】
（構成１８） 絶縁層を介して配線を積層し、絶縁層に形成されたコンタクトホールを介して上下の配線を接続（導通）した構造を有する多層配線基板において、
上下の配線間又は同一層内の配線間であって多層配線層内にコンデンサを形成した構造を有することを特徴とする多層配線基板。
【００２９】
【作用】
本発明によれば、半導体ディバイスの試験を行うために使用されるコンタクト治具（コンタクタ）の一部を構成する多層配線基板における上下の配線間であって多層配線層内に層間コンデンサを設けることで、又は同一層内の配線間であって多層配線層内に面内コンデンサを設けることで、コンデンサを基板容積（面積及び高さ、特に高さや平坦性）を変えずに、しかも低コストで形成できる。
特に、同時に複数の半導体チップの検査を行う場合、各チップに１つの割合でコンデンサを形成する理想的な構造を低コストで実現でき、もしくは少なくとも数チップに１つの割合でコンデンサを形成する構造を低コストで実現でき、したがって、各チップのスイッチングの際に発生するノイズが原因で生じるエラーを完全に除去でき、もしくはノイズの影響を低減できるため、基板の十分な特性を引き出すことが可能となる。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００３１】
本発明のコンタクト治具用多層配線基板は、上下の配線間又は同一層内の配線間であって多層配線層内（最上層の配線層を含む）にコンデンサを設けた構造を有することを特徴とする。
本発明のコンタクト治具には、１つ又は複数の半導体チップを試験するためのプローブカード、ウエハ上の複数又は全部の半導体チップを試験するためのウエハ一括コンタクトボード等が含まれる。
【００３２】
コンデンサの形成位置は、特に制限されないが、例えば、▲１▼各種電源配線（できるだけ面積を広くとった電源配線を含む）のうちの少なくとも一種の電源配線とＧＮＤ配線（できるだけ面積を広くとったＧＮＤ配線を含む）との間、▲２▼電源共通配線とＧＮＤ共通配線との間、▲３▼電源分岐配線−グランド分岐配線間、などが挙げられ、これらの複数位置にコンデンサを形成する態様も含まれる。これらのコンデンサは、配線（ライン）毎に設けても良い。ここで、これらのコンデンサは、電源−グランド間のバイパスコンデンサを意味する。
なお、層間コンデンサは、多層配線層内（最上層の配線層を含む）における任意の上下に位置する配線パターン間に形成することができる。構成１２及び構成１３の場合も同様である。
各種電源とＧＮＤ間のコンデンサは容量の違うものとすることが好ましい。これは、予め予想されるノイズの周波数成分に応じてコンデンサの容量を調節することが好ましいからである。
【００３３】
コンデンサ容量Ｃは次式により決まる。
Ｃ＝εr×Ｓ／ｄ （εr：比誘電率、Ｓ：コンデンサ電極の面積（上下の配線の立体的な重なり面積）、ｄ：誘電体層膜厚）
ここで、１チップもしくは数チップに１つずつの割合でコンデンサを形成する場合にあっては、コンデンサを形成できる面積に制限があるので、コンデンサ電極の面積はできるだけ小さいほうがよい。具体的には、被検査素子（被検査チップ）のサイズや、測定精度のスペック等によるので一概には言えないが、望ましくは１ｃｍ角以下、さらに望ましくは５ｍｍ角以下が望ましい。
電源共通配線とＧＮＤ共通配線との間にコンデンサを設ける場合や、あるいは、各種電源配線のうちの少なくとも一種の電源配線とＧＮＤ配線との間にコンデンサを設ける場合にあっては、上述したような面積上の制約は少ない。
【００３４】
上式によりコンデンサ電極の面積が決まれば、コンデンサ容量は、誘電体膜厚に反比例し、比誘電率に比例するので、コンデンサ容量を大きくするには、誘電体膜厚をできるだけ薄く、誘電体の比誘電率をできるだけ大きいものにしなくてはならない。ただし、誘電体膜厚は絶縁破壊されない厚さとする必要があり、また、誘電体材料は形成や加工が容易な材料を選択する必要がある。
なお、ウエハ一括コンタクトボード用多層配線基板におけるコンデンサの容量は、対応ディバイスの電流値に応じて適宜適正な容量（ウエハ一括バーンイン試験に適した容量）に変える必要がある。コンデンサの容量が低すぎると、動作するのに必要な電流確保（コンデンサから供給される）ができないためウエハ上のチップが動作しない恐れがある。コンデンサの容量が大きすぎると、そのコンデンサにチャージされる電流のチャージ時間がかかりすぎることになり、そのコンデンサから電流が放出される時間が遅れ、要するにタイミングが遅れてしまい、やはりデバイスが動作しないということが発生する。
１チップに１つの割合で又は数チップに１つの割合でコンデンサを形成する場合にあっては、コンデンサの容量は、５０ｐＦ〜５０μＦが好ましい。これは、コンデンサ容量が５０ｐＦ未満であると、配線抵抗による電源電圧の降下を抑制することができず、またノイズの低減効果が十分に得られないからである。一方、コンデンサ容量が５０μＦを超えると、かえってインダクタンスが過大となり好ましくない。コンデンサ容量は、５０ｐＦ〜０．１μＦが好ましく、５０ｐＦ〜１ｎＦがより好ましく、３００〜８００ｐＦがさらに好ましい。
コンデンサを設ける位置は特に限定されないが、電流の大きいチップにできるだけ近い位置に設けることがより好ましい。
【００３５】
また、コンデンサを構成する誘電体層の厚さは、１００オングストローム〜２０μｍが好ましく、５００オングストローム〜２０μｍがより好ましく、５０００オングストローム〜５μｍがさらに好ましく、１μｍ〜５μｍが最も好ましい。これは、誘電体層の厚さが薄すぎると強度不十分で絶縁破壊を起こす恐れがあり、一方、厚すぎるとエッチング加工性が悪くなり、精密なパターニングが困難となる場合があるからである。
【００３６】
コンデンサの形成方法は、特に制限されないが、コンデンサを構成する導体膜が、配線層をパターニングして配線パターンを形成する工程において形成されることが好ましい。このように、コンデンサが、素子付けされたものではなく配線パターンを形成する工程において形成されることにより、簡単な工程で場所をとらないコンデンサを設けることができる。また、素子付けする場合のように、コンデンサの購入費、実装費がかからず低コストでコンデンサを設けることができる。
なお、コンデンサを構成する導体膜（誘電体層の上下に形成される各導体膜）は、配線パターンの一部を利用するものであっても、配線パターンとは別に形成されるものであってもよいが、工程が簡略化できるので配線パターンの一部を利用すること（配線と同じ材料を用いること）が好ましい。
コンデンサの形成に際して、表面に誘電体層が形成された配線パターンの上部に絶縁層を形成し、この絶縁層に形成されたコンタクトホール内に露出する誘電体層の除去を行う工程を伴う場合にあっては、他の基板形成材料にできるだけ影響しないで、誘電体をエッチングできる誘電体材料、エッチング方法を選択することが望ましい。
コンデンサを形成するための開口に誘電体材料層を形成する場合にあっては、エッチングなどの加工性は問題とならない。
【００３７】
誘電体材料と加工方法の一例を以下に示す。
誘電体材料としてチタン酸バリウム（Ｂａ2ＴｉＯ4、Ｂａ2ＴｉＯ3等：誘電率２９００〜５０００）、チタン酸ストロンチウム（Ｓｒ2ＴｉＯ4、Ｓｒ2ＴｉＯ3等）、ロシェル塩（ＫＮａＣ4Ｈ4Ｏ6、誘電率４０００）を用いる場合、誘電体材料層の形成方法（成膜方法）としてはスパッタ法、真空蒸着法、又はゾルゲル溶液を塗布した後焼結させる方法、あるいはリフトオフ法などが挙げられる。エッチング方法（加工方法）としては、ＨＦ系エッチング液を用いたウエットエッチング法などが挙げられる。これらの誘電体材料を用いた場合、ピコ〜マイクロオーダーのコンデンサを形成可能である。これらの誘電体材料は、エッチングによる除去が困難な場合があるので、コンデンサを形成するための開口に誘電体材料層を形成する方法を利用して誘電体材料層を形成する場合に適する。また、チタン酸塩系の誘電体材料層は、リフトオフ法によるパターニングを行うことができる。
【００３８】
誘電体材料として酸化チタン（ＴｉＯ2等：誘電率８５）を用いる場合、誘電体材料層の形成方法（成膜方法）としては、スパッタ法、ＣＶＤ法又はゾルゲル溶液を塗布した後焼結させる方法などによって直接ＴｉＯ2を形成する方法、あるいは、スパッタ法やＣＶＤ法等でＴｉ膜を形成し、このＴｉ膜を熱酸化又は陽極酸化してＴｉＯ2を形成する方法などが挙げられる。エッチング方法（加工方法）としてはフッ素系ガス（例えばＣＦ4＋Ｏ2混合ガス）を用いてドライエッチングするか、又はフッ化物系エッチング液（例えばフッ酸と硝酸の混合液）又は塩素系エッチング液を用いてウェットエッチングする方法などが挙げられる。誘電体材料としてＴｉＯ2を用いた場合、ピコ〜ナノオーダーのコンデンサを形成可能である。ＴｉＯ2はエッチング加工性やエッチングによる除去性能に優れるので、エッチング法を利用して誘電体材料層を形成する場合に適する。
【００３９】
誘電体材料としてＣｕＯ（誘電率１２）を用いる場合、誘電体材料層の形成方法（成膜方法）としては主配線材料であるＣｕ配線層表面を熱酸化する方法などが挙げられる。エッチング方法（加工方法）としては塩化第２鉄（ＦｅＣｌ3）水溶液等のエッチング液を用いたウエットエッチング法などが挙げられる。誘電体材料としてＣｕＯを用いた場合、コンデンサ容量はピコファラドオーダーからナノファラドオーダーであるが、配線層表面を利用するため工程が簡単にできる。
誘電体材料としてＮｉＯを用いる場合、誘電体材料層の形成方法（成膜方法）としては主配線材料であるＣｕ上に形成されるＮｉ配線層表面を熱酸化又は陽極酸化する方法などが挙げられる。エッチング方法（加工方法）としては塩素系エッチング液を用いたウエットエッチング法などが挙げられる。誘電体材料としてＮｉＯを用いた場合、コンデンサ容量はピコファラドオーダーからナノファラドオーダーであるが、配線層表面を利用するため工程が簡単にできる。
【００４０】
誘電体材料としてポリイミド（誘電率３．２）を利用する場合、誘電体材料層の形成方法（成膜方法）としてはスピンコート法などが挙げられる。加工方法としては感光性ポリイミドに露光、現像を施す方法などが挙げられる。誘電体材料としてポリイミドを用いた場合、絶縁層材料であるポリイミドを利用できるので工程的に一番簡単な方法であるが、上述した誘電体材料に比べてコンデンサ容量が小さいのが難点である。
ポリイミド誘電体材料層の厚さは、感光性ポリイミドの露光量や現像量を調整して所望の厚さにする方法、ポリイミドをドライエッチングして所望の厚さにする方法、コンデンサを形成するための開口に所望の厚みで新たにポリイミドをコートする方法などが挙げられる。
【００４１】
なお、誘電体材料としては、ＢａＳｎＯ3等の化合物、Ｂａ1-xＳｒxＴｉＯ3、ＢａＴａＯ6、ＢａＴｉＯ3、Ｂａx（Ｓｒ，Ｐｂ）1-xＴｉy（Ｓｎ，Ｚｒ）1-yＯ3、ＢａＺｒＯ3、Ｂｉ2Ｓｎ2Ｏ7、Ｂｉ2Ｓｒ3Ｏ9、Ｂｉ4Ｔｉ3Ｏ12、Ｂｉ12ＴｉＯ2Ｏ、ＢｉＴａＯ4、Ｂｉ2Ｔｉ4Ｏ11、Ｂｉ3ＴｉＴａＯ9、Ｂｉ3ＴｉＮｂＯ9、Ｂｉ2ＲｕＯ7.3、ＣａＢｉ2Ｎｂ2Ｏ9、ＣａＢｉ2Ｔａ2Ｏ9、ＣａＢｉ4Ｔｉ4Ｏ15、ＣａＴｉＯ3、ＬｉＮｂＯ3、ＭｇＴｉＯ3、ＰｂＢｉ2Ｎｂ2Ｏ9、ＰｂＢｉ2Ｔａ2Ｏ9、Ｐｂ2Ｂｉ4Ｔｉ15Ｏ18、ＰｂＬａxＴｉyＯσ、ＰＬＺＴ（Ｐｂ，Ｌａ，Ｚｒ，Ｔｉの酸化物の総称）、ＰｂＴｉＯ3、ＰＺＴ（Ｐｂ，Ｚｒ，Ｔｉの酸化物の総称）、ＰＺＴ＋ＰｂＯ、ＳｒＢｉＯ4、Ｓｒ2Ｂｉ2Ｏ5、ＳｒＢｉ2Ｎｂ2Ｏ9、Ｓｒ2Ｂｉ4Ｔｉ5Ｏ18、ＳｒＮｂ2Ｏ6、Ｓｒ2Ｎｂ2Ｏ7、ＳｒＴａ2Ｏ6、Ｓｒ2Ｔａ2Ｏ7、ＳｒＴｉＯ3、（Ｚｒ，Ｓｎ）ＴｉＯ4、等を用いることができる。また、場合により、ＰＥＴ（ポリエチレンテレフタレート）、ＰＰ（ポリプロピレン）、ＰＳ（ポリスチレン）等の有機物強誘電体材料を用いても良い。
固体誘電体を用いたコンデンサは、空気等を導体板で挟んだコンデンサに比べ、小型でより大きい静電容量が得られ、また、耐熱性に優れるため、固体誘電体を用いることが好ましい。誘電体材料は、単一の材料あるいは２種以上の材料を混合して用いることもでき、公知の添加物や添加剤を添加することもできる。また、固体誘電体材料のうちでは、酸化チタン、チタン酸バリウム、チタン酸ストロンチウム等が好ましく、これらの誘電体材料は、単一の材料あるいは２種以上の材料を混合して用いることもできる。これらの誘電体材料に添加する添加物としては、ＢａＳｎＯ3、ＢａＺｒＯ3、ＭｇＴｉＯ3、ＣａＴｉＯ3等が挙げられ、これらの添加物を添加することによって、比誘電率や温度特性等を調整できる。
また、形成方法としては、スパッタ法、蒸着法、ＣＶＤ法等の真空ドライ成膜法や、ゾルゲル法、溶剤のスピンコート等のウエット法、等が挙げられる。
【００４２】
本発明の多層配線基板において、絶縁層の材料としては、樹脂材料が好ましく、アクリル系樹脂、エポキシ系樹脂、ポリイミド等が挙げられるが、なかでも低膨張率を有し、耐熱性や耐薬品性に優れるポリイミドが特に好ましい。
絶縁層は、例えば、スピンコート、ロールコート、カーテンコート、スプレイコート、印刷法等により、ガラス基板上や配線層上に形成することができる。
【００４３】
配線層は、例えば、スパッタリング法、ＥＢ蒸着法、電解メッキ法、無電解メッキ法、リフトオフ法などの薄膜形成方法によって基板上又は絶縁層上に導電性薄膜を形成し、フォトリソグラフィー法（レジスト塗布、露光、現像、エッチングなど）で所望のパターンをもった配線を形成することができる。
配線層における配線材料や配線の層構成等は特に制限されないが、例えば、Ｃｕを主配線材料とした、基板側からＣｒ／Ｃｕ／Ｎｉ多層構造や、基板側からＣｕ／Ｎｉ／Ａｕ多層構造や、基板側からＣｒ／Ｃｕ／Ｎｉ／Ａｕ多層構造を有する配線とすることができる。
ここで、Ｃｒ、Ｎｉは、酸化しやすいＣｕの酸化を防止でき（特にＮｉにより耐腐食性が良くなる）、また、Ｃｒ、ＮｉはＣｕとの密着性が良くＣｕ以外の隣接層（例えば、Ｎｉの場合Ａｕ層、Ｃｒの場合ガラス基板や絶縁層）との密着性も良いので層間の密着性を向上できる。
主配線材料であるＣｕの代替え材料としては、Ａｌ、Ｍｏ等が挙げられる。主配線材料であるＣｕの膜厚は、０．５〜５０μｍの範囲が好ましく、０．５〜１５μｍの範囲がより好ましく、１．０〜７．０μｍの範囲がさらに好ましく、２．５〜６μｍの範囲が最も好ましい。
下地膜であるＣｒの代替え材料としては、Ｗ、Ｔｉ、Ａｌ、Ｍｏ、Ｔａ、ＣｒＳｉ等の金属又はそれらの合金等が挙げられる。
Ｎｉの代替え材料としては、上下層を形成するそれぞれの材料との関係で密着力の高い高融点金属等が挙げられる。
Ａｕの代替え材料としては、Ａｕ、Ａｇ、Ｐｔ、Ｉｒ、Ｏｓ、Ｐｄ、Ｒｈ、Ｒｕ等が挙げられる。
多層配線基板の場合、最上層（最表面）の配線表面には、配線表面の酸化を防止し保護するため及びコンタクト抵抗を低減するため、金等をコートするが、それより下層（内層）の表面には金等をコートしなくてもよい。ただし、コンタクト抵抗の面を考えると内層の配線層に金コートをさらにしてもコストの上昇以外は問題はない。
金等は配線表面に後付けするか、もしくは、金等を最表面全面に形成した多層配線層をあらかじめ形成しておきこの多層配線層を順次ウェットエッチングして配線パターンを形成してもよい。
【００４４】
以下、実施例について説明する。
【００４５】
（実施例１）
多層配線基板の作製
図１及び図２は、ウエハ一括コンタクトボード用多層配線基板の製造工程の一例を示す要部断面図である。
図１の工程（１）に示すように、表面を平らに研磨した清浄なガラス基板１（ＨＯＹＡ社製：ＮＡ４０、大きさ３２０×３２０ｍｍ角、厚さ５ｍｍ）の片面に、スパッタ法にて、Ｃｒ膜を約４００オングストローム（図示せず）、Ｃｕ膜２を約５．０μｍ、ＴｉＯ2膜３を約１．１１μｍの膜厚で順次成膜して、基板側からＣｒ／Ｃｕ／ＴｉＯ2多層構造配線層４を形成する。
なお、ＴｉＯ2は、ＴｉＯ2のターゲットと、Ｏ2／Ａｒ混合ガスを用いてスパッタにより形成した。ＴｉＯ2は、Ｔｉターゲットと、Ｏ2／Ａｒ混合ガスを用いて反応性スパッタにより形成してもよい。
多層構造配線層４において、ＣｒはガラスとＣｕに対する密着力を強化する目的で設けている。Ｃｕは主配線材料である。ＴｉＯ2は主としてコンデンサ（誘電体層）を形成する目的で設けている。ＴｉＯ2には、Ｃｕの酸化を防止する機能、レジストに対する密着力を強化する機能、及び、コンタクトホール（ビア）底部にポリイミドが残留するのを防止する機能（Ｃｕが露出しているとＣｕとポリイミドとの反応によってビア底部にポリイミドが残留してしまう恐れがある）がある。
【００４６】
次に、図１の工程（２）に示すように、所定のフォトリソグラフィー工程（レジストコート、露光、現像、エッチング）を行い、Ｃｒ／Ｃｕ／ＴｉＯ2多層構造配線層４をパターニングして、１層目の配線パターン４ａを形成する。
詳しくは、まず、レジスト（シプレイ社製：マイクロポジットＳ１４００）を３μｍの厚みにコートし、９０℃で３０分間ベークし、所定のマスクを用いてレジストを露光、現像して、所望のレジストパターン（図示せず）を形成する。このレジストパターンをマスクとして、まず、ＴｉＯ2膜３を、フッ素系ガス（例えばＣＦ4＋Ｏ2混合ガス）を用いてドライエッチングする。ＴｉＯ2膜は、フッ化物系エッチング液（例えばフッ酸と硝酸の混合液）又は塩素系エッチング液を用いてウェットエッチングしてもよい。続いて、塩化第２鉄水溶液等のエッチング液を使用してＣｕ膜２をエッチングし、さらに所定のエッチング液を使用してＣｒ膜をエッチングし、その後レジスト剥離液を用いてレジストを剥離し、水洗して乾燥させて、１層目の配線パターン４ａを形成する。
【００４７】
次に、図１の工程（３）に示すように、１層目の配線パターン４ａ上に感光性ポリイミド前駆体をスピンナー等を用いて１０μｍの厚みで塗布して、ポリイミド絶縁層５を形成した後、このポリイミド絶縁層５に、コンタクトホール６及びコンデンサ形成用開口７を形成する。
詳しくは、塗布した感光性ポリイミド前駆体を８０℃で３０分間ベークし、所定のマスクを用いて露光、現像して、コンタクトホール６及びコンデンサ形成用開口７を同時に形成する。窒素雰囲気中にて３５０℃で４時間キュアを行い感光性ポリイミド前駆体を完全にポリイミド化した後、酸素プラズマ処理によって、ポリイミド表面を粗面化して次工程にて形成する２層目の配線層との密着力を高めるとともに、コンタクトホール６内及びコンデンサ形成用開口７内のポリイミド、現像液等の残さ等の有機物を酸化し除去する。
【００４８】
次に、図１の工程（４）に示すように、コンデンサ形成用開口７内のＴｉＯ2膜３を保護する目的で、この部分に保護用レジストパターン８を形成しておく。
【００４９】
次に、図１の工程（５）に示すように、コンタクトホール６の底部にＴｉＯ2膜（絶縁体）があると接続ができないので、コンタクトホール６の底部にあるＴｉＯ2膜３を除去する。具体的には、フッ素系ガス（例えばＣＦ4＋Ｏ2混合ガス）を用いてドライエッチングするか、あるいは、フッ化物系エッチング液（例えばフッ酸と硝酸の混合液）又は塩素系エッチング液を用いてウェットエッチングして、コンタクトホール６の底部にあるＴｉＯ2膜３を除去する。このときコンデンサ形成用開口７内のＴｉＯ2膜はレジストで保護されているためエッチングされない。
【００５０】
次に、図２の工程（６）に示すように、コンデンサ形成用開口７部分に形成した保護用レジストパターン８をレジスト剥離液を用いて除去する。
【００５１】
次に、図２の工程（７）に示すように、上記工程（１）と同様にしてＣｒ／Ｃｕ多層構造配線層９を形成する。この際、本実施例では、多層構造配線層９とさらにその上層の多層構造配線層との間にコンデンサを形成しないので、多層構造配線層９の表面には、ＴｉＯ2膜を成膜しない。
【００５２】
次に、図２の工程（８）に示すように、上記工程（２）と同様にしてＣｒ／Ｃｕ多層構造配線層９をパターニングして、２層目の配線パターン９ａを形成する。配線パターン９ａの一部はコンデンサ対向電極となる。これによって、コンタクトホール６を介して上下の配線が接続（導通）されると同時に、多層配線層１２内のコンデンサ形成用開口７部分にコンデンサ１１が形成される。
なお、本実施例では、図３に示すように、１チップに１つの割合で多層配線基板における電源分岐配線−グランド分岐配線間にコンデンサ１１を形成した。
また、コンデンサ電極（対向電極の重なり部）の面積は８．３ｍｍ2にした。コンデンサの容量は５００ｐＦであった。
【００５３】
次に、図２の工程（９）に示すように、基板上に絶縁膜としてのポリイミドを塗布し、これをパターニングして保護用絶縁膜１３及びコンタクト部（開口）１４を形成して、ウエハ一括コンタクトボード用多層配線基板１０を得た。
【００５４】
異方性導電ゴムシートの張合わせ
次に、シリコン樹脂からなり、金属粒子がパッド電極に対応する部分に埋め込まれている異方性導電ゴムシート２０を、図６に示すように、ウエハ一括コンタクトボード用多層配線基板１０の所定の位置に貼り合わせた。
【００５５】
組立工程
上記で製作した異方性導電ゴムシート２０付き多層配線基板１０と、コンタクト部品３０とをパッドが外れないように位置を合わせした後、図６に示すように貼り合わせ、ウエハ一括コンタクトボードを完成した。
【００５６】
バーンイン試験
ウエハ上の電極とコンタクト部品のバンプとを位置を合わせした後チャックで固定し、その状態でバーンイン装置に入れ１２５℃の動作環境にて試験した。評価対象は、６４ＭＤＲＡＭが４００チップ形成してある８インチウェハとした。また、比較対象として、上記実施例においてコンデンサを形成しなかったこと以外は上記実施例と同様にして作製したウエハ一括コンタクトボードを用意した。
その結果、コンデンサが形成されていない基板を用いて全チップの同時測定を行った場合、１０ＭＨｚの動作までしか確認できなかったが、コンデンサを各チップ毎に形成した基板を用いて全チップの同時測定を行った湯合、２０ＭＨｚの動作が全チップ同時に確認できた。このように本発明によれば従来の基板よりノイズに強い基板が作製できた。
また、コンデンサを各チップ毎に形成した基板を用いた湯合、例えば、マイクロプロセッサ、ＡＳＩＣについても２０ＭＨｚ時の動作が全チップ同時に確認できた。
さらに、多層配線基板における多層配線が形成されていない側の面は平坦であるので、この面に接触させたヒーターの熱伝導が良く、バーンイン試験における温度制御を精密に行うことができた。
また、コンデンサにおけるＴｉＯ2誘電体層は、熱によりクラックが発生したり、熱により性能が劣化することがなかった。
なお、コンデンサの容量５０ｐＦ〜０．１μＦの範囲から外れた場合、ウエハ上のチップ（ディバイス）が正常に動作しなかった。
【００５７】
（実施例２）
実施例１における工程（８）の後に、２層目のポリイミド絶縁膜及びコンタクトホール、３層目の配線パターンを形成し、次いで、３層目のポリイミド絶縁膜及びコンタクトホール、４層目の配線パターンを順次形成し、次いで、実施例１における工程（９）を実施して、４層構造のガラス多層配線基板を得たこと以外は実施例１と同様にして、ウエハ一括コンタクトボード用多層配線基板を作製し、バーンイン試験を行った。
その結果は、実施例１と同様であった。
なお、２層目及び３層目の配線パターンは、基板側からＣｒ／Ｃｕ／Ｎｉ構造の多層配線とした。ここで、Ｎｉには、Ｃｕの酸化を防止する機能、レジストに対する密着力を強化する機能、及び、コンタクトホール底部にポリイミドが残留するのを防止する機能がある。
最上層である４層目の配線パターンは、異方性導電ゴムとの電気的コンタクト性を良くする等の目的で、基板側からＣｒ／Ｃｕ／Ｎｉ／Ａｕ構造の多層配線とした。
【００５８】
（実施例３）
図４に示すように数チップに１つの割合でコンデンサを設けたこと以外は実施例１と同様にして、ウエハ一括コンタクトボード用多層配線基板を作製し、バーンイン試験を行った。
その結果、２０ＭＨｚの動作が全チップ同時に確認できた。
【００５９】
（実施例４）
図４に示すように電源共通配線とＧＮＤ共通配線との間にコンデンサを設けたこと以外は実施例１と同様にして、ウエハ一括コンタクトボード用多層配線基板を作製し、バーンイン試験を行った。
その結果、１２ＭＨｚの動作が全チップ同時に確認できた。
【００６０】
（実施例５）
図５は、ウエハ一括コンタクトボード用多層配線基板の製造工程の他の例を示す要部断面図である。
【００６１】
図５の工程（１）に示すガラス基板１に、工程（２）に示すように、１層目の配線パターン４ａを形成し、この上に、１層目のポリイミド絶縁膜５及びコンタクトホール６を形成し、この上に、２層目の配線パターン９ａを形成し、次いで、この上に、コンデンサ形成部１５を除く部分にレジスト層１６を形成した。
【００６２】
次に、図５の工程（３）に示すように、ＴｉＯ2膜（強誘電体膜）１７を１．１１μｍの厚さで成膜した。ここで、ＴｉＯ2は、Ｔｉターゲットと、Ｏ2／Ａｒ混合ガスを用いて反応性スパッタにより形成した。ＴｉＯ2は、ＴｉＯ2のターゲットと、Ａｒガスを用いてスパッタにより形成してもよい。
【００６３】
次に、図５の工程（４）に示すように、レジスト層１５を溶解除去することによって、レジスト層１５及びレジスト層１５上のＴｉＯ2膜１７を除去した（リフトオフ法）。
【００６４】
次に、図５の工程（５）に示すように、２層目のポリイミド絶縁膜５’を形成しコンタクトホール６’及びコンデンサ形成用開口７’を形成した。
【００６５】
次に、図５の工程（６）に示すように、３層目の導電層１８を成膜する。この際、コンデンサ形成用開口７’内に導電層が成膜されコンデンサ対向電極１９が形成され、コンタクトホール６’内にも導電層が成膜され２層目の配線パターン９ａと３層目の導電層１８が接続（導通）される。
【００６６】
次に、図５の工程（７）に示すように、３層目の導電層１８をパターニングして、３層目の配線パターン１８ａを形成する。
【００６７】
次に、実施例１における工程（９）を実施して、３層構造のガラス多層配線基板を得た。
なお、本実施例では、図３に示すように、１チップに１つの割合で多層配線基板における電源分岐配線−グランド分岐配線間にコンデンサ１１を形成した。
また、コンデンサ電極（対向電極の重なり部）の面積は８．３ｍｍ2、ＴｉＯ2膜の膜厚は１．１１μｍとした。コンデンサの容量は５００ｐＦであった。
さらに、１層目及び２層目の配線パターンは、基板側からＣｒ／Ｃｕ／Ｎｉ構造の多層配線とした。ここで、Ｎｉには、Ｃｕの酸化を防止する機能、レジストに対する密着力を強化する機能、及び、コンタクトホール底部にポリイミドが残留するのを防止する機能がある。最上層である３層目の配線パターンは、異方性導電ゴムとの電気的コンタクト性を良くする等の目的で、基板側からＣｒ／Ｃｕ／Ｎｉ／Ａｕ構造の多層配線とした。
【００６８】
実施例１と同様にしてバーンイン試験を行ったところ、２０ＭＨｚの動作が全チップ同時に確認できた。
また、コンデンサにおけるＴｉＯ2層は、熱によりクラックが発生したり、熱により性能が劣化することがなく、コンデンサ対向電極に関しても酸化により性能が劣化することはなかった。
【００６９】
（実施例６）
実施例５における工程（３）でＴｉＯ2膜の代わりにＢａ2ＴｉＯ4膜をゾルゲル法、ＣＶＤ法、真空蒸着法又はスパッタ法で形成したこと以外は実施例５と同様にして、ウエハ一括コンタクトボード用多層配線基板を作製した。
なお、コンデンサ電極（対向電極の重なり部）の面積は１９．５ｍｍ2、Ｂａ2ＴｉＯ4膜の膜厚は１μｍとした。コンデンサの容量は５００ｐＦであった。
【００７０】
実施例１と同様にしてバーンイン試験を行ったところ、２０ＭＨｚの動作が全チップ同時に確認できた。
また、コンデンサにおけるＢａ2ＴｉＯ4誘電体層は、熱によりクラックが発生したり、熱により性能が劣化することがなく、実施例５のＴｉＯ2誘電体層に比べ耐電圧性（絶縁特性）が向上し、さらに、コンデンサ対向電極に関しても酸化により性能が劣化することはなかった。
【００７１】
なお、本発明は、上記実施例に限定されず、本発明の範囲内で適宜変形実施できる。
【００７２】
例えば、多層配線基板における配線層は、２〜１０層あるいはそれ以上としても良い。バーンインボードに使用される多層配線基板としては、メモリ用では３〜４層、ロジック用では５〜６層、ハイブリッド用では１０層程度となる。
また、上記実施例では、１層目と２層目の配線パターン間にコンデンサを形成したが、この態様に限らず、任意の上下に位置する配線パターン間（例えば、２層目−３層目間、１層目−３層目間など）にコンデンサを形成することができる。
【００７３】
本発明のウエハ一括コンタクトボード用多層配線基板における絶縁性基板としては、ガラス基板、セラミクス基板、ガラスセラミクス基板、シリコン基板などの基板が好ましい。
ウエハ一括コンタクトボード用多層配線基板におけるガラス基板はＨＯＹＡ社製：ＮＡ４０に限定されず、Ｓｉと熱膨張率が同じか又はＳｉと膨張率が近い材質であって、応力による反りが発生せず、成形が容易である材質のものを使用することができる。このような材質のものとしては、ＳｉＣ、ＳｉＮ、アルミナなどのセラミック基板や、他のガラス基板（例えば、ＮＡ３５、ＮＡ４５、ＳＤ１、ＳＤ２（以上ＨＯＹＡ社製）、パイレックス、７０５９（以上コーニング社製）等のＳｉと熱膨張率がほぼ同じ（熱膨張係数が０．６〜５ＰＰＭ）の範囲内のものなど）や、ガラスセラミクス基板、樹脂基板（特に小さい基板の場合有効）等を挙げることができる。
なお、ガラス基板は、セラミクス基板に比べ、安価で、加工しやすく、高精度研磨によってフラットネス等が良く、透明であるのでアライメントしやすいとともに、熱膨張を材質によってコントロールすることができ、電気絶縁性にも優れる。また、無アルカリガラスであればアルカリの表面溶出等による悪影響がない。
【００７４】
本発明のウエハ一括コンタクトボード用多層配線基板は、従来技術の欄で説明したバーンイン試験の他に、従来プローブカードによって行われていた製品検査（電気的特性試験）や、ウエハレベル一括ＣＳＰ検査用、にも利用できる。本発明のウエハ一括コンタクトボード用多層配線基板は、テストバーンイン（test burn-in）に特に適する。
【００７５】
なお、本発明の多層配線基板は、例えば、プローブカード用の多層配線基板、高密度実装に使用されるマルチチップモジュール（ＭＣＭ）基板等に代表される高密度多層配線基板の用途に適し、また、プリントボード、多層ＴＡＢ、ＦＰＣなどの用途にも使用できる。
この場合、多層配線基板における絶縁性基板としては、ガラス基板、セラミクス基板（ＳｉＣ、ＳｉＮ、アルミナなど）、ガラスセラミクス基板、シリコン基板、ガラスエポキシ基板、ポリイミド基板、樹脂基板等を用いることができる。
【００７６】
【発明の効果】
本発明の多層配線基板によれば、コンデンサを基板容積（面積特に高さ）を変えずに形成できる。
特に、各チップに１つの割合でコンデンサを形成する理想的な構造を実現でき、もしくは少なくとも数チップに１つの割合でコンデンサを形成する構造を実現でき、したがって、各チップのスイッチングの際に発生するノイズが原因で生じるエラーを完全に除去でき、もしくはノイズの影響を低減できるため、基板の十分な特性を引き出すことが可能となる。
また、本発明の多層配線基板の製造方法によれば、簡単な工程で、しかも低コストで一度にコンデンサを形成できる。
本発明は、多層配線基板上に多数のコンデンサを設ける場合に有用であり、特に極めて多数のコンデンサを設ける必要があるウエハ一括コンタクトボード用多層配線基板などの場合に特に有用である。
【図面の簡単な説明】
【図１】本発明の一実施例にかかるウエハ一括コンタクトボード用多層配線基板の製造工程を説明するための要部断面図である。
【図２】本発明の一実施例にかかるウエハ一括コンタクトボード用多層配線基板の製造工程を説明するための要部断面図である。
【図３】ウエハ一括コンタクトボード用多層配線基板におけるコンデンサ形成位置を模式的に示す図である。
【図４】ウエハ一括コンタクトボード用多層配線基板におけるコンデンサ形成位置を模式的に示す図である。
【図５】本発明の他の実施例にかかるウエハ一括コンタクトボード用多層配線基板の製造工程を説明するための要部断面図である。
【図６】ウエハ一括コンタクトボードを模式的に示す図である。
【符号の説明】
１ ガラス基板
２ Ｃｕ膜
３ ＴｉＯ2膜
４ Ｃｒ／Ｃｕ／ＴｉＯ2多層構造配線層
４ａ １層目の配線パターン
５、５’絶縁層
６、６’コンタクトホール
７、７’コンデンサ形成用開口
８ 保護用レジストパターン
９ Ｃｒ／Ｃｕ多層構造配線層
９ａ ２層目の配線パターン
１０ 多層配線基板
１１ コンデンサ
１２ 多層配線層
１３ 保護用絶縁膜
１４ コンタクト部（開口）
１５ コンデンサ形成部
１６ レジスト層
１７ ＴｉＯ2膜（強誘電体膜）
１８ ３層目の導電層
１８ａ ３層目の配線パターン
１９ コンデンサ対向電極
２０ 異方性導電ゴムシート
３０ コンタクト部品
３１ リング
３２ メンブレン
３３ バンプ
３４ パッド
【発明の属する技術分野】
本発明は、半導体デバイスの試験（検査）を行うために使用されるコンタクト治具の一部を構成する多層配線基板及びその製造方法等に関する。
【０００２】
【従来の技術】
ウエハ上に多数形成された半導体ディバイス（半導体チップ）の検査は、プローブカードによる製品検査（電気的特性試験）と、その後に行われる信頼性試験であるバーンイン試験に大別される。
バーンイン試験は、固有欠陥のある半導体ディバイス、あるいは製造上のばらつきから、時間とストレスに依存する故障を起こすディバイスを除くために行われるスクリーニング試験の一つである。プローブカードによる検査が製造したディバイスの電気的特性試験であるのに対し、バーンイン試験は熱加速試験と言える。
【０００３】
バーンイン試験は、プローブカードによって１チップ毎に行われる電気的特性試験の後に、ウエハをダイシングによりチップに切断し、パッケージングしたものについて一つずつバーンイン試験を行う通常の方法（１チップバーンインシステム）ではコスト的に実現性に乏しい。そこで、ウエハ上に多数形成された半導体ディバイスのバーンイン試験を一括して一度に行うためのウエハ一括コンタクトボード（バーンインボード）の開発及び実用化が進められている（特開平７−２３１０１９号公報）。ウエハ一括コンタクトボードを用いたウエハ・一括バーンインシステムは、コスト的に実現可能性が高い他に、ベアチップ出荷及びベアチップ搭載といった最新の技術的な流れを実現可能にするためにも重要な技術である。
【０００４】
バーンイン試験の内容を細分して以下に示す。
スタティックバーンイン（static burn-in）は、高温下において、定格もしくはそれを超える電源電圧を印加し、ディバイスに電流を流して温度及び電圧ストレスをディバイスに加えるバーンイン試験であり、高温バイアステストとも言われる。
ダイナミックバーンイン（dynamic burn-in）は、高温下において、定格もしくはそれを超える電源電圧を印加し、ディバイスの入力回路に実動作に近い信号を印加しながら行うバーンイン試験である。
モニタードバーンイン（monitored burn-in）は、ダイナミックバーンインにおいて、ディバイスの入力回路に信号を印加するだけでなく、出力回路の特性もモニターできる機能を持ったバーンイン試験である。
テストバーンイン（test burn-in）は、バーンインにおいて、被試験ディバイスの良否判定、評価を行えるバーンイン試験である。
【０００５】
ウエハ一括コンタクトボードは、ウエハ一括で検査する点、及び加熱試験に用いる点で、従来プローブカードとは要求特性が異なり、要求レベルが高い。ウエハ一括コンタクトボードが実用化されると、上述したバーンイン試験（電気的特性試験を行う場合を含む）の他に、従来プローブカードによって行われていた製品検査（電気的特性試験）の一部を、ウエハ一括で行うことも可能となる。
【０００６】
図６にウエハ一括コンタクトボードの一具体例を示す。
ウエハ一括コンタクトボードは、図６に示すように、ウエハ一括コンタクトボード用多層配線基板（以下、多層配線基板という）１０上に、異方性導電ゴムシート２０を介して、コンタクト部品３０を固定した構造を有する。
コンタクト部品３０は、被検査素子と直接接触するコンタクト部分を受け持つ。コンタクト部品３０においては、絶縁性フィルムからなるメンブレン３２の一方の面にはバンプ３３が形成され、他方の面にはパッド３４が形成されている。メンブレン３２は、熱膨張による位置ずれを回避するため低熱膨張率のリング３１に張り渡されている。バンプ３３は、ウエハ４０上の各半導体ディバイス（チップ）の周縁又はセンターライン上に形成された電極（１チップ約６００〜１０００ピン程度で、この数にチップ数を乗じた数の電極がウエハ上にある）に対応して、この電極と同じ数だけ対応する位置に形成されている。
多層配線基板１０はメンブレン３２上に孤立する各バンプ３３にパッド３４を介して所定のバーンイン試験信号等を付与するための配線及びパッド電極を絶縁性基板の上に有する。多層配線基板１０は配線が複雑であるため多層配線構造を有する。また、多層配線基板１０では、熱膨張によるメンブレン３２上のパッド３４との位置ずれによる接続不良を回避するため低熱膨張率の絶縁性基板を使用している。
異方性導電ゴムシート２０は、主面と垂直な方向にのみ導電性を有する弾性体（シリコン樹脂からなり、金属粒子が前記パッド及び前記パッド電極に対応する部分に埋め込まれた異方性導電ゴム）を有するシート状の接続部品であって、多層配線基板１０上のパッド電極（図示せず）とメンブレン３２上のパッド３４とを電気的に接続する。異方性導電ゴムシート２０は、シートの表面に突出して形成された異方性導電ゴムの凸部（図示せず）でメンブレン３２上のパッド３４に当接することで、ゴムの弾性、可撓性とメンブレン３２の可撓性との両者が相まって、半導体ウエハ４０表面の凹凸及びバンプ３３の高さのバラツキ等を吸収し、半導体ウエハ上の電極とメンブレン３２上のバンプ３３とを確実に接続する。
【０００７】
各半導体ディバイス（チップ）には集積回路の電源端子、グランド端子及び信号の入出力端子（信号端子）となる電極（パッド電極）がそれぞれ形成され（電源電極、グランド電極、信号電極）、半導体チップの全ての電極に対応してウエハ一括コンタクトボードのバンプ３３が一対一の関係で形成され、接続されるようになっている。また、ウエハ一括コンタクトボードにおける多層配線においては、配線の数を減らす目的で、電源配線、グランド配線及び信号の入出力配線（信号配線）をそれぞれ共通化している。
【０００８】
【発明が解決しようとする課題】
ウエハ上に形成された複数のチップを同時にバーンイン試験を行うマルチバーンイン試験、またはウエハ上に形成された全てのチップを一括してバーンイン試験を行うウエハ一括バーンイン試験を行う場合、ウエハ上の各半導体チップの電極に電源電圧や信号を同時に印加し、複数あるいは全ての半導体チップを動作させる必要がある。
そこで、ウエハ上の多数のパッド電極に対してプローブ電極を一括的にコンタクトできるコンタクタ（コンタクト治具）が提案されている。この技術によれば、コンタクタに多数のバンプを形成し、これらのバンプをコンタクト電極として使用する。
従来のウエハ一括バーンイン装置用コンタクタは、コンタクタに形成されたバンプとウエハ上の電極とを確実に一括接触させるため、高度な平坦性（±５０μｍ程度）が必要であった。
一方、ウエハ一括バーンイン装置を用いたバーンイン検査の際、複数の半導体チップを同時に動作させる必要があるが、複数の半導体チップについて同時に動作を開始させる場合、チップ動作の最初に瞬間的に大量の電流をウエハに供給する必要がある。そのような大量の電流をウエハに供給しようとすると、コンタクタの配線抵抗によって電源電圧が大きく降下したり、隣接する半導体チップに供給される電圧が順次降下してしまうという問題があった。
このような問題を解消するために、コンタクタの配線層にコンデンサを素子付けしたり、配線層を支持する配線基板に貫通孔を設けて基板の裏面側にコンデンサを設けたりする技術が提案されている。
しかし、配線層にコンデンサを素子付けする方法では、素子コンデンサが嵩高であり、上記のようなコンタクタの平坦性が維持できず、バンプとウエハ上の電極との確実な一括接触が困難となる。
また、配線基板の裏面側にコンデンサを設ける方法では、貫通孔を形成するなど高度な加工精度が要求される工程が増えるため、歩留まりが悪くコストも膨大になるという問題があった。
さらに、特にウエハ一括コンタクトボード用多層配線基板においては、理想的には各チップに１つの割合でコンデンサを、もしくは少なくとも数チップに１つの割合でコンデンサを形成しなくてはならないことが判明したのだが、１ウェハ上に数百から１０００チップ以上形成されたウェハを検査するための多層配線基板に上述した方法でコンデンサを設ける場合、その手間や時間は膨大となり、コストも多額のものになってしまうという欠点があった。
上述した問題は、半導体ディバイスの試験を行うために使用されるコンタクト治具（コンタクタ）の一部を構成する多層配線基板、例えば同時に複数の半導体チップの検査を行うために使用されるコンタクト治具の一部を構成する多層配線基板においても同様である。
【０００９】
本発明は上述の背景のもとになされたものであり、平坦性を維持し、かつ低コストでコンデンサを配線基板に設けた多層配線基板およびその製造方法等を提供することを目的とする。
特に、各チップに１つの割合でコンデンサを形成する理想的な構造を低コストで実現でき、もしくは少なくとも数チップに１つの割合でコンデンサを形成する構造を低コストで実現でき、したがって、各チップのスイッチングの際に発生するノイズが原因で生じるエラーを完全に除去でき、もしくはノイズの影響を低減できるため、基板の十分な特性を引き出すことが可能となる、多層配線基板又はウエハ一括コンタクトボード用多層配線基板及びそれらの製造方法の提供を目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成するために本発明は、以下に示す構成としてある。
【００１１】
（構成１） 半導体ディバイスの試験を行うために使用されるコンタクト治具の一部を構成する多層配線基板であって、
絶縁層を介して配線を積層し、絶縁層に形成されたコンタクトホールを介して上下の配線を接続（導通）した構造を有する多層配線基板において、
上下の配線間又は同一層内の配線間に、容量５０ｐＦ〜５０μＦのコンデンサを形成したことをことを特徴とする多層配線基板。
【００１２】
（構成２） 前記コンタクト治具が、同時に複数の半導体チップの検査を行うために使用されるものであって、
前記コンデンサは、１つの半導体チップに対して１個の割合、もしくは複数個の半導体チップに対して１個の割合で形成したことを特徴とする構成１記載の多層配線基板。
【００１３】
（構成３） 前記コンタクト治具が、ウエハ上に多数形成された半導体チップの試験を一括して行うために使用されるウエハ一括コンタクトボードであって、前記コンデンサは、ウエハ上の１つの半導体チップに対して１個の割合、もしくは複数個の半導体チップに対して１個の割合で形成したことを特徴とする構成１記載の多層配線基板。
【００１４】
（構成４） 前記コンデンサを構成する導体膜は、前記配線を形成する工程において形成されることを特徴とする構成１ないし３のいずれかに記載の多層配線基板。
【００１５】
（構成５） 前記コンデンサを、各種電源配線のうちの少なくとも一種の電源配線とＧＮＤ配線との間に形成したことを特徴とする構成１ないし４のいずれかに記載の多層配線基板。
【００１６】
（構成６） 半導体ディバイスの試験を行うために使用されるコンタクト治具の一部を構成する多層配線基板であって、
絶縁層を介して配線を積層し、絶縁層に形成されたコンタクトホールを介して上下の配線を接続（導通）した構造を有するとともに、
多数の半導体チップにおける同種の電源電極同士を電気的に共通接続する目的で多層配線層内に設けられた電源共通配線と、
多数の半導体チップにおけるＧＮＤ電極同士を電気的に共通接続する目的で多層配線層内に設けられたＧＮＤ共通配線と、
前記電源共通配線から分岐して、対応する各電源電極と電源共通配線との間をそれぞれ接続する電源分岐配線と、
前記ＧＮＤ共通配線から分岐して、対応する各ＧＮＤ電極とＧＮＤ共通配線との間をそれぞれ接続するＧＮＤ分岐配線と、を有し、
前記電源共通配線とＧＮＤ共通配線との間にコンデンサが設けられたことを特徴とする構成１ないし５のいずれかに記載の多層配線基板。
【００１７】
（構成７） 前記コンデンサは、前記各半導体チップにおけるＧＮＤ電極、電源電極に対応する多層配線基板における電源分岐配線−グランド分岐配線間に形成されることを特徴とする構成６に記載の多層配線基板。
【００１８】
（構成８） 前記コンデンサを構成する誘電体材料が、酸化チタンを含む材料であることを特徴とする構成１ないし７のいずれかに記載の多層配線基板。
【００１９】
（構成９） 前記コンデンサを構成する誘電体層の厚さが、５００オングストローム〜２０μｍであることを特徴とする構成１ないし８のいずれかに記載の多層配線基板。
【００２０】
（構成１０） 半導体ディバイスの試験を行うために使用されるコンタクト治具の一部を構成する多層配線基板であって、
絶縁層を介して配線を積層し、絶縁層に形成されたコンタクトホールを介して上下の配線を接続（導通）した構造を有する多層配線基板の製造方法において、
上下の配線が立体的に重なる部分の一部に誘電体層を形成することによってコンデンサを形成する工程、又は、同一層内の配線間であって同一層内の配線同士が近接する部分の一部に誘電体層を形成することによってコンデンサを形成する工程、を有することを特徴とする多層配線基板の製造方法。
【００２１】
（構成１１） 前記コンデンサを構成する導体膜を、前記配線を形成する工程において形成することを特徴とする構成１０記載の多層配線基板の製造方法。
【００２２】
（構成１２） 表面に誘電体層が形成された第１の配線を形成する工程と、
前記表面に誘電体層が形成された第１の配線の上部に絶縁層を形成する工程と、
前記絶縁層に該絶縁層を挟んで積層される上下の配線を接続するためのコンタクトホールを形成し、前記絶縁層にコンデンサを形成するための開口を形成する工程と、
前記コンデンサを形成するための開口部分に保護層を形成して保護した後、前記コンタクトホール内に露出した誘電体層を除去し、その後、前記保護層を除去する工程と、
前記絶縁層上に第２の配線を形成して、コンタクトホールを介して上下の配線を接続（導通）し、前記開口部分にコンデンサを形成する工程と、
を有することを特徴とする構成１１記載の多層配線基板の製造方法。
【００２３】
（構成１３） 第１の配線を形成する工程と、
前記第１の配線の上部に絶縁層を形成する工程と、
前記絶縁層に該絶縁層を挟んで積層される上下の配線を接続するためのコンタクトホールを形成し、前記絶縁層にコンデンサを形成するための開口を形成する工程と、
少なくとも前記コンタクトホール部分に保護層を形成して保護した後、前記絶縁層に形成されたコンデンサ形成用開口に誘電体材料層を形成し、その後、前記保護層を除去する工程と、
前記絶縁層上に第２の配線を形成して、コンタクトホールを介して上下の配線を接続（導通）し、前記開口部分にコンデンサを形成する工程と、
を有することを特徴とする構成１１記載の多層配線基板の製造方法。
【００２４】
（構成１４） 構成１乃至９記載の多層配線基板と、被検査素子と直接接触するコンタクト部品とを有することを特徴とするコンタクト治具。
【００２５】
（構成１５） 前記コンタクト治具が、ウエハ一括コンタクトボードであることを特徴とする構成１４記載のコンタクト治具。
【００２６】
（構成１６） 構成１４記載のコンタクト治具を用い、同時に複数の半導体チップの検査を行う半導体デバイスの検査方法。
【００２７】
（構成１７） 構成１５記載のウエハ一括コンタクトボードを用い、半導体ウエハ上に形成された複数の半導体デバイスを一括してバーンイン試験を行う半導体デバイスの検査方法。
【００２８】
（構成１８） 絶縁層を介して配線を積層し、絶縁層に形成されたコンタクトホールを介して上下の配線を接続（導通）した構造を有する多層配線基板において、
上下の配線間又は同一層内の配線間であって多層配線層内にコンデンサを形成した構造を有することを特徴とする多層配線基板。
【００２９】
【作用】
本発明によれば、半導体ディバイスの試験を行うために使用されるコンタクト治具（コンタクタ）の一部を構成する多層配線基板における上下の配線間であって多層配線層内に層間コンデンサを設けることで、又は同一層内の配線間であって多層配線層内に面内コンデンサを設けることで、コンデンサを基板容積（面積及び高さ、特に高さや平坦性）を変えずに、しかも低コストで形成できる。
特に、同時に複数の半導体チップの検査を行う場合、各チップに１つの割合でコンデンサを形成する理想的な構造を低コストで実現でき、もしくは少なくとも数チップに１つの割合でコンデンサを形成する構造を低コストで実現でき、したがって、各チップのスイッチングの際に発生するノイズが原因で生じるエラーを完全に除去でき、もしくはノイズの影響を低減できるため、基板の十分な特性を引き出すことが可能となる。
【００３０】
【発明の実施の形態】
以下、本発明の実施の形態について説明する。
【００３１】
本発明のコンタクト治具用多層配線基板は、上下の配線間又は同一層内の配線間であって多層配線層内（最上層の配線層を含む）にコンデンサを設けた構造を有することを特徴とする。
本発明のコンタクト治具には、１つ又は複数の半導体チップを試験するためのプローブカード、ウエハ上の複数又は全部の半導体チップを試験するためのウエハ一括コンタクトボード等が含まれる。
【００３２】
コンデンサの形成位置は、特に制限されないが、例えば、▲１▼各種電源配線（できるだけ面積を広くとった電源配線を含む）のうちの少なくとも一種の電源配線とＧＮＤ配線（できるだけ面積を広くとったＧＮＤ配線を含む）との間、▲２▼電源共通配線とＧＮＤ共通配線との間、▲３▼電源分岐配線−グランド分岐配線間、などが挙げられ、これらの複数位置にコンデンサを形成する態様も含まれる。これらのコンデンサは、配線（ライン）毎に設けても良い。ここで、これらのコンデンサは、電源−グランド間のバイパスコンデンサを意味する。
なお、層間コンデンサは、多層配線層内（最上層の配線層を含む）における任意の上下に位置する配線パターン間に形成することができる。構成１２及び構成１３の場合も同様である。
各種電源とＧＮＤ間のコンデンサは容量の違うものとすることが好ましい。これは、予め予想されるノイズの周波数成分に応じてコンデンサの容量を調節することが好ましいからである。
【００３３】
コンデンサ容量Ｃは次式により決まる。
Ｃ＝εr×Ｓ／ｄ （εr：比誘電率、Ｓ：コンデンサ電極の面積（上下の配線の立体的な重なり面積）、ｄ：誘電体層膜厚）
ここで、１チップもしくは数チップに１つずつの割合でコンデンサを形成する場合にあっては、コンデンサを形成できる面積に制限があるので、コンデンサ電極の面積はできるだけ小さいほうがよい。具体的には、被検査素子（被検査チップ）のサイズや、測定精度のスペック等によるので一概には言えないが、望ましくは１ｃｍ角以下、さらに望ましくは５ｍｍ角以下が望ましい。
電源共通配線とＧＮＤ共通配線との間にコンデンサを設ける場合や、あるいは、各種電源配線のうちの少なくとも一種の電源配線とＧＮＤ配線との間にコンデンサを設ける場合にあっては、上述したような面積上の制約は少ない。
【００３４】
上式によりコンデンサ電極の面積が決まれば、コンデンサ容量は、誘電体膜厚に反比例し、比誘電率に比例するので、コンデンサ容量を大きくするには、誘電体膜厚をできるだけ薄く、誘電体の比誘電率をできるだけ大きいものにしなくてはならない。ただし、誘電体膜厚は絶縁破壊されない厚さとする必要があり、また、誘電体材料は形成や加工が容易な材料を選択する必要がある。
なお、ウエハ一括コンタクトボード用多層配線基板におけるコンデンサの容量は、対応ディバイスの電流値に応じて適宜適正な容量（ウエハ一括バーンイン試験に適した容量）に変える必要がある。コンデンサの容量が低すぎると、動作するのに必要な電流確保（コンデンサから供給される）ができないためウエハ上のチップが動作しない恐れがある。コンデンサの容量が大きすぎると、そのコンデンサにチャージされる電流のチャージ時間がかかりすぎることになり、そのコンデンサから電流が放出される時間が遅れ、要するにタイミングが遅れてしまい、やはりデバイスが動作しないということが発生する。
１チップに１つの割合で又は数チップに１つの割合でコンデンサを形成する場合にあっては、コンデンサの容量は、５０ｐＦ〜５０μＦが好ましい。これは、コンデンサ容量が５０ｐＦ未満であると、配線抵抗による電源電圧の降下を抑制することができず、またノイズの低減効果が十分に得られないからである。一方、コンデンサ容量が５０μＦを超えると、かえってインダクタンスが過大となり好ましくない。コンデンサ容量は、５０ｐＦ〜０．１μＦが好ましく、５０ｐＦ〜１ｎＦがより好ましく、３００〜８００ｐＦがさらに好ましい。
コンデンサを設ける位置は特に限定されないが、電流の大きいチップにできるだけ近い位置に設けることがより好ましい。
【００３５】
また、コンデンサを構成する誘電体層の厚さは、１００オングストローム〜２０μｍが好ましく、５００オングストローム〜２０μｍがより好ましく、５０００オングストローム〜５μｍがさらに好ましく、１μｍ〜５μｍが最も好ましい。これは、誘電体層の厚さが薄すぎると強度不十分で絶縁破壊を起こす恐れがあり、一方、厚すぎるとエッチング加工性が悪くなり、精密なパターニングが困難となる場合があるからである。
【００３６】
コンデンサの形成方法は、特に制限されないが、コンデンサを構成する導体膜が、配線層をパターニングして配線パターンを形成する工程において形成されることが好ましい。このように、コンデンサが、素子付けされたものではなく配線パターンを形成する工程において形成されることにより、簡単な工程で場所をとらないコンデンサを設けることができる。また、素子付けする場合のように、コンデンサの購入費、実装費がかからず低コストでコンデンサを設けることができる。
なお、コンデンサを構成する導体膜（誘電体層の上下に形成される各導体膜）は、配線パターンの一部を利用するものであっても、配線パターンとは別に形成されるものであってもよいが、工程が簡略化できるので配線パターンの一部を利用すること（配線と同じ材料を用いること）が好ましい。
コンデンサの形成に際して、表面に誘電体層が形成された配線パターンの上部に絶縁層を形成し、この絶縁層に形成されたコンタクトホール内に露出する誘電体層の除去を行う工程を伴う場合にあっては、他の基板形成材料にできるだけ影響しないで、誘電体をエッチングできる誘電体材料、エッチング方法を選択することが望ましい。
コンデンサを形成するための開口に誘電体材料層を形成する場合にあっては、エッチングなどの加工性は問題とならない。
【００３７】
誘電体材料と加工方法の一例を以下に示す。
誘電体材料としてチタン酸バリウム（Ｂａ2ＴｉＯ4、Ｂａ2ＴｉＯ3等：誘電率２９００〜５０００）、チタン酸ストロンチウム（Ｓｒ2ＴｉＯ4、Ｓｒ2ＴｉＯ3等）、ロシェル塩（ＫＮａＣ4Ｈ4Ｏ6、誘電率４０００）を用いる場合、誘電体材料層の形成方法（成膜方法）としてはスパッタ法、真空蒸着法、又はゾルゲル溶液を塗布した後焼結させる方法、あるいはリフトオフ法などが挙げられる。エッチング方法（加工方法）としては、ＨＦ系エッチング液を用いたウエットエッチング法などが挙げられる。これらの誘電体材料を用いた場合、ピコ〜マイクロオーダーのコンデンサを形成可能である。これらの誘電体材料は、エッチングによる除去が困難な場合があるので、コンデンサを形成するための開口に誘電体材料層を形成する方法を利用して誘電体材料層を形成する場合に適する。また、チタン酸塩系の誘電体材料層は、リフトオフ法によるパターニングを行うことができる。
【００３８】
誘電体材料として酸化チタン（ＴｉＯ2等：誘電率８５）を用いる場合、誘電体材料層の形成方法（成膜方法）としては、スパッタ法、ＣＶＤ法又はゾルゲル溶液を塗布した後焼結させる方法などによって直接ＴｉＯ2を形成する方法、あるいは、スパッタ法やＣＶＤ法等でＴｉ膜を形成し、このＴｉ膜を熱酸化又は陽極酸化してＴｉＯ2を形成する方法などが挙げられる。エッチング方法（加工方法）としてはフッ素系ガス（例えばＣＦ4＋Ｏ2混合ガス）を用いてドライエッチングするか、又はフッ化物系エッチング液（例えばフッ酸と硝酸の混合液）又は塩素系エッチング液を用いてウェットエッチングする方法などが挙げられる。誘電体材料としてＴｉＯ2を用いた場合、ピコ〜ナノオーダーのコンデンサを形成可能である。ＴｉＯ2はエッチング加工性やエッチングによる除去性能に優れるので、エッチング法を利用して誘電体材料層を形成する場合に適する。
【００３９】
誘電体材料としてＣｕＯ（誘電率１２）を用いる場合、誘電体材料層の形成方法（成膜方法）としては主配線材料であるＣｕ配線層表面を熱酸化する方法などが挙げられる。エッチング方法（加工方法）としては塩化第２鉄（ＦｅＣｌ3）水溶液等のエッチング液を用いたウエットエッチング法などが挙げられる。誘電体材料としてＣｕＯを用いた場合、コンデンサ容量はピコファラドオーダーからナノファラドオーダーであるが、配線層表面を利用するため工程が簡単にできる。
誘電体材料としてＮｉＯを用いる場合、誘電体材料層の形成方法（成膜方法）としては主配線材料であるＣｕ上に形成されるＮｉ配線層表面を熱酸化又は陽極酸化する方法などが挙げられる。エッチング方法（加工方法）としては塩素系エッチング液を用いたウエットエッチング法などが挙げられる。誘電体材料としてＮｉＯを用いた場合、コンデンサ容量はピコファラドオーダーからナノファラドオーダーであるが、配線層表面を利用するため工程が簡単にできる。
【００４０】
誘電体材料としてポリイミド（誘電率３．２）を利用する場合、誘電体材料層の形成方法（成膜方法）としてはスピンコート法などが挙げられる。加工方法としては感光性ポリイミドに露光、現像を施す方法などが挙げられる。誘電体材料としてポリイミドを用いた場合、絶縁層材料であるポリイミドを利用できるので工程的に一番簡単な方法であるが、上述した誘電体材料に比べてコンデンサ容量が小さいのが難点である。
ポリイミド誘電体材料層の厚さは、感光性ポリイミドの露光量や現像量を調整して所望の厚さにする方法、ポリイミドをドライエッチングして所望の厚さにする方法、コンデンサを形成するための開口に所望の厚みで新たにポリイミドをコートする方法などが挙げられる。
【００４１】
なお、誘電体材料としては、ＢａＳｎＯ3等の化合物、Ｂａ1-xＳｒxＴｉＯ3、ＢａＴａＯ6、ＢａＴｉＯ3、Ｂａx（Ｓｒ，Ｐｂ）1-xＴｉy（Ｓｎ，Ｚｒ）1-yＯ3、ＢａＺｒＯ3、Ｂｉ2Ｓｎ2Ｏ7、Ｂｉ2Ｓｒ3Ｏ9、Ｂｉ4Ｔｉ3Ｏ12、Ｂｉ12ＴｉＯ2Ｏ、ＢｉＴａＯ4、Ｂｉ2Ｔｉ4Ｏ11、Ｂｉ3ＴｉＴａＯ9、Ｂｉ3ＴｉＮｂＯ9、Ｂｉ2ＲｕＯ7.3、ＣａＢｉ2Ｎｂ2Ｏ9、ＣａＢｉ2Ｔａ2Ｏ9、ＣａＢｉ4Ｔｉ4Ｏ15、ＣａＴｉＯ3、ＬｉＮｂＯ3、ＭｇＴｉＯ3、ＰｂＢｉ2Ｎｂ2Ｏ9、ＰｂＢｉ2Ｔａ2Ｏ9、Ｐｂ2Ｂｉ4Ｔｉ15Ｏ18、ＰｂＬａxＴｉyＯσ、ＰＬＺＴ（Ｐｂ，Ｌａ，Ｚｒ，Ｔｉの酸化物の総称）、ＰｂＴｉＯ3、ＰＺＴ（Ｐｂ，Ｚｒ，Ｔｉの酸化物の総称）、ＰＺＴ＋ＰｂＯ、ＳｒＢｉＯ4、Ｓｒ2Ｂｉ2Ｏ5、ＳｒＢｉ2Ｎｂ2Ｏ9、Ｓｒ2Ｂｉ4Ｔｉ5Ｏ18、ＳｒＮｂ2Ｏ6、Ｓｒ2Ｎｂ2Ｏ7、ＳｒＴａ2Ｏ6、Ｓｒ2Ｔａ2Ｏ7、ＳｒＴｉＯ3、（Ｚｒ，Ｓｎ）ＴｉＯ4、等を用いることができる。また、場合により、ＰＥＴ（ポリエチレンテレフタレート）、ＰＰ（ポリプロピレン）、ＰＳ（ポリスチレン）等の有機物強誘電体材料を用いても良い。
固体誘電体を用いたコンデンサは、空気等を導体板で挟んだコンデンサに比べ、小型でより大きい静電容量が得られ、また、耐熱性に優れるため、固体誘電体を用いることが好ましい。誘電体材料は、単一の材料あるいは２種以上の材料を混合して用いることもでき、公知の添加物や添加剤を添加することもできる。また、固体誘電体材料のうちでは、酸化チタン、チタン酸バリウム、チタン酸ストロンチウム等が好ましく、これらの誘電体材料は、単一の材料あるいは２種以上の材料を混合して用いることもできる。これらの誘電体材料に添加する添加物としては、ＢａＳｎＯ3、ＢａＺｒＯ3、ＭｇＴｉＯ3、ＣａＴｉＯ3等が挙げられ、これらの添加物を添加することによって、比誘電率や温度特性等を調整できる。
また、形成方法としては、スパッタ法、蒸着法、ＣＶＤ法等の真空ドライ成膜法や、ゾルゲル法、溶剤のスピンコート等のウエット法、等が挙げられる。
【００４２】
本発明の多層配線基板において、絶縁層の材料としては、樹脂材料が好ましく、アクリル系樹脂、エポキシ系樹脂、ポリイミド等が挙げられるが、なかでも低膨張率を有し、耐熱性や耐薬品性に優れるポリイミドが特に好ましい。
絶縁層は、例えば、スピンコート、ロールコート、カーテンコート、スプレイコート、印刷法等により、ガラス基板上や配線層上に形成することができる。
【００４３】
配線層は、例えば、スパッタリング法、ＥＢ蒸着法、電解メッキ法、無電解メッキ法、リフトオフ法などの薄膜形成方法によって基板上又は絶縁層上に導電性薄膜を形成し、フォトリソグラフィー法（レジスト塗布、露光、現像、エッチングなど）で所望のパターンをもった配線を形成することができる。
配線層における配線材料や配線の層構成等は特に制限されないが、例えば、Ｃｕを主配線材料とした、基板側からＣｒ／Ｃｕ／Ｎｉ多層構造や、基板側からＣｕ／Ｎｉ／Ａｕ多層構造や、基板側からＣｒ／Ｃｕ／Ｎｉ／Ａｕ多層構造を有する配線とすることができる。
ここで、Ｃｒ、Ｎｉは、酸化しやすいＣｕの酸化を防止でき（特にＮｉにより耐腐食性が良くなる）、また、Ｃｒ、ＮｉはＣｕとの密着性が良くＣｕ以外の隣接層（例えば、Ｎｉの場合Ａｕ層、Ｃｒの場合ガラス基板や絶縁層）との密着性も良いので層間の密着性を向上できる。
主配線材料であるＣｕの代替え材料としては、Ａｌ、Ｍｏ等が挙げられる。主配線材料であるＣｕの膜厚は、０．５〜５０μｍの範囲が好ましく、０．５〜１５μｍの範囲がより好ましく、１．０〜７．０μｍの範囲がさらに好ましく、２．５〜６μｍの範囲が最も好ましい。
下地膜であるＣｒの代替え材料としては、Ｗ、Ｔｉ、Ａｌ、Ｍｏ、Ｔａ、ＣｒＳｉ等の金属又はそれらの合金等が挙げられる。
Ｎｉの代替え材料としては、上下層を形成するそれぞれの材料との関係で密着力の高い高融点金属等が挙げられる。
Ａｕの代替え材料としては、Ａｕ、Ａｇ、Ｐｔ、Ｉｒ、Ｏｓ、Ｐｄ、Ｒｈ、Ｒｕ等が挙げられる。
多層配線基板の場合、最上層（最表面）の配線表面には、配線表面の酸化を防止し保護するため及びコンタクト抵抗を低減するため、金等をコートするが、それより下層（内層）の表面には金等をコートしなくてもよい。ただし、コンタクト抵抗の面を考えると内層の配線層に金コートをさらにしてもコストの上昇以外は問題はない。
金等は配線表面に後付けするか、もしくは、金等を最表面全面に形成した多層配線層をあらかじめ形成しておきこの多層配線層を順次ウェットエッチングして配線パターンを形成してもよい。
【００４４】
以下、実施例について説明する。
【００４５】
（実施例１）
多層配線基板の作製
図１及び図２は、ウエハ一括コンタクトボード用多層配線基板の製造工程の一例を示す要部断面図である。
図１の工程（１）に示すように、表面を平らに研磨した清浄なガラス基板１（ＨＯＹＡ社製：ＮＡ４０、大きさ３２０×３２０ｍｍ角、厚さ５ｍｍ）の片面に、スパッタ法にて、Ｃｒ膜を約４００オングストローム（図示せず）、Ｃｕ膜２を約５．０μｍ、ＴｉＯ2膜３を約１．１１μｍの膜厚で順次成膜して、基板側からＣｒ／Ｃｕ／ＴｉＯ2多層構造配線層４を形成する。
なお、ＴｉＯ2は、ＴｉＯ2のターゲットと、Ｏ2／Ａｒ混合ガスを用いてスパッタにより形成した。ＴｉＯ2は、Ｔｉターゲットと、Ｏ2／Ａｒ混合ガスを用いて反応性スパッタにより形成してもよい。
多層構造配線層４において、ＣｒはガラスとＣｕに対する密着力を強化する目的で設けている。Ｃｕは主配線材料である。ＴｉＯ2は主としてコンデンサ（誘電体層）を形成する目的で設けている。ＴｉＯ2には、Ｃｕの酸化を防止する機能、レジストに対する密着力を強化する機能、及び、コンタクトホール（ビア）底部にポリイミドが残留するのを防止する機能（Ｃｕが露出しているとＣｕとポリイミドとの反応によってビア底部にポリイミドが残留してしまう恐れがある）がある。
【００４６】
次に、図１の工程（２）に示すように、所定のフォトリソグラフィー工程（レジストコート、露光、現像、エッチング）を行い、Ｃｒ／Ｃｕ／ＴｉＯ2多層構造配線層４をパターニングして、１層目の配線パターン４ａを形成する。
詳しくは、まず、レジスト（シプレイ社製：マイクロポジットＳ１４００）を３μｍの厚みにコートし、９０℃で３０分間ベークし、所定のマスクを用いてレジストを露光、現像して、所望のレジストパターン（図示せず）を形成する。このレジストパターンをマスクとして、まず、ＴｉＯ2膜３を、フッ素系ガス（例えばＣＦ4＋Ｏ2混合ガス）を用いてドライエッチングする。ＴｉＯ2膜は、フッ化物系エッチング液（例えばフッ酸と硝酸の混合液）又は塩素系エッチング液を用いてウェットエッチングしてもよい。続いて、塩化第２鉄水溶液等のエッチング液を使用してＣｕ膜２をエッチングし、さらに所定のエッチング液を使用してＣｒ膜をエッチングし、その後レジスト剥離液を用いてレジストを剥離し、水洗して乾燥させて、１層目の配線パターン４ａを形成する。
【００４７】
次に、図１の工程（３）に示すように、１層目の配線パターン４ａ上に感光性ポリイミド前駆体をスピンナー等を用いて１０μｍの厚みで塗布して、ポリイミド絶縁層５を形成した後、このポリイミド絶縁層５に、コンタクトホール６及びコンデンサ形成用開口７を形成する。
詳しくは、塗布した感光性ポリイミド前駆体を８０℃で３０分間ベークし、所定のマスクを用いて露光、現像して、コンタクトホール６及びコンデンサ形成用開口７を同時に形成する。窒素雰囲気中にて３５０℃で４時間キュアを行い感光性ポリイミド前駆体を完全にポリイミド化した後、酸素プラズマ処理によって、ポリイミド表面を粗面化して次工程にて形成する２層目の配線層との密着力を高めるとともに、コンタクトホール６内及びコンデンサ形成用開口７内のポリイミド、現像液等の残さ等の有機物を酸化し除去する。
【００４８】
次に、図１の工程（４）に示すように、コンデンサ形成用開口７内のＴｉＯ2膜３を保護する目的で、この部分に保護用レジストパターン８を形成しておく。
【００４９】
次に、図１の工程（５）に示すように、コンタクトホール６の底部にＴｉＯ2膜（絶縁体）があると接続ができないので、コンタクトホール６の底部にあるＴｉＯ2膜３を除去する。具体的には、フッ素系ガス（例えばＣＦ4＋Ｏ2混合ガス）を用いてドライエッチングするか、あるいは、フッ化物系エッチング液（例えばフッ酸と硝酸の混合液）又は塩素系エッチング液を用いてウェットエッチングして、コンタクトホール６の底部にあるＴｉＯ2膜３を除去する。このときコンデンサ形成用開口７内のＴｉＯ2膜はレジストで保護されているためエッチングされない。
【００５０】
次に、図２の工程（６）に示すように、コンデンサ形成用開口７部分に形成した保護用レジストパターン８をレジスト剥離液を用いて除去する。
【００５１】
次に、図２の工程（７）に示すように、上記工程（１）と同様にしてＣｒ／Ｃｕ多層構造配線層９を形成する。この際、本実施例では、多層構造配線層９とさらにその上層の多層構造配線層との間にコンデンサを形成しないので、多層構造配線層９の表面には、ＴｉＯ2膜を成膜しない。
【００５２】
次に、図２の工程（８）に示すように、上記工程（２）と同様にしてＣｒ／Ｃｕ多層構造配線層９をパターニングして、２層目の配線パターン９ａを形成する。配線パターン９ａの一部はコンデンサ対向電極となる。これによって、コンタクトホール６を介して上下の配線が接続（導通）されると同時に、多層配線層１２内のコンデンサ形成用開口７部分にコンデンサ１１が形成される。
なお、本実施例では、図３に示すように、１チップに１つの割合で多層配線基板における電源分岐配線−グランド分岐配線間にコンデンサ１１を形成した。
また、コンデンサ電極（対向電極の重なり部）の面積は８．３ｍｍ2にした。コンデンサの容量は５００ｐＦであった。
【００５３】
次に、図２の工程（９）に示すように、基板上に絶縁膜としてのポリイミドを塗布し、これをパターニングして保護用絶縁膜１３及びコンタクト部（開口）１４を形成して、ウエハ一括コンタクトボード用多層配線基板１０を得た。
【００５４】
異方性導電ゴムシートの張合わせ
次に、シリコン樹脂からなり、金属粒子がパッド電極に対応する部分に埋め込まれている異方性導電ゴムシート２０を、図６に示すように、ウエハ一括コンタクトボード用多層配線基板１０の所定の位置に貼り合わせた。
【００５５】
組立工程
上記で製作した異方性導電ゴムシート２０付き多層配線基板１０と、コンタクト部品３０とをパッドが外れないように位置を合わせした後、図６に示すように貼り合わせ、ウエハ一括コンタクトボードを完成した。
【００５６】
バーンイン試験
ウエハ上の電極とコンタクト部品のバンプとを位置を合わせした後チャックで固定し、その状態でバーンイン装置に入れ１２５℃の動作環境にて試験した。評価対象は、６４ＭＤＲＡＭが４００チップ形成してある８インチウェハとした。また、比較対象として、上記実施例においてコンデンサを形成しなかったこと以外は上記実施例と同様にして作製したウエハ一括コンタクトボードを用意した。
その結果、コンデンサが形成されていない基板を用いて全チップの同時測定を行った場合、１０ＭＨｚの動作までしか確認できなかったが、コンデンサを各チップ毎に形成した基板を用いて全チップの同時測定を行った湯合、２０ＭＨｚの動作が全チップ同時に確認できた。このように本発明によれば従来の基板よりノイズに強い基板が作製できた。
また、コンデンサを各チップ毎に形成した基板を用いた湯合、例えば、マイクロプロセッサ、ＡＳＩＣについても２０ＭＨｚ時の動作が全チップ同時に確認できた。
さらに、多層配線基板における多層配線が形成されていない側の面は平坦であるので、この面に接触させたヒーターの熱伝導が良く、バーンイン試験における温度制御を精密に行うことができた。
また、コンデンサにおけるＴｉＯ2誘電体層は、熱によりクラックが発生したり、熱により性能が劣化することがなかった。
なお、コンデンサの容量５０ｐＦ〜０．１μＦの範囲から外れた場合、ウエハ上のチップ（ディバイス）が正常に動作しなかった。
【００５７】
（実施例２）
実施例１における工程（８）の後に、２層目のポリイミド絶縁膜及びコンタクトホール、３層目の配線パターンを形成し、次いで、３層目のポリイミド絶縁膜及びコンタクトホール、４層目の配線パターンを順次形成し、次いで、実施例１における工程（９）を実施して、４層構造のガラス多層配線基板を得たこと以外は実施例１と同様にして、ウエハ一括コンタクトボード用多層配線基板を作製し、バーンイン試験を行った。
その結果は、実施例１と同様であった。
なお、２層目及び３層目の配線パターンは、基板側からＣｒ／Ｃｕ／Ｎｉ構造の多層配線とした。ここで、Ｎｉには、Ｃｕの酸化を防止する機能、レジストに対する密着力を強化する機能、及び、コンタクトホール底部にポリイミドが残留するのを防止する機能がある。
最上層である４層目の配線パターンは、異方性導電ゴムとの電気的コンタクト性を良くする等の目的で、基板側からＣｒ／Ｃｕ／Ｎｉ／Ａｕ構造の多層配線とした。
【００５８】
（実施例３）
図４に示すように数チップに１つの割合でコンデンサを設けたこと以外は実施例１と同様にして、ウエハ一括コンタクトボード用多層配線基板を作製し、バーンイン試験を行った。
その結果、２０ＭＨｚの動作が全チップ同時に確認できた。
【００５９】
（実施例４）
図４に示すように電源共通配線とＧＮＤ共通配線との間にコンデンサを設けたこと以外は実施例１と同様にして、ウエハ一括コンタクトボード用多層配線基板を作製し、バーンイン試験を行った。
その結果、１２ＭＨｚの動作が全チップ同時に確認できた。
【００６０】
（実施例５）
図５は、ウエハ一括コンタクトボード用多層配線基板の製造工程の他の例を示す要部断面図である。
【００６１】
図５の工程（１）に示すガラス基板１に、工程（２）に示すように、１層目の配線パターン４ａを形成し、この上に、１層目のポリイミド絶縁膜５及びコンタクトホール６を形成し、この上に、２層目の配線パターン９ａを形成し、次いで、この上に、コンデンサ形成部１５を除く部分にレジスト層１６を形成した。
【００６２】
次に、図５の工程（３）に示すように、ＴｉＯ2膜（強誘電体膜）１７を１．１１μｍの厚さで成膜した。ここで、ＴｉＯ2は、Ｔｉターゲットと、Ｏ2／Ａｒ混合ガスを用いて反応性スパッタにより形成した。ＴｉＯ2は、ＴｉＯ2のターゲットと、Ａｒガスを用いてスパッタにより形成してもよい。
【００６３】
次に、図５の工程（４）に示すように、レジスト層１５を溶解除去することによって、レジスト層１５及びレジスト層１５上のＴｉＯ2膜１７を除去した（リフトオフ法）。
【００６４】
次に、図５の工程（５）に示すように、２層目のポリイミド絶縁膜５’を形成しコンタクトホール６’及びコンデンサ形成用開口７’を形成した。
【００６５】
次に、図５の工程（６）に示すように、３層目の導電層１８を成膜する。この際、コンデンサ形成用開口７’内に導電層が成膜されコンデンサ対向電極１９が形成され、コンタクトホール６’内にも導電層が成膜され２層目の配線パターン９ａと３層目の導電層１８が接続（導通）される。
【００６６】
次に、図５の工程（７）に示すように、３層目の導電層１８をパターニングして、３層目の配線パターン１８ａを形成する。
【００６７】
次に、実施例１における工程（９）を実施して、３層構造のガラス多層配線基板を得た。
なお、本実施例では、図３に示すように、１チップに１つの割合で多層配線基板における電源分岐配線−グランド分岐配線間にコンデンサ１１を形成した。
また、コンデンサ電極（対向電極の重なり部）の面積は８．３ｍｍ2、ＴｉＯ2膜の膜厚は１．１１μｍとした。コンデンサの容量は５００ｐＦであった。
さらに、１層目及び２層目の配線パターンは、基板側からＣｒ／Ｃｕ／Ｎｉ構造の多層配線とした。ここで、Ｎｉには、Ｃｕの酸化を防止する機能、レジストに対する密着力を強化する機能、及び、コンタクトホール底部にポリイミドが残留するのを防止する機能がある。最上層である３層目の配線パターンは、異方性導電ゴムとの電気的コンタクト性を良くする等の目的で、基板側からＣｒ／Ｃｕ／Ｎｉ／Ａｕ構造の多層配線とした。
【００６８】
実施例１と同様にしてバーンイン試験を行ったところ、２０ＭＨｚの動作が全チップ同時に確認できた。
また、コンデンサにおけるＴｉＯ2層は、熱によりクラックが発生したり、熱により性能が劣化することがなく、コンデンサ対向電極に関しても酸化により性能が劣化することはなかった。
【００６９】
（実施例６）
実施例５における工程（３）でＴｉＯ2膜の代わりにＢａ2ＴｉＯ4膜をゾルゲル法、ＣＶＤ法、真空蒸着法又はスパッタ法で形成したこと以外は実施例５と同様にして、ウエハ一括コンタクトボード用多層配線基板を作製した。
なお、コンデンサ電極（対向電極の重なり部）の面積は１９．５ｍｍ2、Ｂａ2ＴｉＯ4膜の膜厚は１μｍとした。コンデンサの容量は５００ｐＦであった。
【００７０】
実施例１と同様にしてバーンイン試験を行ったところ、２０ＭＨｚの動作が全チップ同時に確認できた。
また、コンデンサにおけるＢａ2ＴｉＯ4誘電体層は、熱によりクラックが発生したり、熱により性能が劣化することがなく、実施例５のＴｉＯ2誘電体層に比べ耐電圧性（絶縁特性）が向上し、さらに、コンデンサ対向電極に関しても酸化により性能が劣化することはなかった。
【００７１】
なお、本発明は、上記実施例に限定されず、本発明の範囲内で適宜変形実施できる。
【００７２】
例えば、多層配線基板における配線層は、２〜１０層あるいはそれ以上としても良い。バーンインボードに使用される多層配線基板としては、メモリ用では３〜４層、ロジック用では５〜６層、ハイブリッド用では１０層程度となる。
また、上記実施例では、１層目と２層目の配線パターン間にコンデンサを形成したが、この態様に限らず、任意の上下に位置する配線パターン間（例えば、２層目−３層目間、１層目−３層目間など）にコンデンサを形成することができる。
【００７３】
本発明のウエハ一括コンタクトボード用多層配線基板における絶縁性基板としては、ガラス基板、セラミクス基板、ガラスセラミクス基板、シリコン基板などの基板が好ましい。
ウエハ一括コンタクトボード用多層配線基板におけるガラス基板はＨＯＹＡ社製：ＮＡ４０に限定されず、Ｓｉと熱膨張率が同じか又はＳｉと膨張率が近い材質であって、応力による反りが発生せず、成形が容易である材質のものを使用することができる。このような材質のものとしては、ＳｉＣ、ＳｉＮ、アルミナなどのセラミック基板や、他のガラス基板（例えば、ＮＡ３５、ＮＡ４５、ＳＤ１、ＳＤ２（以上ＨＯＹＡ社製）、パイレックス、７０５９（以上コーニング社製）等のＳｉと熱膨張率がほぼ同じ（熱膨張係数が０．６〜５ＰＰＭ）の範囲内のものなど）や、ガラスセラミクス基板、樹脂基板（特に小さい基板の場合有効）等を挙げることができる。
なお、ガラス基板は、セラミクス基板に比べ、安価で、加工しやすく、高精度研磨によってフラットネス等が良く、透明であるのでアライメントしやすいとともに、熱膨張を材質によってコントロールすることができ、電気絶縁性にも優れる。また、無アルカリガラスであればアルカリの表面溶出等による悪影響がない。
【００７４】
本発明のウエハ一括コンタクトボード用多層配線基板は、従来技術の欄で説明したバーンイン試験の他に、従来プローブカードによって行われていた製品検査（電気的特性試験）や、ウエハレベル一括ＣＳＰ検査用、にも利用できる。本発明のウエハ一括コンタクトボード用多層配線基板は、テストバーンイン（test burn-in）に特に適する。
【００７５】
なお、本発明の多層配線基板は、例えば、プローブカード用の多層配線基板、高密度実装に使用されるマルチチップモジュール（ＭＣＭ）基板等に代表される高密度多層配線基板の用途に適し、また、プリントボード、多層ＴＡＢ、ＦＰＣなどの用途にも使用できる。
この場合、多層配線基板における絶縁性基板としては、ガラス基板、セラミクス基板（ＳｉＣ、ＳｉＮ、アルミナなど）、ガラスセラミクス基板、シリコン基板、ガラスエポキシ基板、ポリイミド基板、樹脂基板等を用いることができる。
【００７６】
【発明の効果】
本発明の多層配線基板によれば、コンデンサを基板容積（面積特に高さ）を変えずに形成できる。
特に、各チップに１つの割合でコンデンサを形成する理想的な構造を実現でき、もしくは少なくとも数チップに１つの割合でコンデンサを形成する構造を実現でき、したがって、各チップのスイッチングの際に発生するノイズが原因で生じるエラーを完全に除去でき、もしくはノイズの影響を低減できるため、基板の十分な特性を引き出すことが可能となる。
また、本発明の多層配線基板の製造方法によれば、簡単な工程で、しかも低コストで一度にコンデンサを形成できる。
本発明は、多層配線基板上に多数のコンデンサを設ける場合に有用であり、特に極めて多数のコンデンサを設ける必要があるウエハ一括コンタクトボード用多層配線基板などの場合に特に有用である。
【図面の簡単な説明】
【図１】本発明の一実施例にかかるウエハ一括コンタクトボード用多層配線基板の製造工程を説明するための要部断面図である。
【図２】本発明の一実施例にかかるウエハ一括コンタクトボード用多層配線基板の製造工程を説明するための要部断面図である。
【図３】ウエハ一括コンタクトボード用多層配線基板におけるコンデンサ形成位置を模式的に示す図である。
【図４】ウエハ一括コンタクトボード用多層配線基板におけるコンデンサ形成位置を模式的に示す図である。
【図５】本発明の他の実施例にかかるウエハ一括コンタクトボード用多層配線基板の製造工程を説明するための要部断面図である。
【図６】ウエハ一括コンタクトボードを模式的に示す図である。
【符号の説明】
１ ガラス基板
２ Ｃｕ膜
３ ＴｉＯ2膜
４ Ｃｒ／Ｃｕ／ＴｉＯ2多層構造配線層
４ａ １層目の配線パターン
５、５’絶縁層
６、６’コンタクトホール
７、７’コンデンサ形成用開口
８ 保護用レジストパターン
９ Ｃｒ／Ｃｕ多層構造配線層
９ａ ２層目の配線パターン
１０ 多層配線基板
１１ コンデンサ
１２ 多層配線層
１３ 保護用絶縁膜
１４ コンタクト部（開口）
１５ コンデンサ形成部
１６ レジスト層
１７ ＴｉＯ2膜（強誘電体膜）
１８ ３層目の導電層
１８ａ ３層目の配線パターン
１９ コンデンサ対向電極
２０ 異方性導電ゴムシート
３０ コンタクト部品
３１ リング
３２ メンブレン
３３ バンプ
３４ パッド
Claims (14)
- 半導体ディバイスの試験を行うために使用されるコンタクト治具の一部を構成する多層配線基板であって、
絶縁層を介して配線を積層し、絶縁層に形成されたコンタクトホールを介して上下の配線を接続（導通）した構造を有する多層配線基板の製造方法において、 同一層内の配線間であって同一層内の配線同士が近接する部分の一部に誘電体層を形成することによってコンデンサを形成する工程、であって、
表面に誘電体層が形成された第１の配線を形成する工程と、
前記表面に誘電体層が形成された第１の配線の上部に絶縁層を形成する工程と、
前記絶縁層に該絶縁層を挟んで積層される上下の配線を接続するためのコンタクトホールを形成し、前記絶縁層にコンデンサを形成するための開口を形成する工程と、
前記コンデンサを形成するための開口部分に保護層を形成して保護した後、前記コンタクトホール内に露出した誘電体層を除去し、その後、前記保護層を除去する工程と、
前記絶縁層上に第２の配線を形成して、コンタクトホールを介して上下の配線を接続（導通）し、前記開口部分にコンデンサを形成する工程と、
を有する
ことを特徴とする多層配線基板の製造方法。 - 半導体ディバイスの試験を行うために使用されるコンタクト治具の一部を構成する多層配線基板であって、
絶縁層を介して配線を積層し、絶縁層に形成されたコンタクトホールを介して上下の配線を接続（導通）した構造を有する多層配線基板の製造方法において、 上下の配線が立体的に重なる部分の一部に誘電体層を形成することによってコンデンサを形成する工程、であって、
第１の配線を形成する工程と、
前記第１の配線の上部に絶縁層を形成する工程と、
前記絶縁層に該絶縁層を挟んで積層される上下の配線を接続するためのコンタクトホールを形成し、前記絶縁層にコンデンサを形成するための開口を形成する工程と、
少なくとも前記コンタクトホール部分に保護層を形成して保護した後、前記絶縁層に形成されたコンデンサ形成用開口に誘電体材料層を形成し、その後、前記保護層を除去する工程と、
前記絶縁層上に第２の配線を形成して、コンタクトホールを介して上下の配線を接続（導通）し、前記開口部分にコンデンサを形成する工程と、
を有する
ことを特徴とする多層配線基板の製造方法。 - 前記コンタクト治具が、同時に複数の半導体チップの検査を行うために使用されるものであって、
前記コンデンサは、１つの半導体チップに対して１個の割合、もしくは複数個の半導体チップに対して１個の割合で形成する
ことを特徴とする請求項１又は２記載の多層配線基板の製造方法。 - 前記コンタクト治具が、ウエハ上に多数形成された半導体チップの試験を一括して行うために使用されるウエハ一括コンタクトボードであって、
前記コンデンサは、ウエハ上の１つの半導体チップに対して１個の割合、もしくは複数個の半導体チップに対して１個の割合で形成する
ことを特徴とする請求項１又は２記載の多層配線基板の製造方法。 - 前記コンデンサを、各種電源配線のうちの少なくとも一種の電源配線とＧＮＤ配線との間に形成することを特徴とする請求項１ないし４のいずれかに記載の多層配線基板の製造方法。
- 前記多層配線基板は、
多数の半導体チップにおける同種の電源電極同士を電気的に共通接続する目的で前記多層配線層内に設けられた電源共通配線と、
前記多数の半導体チップにおけるＧＮＤ電極同士を電気的に共通接続する目的で前記多層配線層内に設けられたＧＮＤ共通配線と、
前記電源共通配線から分岐して、対応する各前記電源電極と前記電源共通配線との間をそれぞれ接続する電源分岐配線と、
前記ＧＮＤ共通配線から分岐して、対応する各前記ＧＮＤ電極と前記ＧＮＤ共通配線との間をそれぞれ接続するＧＮＤ分岐配線と、を有し、
前記コンデンサを、前記電源共通配線と前記ＧＮＤ共通配線との間に形成することを特徴とする請求項１ないし５のいずれかに記載の多層配線基板の製造方法。 - 前記コンデンサを、前記各半導体チップにおける前記ＧＮＤ電極、前記電源電極に対応する前記多層配線基板における前記電源分岐配線とグランド分岐配線との間に形成することを特徴とする請求項６に記載の多層配線基板の製造方法。
- 前記コンデンサを構成する誘電体材料が、酸化チタンを含む材料であることを特徴とする請求項１ないし７のいずれかに記載の多層配線基板の製造方法。
- 前記コンデンサを構成する誘電体材料が、チタン酸バリウム、又はチタン酸ストロンチウムを含む材料であることを特徴とする請求項１ないし７のいずれかに記載の多層配線基板の製造方法。
- 前記コンデンサを構成する誘電体層の厚さが、５００オンク゛ストローム〜２０μｍであることを特徴とする請求項１ないし９のいずれかに記載の多層配線基板の製造方法。
- 請求項１乃至１０記載の多層配線基板の製造方法によって製造された多層配線基板と、被検査素子と直接接触するコンタクト部品とを有することを特徴とするコンタクト治具。
- 前記コンタクト治具が、ウエハ一括コンタクトボードであることを特徴とする請求項１１記載のコンタクト治具。
- 請求項１１記載のコンタクト治具を用い、同時に複数の半導体チップの検査を行う半導体デバイスの検査方法。
- 請求項１２記載のウエハ一括コンタクトボードを用い、半導体ウエハ上に形成された複数の半導体デバイスを一括してバーンイン試験を行う半導体デバイスの検査方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001244673A JP4509437B2 (ja) | 2000-09-11 | 2001-08-10 | 多層配線基板の製造方法 |
| US09/948,964 US20020084456A1 (en) | 2000-09-11 | 2001-09-07 | Multilayered wiring board and production method thereof |
| KR1020010055513A KR100611073B1 (ko) | 2000-09-11 | 2001-09-10 | 다층배선기판 및 그 제조방법 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000275317 | 2000-09-11 | ||
| JP2000-275317 | 2000-09-11 | ||
| JP2001244673A JP4509437B2 (ja) | 2000-09-11 | 2001-08-10 | 多層配線基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002174667A JP2002174667A (ja) | 2002-06-21 |
| JP4509437B2 true JP4509437B2 (ja) | 2010-07-21 |
Family
ID=26599679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001244673A Expired - Fee Related JP4509437B2 (ja) | 2000-09-11 | 2001-08-10 | 多層配線基板の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US20020084456A1 (ja) |
| JP (1) | JP4509437B2 (ja) |
| KR (1) | KR100611073B1 (ja) |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3876206B2 (ja) * | 2002-09-02 | 2007-01-31 | 松下電器産業株式会社 | 超音波探触子 |
| JP4086607B2 (ja) * | 2002-09-26 | 2008-05-14 | 三洋電機株式会社 | 回路装置の製造方法 |
| JP2004119729A (ja) * | 2002-09-26 | 2004-04-15 | Sanyo Electric Co Ltd | 回路装置の製造方法 |
| WO2005024912A2 (en) * | 2003-09-09 | 2005-03-17 | Intel Corporation | Methods of processing thick ild layers using spray coating or lamination for c4 wafer level thick metal integrated flow |
| KR20060043082A (ko) * | 2004-02-24 | 2006-05-15 | 마츠시타 덴끼 산교 가부시키가이샤 | 반도체장치의 제조방법 |
| US7968458B2 (en) * | 2004-10-25 | 2011-06-28 | Pioneer Corporation | Electronic circuit board and its manufacturing method |
| US7465354B2 (en) * | 2005-03-08 | 2008-12-16 | National University Of Singapore | Patterned ferroelectric thin films for microwave devices |
| JP4417294B2 (ja) * | 2005-06-16 | 2010-02-17 | パナソニック株式会社 | プローブカード用部品内蔵基板とその製造方法 |
| KR100753037B1 (ko) * | 2006-02-28 | 2007-08-30 | 주식회사 하이닉스반도체 | 캐패시터 및 캐패시터 제조 방법 |
| US8623737B2 (en) * | 2006-03-31 | 2014-01-07 | Intel Corporation | Sol-gel and mask patterning for thin-film capacitor fabrication, thin-film capacitors fabricated thereby, and systems containing same |
| JP2008140886A (ja) * | 2006-11-30 | 2008-06-19 | Shinko Electric Ind Co Ltd | 配線基板及びその製造方法 |
| JP5144170B2 (ja) * | 2007-08-20 | 2013-02-13 | ルネサスエレクトロニクス株式会社 | 半導体装置の実装方法 |
| JP5017126B2 (ja) * | 2008-01-07 | 2012-09-05 | ルネサスエレクトロニクス株式会社 | システム |
| WO2009130737A1 (ja) | 2008-04-21 | 2009-10-29 | 富士通株式会社 | 検査用基板、検査用基板の製造方法、及びその検査用基板を用いた検査方法 |
| JP2010139422A (ja) * | 2008-12-12 | 2010-06-24 | Hoya Corp | 多層配線基板の製造方法およびウエハ一括コンタクトボード |
| US8236615B2 (en) * | 2009-11-25 | 2012-08-07 | International Business Machines Corporation | Passivation layer surface topography modifications for improved integrity in packaged assemblies |
| WO2014124056A1 (en) * | 2013-02-08 | 2014-08-14 | Advanced Technology Materials, Inc. | Ald processes for low leakage current and low equivalent oxide thickness bitao films |
| KR102400616B1 (ko) * | 2015-11-17 | 2022-05-23 | 주식회사 아이에스시 | 인터페이스 보드 |
| JP7071226B2 (ja) * | 2018-06-19 | 2022-05-18 | ルネサスエレクトロニクス株式会社 | アナログデジタル変換器 |
| TWI800153B (zh) * | 2020-12-24 | 2023-04-21 | 南韓商東友精細化工有限公司 | 電路板 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0474437U (ja) * | 1990-11-07 | 1992-06-30 | ||
| JPH06125180A (ja) * | 1992-10-09 | 1994-05-06 | Ngk Spark Plug Co Ltd | キャパシタ内蔵多層配線基板 |
| JPH0730258A (ja) * | 1993-07-13 | 1995-01-31 | Ngk Spark Plug Co Ltd | キャパシタ内蔵多層配線基板とその製造方法 |
| JPH11352149A (ja) * | 1998-06-05 | 1999-12-24 | Tokyo Electron Ltd | プロービングカード |
| JP2000164651A (ja) * | 1998-11-29 | 2000-06-16 | Hoya Corp | ウエハ一括コンタクトボード用多層配線基板及びその製造方法 |
| JP2001024038A (ja) * | 1999-07-05 | 2001-01-26 | Hitachi Ltd | プローブの位置決め方法および装置およびこれを利用した部材の評価方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0460554A1 (en) * | 1990-05-30 | 1991-12-11 | Sanyo Electric Co., Ltd. | Hybrid integrated circuit device |
| US5530288A (en) * | 1994-10-12 | 1996-06-25 | International Business Machines Corporation | Passive interposer including at least one passive electronic component |
| US5903043A (en) * | 1994-10-28 | 1999-05-11 | Canon Kabushiki Kaisha | Semiconductor device and an arithmetic and logic unit, a signal converter and a signal processing system using the same |
| US6093944A (en) * | 1998-06-04 | 2000-07-25 | Lucent Technologies Inc. | Dielectric materials of amorphous compositions of TI-O2 doped with rare earth elements and devices employing same |
| TW419810B (en) * | 1998-06-18 | 2001-01-21 | Hitachi Ltd | Semiconductor device |
| US6705876B2 (en) * | 1998-07-13 | 2004-03-16 | Formfactor, Inc. | Electrical interconnect assemblies and methods |
| US6657455B2 (en) * | 2000-01-18 | 2003-12-02 | Formfactor, Inc. | Predictive, adaptive power supply for an integrated circuit under test |
-
2001
- 2001-08-10 JP JP2001244673A patent/JP4509437B2/ja not_active Expired - Fee Related
- 2001-09-07 US US09/948,964 patent/US20020084456A1/en not_active Abandoned
- 2001-09-10 KR KR1020010055513A patent/KR100611073B1/ko not_active IP Right Cessation
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0474437U (ja) * | 1990-11-07 | 1992-06-30 | ||
| JPH06125180A (ja) * | 1992-10-09 | 1994-05-06 | Ngk Spark Plug Co Ltd | キャパシタ内蔵多層配線基板 |
| JPH0730258A (ja) * | 1993-07-13 | 1995-01-31 | Ngk Spark Plug Co Ltd | キャパシタ内蔵多層配線基板とその製造方法 |
| JPH11352149A (ja) * | 1998-06-05 | 1999-12-24 | Tokyo Electron Ltd | プロービングカード |
| JP2000164651A (ja) * | 1998-11-29 | 2000-06-16 | Hoya Corp | ウエハ一括コンタクトボード用多層配線基板及びその製造方法 |
| JP2001024038A (ja) * | 1999-07-05 | 2001-01-26 | Hitachi Ltd | プローブの位置決め方法および装置およびこれを利用した部材の評価方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100611073B1 (ko) | 2006-08-09 |
| JP2002174667A (ja) | 2002-06-21 |
| KR20020020863A (ko) | 2002-03-16 |
| US20020084456A1 (en) | 2002-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4509437B2 (ja) | 多層配線基板の製造方法 | |
| JP3966208B2 (ja) | 薄膜キャパシタおよびその製造方法 | |
| KR100788131B1 (ko) | 박막 캐패시터 및 그 제조 방법, 전자 장치 및 회로 기판 | |
| US6832420B2 (en) | Method of manufacturing a thin film capacitor array | |
| US6573584B1 (en) | Thin film electronic device and circuit board mounting the same | |
| US7161793B2 (en) | Layer capacitor element and production process as well as electronic device | |
| US6285542B1 (en) | Ultra-small resistor-capacitor thin film network for inverted mounting to a surface | |
| US6452776B1 (en) | Capacitor with defect isolation and bypass | |
| TWI334756B (ja) | ||
| US7403370B2 (en) | Capacitor parts | |
| JP3865115B2 (ja) | 多層配線基板及びその製造方法、並びに該多層配線基板を有するウエハ一括コンタクトボード | |
| JP4793125B2 (ja) | 集積化受動素子及び集積化受動素子内蔵多層配線基板 | |
| JP4784128B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001358248A (ja) | キャパシタを内蔵した回路基板とその製造方法 | |
| JPH0730258A (ja) | キャパシタ内蔵多層配線基板とその製造方法 | |
| JP2005079144A (ja) | 多層配線基板およびプローブカード | |
| JP4591902B2 (ja) | ウエハ一括コンタクトボード及びその製造方法 | |
| JPH0730257A (ja) | コンデンサ内蔵薄膜多層配線板 | |
| JP4084255B2 (ja) | プローブカード | |
| JP2001250885A (ja) | キャパシタ内蔵回路基板及びそれを用いた半導体装置 | |
| JP2001177008A (ja) | キャパシタを内蔵した回路基板とそれを用いた半導体装置 | |
| JP2003109844A (ja) | 薄膜電子部品 | |
| JP4963131B2 (ja) | ウエハ一括コンタクトボード | |
| JPH07335779A (ja) | マルチチップモジュール | |
| JP3645808B2 (ja) | 薄膜電子部品およびその製法並びに基板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070718 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080925 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081021 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081222 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100312 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100427 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100428 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |