JP5136305B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP5136305B2
JP5136305B2 JP2008231246A JP2008231246A JP5136305B2 JP 5136305 B2 JP5136305 B2 JP 5136305B2 JP 2008231246 A JP2008231246 A JP 2008231246A JP 2008231246 A JP2008231246 A JP 2008231246A JP 5136305 B2 JP5136305 B2 JP 5136305B2
Authority
JP
Japan
Prior art keywords
insulating resin
resin layer
semiconductor chip
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008231246A
Other languages
English (en)
Other versions
JP2009260220A (ja
Inventor
哲也 榎本
一尊 本田
朗 永井
恵一 畠山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Showa Denko Materials Co Ltd
Original Assignee
Hitachi Chemical Co Ltd
Showa Denko Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Chemical Co Ltd, Showa Denko Materials Co Ltd filed Critical Hitachi Chemical Co Ltd
Priority to JP2008231246A priority Critical patent/JP5136305B2/ja
Publication of JP2009260220A publication Critical patent/JP2009260220A/ja
Application granted granted Critical
Publication of JP5136305B2 publication Critical patent/JP5136305B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/274—Manufacturing methods by blanket deposition of the material of the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H01L2224/73104—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81121—Active alignment, i.e. by apparatus steering, e.g. optical alignment using marks or sensors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Dicing (AREA)

Description

本発明は、半導体装置の製造方法に関するものである。
近年の電子機器の小型化、高機能化等の進展に伴い、半導体装置に対して小型化及び薄型化が求められ、また高周波伝送への対応などの電気特性の向上も求められている。上記のような要求を満たすため、半導体装置の製造過程のうち、基板上に半導体チップを実装する工程についても種々の検討がなされている。
従来、半導体チップを基板上に実装して半導体装置を製造する際、ワイヤーボンディングによって半導体チップを基板に接続する方式が主に採用されていた。しかし、近年、フリップチップ接続方式への移行が始まっている。このフリップチップ接続方式は、半導体チップに形成されたバンプと呼ばれる突起電極と、基板に形成された電極とを直接接続するものである。
フリップチップ接続方式としては、はんだやスズなどを用いて金属接合させる方法、超音波振動を用いて金属接合させる方法、樹脂の収縮力を利用して機械的接触を保持する方法などが知られている。これらの方法のなかでも、生産性や接続信頼性の観点から、はんだやスズなどを用いて金属接合させる方法が広く採用されている。はんだを用いて金属接合させる方法は特に高い接続信頼性を示すことから、ＭＰＵ（Ｍｉｃｒｏ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）などの実装に採用されている。
フリップチップ接続方式によって基板に半導体チップを実装する場合、外部環境から接続部を保護し且つ外部応力が接続部に集中しないようにするため、通常、半導体チップと基板の間の空隙を樹脂材料で封止充填する。封止充填方法としては、半導体チップを基板に実装した後に、液状の樹脂材料を毛細管現象によって注入して硬化させる方法が知られている（例えば、特許文献１〜３を参照）。また、基板に半導体チップを実装する前に半導体チップ又は基板の表面に予め封止用の樹脂層（接着剤層）を形成し、その後、基板への半導体チップの実装を行う方法も知られている（例えば、特許文献４，５を参照）。
特開２００４−３４９５６１号公報 特開２０００−１００８６２号公報 特開２００３−１４２５２９号公報 特開２００１−３３２５２０号公報 特開２００５−２８７３４号公報
ところで、基板に実装する半導体チップがＭＰＵなどの比較的大型のものである場合、半導体チップを基板に実装した後、毛細管現象を利用して樹脂材料を空隙に注入しても、接続部に気泡が残存しやすく、効率的に充填作業を行うことが困難であった。このため、半導体装置の生産性が低下するという問題があった。
また、基板に半導体チップを実装する前に半導体チップ又は基板の表面に予め封止用の樹脂層を形成した場合、基板に半導体チップを接続する工程に至るまでに熱などによって樹脂層の性質（溶融粘度など）が変化してしまい、接続不良が発生する恐れがある。
本発明は、上記事情に鑑みてなされたものであり、半導体チップと基板との高い接続信頼性を有する半導体装置を効率的に製造できる方法を提供することを目的とする。
本発明に係る半導体装置の製造方法は、半導体ウェハの一方面に形成された複数の突起電極を埋め込むように、当該一方面上に絶縁性樹脂層を形成する被覆工程と、半導体ウェハの他方面とダイシングテープとを貼り合わせ、ダイシングテープを介して半導体ウェハをダイシング装置のステージ上に固定するダイシング準備工程と、絶縁性樹脂層側から半導体ウェハを絶縁性樹脂層とともに切断し、一方面上に突起電極を有し且つ切断された絶縁性樹脂層によって当該一方面が被覆された半導体チップを得るダイシング工程と、ステージ上の半導体チップを当該切断された絶縁性樹脂層とともにピックアップするピックアップ工程と、半導体チップを実装すべき基板に対し、当該切断された絶縁性樹脂層側を向けて半導体チップを保持しながら、当該基板の表面に設けられた電極と半導体チップの突起電極との位置を合わせる位置調整工程と、位置調整工程後、半導体チップを当該基板に押し当てるとともに熱を加えることによって、半導体チップを当該基板に実装する接続工程とを備える。
本発明によれば、半導体ウェハの一方面を絶縁性樹脂層で被覆した後、半導体ウェハをダイシングすることによって、絶縁性樹脂層を一方面上に有する複数の半導体チップが一括して得られる。このため、接続工程後に毛細管現象を利用して充填する場合や個片化された半導体チップの表面に後から個別に絶縁性接着剤層を形成する場合と比較し、半導体装置の生産性を向上できる。
また、本発明によれば、位置調整工程を実施した後、接続工程を実施するため、接続工程の前に絶縁性樹脂層の性質が熱によって変化することを十分に抑制できる。したがって、絶縁性樹脂層が接続工程において十分に性能を発揮でき、良好な接続が可能となり、接続信頼性が高い半導体装置を製造できる。
本発明に係る半導体装置の製造方法は、位置調整工程後であり且つ接続工程前に、半導体チップを基板上に仮固定する接続準備工程を更に備えることが好ましい。接続工程に先立ち、半導体チップを基板上の所定の位置に仮固定しておくと、仮固定後に基板、絶縁性樹脂層及び半導体チップからなる積層体を圧着装置へと移送できる。例えば、圧着装置に上記積層体を連続的に搬送し、搬送される積層体と基板とを連続的に接続すれば、半導体装置をより一層効率的に製造できる。
本発明においては、絶縁性樹脂層は可視光透過率が１０％以上であることが好ましい。かかる構成を採用することにより、ダイシング工程において、切断すべき箇所を把握しやすいという利点がある。これに加え、位置調整工程において突起電極の位置の確認を通常の可視光カメラ等で行うことができる。
被覆工程において、絶縁性樹脂組成物からなるフィルムを半導体ウェハの一方面上に貼り合わせることによって、絶縁性樹脂層を形成することが好ましい。絶縁性樹脂層は、基板又は半導体チップの表面に絶縁性樹脂組成物を塗工して形成してもよいが、予めフィルム状に成形されたものを使用すれば、作業効率を一層向上できる。
更に、絶縁性樹脂層は、３００℃以上の温度で接続を行っても樹脂発泡が生じない絶縁性樹脂組成物からなることが好ましい。接続工程後において接続部に残存する気泡は、半導体装置の接続信頼性を低下させる一因となる。従って、上記要件を満たす絶縁性樹脂組成物を使用することによって、半導体装置の接続信頼性をより一層向上できる。
また、絶縁性樹脂層は、ポリイミド樹脂とエポキシ樹脂と硬化剤とを含有することが好ましい。これらの成分を含有せしめることにより、絶縁性樹脂層の高い耐熱性を達成できるとともに、接続工程において絶縁性樹脂層を熱硬化させることができる。
本発明によれば、半導体チップと基板との高い接続信頼性を有する半導体装置を効率的に製造できる。
以下、添付図面を参照しながら本発明の実施形態を詳細に説明する。なお、図面の説明において、同一の要素には同一の符号を付し、重複する説明を省略する。
＜第１実施形態＞
図１〜図７を参照しながら、第１実施形態に係る半導体装置の製造方法について説明する。
まず、図１に示されるような半導体ウェハ１を用意する。半導体ウェハ１は、半導体プロセスにより回路が形成された回路面（一方面）Ｓ１と、回路面Ｓ１の反対側の面である裏面（他方面）Ｓ２とを有する。半導体ウェハ１の回路面Ｓ１には、回路面Ｓ１から突出する複数の突起電極２及びダイシングパターン（図示せず）が形成される。
半導体ウェハ１の厚さは５０〜６００μｍであることが好ましく、５０〜５５０μｍであることがより好ましく、５０〜４００μｍであることが更に好ましい。半導体ウェハ１の厚さが５０μｍ未満であると、半導体ウェハ１の破損が生じやすく、他方、６００μｍを超えると、薄型の半導体装置を製造しにくくなる。また、突起電極２の高さ（図１に示すｔ２）は、１〜２００μｍであることが好ましく、１〜１００μｍであることがより好ましい。
半導体ウェハ１の材質としては、例えばシリコン、ガリウム砒素が挙げられる。突起電極２の材質としては、金、銀、銅、ニッケル、インジウム、パラジウム、スズ、鉛、ビスマスなどが挙げられる。突起電極２は、上記材質のうち単一の金属で構成されてもよいし、二種以上の金属で構成されてもよい。突起電極２は、組成の異なる金属層が積層されたものであってもよい。
次に、図２に示すように、半導体ウェハ１の回路面Ｓ１に形成された複数の突起電極２を埋め込むように、回路面Ｓ１上に絶縁性樹脂層３を形成する（被覆工程）。絶縁性樹脂層３を形成する絶縁性樹脂組成物は、高い耐熱性を有するとともに、熱硬化性を有するものが好ましい。絶縁性樹脂組成物については後で詳細に説明する。
絶縁性樹脂層３の形成方法として、スピンコートや印刷法などにより絶縁性樹脂組成物を含有する塗工液を回路面Ｓ１にスピンコート又は印刷法によって塗布した後、乾燥する方法、あるいは、フィルム状に形成された絶縁性樹脂組成物を半導体ウェハ１の回路面Ｓ１上に貼り合わせる方法（ラミネート法）が挙げられる。作業性の観点から、ラミネート法を採用することが好ましい。ラミネート法はロール式ラミネータや真空式ラミネータ等を用いて実施できる。
絶縁性樹脂層３の厚さは、絶縁性樹脂層３が半導体チップ８と実装すべき基板１２（図５を参照）との間を充分に充填できる厚さであることが好ましい。通常、絶縁性樹脂層３の厚さ（図２に示すｔ３）が、突起電極２（図１に示すｔ２）の高さと基板１２の電極１２ａの高さ（図５に示すｔ１２ａ）の合計に相当するものであれば、半導体チップ８と基板１２との間の空隙を絶縁性樹脂組成物で十分に充填できる。具体的には、絶縁性樹脂層３の厚さは５μｍ以上であることが好ましく、１０μｍ以上であることがより好ましい。なお、絶縁性樹脂層３の厚さが５μｍ未満であると、ラミネート法によって絶縁性樹脂層３を形成することが困難となる傾向があり、ラミネート法によって形成される絶縁性樹脂層３に皺や気泡が生じやすくなる。
また、絶縁性樹脂層３は、可視光透過率が１０％以上であることが好ましく、１５％以上であることがより好ましく、２０％以上であることが更に好ましい。可視光透過率が上記範囲となるように絶縁性樹脂層３の組成及び厚さを調整することにより、後段のダイシング工程において、切断すべき箇所を把握しやすいという利点がある。また、更に後段の位置調整工程において突起電極２の位置の確認を通常の可視光カメラ等で行うことができる。ここでいう「可視光透過率」は、市販の分光光度計を用いて測定可能であり、波長５５５ｎｍの光の透過率を測定して得られる値を意味する。
次に、図３に示すように、半導体ウェハ１の裏面Ｓ２及びウェハリング４の下縁４ａにダイシングテープ５を貼り付ける。このダイシングテープ５を介して、半導体ウェハ１の回路面Ｓ１が上方を向いた状態で、ダイシング装置のステージ６上に半導体ウェハ１を固定する（ダイシング準備工程）。
ウェハリング４は、リング状の金属製部材であり、半導体ウェハ１のダイシング時における半導体ウェハ１の固定治具として機能する。ウェハリング４は、その内径が半導体ウェハ１の外形より大きくなっており、半導体ウェハ１を囲むようにダイシングテープ５上に配置される。
ダイシングテープ５は、基材フィルム５ａと、基材フィルム５ａの表面に形成された粘着層５ｂを有する。ダイシングテープ５としては、加熱及び紫外線照射の少なくとも一方によって、粘着層５ｂの粘着力が低下するものを使用することが好ましい。
続いて、半導体ウェハ１の回路面Ｓ１に形成されたダイシングパターン（図示せず）を、絶縁性樹脂層３を通して認識した後、図４に示されるように、ダイシングブレード７によって、絶縁性樹脂層３の上面Ｓ３側から半導体ウェハ１を絶縁性樹脂層３とともに切断する（ダイシング工程）。これにより、切断された半導体ウェハ１と、その回路面Ｓ１に設けられた突起電極２とを有する複数の半導体チップ８が得られる。半導体チップ８は、切断された絶縁性樹脂層３によって回路面Ｓ１が被覆されている。半導体チップ８のサイズは、用途や要求性能に応じて適宜設定すればよい。例えば、ＣＯＦで使用される半導体チップは、通常、ダイシング工程によって横１〜２ｍｍ、縦１０〜２０ｍｍの矩形に切断されたものである。
ダイシング工程の終了後、ピックアップ装置（図示せず）を用いて半導体チップ８をピックアップする（ピックアップ工程）。半導体チップ８をピックアップする前に、粘着層５ｂに対して加熱又は紫外線照射を行うことによって、その粘着力を低下させることが好ましい。
次に、図５に示すように、圧着ヘッド３０ａ及びステージ３０ｂを有する圧着装置３０と、可視光カメラ１３とを使用し、基板１２の電極１２ａと、半導体チップ８の突起電極２との位置合わせを行う（位置調整工程）。まず、ピックアップされた半導体チップ８の裏面Ｓ２を圧着ヘッド３０ａに吸着させる。他方、電極１２ａが形成された面を上方に向けた状態で基板１２をステージ３０ｂ上に載置する。続いて、半導体チップ８の回路面Ｓ１に形成されている位置合わせ用基準マーク（図示せず）を、絶縁性樹脂層３を通して可視光カメラ１３で認識するとともに、基板１２の電極１２ａが形成された一方面Ｓ４上の位置合わせ用基準マーク（図示せず）を可視光カメラ１３で認識することによって位置合わせを行う。
位置調整工程後、図６に示すように、圧着装置３０を使用し、半導体チップ８を基板１２に押し当てるとともに熱を加えることによって、半導体チップ８を基板１２に実装する（接続工程）。圧着装置３０の圧着ヘッド３０ａ及びステージ３０ｂは、いずれもヒータが内蔵されており、表面の温度を所望の温度にそれぞれ設定できるようになっている。
圧着装置３０の圧着ヘッド３０ａ及びステージ３０ｂの温度は、接続不良を防止するために、突起電極２と電極１２ａの間に樹脂が残存しないように絶縁性樹脂層３が十分流動する温度に設定することが好ましい。また、突起電極２と電極１２ａの間に共晶を形成させて接続する場合、絶縁性樹脂層３が十分に流動する温度かつ接続部の温度が突起電極２の材質及び電極１２ａの材質の共晶温度を超えるような温度に設定することが好ましい。例えば、突起電極２が金めっきによって形成され、他方、電極１２ａがスズめっきで形成される場合、金とスズとの共晶温度（２７８℃）を超えるように接続部を加熱することが好ましい。例えば、圧着ヘッド３０ａを３００〜５００℃、ステージ３０ｂを５０〜１５０℃に設定することが好ましい。加熱時間を０．５〜１０秒とすることが好ましい。
接続工程によって、半導体チップ８の突起電極２と、基板１２の電極１２ａとを電気的に接続する。また、半導体チップ８と基板１２との間に介在する絶縁性樹脂層３の硬化物３ａによって半導体チップ８と基板１２とを接着する。これにより、図７に示すような半導体装置２０が製造される。引き続き、絶縁性樹脂層３の硬化を更に進行させるために、加熱オーブンなどを用いて加熱処理を行ってもよい。
（絶縁性樹脂組成物）
上述の被覆工程において、絶縁性樹脂層３の形成に使用する絶縁性樹脂組成物について説明する。当該絶縁性樹脂組成物は、熱硬化性成分とその硬化剤とを含有することが好ましい。
熱硬化性成分としては、例えば、エポキシ樹脂、ビスマレイミド樹脂、ポリアミド樹脂、ポリイミド樹脂、トリアジン樹脂、シアノアクリレート樹脂、不飽和ポリエステル樹脂、メラミン樹脂、尿素樹脂、ベンゾオキサジン樹脂、ポリウレタン樹脂、ポリイソシアネート樹脂、フラン樹脂、レゾルシノール樹脂、キシレン樹脂、ベンゾグアナミン樹脂、ジアリルフタレート樹脂、シリコーン樹脂、ポリビニルブチラール樹脂、シロキサン変性エポキシ樹脂、シロキサン変性ポリアミドイミド樹脂、アクリレート樹脂などが挙げられ、特に好ましいのは耐熱性の観点からエポキシ樹脂、ベンゾオキサジン樹脂、シロキサン変性エポキシ樹脂、シロキサン変性ポリアミドイミド樹脂である。これらの熱硬化性成分は一種を単独で用いてもよく、二種以上を併用してもよい。
硬化剤としては、例えば、フェノール樹脂、脂肪族アミン、脂環式アミン、芳香族ポリアミン、ポリアミド、脂肪族酸無水物、脂環式酸無水物、芳香族酸無水物、ジシアンジアミド、有機酸ジヒドラジド、三フッ化ホウ素アミン錯体、イミダゾール類、第３級アミン、有機過酸化物等が挙げられる。これらの硬化剤は一種を単独で用いてもよく、二種以上を併用してもよい。
絶縁性樹脂層３における熱硬化性成分と硬化剤の組み合わせとして、耐熱性の観点から、熱硬化性成分としてエポキシ樹脂を使用し、硬化剤としてフェノール樹脂又はイミダゾール類を使用することが好ましい。より一層耐熱性を向上させる観点から、熱硬化性成分として、ポリイミド樹脂及びエポキシ樹脂を使用することが好ましい。なお、ポリイミド樹脂を含有せしめることにより、耐熱性及び接着性が向上するとともに、絶縁性樹脂組成物のフィルム形成性が向上する。
絶縁性樹脂層３は熱可塑性成分を更に含有してもよい。熱可塑性成分としては、例えば、ポリエステル樹脂、ポリエーテル樹脂、ポリアミド樹脂、ポリアミドイミド樹脂、ポリイミド樹脂、ポリアクリレート樹脂、ポリビニルブチラール樹脂、ポリウレタン樹脂、フェノキシ樹脂、ポリアクリレート樹脂、ポリブタジエン、アクリロニトリルブタジエン共重合体、アクリロニトリルブタジエンゴムスチレン樹脂（ＡＢＳ）、スチレンブタジエン共重合体（ＳＢＲ）、アクリル酸共重合体などが挙げられる。これらの熱可塑性成分は、一種を単独で用いてもよく、二種以上を併用してもよい。上記の熱可塑性成分のなかでも、耐熱性及びフィルム形成性の観点から、ポリイミド樹脂及びフェノキシ樹脂が好ましい。
絶縁性樹脂層３は、無機化合物からなるフィラー（無機微粒子）を更に含有してもよい。フィラーを配合することにより、絶縁性樹脂層３の熱膨張係数を低くすることができる。これに加え、フィラーを配合することにより、絶縁性樹脂層３の粘着性を制御したり、熱伝導性又はダイシング性を向上させたり、溶融粘度を調整したりすることができる。フィラーとしては、アルミナ、窒化アルミニウム、窒化ホウ素、結晶性シリカ又は非晶性シリカ、ムライト（二酸化ケイ素と酸化アルミニウムの複合酸化物）、二酸化ケイ素と酸化チタンの複合酸化物、水酸化アルミニウム、水酸化マグネシウム、炭酸カルシウム、炭酸マグネシウム、ケイ酸カルシウム、ケイ酸マグネシウム、酸化カルシウム、酸化マグネシウムを使用することが好ましい。なお、上記フィラーは一種を単独で使用してもよく、二種以上を併用してもよい。
フィラーの平均粒径は、０．００５〜５．０μｍであることが好ましく、０．００５〜２．５μｍであることがより好ましく、０．００５〜２．０μｍであることが更に好ましい。平均粒径が０．００５μｍ未満又は５．０μｍを超えるフィラーを使用すると、平均粒径が上記範囲内であるフィラーを使用した場合と比較し、突起電極２と電極１２ａの間にフィラーが残存して接続不良が発生する恐れがある。これに加え、絶縁性樹脂組成物の成膜性が不十分となる傾向となる。なお、フィラーの配合量は、絶縁性樹脂層３の要求される性能に応じて適宜調整すればよい。
また、絶縁性樹脂層３は、硬化促進剤、シランカップリング剤、チタンカップリング剤、酸化防止剤、レベリング剤、イオントラップ剤などの添加剤を更に含有してもよい。これらの添加剤は一種を単独で使用してもよく、二種以上を併用してもよい。添加剤の配合量は、各添加剤の効果が発現するように適宜調整すればよい。
絶縁性樹脂層３は、上述の通り、可視光透過率が１０％以上であることが好ましい。絶縁性樹脂層３の可視光透過率が１０％以上となるように、絶縁性樹脂層３の組成、フィラーの材質、粒径などを設定することが好ましい。
また、絶縁性樹脂層３は、３００℃以上の温度で接続を行っても樹脂発泡が生じない絶縁性樹脂組成物からなることが好ましい。このような絶縁性樹脂組成物を使用することにより、樹脂発泡に起因するボイドの発生を抑制できるため、半導体装置の接続信頼性をより一層向上できる。なお、上記熱処理後における樹脂発泡の発生の有無は、図５に示す圧着装置３０と同様の構成の装置を用いて評価を行うことができる。まず、ステージ１０上にガラス基板（厚さ０．７ｍｍ）、絶縁性樹脂層（厚さ９０〜１００μｍ）及びガラス基板（厚さ０．１５μｍ）をこの順序で積層する。この積層体に対して表面温度３００〜４００℃の圧着ヘッド３０ａを０．５〜５秒間押し当てる。硬化後の絶縁性樹脂層における気泡の存否を目視で観察することによって評価することができる。
絶縁性樹脂組成物からなるフィルムは、例えば、シリコーン等によって表面が離型処理されたポリエチレンテレフタレート（ＰＥＴ）フィルムなどの支持フィルム上に絶縁性樹脂を含有する塗工液を塗布し、これを乾燥させることによって得ることができる。
以上、説明した通り、第１実施形態に係る半導体装置の製造方法によれば、半導体ウェハ１の回路面Ｓ１を絶縁性樹脂層３で被覆した後、半導体ウェハ１をダイシングすることによって、絶縁性樹脂層３を一方面上に有する複数の半導体チップ８が一括して得られる。このため、接続工程後に毛細管現象を利用して充填する場合や個片化された半導体チップの表面に後から個別に絶縁性接着剤層を形成する場合と比較し、半導体装置の生産性を向上できる。
また、位置調整工程を実施した後、接続工程を実施するため、接続工程の前に絶縁性樹脂層３の熱硬化の進行を十分に抑制できる。したがって、絶縁性樹脂層３が接続工程において十分に性能を発揮でき、良好な接続が可能となり、接続信頼性が高い半導体装置２０を製造できる。
＜第２実施形態＞
図８〜９を参照しながら、第２実施形態に係る半導体装置の製造方法について説明する。本実施形態は、ピックアップ工程までは上記第１実施形態と同様に実施できるため、ここでは位置調整工程以降の工程について説明する。
本実施形態における位置調整工程は、圧着ヘッド３０ａ及びステージ３０ｂを有する圧着装置３０を使用する代わりに、圧着ヘッド４０ａ及びステージ４０ｂを有する仮固定装置４０を使用する点において上記第１実施形態における位置調整工程と相違する。
すなわち、図８に示すように、仮固定装置４０及び可視光カメラ１３を使用し、基板１２の電極１２ａと、半導体チップ８の突起電極２との位置合わせを行う。まず、ピックアップされた半導体チップ８の裏面Ｓ２を圧着ヘッド４０ａに吸着させる。他方、電極１２ａが形成された面を上方に向けた状態で基板１２をステージ４０ｂ上に載置する。続いて、半導体チップ８の回路面Ｓ１に形成されている位置合わせ用基準マーク（図示せず）を、絶縁性樹脂層３を通して可視光カメラ１３で認識するとともに、基板１２の電極１２ａが形成された一方面Ｓ４上の位置合わせ用基準マーク（図示せず）を可視光カメラ１３で認識して、位置合わせを行う。
位置調整工程後、図９に示すように、仮固定装置４０を使用し、半導体チップ８を基板１２に押し当てるとともに熱を加えることによって、半導体チップ８を基板１２に仮固定する（接続準備工程）。仮固定装置４０の圧着ヘッド４０ａ及びステージ４０ｂは、いずれもヒータが内蔵されており、表面の温度を所望の温度にそれぞれ設定できるようになっている。
仮固定装置４０の圧着ヘッド４０ａ及びステージ４０ｂの温度は、接続準備工程において、絶縁性樹脂層３が粘着性を示す温度であり且つ絶縁性樹脂層３の硬化反応が促進されない温度であればよく、例えば、４０〜１００℃程度に設定することが好ましい。なお、接続準備工程においては、圧着ヘッド４０ａ及びステージ４０ｂの一方のみによって加温してもよく、あるいは、加温することなく、圧着ヘッド４０ａによる加圧のみによって仮固定を行ってもよい。
接続準備工程後、基板１２、絶縁性樹脂層３及び半導体チップ８がこの順序で積層された積層体１８を圧着装置３０に搬送する。その後、上記第１実施形態と同様にして接続工程を実施し、半導体チップ８を基板１２に実装する（図６参照）。
第２実施形態に係る半導体装置の製造方法によれば、上記第１実施形態に係る半導体装置の製造方法による効果に加えて、次のような効果が奏される。すなわち、第２実施形態における位置調整工程は、比較的低温に設定された圧着ヘッド４０ａを用いて実施されるため、当該工程における絶縁性樹脂層３の硬化を一層確実に防止できる。
なお、上記第１実施形態における位置調整工程は、接続用の圧着ヘッド３０ａを用いて実施するものであり、この位置調整工程において圧着ヘッド３０ａの温度を低く設定し、その後の接続工程で温度を高く設定する操作を行えば、絶縁性樹脂層３の硬化を防止できる。このような温度設定の操作に関し、第２実施形態においては、位置調整工程と接続工程とを別々の装置を用いて行うため、温度が安定するまで待機する必要がないため、一層作業効率を向上できる。
＜第３実施形態＞
図１０〜１３を参照しながら、第３実施形態に係る半導体装置の製造方法について説明する。本実施形態は、ピックアップ工程までは上記第１実施形態と同様に実施できるため、ここでは位置調整工程以降の工程について説明する。本実施形態は、半導体チップ８を基板１２に実装する代わりに、電極２２ａが一方面Ｓ５に形成された光透過性を有する基板２２に実装する点において、上記第１実施形態と相違する。なお、光透過性を有する基板２２として例えばポリイミドなどが挙げられ、電極２２ａとして例えばスズめっき配線が挙げられる。
本実施形態における位置調整工程は、圧着ヘッド３０ａ及びステージ３０ｂを有する圧着装置３０を使用する代わりに、圧着ヘッド５０ａ及びステージ５０ｂを有する仮固定装置５０を使用する点において上記第１実施形態における位置調整工程と相違する。
図１０に示すように、仮固定装置５０及び可視光カメラ１３を使用し、光透過性を有する基板２２の電極２２ａと、半導体チップ８の突起電極２との位置合わせを行う。光透過性を有する基板２２は、図示しない基板保持部によって保持されつつステージ５０ｂの表面に対して平行な方向（図１０の矢印Ｈの方向）に移動可能となっている。まず、ピックアップされた半導体チップ８の裏面Ｓ２をステージ５０ｂの表面上に固定する。他方、基板保持部を用いて、電極２２ａが一方面Ｓ５に形成された光透過性を有する基板２２を半導体チップ８の上方に搬送する。続いて、半導体チップ８の回路面Ｓ１に形成されている位置合わせ用基準マーク（図示せず）を、絶縁性樹脂層３及び光透過性を有する基板２２を通して可視光カメラ１３で認識するとともに、光透過性を有する基板２２の電極２２ａが形成された一方面Ｓ５上の位置合わせ用基準マーク（図示せず）を可視光カメラ１３で認識して、光透過性を有する基板２２の矢印Ｈ方向の位置を調整する。なお、基板保持部によって光透過性を有する基板２２を移動させることにより位置調整を行う代わりに、ステージ５０ｂによって半導体チップ８を移動させることによって、半導体チップの突起電極２と光透過性を有する基板２２との位置調整を行っても構わない。
位置調整工程後、図１１に示すように、仮固定装置５０の圧着ヘッド５０ａを使用し、半導体チップ８を、光透過性を有する基板２２に押し当てるとともに熱を加えることによって、半導体チップ８を基板２２に仮固定する（接続準備工程）。仮固定装置５０の圧着ヘッド５０ａ及びステージ５０ｂには、いずれもヒータが内蔵されており、表面の温度を所望の温度にそれぞれ設定できるようになっている。また、圧着ヘッド５０ａはステージ５０ｂの表面に対して垂直方向（図１１の矢印Ｖの方向）に移動可能となっている。
仮固定装置５０の圧着ヘッド５０ａ及びステージ５０ｂの温度は、接続準備工程において、絶縁性樹脂層３が粘着性を示す温度であり且つ絶縁性樹脂層３の硬化反応が促進されない温度であればよく、例えば、４０〜１００℃程度に設定することが好ましい。なお、接続準備工程においては、圧着ヘッド５０ａ及びステージ５０ｂの一方のみによって加温してもよく、あるいは、加温することなく、圧着ヘッド５０ａによる加圧のみによって仮固定を行ってもよい。
接続準備工程後、半導体チップ８、絶縁性樹脂層３及び基板２２がこの順序で積層された積層体１９を圧着装置６０に搬送機（図示しない）等を用いて搬送する。図１２に示すように、圧着装置６０を使用し、光透過性を有する基板２２を半導体チップ８に押し当てるとともに熱を加えることによって、半導体チップ８を基板２２に実装する（接続工程）。圧着装置６０の圧着ヘッド６０ａ及びステージ６０ｂは、いずれもヒータが内蔵されており、表面の温度を所望の温度にそれぞれ設定できるようになっている。また、圧着ヘッド６０ａはステージ６０ｂの表面に対して垂直方向（図１２の矢印Ｖの方向）に移動可能となっている。
圧着装置６０の圧着ヘッド６０ａ及びステージ６０ｂの温度は、接続工程において、絶縁性樹脂層３が十分に硬化する温度であり且つ接続部の温度が突起電極２の材質及び電極２２ａの材質の共晶温度を超えるように設定することが好ましい。例えば、突起電極２が金めっきによって形成され、他方、電極２２ａがスズめっきで形成される場合、金とスズとの共晶温度（２７８℃）を超えるように接続部を加熱することが好ましい。例えば、圧着ヘッド６０ａを５０〜１５０℃、ステージ６０ｂを３００〜５００℃に設定することが好ましい。加熱時間を０．５〜１０秒とすることが好ましく、０．５〜５秒とすることがより好ましい。
接続工程によって、半導体チップ８の突起電極２と、光透過性を有する基板２２の電極２２ａとを電気的に接続する。また、半導体チップ８と基板２２との間に介在する絶縁性樹脂層３の硬化物３ａによって半導体チップ８と基板２２とを接着する。これにより、図１３に示すような半導体装置２１が製造される。引き続き、絶縁性樹脂層３の硬化を更に進行させるために、加熱オーブンなどを用いて加熱処理を行ってもよい。
第３実施形態に係る半導体装置の製造方法では、光透過性を有する基板２２の供給をリール・ツー・リール（Ｒｅｅｌ ｔｏ Ｒｅｅｌ）方式によって行うことが好ましい。すなわち、第３実施形態に係る半導体装置の製造方法では、位置調整工程及び接続工程において、リール・ツー・リール方式によってフレキシブルな基板２２を仮固定装置５０及び圧着装置６０に連続的に供給することが好ましい。半導体チップ８と基板２２との仮固定及び接続を連続的に実施することによって、半導体装置をより一層効率的に製造できる。
第３実施形態に係る半導体装置の製造方法によれば、上記第１実施形態に係る半導体装置の製造方法による効果に加えて、次のような効果が奏される。すなわち、第３実施形態における位置調整工程は、比較的低温に設定された圧着ヘッド５０ａを用いて実施されるため、当該工程における絶縁性樹脂層３の硬化を確実に防止できる。また、第３実施形態においては、位置調整工程と接続工程とを別々の装置を用いて行うため、温度が安定するまで待機する必要がないため、一層作業効率を向上できる。
突起電極を有する半導体ウェハを示す断面図である。 回路面上に絶縁性樹脂層が形成された半導体ウェハを示す断面図である。 半導体ウェハをダイシング装置上に固定した状態を示す断面図である。 半導体ウェハをダイシングしている状態を示す断面図である。 半導体チップと基板の位置調整を行っている状態を示す断面図である。 半導体チップと基板の接続を行っている状態を示す断面図である。 本発明の第１，２実施形態に係る方法によって製造された半導体装置を示す断面図である。 半導体チップと基板の位置調整を行っている状態を示す断面図である。 半導体チップと基板の仮固定を行っている状態を示す断面図である。 半導体チップと光透過性基板の位置調整を行っている状態を示す断面図である。 半導体チップと光透過性基板の仮固定を行っている状態を示す断面図である。 半導体チップと光透過性基板の接続を行っている状態を示す断面図である。 本発明の第３実施形態に係る方法によって製造された半導体装置を示す断面図である。
符号の説明
１…半導体ウェハ、２…突起電極、３…絶縁性樹脂層、５…ダイシングテープ、６…ダイシング装置のステージ、８…半導体チップ、１２，２２…基板、１２ａ，２２ａ…電極、１３…可視光カメラ、２０，２１…半導体装置、３０，６０…圧着装置、４０，５０…仮固定装置、Ｓ１…回路面（半導体ウェハの一方面）、Ｓ２…裏面（半導体ウェハの他方面）。

Claims (5)

  1. 半導体ウェハの一方面に形成された複数の突起電極を埋め込むように、当該一方面上に絶縁性樹脂層を形成する被覆工程と、
    前記半導体ウェハの他方面とダイシングテープとを貼り合わせ、前記ダイシングテープを介して当該半導体ウェハをダイシング装置のステージ上に固定するダイシング準備工程と、
    前記絶縁性樹脂層側から前記半導体ウェハを前記絶縁性樹脂層とともに切断し、一方面上に突起電極を有し且つ切断された前記絶縁性樹脂層によって当該一方面が被覆された半導体チップを得るダイシング工程と、
    前記ステージ上の前記半導体チップを前記切断された絶縁性樹脂層とともにピックアップするピックアップ工程と、
    前記半導体チップを実装すべき基板に対し、前記切断された絶縁性樹脂層側を向けて前記半導体チップを保持しながら、前記基板の表面に設けられた電極と、前記半導体チップの前記突起電極との位置を合わせる位置調整工程と、
    前記位置調整工程後、前記半導体チップを前記基板に押し当てるとともに熱を加えることによって、前記半導体チップを前記基板に実装する接続工程と、
    を備え、
    前記絶縁性樹脂層は、可視光透過率が１０％以上である、半導体装置の製造方法。
  2. 前記位置調整工程後であり且つ前記接続工程前に、前記半導体チップを前記基板上に仮固定する接続準備工程を更に備える、請求項１に記載の半導体装置の製造方法。
  3. 前記被覆工程において、絶縁性樹脂組成物からなるフィルムを前記半導体ウェハの一方面上に貼り合わせることによって、前記絶縁性樹脂層を形成する、請求項１又は２に記載の半導体装置の製造方法。
  4. 前記絶縁性樹脂層は、３００℃以上の温度で接続を行っても樹脂発泡が生じない絶縁性樹脂組成物からなる、請求項１〜３のいずれか一項に記載の半導体装置の製造方法。
  5. 前記絶縁性樹脂層は、ポリイミド樹脂とエポキシ樹脂と硬化剤とを含有する、請求項１〜４のいずれか一項に記載の半導体装置の製造方法。
JP2008231246A 2008-03-21 2008-09-09 半導体装置の製造方法 Active JP5136305B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008231246A JP5136305B2 (ja) 2008-03-21 2008-09-09 半導体装置の製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008073459 2008-03-21
JP2008073459 2008-03-21
JP2008231246A JP5136305B2 (ja) 2008-03-21 2008-09-09 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009260220A JP2009260220A (ja) 2009-11-05
JP5136305B2 true JP5136305B2 (ja) 2013-02-06

Family

ID=41387239

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008231246A Active JP5136305B2 (ja) 2008-03-21 2008-09-09 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP5136305B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7366525B2 (ja) 2017-08-02 2023-10-23 ヴァレオ シーメンス イーオートモーティブ フランス エスアーエス ２つのハウジングのアセンブリのための冷却回路部分の接続

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5908237B2 (ja) * 2011-09-07 2016-04-26 積水化学工業株式会社 半導体チップ接合体の製造方法
JP2015220237A (ja) * 2014-05-14 2015-12-07 日東電工株式会社 シート状樹脂組成物及び半導体装置の製造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4168887B2 (ja) * 2003-09-18 2008-10-22 日立化成工業株式会社 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7366525B2 (ja) 2017-08-02 2023-10-23 ヴァレオ シーメンス イーオートモーティブ フランス エスアーエス ２つのハウジングのアセンブリのための冷却回路部分の接続

Also Published As

Publication number Publication date
JP2009260220A (ja) 2009-11-05

Similar Documents

Publication Publication Date Title
US9190381B2 (en) Connection method, connection structure, insulating adhesive member, electronic component having adhesive member, and method for manufacturing same
KR100870288B1 (ko) 반도체 장치의 제조 방법
JP5573970B2 (ja) 半導体デバイスの製造方法
JP5569126B2 (ja) 接着剤組成物、接着剤シート及び半導体装置の製造方法
KR20140140042A (ko) 반도체 장치의 제조 방법 및 반도체 장치의 제조 장치
JP5660178B2 (ja) 半導体ウエハのダイシング方法及びこれを用いた半導体装置の製造方法
JP6017398B2 (ja) 半導体装置の製造方法
JP2010287836A (ja) 半導体加工用接着フィルム積層体
JP5710098B2 (ja) 半導体装置の製造方法
JP5136305B2 (ja) 半導体装置の製造方法
JP2009260219A (ja) 半導体ウェハのダイシング方法及び半導体装置の製造方法
JP5163358B2 (ja) 半導体ウエハのダイシング方法
TWI425066B (zh) Preparation method of adhesive composition, circuit board for connecting circuit member, and manufacturing method of semiconductor device
JP5755396B2 (ja) 半導体装置の製造方法
JP5375351B2 (ja) 半導体回路部材の製造方法
JP2009260213A (ja) 半導体装置の製造方法
JP2009260225A (ja) 半導体装置の製造方法
JP2009260229A (ja) 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法
TWI509043B (zh) Adhesive composition, method for manufacturing connection of circuit member and semiconductor device
JP5635036B2 (ja) 半導体装置の製造方法
JP2009260218A (ja) 半導体ウエハのダイシング方法及び半導体チップと基板との接続方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110812

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120730

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120925

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121016

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121029

R151 Written notification of patent or utility model registration

Ref document number: 5136305

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151122

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350