JP5128712B1 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP5128712B1 JP5128712B1 JP2012091952A JP2012091952A JP5128712B1 JP 5128712 B1 JP5128712 B1 JP 5128712B1 JP 2012091952 A JP2012091952 A JP 2012091952A JP 2012091952 A JP2012091952 A JP 2012091952A JP 5128712 B1 JP5128712 B1 JP 5128712B1
- Authority
- JP
- Japan
- Prior art keywords
- post electrode
- dry film
- semiconductor device
- wafer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electroplating Methods And Accessories (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
【解決手段】半導体装置は、半導体基板上に備えられた配線109と、この配線109に接続される底部、底部の反対側の頂部、底部と頂部とを繋ぐ側面を有する柱状のポスト電極213とを有し、ポスト電極213は、メッキ処理により形成された第1のポスト電極213aと、メッキ処理により第1のポスト電極上に形成された第2のポスト電極213bとを含み、ポスト電極213の側面には、第1のポスト電極213aと第2のポスト電極213bとの接合位置230よりも高い位置に、周方向に長い外周突起部240が形成されている。
【選択図】図13
Description
(A)1層目のCu層形成のためのステップとして、半導体ウェハ上の導電膜上への1層目レジスト膜の形成(ステップS101)、露光及び現像処理によるホールの形成(ステップS102,S103)、メッキ処理による1層目のCu層の形成(ステップS104)、1層目レジスト膜の除去(ステップS105)、1層目のCu層の仮封止(ステップS106)、1層目のCu層及び仮封止層に対するCMP処理(ステップS107)を行い、
(B)2層目のCu層形成のためのステップとして、2層目レジスト膜の形成(ステップS108)、露光及び現像処理によるホールの形成(ステップS109,S110)、メッキ処理による2層目のCu層の形成(ステップS111)、2層目レジスト膜の除去(ステップS112)、2層目のCu層の仮封止(ステップS113)、2層目のCu層及び仮封止層に対するCMP処理(ステップS114)を行い、
(C)部品搭載のためのステップとして、仮封止の除去(ステップS115)、キャパシタ部の形成(ステップS116)、絶縁層による封止(ステップS117)、キャパシタ部及び絶縁層に対するCMP処理(ステップS118)、電極及び半田バンプの形成(ステップS119)を行う。
図2は、比較例の半導体装置の製造方法を示すフローチャートである。図3(a)〜(i)は、比較例の半導体装置の製造方法の工程を示す概略断面図(その1)であり、図4(a)〜(d)は、比較例の半導体装置の製造方法の工程を示す概略断面図(その2)であり、図4(d)は、図3(i)に続く工程を示す。図5は、比較例の半導体装置を示す概略断面図である。以下に、図を参照しながら、比較例の半導体装置の製造方法を説明する。
《2−1》実施の形態1の製造方法
図6は、実施の形態1に係る半導体装置の製造方法を示すフローチャートである。図7(a)〜(e)は、実施の形態1に係る半導体装置の製造方法の工程を示す概略断面図(その1)であり、図8(a)〜(d)は、実施の形態1に係る半導体装置の製造方法の工程を示す概略断面図(その2)であり、図9(a)〜(c)は、実施の形態1に係る半導体装置の製造方法の工程を示す概略断面図(その3)である。図8(a)は、図7(e)に続く工程を示し、図9(a)は、図8(d)に続く工程を示す。また、図10(a)〜(c)は、アスペクト比を示す概略断面図であり、図11(a)〜(c)は、図10(a)〜(c)の構造におけるメッキ工程を示す図である。
図10(a)は、比較例のホールのアスペクト比(開口部深さ/開口部幅)を示し、図10(b)及び(c)は、実施の形態1におけるホールのアスペクト比を示す。実施の形態1においては、ポスト電極形成のためのメッキ処理のマスクとして1層目のドライフィルム210を用い、ポスト電極213aを形成した後、2層目のドライフィルム211をマスクとしてポスト電極213bを形成することによって、高さの高いポスト電極213を形成する。このように、ポスト電極の形成工程を2回に分けることにより、図10(a)に示す比較例の場合に比べ、ポスト電極のメッキ工程におけるドライフィルムのアスペクト比を下げることが可能となる。
《3−1》実施の形態2の製造方法
図15は、実施の形態2に係る半導体装置の製造方法を示すフローチャートである。図16(a)〜(d)は、実施の形態2に係る半導体装置の製造方法の工程を示す概略断面図(その1)であり、図17(a)〜(d)は、実施の形態2に係る半導体装置の製造方法の工程を示す概略断面図(その2)であり、図18(a)、(b)は、実施の形態2に係る半導体装置の製造方法の工程を示す概略断面図(その3)である。図17(a)は、図16(d)に続く工程を示し、図18(a)は、図17(d)に続く工程を示す。また、図16(a)〜(d)、図17(a)〜(d)、図18(a)、(b)において、左側の図はウェハの中央部(外周部以外)の領域を示し、右側が、ウェハの外周部に近い領域を示す。また、図19は、スリットの形成例を概略的に示す平面図である。
図20は、実施の形態2の変形例に係る半導体装置の製造方法を示すフローチャートである。図21(a)〜(e)は、実施の形態2の変形例に係る半導体装置の製造方法の工程を示す概略断面図(その1)であり、図22(a)〜(e)は、実施の形態2の変形例に係る半導体装置の製造方法の工程を示す概略断面図(その2)であり、図23(a)〜(d)は、実施の形態2の変形例に係る半導体装置の製造方法の工程を示す概略断面図(その3)である。図22(a)は、図21(e)に続く工程を示し、図23(a)は、図22(d)に続く工程を示す。また、図21(a)〜(e)、図22(a)〜(e)、図23(a)〜(d)において、左側の図はウェハの中央部(外周部以外)の領域を示し、右側が、ウェハの外周部に近い領域を示す。
図24は、ドライフィルムを2枚重ねて半導体ウェハ上に貼り付けたときに生じることがある半導体ウェハの反りを概略的に示す側面図である。図25は、ドライフィルムを2枚重ねて半導体ウェハ上に貼り付けたときに生じることがあるドライフィルム剥離を概略的に示す側面図である。図26は、ドライフィルム剥離が生じたときに、メッキ工程で剥離部に形成される余剰Cuを概略的に示す側面図である。図27(a)は、正常なメッキ工程を示す図であり、図27(b)は、ドライフィルム片がホールを塞ぐ問題を示す図である。
Claims (6)
- 半導体基板上に備えられた配線と、
前記配線に接続される底部、前記底部の反対側の頂部、及び前記底部と前記頂部とを繋ぐ側面を有する柱状のポスト電極と
を有し、
前記ポスト電極は、メッキ処理により形成された第1のポスト電極と、メッキ処理により前記第1のポスト電極上に形成された第2のポスト電極とを含み、
前記ポスト電極の前記側面には、前記第1のポスト電極と前記第2のポスト電極との接合位置よりも高い位置に、周方向に長い外周突起部が形成されている
ことを特徴とする半導体装置。 - 前記第2のポスト電極の長さは、前記第1のポスト電極の長さよりも長いことを特徴とする請求項1に記載の半導体装置。
- 前記ポスト電極は、メッキ処理により前記第2のポスト電極上に形成された第3のポスト電極をさらに含むことを特徴とする請求項1又は2に記載の半導体装置。
- 前記ポスト電極の前記側面を覆うモールド樹脂と、
前記ポスト電極の前記頂部上に備えられた半田端子と
をさらに有することを特徴とする請求項1から3までのいずれか1項に記載の半導体装置。 - 前記半導体基板上に備えられた配線のうち、前記柱状電極が形成されない配線上に搭載された電子部品
をさらに有することを特徴とする請求項1から4までのいずれか1項に記載の半導体装置。 - 前記電子部品の高さは、前記第1のポスト電極の長さよりも高いことを特徴とする請求項5に記載の半導体装置。
Priority Applications (7)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012091952A JP5128712B1 (ja) | 2012-04-13 | 2012-04-13 | 半導体装置 |
CN201210195885.6A CN103378038B (zh) | 2012-04-13 | 2012-06-14 | 半导体装置 |
US13/861,073 US9293402B2 (en) | 2012-04-13 | 2013-04-11 | Device with pillar-shaped components |
CN201310126561.1A CN103426775B (zh) | 2012-04-13 | 2013-04-12 | 半导体装置的制造方法 |
US14/861,003 US9721879B2 (en) | 2012-04-13 | 2015-09-22 | Device with pillar-shaped components |
US15/628,928 US10424537B2 (en) | 2012-04-13 | 2017-06-21 | Device with pillar-shaped components |
US16/535,160 US10957638B2 (en) | 2012-04-13 | 2019-08-08 | Device with pillar-shaped components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012091952A JP5128712B1 (ja) | 2012-04-13 | 2012-04-13 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP5128712B1 true JP5128712B1 (ja) | 2013-01-23 |
JP2013222753A JP2013222753A (ja) | 2013-10-28 |
Family
ID=47692978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012091952A Active JP5128712B1 (ja) | 2012-04-13 | 2012-04-13 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP5128712B1 (ja) |
CN (1) | CN103378038B (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6072510B2 (ja) * | 2012-10-31 | 2017-02-01 | ラピスセミコンダクタ株式会社 | 半導体装置の製造方法及び半導体装置 |
JPWO2017010216A1 (ja) * | 2015-07-15 | 2018-04-12 | 株式会社村田製作所 | 電子部品 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH021152A (ja) * | 1987-10-28 | 1990-01-05 | Laser Dynamics Inc | 半導体ウエハー列および半導体ウエハー列の製造方法 |
JP2002299496A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2004172163A (ja) * | 2002-11-15 | 2004-06-17 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2005503020A (ja) * | 2001-09-12 | 2005-01-27 | ダウ コーニング コーポレーション | コンプライアント電気端末付き半導体デバイス、半導体デバイスを含む装置、及びその製造方法 |
JP2007335464A (ja) * | 2006-06-12 | 2007-12-27 | Nec Corp | 金属ポストを有する配線基板、半導体装置、半導体装置モジュール及びそれらの製造方法 |
JP2010182734A (ja) * | 2009-02-03 | 2010-08-19 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、及び電子機器 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001338947A (ja) * | 2000-05-26 | 2001-12-07 | Nec Corp | フリップチップ型半導体装置及びその製造方法 |
JP3929966B2 (ja) * | 2003-11-25 | 2007-06-13 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
-
2012
- 2012-04-13 JP JP2012091952A patent/JP5128712B1/ja active Active
- 2012-06-14 CN CN201210195885.6A patent/CN103378038B/zh active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH021152A (ja) * | 1987-10-28 | 1990-01-05 | Laser Dynamics Inc | 半導体ウエハー列および半導体ウエハー列の製造方法 |
JP2002299496A (ja) * | 2001-03-30 | 2002-10-11 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2005503020A (ja) * | 2001-09-12 | 2005-01-27 | ダウ コーニング コーポレーション | コンプライアント電気端末付き半導体デバイス、半導体デバイスを含む装置、及びその製造方法 |
JP2004172163A (ja) * | 2002-11-15 | 2004-06-17 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
JP2007335464A (ja) * | 2006-06-12 | 2007-12-27 | Nec Corp | 金属ポストを有する配線基板、半導体装置、半導体装置モジュール及びそれらの製造方法 |
JP2010182734A (ja) * | 2009-02-03 | 2010-08-19 | Seiko Epson Corp | 半導体装置、半導体装置の製造方法、及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
CN103378038A (zh) | 2013-10-30 |
CN103378038B (zh) | 2017-06-30 |
JP2013222753A (ja) | 2013-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20200370184A1 (en) | Fabrication method of substrate having electrical interconnection structures | |
TWI627721B (zh) | 半導體裝置之製造方法 | |
JP4585561B2 (ja) | 半導体装置の製造方法 | |
JP2006237594A (ja) | 半導体装置及びその製造方法 | |
JP2017163027A (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
JP2017103365A (ja) | リードフレーム及び電子部品装置とそれらの製造方法 | |
US10957638B2 (en) | Device with pillar-shaped components | |
TW201618257A (zh) | 半導體封裝 | |
JP5128712B1 (ja) | 半導体装置 | |
JP5941737B2 (ja) | 半導体装置の製造方法 | |
JP6072510B2 (ja) | 半導体装置の製造方法及び半導体装置 | |
JP6021399B2 (ja) | 半導体装置の製造方法 | |
JP2006287206A (ja) | 半導体装置及びその製造方法 | |
JP2017191840A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6328741B2 (ja) | 半導体装置 | |
TWI559469B (zh) | 多晶片封裝結構及其製作方法 | |
JP2019197817A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6527269B2 (ja) | 半導体装置 | |
JP6341336B2 (ja) | 薄膜素子およびその製造方法 | |
TW202335198A (zh) | 半導體封裝結構及其製造方法 | |
JP2013239756A (ja) | 半導体装置 | |
JP6031746B2 (ja) | 半導体装置の製造方法、半導体装置及び電子機器 | |
JP2011035353A (ja) | 半導体装置およびその製造方法 | |
JP2011034988A (ja) | 半導体装置 | |
JP2010118697A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121031 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5128712 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |