JP5125349B2 - 半導体装置の実装構造および実装方法 - Google Patents
半導体装置の実装構造および実装方法 Download PDFInfo
- Publication number
- JP5125349B2 JP5125349B2 JP2007245077A JP2007245077A JP5125349B2 JP 5125349 B2 JP5125349 B2 JP 5125349B2 JP 2007245077 A JP2007245077 A JP 2007245077A JP 2007245077 A JP2007245077 A JP 2007245077A JP 5125349 B2 JP5125349 B2 JP 5125349B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- circuit board
- semiconductor
- terminal portion
- insulating substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Description
請求項2に記載の発明に係る半導体装置の実装構造は、請求項1に記載の発明において、前記筒状端子部内にその一方側に突出されて設けられた導電性パイプと、前記半導体構成体を含む前記絶縁基板の一面側において前記導電性パイプの周囲に設けられた封止膜と、を有し、前記回路基板の前記突起電極は前記半導体構成体の前記導電性パイプ内に挿入され、前記導電性接合材は前記半導体構成体の前記導電性パイプ内において前記回路基板の前記突起電極の周囲に充填されていることを特徴とするものである。
請求項3に記載の発明に係る半導体装置の実装方法は、上下方向に貫通する筒状端子部を有する半導体装置を、接続パッド部上に突起電極が設けられた回路基板上に実装した半導体装置の実装方法であって、絶縁基板に貫通孔を形成し、前記絶縁基板上に配線を形成し、前記貫通孔内に前記配線に接続された前記筒状端子部を形成し、半導体基板および前記半導体基板の下面側に形成された外部接続用電極を有する半導体構成体を、前記外部接続用電極と前記配線とが接続されるようにして前記絶縁基板上に搭載することにより、前記半導体装置を形成する工程と、前記半導体装置の前記筒状端子部内に前記回路基板の錐体形状の前記突起電極を挿入する工程と、前記半導体装置の前記筒状端子部内において前記回路基板の前記突起電極の周囲に導電性ペーストからなる導電性接合材を充填する工程と、を含むことを特徴とするものである。
請求項4に記載の発明に係る半導体装置の実装方法は、請求項3に記載の発明において、前記筒状端子部内にその一方側に突出されて導電性パイプを形成する工程と、前記半導体構成体を含む前記絶縁基板の一面側において前記導電性パイプの周囲に封止膜を形成する工程と、を含み、前記回路基板の前記突起電極は前記半導体構成体の前記導電性パイプ内に挿入され、前記導電性接合材は前記半導体構成体の前記導電性パイプ内において前記回路基板の前記突起電極の周囲に充填されていることを特徴とするものである。
図1はこの発明の第1実施形態としての半導体装置の実装構造の要部の断面図を示す。この半導体装置の実装構造では、半導体装置1が回路基板21上に実装されている。このうち、半導体装置1は、ガラス布基材エポキシ樹脂等からなる平面方形状の絶縁基板2および平面方形状の半導体構成体11等を備えている。
図2はこの発明の第2実施形態としての半導体装置の実装構造の要部の断面図を示す。この半導体装置の実装構造において、図1に示す場合と大きく異なる点は、半導体装置1を、円筒形状の筒状端子部8内に銅等からなる円筒形状の導電性パイプ31の下部が圧入され、半導体構成体11、アンダーフィル材18および配線3を含む絶縁基板2の上面において当該上面側に突出された導電性パイプ31の周囲にエポキシ系樹脂等からなる封止膜32が設けられた構造とした点である。
図3はこの発明の第3実施形態としての半導体装置の実装構造の要部の断面図を示す。この半導体装置の実装構造において、図2に示す場合と大きく異なる点は、半導体装置1を、絶縁基板2の上面中央部に半導体構成体11をフェースアップ方式で搭載した構造とした点である。この場合、半導体構成体11は、下地金属層16および柱状電極17を備えておらず、接続パッド(外部接続用電極)13の中央部が絶縁膜14の開口部15を介して露出された構造となっている。
図4はこの発明の第4実施形態としての半導体装置の実装構造の要部の断面図を示す。この半導体装置の実装構造において、図1に示す場合と大きく異なる点は、半導体装置1が絶縁基板2を備えていない点である。この場合、シリコン基板12の平面サイズは、接続パッド(外部接続用電極)13が設けられた部分の外側に貫通孔41を形成することが可能な大きさとなっている。したがって、この場合の半導体装置1は、そのような平面サイズのシリコン基板12を備えている。
図5はこの発明の第5実施形態としての半導体装置の実装構造の要部の断面図を示す。この半導体装置の実装構造において、図4に示す場合と大きく異なる点は、半導体装置1を、円筒形状の筒状端子部47内に銅等からなる円筒形状の導電性パイプ51の下部が圧入され、配線44を含む保護膜42の上面において当該上面側に突出された導電性パイプ51の周囲にエポキシ系樹脂等からなる封止膜52が設けられた構造とした点である。
図6はこの発明の第6実施形態としての半導体装置の実装構造の要部の断面図を示す。この半導体装置の実装構造において、図5に示す場合と大きく異なる点は、導電性パイプ51が上下方向に貫通しているのを利用し、且つ、図5において導電性パイプ51の上面を含む封止膜52の上面が平坦となっているのを利用して、半導体装置1の上下を反転して実装した点である。
図7はこの発明の第7実施形態としての半導体装置の実装構造の断面図を示す。この半導体装置の実装構造において、図5に示す場合と大きく異なる点は、回路基板21上に複数(例えば2つ)の半導体装置1を積層して実装した点である。この場合、下側の半導体装置1の導電性パイプ51の上面には上側の半導体装置1の導電性パイプ51が配置され、上下に連続する2つの導電性パイプ51、51内には回路基板21の突起電極23が挿入され、上下に連続する2つの導電性パイプ51、51内における回路基板21の突起電極23の周囲に導電性接合材24が連続して充填されている。なお、図2、図3、図4および図6にそれぞれ示す半導体装置の実装構造においても、複数の半導体装置1を積層して実装することもできる。
図8はこの発明の第8実施形態としての半導体装置の実装構造の要部の断面図を示す。この半導体装置の実装構造において、図2に示す場合と異なる点は、電解メッキによる円柱形状の突起電極23の代わりに、スクリーン印刷法等によリ銀ペースト等からなる導電性ペーストを塗布することにより、錐体形状の突起電極23を形成した点である。すなわち、突起電極23は錐体形状であってもよい。また、図示していないが、ワイヤボンディング法により、金等からなるワイヤを用いてワイヤ状の突起電極を形成するようにしてもよい。
2 絶縁基板
3 配線
6 表面処理層
7 貫通孔
8 筒状端子部
11 半導体構成体
12 シリコン基板
13 接続パッド
14 絶縁膜
16 下地金属層
17 柱状電極
18 アンダーフィル材
21 回路基板
22 接続パッド部
23 突起電極
24 導電性接合材
31 導電性パイプ
32 封止膜
33 接着層
34 ボンディングワイヤ
41 貫通孔
42 保護膜
44 配線
47 筒状端子部
51 導電性パイプ
52 封止膜
Claims (4)
- 上下方向に貫通する筒状端子部を有する半導体装置を、接続パッド部上に突起電極が設けられた回路基板上に実装した半導体装置の実装構造であって、
前記半導体装置の筒状端子部内に前記回路基板の錐体形状の前記突起電極が挿入され、且つ、前記半導体装置の筒状端子部内において前記回路基板の前記突起電極の周囲に導電性ペーストからなる導電性接合材が充填されており、
前記半導体装置は、
絶縁基板と、
前記絶縁基板上に搭載され、半導体基板および前記半導体基板の下面側に設けられた外部接続用電極を有する半導体構成体と、
前記絶縁基板上に設けられ、前記半導体構成体の前記外部接続用電極と接続される配線と、
前記半導体構成体を搭載する領域の周囲における前記絶縁基板に設けられた貫通孔と、
前記貫通孔内に前記配線に接続されて設けられた前記筒状端子部と、
を備えることを特徴とする半導体装置の実装構造。 - 請求項1に記載の発明において、前記筒状端子部内にその一方側に突出されて設けられた導電性パイプと、前記半導体構成体を含む前記絶縁基板の一面側において前記導電性パイプの周囲に設けられた封止膜と、を有し、前記回路基板の前記突起電極は前記半導体構成体の前記導電性パイプ内に挿入され、前記導電性接合材は前記半導体構成体の前記導電性パイプ内において前記回路基板の前記突起電極の周囲に充填されていることを特徴とする半導体装置の実装構造。
- 上下方向に貫通する筒状端子部を有する半導体装置を、接続パッド部上に突起電極が設けられた回路基板上に実装した半導体装置の実装方法であって、
絶縁基板に貫通孔を形成し、前記絶縁基板上に配線を形成し、前記貫通孔内に前記配線に接続された前記筒状端子部を形成し、半導体基板および前記半導体基板の下面側に形成された外部接続用電極を有する半導体構成体を、前記外部接続用電極と前記配線とが接続されるようにして前記絶縁基板上に搭載することにより、前記半導体装置を形成する工程と、
前記半導体装置の前記筒状端子部内に、前記回路基板の錐体形状の前記突起電極を挿入する工程と、
前記半導体装置の前記筒状端子部内において前記回路基板の前記突起電極の周囲に導電性ペーストからなる導電性接合材を充填する工程と、
を含むことを特徴とする半導体装置の実装方法。 - 請求項3に記載の発明において、前記筒状端子部内にその一方側に突出されて導電性パイプを形成する工程と、前記半導体構成体を含む前記絶縁基板の一面側において前記導電性パイプの周囲に封止膜を形成する工程と、を含み、前記回路基板の前記突起電極は前記半導体構成体の前記導電性パイプ内に挿入され、前記導電性接合材は前記半導体構成体の前記導電性パイプ内において前記回路基板の前記突起電極の周囲に充填されていることを特徴とする半導体装置の実装方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007245077A JP5125349B2 (ja) | 2007-09-21 | 2007-09-21 | 半導体装置の実装構造および実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007245077A JP5125349B2 (ja) | 2007-09-21 | 2007-09-21 | 半導体装置の実装構造および実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009076735A JP2009076735A (ja) | 2009-04-09 |
JP5125349B2 true JP5125349B2 (ja) | 2013-01-23 |
Family
ID=40611422
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007245077A Expired - Fee Related JP5125349B2 (ja) | 2007-09-21 | 2007-09-21 | 半導体装置の実装構造および実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5125349B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5443849B2 (ja) * | 2009-06-26 | 2014-03-19 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
TWI665009B (zh) * | 2017-12-13 | 2019-07-11 | 信紘科技股份有限公司 | 氣液溶解裝置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3013807B2 (ja) * | 1997-04-18 | 2000-02-28 | 日立エーアイシー株式会社 | 配線基板のバンプ形成方法 |
JP3938810B2 (ja) * | 1998-02-05 | 2007-06-27 | 沖電気工業株式会社 | 半導体装置の実装方法 |
JP4064829B2 (ja) * | 2003-01-20 | 2008-03-19 | イデアシステム株式会社 | 半導体装置およびこれに用いる回路基板 |
-
2007
- 2007-09-21 JP JP2007245077A patent/JP5125349B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2009076735A (ja) | 2009-04-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4534927B2 (ja) | 半導体装置 | |
JP4917874B2 (ja) | 積層型パッケージ及びその製造方法 | |
JP2008071953A (ja) | 半導体装置 | |
JP2009141169A (ja) | 半導体装置 | |
JP2007158279A (ja) | 半導体装置及びそれを用いた電子制御装置 | |
US20240145346A1 (en) | Semiconductor device with through-mold via | |
JP5358089B2 (ja) | 半導体装置 | |
US7554197B2 (en) | High frequency IC package and method for fabricating the same | |
JP2010206021A (ja) | 電子部品実装構造体、およびその製造方法 | |
JP5125349B2 (ja) | 半導体装置の実装構造および実装方法 | |
JP5973470B2 (ja) | 半導体装置 | |
JP2005026639A (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
JP2010073771A (ja) | 半導体装置の実装構造 | |
JP4952365B2 (ja) | 両面実装回路基板に対する電子部品の実装構造、半導体装置、及び両面実装半導体装置の製造方法 | |
JP2009054684A (ja) | 半導体pop装置 | |
US10219380B2 (en) | Electronic device module and manufacturing method thereof | |
WO2011043102A1 (ja) | 回路基板 | |
JPWO2016199437A1 (ja) | 半導体装置 | |
JP2010219554A (ja) | 半導体装置及びそれを用いた電子制御装置 | |
JP2007142187A (ja) | 半導体装置 | |
US8975758B2 (en) | Semiconductor package having interposer with openings containing conductive layer | |
JP3824545B2 (ja) | 配線基板、それを用いた半導体装置、それらの製造方法 | |
JP2009070865A5 (ja) | ||
TWI581388B (zh) | 半導體封裝結構 | |
US11139228B2 (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100915 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120313 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120510 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121002 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121015 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151109 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |