JP2009054684A - 半導体ｐｏｐ装置 - Google Patents

半導体ｐｏｐ装置 Download PDF

Info

Publication number
JP2009054684A
JP2009054684A JP2007218122A JP2007218122A JP2009054684A JP 2009054684 A JP2009054684 A JP 2009054684A JP 2007218122 A JP2007218122 A JP 2007218122A JP 2007218122 A JP2007218122 A JP 2007218122A JP 2009054684 A JP2009054684 A JP 2009054684A
Authority
JP
Japan
Prior art keywords
semiconductor
substrate
pop device
group
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007218122A
Other languages
English (en)
Other versions
JP4829853B2 (ja
Inventor
Wen-Jeng Fan
文正 范
Li-Chih Fang
立志 方
Takao Iwata
隆夫 岩田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Powertech Technology Inc
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to JP2007218122A priority Critical patent/JP4829853B2/ja
Publication of JP2009054684A publication Critical patent/JP2009054684A/ja
Application granted granted Critical
Publication of JP4829853B2 publication Critical patent/JP4829853B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】半導体積層時に半田微接点の断裂を避ける半導体ＰＯＰ装置を提供する。
【解決手段】 半導体ＰＯＰ装置２００を主に複数の半田微接点を有する半導体パッケージ２１０、２２０と半田微接点を半田付け接続する半田材２３０とで構成する。各半導体パッケージ２１０、２２０は基板２１１、２２１および基板上に置くチップ２１２、２２２を有する。下方半導体パッケージ２１０の半田微接点は基板２１１の上表面２１１Ａにある複数の上層バンプ２１３に位置し、上方半導体パッケージ２２０の半田微接点は基板２２１の下表面２２１Ｂにある複数の下層バンプ２２３に位置する。上層バンプ２１３群と下層バンプ２２３群とを半田材２３０で接合させるように下層バンプ２２３群はそれぞれ上層バンプ２１３群に照準し、半田付けが均等になされる。
【選択図】図２

Description

本発明は、複数の半導体パッケージを３次元的に積層する高密度構造をもつ半導体ＰＯＰ装置に関し、特に半導体積層時に半田微接点の断裂を避ける半導体ＰＯＰ装置に関する。
近年、電子製品の小型化要求に対応したプリント基板の小型化に伴い、基板表面上に電子素子を収納する面積も小さくなっている。従来は、複数の半導体パッケージを並列に並べて直接プリント基板に接合するように横方向のサイズが大きくなり、小型化の達成が不可能であった。
このような課題を解決するために、複数の半導体パッケージを縦方向３次元的に積層した小型高密度な構造、すなわちＰＯＰ（Package-On-Package）という装置を実現できる。従来は、両半導体パッケージの間に半田ボールや上下表面に半田材を有する転送ボードを介して電気的導通をとっていた。半田ボールを採用すると断裂現象が出現するので半田ボールを大きくすることが必要となり、積層間に間隔が出来、半田ボール短絡（ブリッジ）および半田材汚染の不具合を発生しやすい。前記間隔内の半田ボールは半田微接点の要求に達することができなくなり、リード数と配線レイアウトが制限される。一方、転送ボードを採用すると、転送ボードの中央部に開口を有する収容槽を設置しなければならず、収容槽の周辺に導通穴を設置してコストが高くなる。
Fujitsu社は特許文献１に、Tessera社は特許文献２に、それぞれパッケージ積層に応用できる微接点構造を提出した。従来の半導体ＰＯＰ装置１００は図１に示すように、主に第１半導体パッケージ１１０、第２半導体パッケージ１２０及び半田材１３０から構成される。第２半導体パッケージ１２０は第１半導体パッケージ１１０の上に積層され、半田材１３０で両半導体パッケージ１１０と１２０とを接続している。第１半導体パッケージ１１０は、第１基板１１１、第１基板１１１の上表面１１１Ａに設置される第１チップ１１２、及び第１基板１１１の下表面１１１Ｂに形成される複数のバンプ１１３を有する。
複数の第１ボンディングワイヤ１１４を用い、第１基板１１１の第１スロット１１１Ｃを通して、第１チップ１１２のボンディングパッドと第１基板１１１とを電気接続し、第１ボンディングワイヤ１１４群を第１封止体１１５で封止する。
前記の第１半導体パッケージ１１０と同様に第２半導体パッケージ１２０も、第２基板１２１、第２基板１２１の上表面１２１Ａに設置される第２チップ１２２、及び第２基板１２１の下表面１２１Ｂに形成される複数のバンプ１２３、例えば銅バンプやリフローができない柱状バンプ、を有する。複数の第２ボンディングワイヤ１２４を用い、第２基板１２１の第２スロット１２１Ｃを通して第２チップ１２２と第２基板１２１とを電気接続し、第２ボンディングワイヤ１２４群を第２封止体１２５で封止する。
第１半導体パッケージ１１０の第１基板１１１の上表面１１１Ａに複数の平面状の接続パッド１１１Ｄが設置され、第２半導体パッケージ１２０のバンプ１２３群と第１半導体パッケージ１１０の対応接続パッド１１１Ｄとを半田材１３０で接続し、半田微接点の形態となる。
このように、第１半導体パッケージ１１０と第２半導体パッケージ１２０を積層する際にバンプ１２３群を半田微接点とすることにより、信号用リード数を増加させることができ、配線面積も増大させることができ、さらにＰＯＰ積層の隙間を縮小することができる。
なお、半田接合の形状と面積が異なるため、リフローした後にバンプ１２３群と接続パッド１１１Ｄ群に対して半田接合強度は一致しないことが知られ、特に、接続パッド１１１Ｄ群の半田付け表面は平面状となるゆえ、せん断応力（即ち、第１基板１１１の膨張収縮により起きる熱応力であり）に対し半田材１３０の抵抗力が比較的に弱い。
また、接続パッド１１１Ｄ群の表面にＮｉ‐Ａｕメッキ層を有し、このＮｉ‐Ａｕ層は熔けて半田材１３０に流れ込むことより半田材１３０内に金属脆化現象を発生して半田付け接触面の強度はさらに弱くなる。よって、従来の半導体ＰＯＰ装置１００は高速演算あるいは放熱不良な環境において、接続パッド１１１Ｄ群と半田付けとの接触面やバンプ１２３群の表面で、半田微接点が容易に断裂する。
米国特許Ｎｏ６，４７６，５０３号 米国特許Ｎｏ２００６／０１３８６４７号
本発明の主な目的は、半導体積層時に半田微接点の断裂を避ける半導体ＰＯＰ装置を提供し、半田材の接合形状と接合面積を均等にすることにより半導体積層の際に半田微接点の断裂を避けることにある。
本発明のもう１つの目的は、半導体積層時に半田微接点の断裂を避ける半導体ＰＯＰ装置を提供することにより、熱放散を可能にすると共に微小間隔を保持することにある。
本発明における半導体ＰＯＰ装置は、主に第１半導体パッケージ、第２半導体パッケージ及び複数の半田材を有する。
前記第１半導体パッケージは、第１基板、第１チップ及び複数の上層バンプを有し、前記上層バンプ群及び前記第１チップは前記第１基板の上表面に設置されている。
また、前記第２半導体パッケージは、第２基板、第２チップ及び複数の下層バンプを有し、前記下層バンプ群は前記第２基板の下表面に設置され、前記第２チップは前記第２基板の上表面に設置されている。
前記半田材群は前記上層バンプと前記下層バンプとの接合用として用いられる。
前記第２半導体パッケージは前記第１半導体パッケージの上方に積層され、前記下層バンプ群はそれぞれ前記上層バンプ群に照準させて、均等に半田付けがなされる。
前記第１半導体パッケージは、さらに複数の第２下層バンプを有することができ、前記第２下層バンプは前記第１基板の下表面に設置される。
また、前記第２下層バンプの被覆用として、第２半田材を有することができる。
前記第２半導体パッケージは、さらに複数の第２上層バンプを有することができ、前記第２上層バンプは前記第２基板の上表面に設置される。
前記第１半導体パッケージはさらに複数の第１ボンディングワイヤを有することができ、前記第１基板は第１スロットを有し、前記第１ボンディングワイヤは前記第１スロットを通して前記第１チップと前記第１基板とを電気接続している。
前記第１半導体パッケージはさらに第１封止体を有することができ、前記第１封止体は前記第１スロットに形成されて第１ボンディングワイヤ群を密封する。
前記第１封止体は前記第１チップを被覆することなく露出してもよい。
また、前記第２半導体パッケージは実質的に前記第１半導体パッケージと同様に、複数の第２ボンディングワイヤと第２封止体を有する。
前記下層バンプ群と前記上層バンプ群とは同様なサイズと外形を有することができる。
そして、前記下層バンプ群と前記上層バンプ群とは円錐台状もしくは円筒状である。
また、前記下層バンプ群と前記上層バンプ群とは銅柱にすることができる。
前記第２半導体パッケージは複数のダミーバンプを有することができ、前記ダミーバンプは、熱放散のために前記第２基板の下表面に設置され、かつ前記第１半導体パッケージの前記第１チップ上方に位置している。
前記ダミーバンプ群は前記第１チップの背面に接触することができる。
前記半田材群はＨ状な半田付け断面を有することができる。
以下、本発明の実施例を図面に基づいて説明する。
（第１実施例）
本発明の第１実施例による半導体ＰＯＰ装置２００は、図２に示すように、主に第１半導体パッケージ２１０、第２半導体パッケージ２２０及び複数の半田材２３０を有する。
第１半導体パッケージ２１０は、第１基板２１１、第１チップ２１２及び複数の第１上層バンプ２１３を有し、第１上層バンプ２１３と第１チップ２１２とは第１基板２１１の上表面２１１Ａに設置される。第１基板２１１は両面導通基板、例えばプリント基板である。第１チップ２１２の能動面を第１基板２１１に向けるよう、ダイアタッチ接着剤、接着剤付きテープあるいはフリップチップバンプを用いて第１チップ２１２が第１基板２１１の上表面２１１Ａに接合される。
第１実施例において、第１基板２１１は第１スロット２１１Ｃを有し、第１スロット２１１Ｃは第１基板２１１の上表面２１１Ａと下表面２１１Ｂを貫通している。第１半導体パッケージ２１０は複数の第１ボンディングワイヤ２１５を有することができ、それらの第１ボンディングワイヤ２１５はワイヤーボンディング方式で形成され、第１スロット２１１Ｃを通して第１チップ２１２の複数の第１ボンディングパッド２１２Ａと第１基板２１１とを電気接続している。
第１半導体パッケージ２１０はさらに第１封止体２１６を有し、この第１封止体２１６は、モールディング（molding）やディスペンス（dispense）方式で第１スロット２１１Ｃに形成されて第１ボンディングワイヤ２１５群を密封する。但し、熱放散とパッケージ薄化のため、第１チップ２１２の背面を露出させて第１チップ２１２を被覆しない。
第２半導体パッケージ２２０は、第２基板２２１、第２チップ２２２および複数の第１下層バンプ２２３を有し、第１下層バンプ２２３群は第２基板２２１の下表面２２１Ｂに設置され、第２チップ２２２は第２基板２２１の上表面２２１Ａに設置される。
好ましくは、第２半導体パッケージ２２０は実質的に第１半導体パッケージ２１０と同様に、複数の第２ボンディングワイヤ２２５と第２封止体２２６とを有する。それらの第２ボンディングワイヤ２２５は、第２スロット２２１Ｃを通して第２チップ２２２の複数の第２ボンディングパッド２２２Ａと第２基板２２１とを電気接続して第２封止体２２６に密封される。第１実施例において、第１半導体パッケージ２１０はさらに複数の第２下層バンプ２１４を有し、それらの第２下層バンプ２１４は第１基板２１１の下表面２１１Ｂに設置される。第２半導体パッケージ２２０はさらに複数の第２上層バンプ２２４を有し、それらの第２上層バンプ２２４は第２基板２２１の上表面２２１Ａに設置される。
半田材２３０群は第１上層バンプ２１３群と第１下層バンプ２２３群とを接合するように使われる。第２半導体パッケージ２２０は第１半導体パッケージ２１０の上に積層され、かつ第１下層バンプ２２３群を第１上層バンプ２１３群にそれぞれ照準させて、均等な半田付けがなされる。半田材２３０群は鉛フリー半田材を用いることができ、例えば錫９６．５％‐銀３％‐銅０．５％の半田材では、リフロー温度（約２１７℃、最高温度は約２４５℃）以上に達して半田濡れ性が生じる。但し、第１上層バンプ２１３群と第１下層バンプ２２３群とは必ず前記リフロー温度よりも高い融点を持つ。
第１上層バンプ２１３群と第１下層バンプ２２３群は、図３に示すように、同様なサイズと外形を有することができ、第１上層バンプ２１３群と第１下層バンプ２２３群とは円錐台状もしくは円筒状であり、若しくはワイヤーボンディング方式で形成される結線バンプでもよい。また、第１上層バンプ２１３群と第１下層バンプ２２３群とは銅柱や他にリフローする必要のないバンプになってもよい。第１上層バンプ２１３群と第１下層バンプ２２３群とは微細接触の形態であり、ＤＤＲ２のＤＲＡＭが使用する従来のWindowBGAを例にして、そのパッケージ形態のソルダボール（solder ball）直径は約０．４５ｍｍであり、ソルダボールと接合する基板の連結パッド開口は約０．３５ｍｍ‐０．４ｍｍであり、そして、ＳＭＴを完成した後の間隔高度（standoff height）は約０．３ｍｍである。
第１実施例において、第１上層バンプ２１３群と第１下層バンプ２２３群との高度は約０．０８ｍｍ‐０．１５ｍｍとなり、バンプの頂部表面サイズは０．０６ｍｍ以上であり、バンプの底部表面サイズは０．１８ｍｍぐらいである。なお、第１半導体パッケージ２１０と第２半導体パッケージ２２０とを積層した後の間隔高度は約０．２７５ｍｍとなる。第１実施例において、ソルダボールと接合用の基板連結パッド群相互の間隔はさらに縮小することが可能であるため、高密度と高端子数の要求に対応できる。
図３に示す半田材２３０群は、Ｈ状の半田付け断面を有することにより、上下半田付けの強度は一致し、かつせん断応力に対する抵抗力も比較的強くなる。言い換えれば、第１上層バンプ２１３群と第１下層バンプ２２３群とは同様な半田接合形状と面積にすることができるため、半導体積層時に半田微接点の断裂を避けることが可能であり、かつ両面積層のボードレベル信頼性（board level reliability）を高めることができる。
半導体ＰＯＰ装置２００は図４に示すように、さらに第２半田材２４０を有することができ、その第２半田材２４０は第２下層バンプ２１４を被覆し、半導体ＰＯＰ装置２００は第２半田材２４０を介して外部回路基板１０と接合している。また、メモリ容量や機能の拡充のため、半導体ＰＯＰ装置２００の上方に再び適当数量の第２半導体パッケージ２２０を随意に積層することが可能である。
（第２実施例）
本発明の第２実施例による半導体ＰＯＰ装置３００は、図５に示すように、第１半導体パッケージ３１０、第２半導体パッケージ３２０および複数の第１半田材３３０を有する。第１半導体パッケージ３１０は第１基板３１１、第１チップ３１２および複数の上層バンプ３１３を有し、それらの上層バンプ３１３と第１チップ３１２とは第１基板３１１の上表面３１１Ａに設置される。第２実施例において、第１チップ３１２はフリップチップ接合方式を用いて第１基板３１１に設置される。
第２半導体パッケージ３２０は、第２基板３２１、第２チップ３２２および複数の下層バンプ３２３を有し、それらの下層バンプ３２３は第２基板３２１の下表面３２１Ｂに設置され、第２チップ３２２は第２基板３２１の上表面３２１Ａに設置される。
第１半田材３３０は上層バンプ３１３群と下層バンプ３２３群とを接合させる。また、第２半導体パッケージ３２０は第１半導体パッケージ３１０の上に積層され、かつ下層バンプ３２３群を上層バンプ３１３群に照準させて、均等に半田付けがなされる。好ましくは、上層バンプ３１３群と下層バンプ３２３群との半田付けによる接合形状はＵ状の大きい開口になる。
第１半導体パッケージ３１０はさらに複数の下層バンプ３１４を有することができ、それらの下層バンプ３１４は第１基板３１１の下表面３１１Ｂに設置される。また、半導体ＰＯＰ装置３００はさらに下層バンプ３１４群の被覆用として第２半田材３４０を有する。
好ましくは、第２半導体パッケージ３２０は複数のダミーバンプ３２４を有することができ、それらのダミーバンプ３２４は、第２基板３２１の下表面３２１Ｂに設置され、かつ第１半導体パッケージ３１０の第１チップ３１２の上方に位置して熱放散の役割をしている。なお、ダミーバンプ３２４群は第１チップ３１２の背面に接触することができることによって、熱放散ができると共に微小間隔を保持することも可能である。
以上、本発明をその好適な実施例に基づいて説明したが、本発明の保護範囲は特許請求の範囲で限定されて、この保護範囲を基準として、本発明の精神と範囲内に触れるどの様な変更や修正も本発明の保護範囲に属する。
従来の半導体ＰＯＰ装置の断面図である。 本発明の第１実施例による半導体ＰＯＰ装置を示す断面図である。 本発明の第１実施例による半導体ＰＯＰ装置において、第１半導体パッケージと第２半導体パッケージとを半田接合する箇所の断面図である。 本発明の第１実施例による半導体ＰＯＰ装置において、複数の半導体パッケージのアセンブリにより外部回路基板と接合される状態を示す断面図である。 本発明の第２実施例による半導体ＰＯＰ装置を示す断面図である。
符号の説明
１０：外部回路基板、２００：半導体ＰＯＰ装置、２１０：第１半導体パッケージ、２１１：第１基板、２１１Ａ：上表面、２１１Ｂ：下表面、２１１Ｃ：第１スロット、２１２：第１チップ、２１２Ａ：第１ボンディングパッド、２１３：第１上層バンプ、２１４：第２下層バンプ、２１５：第１ボンディングワイヤ、２１６：第１封止体、２２０：第２半導体パッケージ、２２１：第２基板、２２１Ａ：上表面、２２１Ｂ：下表面、２２１Ｃ：第２スロット、２２２：第２チップ、２２２Ａ：第２ボンディングパッド、２２３：第１下層バンプ、２２４：第２上層バンプ、２２５：第２ボンディングワイヤ、２２６：第２封止体、２３０：半田材、２４０：第２半田材、３００：半導体ＰＯＰ装置、第１半導体パッケージ、３１１：第１基板、３１１Ａ：上表面、３１１Ｂ：下表面、３１２：第１チップ、３１３：上層バンプ、３１４：下層バンプ、３２０：第２半導体パッケージ、３２１：第２基板、３２１Ａ：上表面、３２１Ｂ：下表面、３２２：第２チップ、３２３：下層バンプ、３２４：ダミーバンプ、３３０：第１半田材、３４０：第２半田材

Claims (23)

  1. 第１基板、第１チップ及び複数の上層バンプを有し、前記上層バンプと前記第１チップとは前記第１基板の上表面に設置される第１半導体パッケージと、
    第２基板、第２チップ及び複数の下層バンプを有し、前記下層バンプは前記第２基板の下表面に設置され、前記第２チップは前記第２基板の上表面に設置される第２半導体パッケージと、
    前記上層バンプ群と前記下層バンプ群とを接合するよう使用され、かつ前記下層バンプ群を前記上層バンプ群に照準させて均等に半田付けすることに有利である複数の半田材と、
    を有することを特徴とする半導体ＰＯＰ装置。
  2. 前記第１半導体パッケージはさらに複数の第２下層バンプを有し、前記第２下層バンプは前記第１基板の下表面に設置されることを特徴とする請求項１に記載の半導体ＰＯＰ装置。
  3. 前記第２下層バンプの被覆用として第２半田材を有することを特徴とする請求項２に記載の半導体ＰＯＰ装置。
  4. 前記第２半導体パッケージは複数の第２上層バンプを有し、前記第２上層バンプは前記第２基板の上表面に設置されることを特徴とする請求項１に記載の半導体ＰＯＰ装置。
  5. 前記第１半導体パッケージはさらに複数の第１ボンディングワイヤを有し、前記第１基板は第１スロットを有し、前記第１ボンディングワイヤは前記第１スロットを通して前記第１チップと前記第１基板とを電気接続していることを特徴とする請求項１に記載の半導体ＰＯＰ装置。
  6. 前記第１半導体パッケージは第１封止体を有し、前記第１封止体は前記第１スロットに形成されて前記第１ボンディングワイヤ群を密封していることを特徴とする請求項５に記載の半導体ＰＯＰ装置。
  7. 前記第１封止体は前記第１チップを露出することを特徴とする請求項５に記載の半導体ＰＯＰ装置。
  8. 前記第２半導体パッケージは実質的に前記第１半導体パッケージと同様、複数の第２ボンディングワイヤと第２封止体とを有することを特徴とする請求項６及び７に記載の半導体ＰＯＰ装置。
  9. 前記下層バンプ群は前記上層バンプ群と同様なサイズおよび外形を持つことを特徴とする請求項１に記載の半導体ＰＯＰ装置。
  10. 前記下層バンプ群と前記上層バンプ群とは円錐台状もしくは円筒状であることを特徴とする請求項１に記載の半導体ＰＯＰ装置。
  11. 前記下層バンプ群と前記上層バンプ群とは銅柱であることを特徴とする請求項１に記載の半導体ＰＯＰ装置。
  12. 前記第２半導体パッケージは複数のダミーバンプを有し、前記ダミーバンプは前記第２基板の下表面に設置され、かつ前記第１半導体パッケージの前記第１チップの上方に位置して熱放散の役割をすることを特徴とする請求項１に記載の半導体ＰＯＰ装置。
  13. 前記ダミーバンプ群は前記第１チップの背面に接触していることを特徴とする請求項１２に記載の半導体ＰＯＰ装置。
  14. 前記半田材群はＨ状の半田付け断面を有することを特徴とする請求項１に記載の半導体ＰＯＰ装置。
  15. 前記半田材群は鉛フリー半田剤であることを特徴とする請求項１に記載の半導体ＰＯＰ装置。
  16. 基板、チップ、複数の下層バンプおよび複数の上層バンプを有し、前記下層バンプ群は前記基板の下表面に設置され、前記上層バンプ群と前記チップとは前記基板の上表面に設置され、前記上層バンプ群と前記下層バンプ群とは同様な半田接合形状と面積とを有し、相互に積層する複数の半導体パッケージを有することを特徴とする半導体ＰＯＰ装置。
  17. 前記上層バンプ群と前記下層バンプ群との半田付けによる接合形状はＵ状の大きい開口になることを特徴とする請求項１６に記載の半導体ＰＯＰ装置。
  18. 前記各半導体パッケージはさらに複数のボンディングワイヤを有し、前記基板はスロットを有し、前記ボンディングワイヤは前記スロットを通して前記チップと前記基板とを電気接続していることを特徴とする請求項１６に記載の半導体ＰＯＰ装置。
  19. 前記各半導体パッケージはさらに封止体を有し、前記封止体は前記スロットに形成されて前記ボンディングワイヤ群を密封していることを特徴とする請求項１８に記載の半導体ＰＯＰ装置。
  20. 前記各封止体は前記チップを露出することを特徴とする請求項１９に記載の半導体ＰＯＰ装置。
  21. 前記下層バンプ群と前記上層バンプ群とは円錐台状もしくは円筒状であることを特徴とする請求項１６に記載の半導体ＰＯＰ装置。
  22. 前記下層バンプ群と前記上層バンプ群とは銅柱であることを特徴とする請求項１６に記載の半導体ＰＯＰ装置。
  23. 前記各半導体パッケージは複数のダミーバンプを有し、前記ダミーバンプは熱放散のため基板の下表面に設置されることを特徴とする請求項１６に記載の半導体ＰＯＰ装置。
JP2007218122A 2007-08-24 2007-08-24 半導体ｐｏｐ装置 Expired - Fee Related JP4829853B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007218122A JP4829853B2 (ja) 2007-08-24 2007-08-24 半導体ｐｏｐ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007218122A JP4829853B2 (ja) 2007-08-24 2007-08-24 半導体ｐｏｐ装置

Publications (2)

Publication Number Publication Date
JP2009054684A true JP2009054684A (ja) 2009-03-12
JP4829853B2 JP4829853B2 (ja) 2011-12-07

Family

ID=40505528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007218122A Expired - Fee Related JP4829853B2 (ja) 2007-08-24 2007-08-24 半導体ｐｏｐ装置

Country Status (1)

Country Link
JP (1) JP4829853B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013042025A (ja) * 2011-08-18 2013-02-28 Fujitsu Semiconductor Ltd 半導体装置
JP2014529898A (ja) * 2011-08-23 2014-11-13 マーベル ワールド トレード リミテッド Ｉｃパッケージ内へのｄｒａｍ及びｓｏｃのパッケージング
JP2016032099A (ja) * 2014-07-29 2016-03-07 ダイ−チュン フＤｙｉ−Ｃｈｕｎｇ ＨＵ スタック型パッケージオンパッケージ・メモリデバイス
CN110797321A (zh) * 2018-08-01 2020-02-14 三星电子株式会社 半导体封装件

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211722A (ja) * 1994-01-26 1995-08-11 Toshiba Corp 半導体装置及び半導体装置実装構造体
JPH0817972A (ja) * 1994-06-27 1996-01-19 Nec Corp 部品の接続構造及びその製造方法
JPH10256315A (ja) * 1997-03-12 1998-09-25 Internatl Business Mach Corp <Ibm> 半導体チップ付着パッドおよび形成方法
JPH11297883A (ja) * 1998-04-13 1999-10-29 Sumitomo Metal Ind Ltd 積層可能な半導体装置とこれらの半導体装置モジュール
JP2004349390A (ja) * 2003-05-21 2004-12-09 Olympus Corp 半導体装置及びその製造方法
JP2005005358A (ja) * 2003-06-10 2005-01-06 Sharp Corp 半導体モジュールの積層基板間接続構造
JP2007141887A (ja) * 2005-11-14 2007-06-07 Sony Corp 半導体装置及びこれを用いたプリント配線板

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07211722A (ja) * 1994-01-26 1995-08-11 Toshiba Corp 半導体装置及び半導体装置実装構造体
JPH0817972A (ja) * 1994-06-27 1996-01-19 Nec Corp 部品の接続構造及びその製造方法
JPH10256315A (ja) * 1997-03-12 1998-09-25 Internatl Business Mach Corp <Ibm> 半導体チップ付着パッドおよび形成方法
JPH11297883A (ja) * 1998-04-13 1999-10-29 Sumitomo Metal Ind Ltd 積層可能な半導体装置とこれらの半導体装置モジュール
JP2004349390A (ja) * 2003-05-21 2004-12-09 Olympus Corp 半導体装置及びその製造方法
JP2005005358A (ja) * 2003-06-10 2005-01-06 Sharp Corp 半導体モジュールの積層基板間接続構造
JP2007141887A (ja) * 2005-11-14 2007-06-07 Sony Corp 半導体装置及びこれを用いたプリント配線板

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013042025A (ja) * 2011-08-18 2013-02-28 Fujitsu Semiconductor Ltd 半導体装置
JP2014529898A (ja) * 2011-08-23 2014-11-13 マーベル ワールド トレード リミテッド Ｉｃパッケージ内へのｄｒａｍ及びｓｏｃのパッケージング
JP2016032099A (ja) * 2014-07-29 2016-03-07 ダイ−チュン フＤｙｉ−Ｃｈｕｎｇ ＨＵ スタック型パッケージオンパッケージ・メモリデバイス
CN110797321A (zh) * 2018-08-01 2020-02-14 三星电子株式会社 半导体封装件
CN110797321B (zh) * 2018-08-01 2024-04-16 三星电子株式会社 半导体封装件

Also Published As

Publication number Publication date
JP4829853B2 (ja) 2011-12-07

Similar Documents

Publication Publication Date Title
US9613922B2 (en) Semiconductor device and manufacturing method thereof
US7619305B2 (en) Semiconductor package-on-package (POP) device avoiding crack at solder joints of micro contacts during package stacking
KR100459971B1 (ko) 반도체 장치 및 그 제조 방법, 제조 장치, 회로 기판 및전자기기
TWI724744B (zh) 半導體裝置及半導體裝置之製造方法
JP2008166439A (ja) 半導体装置およびその製造方法
US8008765B2 (en) Semiconductor package having adhesive layer and method of manufacturing the same
JP4965989B2 (ja) 電子部品内蔵基板および電子部品内蔵基板の製造方法
US20090091027A1 (en) Semiconductor package having restraining ring surfaces against soldering crack
JP4829853B2 (ja) 半導体ｐｏｐ装置
JP5058714B2 (ja) 半導体装置及びその製造方法
JP3847602B2 (ja) 積層型半導体装置及びその製造方法並びに半導体装置搭載マザーボード及び半導体装置搭載マザーボードの製造方法
JP2010073771A (ja) 半導体装置の実装構造
JP2008270303A (ja) 積層型半導体装置
JP2002026073A (ja) 半導体装置およびその製造方法
JPH11126852A (ja) 半導体装置、その製造方法及び導電性ボールの実装方法
US20210082854A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP2003037244A (ja) 半導体装置用テープキャリア及びそれを用いた半導体装置
TWI345293B (en) Semiconductor package-on-package (pop) device avoiding crack at solder joints of micro-contacts during semiconductor stacking
JP4117480B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP5297445B2 (ja) 半導体装置
CN117393534A (zh) 一种芯片封装结构及电子设备
TWM269571U (en) Multi-chip-on-film package and the flexible multi-layer wiring board for the same
JP2009099750A (ja) 半導体パッケージ
KR20110004111A (ko) 스택 패키지
JP2009200519A (ja) 半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100521

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110228

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110621

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20110628

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110819

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20110822

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20110826

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110916

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140922

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees