JP5119436B2 - 不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法 - Google Patents

不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法 Download PDF

Info

Publication number
JP5119436B2
JP5119436B2 JP2006355977A JP2006355977A JP5119436B2 JP 5119436 B2 JP5119436 B2 JP 5119436B2 JP 2006355977 A JP2006355977 A JP 2006355977A JP 2006355977 A JP2006355977 A JP 2006355977A JP 5119436 B2 JP5119436 B2 JP 5119436B2
Authority
JP
Japan
Prior art keywords
electrode
nonvolatile memory
transition metal
memory cell
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006355977A
Other languages
English (en)
Other versions
JP2008166591A (ja
Inventor
秀明 笠井
寛 中西
智弥 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osaka University NUC
Original Assignee
Osaka University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osaka University NUC filed Critical Osaka University NUC
Priority to JP2006355977A priority Critical patent/JP5119436B2/ja
Publication of JP2008166591A publication Critical patent/JP2008166591A/ja
Application granted granted Critical
Publication of JP5119436B2 publication Critical patent/JP5119436B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10Resistive cells; Technology aspects
    • G11C2213/19Memory cell comprising at least a nanowire and only two terminals
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/79Array wherein the access device being a transistor

Description

本発明は、不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法に関するものであって、特に、遷移金属内包カーボンナノチューブを用いた不揮発性メモリセルおよびその製造方法、該不揮発性メモリセルを用いた抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法に関するものである。
現在、主流に用いられているメモリとしては、DRAMやフラッシュメモリが挙げられる。上記DRAMは、揮発性メモリであり、電力を用いずに情報を記憶しておくことができない。一方、上記フラッシュメモリは、不揮発性メモリであるため、電力を用いずに情報を記憶しておくことができる。
近年、記録されたデータが電源オフの状態でも消えない不揮発性メモリは、デジタルカメラや携帯電話などのモバイル機器の発展に伴い、急激に需要が高まっている。ところが、上記フラッシュメモリは、情報の書き込み、読み出しの速度が遅いという問題がある。また、上記フラッシュメモリは、セルの微細化が不利であるという問題がある。さらに、書き換え回数に制限があり、耐久性の面でも問題がある。そこで、上記フラッシュメモリに代わる新たな不揮発性メモリの開発が進められている。そのような新たな不揮発性メモリの1つとして、抵抗可変型不揮発性メモリ(Resistive Random Access Memory、以下「ReRAM」ともいう)が注目されている。
ReRAMは、電圧パルスの印加によってメモリセルの抵抗層の抵抗値を可変に設定することにより情報を不揮発で書き込むことができ、かつ情報の非破壊読み出しを行うことができる不揮発性メモリである。ReRAMは、高集積性、および高速性を備え、消費電力を低減させることが可能な不揮発性メモリとして注目されている。現在、開発されているReRAMのほとんどは、酸化物の薄膜からなる酸化物層を電極で挟んだ構成を有している。上記酸化物層における酸化物としては、Pr0.7Ca0.3MnO(以下、「PCMO」ともいう)、Crドープ、SrZrO、SeTiO(以下、「STO」ともいう)、NiOなどが用いられている(特許文献1および特許文献2を参照)。
ところで、カーボンナノチューブは、独特な構成を有していることに加えて、興味深い特性を有していることから、近年、様々な分野への応用が期待されている材料である。例えば、カーボンナノチューブの用途として、電界効果トランジスタへの応用が試みられている(非特許文献1を参照)。このような状況下において、カーボンナノチューブが有する物性を詳細に解析する研究が盛んに行われている。このような研究例としては、例えば、非特許文献2〜非特許文献4を挙げることができる。
非特許文献2および非特許文献3には、鉄を内包する単層カーボンナノチューブ(以下、「Fe内包SWCNT」ともいう)について、電圧を印加していない状態での磁気特性および電気特性をコンピュータシミュレーションで解析した結果が記載されている。具体的には、Fe内包(3,3)SWCNTおよびFe内包(5,0)SWCNTは、スピン分極されておらず、半導体状態となることが記載されている(表1を参照)。一方、より半径の大きなFe内包(4,4)SWCNT、Fe内包(5,5)SWCNT、Fe内包(6,6)SWCNT、およびFe内包(6,0)SWCNTは強磁性金属状態であり、磁気モーメントを示すことが記載されている(表1を参照)。
Figure 0005119436
また、非特許文献4には、ニッケル表面上でのFe内包SWCNTの構造が記載されている。具体的には、Fe内包SWCNTをニッケル表面の近傍に配置すると、SWCNTの構造が、チューブ構造からアーチ構造に変換されることが記載されている。
米国特許第6204139号(2001年3月20日登録) 特表2002−537627号公報(平成14(2002)年11月5日公表) J. Appenzeller et al., Microelectronic Engineering 64 (2002) 391-397. M. M. Rahman et al., J. Phys. Condens. Matter 16 (2004) S5755. M. Kisaku et al., Jpn. J. Appl. Phys. 44 (2005) 882. M. David et al., Jpn. J. Appl. Phys. 45 (2006) 2869.
現在、ReRAMに用いられている酸化物には、様々な問題がある。具体的には、PCMO、Crをドープした(Ba,Sr)TiO、CrをドープしたSrZrO、およびSTOは、多元系酸化物であり、結晶構造が複雑である。そのため、結晶性を制御することが難しい上、同質の結晶を再現よく作製することが困難であるという問題がある。さらに、半導体基板に用いられるシリコンのCMOSプロセスとの整合性が悪く、量産には不向きであるという問題がある。
また、NiOは、2元系酸化物であり、NaCl型結晶構造を有する。このようなNiOは、電圧を印加する前の抵抗と印加した後の抵抗との抵抗比は大きいが、応答速度が低い。そのため、高速のReRAMにおいて実用化するには不向きであるという問題がある。
そのため、現在、ReRAMの開発においては、ReRAMに用いる好適な物質の探索が行われているが、試行錯誤的であり、未だ決定的な物質は得られていない。さらに、ReRAMのON/OFF時の抵抗比の発生メカニズムそのものの解明が十分になされていないため、最適な物質材料、およびデバイス構造を科学的に見出すことができていないのが現状である。
本発明は、上記問題点に鑑みなされたものであって、その目的は、電圧を印加する前の抵抗と印加した後の抵抗との抵抗比が大きいことに加えて、高速応答性を示す不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法を提供することにある。
本発明者らは、上記課題に鑑み、本発明者らが提唱しているCMD(Computational Materials Design)(計算機マテリアルデザイン入門(笠井秀明他編、大阪大学出版会、2005年10月20日発行)を参照)を用いて第一原理計算を実行してReRAMのメカニズムを解明し、さらに鋭意検討した結果、Mnを内包させた単層カーボンナノチューブは、電圧印加によりモット転移が誘起されうることを発見した。この知見に基づき、本発明者らは、該カーボンナノチューブによれば、高い抵抗比をもちながら、微細化が可能かつ高速応答が可能な不揮発性メモリセル構造を実現できることを独自に見出し、本発明を完成させるに至った。すなわち、本発明は、以下の発明を包含する。
(1)遷移金属または遷移金属を含む合金を内包するカーボンナノチューブからなる抵抗層と、該抵抗層を介して接続された第1電極および第2電極と、を備え、上記第1電極と第2電極との間に電流または電圧を印加することで、上記抵抗層の抵抗が変化し、該電流または電圧の印加を停止後、上記抵抗が変化した状態が保持されることを特徴とする不揮発性メモリセル。
(2)上記遷移金属は、MnまたはFeであることを特徴とする(1)に記載の不揮発性メモリセル。
(3)上記カーボンナノチューブは、(3,3)単層カーボンナノチューブまたは(5,0)単層カーボンナノチューブであることを特徴とする(2)に記載の不揮発性メモリセル。
(4)上記第1電極および第2電極は、金属電極であることを特徴とする(1)〜(3)のいずれかに記載の不揮発性メモリセル。
(5)上記第1電極および第2電極は、それぞれ独立して、Al、Ni、Co、Fe、CuおよびAuからなる群より選択される少なくとも1つの金属を含有する金属電極であることを特徴とする(1)〜(3)のいずれかに記載の不揮発性メモリセル。
(6)上記第1電極と第2電極との間にビアホールまたはコンタクトホールが形成されており、該ビアホールまたはコンタクトホールの内部に、上記抵抗層が配置されていることを特徴とする(1)〜(5)のいずれかに記載の不揮発性メモリセル。
(7)上記第1電極および第2電極のそれぞれは、上記第1電極および第2電極のそれぞれが上記の遷移金属または遷移金属を含む合金を内包するカーボンナノチューブの炭素部分と接触し、反応することによって、上記抵抗層と接続されることを特徴とする(1)〜(5)のいずれかに記載の不揮発性メモリセル。
(8)(1)〜(7)のいずれかに記載の不揮発性メモリセルを、スイッチング素子と電気的に接続することにより構成されることを特徴とする抵抗可変型不揮発性メモリ装置。
(9)上記第1電極上に絶縁膜層に設け、該絶縁膜層にビアホールまたはコンタクトホールを形成させ、該ビアホールまたはコンタクトホールの内部で、遷移金属または遷移金属を含む合金を内包するカーボンナノチューブを成長させることによって、上記抵抗層を形成させることを特徴とする不揮発性メモリセルの製造方法。
(10)第1電極および第2電極と、遷移金属または遷移金属を含む合金を内包する単層カーボンナノチューブとを接触させることによって、上記第1電極および第2電極と、上記遷移金属または遷移金属を含む合金とを触媒とする反応を誘起し、該反応により、上記第1電極および第2電極と上記カーボンナノチューブと接続させることを特徴とする不揮発性メモリセルの製造方法。
(11)抵抗層と、該抵抗層を介して接続された第1電極および第2電極とを備える不揮発性メモリセルの設計方法であって、上記第1電極、第2電極、および抵抗層の材料を選択する工程と、上記選択された材料を用いて構成される不揮発性メモリセルについて、密度汎関数理論に基づく第一原理計算により、状態密度およびバンド構造のうち、少なくとも一方を計算する工程と、該状態密度およびバンド構造のうち、少なくとも一方を用いて、バンドギャップの有無を検出する工程と、を含むことを特徴とする不揮発性メモリセルの設計方法。
(12)抵抗層と、該抵抗層を介して接続された第1電極および第2電極とを備える不揮発性メモリセルの設計方法であって、上記抵抗層は、遷移金属または遷移金属を含む合金を内包するカーボンナノチューブからなり、遷移金属群および遷移金属群の合金からなる群より少なくとも1つの遷移金属または遷移金属を含む合金を選択する工程と、カーボンナノチューブのカイラル指数を選択する工程と、上記選択された遷移金属または遷移金属を含む合金を、上記選択されたカーボンナノチューブに内包させた、遷移金属または遷移金属を含む合金を内包するカーボンナノチューブについて、密度汎関数理論に基づく第一原理計算により、状態密度およびバンド構造のうち、少なくとも一方を計算する工程と、該状態密度およびバンド構造のうち、少なくとも一方を用いて、バンドギャップの有無を検出する工程と、を含むことを特徴とする不揮発性メモリセルの設計方法。
本発明にかかる不揮発性メモリセルは、遷移金属または遷移金属を含む合金を内包させたカーボンナノチューブを抵抗層として有し、該抵抗層が第1電極および第2電極と接続されている。そのため、該抵抗層と電極との界面では、電子移動がスムーズに行われる。また、上記遷移金属または遷移金属を含む合金は、電圧または電流の印加により金属−絶縁体転移(モット転移)が誘起され、抵抗が大きく変化する。また、この抵抗が変化した状態は、電圧または電流の印加を停止した後でも、保持される。それゆえ、本発明にかかる不揮発性メモリセルは、電圧印加前の抵抗と印加後の抵抗との抵抗比が大きい上に、微細化が可能で高速応答できるという効果を奏する。
本発明の一実施形態について以下説明するが、ここでは、まず、本発明の基礎となる、本発明者らが独自に見出した知見について説明し、その後、本発明にかかる不揮発性メモリセルおよびそれを用いた抵抗可変型不揮発性メモリ装置の一実施形態について、詳細に説明することにする。
<1.本発明の背景として、本発明者らが独自に見出した知見>
(1−1)Fe内包カーボンナノチューブの電気特性および磁気特性
密度汎関数理論に基づく第一原理計算により、構造的に安定な、Feを内包する単層カーボンナノチューブ(以下、「Fe内包SWCNT」ともいう)の電気特性および磁気特性について解析した。その結果、Fe内包(3,3)SWCNTおよびFe内包(5,0)SWCNTは、スピン分極されておらず、半導体的であることが分かった。一方、より大きな半径を有するFe内包(4,4)SWCNT、(5,5)SWCNT、(6,6)SWCNT、および(6,0)SWCNTは、金属的であり、磁気モーメントを示すことが分かった。ここで、Fe内包(3,3)SWCNT、Fe内包(5,0)SWCNTおよびFe内包(4,4)SWCNTの電気特性および磁気特性について、計算されたバンド構造、局所状態密度、および電荷密度分布に基づき、より詳細に説明する。
なお、本明細書において、”X内包(m,n)SWCNT” (Xは遷移金属元素を表す)なる記載は、カイラル指数が(m,n)であるSWCNTにXが内包された構造のSWCNTを意味するものである。カイラル指数が(m,n)であるSWCNTにおいて、m=nである場合、該SWCNTは、アームチェア(armchair、肘掛け椅子)型SWCNTとなる。n=0である場合、該SWCNTは、ジグザグ(zigzag)型SWCNTとなる。m,nがそれ以外の場合、該SWCNTは、カイラル型SWCNTとなる。
また、本明細書において、「絶縁体的」なる用語は、絶縁体や誘電体と置き換え可能に用いられるものであって、電気が極めて流れにくいことを意味するものである。また、ここでいう「金属的」なる用語は、導体、または金属と置き換え可能に用いられるものであって、電気が極めて流れやすいこと、電気伝導率が比較的大きいことを意味するものである。さらに、「半導体的」なる用語は、半導体と置き換え可能に用いられるものであって、金属と絶縁体との中間の電気伝導率をもつことを意味するものである。
まず、ここで、遷移金属内包SWCNTの電気特性および磁気特性を評価するために行った密度汎関数理論に基づく第一原理計算について説明する。
計算には平面波を基底関数にとり、擬ポテンシャルを用いた第一原理計算コードDACAPOを用いて、交換相関エネルギーを一般化密度勾配近似(Generaleized Gradient Approximation:GGA)で取り扱った(B. Hammer, L.B. Hansen and J.K. Norskov, Phys. Rev. B 59 (1999) 7413)。その際の平面波のカットオフエネルギーは35Ryとし、ブリルアンゾーンのサンプリングkポイントはナノチューブの軸方向に51点とした。Fe原子の初期磁気モーメントを2.4μとした。アームチェア型SWCNTである、Fe内包(3,3)SWCNT、Fe内包(4,4)SWCNT、Fe内包(5,5)SWCNT、Fe内包(6,6)SWCNTについては、ナノチューブの軸方向に4.28Åの周期境界条件を持つスーパーセル内にFe原子1個、C原子をそれぞれ12、16、20、24個とった。また、ジグザグ型SWCNTである、Fe内包(5,0)SWCNT、Fe内包(6,0)SWCNTについては、ナノチューブの軸方向に4.25Åの周期境界条件を持つスーパーセル内にFe原子2個、C原子をそれぞれ20、24個とった。ナノチューブとナノチューブとの相互作用がないように、ナノチューブ間に10Åの真空層を挟んで計算した。計算は、原子にかかる力の合計が0.05eV/Å以下になるまで、全原子について構造最適化を行った。
(A)Fe内包(3,3)SWCNT
Fe内包(3,3)SWCNT(図1(a)および(b)を参照)について、上記の方法で、密度汎関数理論に基づく第一原理計算を行った。
最適化後の安定したFe内包(3,3)SWCNTの構造では、Fe原子と、それに最も近接するC原子との距離は、1.91Åであった。初期状態を、強磁性状態および反強磁性状態(なお、ここでの計算では、前記計算方法において、スーパーセルを軸方向にて倍にし、原子数も倍にした)とした。Feナノワイヤーのいずれの計算結果においても、Fe原子およびC原子は、いずれもスピン分極を有しなかった。また、図2に示すように、Fe内包(3,3)SWCNTの安定したエネルギーバンド構造は、0.88eVのバンドギャップを有していた。つまり、Fe内包(3,3)SWCNTの安定した構造は、スピン分極されておらず、0.88eVのバンドギャップを有する半導体であることが分かった。このことは、Fe原子とC原子との結合状態によって説明することができる。Fe原子とそれに最も近接するC原子との間の電子の電荷密度は、0.6〜0.8(electron/Å)である。Fe原子とC原子との間に、共有結合が形成されると考えられる。このとき、C原子はsp様軌道を形成する。結果として、Fe内包(3,3)SWCNTは半導体となる。そして、Fe原子の磁気モーメントは、消失する。
また、Fe内包(3,3)SWCNTについて、密度汎関数理論に基づく第一原理計算により、状態密度を計算した。その結果、図示しないが、禁止帯(エネルギーギャップ中)に、フェルミ準位が存在した。つまり、状態密度の計算結果からも、Fe内包(3,3)SWCNTは、半導体的であることが分かった。このような状態密度をもつFe内包(3,3)SWCNTは、一旦、負の電圧を印加し、価電子帯の電子の一部を抜き取ることにより、金属的となる。この金属的となった状態に、正の電圧を印加すると、絶縁体的に転移し、さらに、高い電圧を印加すると再び、金属的になる。
(B)Fe内包(5,0)SWCNT
Fe内包(5,0)SWCNT(図3(a)および(b)を参照)について、上記の方法で、密度汎関数理論に基づく第一原理計算を行った。
最適化されたFe内包(5,0)SWCNTの安定した構造では、Fe原子とそれに最も近接する4個のC原子との間の距離は、1.94Åであった。また、Fe原子の磁気モーメントは消失していた。また、図4に示すように、Fe内包(5,0)SWCNTのエネルギーバンド構造は、0.53eVのバンドギャップを有していた。つまり、Fe内包(5,0)SWCNTの安定した構造は、スピン分極されておらず、0.53eVのバンドギャップを有する半導体であることが分かった。
このように、Fe内包(3,3)SWCNTおよびFe内包(5,0)SWCNTが半導体であることは、Fe原子とC原子との結合状態によって説明することができる。Fe内包(3,3)SWCNTおよびFe内包(5,0)SWCNTの両方において、Fe原子とC原子との間の電子の電荷密度は、0.6〜0.8(electron/Å)であった。Fe内包(3,3)SWCNTおよびFe内包(5,0)SWCNTについて、Fe原子のd軌道の局所状態密度プロット、Fe原子に最も近接するC原子のs軌道およびp軌道の局所状態密度プロットから、Fe原子のd軌道とFe原子に近接するC原子のs軌道およびp軌道との間には、オーバーラップがあることが分かった。このことは、Fe原子のd軌道と、C原子のsおよびp軌道とが強く混成し、C原子のsp様軌道を形成することを示している。その結果として、Fe内包(3,3)SWCNTおよびFe内包(5,0)SWCNTは、半導体となり、Feナノワイヤーの磁気モーメントは、消失する。
また、Fe内包(5,0)SWCNTについて、密度汎関数理論に基づく第一原理計算により、状態密度を計算した。その結果、図示しないが、禁止帯(エネルギーギャップ)中に、フェルミ準位が存在した。つまり、状態密度の計算結果からも、Fe内包(5,0)SWCNTは、半導体的であることが分かった。このような状態密度をもつFe内包(5,0)SWCNTは、一旦、正の電圧を印加し、価電子帯の電子の一部を抜き取ることにより、金属的となる。この金属的となった状態に、負の電圧を印加すると、絶縁体的に転移し、さらに、負に高い電圧を印加すると再び、金属的になる。
(3,3)SWCNTおよび(5,0)SWCNTは、本来、金属的である。したがって、上記の結果は、ナノチューブ内のFeは、小さい半径(約4Å)を有する金属的なSWCNTを半導体的なSWCNTに変換できることを示している。
(C)Fe内包(4,4)SWCNT
Fe内包(4,4)SWCNT(図5(a)および(b)を参照)について、上記の方法で、密度汎関数理論に基づく第一原理計算を行った。
最適化後のFe内包(4,4)SWCNTの安定した構造では、Fe原子とそれに近接するC原子との距離は、2.09Åであった。また、磁気モーメントは、2.6μ/Fe原子であった。また、図6に示すように、Fe内包(4,4)SWCNTのエネルギーバンド構造は、バンドギャップを有していなかった。つまり、Fe内包(4,4)SWCNTはの安定した構造は、スピン分極されており、バンドギャップを有しない金属であることが分かった。
Fe内包(4,4)SWCNTについて、Fe原子のd軌道の局所状態密度プロット、Fe原子に最も近接するC原子のs軌道およびp軌道の局所状態密度プロットから、Fe原子のd軌道と、C原子のs軌道およびp軌道との間にはオーバーラップがないことが分かった。つまり、Feのd軌道は、C原子のs軌道およびp軌道とは混成せず、フェルミ準位近傍の主要バンドは、本来の(4,4)SWCNTのものである。また、Fe内包(4,4)SWCNTの場合、Fe原子とC原子との間の電子の電荷密度が、0.4〜0.6(electron/Å)であった。これは、Fe内包(3,3)SWCNTおよびFe内包(5,0)SWCNTの場合よりも低い。つまり、Fe内包(3,3)SWCNTおよびFe内包(5,0)SWCNTとは異なり、Fe内包(4,4)SWCNTでは、Fe原子とC原子との間で、強い共有結合は形成されないことが分かった。このため、Fe内包(4,4)SWCNTでは、内部にあるFeナノワイヤーがないときの本来の特性が保持される。その結果、このハイブリッド構造が大きな磁気モーメントを有する強磁性金属となる。
(1−2)他の遷移金属内包単層カーボンナノチューブの電気特性および磁気特性
密度汎関数理論に基づく第一原理計算により、Mn内包単層カーボンナノチューブ(以下、「Mn内包SWCNT」ともいう)、Cr内包単層カーボンナノチューブ(以下、「Cr内包SWCNT」ともいう)、V内包単層カーボンナノチューブ(以下、「V内包SWCNT」ともいう)、Ti内包単層カーボンナノチューブ(以下、「Ti内包SWCNT」ともいう)の電気特性および磁気特性について解析した。その結果、Mn内包(3,3)SWCNTは、金属的であり、電圧印加により、絶縁体的となり、さらに高い電圧の印加により再び、金属的となる性質を有することが分かった。一方、Cr内包(3,3)SWCNT、V内包(3,3)SWCNT、およびTi内包(3,3)SWCNTは、いずれも、電圧の印加の有無に関わらず、常に金属的であることが分かった。ここで、Mn内包(3,3)SWCNT、Cr内包(3,3)SWCNT、V内包(3,3)SWCNT、およびTi内包(3,3)SWCNTの電気特性および磁気特性について、計算されたバンド構造、および状態密度に基づき、より詳細に説明する。
なお、密度汎関数理論に基づく第一原理計算は、(1−1)に記載した方法と同様の方法にて行った。
(A)Mn内包(3,3)SWCNT
Mn内包(3,3)SWCNTについて、密度汎関数理論に基づく第一原理計算により計算した。
最適化後の安定したMn内包(3,3)SWCNTの構造では、Mn原子と、それに近接するC原子との距離は、1.95Åであった。また、磁気モーメントは、0μ/Mn原子であった。また、図7に示すように、Mn内包(3,3)SWCNTのエネルギーバンド構造は、フェルミ準位にはバンドギャップを有していなかった。つまり、Mn内包(3,3)SWCNTの安定した構造は、スピン分極されておらず、フェルミ準位にはバンドギャップを有しない金属であることが分かった。
さらに、Mn内包(3,3)SWCNTについて、状態密度を計算した。その結果、図8に示すように、価電子帯にフェルミ準位があり、価電子帯と導電帯の間には、禁止帯(エネルギーギャップ)が存在した。つまり、Mn内包(3,3)SWCNTは、電圧または電流の印加により金属的から、絶縁体的に転移し、さらに、高い電圧または電流の印加により再び金属的になる性質を有することが分かった。この場合は、印加電圧は一極性で制御が可能となるため、メモリ回路の構造設計が容易となる。なお、図8において、E=0は、フェルミ準位を示し、フェルミ準位以下の黒く塗りつぶされた価電子帯は、価電子で満たされていることを示す。
(B)Cr内包(3,3)SWCNT
Cr内包(3,3)SWCNTについて、密度汎関数理論に基づく第一原理計算により、バンド構造および状態密度を計算した。
最適化後の安定したCr内包(3,3)SWCNTの構造では、Cr原子と、それに最も近接するC原子との距離は、2.06Åであった。また、磁気モーメントは、0μ/Cr原子であった。また、図9に示すように、Cr内包(3,3)SWCNTのエネルギーバンド構造は、バンドギャップを有していなかった。つまり、Cr内包(3,3)SWCNTの安定した構造は、スピン分極されておらず、バンドギャップを有しない金属であることが分かった。
さらに、図10に示すように、全エネルギー領域でエネルギーギャップは存在しなかった。つまり、Cr内包(3,3)SWCNTは、電圧または電流の印加の有無に関わらず、常に、金属的であることが分かった。なお、図10において、E=0は、フェルミ準位を示し、フェルミ準位以下の黒く塗りつぶされた価電子帯は、価電子で満たされていることを示す。
(C)V内包(3,3)SWCNT
V内包(3,3)SWCNTについて、密度汎関数理論に基づく第一原理計算により、バンド構造および状態密度を計算した。
最適化後の安定したV内包(3,3)SWCNTの構造では、V原子と、それに近接するC原子との距離は、2.17Åであった。また、磁気モーメントは、0μ/V原子であった。また、図11に示すように、V内包(3,3)SWCNTのエネルギーバンド構造は、フェルミ準位にバンドギャップを有していなかった。つまり、V内包(3,3)SWCNTの安定した構造は、スピン分極されておらず、バンドギャップを有しない金属であることが分かった。
さらに、図12に示すように、全てのエネルギー領域に状態が存在し、エネルギーギャップは存在しなかった。つまり、V内包(3,3)SWCNTは、電圧または電流の印加の有無に関わらず、金属的であることが分かった。なお、図12において、E=0は、フェルミ準位を示し、フェルミ準位以下の黒く塗りつぶされた価電子帯は、価電子で満たされていることを示す。
(D)Ti内包(3,3)SWCNT
Ti内包(3,3)SWCNTについて、密度汎関数理論に基づく第一原理計算により、バンド構造および状態密度を計算した。
最適化後の安定したTi内包(3,3)SWCNTの構造では、Ti原子と、それに近接するC原子との距離は、2.20Åであった。また、磁気モーメントは、0μ/Ti原子であった。また、図13に示すように、Ti内包(3,3)SWCNTのエネルギーバンド構造は、フェルミ準位にバンドギャップを有していなかった。つまり、Ti内包(3,3)SWCNTの安定した構造は、スピン分極されておらず、バンドギャップを有しない金属であることが分かった。
さらに、図14に示すように、全エネルギー領域でエネルギーギャップは存在しなかった。つまり、Ti内包(3,3)SWCNTは、電圧または電流の印加の有無に関わらず、常に、金属的であることが分かった。なお、図14において、E=0は、フェルミ準位を示し、フェルミ準位以下の黒く塗りつぶされた価電子帯は、価電子で満たされていることを示す。
(1−3)ニッケル表面上におけるFe内包カーボンナノチューブの構造
Ni(111)上の(3,3)SWCNTおよびNi(111)上のFe内包(3,3)SWCNTの安定構造および磁気特性を、密度汎関数理論に基づく第一原理計算により計算した。
ここで、Ni(111)上Fe内包(3,3)SWCNTの安定構造および磁気特性を評価するために行った密度汎関数理論に基づく第一原理計算について説明する。
Ni(111)表面をNi3原子層で表し、その上にFe内包(3,3)SWCNTを配置したスラブ模型を用いて、計算を行った。スーパーセル内にC原子12個、Fe原子1個、Ni原子12個を含む。計算には平面波を基底関数にとり、擬ポテンシャルを用いた第一原理計算コードDACAPOを用いて、交換相関エネルギーを一般化密度勾配近似(Generalized Gradient Approximation:GGA)で取り扱った(B. Hammer, L.B. Hansen and J.K. Norskov, Phys. Rev. B 59 (1999) 7413)。その際の平面波のカットオフエネルギーは35Ryとし、2次元ブリルアンゾーン内のサンプリングkポイントは16点とし、カーボンナノチューブおよびNi表面第2層までを構造最適化し、スピン偏極GGA計算を行った。SWCNT内でのFeの位置を、(I)Ni表面とは反対側のチューブ壁内側にFeが吸着している場合(以下、「状態(I)」ともいう)、(II)Ni表面側のチューブ壁内側にFeが吸着している場合(以下、「状態(II)ともいう」)について計算を行った。
最適化前のNi(111)上におけるFe内包(3,3)SWCNTの構造を図15(a)および図16(a)に示す。また、最適化後のNi(111)上におけるFe内包(3,3)SWCNTの安定した構造を図15(b)および図16(b)に示す。なお、図15(a)および(b)は、状態(I)のNi(111)上におけるFe内包(3,3)SWCNTの構造を示す。一方、図16(a)および(b)は、状態(II)のNi(111)上におけるFe内包(3,3)SWCNTの構造を示す。
Ni(111)上にFe内包(3,3)SWCNTを配置する前と、配置した後とでは、Feが結合する位置によって、内包(3,3)SWCNTの構造に大きな変化が見られた(図15(a)および(b)、図16(a)および(b)を参照)。図15(b)に示すように、状態(I)では、Fe−C間の距離は、1.92Åであった。これは、Fe内包(3,3)SWCNTが単独で存在する場合のFe−C間距離(1.91Å)とほとんど同じであった。このことは、(3,3)SWCNTがNi(111)に結合してもFe−C間の結合状態には変化がないことを示している。
一方、図16(b)に示すように、状態(II)では、(3,3)SWCNTは、チューブ壁が開きアーチ状構造に変形し、Fe−C間の最短距離は、2.08Åとなった。これは、状態(I)(図15(b))のFe−C間距離よりも0.16Å長かった。さらに、図16(b)に示すように、Ni表面構造は、わずかにうねり、Fe−Ni間の最短距離は、2.35Åとなった。しかし、2層目のNi原子の位置には大きな変化はなかった。
また、状態(I)では、Fe原子とC原子との間の電荷密度は、0.6(electron/Å)で、Fe−Cの共有結合は強いため、Feは、磁気モーメントを有さなかった。一方、状態(II)では、Fe原子とC原子との間の電荷密度は、約0.4(electron/Å)であった。また、その結合は状態(I)より弱かった。その結果、SWCNTは、大きな磁気モーメント(2.5μ/Fe原子)を有し、強磁性金属となった。
また、状態(II)の系の全エネルギーは、状態(I)よりも、3.8eV低かった。つまり、状態(II)のほうがエネルギー的に安定になり、カーボンナノアーチが形成される。
次に、カーボンナノアーチが形成される前後での、系の全エネルギーを比較した。その結果、カーボンナノアーチの形成後のほうが、4.1eV低かった。つまり、カーボンナノアーチは、エネルギー的に安定である。さらに、Ni−C結合は、カーボンナノアーチが形成されると、より強くなる。
このように、Ni(111)上にFe内包(3,3)SWCNTを配置すると、カーボンナノアーチが形成される。そのメカニズムをまとめると、以下の通りである。図16(b)に示すように、Ni原子およびFe原子に結合するC原子は、別の2個のC原子にも結合する。つまり、中心にC原子をもつ四面体構造を形成し、sp様軌道が形成される。これにより、もともとC−C結合に寄与した電子は、Fe−C結合およびNi−C結合に移り、C−C結合が崩壊する。その結果強化されたNi−C結合は、Ni表面でうねりを生じ、最終的に、図16(b)に示すように、FeワイヤーおよびNi表面がC−C結合を崩壊させる触媒となって、アーチ状構造が形成される。
このように、本発明者らは、上記(1−1)〜(1−3)の知見に基づき、遷移金属または遷移金属を含む合金を内包するカーボンナノチューブを抵抗層に用いれば、印加電圧に応じて高い抵抗比をもちながら、微細化が可能で高速応答が可能な不揮発性メモリセル構造を実現できることを独自に見出し、本発明を完成させるに至ったのである。以下、本発明にかかる不揮発性メモリセルおよびそれを用いた抵抗可変型不揮発性メモリ装置の一実施形態について、図17〜図19に基づき、詳細に説明する。
<2.本発明にかかる不揮発性メモリセル>
本実施形態にかかる不揮発性メモリセル1は、図17および図18に示すように、電極10(第1電極)、電極20(第2電極)、および抵抗層30を備えている。上記抵抗層30は、上記電極10と電極20との両方に接しており、両電極(電極10および電極20)の間に配置された構造をしている。以下、各構成部材について説明する。
(2−1.電極)
上記電極10および電極20は、種々の材料によって形成することができる。具体的には、金属電極を用いることができる。より具体的には、例えば、W、Ir、Pt、Ru、Rh、Pd、Ti、Ta、Au、Cr、Ni、CuおよびAlからなる群より選ばれた少なくとも1種(単体金属または合金)を含有する金属電極を挙げることができる。
さらに、上記電極10および電極20は、単層構造であってもよいし、微細半導体デバイスで用いられているバリアメタルを含む多層構造であってもよい。上記バリアメタルとしては、例えば、Ti/TiNや、Ta/TaNを挙げることができる。また、上記電極10と電極20とは、同一であることが好ましいが、同一でなくてもよい。
また、上記電極10および電極20の膜厚は、特に限定されるものではないが、一般的には、10nm〜500nmとすることが好ましい。
図17および図18には図示していないが、電極10および電極20は、基板上に形成されてもよい。この基板は、具体的には、シリコン基板、ポリシリコン基板、SOI(Silicon on Insulator)基板、SiC(Silicon carbide)基板、ガラス基板、プラスチック基板等を用いることができる。中でも、現状のLSI技術と整合し、また、安価で大口径のものも容易に得られることから、単結晶のシリコン基板を用いることが好ましい。なお、本発明において、上記基板は必須の構成ではない。
(2−2.抵抗層)
抵抗層30は、遷移金属または遷移金属を含む合金を内包するカーボンナノチューブ(以下、「遷移金属内包CNT」ともいう)からなる。なお、本明細書において、遷移金属内包CNTとは、単一の遷移金属または遷移金属を含む合金を内包するCNTに加えて、複数種の遷移金属または遷移金属を含む合金を内包するCNTをも含むものである。
上記遷移金属内包CNTは、特に限定されるものではなく、電圧または電流を印加することによって、金属的から絶縁体的への転移(モット転移)が誘起され、さらに高い電圧または電流を印加すると、モット転移が壊され、再び、金属的となるものであればよい。このような遷移金属内包CNTを抵抗層30として用いることにより、電圧または電流の印加によって誘起される金属−絶縁体転移(モット転移)により、抵抗層30の抵抗が大きく変化する。それゆえ、不揮発性メモリセル1は、電圧印加前の抵抗と印加後の抵抗との抵抗比が大きい上に、微細化が可能で高速応答ができる。
遷移金属内包CNTが上記特性を有するか否かは、用いる遷移金属または遷移金属を含む合金と、CNTのカイラル指数との組み合わせによって決定される。したがって、上記特性を有する遷移金属内包CNTとなるように、用いる遷移金属または遷移金属を含む合金に対して、適切なカイラル指数を有するCNTを選択すればよい。逆に、用いるCNTのカイラル指数に対して、適切な遷移金属または遷移金属を含む合金を選択してもよい。
また、抵抗層30に用いる遷移金属内包CNTを製造する方法は特に限定されるものではない。例えば、該遷移金属内包CNTに内包される遷移金属または遷移金属を含む合金を触媒金属として、プラズマCVD法によりCNTを成長させることにより、該CNT内に触媒金属である遷移金属を内包させることができる。また、詳細は後述するが、不揮発性メモリセル1の製造過程で、抵抗層30となる遷移金属内包CNTを形成させることも可能である。さらに、CNTに、アトミック注入等により、遷移金属を該CNT内に注入することにより製造することもできる。
不揮発性メモリセル1において、電極10または電極20と接続される遷移金属内包CNTの数は特に限定されないが、複数の遷移金属内包CNTを用いることが好ましい。このような構成によれば、接続歩留まりを極めて大きく向上させることができる。
また、電極10および電極20と抵抗層30、すなわち、遷移金属内包CNTとを接続する方法は特に限定されるものではない。例えば、表面に触媒金属の層が設けられた電極10または電極20上に遷移金属内包CNTを形成、もしくは設置させることで、電極10または電極20と抵抗層30とを接続することができる。この場合、上記触媒金属としては、上記遷移金属内包CNTに内包される遷移金属または遷移金属を含む合金を用いることが好ましい。このような接続方法によれば、不揮発性メモリセル1の製造過程で遷移金属内包CNTを製造できると共に、上記電極10または電極20に、遷移金属内包CNTを安定かつ容易に接続することができる。
また、遷移金属内包CNTの横断面上に、電極10または電極20を形成することにより、電極10または電極20と抵抗層30とが接続することもできる。
さらに、遷移金属内包CNTに内包される遷移金属または遷移金属を含む合金と、電極10および電極20とを直接、接続することによって、電極10および電極20と抵抗層30とを接続することができる。この場合、電極10および電極20として、炭素原子との結合よりも、遷移金属内包CNTに内包される遷移金属または遷移金属を含む合金との結合のほうが強い金属電極を用いることが好ましい。具体的には、例えば、抵抗層30として、Fe内包(3,3)SWCNT、Fe内包(5,0)SWCNTまたはMn内包(3,3)SWCNTを用いる場合、NiまたはCuを含有する金属電極を用いることが好ましい。このような金属電極を用いることにより、該金属電極上に、後述する抵抗層30の遷移金属を内包するカーボンナノチューブを配置した場合、カーボンナノチューブが電極上でアーチ状に変形し、該カーボンナノチューブに内包される遷移金属と、上記金属電極とが直接、接続される。それゆえ、電極10および電極20と、抵抗層30との間での電子移動をスムーズに行うことができる。
上記抵抗層30の層厚は、特に限定されるものではないが、一般的には、1nm〜50nmとすることが好ましい。上記構成によれば、不揮発性メモリセル1において、電極10と電極20とに電流あるいは電圧を印加することにより、抵抗層30と電極10および電極20との間の電子移動がスムーズに行われる。また、抵抗層30においてカーボンナノチューブに内包される遷移金属は大きなエネルギーギャップを有するため、電圧を印加したときに、抵抗層30の抵抗が大きく変化する。そして、大きく変化した抵抗値が保持されることで、不揮発性メモリセルとしての機能を実現することができる。
このように、不揮発性メモリセル1は、高速応答性を有し、かつ、高抵抗変化率を示す。それゆえ、後述する抵抗可変型不揮発性メモリ装置等の用途に好適に用いることができる。さらに、不揮発性メモリセル1では、遷移金属内包CNTを用いて抵抗層が形成されている。そのため、半導体プロセスとの整合性も良く、製造が容易で、低コストで製造可能となり、様々な機能デバイスへの利用が可能である。
不揮発性メモリセル1において、抵抗層30の抵抗を変化させるために印加する電流または電圧については、特に限定されるものではなく、抵抗層30の抵抗値を変化させることが可能な電流または電圧であればよい。しかし、CMOS LSIプロセスとの整合上、低電圧および低電流であることが好ましい。さらに、情報の書き込みおよび読み出し速度は、特に限定されるものではないが、1μ秒以下で書き込み、読み出し可能であることが好ましく、100ナノ秒間以下で書き込み、読み出し可能であることがより好ましい。特に、100ナノ秒間以下での書き込み、読み出しが可能な形態とすることにより、不揮発性メモリセル1をDRAM等の代用にすることが可能となる。
ここで、本実施形態にかかる不揮発性メモリセル1の製造方法について説明する。不揮発性メモリセル1は、例えば、以下に説明する2つの方法で好適に製造することができる。
(2−3)製造方法1
図18に示すように、まず、上記電極10上に絶縁膜層48に設ける。なお、図示しないが、上記電極10の表面には、触媒金属層として、遷移金属内包CNTに内包される遷移金属または遷移金属を含む合金の層を形成させておく。
次に、該絶縁膜層48にビアホール31またはコンタクトホール32を形成させる。該ビアホール31またはコンタクトホール32の内部で、プラズマCVD法等により、所望のカイラル指数を有するCNTを成長させる。この際、電極10の表面に形成された触媒金属層の遷移金属がCNT内に内包される。すなわち、これにより、電極10上に遷移金属内包CNTが形成される。
次に、CMP(Chemical Mechanical Polishing)法により該遷移金属内包CNTの先端を研磨し、平坦化させる。これにより、電極10上に、遷移金属内包CNTからなる抵抗層30を形成できる。次に、該遷移金属内包CNTからなる抵抗層30の上に、電極20を金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により形成する。以上の工程を経ることにより、不揮発性メモリセル1を製造することができる。
このように、コンタクトホール内やビアホール内に遷移金属内包CNTを用いたセルは非常に微細化設計ができるので、高集積化に非常に有利である。
(2−4)製造方法2
図23に示すように、まず、電極10と電極20とが距離L1をとって配置された絶縁膜上に、長さL2の遷移金属内包CNTを配置し、電極10および電極20と、上記遷移金属内包CNTとを接触させる。より具体的には、遷移金属内包CNTの炭素部分と、電極10および電極20とを接触させる。このとき、L1よりもL2のほうが長くなるようにすれば、図23の中段に示すように、遷移金属内包CNTの配置を正確にせずとも、遷移金属内包CNTを一定濃度以上配置させることにより、電極10および電極20と、遷移金属内包CNTとの接触を達成することができる。なお、製造方法2では、電極10および電極20には、炭素原子との結合よりも、遷移金属内包CNTに内包される遷移金属または遷移金属を含む合金との結合のほうが強い金属電極を用いることが好ましい。
これにより、遷移金属内包CNTに内包される遷移金属または遷移金属を含む合金、および電極10および電極20の金属が触媒となり、CNTのC−C結合が崩壊され、アーチ状構造が形成される。その結果、電極10および電極20と遷移金属内包CNTからなる抵抗層30とが接続される。なお、この触媒反応のメカニズムについては、上記(1−3)の項で説明したとおりである。
次に、上記絶縁膜上に配置された遷移金属内包CNTのうち、電極10および電極20に接続されなかったものを洗浄により除去する。これにより不揮発性メモリセル1を製造することができる。この際、図23の上段に示すように、CNTでブリッジしたくない導線または電極間の間隙をL2よりも長くしておけば、図23の下段に示すように、不用なCNTは、全て除去することができる。
なお、製造方法1で材料に用いる遷移金属内包CNTは、上述したような方法で別途製造されたものである。その製造方法によっては、遷移金属内包CNT以外に、導電性カーボンナノチューブが混入していることがある。導電性カーボンナノチューブが混入した材料を用いる場合、導電性カーボンナノチューブが電極10および電極20に接続されていることがある。その場合、上記洗浄の後、導電性カーボンナノチューブのみを選択的に除去する。その除去方法は、特に限定されるものではないが、化学エッチングにより、導電性カーボンナノチューブのみを選択的に除去することができる。
<3.本発明にかかる不揮発性メモリセルの設計方法>
本発明者らは、抵抗層と、該抵抗層を介して接続された第1電極および第2電極とを備える不揮発性メモリセルに電流または電圧を印加したとき、上記抵抗層の抵抗が変化し、該電流または電圧の印加を停止後、上記抵抗が変化した状態が保持されるか否かは、密度汎関数理論に基づく第一原理計算によれば、容易に判定できることを独自に見出した。つまり、本発明者らは、密度汎関数理論に基づく第一原理計算を用いることにより、不揮発性メモリセルのセル構造を容易に、かつ、高精度に設計できることを独自に見出した。したがって、本発明には、不揮発性メモリセルを設計する方法(以下、単に「設計方法」とも称する)も含まれる。本発明にかかる設計方法は、上述した本発明にかかる不揮発性メモリセルを設計するために好適に用いることができるが、その他のセル構造を有する不揮発性メモリセルの設計にも用いることができる。ここで、本発明にかかる設計方法について説明する。
本発明にかかる設計方法では、抵抗層と、該抵抗層を介して接続された第1電極および第2電極とを備える不揮発性メモリセルについて、密度汎関数理論に基づく第一原理計算により、上記不揮発性メモリセルまたは上記抵抗層の、状態密度およびバンド構造のうち少なくとも一方を計算し、該計算結果を用いて、バンドギャップの有無を検出することを含む設計方法であればよく、その他の具体的な構成は特に限定されるものではない。上記構成によれば、非常に容易に、かつ、高精度に、不揮発性メモリセル構造の設計を行うことができる。
本発明にかかる設計方法について、より具体的に説明すると、例えば、上記第1電極、第2電極、および抵抗層の材料を選択する工程(以下、「第1工程」ともいう)と、上記選択された材料を用いて構成される不揮発性メモリセルまたは抵抗層について、密度汎関数理論に基づく第一原理計算により、状態密度およびバンド構造のうち、少なくとも一方を計算する工程(以下、「第2工程」ともいう)と、該状態密度およびバンド構造のうち、少なくとも一方を用いて、バンドギャップの有無を検出する工程(以下、「第3工程」ともいう)とを含む構成を挙げることができる。
上記第1工程では、上記第1電極、第2電極、および抵抗層の材料を選択する。上記第1電極および第2電極の材料は、特に限定されるものではないが、<2.本発明にかかる不揮発性メモリセル>で記載した電極10および電極20の材料から選択することができる。また、上記抵抗層は、特に限定されるものではないが、例えば、遷移金属内包CNTの中から任意のものを選択することができる。上記抵抗層として、遷移金属内包CNTを選択する場合、上記第1工程は、遷移金属群および遷移金属群の合金からなる群より少なくとも1つの遷移金属または遷移金属を含む合金を選択する工程と、任意のカイラル指数を有するカーボンナノチューブを選択する工程とを含むことが好ましい。
また、遷移金属内包CNT以外に、上記抵抗層として、(a)電子相関が弱い第1物質層および第2物質層の間に、第1物質層および第2物質層よりも電子相関が強い第3物質層が配置された多層構造の抵抗層、(b)電子相関が弱い第1物質層と、該第1物質層よりも電子相関が強い第3物質層とからなる2層構造の抵抗層、(c)導電性カーボンナノチューブからなる第1物質層および第2物質層の間に、遷移金属の酸化物を含有する第3物質層が配置された多層構造の抵抗層、および(d)導電性カーボンナノチューブからなる第1物質層と、遷移金属の酸化物を含有する第3物質層とからなる2層構造の抵抗層などを選択することもできる。また、上記抵抗層は、金属酸化物の単体からなる抵抗層であってもよい。さらに、ここでは、金属または遷移金属の酸化物を含有する抵抗層について説明するが、本発明はこれらの限定されず、例えば、金属窒化物の単体もしくは複数を組み合わせた多層構造の抵抗層であってもよい。
上記(a)の抵抗層において、上記第1物質層および第2物質層、並びに第3物質層は、遷移金属の酸化物を含有する。上記第1物質層および第2物質層に含有される遷移金属の酸化物は、単体で、金属的であり、電気伝導性を有するものである。
上記第1物質層および第2物質層に含有される遷移金属の酸化物としては、具体的には、Co、Fe、Mn、Cr、V、Ti、Ta、およびHfの酸化物、例えば、CoO、FeO、MnO、CrO、VO、TiO、TaO、およびHfOを挙げることができるが、本発明は、これらの金属酸化物に限定されるものでない。例えば、金属窒化物であってもよい。また、これらは単独で選択してもよいし、複数を組み合わせて選択してもよい。なお、上記第1物質層および第2物質層に含有される遷移金属の酸化物は、同一であってもよいし、異なっていてもよい。すなわち、上記第1物質層および第2物質層は、同一の組成の層であってもよいし、異なる組成の層であってもよい。
一方、上記第3物質層は、異なる電圧印加値により異なる電気伝導性を有する層である。なお、「異なる電圧印加値により異なる電気伝導性を有する層」とは、該層に印加された電圧値によって、電気伝導性が異なる層のことを意味する。例えば、ある電圧を印加した場合には導電性であるが、それとは異なる電圧、具体的にはそれよりも高い電圧を印加すると、絶縁性となり、電圧の印加を停止してもその状態、すなわち絶縁性の状態が保たれる。一方、絶縁性の状態にある時に、さらに強い電圧を印加すると、再び導電性の状態となり、電圧の印加を停止してもその状態、すなわち導電性の状態が保たれる。このような特性を有する層を、異なる電圧印加値により異なる電気伝導性を有する層という。
したがって、上記第3物質層に含有される遷移金属の酸化物は、印加電圧によって、金属的から絶縁体的への転移(モット転移)が誘起されるものである。また、さらに印加電圧を高くすると、絶縁状態が壊され、再び、金属的となるものである。
上記第3物質層に含有される遷移金属の酸化物としては、具体的には、Ni、Cu、およびCoの酸化物、例えば、NiO、CuO、およびCoOを挙げることができるが、本発明は、これら金属酸化物に限定されるものではない。また、これらは単独で選択してもよいし、複数を組み合わせて選択してもよい。
上記(b)の抵抗層において、上記第3物質層は、上記(a)の抵抗層の第3物質層と同様に、異なる電圧印加値により異なる電気伝導性を有し、上記(a)の抵抗層の第3物質層として例示したものを同様に選択することができる。さらに、上記(b)の抵抗層の第1物質層は、上記(a)の抵抗層の第1物質層および第2物質層と同様のものを選択することができる。
上記(c)の抵抗層は、遷移金属の酸化物を含有する酸化物層を、2つの導電性カーボンナノチューブからなる層の間に挟持した構造を有する。上記導電性カーボンナノチューブとしては、単層カーボンナノチューブおよび多層カーボンナノチューブのいずれを選択してもよい。すなわち、上記(c)の抵抗層を選択すると、不揮発性メモリセルは、遷移金属の酸化物を含有する酸化物層と、第1電極および第2電極のそれぞれとが、導電性カーボンナノチューブで接続された構造を有する。
また、上記(c)の抵抗層の上記酸化物層に含有される遷移金属の酸化物には、印加電圧によって、金属的から絶縁体的への転移(モット転移)が誘起され、さらに印加電圧を高くすると、絶縁状態が壊され、再び、金属的となるものを選択することができる。具体的には、例えば、Ni、Cu、Co、およびFeの酸化物、例えばNiO、CuO、CoO、およびFeOを挙げることができる。また、その電子状態において特徴的な構造をもつ金属酸化物、または金属窒化物を選択してもよい。これら金属酸化物または金属窒化物は、単独で選択してもよいし、複数を組み合わせて選択してもよい。
上記(d)の抵抗層は、導電性カーボンナノチューブからなる層と、遷移金属の酸化物を含有する酸化物層とからなる2層構造を有する。上記導電性カーボンナノチューブからなる層は、導電性カーボンナノチューブからなり、上記(c)の抵抗層の導電性カーボンナノチューブからなる層と同一のものを選択することができる。また、上記酸化物層は、上記(c)の抵抗層の酸化物層と同一のものを選択することができる。
ここでは、上記第1工程において、上記第1電極、第2電極、および抵抗層の材料を選択する構成について説明したが、本発明にかかる設計方法では、抵抗層の材料のみを選択する構成とすることもできる。具体的には、後述する第2工程において、上記抵抗層の状態密度およびバンド構造のうち、少なくとも一方を計算する場合、上記第1工程では、上記抵抗層の材料のみを選択すればよく、上記第1電極および第2電極の材料を選択しない実施形態とすることもできる。
上記第2工程では、上記第1工程で選択された材料からなる第1電極、第2電極および抵抗層を備える不揮発性メモリセルについて、密度汎関数理論に基づく第一原理計算により、バンド構造および状態密度のうち少なくとも一方を計算する。上記第2工程で行う密度汎関数理論に基づく第一原理計算は、用いる抵抗層に応じて、適宜、用いる元素、格子構造、および/またはカイラル指数を変更して実施すればよい。例えば、上記抵抗層として、遷移金属内包CNTを選択する場合、上記(1−1)の項で説明した方法を用いて行うことができ、用いる遷移金属およびCNTのカイラル指数に応じて、適宜、計算設定を変更すればよい。
また、上記抵抗層として上記(a)の抵抗層、より具体的には、例えば、CoO/NiO/CoOの3層構造の酸化物層を選択し、上記第1電極および第2電極として銅電極を選択した不揮発性メモリセルの場合、銅電極における銅原子間の距離を2.77Å、銅電極の銅原子と酸化物層のCo原子との最短の原子間距離を2.77Å、さらに、酸化物層におけるCo原子とNi原子との最短の原子間距離を2.95Åとして、密度汎関数理論に基づく第一原理計算を行えばよい。
上記第3工程では、上記状態密度およびバンド構造の少なくとも一方を用いて、バンドギャップの有無を検出する。その結果、上記状態密度およびバンド構造の少なくとも一方において、バンドギャップが検出されれば、上記第2工程で選択された材料からなる不揮発性メモリセルまたは上記第2工程で選択された材料からなる抵抗層が、電流または電圧の印加により抵抗が変化し、該電流または電圧の印加の停止後、上記抵抗が変化した状態を保持すると判定することができる。一方、上記状態密度およびバンド構造の少なくとも一方において、バンドギャップが検出されなければ、上記第2工程で選択された材料からなる不揮発性メモリセルまたは上記第2工程で選択された材料からなる抵抗層が、電流または電圧の印加により抵抗が変化し、該電流または電圧の印加の停止後、上記抵抗が変化した状態を保持できないと判定することができる。このように、上記第3工程では、上記状態密度およびバンド構造の少なくとも一方を用いて、バンドギャップの有無を検出することにより、上記不揮発性メモリセルまたは抵抗層の磁気特性および電気特性を評価し、その評価に基づいて、該不揮発性メモリセルまたは抵抗層が、電流または電圧の印加により抵抗が変化し、該電流または電圧の印加の停止後、上記抵抗が変化した状態を保持するか否かを判定する。それゆえ、上記第3工程は、上記不揮発性メモリセルまたは抵抗層は、電流または電圧の印加により抵抗が変化し、該電流または電圧の印加の停止後、上記抵抗が変化した状態を保持するか否かを判定する工程ということもできる。
より詳細に説明すると、上記第3工程では、まず、上記不揮発性メモリセルまたは上記抵抗層がエネルギーギャップを存在するか否かを判定する。その結果、エネルギーギャップを有しない場合、その不揮発性メモリセルまたは抵抗層は、電圧印加の有無に関わらず、金属的であると評価することができる。よって、上記第3工程では、このような不揮発性メモリセルまたは抵抗層は、電流または電圧の印加により抵抗が変化し、該電流または電圧の印加の停止後、上記抵抗が変化した状態が保持されないと判定する。
一方、上記不揮発性メモリセルまたは上記抵抗層がエネルギーギャップを有する場合、さらに、そのエネルギーギャップがどのエネルギー領域に存在するかを判定する。エネルギーギャップがフェルミ準位よりも高エネルギー領域に存在する場合、該遷移金属内包CNTは、電圧または電流の印加により金属的から半導体的に転移し、さらに高い電圧または電流を印加することにより、再び金属的になる特性を有すると評価することができる。よって、上記第3工程では、このような特性を有する不揮発性メモリセルまたは抵抗層は、電流または電圧の印加により抵抗が変化し、該電流または電圧の印加の停止後、上記抵抗が変化した状態が保持されると判定する。つまり、不揮発性メモリセルとして好適に用いることができるセル構造であると判定する。このような不揮発性メモリセルのセル構造としては、例えば、抵抗層がMn内包(3,3)SWCNTからなるセル構造や、2つの銅電極にCoO/NiO/CoOの3層構造の酸化物層からなる抵抗層が挟持されたセル構造を挙げることができる。上記2つの銅電極にCoO/NiO/CoOの3層構造の酸化物層からなる抵抗層が挟持されたセル構造では、図24に示すように、上記酸化物層におけるCoO層では、全てのエネルギー領域に状態が存在する。これは、上記酸化物層におけるCoO層は、金属的であり、電気伝導性を有することを示している。一方、上記酸化物層におけるNiO層では、価電子帯が電子で満たされておらず、波動関数が広がった状態と、状態の存在しないエネルギー領域、すなわち、エネルギーギャップと、該エネルギーギャップを介して、価電子帯の上に導電帯とが存在する。これは、上記酸化物層におけるNiO層は、低電圧の印加に対しては金属的で導電性を示し、より高電圧の印加に対して絶縁体的であり、電圧印加型の金属−絶縁体転移(モット転移)を起こし、さらに高電圧の印加に対しては、再び金属的となり、導電性を有するようになることを示している。つまり、上記モット転移状態は、さらに印加電圧を高くすると、エネルギーギャップを介して価電子帯の上にある導電帯に電子が流れ、電子間相関が弱まり、壊すことができる。これにより、上記NiO層は、再び金属的となり、導電状態となる。
このことは、図示していないが、酸化物層の原子の電子波動関数の第1原理計算により、低電圧の印加では波動関数は広がっているが、より高電圧を印加すると、波動関数が局在し、また、その原子がスピンをもち、さらに高電圧を印加すると、再び波動関数は広がることを計算的に実証したことからも明らかである。
このように、上記酸化物層は金属性のCoO層の間に絶縁性のNiO層が配置される構造を有するが、酸化物層全体として見ると、上記酸化物層は、0.6eVの有効エネルギーギャップをもつ絶縁体であることが分かった。なお、図24において、E=0は、フェルミ準位を示し、フェルミ準位以下の黒く塗りつぶされた価電子帯は、価電子で満たされていることを示す。
また、上記第3工程において、上記エネルギーギャップ中にフェルミ準位が存在する場合、該不揮発性メモリセルまたは抵抗層は、半導体的であると評価することができる。一方、このような不揮発性メモリセルまたは抵抗層は、正の電圧を印加し、価電子帯の電子を抜き取った状態とすることにより、金属的になる。さらに、その状態で、負の電圧を印加すると、金属的から絶縁体的に転移し、さらに高い負の電圧を印加することにより、再び金属的となる。したがって、上記第3工程では、このような特性を有する不揮発性メモリセルまたは抵抗層は、電流または電圧の印加により抵抗が変化し、該電流または電圧の印加の停止後、上記抵抗が変化した状態が保持されると判定する。つまり、不揮発性メモリセルとして好適に用いることができるセル構造であると判定する。このような不揮発性メモリセルのセル構造としては、例えば、抵抗層がFe内包(3,3)SWCNTからなるセル構造、および抵抗層がFe内包(5,0)SWCNTからなるセル構造を挙げることができる。なお、このようなセル構造を有する不揮発性メモリセルでは、一旦、負の電圧を印加し、価電子帯の電子を抜き取った後、該不揮発性メモリセルを動作させる。
このように、本発明にかかる設計方法によれば、良好な特性を有する不揮発性メモリセルのセル構造、および該不揮発性メモリセルに用いる抵抗層の構造を、容易に設計することができる。なお、本発明にかかる不揮発性メモリセルのセル構造は、上記設計方法を用いて効率的に設計できるが、本発明にかかる不揮発性メモリセルは、上記設計方法で設計されたものに限定されるものではないことはいうまでもない。
<4.本発明にかかる抵抗可変型不揮発性メモリ装置>
本発明にかかる不揮発性メモリセルは、上述したような構造を有し、電子の状態のみで制御しているため、繰り返しの書き込み・消去に対する動作の安定性・再現性に優れている。したがって、本発明にかかる不揮発性メモリセルは、抵抗可変型不揮発性メモリ装置に適用することができる。つまり、本発明には、本発明にかかる不揮発性メモリセルを用いたデバイス、例えば、抵抗可変型不揮発性メモリ装置、さらには、該抵抗可変型不揮発性メモリ装置を備えるシステムLSIのような各種装置も含まれる。ここでは、本発明にかかる不揮発性メモリセルの利用形態として、抵抗可変型不揮発性メモリ装置について説明する。
本発明にかかる抵抗可変型不揮発性メモリ装置は、上述した本発明にかかる不揮発性メモリセルを集積化したものである。例えば、電気的に接続された上記不揮発性メモリセルとスイッチング素子とのセットを基板上にアレイ状に配した構成のものを挙げることができる。ここで、本発明にかかる抵抗可変型不揮発性メモリの一実施形態として、本発明にかかる不揮発性メモリセルをMOS FETを用いたスイッチング素子と電気的に接続し、高集積化された抵抗可変型不揮発性メモリ装置の一実施形態についてより具体的に説明する。
本実施形態にかかる抵抗可変型不揮発性メモリ装置3は、複数のトランジスタ4(スイッチング素子)が設けられた基板と、該基板上に設けられた複数の電極10および電極20と、複数の電極10と電極20との間に配置された抵抗層30とを備えている。つまり、抵抗可変型不揮発性メモリ装置3は、基板上に、複数のトランジスタ4と、複数の不揮発性メモリセル1とが設けられた構造を有する(図19〜図21を参照)。
上記複数の電極10または電極20は、複数のトランジスタ4と電気的に接続されて構成されている。つまり、図22に示すように、各不揮発性メモリセル1は、各トランジスタ4と電気的に接続されている。また、複数のトランジスタ4は、それぞれワード線50と接続されている。一方、複数の不揮発性メモリセル1は、それぞれビット線51に接続されている。
上記構成によれば、電極10と電極20との間に電流または電圧を印加することで抵抗が変化する。したがって、例えば、複数のビット線51のうちのBと、複数のワード線50のうちのWとを選択することによって、(B,W)の不揮発性メモリセル1への書き込みまたは読み出しを所定の印加電圧を可変にして行うことが可能となる。
上記トランジスタ4は、特に限定されるものではなく、あらゆるトランジスタを用いることができる。例えば、図19〜図21に示すように、MOSトランジスタを好適に用いることができる。
なお、電極10、電極20、並びに抵抗層30については、<2.本発明にかかる不揮発性メモリセル>で説明したものと同一であるので、ここでは説明を省略する。
本実施形態にかかる抵抗可変型不揮発性メモリ装置3は、MOS FETを用いたスイッチング素子上に、不揮発性メモリセル1を形成することにより製造することができる。ここで、本実施形態にかかる抵抗可変型不揮発性メモリ装置3の製造方法について、不揮発性メモリセル1が上述の製造方法1で製造される場合と、上述の製造方法2で製造される場合とに分けて具体的に説明する。
(I)不揮発性メモリセル1が上述の製造方法1で製造される場合
ここでは、図19に示す構造を有する抵抗可変型不揮発性メモリ装置3の製造方法について説明する。まず、MOSゲート41、MOSソース42およびMOSドレイン43を備えるトランジスタ4(スイッチング素子)が、複数、アレイ状に設けられた基板2上に、金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により電極10を形成させる。上記電極10上に絶縁膜層46を設ける。該絶縁膜層46にビアホール31を形成させる。該ビアホール31の内部で、プラズマCVD法等により遷移金属内包CNTを成長させる。次に、CMP法により遷移金属内包CNTの先端と上記絶縁膜層46とを研磨し、平坦化させる。これにより、電極10上に、遷移金属内包CNTからなる抵抗層30を形成できる。次に、該抵抗層30の上に、電極20を金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により形成させる。続いて、所望の微細形状の加工を行う。その際、加工方法は特に限定されるものではなく、半導体プロセスや、GMRやTMR磁気ヘッドや磁気メモリ(MRAM)などの磁性デバイス作製プロセス等で用いられる従来公知の方法を用いることができる。例えば、ステッパー等を用いたフォトリソグラフィー技術により、微細パタ−ン形成し、RIE(Reactive Ion Etching)等のエッチング法によりエッチングする。上記工程を経ることにより、図19に示す、MOS FETを用いたスイッチング素子上に、不揮発性メモリセル1を集積化させた抵抗可変型不揮発性メモリ装置3を製造することができる。
図19では、電極10は、埋め込み金属40上に形成されているが、図20に示すように、MOSソース42およびMOSドレイン43上に直接、電極10が形成された抵抗可変型不揮発性メモリ装置3についても、上記の方法で製造することができる。なお、その場合、上記ビアホール31は、コンタクトホール32となる。
(II)不揮発性メモリセル1が上述の製造方法2で製造される場合
ここでは、図22に示す構造を有する抵抗可変型不揮発性メモリ装置3の製造方法について説明する。まず、MOSゲート41、MOSソース42およびMOSドレイン43を備えるトランジスタ4(スイッチング素子)が、複数、アレイ状に設けられた基板2上に、金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により電極10を形成させる。同様に、該基板2上で、トランジスタ4(スイッチング素子)が形成されていない領域上に、金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により電極20を形成させる。次に、電極10および電極20の表面、並びに絶縁層45をCMP(Chemical Mechanical Polishing)等により平坦化する。そして、平坦化された表面上に、遷移金属内包CNTを配置する。これにより、該遷移金属内包CNT、より詳しくは、該遷移金属内包CNTの炭素部分は、電極10、電極20、および絶縁層45の少なくともいずれかに接触する。
電極10または電極20と該遷移金属内包CNTとが接触すると、電極10または電極20の金属と、遷移金属内包CNTに内包される遷移金属または遷移金属を含む合金とが触媒となり、CNTのC−C結合を崩壊させる反応が誘起される。これにより、電極10または電極20と遷移金属内包CNTが接続され、抵抗層30が形成される。
次に、上記配置された遷移金属内包CNTのうち、電極10および電極20に接続されなかったものを洗浄により除去する。
さらに、選択的化学エッチング法等により、電極10および電極20に接続されている所望の遷移金属内包CNT以外のカーボンナノチューブ、例えば、導電性カーボンナノチューブを除去する。なお、このような導電性カーボンナノチューブは、遷移金属内包CNTの製造過程で不純物として混入されうるものである。
これにより、図21に示す、MOS FETを用いたスイッチング素子上に、不揮発性メモリセル1を集積化させた抵抗可変型不揮発性メモリ装置3を製造することができる。
また、図21では、電極10は、埋め込み金属40上に形成されているが、MOSソース42およびMOSドレイン43上に直接、電極10が形成された抵抗可変型不揮発性メモリ装置3についても、上記の方法で製造することができる。
本実施形態にかかる抵抗可変型不揮発性メモリ装置3への書き込みおよび読み出しは、印加する電圧または電流の大きさを変更することにより行うことができる。例えば、電極10に対して電極20にプラスの電圧を印加することにより、書き込みを行い、電極10に対して電極20にマイナスの電圧を印加することにより、消去を行う構成とすることができる。また、読み出しについては、書き込みや消去の際の電圧よりも十分に小さい電圧、例えば、書き込みや消去の際の電圧の1/100〜1/2の電圧を印加したときの電流の変化を検出することによって、行うことができる。上記電流の変化を検出する方法は、特に限定されるものではないが、例えば、各不揮発性メモリセル1と参照抵抗との差分を検出する方法などを用いることができる。なお、上記参照抵抗として、抵抗可変型不揮発性メモリを構成する不揮発性メモリセル1の1つを用いることができる。また、上記参照抵抗は、読み出しを行う不揮発性メモリセル1の近傍に位置する素子を選択することが好ましい。これにより、ウェハー内の抵抗特性のばらつきに対して、読み出し信号への影響を低減することができる。
本発明にかかる抵抗可変型不揮発性メモリ装置は、上記の実施形態で説明したように、本発明にかかる不揮発性メモリセルを備えているため、情報の書き込み、読み出し、および消去を高速に行うことができる。したがって、本発明にかかる抵抗可変型不揮発性メモリ装置は、デジタルスチールカメラや携帯電話などのモバイル機器に搭載する不揮発性メモリとして好適に用いることができる。
なお本発明は、以上説示した各構成に限定されるものではなく、特許請求の範囲に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示した技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。また、本明細書中に記載された学術文献および特許文献の全てが、本明細書中において参考として援用される。
以上のように、本発明では、抵抗層は、遷移金属がカーボンナノチューブに内包される構造を有しているため、高速応答性および高抵抗変化率を有する不揮発性メモリセルが実現できる。そのため、本発明は、情報通信端末などに使用される不揮発性メモリや抵抗可変型不揮発性メモリに代表される各種記憶装置に利用できるだけではなく、センサや画像表示器といったランダムアクセス機能が必要とされる電子機器全般にも利用可能である。また、それだけではなく、電流または電圧の印加によりスイッチングを行うあらゆる用途に用いることができる。さらに、適用可能な産業分野は、電子・機械産業だけではなく、医療産業、化学産業、バイオ産業など幅広い産業に適用可能である。
図1(a)は、Fe内包(3,3)SWCNTの側面図であり、図1(b)は、Fe内包(3,3)SWCNTの断面図である。 図2は、Fe内包(3,3)SWCNTのエネルギーバンド構造を示すグラフである。 図3(a)は、Fe内包(5,0)SWCNTの側面図であり、図3(b)は、Fe内包(5,0)SWCNTの断面図である。 図4は、Fe内包(5,0)SWCNTのエネルギーバンド構造を示すグラフである。 図5(a)は、Fe内包(4,4)SWCNTの側面図であり、図5(b)は、Fe内包(4,4)SWCNTの断面図である。 図6は、Fe内包(4,4)SWCNTのエネルギーバンド構造を示すグラフである。 図7は、Mn内包(3,3)SWCNTのエネルギーバンド構造を示すグラフである。 図8は、Mn内包(3,3)SWCNTの状態密度を示すグラフである。 図9は、Cr内包(3,3)SWCNTのエネルギーバンド構造を示すグラフである。 図10は、Cr内包(3,3)SWCNTの状態密度を示すグラフである。 図11は、V内包(3,3)SWCNTのエネルギーバンド構造を示すグラフである。 図12は、V内包(3,3)SWCNTの状態密度を示すグラフである。 図13は、Ti内包(3,3)SWCNTのエネルギーバンド構造を示すグラフである。 図14は、Ti内包(3,3)SWCNTの状態密度を示すグラフである。 図15(a)および(b)は、FeワイヤーがNi表面から比較的遠い(3,3)SWCNTの壁に結合しているときの、Ni(111)上におけるFe内包(3,3)SWCNTの構造を示す断面図であり、図15(a)は、最適化前の該Fe内包(3,3)SWCNTの構造を示し、図15(b)は、最適化後の該Fe内包(3,3)SWCNTの構造を示す。 図16(a)および(b)は、FeワイヤーがNi表面近くの(3,3)SWCNTの壁に結合しているときの、Ni(111)上におけるFe内包(3,3)SWCNTの構造を示す断面図であり、図16(a)は、最適化前の該Fe内包(3,3)SWCNTの構造を示し、図16(b)は、最適化後の該Fe内包(3,3)SWCNTの構造を示す。 図17は、本発明の一実施形態にかかる不揮発性メモリセルの構造を示す側面図である。 図18は、本発明の別の実施形態にかかる不揮発性メモリセルの構造を示す断面図である。 図19は、本発明の一実施形態にかかる抵抗可変型不揮発性メモリ装置の構造を示す断面図である。 図20は、本発明の別の実施形態にかかる抵抗可変型不揮発性メモリ装置の構造を示す断面図である。 図21は、本発明のさらに別の実施形態にかかる抵抗可変型不揮発性メモリ装置の構造を示す断面図である。 図22は、本発明の一実施形態にかかる抵抗可変型不揮発性メモリ装置において、不揮発性メモリセルの接続を部分的に示す回路図である。 図23は、図17に示す不揮発性メモリセルの製造方法を示す図である。 図24は、CoO/NiO/CoOの3層構造の酸化物層を抵抗層として備える不揮発性メモリセルについて、第一原理計算により計算した状態密度を示す図である。
符号の説明
1 不揮発性メモリセル
3 抵抗可変型不揮発性メモリ装置
4 トランジスタ
10 電極(第1電極)
20 電極(第2電極)
30 抵抗層
31 ビアホール
32 コンタクトホール
40 埋め込み金属
41 MOSゲート
42 MOSソース
43 MOSドレイン
44 絶縁膜層
45 絶縁膜層
46 絶縁膜層
47 絶縁膜層
48 絶縁膜層

Claims (12)

  1. 遷移金属または遷移金属を含む合金を内包するカーボンナノチューブからなる抵抗層と、該抵抗層を介して接続された第1電極および第2電極と、を備え、
    上記第1電極と第2電極との間に電流または電圧を印加することで、上記抵抗層の抵抗が変化し、該電流または電圧の印加を停止後、上記抵抗が変化した状態が保持され
    該抵抗層の抵抗を可変に設定することにより情報を不揮発で書き込むことを特徴とする抵抗可変型不揮発性メモリセル。
  2. 上記遷移金属は、MnまたはFeであることを特徴とする請求項1に記載の抵抗可変型不揮発性メモリセル。
  3. 上記カーボンナノチューブは、(3,3)単層カーボンナノチューブまたは(5,0)単層カーボンナノチューブであることを特徴とする請求項2に記載の抵抗可変型不揮発性メモリセル。
  4. 上記第1電極および第2電極は、金属電極であることを特徴とする請求項1〜3のいずれか1項に記載の抵抗可変型不揮発性メモリセル。
  5. 上記第1電極および第2電極は、それぞれ独立して、Al、Ni、Co、Fe、CuおよびAuからなる群より選択される少なくとも1つの金属を含有する金属電極であることを特徴とする請求項1〜3のいずれか1項に記載の抵抗可変型不揮発性メモリセル。
  6. 上記第1電極と第2電極との間にビアホールまたはコンタクトホールが形成されており、
    該ビアホールまたはコンタクトホールの内部に、上記抵抗層が配置されていることを特徴とする請求項1〜5のいずれか1項に記載の抵抗可変型不揮発性メモリセル。
  7. 上記第1電極および第2電極のそれぞれは、上記第1電極および第2電極のそれぞれが上記の遷移金属または遷移金属を含む合金を内包するカーボンナノチューブの炭素部分と接触し、反応することによって、上記抵抗層と接続されることを特徴とする請求項1〜5のいずれか1項に記載の抵抗可変型不揮発性メモリセル。
  8. 上記カーボンナノチューブが、アーチ状構造を有していることを特徴とする請求項1〜7のいずれか1項に記載の抵抗可変型不揮発性メモリセル。
  9. 請求項1〜のいずれか1項に記載の抵抗可変型不揮発性メモリセルを、スイッチング素子と電気的に接続することにより構成されることを特徴とする抵抗可変型不揮発性メモリ装置。
  10. 抵抗層の抵抗を可変に設定することにより情報を不揮発で書き込む抵抗可変型不揮発性メモリセルの製造方法であって、
    該抵抗層が遷移金属または遷移金属を含む合金を内包するカーボンナノチューブであり、
    第1電極上に設けられた絶縁膜層にビアホールまたはコンタクトホールを形成させ、
    該ビアホールまたはコンタクトホールの内部で、遷移金属または遷移金属を含む合金を内包するカーボンナノチューブを成長させることを特徴とする抵抗可変型不揮発性メモリセルの製造方法。
  11. 抵抗層の抵抗を可変に設定することにより情報を不揮発で書き込む抵抗可変型不揮発性メモリセルの製造方法であって、
    該抵抗層が遷移金属または遷移金属を含む合金を内包するカーボンナノチューブであり、
    第1電極および第2電極と、遷移金属または遷移金属を含む合金を内包するカーボンナノチューブとを接触させることによって、
    上記第1電極および第2電極と、上記遷移金属または遷移金属を含む合金とを触媒とする反応を誘起し、
    該反応により、上記第1電極および第2電極と上記カーボンナノチューブと接続させることを特徴とする抵抗可変型不揮発性メモリセルの製造方法。
  12. 抵抗層と、該抵抗層を介して接続された第1電極および第2電極とを備え、該抵抗層の抵抗を可変に設定することにより情報を不揮発で書き込む抵抗可変型不揮発性メモリセルの設計方法であって、
    上記抵抗層は、遷移金属または遷移金属を含む合金を内包するカーボンナノチューブからなり、
    遷移金属および遷移金属を含む合金からなる群より少なくとも1つの遷移金属または遷移金属を含む合金を選択する工程と、
    カーボンナノチューブのカイラル指数を選択する工程と、
    上記選択された遷移金属または遷移金属を含む合金を、上記選択されたカーボンナノチューブに内包させた、遷移金属または遷移金属を含む合金を内包するカーボンナノチューブについて、密度汎関数理論に基づく第一原理計算により、状態密度およびバンド構造のうち、少なくとも一方を計算する工程と、
    該状態密度およびバンド構造のうち、少なくとも一方を用いて、バンドギャップの有無を検出する工程と、を含むことを特徴とする抵抗可変型不揮発性メモリセルの設計方法。
JP2006355977A 2006-12-28 2006-12-28 不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法 Active JP5119436B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006355977A JP5119436B2 (ja) 2006-12-28 2006-12-28 不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006355977A JP5119436B2 (ja) 2006-12-28 2006-12-28 不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法

Publications (2)

Publication Number Publication Date
JP2008166591A JP2008166591A (ja) 2008-07-17
JP5119436B2 true JP5119436B2 (ja) 2013-01-16

Family

ID=39695647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006355977A Active JP5119436B2 (ja) 2006-12-28 2006-12-28 不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法

Country Status (1)

Country Link
JP (1) JP5119436B2 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5469159B2 (ja) * 2008-04-11 2014-04-09 サンディスク スリーディー,エルエルシー カーボンナノチューブ可逆抵抗スイッチング素子を含むメモリセルおよびその形成方法
JP2010123646A (ja) 2008-11-18 2010-06-03 Toshiba Corp 電気素子、スイッチング素子、メモリ素子、スイッチング方法及びメモリ方法
JP2010173884A (ja) * 2009-01-28 2010-08-12 Jsr Corp カーボンナノチューブ分散体、それを用いた膜、およびその製造方法
JP2011014640A (ja) 2009-06-30 2011-01-20 Toshiba Corp 不揮発性半導体記憶装置
WO2011018935A1 (ja) * 2009-08-13 2011-02-17 Jsr株式会社 組成物およびカーボンナノチューブ含有膜
JP4951044B2 (ja) * 2009-08-28 2012-06-13 株式会社東芝 不揮発性メモリ装置及びその製造方法
WO2011083632A1 (ja) * 2010-01-06 2011-07-14 Jsr株式会社 メモリセル及びメモリセルの製造方法
JP2011171322A (ja) 2010-02-16 2011-09-01 Toshiba Corp 不揮発性半導体記憶装置、及びその製造方法
JP2012004277A (ja) 2010-06-16 2012-01-05 Toshiba Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
US8164946B2 (en) * 2010-07-20 2012-04-24 Tdk Corporation Magnetic memory element, magnetic memory device, information recording/reproducing apparatus
JP2012182233A (ja) 2011-02-28 2012-09-20 Toshiba Corp 不揮発性記憶装置
CN104377248B (zh) * 2014-11-17 2018-01-02 上海华力微电子有限公司 一种浮栅闪存器件及其编程方法
KR101869378B1 (ko) * 2016-06-16 2018-06-20 광주과학기술원 산화 그라핀과 산화철의 적층구조를 저항층으로 사용한 비휘발성 메모리 소자
US9997702B2 (en) * 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ES2245498T3 (es) * 1999-05-10 2006-01-01 Hitachi Europe Limited Dispositivo magnetoelectrico.
JP3837993B2 (ja) * 2000-03-21 2006-10-25 日本電気株式会社 電子素子およびそれを用いた記録方法
JP4212258B2 (ja) * 2001-05-02 2009-01-21 富士通株式会社 集積回路装置及び集積回路装置製造方法
JP3869682B2 (ja) * 2001-06-12 2007-01-17 株式会社ルネサステクノロジ 半導体装置
JP2003347515A (ja) * 2002-05-29 2003-12-05 Umk Technology Kk カーボンナノチューブを用いた大容量磁性メモリ
JP2004146821A (ja) * 2002-10-03 2004-05-20 Sony Corp メモリ素子およびメモリ装置
KR100982419B1 (ko) * 2003-05-01 2010-09-15 삼성전자주식회사 탄소나노튜브를 이용한 반도체 소자의 배선 형성 방법 및이 방법에 의해 제조된 반도체 소자

Also Published As

Publication number Publication date
JP2008166591A (ja) 2008-07-17

Similar Documents

Publication Publication Date Title
JP5119436B2 (ja) 不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法
JP6933683B2 (ja) 磁気抵抗ランダムアクセスメモリの製造方法
Chiang et al. Memory applications from 2D materials
KR101162447B1 (ko) 불휘발성 기억 장치 및 그 제조 방법
JP5223084B2 (ja) 多層構造の抵抗層を備える不揮発性メモリセルおよびその製造方法、並びにそれを用いた抵抗可変型不揮発性メモリ装置
US7120047B2 (en) Device selection circuitry constructed with nanotube technology
JP4505683B2 (ja) ナノチューブリボンを利用した電気機械式メモリアレイ及びその製造方法
JP5477371B2 (ja) 半導体記憶装置及びその製造方法
US20100109085A1 (en) Memory device design
JP4555780B2 (ja) 高密度及び高プログラミング効率のmram設計
CN111490153B (zh) 磁存储器件
WO2006009090A1 (ja) 記憶素子
JP2007103945A (ja) 磁気抵抗効果を利用した相変化メモリ素子とその動作及び製造方法
WO2017052622A1 (en) Spin hall effect mram with thin-film selector
Dongale et al. Recent progress in selector and self‐rectifying devices for resistive random‐access memory application
US10686122B2 (en) Variable resistance memory device
US20210408117A1 (en) Multi-gate selector switches for memory cells and methods of forming the same
Galatsis et al. Emerging memory devices
US20070253243A1 (en) Memory array having memory cells formed from metallic material
KR100702669B1 (ko) 나노 자기 메모리 소자와 그 제조방법
US9627061B2 (en) Electronic device having resistance element
Lee et al. Fabrication and characterization of nanoscale NiO resistance change memory (RRAM) cells with confined conduction paths
JP2008251796A (ja) 磁気記録装置
CN114788029A (zh) 含有用于选择器元件的双蚀刻停止层的存储器设备及其制造方法
WO2010084774A1 (ja) 不揮発性メモリセル、抵抗可変型不揮発性メモリ装置および不揮発性メモリセルの設計方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150