JP5119436B2 - 不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法 - Google Patents
不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法 Download PDFInfo
- Publication number
- JP5119436B2 JP5119436B2 JP2006355977A JP2006355977A JP5119436B2 JP 5119436 B2 JP5119436 B2 JP 5119436B2 JP 2006355977 A JP2006355977 A JP 2006355977A JP 2006355977 A JP2006355977 A JP 2006355977A JP 5119436 B2 JP5119436 B2 JP 5119436B2
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- nonvolatile memory
- transition metal
- memory cell
- resistance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
- G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
- H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
- H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/10—Resistive cells; Technology aspects
- G11C2213/19—Memory cell comprising at least a nanowire and only two terminals
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Description
(1−1)Fe内包カーボンナノチューブの電気特性および磁気特性
密度汎関数理論に基づく第一原理計算により、構造的に安定な、Feを内包する単層カーボンナノチューブ(以下、「Fe内包SWCNT」ともいう)の電気特性および磁気特性について解析した。その結果、Fe内包(3,3)SWCNTおよびFe内包(5,0)SWCNTは、スピン分極されておらず、半導体的であることが分かった。一方、より大きな半径を有するFe内包(4,4)SWCNT、(5,5)SWCNT、(6,6)SWCNT、および(6,0)SWCNTは、金属的であり、磁気モーメントを示すことが分かった。ここで、Fe内包(3,3)SWCNT、Fe内包(5,0)SWCNTおよびFe内包(4,4)SWCNTの電気特性および磁気特性について、計算されたバンド構造、局所状態密度、および電荷密度分布に基づき、より詳細に説明する。
Fe内包(3,3)SWCNT(図1(a)および(b)を参照)について、上記の方法で、密度汎関数理論に基づく第一原理計算を行った。
Fe内包(5,0)SWCNT(図3(a)および(b)を参照)について、上記の方法で、密度汎関数理論に基づく第一原理計算を行った。
Fe内包(4,4)SWCNT(図5(a)および(b)を参照)について、上記の方法で、密度汎関数理論に基づく第一原理計算を行った。
密度汎関数理論に基づく第一原理計算により、Mn内包単層カーボンナノチューブ(以下、「Mn内包SWCNT」ともいう)、Cr内包単層カーボンナノチューブ(以下、「Cr内包SWCNT」ともいう)、V内包単層カーボンナノチューブ(以下、「V内包SWCNT」ともいう)、Ti内包単層カーボンナノチューブ(以下、「Ti内包SWCNT」ともいう)の電気特性および磁気特性について解析した。その結果、Mn内包(3,3)SWCNTは、金属的であり、電圧印加により、絶縁体的となり、さらに高い電圧の印加により再び、金属的となる性質を有することが分かった。一方、Cr内包(3,3)SWCNT、V内包(3,3)SWCNT、およびTi内包(3,3)SWCNTは、いずれも、電圧の印加の有無に関わらず、常に金属的であることが分かった。ここで、Mn内包(3,3)SWCNT、Cr内包(3,3)SWCNT、V内包(3,3)SWCNT、およびTi内包(3,3)SWCNTの電気特性および磁気特性について、計算されたバンド構造、および状態密度に基づき、より詳細に説明する。
Mn内包(3,3)SWCNTについて、密度汎関数理論に基づく第一原理計算により計算した。
Cr内包(3,3)SWCNTについて、密度汎関数理論に基づく第一原理計算により、バンド構造および状態密度を計算した。
V内包(3,3)SWCNTについて、密度汎関数理論に基づく第一原理計算により、バンド構造および状態密度を計算した。
Ti内包(3,3)SWCNTについて、密度汎関数理論に基づく第一原理計算により、バンド構造および状態密度を計算した。
Ni(111)上の(3,3)SWCNTおよびNi(111)上のFe内包(3,3)SWCNTの安定構造および磁気特性を、密度汎関数理論に基づく第一原理計算により計算した。
本実施形態にかかる不揮発性メモリセル1は、図17および図18に示すように、電極10(第1電極)、電極20(第2電極)、および抵抗層30を備えている。上記抵抗層30は、上記電極10と電極20との両方に接しており、両電極(電極10および電極20)の間に配置された構造をしている。以下、各構成部材について説明する。
上記電極10および電極20は、種々の材料によって形成することができる。具体的には、金属電極を用いることができる。より具体的には、例えば、W、Ir、Pt、Ru、Rh、Pd、Ti、Ta、Au、Cr、Ni、CuおよびAlからなる群より選ばれた少なくとも1種(単体金属または合金)を含有する金属電極を挙げることができる。
抵抗層30は、遷移金属または遷移金属を含む合金を内包するカーボンナノチューブ(以下、「遷移金属内包CNT」ともいう)からなる。なお、本明細書において、遷移金属内包CNTとは、単一の遷移金属または遷移金属を含む合金を内包するCNTに加えて、複数種の遷移金属または遷移金属を含む合金を内包するCNTをも含むものである。
図18に示すように、まず、上記電極10上に絶縁膜層48に設ける。なお、図示しないが、上記電極10の表面には、触媒金属層として、遷移金属内包CNTに内包される遷移金属または遷移金属を含む合金の層を形成させておく。
図23に示すように、まず、電極10と電極20とが距離L1をとって配置された絶縁膜上に、長さL2の遷移金属内包CNTを配置し、電極10および電極20と、上記遷移金属内包CNTとを接触させる。より具体的には、遷移金属内包CNTの炭素部分と、電極10および電極20とを接触させる。このとき、L1よりもL2のほうが長くなるようにすれば、図23の中段に示すように、遷移金属内包CNTの配置を正確にせずとも、遷移金属内包CNTを一定濃度以上配置させることにより、電極10および電極20と、遷移金属内包CNTとの接触を達成することができる。なお、製造方法2では、電極10および電極20には、炭素原子との結合よりも、遷移金属内包CNTに内包される遷移金属または遷移金属を含む合金との結合のほうが強い金属電極を用いることが好ましい。
本発明者らは、抵抗層と、該抵抗層を介して接続された第1電極および第2電極とを備える不揮発性メモリセルに電流または電圧を印加したとき、上記抵抗層の抵抗が変化し、該電流または電圧の印加を停止後、上記抵抗が変化した状態が保持されるか否かは、密度汎関数理論に基づく第一原理計算によれば、容易に判定できることを独自に見出した。つまり、本発明者らは、密度汎関数理論に基づく第一原理計算を用いることにより、不揮発性メモリセルのセル構造を容易に、かつ、高精度に設計できることを独自に見出した。したがって、本発明には、不揮発性メモリセルを設計する方法(以下、単に「設計方法」とも称する)も含まれる。本発明にかかる設計方法は、上述した本発明にかかる不揮発性メモリセルを設計するために好適に用いることができるが、その他のセル構造を有する不揮発性メモリセルの設計にも用いることができる。ここで、本発明にかかる設計方法について説明する。
本発明にかかる不揮発性メモリセルは、上述したような構造を有し、電子の状態のみで制御しているため、繰り返しの書き込み・消去に対する動作の安定性・再現性に優れている。したがって、本発明にかかる不揮発性メモリセルは、抵抗可変型不揮発性メモリ装置に適用することができる。つまり、本発明には、本発明にかかる不揮発性メモリセルを用いたデバイス、例えば、抵抗可変型不揮発性メモリ装置、さらには、該抵抗可変型不揮発性メモリ装置を備えるシステムLSIのような各種装置も含まれる。ここでは、本発明にかかる不揮発性メモリセルの利用形態として、抵抗可変型不揮発性メモリ装置について説明する。
ここでは、図19に示す構造を有する抵抗可変型不揮発性メモリ装置3の製造方法について説明する。まず、MOSゲート41、MOSソース42およびMOSドレイン43を備えるトランジスタ4(スイッチング素子)が、複数、アレイ状に設けられた基板2上に、金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により電極10を形成させる。上記電極10上に絶縁膜層46を設ける。該絶縁膜層46にビアホール31を形成させる。該ビアホール31の内部で、プラズマCVD法等により遷移金属内包CNTを成長させる。次に、CMP法により遷移金属内包CNTの先端と上記絶縁膜層46とを研磨し、平坦化させる。これにより、電極10上に、遷移金属内包CNTからなる抵抗層30を形成できる。次に、該抵抗層30の上に、電極20を金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により形成させる。続いて、所望の微細形状の加工を行う。その際、加工方法は特に限定されるものではなく、半導体プロセスや、GMRやTMR磁気ヘッドや磁気メモリ(MRAM)などの磁性デバイス作製プロセス等で用いられる従来公知の方法を用いることができる。例えば、ステッパー等を用いたフォトリソグラフィー技術により、微細パタ−ン形成し、RIE(Reactive Ion Etching)等のエッチング法によりエッチングする。上記工程を経ることにより、図19に示す、MOS FETを用いたスイッチング素子上に、不揮発性メモリセル1を集積化させた抵抗可変型不揮発性メモリ装置3を製造することができる。
ここでは、図22に示す構造を有する抵抗可変型不揮発性メモリ装置3の製造方法について説明する。まず、MOSゲート41、MOSソース42およびMOSドレイン43を備えるトランジスタ4(スイッチング素子)が、複数、アレイ状に設けられた基板2上に、金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により電極10を形成させる。同様に、該基板2上で、トランジスタ4(スイッチング素子)が形成されていない領域上に、金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により電極20を形成させる。次に、電極10および電極20の表面、並びに絶縁層45をCMP(Chemical Mechanical Polishing)等により平坦化する。そして、平坦化された表面上に、遷移金属内包CNTを配置する。これにより、該遷移金属内包CNT、より詳しくは、該遷移金属内包CNTの炭素部分は、電極10、電極20、および絶縁層45の少なくともいずれかに接触する。
3 抵抗可変型不揮発性メモリ装置
4 トランジスタ
10 電極(第1電極)
20 電極(第2電極)
30 抵抗層
31 ビアホール
32 コンタクトホール
40 埋め込み金属
41 MOSゲート
42 MOSソース
43 MOSドレイン
44 絶縁膜層
45 絶縁膜層
46 絶縁膜層
47 絶縁膜層
48 絶縁膜層
Claims (12)
- 遷移金属または遷移金属を含む合金を内包するカーボンナノチューブからなる抵抗層と、該抵抗層を介して接続された第1電極および第2電極と、を備え、
上記第1電極と第2電極との間に電流または電圧を印加することで、上記抵抗層の抵抗が変化し、該電流または電圧の印加を停止後、上記抵抗が変化した状態が保持され、
該抵抗層の抵抗を可変に設定することにより情報を不揮発で書き込むことを特徴とする抵抗可変型不揮発性メモリセル。 - 上記遷移金属は、MnまたはFeであることを特徴とする請求項1に記載の抵抗可変型不揮発性メモリセル。
- 上記カーボンナノチューブは、(3,3)単層カーボンナノチューブまたは(5,0)単層カーボンナノチューブであることを特徴とする請求項2に記載の抵抗可変型不揮発性メモリセル。
- 上記第1電極および第2電極は、金属電極であることを特徴とする請求項1〜3のいずれか1項に記載の抵抗可変型不揮発性メモリセル。
- 上記第1電極および第2電極は、それぞれ独立して、Al、Ni、Co、Fe、CuおよびAuからなる群より選択される少なくとも1つの金属を含有する金属電極であることを特徴とする請求項1〜3のいずれか1項に記載の抵抗可変型不揮発性メモリセル。
- 上記第1電極と第2電極との間にビアホールまたはコンタクトホールが形成されており、
該ビアホールまたはコンタクトホールの内部に、上記抵抗層が配置されていることを特徴とする請求項1〜5のいずれか1項に記載の抵抗可変型不揮発性メモリセル。 - 上記第1電極および第2電極のそれぞれは、上記第1電極および第2電極のそれぞれが上記の遷移金属または遷移金属を含む合金を内包するカーボンナノチューブの炭素部分と接触し、反応することによって、上記抵抗層と接続されることを特徴とする請求項1〜5のいずれか1項に記載の抵抗可変型不揮発性メモリセル。
- 上記カーボンナノチューブが、アーチ状構造を有していることを特徴とする請求項1〜7のいずれか1項に記載の抵抗可変型不揮発性メモリセル。
- 請求項1〜8のいずれか1項に記載の抵抗可変型不揮発性メモリセルを、スイッチング素子と電気的に接続することにより構成されることを特徴とする抵抗可変型不揮発性メモリ装置。
- 抵抗層の抵抗を可変に設定することにより情報を不揮発で書き込む抵抗可変型不揮発性メモリセルの製造方法であって、
該抵抗層が遷移金属または遷移金属を含む合金を内包するカーボンナノチューブであり、
第1電極上に設けられた絶縁膜層にビアホールまたはコンタクトホールを形成させ、
該ビアホールまたはコンタクトホールの内部で、該遷移金属または遷移金属を含む合金を内包するカーボンナノチューブを成長させることを特徴とする抵抗可変型不揮発性メモリセルの製造方法。 - 抵抗層の抵抗を可変に設定することにより情報を不揮発で書き込む抵抗可変型不揮発性メモリセルの製造方法であって、
該抵抗層が遷移金属または遷移金属を含む合金を内包するカーボンナノチューブであり、
第1電極および第2電極と、該遷移金属または遷移金属を含む合金を内包するカーボンナノチューブとを接触させることによって、
上記第1電極および第2電極と、上記遷移金属または遷移金属を含む合金とを触媒とする反応を誘起し、
該反応により、上記第1電極および第2電極と上記カーボンナノチューブと接続させることを特徴とする抵抗可変型不揮発性メモリセルの製造方法。 - 抵抗層と、該抵抗層を介して接続された第1電極および第2電極とを備え、該抵抗層の抵抗を可変に設定することにより情報を不揮発で書き込む抵抗可変型不揮発性メモリセルの設計方法であって、
上記抵抗層は、遷移金属または遷移金属を含む合金を内包するカーボンナノチューブからなり、
遷移金属および遷移金属を含む合金からなる群より少なくとも1つの遷移金属または遷移金属を含む合金を選択する工程と、
カーボンナノチューブのカイラル指数を選択する工程と、
上記選択された遷移金属または遷移金属を含む合金を、上記選択されたカーボンナノチューブに内包させた、遷移金属または遷移金属を含む合金を内包するカーボンナノチューブについて、密度汎関数理論に基づく第一原理計算により、状態密度およびバンド構造のうち、少なくとも一方を計算する工程と、
該状態密度およびバンド構造のうち、少なくとも一方を用いて、バンドギャップの有無を検出する工程と、を含むことを特徴とする抵抗可変型不揮発性メモリセルの設計方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006355977A JP5119436B2 (ja) | 2006-12-28 | 2006-12-28 | 不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006355977A JP5119436B2 (ja) | 2006-12-28 | 2006-12-28 | 不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008166591A JP2008166591A (ja) | 2008-07-17 |
JP5119436B2 true JP5119436B2 (ja) | 2013-01-16 |
Family
ID=39695647
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006355977A Active JP5119436B2 (ja) | 2006-12-28 | 2006-12-28 | 不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5119436B2 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5469159B2 (ja) * | 2008-04-11 | 2014-04-09 | サンディスク スリーディー,エルエルシー | カーボンナノチューブ可逆抵抗スイッチング素子を含むメモリセルおよびその形成方法 |
JP2010123646A (ja) | 2008-11-18 | 2010-06-03 | Toshiba Corp | 電気素子、スイッチング素子、メモリ素子、スイッチング方法及びメモリ方法 |
JP2010173884A (ja) * | 2009-01-28 | 2010-08-12 | Jsr Corp | カーボンナノチューブ分散体、それを用いた膜、およびその製造方法 |
JP2011014640A (ja) | 2009-06-30 | 2011-01-20 | Toshiba Corp | 不揮発性半導体記憶装置 |
WO2011018935A1 (ja) * | 2009-08-13 | 2011-02-17 | Jsr株式会社 | 組成物およびカーボンナノチューブ含有膜 |
JP4951044B2 (ja) * | 2009-08-28 | 2012-06-13 | 株式会社東芝 | 不揮発性メモリ装置及びその製造方法 |
WO2011083632A1 (ja) * | 2010-01-06 | 2011-07-14 | Jsr株式会社 | メモリセル及びメモリセルの製造方法 |
JP2011171322A (ja) | 2010-02-16 | 2011-09-01 | Toshiba Corp | 不揮発性半導体記憶装置、及びその製造方法 |
JP2012004277A (ja) | 2010-06-16 | 2012-01-05 | Toshiba Corp | 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法 |
US8164946B2 (en) * | 2010-07-20 | 2012-04-24 | Tdk Corporation | Magnetic memory element, magnetic memory device, information recording/reproducing apparatus |
JP2012182233A (ja) | 2011-02-28 | 2012-09-20 | Toshiba Corp | 不揮発性記憶装置 |
CN104377248B (zh) * | 2014-11-17 | 2018-01-02 | 上海华力微电子有限公司 | 一种浮栅闪存器件及其编程方法 |
KR101869378B1 (ko) * | 2016-06-16 | 2018-06-20 | 광주과학기술원 | 산화 그라핀과 산화철의 적층구조를 저항층으로 사용한 비휘발성 메모리 소자 |
US9997702B2 (en) * | 2016-08-11 | 2018-06-12 | Arm Ltd. | Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
ES2245498T3 (es) * | 1999-05-10 | 2006-01-01 | Hitachi Europe Limited | Dispositivo magnetoelectrico. |
JP3837993B2 (ja) * | 2000-03-21 | 2006-10-25 | 日本電気株式会社 | 電子素子およびそれを用いた記録方法 |
JP4212258B2 (ja) * | 2001-05-02 | 2009-01-21 | 富士通株式会社 | 集積回路装置及び集積回路装置製造方法 |
JP3869682B2 (ja) * | 2001-06-12 | 2007-01-17 | 株式会社ルネサステクノロジ | 半導体装置 |
JP2003347515A (ja) * | 2002-05-29 | 2003-12-05 | Umk Technology Kk | カーボンナノチューブを用いた大容量磁性メモリ |
JP2004146821A (ja) * | 2002-10-03 | 2004-05-20 | Sony Corp | メモリ素子およびメモリ装置 |
KR100982419B1 (ko) * | 2003-05-01 | 2010-09-15 | 삼성전자주식회사 | 탄소나노튜브를 이용한 반도체 소자의 배선 형성 방법 및이 방법에 의해 제조된 반도체 소자 |
-
2006
- 2006-12-28 JP JP2006355977A patent/JP5119436B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2008166591A (ja) | 2008-07-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5119436B2 (ja) | 不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法 | |
JP6933683B2 (ja) | 磁気抵抗ランダムアクセスメモリの製造方法 | |
Chiang et al. | Memory applications from 2D materials | |
KR101162447B1 (ko) | 불휘발성 기억 장치 및 그 제조 방법 | |
JP5223084B2 (ja) | 多層構造の抵抗層を備える不揮発性メモリセルおよびその製造方法、並びにそれを用いた抵抗可変型不揮発性メモリ装置 | |
US7120047B2 (en) | Device selection circuitry constructed with nanotube technology | |
JP4505683B2 (ja) | ナノチューブリボンを利用した電気機械式メモリアレイ及びその製造方法 | |
JP5477371B2 (ja) | 半導体記憶装置及びその製造方法 | |
US20100109085A1 (en) | Memory device design | |
JP4555780B2 (ja) | 高密度及び高プログラミング効率のmram設計 | |
CN111490153B (zh) | 磁存储器件 | |
WO2006009090A1 (ja) | 記憶素子 | |
JP2007103945A (ja) | 磁気抵抗効果を利用した相変化メモリ素子とその動作及び製造方法 | |
WO2017052622A1 (en) | Spin hall effect mram with thin-film selector | |
Dongale et al. | Recent progress in selector and self‐rectifying devices for resistive random‐access memory application | |
US10686122B2 (en) | Variable resistance memory device | |
US20210408117A1 (en) | Multi-gate selector switches for memory cells and methods of forming the same | |
Galatsis et al. | Emerging memory devices | |
US20070253243A1 (en) | Memory array having memory cells formed from metallic material | |
KR100702669B1 (ko) | 나노 자기 메모리 소자와 그 제조방법 | |
US9627061B2 (en) | Electronic device having resistance element | |
Lee et al. | Fabrication and characterization of nanoscale NiO resistance change memory (RRAM) cells with confined conduction paths | |
JP2008251796A (ja) | 磁気記録装置 | |
CN114788029A (zh) | 含有用于选择器元件的双蚀刻停止层的存储器设备及其制造方法 | |
WO2010084774A1 (ja) | 不揮発性メモリセル、抵抗可変型不揮発性メモリ装置および不揮発性メモリセルの設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120525 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120529 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |