JP5119436B2 - Nonvolatile memory cell and manufacturing method thereof, variable resistance nonvolatile memory device, and nonvolatile memory cell design method - Google Patents

Nonvolatile memory cell and manufacturing method thereof, variable resistance nonvolatile memory device, and nonvolatile memory cell design method Download PDF

Info

Publication number
JP5119436B2
JP5119436B2 JP2006355977A JP2006355977A JP5119436B2 JP 5119436 B2 JP5119436 B2 JP 5119436B2 JP 2006355977 A JP2006355977 A JP 2006355977A JP 2006355977 A JP2006355977 A JP 2006355977A JP 5119436 B2 JP5119436 B2 JP 5119436B2
Authority
JP
Japan
Prior art keywords
electrode
nonvolatile memory
transition metal
memory cell
resistance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006355977A
Other languages
Japanese (ja)
Other versions
JP2008166591A (en
Inventor
秀明 笠井
寛 中西
智弥 岸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Osaka University NUC
Original Assignee
Osaka University NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osaka University NUC filed Critical Osaka University NUC
Priority to JP2006355977A priority Critical patent/JP5119436B2/en
Publication of JP2008166591A publication Critical patent/JP2008166591A/en
Application granted granted Critical
Publication of JP5119436B2 publication Critical patent/JP5119436B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G11C13/025—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change using fullerenes, e.g. C60, or nanotubes, e.g. carbon or silicon nanotubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/101—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including resistors or capacitors only
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/19—Memory cell comprising at least a nanowire and only two terminals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Description

本発明は、不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法に関するものであって、特に、遷移金属内包カーボンナノチューブを用いた不揮発性メモリセルおよびその製造方法、該不揮発性メモリセルを用いた抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法に関するものである。   The present invention relates to a nonvolatile memory cell and a method of manufacturing the same, a variable resistance nonvolatile memory device, and a nonvolatile memory cell design method, and more particularly, to a nonvolatile memory cell using transition metal-encapsulated carbon nanotubes and The present invention relates to a manufacturing method thereof, a variable resistance nonvolatile memory device using the nonvolatile memory cell, and a method for designing the nonvolatile memory cell.

現在、主流に用いられているメモリとしては、ＤＲＡＭやフラッシュメモリが挙げられる。上記ＤＲＡＭは、揮発性メモリであり、電力を用いずに情報を記憶しておくことができない。一方、上記フラッシュメモリは、不揮発性メモリであるため、電力を用いずに情報を記憶しておくことができる。   Currently, the mainstream memory includes DRAM and flash memory. The DRAM is a volatile memory and cannot store information without using power. On the other hand, since the flash memory is a non-volatile memory, information can be stored without using power.

近年、記録されたデータが電源オフの状態でも消えない不揮発性メモリは、デジタルカメラや携帯電話などのモバイル機器の発展に伴い、急激に需要が高まっている。ところが、上記フラッシュメモリは、情報の書き込み、読み出しの速度が遅いという問題がある。また、上記フラッシュメモリは、セルの微細化が不利であるという問題がある。さらに、書き換え回数に制限があり、耐久性の面でも問題がある。そこで、上記フラッシュメモリに代わる新たな不揮発性メモリの開発が進められている。そのような新たな不揮発性メモリの１つとして、抵抗可変型不揮発性メモリ（Resistive Random Access Memory、以下「ＲｅＲＡＭ」ともいう）が注目されている。   In recent years, a demand for a nonvolatile memory in which recorded data does not disappear even when the power is turned off has increased rapidly with the development of mobile devices such as digital cameras and mobile phones. However, the flash memory has a problem that information writing / reading speed is slow. In addition, the flash memory has a disadvantage that cell miniaturization is disadvantageous. Furthermore, the number of rewrites is limited, and there is a problem in terms of durability. Therefore, development of a new nonvolatile memory that replaces the flash memory is underway. As one of such new nonvolatile memories, a variable resistance nonvolatile memory (Resistive Random Access Memory, hereinafter also referred to as “ReRAM”) has attracted attention.

ＲｅＲＡＭは、電圧パルスの印加によってメモリセルの抵抗層の抵抗値を可変に設定することにより情報を不揮発で書き込むことができ、かつ情報の非破壊読み出しを行うことができる不揮発性メモリである。ＲｅＲＡＭは、高集積性、および高速性を備え、消費電力を低減させることが可能な不揮発性メモリとして注目されている。現在、開発されているＲｅＲＡＭのほとんどは、酸化物の薄膜からなる酸化物層を電極で挟んだ構成を有している。上記酸化物層における酸化物としては、Ｐｒ０．７Ｃａ０．３ＭｎＯ３（以下、「ＰＣＭＯ」ともいう）、Ｃｒドープ、ＳｒＺｒＯ３、ＳｅＴｉＯ３（以下、「ＳＴＯ」ともいう）、ＮｉＯなどが用いられている（特許文献１および特許文献２を参照）。 The ReRAM is a nonvolatile memory in which information can be written in a nonvolatile manner and non-destructive reading of information can be performed by variably setting a resistance value of a resistance layer of the memory cell by applying a voltage pulse. ReRAM has attracted attention as a non-volatile memory that has high integration and high speed and can reduce power consumption. Most ReRAMs currently being developed have a structure in which an oxide layer made of an oxide thin film is sandwiched between electrodes. Examples of the oxide in the oxide layer include Pr 0.7 Ca 0.3 MnO 3 (hereinafter also referred to as “PCMO”), Cr-doped, SrZrO 3 , SeTiO 3 (hereinafter also referred to as “STO”), NiO, and the like. Is used (see Patent Document 1 and Patent Document 2).

ところで、カーボンナノチューブは、独特な構成を有していることに加えて、興味深い特性を有していることから、近年、様々な分野への応用が期待されている材料である。例えば、カーボンナノチューブの用途として、電界効果トランジスタへの応用が試みられている（非特許文献１を参照）。このような状況下において、カーボンナノチューブが有する物性を詳細に解析する研究が盛んに行われている。このような研究例としては、例えば、非特許文献２〜非特許文献４を挙げることができる。   By the way, carbon nanotubes are interesting materials in addition to having a unique structure, and are therefore expected to be applied in various fields in recent years. For example, as a use of a carbon nanotube, application to a field effect transistor has been attempted (see Non-Patent Document 1). Under such circumstances, researches have been actively conducted to analyze in detail the physical properties of carbon nanotubes. Examples of such research include Non-Patent Literature 2 to Non-Patent Literature 4.

非特許文献２および非特許文献３には、鉄を内包する単層カーボンナノチューブ（以下、「Ｆｅ内包ＳＷＣＮＴ」ともいう）について、電圧を印加していない状態での磁気特性および電気特性をコンピュータシミュレーションで解析した結果が記載されている。具体的には、Ｆｅ内包（３，３）ＳＷＣＮＴおよびＦｅ内包（５，０）ＳＷＣＮＴは、スピン分極されておらず、半導体状態となることが記載されている（表１を参照）。一方、より半径の大きなＦｅ内包（４，４）ＳＷＣＮＴ、Ｆｅ内包（５，５）ＳＷＣＮＴ、Ｆｅ内包（６，６）ＳＷＣＮＴ、およびＦｅ内包（６，０）ＳＷＣＮＴは強磁性金属状態であり、磁気モーメントを示すことが記載されている（表１を参照）。   Non-Patent Document 2 and Non-Patent Document 3 describe computer simulations of magnetic and electrical characteristics of single-walled carbon nanotubes containing iron (hereinafter also referred to as “Fe-encapsulating SWCNTs” when no voltage is applied). The result of analysis is described. Specifically, it is described that Fe-encapsulated (3,3) SWCNT and Fe-encapsulated (5,0) SWCNT are not spin-polarized and enter a semiconductor state (see Table 1). On the other hand, Fe inclusion (4, 4) SWCNT having a larger radius, Fe inclusion (5, 5) SWCNT, Fe inclusion (6, 6) SWCNT, and Fe inclusion (6, 0) SWCNT are in a ferromagnetic metal state, It is described to show a magnetic moment (see Table 1).

Figure 0005119436
Figure 0005119436

また、非特許文献４には、ニッケル表面上でのＦｅ内包ＳＷＣＮＴの構造が記載されている。具体的には、Ｆｅ内包ＳＷＣＮＴをニッケル表面の近傍に配置すると、ＳＷＣＮＴの構造が、チューブ構造からアーチ構造に変換されることが記載されている。
米国特許第６２０４１３９号（２００１年３月２０日登録） 特表２００２−５３７６２７号公報（平成１４（２００２）年１１月５日公表） J. Appenzeller et al., Microelectronic Engineering 64 (2002) 391-397. M. M. Rahman et al., J. Phys. Condens. Matter 16 (2004) S5755. M. Kisaku et al., Jpn. J. Appl. Phys. 44 (2005) 882. M. David et al., Jpn. J. Appl. Phys. 45 (2006) 2869. Non-Patent Document 4 describes the structure of Fe-encapsulated SWCNTs on the nickel surface. Specifically, it is described that when the Fe-encapsulated SWCNT is disposed in the vicinity of the nickel surface, the SWCNT structure is converted from a tube structure to an arch structure.
US Pat. No. 6,204,139 (registered March 20, 2001) Special Table 2002-537627 Publication (announced on November 5, 2002) J. Appenzeller et al., Microelectronic Engineering 64 (2002) 391-397. MM Rahman et al., J. Phys. Condens. Matter 16 (2004) S5755. M. Kisaku et al., Jpn. J. Appl. Phys. 44 (2005) 882. M. David et al., Jpn. J. Appl. Phys. 45 (2006) 2869.

現在、ＲｅＲＡＭに用いられている酸化物には、様々な問題がある。具体的には、ＰＣＭＯ、Ｃｒをドープした（Ｂａ，Ｓｒ）ＴｉＯ３、ＣｒをドープしたＳｒＺｒＯ３、およびＳＴＯは、多元系酸化物であり、結晶構造が複雑である。そのため、結晶性を制御することが難しい上、同質の結晶を再現よく作製することが困難であるという問題がある。さらに、半導体基板に用いられるシリコンのＣＭＯＳプロセスとの整合性が悪く、量産には不向きであるという問題がある。 Currently, oxides used in ReRAM have various problems. Specifically, PCMO, Cr-doped (Ba, Sr) TiO 3 , Cr-doped SrZrO 3 , and STO are multi-element oxides and have a complicated crystal structure. Therefore, there are problems that it is difficult to control the crystallinity and it is difficult to produce a homogeneous crystal with good reproducibility. Furthermore, there is a problem that the compatibility with the CMOS process of silicon used for the semiconductor substrate is poor and it is not suitable for mass production.

また、ＮｉＯは、２元系酸化物であり、ＮａＣｌ型結晶構造を有する。このようなＮｉＯは、電圧を印加する前の抵抗と印加した後の抵抗との抵抗比は大きいが、応答速度が低い。そのため、高速のＲｅＲＡＭにおいて実用化するには不向きであるという問題がある。   NiO is a binary oxide and has a NaCl-type crystal structure. Such NiO has a large resistance ratio between the resistance before applying the voltage and the resistance after applying the voltage, but the response speed is low. Therefore, there is a problem that it is not suitable for practical use in a high-speed ReRAM.

そのため、現在、ＲｅＲＡＭの開発においては、ＲｅＲＡＭに用いる好適な物質の探索が行われているが、試行錯誤的であり、未だ決定的な物質は得られていない。さらに、ＲｅＲＡＭのＯＮ／ＯＦＦ時の抵抗比の発生メカニズムそのものの解明が十分になされていないため、最適な物質材料、およびデバイス構造を科学的に見出すことができていないのが現状である。   Therefore, currently, in the development of ReRAM, a search for a suitable material for use in ReRAM is being carried out, but it is a trial and error process, and no decisive material has been obtained yet. Furthermore, since the mechanism for generating the resistance ratio at the ON / OFF time of ReRAM has not been sufficiently elucidated, the optimum material and device structure cannot be found scientifically.

本発明は、上記問題点に鑑みなされたものであって、その目的は、電圧を印加する前の抵抗と印加した後の抵抗との抵抗比が大きいことに加えて、高速応答性を示す不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法を提供することにある。   The present invention has been made in view of the above problems, and its object is to provide a nonvolatile memory that exhibits high-speed response in addition to a large resistance ratio between the resistance before applying the voltage and the resistance after applying the voltage. Memory cell and method of manufacturing the same, variable resistance nonvolatile memory device, and nonvolatile memory cell design method

本発明者らは、上記課題に鑑み、本発明者らが提唱しているＣＭＤ（Computational Materials Design）（計算機マテリアルデザイン入門（笠井秀明他編、大阪大学出版会、２００５年１０月２０日発行）を参照）を用いて第一原理計算を実行してＲｅＲＡＭのメカニズムを解明し、さらに鋭意検討した結果、Ｍｎを内包させた単層カーボンナノチューブは、電圧印加によりモット転移が誘起されうることを発見した。この知見に基づき、本発明者らは、該カーボンナノチューブによれば、高い抵抗比をもちながら、微細化が可能かつ高速応答が可能な不揮発性メモリセル構造を実現できることを独自に見出し、本発明を完成させるに至った。すなわち、本発明は、以下の発明を包含する。   In view of the above problems, the present inventors have proposed CMD (Computational Materials Design) proposed by the present inventors (Introduction to Computer Material Design (Hideaki Kasai et al., Osaka University Press, issued on October 20, 2005)) As a result of conducting first-principles calculations using e.g.) and elucidating the mechanism of ReRAM and further diligently studied, it was discovered that single-walled carbon nanotubes containing Mn can induce Mott transition by voltage application did. Based on this knowledge, the present inventors have uniquely found that according to the carbon nanotube, a nonvolatile memory cell structure capable of being miniaturized and capable of high-speed response can be realized while having a high resistance ratio. It came to complete. That is, the present invention includes the following inventions.

（１）遷移金属または遷移金属を含む合金を内包するカーボンナノチューブからなる抵抗層と、該抵抗層を介して接続された第１電極および第２電極と、を備え、上記第１電極と第２電極との間に電流または電圧を印加することで、上記抵抗層の抵抗が変化し、該電流または電圧の印加を停止後、上記抵抗が変化した状態が保持されることを特徴とする不揮発性メモリセル。   (1) comprising a resistance layer made of carbon nanotubes enclosing a transition metal or an alloy containing a transition metal, and a first electrode and a second electrode connected via the resistance layer, the first electrode and the second electrode Non-volatile, characterized in that the resistance of the resistance layer is changed by applying a current or voltage between the electrode and the resistance is changed after the application of the current or voltage is stopped. Memory cell.

（２）上記遷移金属は、ＭｎまたはＦｅであることを特徴とする（１）に記載の不揮発性メモリセル。   (2) The nonvolatile memory cell according to (1), wherein the transition metal is Mn or Fe.

（３）上記カーボンナノチューブは、（３，３）単層カーボンナノチューブまたは（５，０）単層カーボンナノチューブであることを特徴とする（２）に記載の不揮発性メモリセル。   (3) The non-volatile memory cell according to (2), wherein the carbon nanotube is a (3, 3) single-walled carbon nanotube or a (5, 0) single-walled carbon nanotube.

（４）上記第１電極および第２電極は、金属電極であることを特徴とする（１）〜（３）のいずれかに記載の不揮発性メモリセル。   (4) The nonvolatile memory cell according to any one of (1) to (3), wherein the first electrode and the second electrode are metal electrodes.

（５）上記第１電極および第２電極は、それぞれ独立して、Ａｌ、Ｎｉ、Ｃｏ、Ｆｅ、ＣｕおよびＡｕからなる群より選択される少なくとも１つの金属を含有する金属電極であることを特徴とする（１）〜（３）のいずれかに記載の不揮発性メモリセル。   (5) The first electrode and the second electrode are each independently a metal electrode containing at least one metal selected from the group consisting of Al, Ni, Co, Fe, Cu, and Au. The nonvolatile memory cell according to any one of (1) to (3).

（６）上記第１電極と第２電極との間にビアホールまたはコンタクトホールが形成されており、該ビアホールまたはコンタクトホールの内部に、上記抵抗層が配置されていることを特徴とする（１）〜（５）のいずれかに記載の不揮発性メモリセル。   (6) A via hole or contact hole is formed between the first electrode and the second electrode, and the resistance layer is disposed inside the via hole or contact hole. The nonvolatile memory cell according to any one of to (5).

（７）上記第１電極および第２電極のそれぞれは、上記第１電極および第２電極のそれぞれが上記の遷移金属または遷移金属を含む合金を内包するカーボンナノチューブの炭素部分と接触し、反応することによって、上記抵抗層と接続されることを特徴とする（１）〜（５）のいずれかに記載の不揮発性メモリセル。   (7) Each of the first electrode and the second electrode is in contact with and reacts with the carbon portion of the carbon nanotube in which each of the first electrode and the second electrode includes the transition metal or the alloy containing the transition metal. The nonvolatile memory cell according to any one of (1) to (5), wherein the nonvolatile memory cell is connected to the resistance layer.

（８）（１）〜（７）のいずれかに記載の不揮発性メモリセルを、スイッチング素子と電気的に接続することにより構成されることを特徴とする抵抗可変型不揮発性メモリ装置。   (8) A variable resistance nonvolatile memory device configured by electrically connecting the nonvolatile memory cell according to any one of (1) to (7) to a switching element.

（９）上記第１電極上に絶縁膜層に設け、該絶縁膜層にビアホールまたはコンタクトホールを形成させ、該ビアホールまたはコンタクトホールの内部で、遷移金属または遷移金属を含む合金を内包するカーボンナノチューブを成長させることによって、上記抵抗層を形成させることを特徴とする不揮発性メモリセルの製造方法。   (9) A carbon nanotube provided in an insulating film layer on the first electrode, having a via hole or contact hole formed in the insulating film layer, and encapsulating a transition metal or an alloy containing a transition metal inside the via hole or contact hole A method of manufacturing a non-volatile memory cell, wherein the resistance layer is formed by growing the substrate.

（１０）第１電極および第２電極と、遷移金属または遷移金属を含む合金を内包する単層カーボンナノチューブとを接触させることによって、上記第１電極および第２電極と、上記遷移金属または遷移金属を含む合金とを触媒とする反応を誘起し、該反応により、上記第１電極および第２電極と上記カーボンナノチューブと接続させることを特徴とする不揮発性メモリセルの製造方法。   (10) The first electrode and the second electrode, and the transition metal or transition metal by bringing the first electrode and the second electrode into contact with the single-walled carbon nanotube containing the transition metal or the alloy containing the transition metal. A method for producing a nonvolatile memory cell, comprising: inducing a reaction using an alloy containing a catalyst as a catalyst, and connecting the first electrode and the second electrode to the carbon nanotube by the reaction.

（１１）抵抗層と、該抵抗層を介して接続された第１電極および第２電極とを備える不揮発性メモリセルの設計方法であって、上記第１電極、第２電極、および抵抗層の材料を選択する工程と、上記選択された材料を用いて構成される不揮発性メモリセルについて、密度汎関数理論に基づく第一原理計算により、状態密度およびバンド構造のうち、少なくとも一方を計算する工程と、該状態密度およびバンド構造のうち、少なくとも一方を用いて、バンドギャップの有無を検出する工程と、を含むことを特徴とする不揮発性メモリセルの設計方法。   (11) A method for designing a nonvolatile memory cell comprising a resistance layer, and a first electrode and a second electrode connected via the resistance layer, wherein the first electrode, the second electrode, and the resistance layer A step of selecting a material and a step of calculating at least one of a state density and a band structure by a first principle calculation based on a density functional theory for a nonvolatile memory cell configured using the selected material. And a step of detecting the presence or absence of a band gap using at least one of the density of states and the band structure, and a method for designing a nonvolatile memory cell.

（１２）抵抗層と、該抵抗層を介して接続された第１電極および第２電極とを備える不揮発性メモリセルの設計方法であって、上記抵抗層は、遷移金属または遷移金属を含む合金を内包するカーボンナノチューブからなり、遷移金属群および遷移金属群の合金からなる群より少なくとも１つの遷移金属または遷移金属を含む合金を選択する工程と、カーボンナノチューブのカイラル指数を選択する工程と、上記選択された遷移金属または遷移金属を含む合金を、上記選択されたカーボンナノチューブに内包させた、遷移金属または遷移金属を含む合金を内包するカーボンナノチューブについて、密度汎関数理論に基づく第一原理計算により、状態密度およびバンド構造のうち、少なくとも一方を計算する工程と、該状態密度およびバンド構造のうち、少なくとも一方を用いて、バンドギャップの有無を検出する工程と、を含むことを特徴とする不揮発性メモリセルの設計方法。   (12) A method for designing a nonvolatile memory cell comprising a resistance layer, and a first electrode and a second electrode connected via the resistance layer, wherein the resistance layer is a transition metal or an alloy containing a transition metal A step of selecting at least one transition metal or an alloy containing a transition metal from the group consisting of a transition metal group and an alloy of the transition metal group, a step of selecting a chiral index of the carbon nanotube, First-principles calculations based on density functional theory for carbon nanotubes containing transition metals or alloys containing transition metals, in which selected transition metals or alloys containing transition metals are encapsulated in the selected carbon nanotubes. A step of calculating at least one of density of states and band structure, and density of states and band structure Among them, at least one of the using, designing method of a nonvolatile memory cell which comprises the steps of detecting the presence or absence of the band gap, the.

本発明にかかる不揮発性メモリセルは、遷移金属または遷移金属を含む合金を内包させたカーボンナノチューブを抵抗層として有し、該抵抗層が第１電極および第２電極と接続されている。そのため、該抵抗層と電極との界面では、電子移動がスムーズに行われる。また、上記遷移金属または遷移金属を含む合金は、電圧または電流の印加により金属−絶縁体転移（モット転移）が誘起され、抵抗が大きく変化する。また、この抵抗が変化した状態は、電圧または電流の印加を停止した後でも、保持される。それゆえ、本発明にかかる不揮発性メモリセルは、電圧印加前の抵抗と印加後の抵抗との抵抗比が大きい上に、微細化が可能で高速応答できるという効果を奏する。   The nonvolatile memory cell according to the present invention has a carbon nanotube containing a transition metal or an alloy containing a transition metal as a resistance layer, and the resistance layer is connected to the first electrode and the second electrode. For this reason, electrons move smoothly at the interface between the resistance layer and the electrode. In the transition metal or an alloy containing a transition metal, a metal-insulator transition (Mott transition) is induced by application of voltage or current, and the resistance changes greatly. Further, the state in which the resistance is changed is maintained even after the application of voltage or current is stopped. Therefore, the nonvolatile memory cell according to the present invention has an effect that the resistance ratio between the resistance before the voltage application and the resistance after the application is large, and further miniaturization is possible and high-speed response is possible.

本発明の一実施形態について以下説明するが、ここでは、まず、本発明の基礎となる、本発明者らが独自に見出した知見について説明し、その後、本発明にかかる不揮発性メモリセルおよびそれを用いた抵抗可変型不揮発性メモリ装置の一実施形態について、詳細に説明することにする。   An embodiment of the present invention will be described below. First, the knowledge that the inventors have found uniquely, which is the basis of the present invention, will be described, and then the nonvolatile memory cell according to the present invention and the non-volatile memory cell according to the present invention will be described. An embodiment of a variable resistance nonvolatile memory device using the above will be described in detail.

＜１．本発明の背景として、本発明者らが独自に見出した知見＞
（１−１）Ｆｅ内包カーボンナノチューブの電気特性および磁気特性
密度汎関数理論に基づく第一原理計算により、構造的に安定な、Ｆｅを内包する単層カーボンナノチューブ（以下、「Ｆｅ内包ＳＷＣＮＴ」ともいう）の電気特性および磁気特性について解析した。その結果、Ｆｅ内包（３，３）ＳＷＣＮＴおよびＦｅ内包（５，０）ＳＷＣＮＴは、スピン分極されておらず、半導体的であることが分かった。一方、より大きな半径を有するＦｅ内包（４，４）ＳＷＣＮＴ、（５，５）ＳＷＣＮＴ、（６，６）ＳＷＣＮＴ、および（６，０）ＳＷＣＮＴは、金属的であり、磁気モーメントを示すことが分かった。ここで、Ｆｅ内包（３，３）ＳＷＣＮＴ、Ｆｅ内包（５，０）ＳＷＣＮＴおよびＦｅ内包（４，４）ＳＷＣＮＴの電気特性および磁気特性について、計算されたバンド構造、局所状態密度、および電荷密度分布に基づき、より詳細に説明する。 <1. As a background of the present invention, the knowledge uniquely found by the present inventors>
(1-1) Electrical and magnetic properties of Fe-encapsulated carbon nanotubes According to first-principles calculations based on density functional theory, structurally stable single-walled carbon nanotubes encapsulating Fe (hereinafter referred to as “Fe-encapsulated SWCNTs”) The electrical characteristics and magnetic characteristics of the above were analyzed. As a result, it was found that Fe-encapsulated (3,3) SWCNT and Fe-encapsulated (5,0) SWCNT are not spin-polarized and are semiconducting. On the other hand, Fe-encapsulated (4,4) SWCNT, (5,5) SWCNT, (6,6) SWCNT, and (6,0) SWCNT having a larger radius are metallic and exhibit a magnetic moment. I understood. Here, the calculated band structure, local state density, and charge density for the electrical and magnetic properties of Fe-encapsulated (3,3) SWCNT, Fe-encapsulated (5,0) SWCNT, and Fe-encapsulated (4,4) SWCNT This will be described in more detail based on the distribution.

なお、本明細書において、”Ｘ内包（ｍ，ｎ）ＳＷＣＮＴ” （Ｘは遷移金属元素を表す）なる記載は、カイラル指数が（ｍ，ｎ）であるＳＷＣＮＴにＸが内包された構造のＳＷＣＮＴを意味するものである。カイラル指数が（ｍ，ｎ）であるＳＷＣＮＴにおいて、ｍ＝ｎである場合、該ＳＷＣＮＴは、アームチェア（armchair、肘掛け椅子）型ＳＷＣＮＴとなる。ｎ＝０である場合、該ＳＷＣＮＴは、ジグザグ（zigzag）型ＳＷＣＮＴとなる。ｍ，ｎがそれ以外の場合、該ＳＷＣＮＴは、カイラル型ＳＷＣＮＴとなる。   In this specification, “X inclusion (m, n) SWCNT” (X represents a transition metal element) is a SWCNT having a structure in which X is included in a SWCNT having a chiral index (m, n). Means. In a SWCNT with a chiral index of (m, n), when m = n, the SWCNT is an armchair (armchair) type SWCNT. When n = 0, the SWCNT is a zigzag type SWCNT. When m and n are other than the above, the SWCNT is a chiral SWCNT.

また、本明細書において、「絶縁体的」なる用語は、絶縁体や誘電体と置き換え可能に用いられるものであって、電気が極めて流れにくいことを意味するものである。また、ここでいう「金属的」なる用語は、導体、または金属と置き換え可能に用いられるものであって、電気が極めて流れやすいこと、電気伝導率が比較的大きいことを意味するものである。さらに、「半導体的」なる用語は、半導体と置き換え可能に用いられるものであって、金属と絶縁体との中間の電気伝導率をもつことを意味するものである。   Further, in this specification, the term “insulator-like” is used interchangeably with an insulator or a dielectric, and means that electricity hardly flows. The term “metallic” as used herein is used interchangeably with a conductor or metal, and means that electricity easily flows and the electrical conductivity is relatively large. Further, the term “semiconductor” is used interchangeably with semiconductor and means having an electrical conductivity intermediate between a metal and an insulator.

まず、ここで、遷移金属内包ＳＷＣＮＴの電気特性および磁気特性を評価するために行った密度汎関数理論に基づく第一原理計算について説明する。   First, the first-principles calculation based on the density functional theory performed for evaluating the electrical characteristics and magnetic characteristics of the transition metal-encapsulating SWCNT will be described.

計算には平面波を基底関数にとり、擬ポテンシャルを用いた第一原理計算コードＤＡＣＡＰＯを用いて、交換相関エネルギーを一般化密度勾配近似（Generaleized Gradient Approximation：ＧＧＡ）で取り扱った（B. Hammer, L.B. Hansen and J.K. Norskov, Phys. Rev. B 59 (1999) 7413）。その際の平面波のカットオフエネルギーは３５Ｒｙとし、ブリルアンゾーンのサンプリングｋポイントはナノチューブの軸方向に５１点とした。Ｆｅ原子の初期磁気モーメントを２．４μＢとした。アームチェア型ＳＷＣＮＴである、Ｆｅ内包（３，３）ＳＷＣＮＴ、Ｆｅ内包（４，４）ＳＷＣＮＴ、Ｆｅ内包（５，５）ＳＷＣＮＴ、Ｆｅ内包（６，６）ＳＷＣＮＴについては、ナノチューブの軸方向に４．２８Åの周期境界条件を持つスーパーセル内にＦｅ原子１個、Ｃ原子をそれぞれ１２、１６、２０、２４個とった。また、ジグザグ型ＳＷＣＮＴである、Ｆｅ内包（５，０）ＳＷＣＮＴ、Ｆｅ内包（６，０）ＳＷＣＮＴについては、ナノチューブの軸方向に４．２５Åの周期境界条件を持つスーパーセル内にＦｅ原子２個、Ｃ原子をそれぞれ２０、２４個とった。ナノチューブとナノチューブとの相互作用がないように、ナノチューブ間に１０Åの真空層を挟んで計算した。計算は、原子にかかる力の合計が０．０５ｅＶ／Å以下になるまで、全原子について構造最適化を行った。 In the calculation, plane waves are taken as basis functions, and the first correlation calculation code DACAPO using pseudopotentials is used to deal with exchange correlation energy by Generalized Gradient Approximation (GGA) (B. Hammer, LB Hansen). and JK Norskov, Phys. Rev. B 59 (1999) 7413). The cut-off energy of the plane wave at that time was 35 Ry, and the sampling k point in the Brillouin zone was 51 points in the axial direction of the nanotube. The initial magnetic moment of Fe atom was 2.4μ B. The armchair-type SWCNTs, Fe-encapsulated (3,3) SWCNT, Fe-encapsulated (4,4) SWCNT, Fe-encapsulated (5,5) SWCNT, Fe-encapsulated (6,6) SWCNT, In the supercell having a periodic boundary condition of 4.28 Å, one Fe atom and 12, 16, 20, and 24 C atoms were used, respectively. In addition, for Fe-encapsulated (5,0) SWCNT and Fe-encapsulated (6,0) SWCNT, which are zigzag SWCNTs, two Fe atoms are included in the supercell having a periodic boundary condition of 4.25 mm in the axial direction of the nanotube. , 20 and 24 C atoms, respectively. The calculation was carried out with a 10 Å vacuum layer sandwiched between the nanotubes so that there was no interaction between the nanotubes. In the calculation, the structure was optimized for all atoms until the total force applied to the atoms was 0.05 eV / Å or less.

（Ａ）Ｆｅ内包（３，３）ＳＷＣＮＴ
Ｆｅ内包（３，３）ＳＷＣＮＴ（図１（ａ）および（ｂ）を参照）について、上記の方法で、密度汎関数理論に基づく第一原理計算を行った。 (A) Fe inclusion (3, 3) SWCNT
For the Fe-encapsulated (3, 3) SWCNT (see FIGS. 1A and 1B), first-principles calculation based on density functional theory was performed by the above method.

最適化後の安定したＦｅ内包（３，３）ＳＷＣＮＴの構造では、Ｆｅ原子と、それに最も近接するＣ原子との距離は、１．９１Åであった。初期状態を、強磁性状態および反強磁性状態（なお、ここでの計算では、前記計算方法において、スーパーセルを軸方向にて倍にし、原子数も倍にした）とした。Ｆｅナノワイヤーのいずれの計算結果においても、Ｆｅ原子およびＣ原子は、いずれもスピン分極を有しなかった。また、図２に示すように、Ｆｅ内包（３，３）ＳＷＣＮＴの安定したエネルギーバンド構造は、０．８８ｅＶのバンドギャップを有していた。つまり、Ｆｅ内包（３，３）ＳＷＣＮＴの安定した構造は、スピン分極されておらず、０．８８ｅＶのバンドギャップを有する半導体であることが分かった。このことは、Ｆｅ原子とＣ原子との結合状態によって説明することができる。Ｆｅ原子とそれに最も近接するＣ原子との間の電子の電荷密度は、０．６〜０．８（electron/Å３）である。Ｆｅ原子とＣ原子との間に、共有結合が形成されると考えられる。このとき、Ｃ原子はｓｐ３様軌道を形成する。結果として、Ｆｅ内包（３，３）ＳＷＣＮＴは半導体となる。そして、Ｆｅ原子の磁気モーメントは、消失する。 In the structure of the stable Fe-encapsulated (3,3) SWCNT after optimization, the distance between the Fe atom and the C atom closest thereto was 1.91 cm. The initial state was a ferromagnetic state and an antiferromagnetic state (in this calculation, the supercell was doubled in the axial direction and the number of atoms was doubled in the calculation method). In any calculation result of the Fe nanowire, neither the Fe atom nor the C atom had spin polarization. Moreover, as shown in FIG. 2, the stable energy band structure of Fe inclusion (3, 3) SWCNT had a band gap of 0.88 eV. That is, it was found that the stable structure of Fe-encapsulated (3, 3) SWCNT is a semiconductor that is not spin-polarized and has a band gap of 0.88 eV. This can be explained by the bonding state between Fe atoms and C atoms. The charge density of the electrons between the Fe atom and the C atom closest thereto is 0.6 to 0.8 (electron / 3 ). It is considered that a covalent bond is formed between the Fe atom and the C atom. At this time, C atoms form sp 3 -like orbitals. As a result, Fe inclusion (3, 3) SWCNT becomes a semiconductor. Then, the magnetic moment of Fe atoms disappears.

また、Ｆｅ内包（３，３）ＳＷＣＮＴについて、密度汎関数理論に基づく第一原理計算により、状態密度を計算した。その結果、図示しないが、禁止帯（エネルギーギャップ中）に、フェルミ準位が存在した。つまり、状態密度の計算結果からも、Ｆｅ内包（３，３）ＳＷＣＮＴは、半導体的であることが分かった。このような状態密度をもつＦｅ内包（３，３）ＳＷＣＮＴは、一旦、負の電圧を印加し、価電子帯の電子の一部を抜き取ることにより、金属的となる。この金属的となった状態に、正の電圧を印加すると、絶縁体的に転移し、さらに、高い電圧を印加すると再び、金属的になる。   In addition, the state density of Fe-encapsulated (3, 3) SWCNT was calculated by first-principles calculation based on density functional theory. As a result, although not shown, a Fermi level was present in the forbidden band (in the energy gap). That is, from the calculation result of the state density, it was found that the Fe-encapsulated (3, 3) SWCNT is semiconducting. Fe inclusion (3, 3) SWCNT having such a state density becomes metallic by applying a negative voltage once and extracting a part of electrons in the valence band. When a positive voltage is applied to this metallic state, it transitions like an insulator, and when a high voltage is applied, it becomes metallic again.

（Ｂ）Ｆｅ内包（５，０）ＳＷＣＮＴ
Ｆｅ内包（５，０）ＳＷＣＮＴ（図３（ａ）および（ｂ）を参照）について、上記の方法で、密度汎関数理論に基づく第一原理計算を行った。 (B) Fe inclusion (5, 0) SWCNT
For the Fe-encapsulated (5,0) SWCNT (see FIGS. 3A and 3B), first-principles calculation based on density functional theory was performed by the above method.

最適化されたＦｅ内包（５，０）ＳＷＣＮＴの安定した構造では、Ｆｅ原子とそれに最も近接する４個のＣ原子との間の距離は、１．９４Åであった。また、Ｆｅ原子の磁気モーメントは消失していた。また、図４に示すように、Ｆｅ内包（５，０）ＳＷＣＮＴのエネルギーバンド構造は、０．５３ｅＶのバンドギャップを有していた。つまり、Ｆｅ内包（５，０）ＳＷＣＮＴの安定した構造は、スピン分極されておらず、０．５３ｅＶのバンドギャップを有する半導体であることが分かった。   In the stable structure of the optimized Fe-encapsulated (5,0) SWCNT, the distance between the Fe atom and the four nearest C atoms was 1.94 cm. In addition, the magnetic moment of Fe atoms disappeared. Further, as shown in FIG. 4, the energy band structure of Fe-encapsulated (5,0) SWCNT had a band gap of 0.53 eV. That is, it was found that the stable structure of Fe-encapsulated (5,0) SWCNT is a semiconductor that is not spin-polarized and has a band gap of 0.53 eV.

このように、Ｆｅ内包（３，３）ＳＷＣＮＴおよびＦｅ内包（５，０）ＳＷＣＮＴが半導体であることは、Ｆｅ原子とＣ原子との結合状態によって説明することができる。Ｆｅ内包（３，３）ＳＷＣＮＴおよびＦｅ内包（５，０）ＳＷＣＮＴの両方において、Ｆｅ原子とＣ原子との間の電子の電荷密度は、０．６〜０．８（electron/Å３）であった。Ｆｅ内包（３，３）ＳＷＣＮＴおよびＦｅ内包（５，０）ＳＷＣＮＴについて、Ｆｅ原子のｄ軌道の局所状態密度プロット、Ｆｅ原子に最も近接するＣ原子のｓ軌道およびｐ軌道の局所状態密度プロットから、Ｆｅ原子のｄ軌道とＦｅ原子に近接するＣ原子のｓ軌道およびｐ軌道との間には、オーバーラップがあることが分かった。このことは、Ｆｅ原子のｄ軌道と、Ｃ原子のｓおよびｐ軌道とが強く混成し、Ｃ原子のｓｐ３様軌道を形成することを示している。その結果として、Ｆｅ内包（３，３）ＳＷＣＮＴおよびＦｅ内包（５，０）ＳＷＣＮＴは、半導体となり、Ｆｅナノワイヤーの磁気モーメントは、消失する。 Thus, the fact that the Fe inclusion (3, 3) SWCNT and the Fe inclusion (5, 0) SWCNT are semiconductors can be explained by the bonding state of Fe atoms and C atoms. In both Fe-encapsulated (3,3) SWCNT and Fe-encapsulated (5,0) SWCNT, the charge density of electrons between Fe atoms and C atoms is 0.6 to 0.8 (electron / Å 3 ). there were. For Fe-encapsulated (3,3) SWCNT and Fe-encapsulated (5,0) SWCNT, local state density plot of d orbital of Fe atom, s orbital of C atom closest to Fe atom, and local state density plot of p orbital It has been found that there is an overlap between the d orbitals of Fe atoms and the s and p orbitals of C atoms adjacent to Fe atoms. This indicates that the d orbitals of Fe atoms and the s and p orbitals of C atoms are strongly mixed to form sp 3 like orbitals of C atoms. As a result, the Fe inclusion (3, 3) SWCNT and the Fe inclusion (5, 0) SWCNT become semiconductors, and the magnetic moment of the Fe nanowire disappears.

また、Ｆｅ内包（５，０）ＳＷＣＮＴについて、密度汎関数理論に基づく第一原理計算により、状態密度を計算した。その結果、図示しないが、禁止帯（エネルギーギャップ）中に、フェルミ準位が存在した。つまり、状態密度の計算結果からも、Ｆｅ内包（５，０）ＳＷＣＮＴは、半導体的であることが分かった。このような状態密度をもつＦｅ内包（５，０）ＳＷＣＮＴは、一旦、正の電圧を印加し、価電子帯の電子の一部を抜き取ることにより、金属的となる。この金属的となった状態に、負の電圧を印加すると、絶縁体的に転移し、さらに、負に高い電圧を印加すると再び、金属的になる。   In addition, the state density of Fe-encapsulated (5,0) SWCNT was calculated by first-principles calculation based on density functional theory. As a result, although not shown, a Fermi level was present in the forbidden band (energy gap). That is, from the calculation result of the state density, it was found that Fe-encapsulated (5,0) SWCNT is semiconducting. Fe inclusion (5, 0) SWCNT having such a density of states becomes metallic by once applying a positive voltage and extracting a part of electrons in the valence band. When a negative voltage is applied to this metallic state, it transitions like an insulator, and when a negatively high voltage is applied, it becomes metallic again.

（３，３）ＳＷＣＮＴおよび（５，０）ＳＷＣＮＴは、本来、金属的である。したがって、上記の結果は、ナノチューブ内のＦｅは、小さい半径（約４Å）を有する金属的なＳＷＣＮＴを半導体的なＳＷＣＮＴに変換できることを示している。   (3, 3) SWCNT and (5, 0) SWCNT are inherently metallic. Therefore, the above results indicate that Fe in the nanotube can convert metallic SWCNT having a small radius (about 4 mm) into semiconducting SWCNT.

（Ｃ）Ｆｅ内包（４，４）ＳＷＣＮＴ
Ｆｅ内包（４，４）ＳＷＣＮＴ（図５（ａ）および（ｂ）を参照）について、上記の方法で、密度汎関数理論に基づく第一原理計算を行った。 (C) Fe inclusion (4, 4) SWCNT
For the Fe inclusion (4, 4) SWCNT (see FIGS. 5A and 5B), first-principles calculation based on density functional theory was performed by the above method.

最適化後のＦｅ内包（４，４）ＳＷＣＮＴの安定した構造では、Ｆｅ原子とそれに近接するＣ原子との距離は、２．０９Åであった。また、磁気モーメントは、２．６μＢ／Ｆｅ原子であった。また、図６に示すように、Ｆｅ内包（４，４）ＳＷＣＮＴのエネルギーバンド構造は、バンドギャップを有していなかった。つまり、Ｆｅ内包（４，４）ＳＷＣＮＴはの安定した構造は、スピン分極されており、バンドギャップを有しない金属であることが分かった。 In the stable structure of Fe-encapsulated (4,4) SWCNT after optimization, the distance between the Fe atom and the C atom adjacent thereto was 2.09 cm. The magnetic moment was 2.6μ B / Fe atom. As shown in FIG. 6, the energy band structure of Fe-encapsulated (4,4) SWCNT did not have a band gap. That is, it was found that the stable structure of Fe-encapsulated (4,4) SWCNT is a spin-polarized metal having no band gap.

Ｆｅ内包（４，４）ＳＷＣＮＴについて、Ｆｅ原子のｄ軌道の局所状態密度プロット、Ｆｅ原子に最も近接するＣ原子のｓ軌道およびｐ軌道の局所状態密度プロットから、Ｆｅ原子のｄ軌道と、Ｃ原子のｓ軌道およびｐ軌道との間にはオーバーラップがないことが分かった。つまり、Ｆｅのｄ軌道は、Ｃ原子のｓ軌道およびｐ軌道とは混成せず、フェルミ準位近傍の主要バンドは、本来の（４，４）ＳＷＣＮＴのものである。また、Ｆｅ内包（４，４）ＳＷＣＮＴの場合、Ｆｅ原子とＣ原子との間の電子の電荷密度が、０．４〜０．６（electron/Å３）であった。これは、Ｆｅ内包（３，３）ＳＷＣＮＴおよびＦｅ内包（５，０）ＳＷＣＮＴの場合よりも低い。つまり、Ｆｅ内包（３，３）ＳＷＣＮＴおよびＦｅ内包（５，０）ＳＷＣＮＴとは異なり、Ｆｅ内包（４，４）ＳＷＣＮＴでは、Ｆｅ原子とＣ原子との間で、強い共有結合は形成されないことが分かった。このため、Ｆｅ内包（４，４）ＳＷＣＮＴでは、内部にあるＦｅナノワイヤーがないときの本来の特性が保持される。その結果、このハイブリッド構造が大きな磁気モーメントを有する強磁性金属となる。 For Fe-encapsulated (4,4) SWCNT, the d-orbital of Fe atoms and the C-state s-orbital and p-orbital local-state density plots of Fe atoms closest to the Fe atoms, It was found that there was no overlap between the atomic s orbitals and p orbitals. In other words, the d orbitals of Fe are not mixed with the s orbitals of C atoms and the p orbitals, and the main band near the Fermi level is that of the original (4,4) SWCNT. In the case of Fe-encapsulated (4, 4) SWCNT, the charge density of electrons between Fe atoms and C atoms was 0.4 to 0.6 (electron / Å 3 ). This is lower than in the case of Fe-encapsulated (3,3) SWCNT and Fe-encapsulated (5,0) SWCNT. That is, unlike Fe-encapsulated (3,3) SWCNT and Fe-encapsulated (5,0) SWCNT, Fe-encapsulated (4,4) SWCNT does not form a strong covalent bond between Fe atom and C atom. I understood. For this reason, in Fe inclusion (4, 4) SWCNT, the original characteristic when there is no Fe nanowire inside is maintained. As a result, this hybrid structure becomes a ferromagnetic metal having a large magnetic moment.

（１−２）他の遷移金属内包単層カーボンナノチューブの電気特性および磁気特性
密度汎関数理論に基づく第一原理計算により、Ｍｎ内包単層カーボンナノチューブ（以下、「Ｍｎ内包ＳＷＣＮＴ」ともいう）、Ｃｒ内包単層カーボンナノチューブ（以下、「Ｃｒ内包ＳＷＣＮＴ」ともいう）、Ｖ内包単層カーボンナノチューブ（以下、「Ｖ内包ＳＷＣＮＴ」ともいう）、Ｔｉ内包単層カーボンナノチューブ（以下、「Ｔｉ内包ＳＷＣＮＴ」ともいう）の電気特性および磁気特性について解析した。その結果、Ｍｎ内包（３，３）ＳＷＣＮＴは、金属的であり、電圧印加により、絶縁体的となり、さらに高い電圧の印加により再び、金属的となる性質を有することが分かった。一方、Ｃｒ内包（３，３）ＳＷＣＮＴ、Ｖ内包（３，３）ＳＷＣＮＴ、およびＴｉ内包（３，３）ＳＷＣＮＴは、いずれも、電圧の印加の有無に関わらず、常に金属的であることが分かった。ここで、Ｍｎ内包（３，３）ＳＷＣＮＴ、Ｃｒ内包（３，３）ＳＷＣＮＴ、Ｖ内包（３，３）ＳＷＣＮＴ、およびＴｉ内包（３，３）ＳＷＣＮＴの電気特性および磁気特性について、計算されたバンド構造、および状態密度に基づき、より詳細に説明する。 (1-2) Electrical and magnetic properties of other transition metal-encapsulated single-walled carbon nanotubes According to first-principles calculations based on density functional theory, Mn-encapsulated single-walled carbon nanotubes (hereinafter also referred to as “Mn-encapsulated SWCNTs”), Cr-encapsulated single-walled carbon nanotube (hereinafter also referred to as “Cr-encapsulated SWCNT”), V-encapsulated single-walled carbon nanotube (hereinafter also referred to as “V-encapsulated SWCNT”), Ti-encapsulated single-walled carbon nanotube (hereinafter referred to as “Ti-encapsulated SWCNT”) (Also referred to as electrical characteristics) and magnetic characteristics. As a result, it was found that the Mn-encapsulated (3, 3) SWCNT is metallic, becomes insulating when a voltage is applied, and becomes metallic again when a higher voltage is applied. On the other hand, the Cr inclusion (3, 3) SWCNT, the V inclusion (3, 3) SWCNT, and the Ti inclusion (3, 3) SWCNT may all be metallic regardless of whether voltage is applied. I understood. Here, the electrical and magnetic properties of Mn inclusion (3,3) SWCNT, Cr inclusion (3,3) SWCNT, V inclusion (3,3) SWCNT, and Ti inclusion (3,3) SWCNT were calculated. This will be described in more detail based on the band structure and the density of states.

なお、密度汎関数理論に基づく第一原理計算は、（１−１）に記載した方法と同様の方法にて行った。   The first-principles calculation based on the density functional theory was performed by the same method as described in (1-1).

（Ａ）Ｍｎ内包（３，３）ＳＷＣＮＴ
Ｍｎ内包（３，３）ＳＷＣＮＴについて、密度汎関数理論に基づく第一原理計算により計算した。 (A) Mn inclusion (3, 3) SWCNT
The Mn inclusion (3, 3) SWCNT was calculated by first-principles calculation based on density functional theory.

最適化後の安定したＭｎ内包（３，３）ＳＷＣＮＴの構造では、Ｍｎ原子と、それに近接するＣ原子との距離は、１．９５Åであった。また、磁気モーメントは、０μＢ／Ｍｎ原子であった。また、図７に示すように、Ｍｎ内包（３，３）ＳＷＣＮＴのエネルギーバンド構造は、フェルミ準位にはバンドギャップを有していなかった。つまり、Ｍｎ内包（３，３）ＳＷＣＮＴの安定した構造は、スピン分極されておらず、フェルミ準位にはバンドギャップを有しない金属であることが分かった。 In the structure of the stable Mn-encapsulated (3,3) SWCNT after optimization, the distance between the Mn atom and the C atom adjacent thereto was 1.95 cm. The magnetic moment was 0μ B / Mn atom. Moreover, as shown in FIG. 7, the energy band structure of Mn inclusion (3,3) SWCNT did not have a band gap in the Fermi level. That is, it was found that the stable structure of Mn-encapsulated (3,3) SWCNT is a metal that is not spin-polarized and does not have a band gap at the Fermi level.

さらに、Ｍｎ内包（３，３）ＳＷＣＮＴについて、状態密度を計算した。その結果、図８に示すように、価電子帯にフェルミ準位があり、価電子帯と導電帯の間には、禁止帯（エネルギーギャップ）が存在した。つまり、Ｍｎ内包（３，３）ＳＷＣＮＴは、電圧または電流の印加により金属的から、絶縁体的に転移し、さらに、高い電圧または電流の印加により再び金属的になる性質を有することが分かった。この場合は、印加電圧は一極性で制御が可能となるため、メモリ回路の構造設計が容易となる。なお、図８において、ＥＦ＝０は、フェルミ準位を示し、フェルミ準位以下の黒く塗りつぶされた価電子帯は、価電子で満たされていることを示す。 Furthermore, the density of states was calculated about Mn inclusion (3, 3) SWCNT. As a result, as shown in FIG. 8, there was a Fermi level in the valence band, and there was a forbidden band (energy gap) between the valence band and the conduction band. That is, it was found that the Mn-encapsulated (3, 3) SWCNT has a property of transitioning from a metallic state to an insulating state by applying a voltage or current, and becoming metallic again by applying a high voltage or current. . In this case, since the applied voltage can be controlled with a single polarity, the structure of the memory circuit can be easily designed. In FIG. 8, E F = 0 indicates the Fermi level, and the black-filled valence band below the Fermi level indicates that it is filled with valence electrons.

（Ｂ）Ｃｒ内包（３，３）ＳＷＣＮＴ
Ｃｒ内包（３，３）ＳＷＣＮＴについて、密度汎関数理論に基づく第一原理計算により、バンド構造および状態密度を計算した。 (B) Cr inclusion (3, 3) SWCNT
For Cr-encapsulated (3,3) SWCNTs, the band structure and density of states were calculated by first-principles calculations based on density functional theory.

最適化後の安定したＣｒ内包（３，３）ＳＷＣＮＴの構造では、Ｃｒ原子と、それに最も近接するＣ原子との距離は、２．０６Åであった。また、磁気モーメントは、０μＢ／Ｃｒ原子であった。また、図９に示すように、Ｃｒ内包（３，３）ＳＷＣＮＴのエネルギーバンド構造は、バンドギャップを有していなかった。つまり、Ｃｒ内包（３，３）ＳＷＣＮＴの安定した構造は、スピン分極されておらず、バンドギャップを有しない金属であることが分かった。 In the structure of the stable Cr-encapsulated (3, 3) SWCNT after optimization, the distance between the Cr atom and the closest C atom was 2.06 cm. Further, the magnetic moment was 0 μ B / Cr atom. Moreover, as shown in FIG. 9, the energy band structure of Cr inclusion (3, 3) SWCNT did not have a band gap. That is, it was found that the stable structure of Cr-encapsulated (3, 3) SWCNT is a metal that is not spin-polarized and has no band gap.

さらに、図１０に示すように、全エネルギー領域でエネルギーギャップは存在しなかった。つまり、Ｃｒ内包（３，３）ＳＷＣＮＴは、電圧または電流の印加の有無に関わらず、常に、金属的であることが分かった。なお、図１０において、ＥＦ＝０は、フェルミ準位を示し、フェルミ準位以下の黒く塗りつぶされた価電子帯は、価電子で満たされていることを示す。 Furthermore, as shown in FIG. 10, there was no energy gap in the entire energy region. That is, it was found that the Cr-encapsulated (3, 3) SWCNT is always metallic regardless of whether voltage or current is applied. In FIG. 10, E F = 0 indicates the Fermi level, and the black-filled valence band below the Fermi level indicates that it is filled with valence electrons.

（Ｃ）Ｖ内包（３，３）ＳＷＣＮＴ
Ｖ内包（３，３）ＳＷＣＮＴについて、密度汎関数理論に基づく第一原理計算により、バンド構造および状態密度を計算した。 (C) V inclusion (3, 3) SWCNT
For V inclusion (3, 3) SWCNT, band structure and density of states were calculated by first-principles calculation based on density functional theory.

最適化後の安定したＶ内包（３，３）ＳＷＣＮＴの構造では、Ｖ原子と、それに近接するＣ原子との距離は、２．１７Åであった。また、磁気モーメントは、０μＢ／Ｖ原子であった。また、図１１に示すように、Ｖ内包（３，３）ＳＷＣＮＴのエネルギーバンド構造は、フェルミ準位にバンドギャップを有していなかった。つまり、Ｖ内包（３，３）ＳＷＣＮＴの安定した構造は、スピン分極されておらず、バンドギャップを有しない金属であることが分かった。 In the structure of the stable V inclusion (3, 3) SWCNT after optimization, the distance between the V atom and the C atom adjacent thereto was 2.17 mm. The magnetic moment was 0μ B / V atom. Moreover, as shown in FIG. 11, the energy band structure of V inclusion (3, 3) SWCNT did not have a band gap in the Fermi level. That is, it was found that the stable structure of the V-encapsulated (3, 3) SWCNT is a metal that is not spin-polarized and has no band gap.

さらに、図１２に示すように、全てのエネルギー領域に状態が存在し、エネルギーギャップは存在しなかった。つまり、Ｖ内包（３，３）ＳＷＣＮＴは、電圧または電流の印加の有無に関わらず、金属的であることが分かった。なお、図１２において、ＥＦ＝０は、フェルミ準位を示し、フェルミ準位以下の黒く塗りつぶされた価電子帯は、価電子で満たされていることを示す。 Furthermore, as shown in FIG. 12, states exist in all energy regions, and no energy gap exists. That is, it was found that the V inclusion (3, 3) SWCNT is metallic regardless of whether voltage or current is applied. In FIG. 12, E F = 0 indicates a Fermi level, and a black-filled valence band below the Fermi level indicates that it is filled with valence electrons.

（Ｄ）Ｔｉ内包（３，３）ＳＷＣＮＴ
Ｔｉ内包（３，３）ＳＷＣＮＴについて、密度汎関数理論に基づく第一原理計算により、バンド構造および状態密度を計算した。 (D) Ti inclusion (3, 3) SWCNT
For Ti-encapsulated (3,3) SWCNTs, the band structure and density of states were calculated by first-principles calculations based on density functional theory.

最適化後の安定したＴｉ内包（３，３）ＳＷＣＮＴの構造では、Ｔｉ原子と、それに近接するＣ原子との距離は、２．２０Åであった。また、磁気モーメントは、０μＢ／Ｔｉ原子であった。また、図１３に示すように、Ｔｉ内包（３，３）ＳＷＣＮＴのエネルギーバンド構造は、フェルミ準位にバンドギャップを有していなかった。つまり、Ｔｉ内包（３，３）ＳＷＣＮＴの安定した構造は、スピン分極されておらず、バンドギャップを有しない金属であることが分かった。 In the structure of the stable Ti-encapsulated (3, 3) SWCNT after optimization, the distance between the Ti atom and the C atom adjacent thereto was 2.20 mm. Further, the magnetic moment was 0 μ B / Ti atom. Moreover, as shown in FIG. 13, the energy band structure of Ti-encapsulated (3, 3) SWCNT did not have a band gap at the Fermi level. That is, it was found that the stable structure of the Ti-encapsulated (3, 3) SWCNT is a metal that is not spin-polarized and does not have a band gap.

さらに、図１４に示すように、全エネルギー領域でエネルギーギャップは存在しなかった。つまり、Ｔｉ内包（３，３）ＳＷＣＮＴは、電圧または電流の印加の有無に関わらず、常に、金属的であることが分かった。なお、図１４において、ＥＦ＝０は、フェルミ準位を示し、フェルミ準位以下の黒く塗りつぶされた価電子帯は、価電子で満たされていることを示す。 Furthermore, as shown in FIG. 14, there was no energy gap in the entire energy region. That is, it was found that Ti inclusion (3, 3) SWCNT is always metallic regardless of whether voltage or current is applied. In FIG. 14, E F = 0 indicates the Fermi level, and the black-filled valence band below the Fermi level indicates that it is filled with valence electrons.

（１−３）ニッケル表面上におけるＦｅ内包カーボンナノチューブの構造
Ｎｉ（１１１）上の（３，３）ＳＷＣＮＴおよびＮｉ（１１１）上のＦｅ内包（３，３）ＳＷＣＮＴの安定構造および磁気特性を、密度汎関数理論に基づく第一原理計算により計算した。 (1-3) Structure of Fe-encapsulated carbon nanotube on nickel surface The stable structure and magnetic properties of (3,3) SWCNT on Ni (111) and Fe-encapsulated (3,3) SWCNT on Ni (111) It was calculated by first-principles calculation based on density functional theory.

ここで、Ｎｉ（１１１）上Ｆｅ内包（３，３）ＳＷＣＮＴの安定構造および磁気特性を評価するために行った密度汎関数理論に基づく第一原理計算について説明する。   Here, the first-principles calculation based on the density functional theory performed to evaluate the stable structure and magnetic properties of Fe-encapsulated (3,3) SWCNTs on Ni (111) will be described.

Ｎｉ（１１１）表面をＮｉ３原子層で表し、その上にＦｅ内包（３，３）ＳＷＣＮＴを配置したスラブ模型を用いて、計算を行った。スーパーセル内にＣ原子１２個、Ｆｅ原子１個、Ｎｉ原子１２個を含む。計算には平面波を基底関数にとり、擬ポテンシャルを用いた第一原理計算コードＤＡＣＡＰＯを用いて、交換相関エネルギーを一般化密度勾配近似（Generalized Gradient Approximation：ＧＧＡ）で取り扱った（B. Hammer, L.B. Hansen and J.K. Norskov, Phys. Rev. B 59 (1999) 7413）。その際の平面波のカットオフエネルギーは３５Ｒｙとし、２次元ブリルアンゾーン内のサンプリングｋポイントは１６点とし、カーボンナノチューブおよびＮｉ表面第２層までを構造最適化し、スピン偏極ＧＧＡ計算を行った。ＳＷＣＮＴ内でのＦｅの位置を、（Ｉ）Ｎｉ表面とは反対側のチューブ壁内側にＦｅが吸着している場合（以下、「状態（Ｉ）」ともいう）、（ＩＩ）Ｎｉ表面側のチューブ壁内側にＦｅが吸着している場合（以下、「状態（ＩＩ）ともいう」）について計算を行った。   The calculation was performed using a slab model in which the Ni (111) surface is represented by a Ni3 atomic layer and Fe-encapsulated (3,3) SWCNTs are arranged thereon. The supercell contains 12 C atoms, 1 Fe atom, and 12 Ni atoms. In the calculation, plane waves are taken as basis functions, and the first correlation calculation code DACAPO using pseudopotentials is used, and the exchange correlation energy is handled by Generalized Gradient Approximation (GGA) (B. Hammer, LB Hansen). and JK Norskov, Phys. Rev. B 59 (1999) 7413). In this case, the cutoff energy of the plane wave was 35 Ry, the sampling k point in the two-dimensional Brillouin zone was 16 points, the structure of the carbon nanotube and the Ni surface second layer was optimized, and the spin polarization GGA calculation was performed. The position of Fe in SWCNT is (I) When Fe is adsorbed inside the tube wall opposite to the Ni surface (hereinafter also referred to as “state (I)”), (II) on the Ni surface side Calculation was performed for the case where Fe was adsorbed on the inner side of the tube wall (hereinafter also referred to as “state (II)”).

最適化前のＮｉ（１１１）上におけるＦｅ内包（３，３）ＳＷＣＮＴの構造を図１５（ａ）および図１６（ａ）に示す。また、最適化後のＮｉ（１１１）上におけるＦｅ内包（３，３）ＳＷＣＮＴの安定した構造を図１５（ｂ）および図１６（ｂ）に示す。なお、図１５（ａ）および（ｂ）は、状態（Ｉ）のＮｉ（１１１）上におけるＦｅ内包（３，３）ＳＷＣＮＴの構造を示す。一方、図１６（ａ）および（ｂ）は、状態（ＩＩ）のＮｉ（１１１）上におけるＦｅ内包（３，３）ＳＷＣＮＴの構造を示す。   The structure of Fe-encapsulated (3,3) SWCNT on Ni (111) before optimization is shown in FIGS. 15 (a) and 16 (a). Moreover, the stable structure of Fe inclusion (3, 3) SWCNT on Ni (111) after optimization is shown in FIG.15 (b) and FIG.16 (b). FIGS. 15A and 15B show the structure of Fe-encapsulated (3,3) SWCNT on Ni (111) in the state (I). On the other hand, FIGS. 16A and 16B show the structure of Fe-encapsulated (3,3) SWCNT on Ni (111) in the state (II).

Ｎｉ（１１１）上にＦｅ内包（３，３）ＳＷＣＮＴを配置する前と、配置した後とでは、Ｆｅが結合する位置によって、内包（３，３）ＳＷＣＮＴの構造に大きな変化が見られた（図１５（ａ）および（ｂ）、図１６（ａ）および（ｂ）を参照）。図１５（ｂ）に示すように、状態（Ｉ）では、Ｆｅ−Ｃ間の距離は、１．９２Åであった。これは、Ｆｅ内包（３，３）ＳＷＣＮＴが単独で存在する場合のＦｅ−Ｃ間距離（１．９１Å）とほとんど同じであった。このことは、（３，３）ＳＷＣＮＴがＮｉ（１１１）に結合してもＦｅ−Ｃ間の結合状態には変化がないことを示している。   There was a large change in the structure of the inclusion (3,3) SWCNT before and after the Fe inclusion (3,3) SWCNT was arranged on the Ni (111) depending on the position where the Fe was bound ( (See FIGS. 15A and 15B and FIGS. 16A and 16B). As shown in FIG. 15B, in the state (I), the distance between Fe—C was 1.92 mm. This was almost the same as the Fe-C distance (1.91 Å) when Fe-encapsulated (3,3) SWCNTs exist alone. This indicates that even when (3, 3) SWCNT is bonded to Ni (111), the bonding state between Fe and C does not change.

一方、図１６（ｂ）に示すように、状態（ＩＩ）では、（３，３）ＳＷＣＮＴは、チューブ壁が開きアーチ状構造に変形し、Ｆｅ−Ｃ間の最短距離は、２．０８Åとなった。これは、状態（Ｉ）（図１５（ｂ））のＦｅ−Ｃ間距離よりも０．１６Å長かった。さらに、図１６（ｂ）に示すように、Ｎｉ表面構造は、わずかにうねり、Ｆｅ−Ｎｉ間の最短距離は、２．３５Åとなった。しかし、２層目のＮｉ原子の位置には大きな変化はなかった。   On the other hand, as shown in FIG. 16B, in the state (II), (3, 3) SWCNT is deformed into an arched structure with the tube wall opened, and the shortest distance between Fe-C is 2.08 mm. became. This was 0.16 mm longer than the Fe—C distance in the state (I) (FIG. 15B). Further, as shown in FIG. 16B, the Ni surface structure slightly waved, and the shortest distance between Fe and Ni was 2.35 mm. However, there was no significant change in the position of Ni atoms in the second layer.

また、状態（Ｉ）では、Ｆｅ原子とＣ原子との間の電荷密度は、０．６（electron/Å３）で、Ｆｅ−Ｃの共有結合は強いため、Ｆｅは、磁気モーメントを有さなかった。一方、状態（ＩＩ）では、Ｆｅ原子とＣ原子との間の電荷密度は、約０．４（electron/Å３）であった。また、その結合は状態（Ｉ）より弱かった。その結果、ＳＷＣＮＴは、大きな磁気モーメント（２．５μＢ／Ｆｅ原子）を有し、強磁性金属となった。 In the state (I), the charge density between the Fe atom and the C atom is 0.6 (electron / Å 3 ), and the Fe—C covalent bond is strong. Therefore, Fe has a magnetic moment. There wasn't. On the other hand, in the state (II), the charge density between the Fe atom and the C atom was about 0.4 (electron / Å 3 ). Moreover, the bond was weaker than the state (I). As a result, SWCNT has a larger magnetic moment (2.5 [mu] B / Fe atom), was a ferromagnetic metal.

また、状態（ＩＩ）の系の全エネルギーは、状態（Ｉ）よりも、３．８ｅＶ低かった。つまり、状態（ＩＩ）のほうがエネルギー的に安定になり、カーボンナノアーチが形成される。   Further, the total energy of the system in the state (II) was 3.8 eV lower than that in the state (I). That is, the state (II) is more energetically stable and a carbon nanoarch is formed.

次に、カーボンナノアーチが形成される前後での、系の全エネルギーを比較した。その結果、カーボンナノアーチの形成後のほうが、４．１ｅＶ低かった。つまり、カーボンナノアーチは、エネルギー的に安定である。さらに、Ｎｉ−Ｃ結合は、カーボンナノアーチが形成されると、より強くなる。   Next, the total energy of the system before and after the formation of the carbon nanoarch was compared. As a result, the carbon nanoarch after the formation was 4.1 eV lower. That is, the carbon nanoarch is stable in terms of energy. Furthermore, Ni—C bonds become stronger when carbon nanoarches are formed.

このように、Ｎｉ（１１１）上にＦｅ内包（３，３）ＳＷＣＮＴを配置すると、カーボンナノアーチが形成される。そのメカニズムをまとめると、以下の通りである。図１６（ｂ）に示すように、Ｎｉ原子およびＦｅ原子に結合するＣ原子は、別の２個のＣ原子にも結合する。つまり、中心にＣ原子をもつ四面体構造を形成し、ｓｐ３様軌道が形成される。これにより、もともとＣ−Ｃ結合に寄与した電子は、Ｆｅ−Ｃ結合およびＮｉ−Ｃ結合に移り、Ｃ−Ｃ結合が崩壊する。その結果強化されたＮｉ−Ｃ結合は、Ｎｉ表面でうねりを生じ、最終的に、図１６（ｂ）に示すように、ＦｅワイヤーおよびＮｉ表面がＣ−Ｃ結合を崩壊させる触媒となって、アーチ状構造が形成される。 Thus, when the Fe-encapsulated (3, 3) SWCNT is disposed on Ni (111), a carbon nanoarch is formed. The mechanism is summarized as follows. As shown in FIG. 16B, the C atom bonded to the Ni atom and the Fe atom is also bonded to another two C atoms. That is, a tetrahedral structure having a C atom at the center is formed, and an sp 3 -like orbit is formed. As a result, electrons that originally contributed to the C—C bond are transferred to the Fe—C bond and the Ni—C bond, and the C—C bond is destroyed. As a result, the strengthened Ni—C bond causes undulation on the Ni surface, and finally, as shown in FIG. 16B, the Fe wire and the Ni surface become a catalyst for breaking the C—C bond, An arched structure is formed.

このように、本発明者らは、上記（１−１）〜（１−３）の知見に基づき、遷移金属または遷移金属を含む合金を内包するカーボンナノチューブを抵抗層に用いれば、印加電圧に応じて高い抵抗比をもちながら、微細化が可能で高速応答が可能な不揮発性メモリセル構造を実現できることを独自に見出し、本発明を完成させるに至ったのである。以下、本発明にかかる不揮発性メモリセルおよびそれを用いた抵抗可変型不揮発性メモリ装置の一実施形態について、図１７〜図１９に基づき、詳細に説明する。   Thus, based on the knowledge of the above (1-1) to (1-3), the present inventors use a carbon nanotube encapsulating a transition metal or an alloy containing a transition metal as a resistance layer. Accordingly, the inventors have found that a nonvolatile memory cell structure capable of miniaturization and capable of high-speed response can be realized while having a high resistance ratio, and the present invention has been completed. Hereinafter, a nonvolatile memory cell according to an embodiment of the present invention and a variable resistance nonvolatile memory device using the nonvolatile memory cell will be described in detail with reference to FIGS.

＜２．本発明にかかる不揮発性メモリセル＞
本実施形態にかかる不揮発性メモリセル１は、図１７および図１８に示すように、電極１０（第１電極）、電極２０（第２電極）、および抵抗層３０を備えている。上記抵抗層３０は、上記電極１０と電極２０との両方に接しており、両電極（電極１０および電極２０）の間に配置された構造をしている。以下、各構成部材について説明する。 <2. Nonvolatile Memory Cell According to the Present Invention>
As shown in FIGS. 17 and 18, the nonvolatile memory cell 1 according to the present embodiment includes an electrode 10 (first electrode), an electrode 20 (second electrode), and a resistance layer 30. The resistance layer 30 is in contact with both the electrode 10 and the electrode 20 and has a structure disposed between both electrodes (the electrode 10 and the electrode 20). Hereinafter, each component will be described.

（２−１．電極）
上記電極１０および電極２０は、種々の材料によって形成することができる。具体的には、金属電極を用いることができる。より具体的には、例えば、Ｗ、Ｉｒ、Ｐｔ、Ｒｕ、Ｒｈ、Ｐｄ、Ｔｉ、Ｔａ、Ａｕ、Ｃｒ、Ｎｉ、ＣｕおよびＡｌからなる群より選ばれた少なくとも１種（単体金属または合金）を含有する金属電極を挙げることができる。 (2-1. Electrode)
The electrode 10 and the electrode 20 can be formed of various materials. Specifically, a metal electrode can be used. More specifically, for example, at least one (single metal or alloy) selected from the group consisting of W, Ir, Pt, Ru, Rh, Pd, Ti, Ta, Au, Cr, Ni, Cu and Al. The metal electrode to contain can be mentioned.

さらに、上記電極１０および電極２０は、単層構造であってもよいし、微細半導体デバイスで用いられているバリアメタルを含む多層構造であってもよい。上記バリアメタルとしては、例えば、Ｔｉ／ＴｉＮや、Ｔａ／ＴａＮを挙げることができる。また、上記電極１０と電極２０とは、同一であることが好ましいが、同一でなくてもよい。   Further, the electrode 10 and the electrode 20 may have a single layer structure or a multilayer structure including a barrier metal used in a fine semiconductor device. Examples of the barrier metal include Ti / TiN and Ta / TaN. Further, the electrode 10 and the electrode 20 are preferably the same, but may not be the same.

また、上記電極１０および電極２０の膜厚は、特に限定されるものではないが、一般的には、１０ｎｍ〜５００ｎｍとすることが好ましい。   The film thicknesses of the electrode 10 and the electrode 20 are not particularly limited, but in general, the film thickness is preferably 10 nm to 500 nm.

図１７および図１８には図示していないが、電極１０および電極２０は、基板上に形成されてもよい。この基板は、具体的には、シリコン基板、ポリシリコン基板、ＳＯＩ（Silicon on Insulator）基板、ＳｉＣ（Silicon carbide）基板、ガラス基板、プラスチック基板等を用いることができる。中でも、現状のＬＳＩ技術と整合し、また、安価で大口径のものも容易に得られることから、単結晶のシリコン基板を用いることが好ましい。なお、本発明において、上記基板は必須の構成ではない。   Although not shown in FIGS. 17 and 18, the electrode 10 and the electrode 20 may be formed on a substrate. Specifically, a silicon substrate, a polysilicon substrate, an SOI (Silicon on Insulator) substrate, a SiC (Silicon carbide) substrate, a glass substrate, a plastic substrate, or the like can be used as this substrate. Among them, it is preferable to use a single crystal silicon substrate because it is consistent with the current LSI technology and can be easily obtained at a low cost and with a large diameter. In the present invention, the substrate is not an essential component.

（２−２．抵抗層）
抵抗層３０は、遷移金属または遷移金属を含む合金を内包するカーボンナノチューブ（以下、「遷移金属内包ＣＮＴ」ともいう）からなる。なお、本明細書において、遷移金属内包ＣＮＴとは、単一の遷移金属または遷移金属を含む合金を内包するＣＮＴに加えて、複数種の遷移金属または遷移金属を含む合金を内包するＣＮＴをも含むものである。 (2-2. Resistance layer)
The resistance layer 30 is made of carbon nanotubes (hereinafter also referred to as “transition metal-encapsulating CNTs”) enclosing a transition metal or an alloy containing a transition metal. In this specification, the transition metal-encapsulated CNT includes not only a single transition metal or an alloy containing a transition metal but also a CNT containing a plurality of types of transition metals or alloys containing a transition metal. Is included.

上記遷移金属内包ＣＮＴは、特に限定されるものではなく、電圧または電流を印加することによって、金属的から絶縁体的への転移（モット転移）が誘起され、さらに高い電圧または電流を印加すると、モット転移が壊され、再び、金属的となるものであればよい。このような遷移金属内包ＣＮＴを抵抗層３０として用いることにより、電圧または電流の印加によって誘起される金属−絶縁体転移（モット転移）により、抵抗層３０の抵抗が大きく変化する。それゆえ、不揮発性メモリセル１は、電圧印加前の抵抗と印加後の抵抗との抵抗比が大きい上に、微細化が可能で高速応答ができる。   The transition metal inclusion CNT is not particularly limited, and by applying a voltage or current, a transition from metallic to insulator (Mott transition) is induced, and when a higher voltage or current is applied, It is sufficient if the Mott transition is broken and becomes metallic again. By using such a transition metal-encapsulating CNT as the resistance layer 30, the resistance of the resistance layer 30 is greatly changed by a metal-insulator transition (Mott transition) induced by application of voltage or current. Therefore, the nonvolatile memory cell 1 has a large resistance ratio between the resistance before voltage application and the resistance after application, and can be miniaturized and can respond at high speed.

遷移金属内包ＣＮＴが上記特性を有するか否かは、用いる遷移金属または遷移金属を含む合金と、ＣＮＴのカイラル指数との組み合わせによって決定される。したがって、上記特性を有する遷移金属内包ＣＮＴとなるように、用いる遷移金属または遷移金属を含む合金に対して、適切なカイラル指数を有するＣＮＴを選択すればよい。逆に、用いるＣＮＴのカイラル指数に対して、適切な遷移金属または遷移金属を含む合金を選択してもよい。   Whether or not the transition metal-encapsulated CNT has the above characteristics is determined by a combination of the transition metal to be used or an alloy containing the transition metal and the chiral index of the CNT. Therefore, what is necessary is just to select CNT which has an appropriate chiral index with respect to the transition metal to be used or the alloy containing a transition metal so that it may become transition metal inclusion CNT which has the said characteristic. Conversely, an appropriate transition metal or an alloy containing a transition metal may be selected for the CNT chiral index to be used.

また、抵抗層３０に用いる遷移金属内包ＣＮＴを製造する方法は特に限定されるものではない。例えば、該遷移金属内包ＣＮＴに内包される遷移金属または遷移金属を含む合金を触媒金属として、プラズマＣＶＤ法によりＣＮＴを成長させることにより、該ＣＮＴ内に触媒金属である遷移金属を内包させることができる。また、詳細は後述するが、不揮発性メモリセル１の製造過程で、抵抗層３０となる遷移金属内包ＣＮＴを形成させることも可能である。さらに、ＣＮＴに、アトミック注入等により、遷移金属を該ＣＮＴ内に注入することにより製造することもできる。   Moreover, the method of manufacturing the transition metal inclusion | inner_cover CNT used for the resistance layer 30 is not specifically limited. For example, by using a transition metal encapsulated in the transition metal-encapsulated CNT or an alloy containing a transition metal as a catalyst metal, the transition metal as the catalyst metal can be encapsulated in the CNT by growing the CNT by a plasma CVD method. it can. Although details will be described later, it is also possible to form transition metal inclusion CNTs to be the resistance layer 30 in the manufacturing process of the nonvolatile memory cell 1. Furthermore, it can also manufacture by inject | pouring a transition metal into this CNT by atomic injection etc. in CNT.

不揮発性メモリセル１において、電極１０または電極２０と接続される遷移金属内包ＣＮＴの数は特に限定されないが、複数の遷移金属内包ＣＮＴを用いることが好ましい。このような構成によれば、接続歩留まりを極めて大きく向上させることができる。   In the nonvolatile memory cell 1, the number of transition metal inclusion CNTs connected to the electrode 10 or the electrode 20 is not particularly limited, but it is preferable to use a plurality of transition metal inclusion CNTs. According to such a configuration, the connection yield can be greatly improved.

また、電極１０および電極２０と抵抗層３０、すなわち、遷移金属内包ＣＮＴとを接続する方法は特に限定されるものではない。例えば、表面に触媒金属の層が設けられた電極１０または電極２０上に遷移金属内包ＣＮＴを形成、もしくは設置させることで、電極１０または電極２０と抵抗層３０とを接続することができる。この場合、上記触媒金属としては、上記遷移金属内包ＣＮＴに内包される遷移金属または遷移金属を含む合金を用いることが好ましい。このような接続方法によれば、不揮発性メモリセル１の製造過程で遷移金属内包ＣＮＴを製造できると共に、上記電極１０または電極２０に、遷移金属内包ＣＮＴを安定かつ容易に接続することができる。   Moreover, the method of connecting the electrode 10 and the electrode 20 and the resistance layer 30, that is, the transition metal inclusion CNT is not particularly limited. For example, the electrode 10 or the electrode 20 and the resistance layer 30 can be connected by forming or installing the transition metal-encapsulating CNT on the electrode 10 or the electrode 20 provided with a catalyst metal layer on the surface. In this case, as the catalyst metal, it is preferable to use a transition metal encapsulated in the transition metal inclusion CNT or an alloy containing a transition metal. According to such a connection method, the transition metal inclusion CNT can be manufactured in the manufacturing process of the nonvolatile memory cell 1, and the transition metal inclusion CNT can be stably and easily connected to the electrode 10 or the electrode 20.

また、遷移金属内包ＣＮＴの横断面上に、電極１０または電極２０を形成することにより、電極１０または電極２０と抵抗層３０とが接続することもできる。   Moreover, the electrode 10 or the electrode 20 and the resistance layer 30 can also be connected by forming the electrode 10 or the electrode 20 on the cross section of the transition metal inclusion CNT.

さらに、遷移金属内包ＣＮＴに内包される遷移金属または遷移金属を含む合金と、電極１０および電極２０とを直接、接続することによって、電極１０および電極２０と抵抗層３０とを接続することができる。この場合、電極１０および電極２０として、炭素原子との結合よりも、遷移金属内包ＣＮＴに内包される遷移金属または遷移金属を含む合金との結合のほうが強い金属電極を用いることが好ましい。具体的には、例えば、抵抗層３０として、Ｆｅ内包（３，３）ＳＷＣＮＴ、Ｆｅ内包（５，０）ＳＷＣＮＴまたはＭｎ内包（３，３）ＳＷＣＮＴを用いる場合、ＮｉまたはＣｕを含有する金属電極を用いることが好ましい。このような金属電極を用いることにより、該金属電極上に、後述する抵抗層３０の遷移金属を内包するカーボンナノチューブを配置した場合、カーボンナノチューブが電極上でアーチ状に変形し、該カーボンナノチューブに内包される遷移金属と、上記金属電極とが直接、接続される。それゆえ、電極１０および電極２０と、抵抗層３０との間での電子移動をスムーズに行うことができる。   Furthermore, the electrode 10 and the electrode 20 and the resistance layer 30 can be connected by directly connecting the electrode 10 and the electrode 20 to the transition metal or the alloy containing the transition metal included in the transition metal-encapsulating CNT. . In this case, as the electrode 10 and the electrode 20, it is preferable to use a metal electrode that has a stronger bond with the transition metal included in the transition metal-encapsulated CNT or the alloy containing the transition metal than with the carbon atom. Specifically, for example, when using Fe-encapsulated (3,3) SWCNT, Fe-encapsulated (5,0) SWCNT, or Mn-encapsulated (3,3) SWCNT as the resistance layer 30, a metal electrode containing Ni or Cu Is preferably used. By using such a metal electrode, when a carbon nanotube containing a transition metal of the resistance layer 30 described later is disposed on the metal electrode, the carbon nanotube is deformed into an arch shape on the electrode, The transition metal to be included is directly connected to the metal electrode. Therefore, the electron transfer between the electrode 10 and the electrode 20 and the resistance layer 30 can be performed smoothly.

上記抵抗層３０の層厚は、特に限定されるものではないが、一般的には、１ｎｍ〜５０ｎｍとすることが好ましい。上記構成によれば、不揮発性メモリセル１において、電極１０と電極２０とに電流あるいは電圧を印加することにより、抵抗層３０と電極１０および電極２０との間の電子移動がスムーズに行われる。また、抵抗層３０においてカーボンナノチューブに内包される遷移金属は大きなエネルギーギャップを有するため、電圧を印加したときに、抵抗層３０の抵抗が大きく変化する。そして、大きく変化した抵抗値が保持されることで、不揮発性メモリセルとしての機能を実現することができる。   The layer thickness of the resistance layer 30 is not particularly limited, but in general, it is preferably 1 nm to 50 nm. According to the above configuration, in the nonvolatile memory cell 1, by applying a current or a voltage to the electrode 10 and the electrode 20, electron movement between the resistance layer 30, the electrode 10, and the electrode 20 is performed smoothly. In addition, since the transition metal included in the carbon nanotube in the resistance layer 30 has a large energy gap, the resistance of the resistance layer 30 changes greatly when a voltage is applied. The function as a nonvolatile memory cell can be realized by holding the resistance value that has changed greatly.

このように、不揮発性メモリセル１は、高速応答性を有し、かつ、高抵抗変化率を示す。それゆえ、後述する抵抗可変型不揮発性メモリ装置等の用途に好適に用いることができる。さらに、不揮発性メモリセル１では、遷移金属内包ＣＮＴを用いて抵抗層が形成されている。そのため、半導体プロセスとの整合性も良く、製造が容易で、低コストで製造可能となり、様々な機能デバイスへの利用が可能である。   Thus, the nonvolatile memory cell 1 has high-speed response and a high resistance change rate. Therefore, it can be suitably used for applications such as a variable resistance nonvolatile memory device described later. Further, in the nonvolatile memory cell 1, the resistance layer is formed using the transition metal inclusion CNT. Therefore, the compatibility with the semiconductor process is good, the manufacturing is easy, the manufacturing can be performed at low cost, and it can be used for various functional devices.

不揮発性メモリセル１において、抵抗層３０の抵抗を変化させるために印加する電流または電圧については、特に限定されるものではなく、抵抗層３０の抵抗値を変化させることが可能な電流または電圧であればよい。しかし、ＣＭＯＳ ＬＳＩプロセスとの整合上、低電圧および低電流であることが好ましい。さらに、情報の書き込みおよび読み出し速度は、特に限定されるものではないが、１μ秒以下で書き込み、読み出し可能であることが好ましく、１００ナノ秒間以下で書き込み、読み出し可能であることがより好ましい。特に、１００ナノ秒間以下での書き込み、読み出しが可能な形態とすることにより、不揮発性メモリセル１をＤＲＡＭ等の代用にすることが可能となる。   In the nonvolatile memory cell 1, the current or voltage applied to change the resistance of the resistance layer 30 is not particularly limited, and is a current or voltage that can change the resistance value of the resistance layer 30. I just need it. However, a low voltage and a low current are preferable for matching with the CMOS LSI process. Furthermore, the speed of writing and reading information is not particularly limited, but it is preferable that writing and reading can be performed in 1 μsec or less, and it is more preferable that writing and reading can be performed in 100 nanoseconds or less. In particular, the nonvolatile memory cell 1 can be replaced with a DRAM or the like by adopting a configuration capable of writing and reading within 100 nanoseconds or less.

ここで、本実施形態にかかる不揮発性メモリセル１の製造方法について説明する。不揮発性メモリセル１は、例えば、以下に説明する２つの方法で好適に製造することができる。   Here, a method for manufacturing the nonvolatile memory cell 1 according to the present embodiment will be described. The nonvolatile memory cell 1 can be suitably manufactured by, for example, two methods described below.

（２−３）製造方法１
図１８に示すように、まず、上記電極１０上に絶縁膜層４８に設ける。なお、図示しないが、上記電極１０の表面には、触媒金属層として、遷移金属内包ＣＮＴに内包される遷移金属または遷移金属を含む合金の層を形成させておく。 (2-3) Manufacturing method 1
As shown in FIG. 18, first, an insulating film layer 48 is provided on the electrode 10. Although not shown, a layer of transition metal or an alloy containing a transition metal included in the transition metal inclusion CNT is formed on the surface of the electrode 10 as a catalyst metal layer.

次に、該絶縁膜層４８にビアホール３１またはコンタクトホール３２を形成させる。該ビアホール３１またはコンタクトホール３２の内部で、プラズマＣＶＤ法等により、所望のカイラル指数を有するＣＮＴを成長させる。この際、電極１０の表面に形成された触媒金属層の遷移金属がＣＮＴ内に内包される。すなわち、これにより、電極１０上に遷移金属内包ＣＮＴが形成される。   Next, via holes 31 or contact holes 32 are formed in the insulating film layer 48. Inside the via hole 31 or the contact hole 32, a CNT having a desired chiral index is grown by a plasma CVD method or the like. At this time, the transition metal of the catalytic metal layer formed on the surface of the electrode 10 is included in the CNT. That is, as a result, transition metal inclusion CNTs are formed on the electrode 10.

次に、ＣＭＰ（Chemical Mechanical Polishing）法により該遷移金属内包ＣＮＴの先端を研磨し、平坦化させる。これにより、電極１０上に、遷移金属内包ＣＮＴからなる抵抗層３０を形成できる。次に、該遷移金属内包ＣＮＴからなる抵抗層３０の上に、電極２０を金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により形成する。以上の工程を経ることにより、不揮発性メモリセル１を製造することができる。   Next, the tip of the transition metal inclusion CNT is polished and planarized by CMP (Chemical Mechanical Polishing). Thereby, the resistance layer 30 made of the transition metal inclusion CNT can be formed on the electrode 10. Next, the electrode 20 is formed on the resistance layer 30 made of the transition metal-encapsulating CNT by a metal wiring sputtering or a copper wiring process using copper plating by a damascene method. Through the above steps, the nonvolatile memory cell 1 can be manufactured.

このように、コンタクトホール内やビアホール内に遷移金属内包ＣＮＴを用いたセルは非常に微細化設計ができるので、高集積化に非常に有利である。   As described above, since the cell using the transition metal inclusion CNT in the contact hole or the via hole can be designed very finely, it is very advantageous for high integration.

（２−４）製造方法２
図２３に示すように、まず、電極１０と電極２０とが距離Ｌ１をとって配置された絶縁膜上に、長さＬ２の遷移金属内包ＣＮＴを配置し、電極１０および電極２０と、上記遷移金属内包ＣＮＴとを接触させる。より具体的には、遷移金属内包ＣＮＴの炭素部分と、電極１０および電極２０とを接触させる。このとき、Ｌ１よりもＬ２のほうが長くなるようにすれば、図２３の中段に示すように、遷移金属内包ＣＮＴの配置を正確にせずとも、遷移金属内包ＣＮＴを一定濃度以上配置させることにより、電極１０および電極２０と、遷移金属内包ＣＮＴとの接触を達成することができる。なお、製造方法２では、電極１０および電極２０には、炭素原子との結合よりも、遷移金属内包ＣＮＴに内包される遷移金属または遷移金属を含む合金との結合のほうが強い金属電極を用いることが好ましい。 (2-4) Manufacturing method 2
As shown in FIG. 23, first, a transition metal inclusion CNT having a length L2 is disposed on an insulating film in which the electrode 10 and the electrode 20 are disposed at a distance L1, and the electrode 10 and the electrode 20 and the transition described above are disposed. The metal inclusion CNT is brought into contact. More specifically, the carbon portion of the transition metal-encapsulating CNT is brought into contact with the electrode 10 and the electrode 20. At this time, if L2 is longer than L1, as shown in the middle part of FIG. 23, the transition metal inclusion CNTs are arranged at a certain concentration or more without making the arrangement of the transition metal inclusion CNTs accurate. Contact between the electrode 10 and the electrode 20 and the transition metal-encapsulating CNT can be achieved. In addition, in the manufacturing method 2, the electrode 10 and the electrode 20 are made of a metal electrode that has a stronger bond with the transition metal included in the transition metal-encapsulated CNT or the alloy containing the transition metal than with the carbon atom. Is preferred.

これにより、遷移金属内包ＣＮＴに内包される遷移金属または遷移金属を含む合金、および電極１０および電極２０の金属が触媒となり、ＣＮＴのＣ−Ｃ結合が崩壊され、アーチ状構造が形成される。その結果、電極１０および電極２０と遷移金属内包ＣＮＴからなる抵抗層３０とが接続される。なお、この触媒反応のメカニズムについては、上記（１−３）の項で説明したとおりである。   As a result, the transition metal encapsulated in the transition metal-encapsulated CNT or the alloy containing the transition metal, and the metal of the electrode 10 and the electrode 20 serve as a catalyst, the C—C bond of the CNT is disrupted, and an arched structure is formed. As a result, the electrodes 10 and 20 are connected to the resistance layer 30 made of transition metal inclusion CNT. The mechanism of the catalytic reaction is as described in the above section (1-3).

次に、上記絶縁膜上に配置された遷移金属内包ＣＮＴのうち、電極１０および電極２０に接続されなかったものを洗浄により除去する。これにより不揮発性メモリセル１を製造することができる。この際、図２３の上段に示すように、ＣＮＴでブリッジしたくない導線または電極間の間隙をＬ２よりも長くしておけば、図２３の下段に示すように、不用なＣＮＴは、全て除去することができる。   Next, of the transition metal inclusion CNTs arranged on the insulating film, those not connected to the electrodes 10 and 20 are removed by washing. Thereby, the nonvolatile memory cell 1 can be manufactured. At this time, as shown in the upper part of FIG. 23, if the gap between the conductors or electrodes that are not to be bridged by CNTs is made longer than L2, all unnecessary CNTs are removed as shown in the lower part of FIG. can do.

なお、製造方法１で材料に用いる遷移金属内包ＣＮＴは、上述したような方法で別途製造されたものである。その製造方法によっては、遷移金属内包ＣＮＴ以外に、導電性カーボンナノチューブが混入していることがある。導電性カーボンナノチューブが混入した材料を用いる場合、導電性カーボンナノチューブが電極１０および電極２０に接続されていることがある。その場合、上記洗浄の後、導電性カーボンナノチューブのみを選択的に除去する。その除去方法は、特に限定されるものではないが、化学エッチングにより、導電性カーボンナノチューブのみを選択的に除去することができる。   In addition, the transition metal inclusion | inner_cover CNT used for a material by the manufacturing method 1 is manufactured separately by the method as mentioned above. Depending on the manufacturing method, conductive carbon nanotubes may be mixed in addition to the transition metal-encapsulated CNTs. When a material mixed with conductive carbon nanotubes is used, the conductive carbon nanotubes may be connected to the electrode 10 and the electrode 20 in some cases. In that case, after the cleaning, only the conductive carbon nanotubes are selectively removed. The removal method is not particularly limited, but only the conductive carbon nanotubes can be selectively removed by chemical etching.

＜３．本発明にかかる不揮発性メモリセルの設計方法＞
本発明者らは、抵抗層と、該抵抗層を介して接続された第１電極および第２電極とを備える不揮発性メモリセルに電流または電圧を印加したとき、上記抵抗層の抵抗が変化し、該電流または電圧の印加を停止後、上記抵抗が変化した状態が保持されるか否かは、密度汎関数理論に基づく第一原理計算によれば、容易に判定できることを独自に見出した。つまり、本発明者らは、密度汎関数理論に基づく第一原理計算を用いることにより、不揮発性メモリセルのセル構造を容易に、かつ、高精度に設計できることを独自に見出した。したがって、本発明には、不揮発性メモリセルを設計する方法（以下、単に「設計方法」とも称する）も含まれる。本発明にかかる設計方法は、上述した本発明にかかる不揮発性メモリセルを設計するために好適に用いることができるが、その他のセル構造を有する不揮発性メモリセルの設計にも用いることができる。ここで、本発明にかかる設計方法について説明する。 <3. Nonvolatile Memory Cell Design Method According to the Present Invention>
When applying current or voltage to a nonvolatile memory cell that includes a resistance layer and a first electrode and a second electrode connected via the resistance layer, the resistance of the resistance layer changes. It has been uniquely found that whether or not the state in which the resistance is changed is maintained after the application of the current or voltage is stopped can be easily determined by the first principle calculation based on the density functional theory. That is, the present inventors have uniquely found that the cell structure of the nonvolatile memory cell can be designed easily and with high accuracy by using the first principle calculation based on the density functional theory. Therefore, the present invention includes a method for designing a nonvolatile memory cell (hereinafter also simply referred to as “design method”). The design method according to the present invention can be suitably used for designing the above-described nonvolatile memory cell according to the present invention, but can also be used for designing nonvolatile memory cells having other cell structures. Here, the design method according to the present invention will be described.

本発明にかかる設計方法では、抵抗層と、該抵抗層を介して接続された第１電極および第２電極とを備える不揮発性メモリセルについて、密度汎関数理論に基づく第一原理計算により、上記不揮発性メモリセルまたは上記抵抗層の、状態密度およびバンド構造のうち少なくとも一方を計算し、該計算結果を用いて、バンドギャップの有無を検出することを含む設計方法であればよく、その他の具体的な構成は特に限定されるものではない。上記構成によれば、非常に容易に、かつ、高精度に、不揮発性メモリセル構造の設計を行うことができる。   In the design method according to the present invention, for a nonvolatile memory cell including a resistance layer, and a first electrode and a second electrode connected via the resistance layer, the first principle calculation based on the density functional theory described above is performed. Any design method that includes calculating at least one of the density of states and the band structure of the nonvolatile memory cell or the resistive layer and detecting the presence or absence of a band gap using the calculation result may be used. The specific configuration is not particularly limited. According to the above configuration, the nonvolatile memory cell structure can be designed very easily and with high accuracy.

本発明にかかる設計方法について、より具体的に説明すると、例えば、上記第１電極、第２電極、および抵抗層の材料を選択する工程（以下、「第１工程」ともいう）と、上記選択された材料を用いて構成される不揮発性メモリセルまたは抵抗層について、密度汎関数理論に基づく第一原理計算により、状態密度およびバンド構造のうち、少なくとも一方を計算する工程（以下、「第２工程」ともいう）と、該状態密度およびバンド構造のうち、少なくとも一方を用いて、バンドギャップの有無を検出する工程（以下、「第３工程」ともいう）とを含む構成を挙げることができる。   The design method according to the present invention will be described more specifically. For example, a step of selecting materials for the first electrode, the second electrode, and the resistance layer (hereinafter also referred to as “first step”), and the selection described above. A step of calculating at least one of a state density and a band structure by a first-principles calculation based on a density functional theory for a nonvolatile memory cell or a resistive layer configured using the selected material (hereinafter referred to as “second” And a step of detecting the presence or absence of a band gap using at least one of the density of states and the band structure (hereinafter also referred to as “third step”). .

上記第１工程では、上記第１電極、第２電極、および抵抗層の材料を選択する。上記第１電極および第２電極の材料は、特に限定されるものではないが、＜２．本発明にかかる不揮発性メモリセル＞で記載した電極１０および電極２０の材料から選択することができる。また、上記抵抗層は、特に限定されるものではないが、例えば、遷移金属内包ＣＮＴの中から任意のものを選択することができる。上記抵抗層として、遷移金属内包ＣＮＴを選択する場合、上記第１工程は、遷移金属群および遷移金属群の合金からなる群より少なくとも１つの遷移金属または遷移金属を含む合金を選択する工程と、任意のカイラル指数を有するカーボンナノチューブを選択する工程とを含むことが好ましい。   In the first step, materials for the first electrode, the second electrode, and the resistance layer are selected. The materials of the first electrode and the second electrode are not particularly limited, but <2. It can be selected from the materials of the electrode 10 and the electrode 20 described in the nonvolatile memory cell according to the present invention>. The resistance layer is not particularly limited, and for example, an arbitrary one can be selected from transition metal-encapsulated CNTs. When selecting the transition metal inclusion CNT as the resistance layer, the first step is a step of selecting at least one transition metal or an alloy containing a transition metal from the group consisting of a transition metal group and an alloy of the transition metal group; And selecting a carbon nanotube having an arbitrary chiral index.

また、遷移金属内包ＣＮＴ以外に、上記抵抗層として、（ａ）電子相関が弱い第１物質層および第２物質層の間に、第１物質層および第２物質層よりも電子相関が強い第３物質層が配置された多層構造の抵抗層、（ｂ）電子相関が弱い第１物質層と、該第１物質層よりも電子相関が強い第３物質層とからなる２層構造の抵抗層、（ｃ）導電性カーボンナノチューブからなる第１物質層および第２物質層の間に、遷移金属の酸化物を含有する第３物質層が配置された多層構造の抵抗層、および（ｄ）導電性カーボンナノチューブからなる第１物質層と、遷移金属の酸化物を含有する第３物質層とからなる２層構造の抵抗層などを選択することもできる。また、上記抵抗層は、金属酸化物の単体からなる抵抗層であってもよい。さらに、ここでは、金属または遷移金属の酸化物を含有する抵抗層について説明するが、本発明はこれらの限定されず、例えば、金属窒化物の単体もしくは複数を組み合わせた多層構造の抵抗層であってもよい。   In addition to the transition metal inclusion CNT, as the resistance layer, (a) the first material layer having a weak electron correlation and the second material layer have a higher electron correlation than the first material layer and the second material layer. A resistive layer having a multilayer structure in which three material layers are disposed; (b) a resistive layer having a two-layer structure including a first material layer having a weak electron correlation and a third material layer having a stronger electron correlation than the first material layer. (C) a resistive layer having a multilayer structure in which a third material layer containing an oxide of a transition metal is disposed between a first material layer and a second material layer made of conductive carbon nanotubes; and (d) a conductive material. It is also possible to select a two-layered resistive layer composed of a first material layer made of conductive carbon nanotubes and a third material layer containing a transition metal oxide. The resistance layer may be a resistance layer made of a single metal oxide. Further, here, a resistance layer containing an oxide of a metal or a transition metal will be described, but the present invention is not limited to these, and for example, a resistance layer having a multilayer structure in which a single metal nitride or a plurality of metal nitrides are combined. May be.

上記（ａ）の抵抗層において、上記第１物質層および第２物質層、並びに第３物質層は、遷移金属の酸化物を含有する。上記第１物質層および第２物質層に含有される遷移金属の酸化物は、単体で、金属的であり、電気伝導性を有するものである。   In the resistance layer (a), the first material layer, the second material layer, and the third material layer contain an oxide of a transition metal. The transition metal oxides contained in the first material layer and the second material layer are simple, metallic, and have electrical conductivity.

上記第１物質層および第２物質層に含有される遷移金属の酸化物としては、具体的には、Ｃｏ、Ｆｅ、Ｍｎ、Ｃｒ、Ｖ、Ｔｉ、Ｔａ、およびＨｆの酸化物、例えば、ＣｏＯ、ＦｅＯ、ＭｎＯ、ＣｒＯ、ＶＯ、ＴｉＯ、ＴａＯ、およびＨｆＯを挙げることができるが、本発明は、これらの金属酸化物に限定されるものでない。例えば、金属窒化物であってもよい。また、これらは単独で選択してもよいし、複数を組み合わせて選択してもよい。なお、上記第１物質層および第２物質層に含有される遷移金属の酸化物は、同一であってもよいし、異なっていてもよい。すなわち、上記第１物質層および第２物質層は、同一の組成の層であってもよいし、異なる組成の層であってもよい。   Specific examples of the transition metal oxides contained in the first material layer and the second material layer include Co, Fe, Mn, Cr, V, Ti, Ta, and Hf oxides such as CoO. , FeO, MnO, CrO, VO, TiO, TaO, and HfO, but the present invention is not limited to these metal oxides. For example, metal nitride may be used. These may be selected singly or in combination. The transition metal oxides contained in the first material layer and the second material layer may be the same or different. That is, the first material layer and the second material layer may be layers having the same composition or different compositions.

一方、上記第３物質層は、異なる電圧印加値により異なる電気伝導性を有する層である。なお、「異なる電圧印加値により異なる電気伝導性を有する層」とは、該層に印加された電圧値によって、電気伝導性が異なる層のことを意味する。例えば、ある電圧を印加した場合には導電性であるが、それとは異なる電圧、具体的にはそれよりも高い電圧を印加すると、絶縁性となり、電圧の印加を停止してもその状態、すなわち絶縁性の状態が保たれる。一方、絶縁性の状態にある時に、さらに強い電圧を印加すると、再び導電性の状態となり、電圧の印加を停止してもその状態、すなわち導電性の状態が保たれる。このような特性を有する層を、異なる電圧印加値により異なる電気伝導性を有する層という。   On the other hand, the third material layer is a layer having different electrical conductivity depending on different voltage application values. Note that “a layer having different electrical conductivity depending on different voltage application values” means a layer having different electric conductivity depending on the voltage value applied to the layer. For example, when a certain voltage is applied, it is conductive, but when a voltage different from it, specifically, a voltage higher than that is applied, it becomes insulative, and even if the voltage application is stopped, that state, that is, An insulating state is maintained. On the other hand, when a stronger voltage is applied in the insulating state, the state becomes conductive again, and the state, that is, the conductive state is maintained even when the voltage application is stopped. A layer having such characteristics is referred to as a layer having different electrical conductivity depending on different voltage application values.

したがって、上記第３物質層に含有される遷移金属の酸化物は、印加電圧によって、金属的から絶縁体的への転移（モット転移）が誘起されるものである。また、さらに印加電圧を高くすると、絶縁状態が壊され、再び、金属的となるものである。   Therefore, the transition metal oxide contained in the third material layer induces a transition from metal to insulator (Mott transition) by the applied voltage. Further, when the applied voltage is further increased, the insulating state is broken and becomes metallic again.

上記第３物質層に含有される遷移金属の酸化物としては、具体的には、Ｎｉ、Ｃｕ、およびＣｏの酸化物、例えば、ＮｉＯ、ＣｕＯ、およびＣｏＯを挙げることができるが、本発明は、これら金属酸化物に限定されるものではない。また、これらは単独で選択してもよいし、複数を組み合わせて選択してもよい。   Specific examples of transition metal oxides contained in the third material layer include oxides of Ni, Cu, and Co, such as NiO, CuO, and CoO. However, it is not limited to these metal oxides. These may be selected singly or in combination.

上記（ｂ）の抵抗層において、上記第３物質層は、上記（ａ）の抵抗層の第３物質層と同様に、異なる電圧印加値により異なる電気伝導性を有し、上記（ａ）の抵抗層の第３物質層として例示したものを同様に選択することができる。さらに、上記（ｂ）の抵抗層の第１物質層は、上記（ａ）の抵抗層の第１物質層および第２物質層と同様のものを選択することができる。   In the resistance layer of (b), the third material layer has different electrical conductivity depending on different voltage application values, like the third material layer of the resistance layer of (a). What was illustrated as a 3rd material layer of a resistance layer can be selected similarly. Further, the first material layer of the resistive layer (b) can be selected from the same material as the first material layer and the second material layer of the resistive layer (a).

上記（ｃ）の抵抗層は、遷移金属の酸化物を含有する酸化物層を、２つの導電性カーボンナノチューブからなる層の間に挟持した構造を有する。上記導電性カーボンナノチューブとしては、単層カーボンナノチューブおよび多層カーボンナノチューブのいずれを選択してもよい。すなわち、上記（ｃ）の抵抗層を選択すると、不揮発性メモリセルは、遷移金属の酸化物を含有する酸化物層と、第１電極および第２電極のそれぞれとが、導電性カーボンナノチューブで接続された構造を有する。   The resistance layer (c) has a structure in which an oxide layer containing an oxide of a transition metal is sandwiched between layers made of two conductive carbon nanotubes. As the conductive carbon nanotube, either single-walled carbon nanotube or multi-walled carbon nanotube may be selected. That is, when the resistance layer (c) is selected, the nonvolatile memory cell includes an oxide layer containing an oxide of a transition metal and each of the first electrode and the second electrode connected by conductive carbon nanotubes. Has a structured.

また、上記（ｃ）の抵抗層の上記酸化物層に含有される遷移金属の酸化物には、印加電圧によって、金属的から絶縁体的への転移（モット転移）が誘起され、さらに印加電圧を高くすると、絶縁状態が壊され、再び、金属的となるものを選択することができる。具体的には、例えば、Ｎｉ、Ｃｕ、Ｃｏ、およびＦｅの酸化物、例えばＮｉＯ、ＣｕＯ、ＣｏＯ、およびＦｅＯを挙げることができる。また、その電子状態において特徴的な構造をもつ金属酸化物、または金属窒化物を選択してもよい。これら金属酸化物または金属窒化物は、単独で選択してもよいし、複数を組み合わせて選択してもよい。   Further, in the transition metal oxide contained in the oxide layer of the resistance layer of (c) above, a transition from metal to insulator (Mott transition) is induced by the applied voltage, and the applied voltage is further increased. If the value is increased, the insulating state is broken, and a metal that is metallic again can be selected. Specific examples include Ni, Cu, Co, and Fe oxides, such as NiO, CuO, CoO, and FeO. Further, a metal oxide or metal nitride having a characteristic structure in the electronic state may be selected. These metal oxides or metal nitrides may be selected singly or in combination.

上記（ｄ）の抵抗層は、導電性カーボンナノチューブからなる層と、遷移金属の酸化物を含有する酸化物層とからなる２層構造を有する。上記導電性カーボンナノチューブからなる層は、導電性カーボンナノチューブからなり、上記（ｃ）の抵抗層の導電性カーボンナノチューブからなる層と同一のものを選択することができる。また、上記酸化物層は、上記（ｃ）の抵抗層の酸化物層と同一のものを選択することができる。   The resistance layer (d) has a two-layer structure including a layer made of conductive carbon nanotubes and an oxide layer containing a transition metal oxide. The layer made of conductive carbon nanotubes is made of conductive carbon nanotubes, and the same layer as the layer made of conductive carbon nanotubes of the resistance layer (c) can be selected. The oxide layer may be the same as the oxide layer of the resistance layer (c).

ここでは、上記第１工程において、上記第１電極、第２電極、および抵抗層の材料を選択する構成について説明したが、本発明にかかる設計方法では、抵抗層の材料のみを選択する構成とすることもできる。具体的には、後述する第２工程において、上記抵抗層の状態密度およびバンド構造のうち、少なくとも一方を計算する場合、上記第１工程では、上記抵抗層の材料のみを選択すればよく、上記第１電極および第２電極の材料を選択しない実施形態とすることもできる。   Here, the configuration for selecting the material for the first electrode, the second electrode, and the resistance layer in the first step has been described. However, in the design method according to the present invention, only the material for the resistance layer is selected. You can also Specifically, in the second step described later, when calculating at least one of the density of states and the band structure of the resistance layer, in the first step, only the material of the resistance layer may be selected. It can also be set as the embodiment which does not select the material of the 1st electrode and the 2nd electrode.

上記第２工程では、上記第１工程で選択された材料からなる第１電極、第２電極および抵抗層を備える不揮発性メモリセルについて、密度汎関数理論に基づく第一原理計算により、バンド構造および状態密度のうち少なくとも一方を計算する。上記第２工程で行う密度汎関数理論に基づく第一原理計算は、用いる抵抗層に応じて、適宜、用いる元素、格子構造、および／またはカイラル指数を変更して実施すればよい。例えば、上記抵抗層として、遷移金属内包ＣＮＴを選択する場合、上記（１−１）の項で説明した方法を用いて行うことができ、用いる遷移金属およびＣＮＴのカイラル指数に応じて、適宜、計算設定を変更すればよい。   In the second step, the band structure and the non-volatile memory cell including the first electrode, the second electrode, and the resistance layer made of the material selected in the first step are calculated by the first principle calculation based on the density functional theory. At least one of the density of states is calculated. The first-principles calculation based on the density functional theory performed in the second step may be performed by appropriately changing the element to be used, the lattice structure, and / or the chiral index depending on the resistance layer to be used. For example, when the transition metal-encapsulated CNT is selected as the resistance layer, it can be performed using the method described in the section (1-1) above, and depending on the transition metal to be used and the chiral index of the CNT, Change the calculation settings.

また、上記抵抗層として上記（ａ）の抵抗層、より具体的には、例えば、ＣｏＯ／ＮｉＯ／ＣｏＯの３層構造の酸化物層を選択し、上記第１電極および第２電極として銅電極を選択した不揮発性メモリセルの場合、銅電極における銅原子間の距離を２．７７Å、銅電極の銅原子と酸化物層のＣｏ原子との最短の原子間距離を２．７７Å、さらに、酸化物層におけるＣｏ原子とＮｉ原子との最短の原子間距離を２．９５Åとして、密度汎関数理論に基づく第一原理計算を行えばよい。   Further, the resistance layer of the above (a), more specifically, for example, an oxide layer having a three-layer structure of CoO / NiO / CoO is selected as the resistance layer, and a copper electrode is used as the first electrode and the second electrode. Is selected, the distance between copper atoms in the copper electrode is 2.77 mm, the shortest interatomic distance between the copper atom in the copper electrode and the Co atom in the oxide layer is 2.77 mm, and the oxidation First-principles calculations based on density functional theory may be performed with the shortest interatomic distance between Co atoms and Ni atoms in the physical layer being 2.95 cm.

上記第３工程では、上記状態密度およびバンド構造の少なくとも一方を用いて、バンドギャップの有無を検出する。その結果、上記状態密度およびバンド構造の少なくとも一方において、バンドギャップが検出されれば、上記第２工程で選択された材料からなる不揮発性メモリセルまたは上記第２工程で選択された材料からなる抵抗層が、電流または電圧の印加により抵抗が変化し、該電流または電圧の印加の停止後、上記抵抗が変化した状態を保持すると判定することができる。一方、上記状態密度およびバンド構造の少なくとも一方において、バンドギャップが検出されなければ、上記第２工程で選択された材料からなる不揮発性メモリセルまたは上記第２工程で選択された材料からなる抵抗層が、電流または電圧の印加により抵抗が変化し、該電流または電圧の印加の停止後、上記抵抗が変化した状態を保持できないと判定することができる。このように、上記第３工程では、上記状態密度およびバンド構造の少なくとも一方を用いて、バンドギャップの有無を検出することにより、上記不揮発性メモリセルまたは抵抗層の磁気特性および電気特性を評価し、その評価に基づいて、該不揮発性メモリセルまたは抵抗層が、電流または電圧の印加により抵抗が変化し、該電流または電圧の印加の停止後、上記抵抗が変化した状態を保持するか否かを判定する。それゆえ、上記第３工程は、上記不揮発性メモリセルまたは抵抗層は、電流または電圧の印加により抵抗が変化し、該電流または電圧の印加の停止後、上記抵抗が変化した状態を保持するか否かを判定する工程ということもできる。   In the third step, the presence or absence of a band gap is detected using at least one of the density of states and the band structure. As a result, if a band gap is detected in at least one of the density of states and the band structure, the nonvolatile memory cell made of the material selected in the second step or the resistor made of the material selected in the second step It can be determined that the resistance of the layer changes due to application of current or voltage, and that the resistance is changed after the application of current or voltage is stopped. On the other hand, if the band gap is not detected in at least one of the density of states and the band structure, the nonvolatile memory cell made of the material selected in the second step or the resistance layer made of the material selected in the second step However, it can be determined that the resistance changes due to the application of current or voltage, and that the state in which the resistance has changed cannot be maintained after the application of the current or voltage is stopped. Thus, in the third step, the magnetic characteristics and electrical characteristics of the nonvolatile memory cell or resistance layer are evaluated by detecting the presence or absence of a band gap using at least one of the density of states and the band structure. Based on the evaluation, whether or not the nonvolatile memory cell or the resistance layer maintains the state where the resistance is changed after the application of the current or the voltage is stopped and the resistance is changed after the application of the current or the voltage is stopped. Determine. Therefore, in the third step, the resistance of the nonvolatile memory cell or the resistance layer is changed by the application of current or voltage, and the resistance is maintained after the application of the current or voltage is stopped. It can also be referred to as a step of determining whether or not.

より詳細に説明すると、上記第３工程では、まず、上記不揮発性メモリセルまたは上記抵抗層がエネルギーギャップを存在するか否かを判定する。その結果、エネルギーギャップを有しない場合、その不揮発性メモリセルまたは抵抗層は、電圧印加の有無に関わらず、金属的であると評価することができる。よって、上記第３工程では、このような不揮発性メモリセルまたは抵抗層は、電流または電圧の印加により抵抗が変化し、該電流または電圧の印加の停止後、上記抵抗が変化した状態が保持されないと判定する。   More specifically, in the third step, first, it is determined whether or not the nonvolatile memory cell or the resistance layer has an energy gap. As a result, when there is no energy gap, it can be evaluated that the nonvolatile memory cell or the resistive layer is metallic regardless of voltage application. Therefore, in the third step, the resistance of such a nonvolatile memory cell or resistance layer changes due to application of current or voltage, and the state in which the resistance has changed is not maintained after the application of current or voltage is stopped. Is determined.

一方、上記不揮発性メモリセルまたは上記抵抗層がエネルギーギャップを有する場合、さらに、そのエネルギーギャップがどのエネルギー領域に存在するかを判定する。エネルギーギャップがフェルミ準位よりも高エネルギー領域に存在する場合、該遷移金属内包ＣＮＴは、電圧または電流の印加により金属的から半導体的に転移し、さらに高い電圧または電流を印加することにより、再び金属的になる特性を有すると評価することができる。よって、上記第３工程では、このような特性を有する不揮発性メモリセルまたは抵抗層は、電流または電圧の印加により抵抗が変化し、該電流または電圧の印加の停止後、上記抵抗が変化した状態が保持されると判定する。つまり、不揮発性メモリセルとして好適に用いることができるセル構造であると判定する。このような不揮発性メモリセルのセル構造としては、例えば、抵抗層がＭｎ内包（３，３）ＳＷＣＮＴからなるセル構造や、２つの銅電極にＣｏＯ／ＮｉＯ／ＣｏＯの３層構造の酸化物層からなる抵抗層が挟持されたセル構造を挙げることができる。上記２つの銅電極にＣｏＯ／ＮｉＯ／ＣｏＯの３層構造の酸化物層からなる抵抗層が挟持されたセル構造では、図２４に示すように、上記酸化物層におけるＣｏＯ層では、全てのエネルギー領域に状態が存在する。これは、上記酸化物層におけるＣｏＯ層は、金属的であり、電気伝導性を有することを示している。一方、上記酸化物層におけるＮｉＯ層では、価電子帯が電子で満たされておらず、波動関数が広がった状態と、状態の存在しないエネルギー領域、すなわち、エネルギーギャップと、該エネルギーギャップを介して、価電子帯の上に導電帯とが存在する。これは、上記酸化物層におけるＮｉＯ層は、低電圧の印加に対しては金属的で導電性を示し、より高電圧の印加に対して絶縁体的であり、電圧印加型の金属−絶縁体転移（モット転移）を起こし、さらに高電圧の印加に対しては、再び金属的となり、導電性を有するようになることを示している。つまり、上記モット転移状態は、さらに印加電圧を高くすると、エネルギーギャップを介して価電子帯の上にある導電帯に電子が流れ、電子間相関が弱まり、壊すことができる。これにより、上記ＮｉＯ層は、再び金属的となり、導電状態となる。   On the other hand, when the nonvolatile memory cell or the resistance layer has an energy gap, it is further determined in which energy region the energy gap exists. When the energy gap exists in a higher energy region than the Fermi level, the transition metal inclusion CNT transitions from a metallic state to a semiconducting state by applying a voltage or a current, and again by applying a higher voltage or current. It can be evaluated that it has the property of becoming metallic. Therefore, in the third step, the nonvolatile memory cell or the resistive layer having such characteristics changes in resistance due to application of current or voltage, and the resistance changes after the application of current or voltage is stopped. Is determined to be held. That is, it is determined that the cell structure can be suitably used as a nonvolatile memory cell. As a cell structure of such a nonvolatile memory cell, for example, a cell structure in which a resistance layer is made of Mn-containing (3, 3) SWCNT, or an oxide layer having a three-layer structure of CoO / NiO / CoO on two copper electrodes A cell structure in which a resistive layer made of is sandwiched can be given. In the cell structure in which the two copper electrodes are sandwiched by the resistance layer made of the oxide layer having a three-layer structure of CoO / NiO / CoO, as shown in FIG. A state exists in the region. This indicates that the CoO layer in the oxide layer is metallic and has electrical conductivity. On the other hand, in the NiO layer in the oxide layer, the valence band is not filled with electrons, the state where the wave function spreads, the energy region where the state does not exist, that is, the energy gap, and the energy gap A conductive band exists on the valence band. This is because the NiO layer in the oxide layer is metallic and conductive when applied with a low voltage, and is insulating when applied with a higher voltage. It shows that when a transition (Mott transition) occurs and a higher voltage is applied, it becomes metallic again and becomes conductive. That is, in the Mott transition state, when the applied voltage is further increased, electrons flow to the conduction band above the valence band through the energy gap, and the correlation between electrons weakens and can be broken. Thereby, the NiO layer becomes metallic again and becomes conductive.

このことは、図示していないが、酸化物層の原子の電子波動関数の第１原理計算により、低電圧の印加では波動関数は広がっているが、より高電圧を印加すると、波動関数が局在し、また、その原子がスピンをもち、さらに高電圧を印加すると、再び波動関数は広がることを計算的に実証したことからも明らかである。   Although this is not shown in the figure, the first wave calculation of the electron wave function of the atoms in the oxide layer shows that the wave function spreads when a low voltage is applied, but when a higher voltage is applied, the wave function becomes local. It is also clear from the numerical demonstration that the wave function spreads again when the atom has a spin and a higher voltage is applied.

このように、上記酸化物層は金属性のＣｏＯ層の間に絶縁性のＮｉＯ層が配置される構造を有するが、酸化物層全体として見ると、上記酸化物層は、０．６ｅＶの有効エネルギーギャップをもつ絶縁体であることが分かった。なお、図２４において、ＥＦ＝０は、フェルミ準位を示し、フェルミ準位以下の黒く塗りつぶされた価電子帯は、価電子で満たされていることを示す。 As described above, the oxide layer has a structure in which an insulating NiO layer is disposed between metallic CoO layers. When viewed as a whole oxide layer, the oxide layer has an effective value of 0.6 eV. It was found to be an insulator with an energy gap. Note that in FIG. 24, E F = 0 indicates the Fermi level, and the black-filled valence band below the Fermi level is filled with valence electrons.

また、上記第３工程において、上記エネルギーギャップ中にフェルミ準位が存在する場合、該不揮発性メモリセルまたは抵抗層は、半導体的であると評価することができる。一方、このような不揮発性メモリセルまたは抵抗層は、正の電圧を印加し、価電子帯の電子を抜き取った状態とすることにより、金属的になる。さらに、その状態で、負の電圧を印加すると、金属的から絶縁体的に転移し、さらに高い負の電圧を印加することにより、再び金属的となる。したがって、上記第３工程では、このような特性を有する不揮発性メモリセルまたは抵抗層は、電流または電圧の印加により抵抗が変化し、該電流または電圧の印加の停止後、上記抵抗が変化した状態が保持されると判定する。つまり、不揮発性メモリセルとして好適に用いることができるセル構造であると判定する。このような不揮発性メモリセルのセル構造としては、例えば、抵抗層がＦｅ内包（３，３）ＳＷＣＮＴからなるセル構造、および抵抗層がＦｅ内包（５，０）ＳＷＣＮＴからなるセル構造を挙げることができる。なお、このようなセル構造を有する不揮発性メモリセルでは、一旦、負の電圧を印加し、価電子帯の電子を抜き取った後、該不揮発性メモリセルを動作させる。   In the third step, when a Fermi level exists in the energy gap, it can be evaluated that the nonvolatile memory cell or the resistance layer is semiconductor. On the other hand, such a nonvolatile memory cell or resistance layer becomes metallic when a positive voltage is applied and electrons in the valence band are extracted. Furthermore, when a negative voltage is applied in this state, the metallic state transitions to an insulating state, and when a higher negative voltage is applied, it becomes metallic again. Therefore, in the third step, the resistance of the nonvolatile memory cell or the resistance layer having such characteristics is changed by application of current or voltage, and the resistance is changed after the application of current or voltage is stopped. Is determined to be held. That is, it is determined that the cell structure can be suitably used as a nonvolatile memory cell. Examples of the cell structure of such a nonvolatile memory cell include a cell structure in which the resistance layer is made of Fe-encapsulated (3,3) SWCNT and a cell structure in which the resistance layer is made of Fe-encapsulated (5,0) SWCNT. Can do. In a nonvolatile memory cell having such a cell structure, a negative voltage is once applied to extract electrons in the valence band, and then the nonvolatile memory cell is operated.

このように、本発明にかかる設計方法によれば、良好な特性を有する不揮発性メモリセルのセル構造、および該不揮発性メモリセルに用いる抵抗層の構造を、容易に設計することができる。なお、本発明にかかる不揮発性メモリセルのセル構造は、上記設計方法を用いて効率的に設計できるが、本発明にかかる不揮発性メモリセルは、上記設計方法で設計されたものに限定されるものではないことはいうまでもない。   As described above, according to the design method of the present invention, the cell structure of the nonvolatile memory cell having good characteristics and the structure of the resistance layer used in the nonvolatile memory cell can be easily designed. The cell structure of the nonvolatile memory cell according to the present invention can be efficiently designed using the above design method, but the nonvolatile memory cell according to the present invention is limited to the one designed by the above design method. It goes without saying that it is not a thing.

＜４．本発明にかかる抵抗可変型不揮発性メモリ装置＞
本発明にかかる不揮発性メモリセルは、上述したような構造を有し、電子の状態のみで制御しているため、繰り返しの書き込み・消去に対する動作の安定性・再現性に優れている。したがって、本発明にかかる不揮発性メモリセルは、抵抗可変型不揮発性メモリ装置に適用することができる。つまり、本発明には、本発明にかかる不揮発性メモリセルを用いたデバイス、例えば、抵抗可変型不揮発性メモリ装置、さらには、該抵抗可変型不揮発性メモリ装置を備えるシステムＬＳＩのような各種装置も含まれる。ここでは、本発明にかかる不揮発性メモリセルの利用形態として、抵抗可変型不揮発性メモリ装置について説明する。 <4. Variable Resistance Nonvolatile Memory Device According to the Present Invention>
Since the nonvolatile memory cell according to the present invention has the above-described structure and is controlled only by the state of electrons, the nonvolatile memory cell is excellent in operation stability and reproducibility for repeated writing / erasing. Therefore, the nonvolatile memory cell according to the present invention can be applied to a resistance variable nonvolatile memory device. That is, the present invention includes a device using the nonvolatile memory cell according to the present invention, such as a variable resistance nonvolatile memory device, and various devices such as a system LSI including the variable resistance nonvolatile memory device. Is also included. Here, a variable resistance nonvolatile memory device will be described as a usage form of the nonvolatile memory cell according to the present invention.

本発明にかかる抵抗可変型不揮発性メモリ装置は、上述した本発明にかかる不揮発性メモリセルを集積化したものである。例えば、電気的に接続された上記不揮発性メモリセルとスイッチング素子とのセットを基板上にアレイ状に配した構成のものを挙げることができる。ここで、本発明にかかる抵抗可変型不揮発性メモリの一実施形態として、本発明にかかる不揮発性メモリセルをＭＯＳ ＦＥＴを用いたスイッチング素子と電気的に接続し、高集積化された抵抗可変型不揮発性メモリ装置の一実施形態についてより具体的に説明する。   A variable resistance nonvolatile memory device according to the present invention is obtained by integrating the above-described nonvolatile memory cells according to the present invention. For example, a configuration in which a set of electrically connected nonvolatile memory cells and switching elements are arranged in an array on a substrate can be given. Here, as an embodiment of the variable resistance nonvolatile memory according to the present invention, the nonvolatile memory cell according to the present invention is electrically connected to a switching element using a MOS FET, and the resistance variable type is highly integrated. An embodiment of the nonvolatile memory device will be described more specifically.

本実施形態にかかる抵抗可変型不揮発性メモリ装置３は、複数のトランジスタ４（スイッチング素子）が設けられた基板と、該基板上に設けられた複数の電極１０および電極２０と、複数の電極１０と電極２０との間に配置された抵抗層３０とを備えている。つまり、抵抗可変型不揮発性メモリ装置３は、基板上に、複数のトランジスタ４と、複数の不揮発性メモリセル１とが設けられた構造を有する（図１９〜図２１を参照）。   The variable resistance nonvolatile memory device 3 according to the present embodiment includes a substrate on which a plurality of transistors 4 (switching elements) are provided, a plurality of electrodes 10 and 20 provided on the substrate, and a plurality of electrodes 10. And a resistance layer 30 disposed between the electrode 20 and the electrode 20. That is, the variable resistance nonvolatile memory device 3 has a structure in which a plurality of transistors 4 and a plurality of nonvolatile memory cells 1 are provided on a substrate (see FIGS. 19 to 21).

上記複数の電極１０または電極２０は、複数のトランジスタ４と電気的に接続されて構成されている。つまり、図２２に示すように、各不揮発性メモリセル１は、各トランジスタ４と電気的に接続されている。また、複数のトランジスタ４は、それぞれワード線５０と接続されている。一方、複数の不揮発性メモリセル１は、それぞれビット線５１に接続されている。   The plurality of electrodes 10 or 20 are configured to be electrically connected to the plurality of transistors 4. That is, as shown in FIG. 22, each nonvolatile memory cell 1 is electrically connected to each transistor 4. The plurality of transistors 4 are each connected to the word line 50. On the other hand, the plurality of nonvolatile memory cells 1 are each connected to the bit line 51.

上記構成によれば、電極１０と電極２０との間に電流または電圧を印加することで抵抗が変化する。したがって、例えば、複数のビット線５１のうちのＢｎと、複数のワード線５０のうちのＷｎとを選択することによって、（Ｂｎ，Ｗｎ）の不揮発性メモリセル１への書き込みまたは読み出しを所定の印加電圧を可変にして行うことが可能となる。 According to the above configuration, the resistance is changed by applying a current or a voltage between the electrode 10 and the electrode 20. Therefore, for example, by selecting B n of the plurality of bit lines 51 and W n of the plurality of word lines 50, writing (B n , W n ) into the nonvolatile memory cell 1 or Reading can be performed by changing a predetermined applied voltage.

上記トランジスタ４は、特に限定されるものではなく、あらゆるトランジスタを用いることができる。例えば、図１９〜図２１に示すように、ＭＯＳトランジスタを好適に用いることができる。   The transistor 4 is not particularly limited, and any transistor can be used. For example, as shown in FIGS. 19 to 21, a MOS transistor can be preferably used.

なお、電極１０、電極２０、並びに抵抗層３０については、＜２．本発明にかかる不揮発性メモリセル＞で説明したものと同一であるので、ここでは説明を省略する。   For the electrode 10, the electrode 20, and the resistance layer 30, <2. Since this is the same as that described in the nonvolatile memory cell according to the present invention, the description thereof is omitted here.

本実施形態にかかる抵抗可変型不揮発性メモリ装置３は、ＭＯＳ ＦＥＴを用いたスイッチング素子上に、不揮発性メモリセル１を形成することにより製造することができる。ここで、本実施形態にかかる抵抗可変型不揮発性メモリ装置３の製造方法について、不揮発性メモリセル１が上述の製造方法１で製造される場合と、上述の製造方法２で製造される場合とに分けて具体的に説明する。   The variable resistance nonvolatile memory device 3 according to the present embodiment can be manufactured by forming the nonvolatile memory cell 1 on a switching element using a MOS FET. Here, regarding the manufacturing method of the variable resistance nonvolatile memory device 3 according to the present embodiment, the nonvolatile memory cell 1 is manufactured by the manufacturing method 1 described above, and the manufacturing method 2 described above is manufactured. This will be described in detail.

（Ｉ）不揮発性メモリセル１が上述の製造方法１で製造される場合
ここでは、図１９に示す構造を有する抵抗可変型不揮発性メモリ装置３の製造方法について説明する。まず、ＭＯＳゲート４１、ＭＯＳソース４２およびＭＯＳドレイン４３を備えるトランジスタ４（スイッチング素子）が、複数、アレイ状に設けられた基板２上に、金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により電極１０を形成させる。上記電極１０上に絶縁膜層４６を設ける。該絶縁膜層４６にビアホール３１を形成させる。該ビアホール３１の内部で、プラズマＣＶＤ法等により遷移金属内包ＣＮＴを成長させる。次に、ＣＭＰ法により遷移金属内包ＣＮＴの先端と上記絶縁膜層４６とを研磨し、平坦化させる。これにより、電極１０上に、遷移金属内包ＣＮＴからなる抵抗層３０を形成できる。次に、該抵抗層３０の上に、電極２０を金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により形成させる。続いて、所望の微細形状の加工を行う。その際、加工方法は特に限定されるものではなく、半導体プロセスや、ＧＭＲやＴＭＲ磁気ヘッドや磁気メモリ（ＭＲＡＭ）などの磁性デバイス作製プロセス等で用いられる従来公知の方法を用いることができる。例えば、ステッパー等を用いたフォトリソグラフィー技術により、微細パタ−ン形成し、ＲＩＥ（Reactive Ion Etching）等のエッチング法によりエッチングする。上記工程を経ることにより、図１９に示す、ＭＯＳ ＦＥＴを用いたスイッチング素子上に、不揮発性メモリセル１を集積化させた抵抗可変型不揮発性メモリ装置３を製造することができる。 (I) In the case where the nonvolatile memory cell 1 is manufactured by the above-described manufacturing method 1 Here, a manufacturing method of the variable resistance nonvolatile memory device 3 having the structure shown in FIG. 19 will be described. First, copper wiring using metal sputtering or copper plating by a damascene method on a substrate 2 provided with a plurality of transistors 4 (switching elements) including MOS gates 41, MOS sources 42, and MOS drains 43 in an array. The electrode 10 is formed by a process or the like. An insulating film layer 46 is provided on the electrode 10. A via hole 31 is formed in the insulating film layer 46. Inside the via hole 31, a transition metal-encapsulating CNT is grown by a plasma CVD method or the like. Next, the tip of the transition metal-encapsulating CNT and the insulating film layer 46 are polished and planarized by CMP. Thereby, the resistance layer 30 made of the transition metal inclusion CNT can be formed on the electrode 10. Next, the electrode 20 is formed on the resistance layer 30 by a copper wiring process using metal sputtering or copper plating by a damascene method. Subsequently, processing of a desired fine shape is performed. In this case, the processing method is not particularly limited, and a conventionally known method used in a semiconductor process, a magnetic device manufacturing process such as a GMR, TMR magnetic head, or magnetic memory (MRAM) can be used. For example, a fine pattern is formed by a photolithography technique using a stepper or the like, and is etched by an etching method such as RIE (Reactive Ion Etching). Through the above steps, the variable resistance nonvolatile memory device 3 in which the nonvolatile memory cells 1 are integrated on the switching element using the MOS FET shown in FIG. 19 can be manufactured.

図１９では、電極１０は、埋め込み金属４０上に形成されているが、図２０に示すように、ＭＯＳソース４２およびＭＯＳドレイン４３上に直接、電極１０が形成された抵抗可変型不揮発性メモリ装置３についても、上記の方法で製造することができる。なお、その場合、上記ビアホール３１は、コンタクトホール３２となる。   In FIG. 19, the electrode 10 is formed on the buried metal 40, but as shown in FIG. 20, the variable resistance nonvolatile memory device in which the electrode 10 is formed directly on the MOS source 42 and the MOS drain 43. 3 can also be produced by the above method. In this case, the via hole 31 becomes a contact hole 32.

（ＩＩ）不揮発性メモリセル１が上述の製造方法２で製造される場合
ここでは、図２２に示す構造を有する抵抗可変型不揮発性メモリ装置３の製造方法について説明する。まず、ＭＯＳゲート４１、ＭＯＳソース４２およびＭＯＳドレイン４３を備えるトランジスタ４（スイッチング素子）が、複数、アレイ状に設けられた基板２上に、金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により電極１０を形成させる。同様に、該基板２上で、トランジスタ４（スイッチング素子）が形成されていない領域上に、金属スパッタ、またはダマシン法による銅メッキを用いた銅配線プロセス等により電極２０を形成させる。次に、電極１０および電極２０の表面、並びに絶縁層４５をＣＭＰ（Chemical Mechanical Polishing）等により平坦化する。そして、平坦化された表面上に、遷移金属内包ＣＮＴを配置する。これにより、該遷移金属内包ＣＮＴ、より詳しくは、該遷移金属内包ＣＮＴの炭素部分は、電極１０、電極２０、および絶縁層４５の少なくともいずれかに接触する。 (II) In the case where the nonvolatile memory cell 1 is manufactured by the above-described manufacturing method 2 Here, a manufacturing method of the variable resistance nonvolatile memory device 3 having the structure shown in FIG. 22 will be described. First, copper wiring using metal sputtering or copper plating by a damascene method on a substrate 2 provided with a plurality of transistors 4 (switching elements) including MOS gates 41, MOS sources 42, and MOS drains 43 in an array. The electrode 10 is formed by a process or the like. Similarly, an electrode 20 is formed on the substrate 2 on a region where the transistor 4 (switching element) is not formed by a copper wiring process using metal sputtering or copper plating by a damascene method. Next, the surfaces of the electrodes 10 and 20 and the insulating layer 45 are planarized by CMP (Chemical Mechanical Polishing) or the like. And transition metal inclusion CNT is arrange | positioned on the planarized surface. Thereby, the transition metal-encapsulated CNT, more specifically, the carbon portion of the transition metal-encapsulated CNT is in contact with at least one of the electrode 10, the electrode 20, and the insulating layer 45.

電極１０または電極２０と該遷移金属内包ＣＮＴとが接触すると、電極１０または電極２０の金属と、遷移金属内包ＣＮＴに内包される遷移金属または遷移金属を含む合金とが触媒となり、ＣＮＴのＣ−Ｃ結合を崩壊させる反応が誘起される。これにより、電極１０または電極２０と遷移金属内包ＣＮＴが接続され、抵抗層３０が形成される。   When the electrode 10 or the electrode 20 and the transition metal-encapsulating CNT come into contact with each other, the metal of the electrode 10 or the electrode 20 and the transition metal encapsulated in the transition metal-encapsulating CNT or an alloy containing the transition metal serve as a catalyst, and C— A reaction that breaks the C bond is induced. Thereby, the electrode 10 or the electrode 20 and the transition metal inclusion CNT are connected, and the resistance layer 30 is formed.

次に、上記配置された遷移金属内包ＣＮＴのうち、電極１０および電極２０に接続されなかったものを洗浄により除去する。   Next, the transition metal inclusion CNTs arranged above that are not connected to the electrodes 10 and 20 are removed by washing.

さらに、選択的化学エッチング法等により、電極１０および電極２０に接続されている所望の遷移金属内包ＣＮＴ以外のカーボンナノチューブ、例えば、導電性カーボンナノチューブを除去する。なお、このような導電性カーボンナノチューブは、遷移金属内包ＣＮＴの製造過程で不純物として混入されうるものである。   Further, carbon nanotubes other than the desired transition metal inclusion CNT connected to the electrode 10 and the electrode 20, for example, conductive carbon nanotubes are removed by a selective chemical etching method or the like. Such conductive carbon nanotubes can be mixed as impurities in the process of producing transition metal-encapsulated CNTs.

これにより、図２１に示す、ＭＯＳ ＦＥＴを用いたスイッチング素子上に、不揮発性メモリセル１を集積化させた抵抗可変型不揮発性メモリ装置３を製造することができる。   Accordingly, the variable resistance nonvolatile memory device 3 in which the nonvolatile memory cells 1 are integrated on the switching element using the MOS FET shown in FIG. 21 can be manufactured.

また、図２１では、電極１０は、埋め込み金属４０上に形成されているが、ＭＯＳソース４２およびＭＯＳドレイン４３上に直接、電極１０が形成された抵抗可変型不揮発性メモリ装置３についても、上記の方法で製造することができる。   In FIG. 21, the electrode 10 is formed on the buried metal 40, but the variable resistance nonvolatile memory device 3 in which the electrode 10 is directly formed on the MOS source 42 and the MOS drain 43 is also described above. It can be manufactured by the method.

本実施形態にかかる抵抗可変型不揮発性メモリ装置３への書き込みおよび読み出しは、印加する電圧または電流の大きさを変更することにより行うことができる。例えば、電極１０に対して電極２０にプラスの電圧を印加することにより、書き込みを行い、電極１０に対して電極２０にマイナスの電圧を印加することにより、消去を行う構成とすることができる。また、読み出しについては、書き込みや消去の際の電圧よりも十分に小さい電圧、例えば、書き込みや消去の際の電圧の１／１００〜１／２の電圧を印加したときの電流の変化を検出することによって、行うことができる。上記電流の変化を検出する方法は、特に限定されるものではないが、例えば、各不揮発性メモリセル１と参照抵抗との差分を検出する方法などを用いることができる。なお、上記参照抵抗として、抵抗可変型不揮発性メモリを構成する不揮発性メモリセル１の１つを用いることができる。また、上記参照抵抗は、読み出しを行う不揮発性メモリセル１の近傍に位置する素子を選択することが好ましい。これにより、ウェハー内の抵抗特性のばらつきに対して、読み出し信号への影響を低減することができる。   Writing to and reading from the variable resistance nonvolatile memory device 3 according to the present embodiment can be performed by changing the magnitude of the applied voltage or current. For example, writing can be performed by applying a positive voltage to the electrode 20 with respect to the electrode 10, and erasing can be performed by applying a negative voltage to the electrode 20 with respect to the electrode 10. For reading, a change in current is detected when a voltage sufficiently lower than the voltage for writing or erasing, for example, 1/100 to 1/2 of the voltage for writing or erasing is applied. Can be done. The method for detecting the change in current is not particularly limited. For example, a method for detecting a difference between each nonvolatile memory cell 1 and the reference resistance can be used. As the reference resistor, one of the nonvolatile memory cells 1 constituting the variable resistance nonvolatile memory can be used. Moreover, it is preferable to select an element located in the vicinity of the nonvolatile memory cell 1 from which the reading is performed as the reference resistor. As a result, the influence on the read signal can be reduced with respect to variations in resistance characteristics within the wafer.

本発明にかかる抵抗可変型不揮発性メモリ装置は、上記の実施形態で説明したように、本発明にかかる不揮発性メモリセルを備えているため、情報の書き込み、読み出し、および消去を高速に行うことができる。したがって、本発明にかかる抵抗可変型不揮発性メモリ装置は、デジタルスチールカメラや携帯電話などのモバイル機器に搭載する不揮発性メモリとして好適に用いることができる。   Since the variable resistance nonvolatile memory device according to the present invention includes the nonvolatile memory cell according to the present invention as described in the above embodiment, information writing, reading, and erasing can be performed at high speed. Can do. Therefore, the variable resistance nonvolatile memory device according to the present invention can be suitably used as a nonvolatile memory mounted on a mobile device such as a digital still camera or a mobile phone.

なお本発明は、以上説示した各構成に限定されるものではなく、特許請求の範囲に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示した技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。また、本明細書中に記載された学術文献および特許文献の全てが、本明細書中において参考として援用される。   The present invention is not limited to the configurations described above, and various modifications can be made within the scope of the claims, and the technical means disclosed in different embodiments can be appropriately combined. Such embodiments are also included in the technical scope of the present invention. Moreover, all the academic literatures and patent literatures described in this specification are incorporated herein by reference.

以上のように、本発明では、抵抗層は、遷移金属がカーボンナノチューブに内包される構造を有しているため、高速応答性および高抵抗変化率を有する不揮発性メモリセルが実現できる。そのため、本発明は、情報通信端末などに使用される不揮発性メモリや抵抗可変型不揮発性メモリに代表される各種記憶装置に利用できるだけではなく、センサや画像表示器といったランダムアクセス機能が必要とされる電子機器全般にも利用可能である。また、それだけではなく、電流または電圧の印加によりスイッチングを行うあらゆる用途に用いることができる。さらに、適用可能な産業分野は、電子・機械産業だけではなく、医療産業、化学産業、バイオ産業など幅広い産業に適用可能である。   As described above, in the present invention, since the resistance layer has a structure in which the transition metal is included in the carbon nanotube, a nonvolatile memory cell having high-speed response and a high resistance change rate can be realized. Therefore, the present invention not only can be used for various storage devices typified by nonvolatile memories and variable resistance nonvolatile memories used for information communication terminals, but also requires random access functions such as sensors and image displays. It can also be used for general electronic devices. Moreover, it can be used not only for it but for every use which switches by application of an electric current or a voltage. Furthermore, applicable industrial fields are applicable not only to the electronics / mechanical industry but also to a wide range of industries such as the medical industry, the chemical industry, and the bio industry.

図１（ａ）は、Ｆｅ内包（３，３）ＳＷＣＮＴの側面図であり、図１（ｂ）は、Ｆｅ内包（３，３）ＳＷＣＮＴの断面図である。FIG. 1A is a side view of the Fe inclusion (3, 3) SWCNT, and FIG. 1B is a cross-sectional view of the Fe inclusion (3, 3) SWCNT. 図２は、Ｆｅ内包（３，３）ＳＷＣＮＴのエネルギーバンド構造を示すグラフである。FIG. 2 is a graph showing the energy band structure of Fe-encapsulated (3,3) SWCNT. 図３（ａ）は、Ｆｅ内包（５，０）ＳＷＣＮＴの側面図であり、図３（ｂ）は、Ｆｅ内包（５，０）ＳＷＣＮＴの断面図である。3A is a side view of Fe-encapsulated (5,0) SWCNT, and FIG. 3B is a cross-sectional view of Fe-encapsulated (5,0) SWCNT. 図４は、Ｆｅ内包（５，０）ＳＷＣＮＴのエネルギーバンド構造を示すグラフである。FIG. 4 is a graph showing the energy band structure of Fe-encapsulated (5,0) SWCNT. 図５（ａ）は、Ｆｅ内包（４，４）ＳＷＣＮＴの側面図であり、図５（ｂ）は、Ｆｅ内包（４，４）ＳＷＣＮＴの断面図である。FIG. 5A is a side view of the Fe inclusion (4, 4) SWCNT, and FIG. 5B is a cross-sectional view of the Fe inclusion (4, 4) SWCNT. 図６は、Ｆｅ内包（４，４）ＳＷＣＮＴのエネルギーバンド構造を示すグラフである。FIG. 6 is a graph showing the energy band structure of Fe-encapsulated (4,4) SWCNT. 図７は、Ｍｎ内包（３，３）ＳＷＣＮＴのエネルギーバンド構造を示すグラフである。FIG. 7 is a graph showing the energy band structure of Mn inclusion (3, 3) SWCNT. 図８は、Ｍｎ内包（３，３）ＳＷＣＮＴの状態密度を示すグラフである。FIG. 8 is a graph showing the density of states of Mn inclusion (3, 3) SWCNT. 図９は、Ｃｒ内包（３，３）ＳＷＣＮＴのエネルギーバンド構造を示すグラフである。FIG. 9 is a graph showing the energy band structure of Cr-encapsulated (3, 3) SWCNT. 図１０は、Ｃｒ内包（３，３）ＳＷＣＮＴの状態密度を示すグラフである。FIG. 10 is a graph showing the density of states of Cr-encapsulated (3, 3) SWCNT. 図１１は、Ｖ内包（３，３）ＳＷＣＮＴのエネルギーバンド構造を示すグラフである。FIG. 11 is a graph showing the energy band structure of V inclusion (3, 3) SWCNT. 図１２は、Ｖ内包（３，３）ＳＷＣＮＴの状態密度を示すグラフである。FIG. 12 is a graph showing the density of states of V inclusion (3, 3) SWCNT. 図１３は、Ｔｉ内包（３，３）ＳＷＣＮＴのエネルギーバンド構造を示すグラフである。FIG. 13 is a graph showing the energy band structure of Ti-encapsulated (3, 3) SWCNT. 図１４は、Ｔｉ内包（３，３）ＳＷＣＮＴの状態密度を示すグラフである。FIG. 14 is a graph showing the density of states of Ti-encapsulated (3, 3) SWCNT. 図１５（ａ）および（ｂ）は、ＦｅワイヤーがＮｉ表面から比較的遠い（３，３）ＳＷＣＮＴの壁に結合しているときの、Ｎｉ（１１１）上におけるＦｅ内包（３，３）ＳＷＣＮＴの構造を示す断面図であり、図１５（ａ）は、最適化前の該Ｆｅ内包（３，３）ＳＷＣＮＴの構造を示し、図１５（ｂ）は、最適化後の該Ｆｅ内包（３，３）ＳＷＣＮＴの構造を示す。FIGS. 15 (a) and 15 (b) show Fe inclusion (3,3) SWCNT on Ni (111) when the Fe wire is bonded to the wall of (3,3) SWCNT relatively far from the Ni surface. 15 (a) shows the structure of the Fe inclusion (3, 3) SWCNT before optimization, and FIG. 15 (b) shows the Fe inclusion (3 after optimization). 3) The structure of SWCNT is shown. 図１６（ａ）および（ｂ）は、ＦｅワイヤーがＮｉ表面近くの（３，３）ＳＷＣＮＴの壁に結合しているときの、Ｎｉ（１１１）上におけるＦｅ内包（３，３）ＳＷＣＮＴの構造を示す断面図であり、図１６（ａ）は、最適化前の該Ｆｅ内包（３，３）ＳＷＣＮＴの構造を示し、図１６（ｂ）は、最適化後の該Ｆｅ内包（３，３）ＳＷＣＮＴの構造を示す。FIGS. 16A and 16B show the structure of Fe-encapsulated (3,3) SWCNT on Ni (111) when the Fe wire is bonded to the wall of (3,3) SWCNT near the Ni surface. 16 (a) shows the structure of the Fe inclusion (3, 3) SWCNT before optimization, and FIG. 16 (b) shows the Fe inclusion (3, 3) after optimization. ) Shows the structure of SWCNT. 図１７は、本発明の一実施形態にかかる不揮発性メモリセルの構造を示す側面図である。FIG. 17 is a side view showing the structure of the nonvolatile memory cell according to the embodiment of the present invention. 図１８は、本発明の別の実施形態にかかる不揮発性メモリセルの構造を示す断面図である。FIG. 18 is a cross-sectional view showing the structure of a nonvolatile memory cell according to another embodiment of the present invention. 図１９は、本発明の一実施形態にかかる抵抗可変型不揮発性メモリ装置の構造を示す断面図である。FIG. 19 is a cross-sectional view showing the structure of a variable resistance nonvolatile memory device according to an embodiment of the present invention. 図２０は、本発明の別の実施形態にかかる抵抗可変型不揮発性メモリ装置の構造を示す断面図である。FIG. 20 is a cross-sectional view showing the structure of a variable resistance nonvolatile memory device according to another embodiment of the present invention. 図２１は、本発明のさらに別の実施形態にかかる抵抗可変型不揮発性メモリ装置の構造を示す断面図である。FIG. 21 is a cross-sectional view showing the structure of a variable resistance nonvolatile memory device according to still another embodiment of the present invention. 図２２は、本発明の一実施形態にかかる抵抗可変型不揮発性メモリ装置において、不揮発性メモリセルの接続を部分的に示す回路図である。FIG. 22 is a circuit diagram partially showing connection of nonvolatile memory cells in the variable resistance nonvolatile memory device according to one embodiment of the present invention. 図２３は、図１７に示す不揮発性メモリセルの製造方法を示す図である。FIG. 23 is a diagram showing a method of manufacturing the nonvolatile memory cell shown in FIG. 図２４は、ＣｏＯ／ＮｉＯ／ＣｏＯの３層構造の酸化物層を抵抗層として備える不揮発性メモリセルについて、第一原理計算により計算した状態密度を示す図である。FIG. 24 is a diagram showing the density of states calculated by first-principles calculation for a nonvolatile memory cell including an oxide layer having a three-layer structure of CoO / NiO / CoO as a resistance layer.

符号の説明Explanation of symbols

１ 不揮発性メモリセル
３ 抵抗可変型不揮発性メモリ装置
４ トランジスタ
１０ 電極（第１電極）
２０ 電極（第２電極）
３０ 抵抗層
３１ ビアホール
３２ コンタクトホール
４０ 埋め込み金属
４１ ＭＯＳゲート
４２ ＭＯＳソース
４３ ＭＯＳドレイン
４４ 絶縁膜層
４５ 絶縁膜層
４６ 絶縁膜層
４７ 絶縁膜層
４８ 絶縁膜層 DESCRIPTION OF SYMBOLS 1 Nonvolatile memory cell 3 Resistance variable type non-volatile memory device 4 Transistor 10 Electrode (1st electrode)
20 electrodes (second electrode)
30 resistance layer 31 via hole 32 contact hole 40 embedded metal 41 MOS gate 42 MOS source 43 MOS drain 44 insulating film layer 45 insulating film layer 46 insulating film layer 47 insulating film layer 48 insulating film layer

Claims (12)

遷移金属または遷移金属を含む合金を内包するカーボンナノチューブからなる抵抗層と、該抵抗層を介して接続された第１電極および第２電極と、を備え、
上記第１電極と第２電極との間に電流または電圧を印加することで、上記抵抗層の抵抗が変化し、該電流または電圧の印加を停止後、上記抵抗が変化した状態が保持され、
該抵抗層の抵抗を可変に設定することにより情報を不揮発で書き込むことを特徴とする抵抗可変型不揮発性メモリセル。 A resistance layer composed of a carbon nanotube encapsulating a transition metal or an alloy containing a transition metal, and a first electrode and a second electrode connected via the resistance layer,
By applying a current or voltage between the first electrode and the second electrode, the resistance of the resistance layer changes, and after the application of the current or voltage is stopped, the state in which the resistance has changed is maintained ,
A variable resistance nonvolatile memory cell, wherein information is written in a nonvolatile manner by variably setting a resistance of the resistance layer . 上記遷移金属は、ＭｎまたはＦｅであることを特徴とする請求項１に記載の抵抗可変型不揮発性メモリセル。 The variable resistance nonvolatile memory cell according to claim 1, wherein the transition metal is Mn or Fe. 上記カーボンナノチューブは、（３，３）単層カーボンナノチューブまたは（５，０）単層カーボンナノチューブであることを特徴とする請求項２に記載の抵抗可変型不揮発性メモリセル。 The variable resistance nonvolatile memory cell according to claim 2, wherein the carbon nanotube is a (3, 3) single-walled carbon nanotube or a (5, 0) single-walled carbon nanotube. 上記第１電極および第２電極は、金属電極であることを特徴とする請求項１〜３のいずれか１項に記載の抵抗可変型不揮発性メモリセル。 The variable resistance nonvolatile memory cell according to claim 1, wherein the first electrode and the second electrode are metal electrodes. 上記第１電極および第２電極は、それぞれ独立して、Ａｌ、Ｎｉ、Ｃｏ、Ｆｅ、ＣｕおよびＡｕからなる群より選択される少なくとも１つの金属を含有する金属電極であることを特徴とする請求項１〜３のいずれか１項に記載の抵抗可変型不揮発性メモリセル。 The first electrode and the second electrode are each independently a metal electrode containing at least one metal selected from the group consisting of Al, Ni, Co, Fe, Cu, and Au. Item 4. The variable resistance nonvolatile memory cell according to any one of Items 1 to 3. 上記第１電極と第２電極との間にビアホールまたはコンタクトホールが形成されており、
該ビアホールまたはコンタクトホールの内部に、上記抵抗層が配置されていることを特徴とする請求項１〜５のいずれか１項に記載の抵抗可変型不揮発性メモリセル。 A via hole or a contact hole is formed between the first electrode and the second electrode;
The variable resistance nonvolatile memory cell according to claim 1, wherein the resistance layer is disposed inside the via hole or the contact hole. 上記第１電極および第２電極のそれぞれは、上記第１電極および第２電極のそれぞれが上記の遷移金属または遷移金属を含む合金を内包するカーボンナノチューブの炭素部分と接触し、反応することによって、上記抵抗層と接続されることを特徴とする請求項１〜５のいずれか１項に記載の抵抗可変型不揮発性メモリセル。 Each of the first electrode and the second electrode is brought into contact with the carbon portion of the carbon nanotube enclosing the transition metal or the alloy containing the transition metal, and reacts with each of the first electrode and the second electrode, The variable resistance nonvolatile memory cell according to claim 1, wherein the variable resistance nonvolatile memory cell is connected to the resistance layer. 上記カーボンナノチューブが、アーチ状構造を有していることを特徴とする請求項１〜７のいずれか１項に記載の抵抗可変型不揮発性メモリセル。The variable resistance nonvolatile memory cell according to claim 1, wherein the carbon nanotube has an arched structure. 請求項１〜８のいずれか１項に記載の抵抗可変型不揮発性メモリセルを、スイッチング素子と電気的に接続することにより構成されることを特徴とする抵抗可変型不揮発性メモリ装置。 Any resistance variable type nonvolatile memory cell according to item 1, the resistance variable nonvolatile memory apparatus characterized by being constituted by electrically connected to a switching element according to claim 1-8. 抵抗層の抵抗を可変に設定することにより情報を不揮発で書き込む抵抗可変型不揮発性メモリセルの製造方法であって、
該抵抗層が遷移金属または遷移金属を含む合金を内包するカーボンナノチューブであり、
第１電極上に設けられた絶縁膜層にビアホールまたはコンタクトホールを形成させ、
該ビアホールまたはコンタクトホールの内部で、該遷移金属または遷移金属を含む合金を内包するカーボンナノチューブを成長させることを特徴とする抵抗可変型不揮発性メモリセルの製造方法。 A variable resistance nonvolatile memory cell manufacturing method for writing information in a nonvolatile manner by variably setting a resistance of a resistance layer,
The resistive layer is a carbon nanotube including a transition metal or an alloy containing a transition metal;
Forming a via hole or contact hole in the insulating film layer provided on the first electrode;
A method of manufacturing a variable resistance nonvolatile memory cell, wherein carbon nanotubes including the transition metal or an alloy containing a transition metal are grown inside the via hole or contact hole. 抵抗層の抵抗を可変に設定することにより情報を不揮発で書き込む抵抗可変型不揮発性メモリセルの製造方法であって、
該抵抗層が遷移金属または遷移金属を含む合金を内包するカーボンナノチューブであり、
第１電極および第２電極と、該遷移金属または遷移金属を含む合金を内包するカーボンナノチューブとを接触させることによって、
上記第１電極および第２電極と、上記遷移金属または遷移金属を含む合金とを触媒とする反応を誘起し、
該反応により、上記第１電極および第２電極と上記カーボンナノチューブと接続させることを特徴とする抵抗可変型不揮発性メモリセルの製造方法。 A variable resistance nonvolatile memory cell manufacturing method for writing information in a nonvolatile manner by variably setting a resistance of a resistance layer,
The resistive layer is a carbon nanotube including a transition metal or an alloy containing a transition metal;
By contacting the first electrode and the second electrode with the carbon nanotube containing the transition metal or an alloy containing the transition metal,
Inducing a reaction catalyzed by the first electrode and the second electrode, and the transition metal or an alloy containing a transition metal,
A method of manufacturing a variable resistance nonvolatile memory cell, wherein the first and second electrodes and the carbon nanotube are connected by the reaction. 抵抗層と、該抵抗層を介して接続された第１電極および第２電極とを備え、該抵抗層の抵抗を可変に設定することにより情報を不揮発で書き込む抵抗可変型不揮発性メモリセルの設計方法であって、
上記抵抗層は、遷移金属または遷移金属を含む合金を内包するカーボンナノチューブからなり、
遷移金属および遷移金属を含む合金からなる群より少なくとも１つの遷移金属または遷移金属を含む合金を選択する工程と、
カーボンナノチューブのカイラル指数を選択する工程と、
上記選択された遷移金属または遷移金属を含む合金を、上記選択されたカーボンナノチューブに内包させた、遷移金属または遷移金属を含む合金を内包するカーボンナノチューブについて、密度汎関数理論に基づく第一原理計算により、状態密度およびバンド構造のうち、少なくとも一方を計算する工程と、
該状態密度およびバンド構造のうち、少なくとも一方を用いて、バンドギャップの有無を検出する工程と、を含むことを特徴とする抵抗可変型不揮発性メモリセルの設計方法。 Design of a variable resistance nonvolatile memory cell comprising a resistance layer, a first electrode and a second electrode connected via the resistance layer, and writing information in a nonvolatile manner by variably setting the resistance of the resistance layer A method,
The resistance layer is made of carbon nanotubes including a transition metal or an alloy containing a transition metal,
Selecting at least one transition metal or an alloy comprising a transition metal from the group consisting of a transition metal and an alloy comprising a transition metal;
Selecting a chiral index of the carbon nanotube;
First-principles calculation based on density functional theory for carbon nanotubes containing transition metals or alloys containing transition metals, in which the selected transition metals or alloys containing transition metals are encapsulated in the selected carbon nanotubes To calculate at least one of the density of states and the band structure;
And a step of detecting the presence or absence of a band gap using at least one of the density of states and the band structure, and a method for designing a variable resistance nonvolatile memory cell.
JP2006355977A 2006-12-28 2006-12-28 Nonvolatile memory cell and manufacturing method thereof, variable resistance nonvolatile memory device, and nonvolatile memory cell design method Active JP5119436B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006355977A JP5119436B2 (en) 2006-12-28 2006-12-28 Nonvolatile memory cell and manufacturing method thereof, variable resistance nonvolatile memory device, and nonvolatile memory cell design method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006355977A JP5119436B2 (en) 2006-12-28 2006-12-28 Nonvolatile memory cell and manufacturing method thereof, variable resistance nonvolatile memory device, and nonvolatile memory cell design method

Publications (2)

Publication Number Publication Date
JP2008166591A JP2008166591A (en) 2008-07-17
JP5119436B2 true JP5119436B2 (en) 2013-01-16

Family

ID=39695647

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006355977A Active JP5119436B2 (en) 2006-12-28 2006-12-28 Nonvolatile memory cell and manufacturing method thereof, variable resistance nonvolatile memory device, and nonvolatile memory cell design method

Country Status (1)

Country Link
JP (1) JP5119436B2 (en)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102027610B (en) * 2008-04-11 2012-12-05 桑迪士克3D有限责任公司 Memory cell that includes a carbon nano-tube reversible resistance-switching element and methods of forming the same
JP2010123646A (en) 2008-11-18 2010-06-03 Toshiba Corp Electric element, switching element, memory element, switching method, and memory method
JP2010173884A (en) * 2009-01-28 2010-08-12 Jsr Corp Carbon nanotube dispersion, film using the same and method of producing the same
JP2011014640A (en) 2009-06-30 2011-01-20 Toshiba Corp Nonvolatile semiconductor memory device
WO2011018935A1 (en) * 2009-08-13 2011-02-17 Jsr株式会社 Composition and film containing carbon nanotubes
JP4951044B2 (en) * 2009-08-28 2012-06-13 株式会社東芝 Nonvolatile memory device and manufacturing method thereof
WO2011083632A1 (en) * 2010-01-06 2011-07-14 Jsr株式会社 Memory cell and method for manufacturing memory cell
JP2011171322A (en) 2010-02-16 2011-09-01 Toshiba Corp Nonvolatile semiconductor memory device and method of manufacturing the same
JP2012004277A (en) 2010-06-16 2012-01-05 Toshiba Corp Nonvolatile semiconductor memory device and method for manufacturing the same
US8164946B2 (en) * 2010-07-20 2012-04-24 Tdk Corporation Magnetic memory element, magnetic memory device, information recording/reproducing apparatus
JP2012182233A (en) 2011-02-28 2012-09-20 Toshiba Corp Non-volatile storage device
CN104377248B (en) * 2014-11-17 2018-01-02 上海华力微电子有限公司 A kind of floating gate flash memory device and its programmed method
KR101869378B1 (en) * 2016-06-16 2018-06-20 광주과학기술원 ReRAM Using Stacking Structure of Iron Oxide Graphene Oxide
US9997702B2 (en) * 2016-08-11 2018-06-12 Arm Ltd. Fabrication of correlated electron material films with varying atomic or molecular concentrations of dopant species

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69926341T2 (en) * 1999-05-10 2006-01-12 Hitachi Europe Ltd., Maidenhead Magnetoelectric device
JP3837993B2 (en) * 2000-03-21 2006-10-25 日本電気株式会社 Electronic device and recording method using the same
JP4212258B2 (en) * 2001-05-02 2009-01-21 富士通株式会社 Integrated circuit device and integrated circuit device manufacturing method
JP3869682B2 (en) * 2001-06-12 2007-01-17 株式会社ルネサステクノロジ Semiconductor device
JP2003347515A (en) * 2002-05-29 2003-12-05 Umk Technology Kk High-capacity magnetic memory using carbon nano-tube
JP2004146821A (en) * 2002-10-03 2004-05-20 Sony Corp Memory device and memory
KR100982419B1 (en) * 2003-05-01 2010-09-15 삼성전자주식회사 Method of forming conductive line of semiconductor device using carbon nanotube and semiconductor device manufactured by the method

Also Published As

Publication number Publication date
JP2008166591A (en) 2008-07-17

Similar Documents

Publication Publication Date Title
JP5119436B2 (en) Nonvolatile memory cell and manufacturing method thereof, variable resistance nonvolatile memory device, and nonvolatile memory cell design method
JP6933683B2 (en) How to manufacture magnetoresistive random access memory
Chiang et al. Memory applications from 2D materials
KR101162447B1 (en) Nonvolatile memory device and method for manufacturing same
JP5223084B2 (en) Nonvolatile memory cell having multi-layered resistance layer, manufacturing method thereof, and variable resistance nonvolatile memory device using the same
US7120047B2 (en) Device selection circuitry constructed with nanotube technology
JP4505683B2 (en) Electromechanical memory array using nanotube ribbon and manufacturing method thereof
JP5477371B2 (en) Semiconductor memory device and manufacturing method thereof
US20100109085A1 (en) Memory device design
JP4555780B2 (en) High density and high programming efficiency MRAM design
CN111490153B (en) magnetic memory device
WO2006009090A1 (en) Storage element
JP2007103945A (en) Phase change memory devices using magnetic resistance effect, methods of operating and methods of fabricating same
Dongale et al. Recent progress in selector and self‐rectifying devices for resistive random‐access memory application
US10686122B2 (en) Variable resistance memory device
WO2017052622A1 (en) Spin hall effect mram with thin-film selector
Galatsis et al. Emerging memory devices
US20070253243A1 (en) Memory array having memory cells formed from metallic material
KR100702669B1 (en) Nano magnetic memory device and method of manufacturing the same
US9627061B2 (en) Electronic device having resistance element
US20210408117A1 (en) Multi-gate selector switches for memory cells and methods of forming the same
Lee et al. Fabrication and characterization of nanoscale NiO resistance change memory (RRAM) cells with confined conduction paths
JP2008251796A (en) Magnetic recording device
CN114788029A (en) Memory device having dual etch stop layers for selector elements and method of fabricating the same
WO2010084774A1 (en) Nonvolatile memory cell, resistance variable nonvolatile memory device and method for designing nonvolatile memory cell

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091210

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120727

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150