JP4951044B2 - 不揮発性メモリ装置及びその製造方法 - Google Patents

不揮発性メモリ装置及びその製造方法 Download PDF

Info

Publication number
JP4951044B2
JP4951044B2 JP2009198229A JP2009198229A JP4951044B2 JP 4951044 B2 JP4951044 B2 JP 4951044B2 JP 2009198229 A JP2009198229 A JP 2009198229A JP 2009198229 A JP2009198229 A JP 2009198229A JP 4951044 B2 JP4951044 B2 JP 4951044B2
Authority
JP
Japan
Prior art keywords
resistance change
lower electrode
layer
change layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009198229A
Other languages
English (en)
Other versions
JP2011049455A (ja
Inventor
山本  和彦
拓也 今野
豪 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2009198229A priority Critical patent/JP4951044B2/ja
Priority to US12/724,732 priority patent/US8648323B2/en
Publication of JP2011049455A publication Critical patent/JP2011049455A/ja
Application granted granted Critical
Publication of JP4951044B2 publication Critical patent/JP4951044B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011Manufacture or treatment of multistable switching devices
    • H10N70/021Formation of switching materials, e.g. deposition of layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/231Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H10N70/235Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect between different crystalline phases, e.g. cubic and hexagonal
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/826Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/821Device geometry
    • H10N70/828Current flow limiting means within the switching material region, e.g. constrictions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8418Electrodes adapted for focusing electric field or current, e.g. tip-shaped
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/881Switching materials
    • H10N70/884Switching materials based on at least one element of group IIIA, IVA or VA, e.g. elemental or compound semiconductors
    • H10N70/8845Carbon or carbides
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/20Resistance change memory devices, e.g. resistive RAM [ReRAM] devices comprising selection components having two electrodes, e.g. diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B63/00Resistance change memory devices, e.g. resistive RAM [ReRAM] devices
    • H10B63/80Arrangements comprising multiple bistable or multi-stable switching components of the same type on a plane parallel to the substrate, e.g. cross-point arrays
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/211Fullerenes, e.g. C60
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221Carbon nanotubes

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Description

この発明は、導電性ナノマテリアルを抵抗変化層として用いた不揮発性メモリ装置及びその製造方法に関する。
近年、携帯型情報端末の普及や情報のディジタル化に伴い、小型で大容量の情報記録再生装置、いわゆる記憶装置の需要が急速に拡大している。中でも、NAND型フラッシュメモリや小型HDD(Hard Disk Drive)は、記録密度の増大により、広く用いられている。
一層の記録密度の増加と大容量化は更に強く要望されており、従来のデバイスでは実現困難な微細化、高密度化、高速化が必要とされている。そこで、より改善されたデバイスとして、異なる抵抗値を情報として記録する抵抗変化型の不揮発性メモリが注目されている(例えば、非特許文献1,2参照)。
抵抗変化型の不揮発性メモリは、抵抗変化層と抵抗変化層を挟む電極とからメモリセルが構成される。抵抗変化層は、異なる二つ以上の電気抵抗状態、例えば低抵抗状態と高抵抗状態を不揮発に記憶する。即ち電極間にしきい値以上の電圧、電流、電荷、熱等を印加することにより、抵抗変化層の抵抗状態を変化させ、その抵抗値の違いをデータに対応させて記録する。データは非破壊で読み出しを行うことができる特徴を持つ。
現在、抵抗変化型メモリ素子材料として、ニッケル酸化物(NiO)や、ストロンチウムジルコニウム酸化物(SrZrO)など、多元系金属酸化物が多く研究、開発されている。しかし、金属酸化物は組成や結晶構造を制御して作製することが難しく、また特性が不安定なため、再現性良く所望の電気特性を得ることが困難である。好適な抵抗変化層の材料探索がなされているものの、未だ最適な材料は見出されていない。
炭素系材料もまた抵抗変化層の候補として材料探索や作製方法の検討がなされている(例えば、非特許文献3参照)。炭素系材料は、単一の炭素で構成されるため、組成の制御は比較的容易でプロセス条件の依存性が少なく、制御しやすいメリットがある。
しかし、炭素膜は高温高圧で作製しない限り、黒鉛、所謂、グラファイト構造が容易に形成されるため、電気抵抗率は低い。電気抵抗率が低すぎるとメモリセルに流れる動作電流が大きくなり、消費電力も大きくなる。また抵抗状態の変化は、膜の炭素の結合状態(sp3とsp2結合)の違いに起因するとも考えられており、結合状態を変えるためには大電流が必要で、動作電流の低減が困難という課題もある。
一方、同じ炭素系膜の中でも炭素系ナノマテリアルもまた、抵抗変化メモリ素子の一候補である(例えば、特許文献1参照)。炭素系ナノマテリアルとは、カーボンナノチューブ、フラーレン、その他の立体構造を有する炭素材料の総称である。このナノマテリアル層は、均質膜として形成されるバルク膜と異なり、微細チューブが積み上げられた間隙の多い立体構造であるが故に、電流パスが空間的に制限される。従って、導電体であっても電流は少なく、抵抗変化素子としての動作電流を下げることが可能である。
詳細なメカニズムは明らかではないが、ナノマテリアル同士の接触、非接触による抵抗変化動作も考えられており、これは動作電流低減の可能性を示唆している。
特開2005−524000号公報
P. Vettiger, G. Cross, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz and G. K. Binnig, IEEE Trans. Nanotechnology 1, 39(2002) P. Vettiger, T. Albrecht, M. Despont, U. Drechsler, U. Durig, B. Gotsmann, D. Jubin, W. Haberle, M. A. Lants, H. E. Rothuizen, R. Stutz, D. Wiesmann, G. K. Binnig, P. Bachtold, G. Cherubini, C. Hagleitner, T. Loeliger, A. Pantazi, H. Pozidis and E. Eleftheriou, in Technical Digest, IEDM03 pp.763-766 F. Kreupl, R. Bruchhaus, P. Majewski, J. B. Philipp, R. Symanczyk, T. Happ, C. Arndt, M. Vogt, R. Zimmermann, A. Buerke, A. P. Graham and M. Kund, in Technical Digest, IEDM08 pp. 521-524
この発明の目的は、導電性ナノマテリアルを主成分とする抵抗変化層を用いて、上下部電極間の短絡を防止しながら、高密度記録と動作電流低減を実現した不揮発性メモリ装置及びその製造方法を提供することにある。
この発明の一態様による不揮発性メモリ装置は、基板と、前記基板上に形成された下部電極と、前記下部電極上に形成された導電性ナノマテリアルを含む抵抗変化層と、前記抵抗変化層上に形成された上部電極と、前記下部電極と前記抵抗変化層の間に形成された、前記下部電極と前記抵抗変化層の間の電気的導通を確保する導電材を分散させた絶縁性バッファ層と、を有する。
この発明の他の態様による不揮発性メモリ装置は、基板と、前記基板上に形成された下部電極と、前記下部電極上に形成された炭素系ナノマテリアルを含み、その間隙に絶縁材が充填された抵抗変化層と、前記抵抗変化層上に形成された上部電極と、前記下部電極及び前記上部電極と前記抵抗変化層との間にそれらの反応生成物として形成された金属カーバイドと、を有する。
この発明の更に他の態様による不揮発性メモリ装置の製造方法は、基板上に下部電極を形成する工程と、前記下部電極を酸化する工程と、酸化処理された前記下部電極上に炭素系ナノマテリアルを含む抵抗変化層を形成する工程と、前記抵抗変化層上に上部電極を形成する工程と、前記下部電極と前記抵抗変化層との間にそれらの接点での反応により金属カーバイドを形成する工程と、を有する。
この発明によると、導電性ナノマテリアルを主成分とする抵抗変化層を用いて、上下部電極間の短絡を防止しながら、高密度記録と動作電流低減を実現した不揮発性メモリ装置及びその製造方法を提供することができる。
本発明の原理的抵抗変化素子構造を示す断面図である。 第1の実施形態に係わる抵抗変化素子の素子構造を示す断面図である。 第2の実施形態に係わる抵抗変化素子の素子構造を示す断面図である。 第3の実施形態に係わる抵抗変化素子の素子構造を示す断面図である。 第4の実施形態に係わるクロスポイント型不揮発性メモリ装置の等価回路構成を示す図である。 同不揮発性メモリ装置のセルアレイ構造を示す斜視図である。 同セルアレイ構造の断面図である。 具体的な実施例の抵抗変化素子の抵抗変化層形成工程の断面図である。 同じく抵抗変化層形成後の熱処理工程を示す断面図である。 同じく上部電極形成工程の断面図である。 同じくメモリセルパターニング工程を示す断面図である。 同じく層間絶縁膜形成と電極パッド形成工程を示す断面図である。
この発明の実施形態を説明する前に、この発明の基本原理セル構造について説明する。基本セル構造は、導電性ナノマテリアルからなる抵抗変化層を電界印加用の下部電極及び上部電極で挟んだ構造である。
即ち、図1に示すように、基板10上に下部電極11が、その上に導電性ナノマテリアルからなる抵抗変化層12が形成され、更にその上に上部電極13が形成される。基板10は例えばシリコン等の半導体基板である。下部電極11や上部電極13には例えば、窒化チタン(TiN)膜等が用いられる。抵抗変化層12は、例えばカーボンナノチューブ(CNT)等の炭素系ナノマテリアルである。
このメモリセル構造では、抵抗変化層12はナノオーダーの微細チューブが積み上げられた立体構造体(ナノマテリアル)であるため、空間的な間隙がある。具体的に、単位体積当たりに占める原子の割合即ち充填率は、25〜75%であり、逆に体積比率で75〜25%は間隙で占められている。
炭素系ナノマテリアルとして、CNTを挙げたが、シングルウォール,ダブルウォール或いはマルチウォールのカーボンナノチューブや、フラーレン、グラフェン、カーボンナノリボン等も用いられる。ナノマテリアルの分子構造と密度により充填率は異なる。
充填率が低いナノマテリアルの抵抗変化層12上に上部電極13を堆積形成すると、その間隙内に上部電極材料が侵入する。特に気相でケミカルな反応により膜形成を行なうCVD(化学気相成長)法で電極を成膜すると、抵抗変化層への電極材料の侵入はより顕著になる。
指向性のあるスパッタ法で成膜したとしても、ナノマテリアルの層厚が薄い等、表面を完全に覆っていない場合には、ナノマテリアル材の間隙に電極材が入り込む。上部電極材がナノマテリアルの間隙を介して下部電極に接触すると、電気的にショートとなり、抵抗変化層に電圧がかからず、正常なメモリ動作をしなくなる。
これを防ぐためには、ナノマテリアルの充填率を増やす、ナノマテリアルの層厚を上部電極材料の侵入深さより厚くする、ナノマテリアルの下部電極に対する被覆率を上げる、といった対策が考えられる。しかし、充填率の増加は、ナノマテリアルの電気的抵抗率の低下、層厚増加は微細加工時での困難性の増加、コスト増加等のデメリットが多くなる。
そこで上下電極間の短絡を防止するためには、上下電極間を絶縁することが望ましい。一方で下部電極と抵抗変化層、抵抗変化層と上部電極間のコンタクト抵抗は抵抗変化層に十分な電圧印加、電流通電を行うために低いことが必要である。更に、機械的にも十分な強度をもって密着していることが、素子加工の点から重要である。
以上の点を考慮してこの発明においては、ナノマテリアル層を挟む下部電極と上部電極の間に、上下電極間の短絡を防止しながら、抵抗変化層と電極間の電気的コンタクトを確保できるような中間層(絶縁性バッファ層)あるいはそれと等価な機能を果たす構造を介在させる。
以下、いくつかの実施の形態を説明する。
[第1の実施形態]
図2は、第1の実施形態に係わる抵抗変化素子(不揮発性メモリセル)の素子構造を示す断面図である。基板20はシリコン等の半導体基板であり、21はこの基板上に形成された下部電極、22は下部電極21上に形成された中間層(絶縁性バッファ層)、23は導電性ナノマテリアルからなる抵抗変化層、24は上部電極を示している。
下部電極21と抵抗変化層23との間に介在させた中間層22の存在が図1の基本セル構造と異なる。この中間層22は、抵抗変化層23と下部電極21との間の電気的導通を確保するための導電材22bを含む絶縁膜22aからなる絶縁性バッファ層である。
より具体的に説明すれば、絶縁膜22aは、例えば下部電極21を酸化して得られる金属酸化膜である。或いは絶縁膜22a上に堆積して得られた金属酸化膜である。また導電材22bは、抵抗変化層23が炭素系ナノマテリアルである場合には、これと下部電極金属酸化膜との接合点で形成される反応生成物としての金属カーバイドであり、これが絶縁膜22aを貫通する状態で絶縁膜22a内に分散配置される。
このような中間層22が、上下電極21,24間の短絡を防止しながら、抵抗変化層23と電極21間の電気的コンタクト及び化学的結合を確保する働きをしている。
抵抗変化層23は、例えば炭素系ナノマテリアル(CNT)であり、シングルウォール,ダブルウォール或いはマルチウォールのカーボンナノチューブや、フラーレン、グラフェン、カーボンナノリボンを含む、微小なナノオーダー・スケールのカーボンチューブからなる立体構造体である。炭素以外のシリコン系ナノマテリアル等、他の導電性ナノマテリアルを用いることもできる。
抵抗変化層23の電気抵抗値は、異なる二つ以上の状態が存在し、可逆的に変化するものとする。具体的には、閾値電圧以上の電圧印加、または閾値電流以上の電流印加、又は閾値電荷以上の電荷注入を、下部電極21と上部電極24を介して加えることにより、抵抗変化層23の電気抵抗値は、二つ以上の状態から選ばれる一つの状態から、他の状態へと変化する。
例えば、閾値電圧、閾値電流、閾値電荷量以上を加えると、低抵抗状態であれば高抵抗状態へ、高抵抗状態であれば低抵抗状態へと変化する。抵抗状態の高低を情報に割り当てることでデータを記憶保持する。
電気抵抗状態が変化する原理は、電界等の印加によるナノマテリアルの構造変化、例えば、欠陥導入と修復、sp2結合とsp3結合との間の結合変化、ナノマテリアル間同士の間隔変動などが考えられる。したがってナノマテリアルは導電性であって、上部電極、下部電極から電界を印加できる構造であることが必要である。
下部電極21及び上部電極24は、導電性材料であればよく、導電性金属、例えばチタン、ジルコニウム、ハフニウム、タンタル、タングステン、アルミニウム、シリコンの何れか、又はこれらの合金若しくは窒化物から構成される。特に、炭素と反応して導電性カーバイドを形成可能な金属であればより好適である。
抵抗変化層23は、間隙のあるナノマテリアルであって他との接点が少なく、下地に対しては物理的に単に吸着されるものであるため、下地との密着性は通常のバルク膜に比べて小さい。これに対してこの実施の形態では、抵抗変化層23が中間層22を介して下部電極21と電気的に接続されている。即ち、中間層22に分散形成された導電材22bが抵抗変化層23と下部電極21との間を化学的に接続していて、抵抗変化層23の密着性が高くなり、膜剥がれに対する耐性が優れたものとなっている。
絶縁膜22aは、下部電極21の表面を酸化して形成した金属酸化膜であり、例えば酸化チタン、酸化ジルコニウム、酸化タンタル、酸化タングステン、酸化ハフニウム、酸化アルミニウム、酸化シリコンのいずれかもしくはそれらの複合酸化物もしくは酸窒化物である。或いは絶縁膜22aとして、下部電極上に成膜した酸化膜その他の絶縁膜を用い得る。
導電材22bは、炭素系ナノマテリアルと下部電極金属の反応生成物であって、例えば炭化チタン、炭化ジルコニウム、炭化ハフニウム、炭化タンタル、炭化タングステン、炭化アルミニウム、炭化シリコンのいずれか、又はそれらの複合炭化物等の金属カーバイドである。
この実施形態によると、抵抗変化層23上に上部電極24を形成したとき、抵抗変化層23のナノマテリアルの間隙に電極材料が入り込んだとしても、下部電極21上に形成された中間層22が絶縁膜22aを主体とするため、上下電極が短絡する事態は防止される。すなわち、電気的に低抵抗コンタクトが必要な接点部分のみ導電材22bが形成されていて、それ以外は絶縁されていることが重要である。
なお下部電極21の下に、他の回路素子や構造が形成されていても差し支えない。例えば、基板20にセルアレイの周辺回路を構成するトランジスタやダイオード等の回路素子が形成され、その上が層間絶縁膜で覆われて、この層間絶縁膜上に下部電極21が形成される、という構造が採用され得る。
[第2の実施形態]
図3は、この発明の第2の実施形態に係わる抵抗変化素子(不揮発性メモリ素子)の素子構造を示す断面図である。図2と同一部分には同一符号を付して、その詳しい説明は省略する。
この実施形態が先に説明した第1の実施形態と異なる点は、抵抗変化層23と上部電極24の間に金属カーバイド25を介在させたことにある。具体的に例えば、金属カーバイド25は、抵抗変化層23が炭素系ナノマテリアルの場合に炭素と上部電極24の金属との間の反応生成物として形成されたものである。これにより抵抗変化層23と上部電極24の間が電気的、化学的に良好な結合を示す。
金属カーバイド25は、ナノマテリアルと上部電極の接点に形成されていればよく、図3では上部電極24内に侵入した状態として示しているが、抵抗変化層23内に形成されても良い。具体的に金属カーバイド25は、上部電極金属に応じて、炭化チタン、炭化タンタル、炭化ジルコニウム、炭化ハフニウム、炭化タンタル、炭化タングステン、炭化アルミニウム、炭化シリコンのいずれか、又はこれらの複合炭化物として形成される。
このような構成とすれば、先の第1の実施形態と同様の効果が得られることは勿論、上部電極24と抵抗変化層23との間は、コンタクト抵抗が小さくなり、良好な導通状態が得られる。更に、上部電極24と抵抗変化層23の間は、化学的に結合した金属カーバイド25により密着性が向上する。従って、上部電極24及びその上に積層される膜の圧縮、引っ張り応力等の膜ストレスによる剥がれを防止することができ、素子の動作特性、長期的な信頼性等が向上する。
[第3の実施形態]
図4は、この発明の第3の実施形態に係わる抵抗変化素子(不揮発性メモリ素子)の素子構造を示す断面図である。図3と同一部分には同一符号を付して、その詳しい説明は省略する。
この実施形態が先の第1及び第2の実施形態と異なる点は、下部電極21と上部電極24間に、抵抗変化層23を構成するナノマテリアルの間隙、空隙を埋めるように、絶縁材27が充填されていることである。ただし、絶縁材27が抵抗変化層23の空隙を完全に埋め込むことは必要ではない。
この絶縁材27の充填によって、抵抗変化層23上に上部電極24を形成する際に電極材料の抵抗変化層23内への侵入が防止され、上下電極間の電気的短絡が防止される。
絶縁材27は、酸化チタン、酸化ジルコニウム、酸化ハフニウム、酸化タンタル、酸化タングステン、酸化アルミニウム、酸化シリコンの何れか、又はこれらの合金の酸化膜或いは酸窒化膜である。
絶縁材27は、素子の抵抗変化には寄与せず、抵抗変化層23のみが抵抗変化に寄与する。絶縁材27により、電流導通パスが抵抗変化層23を構成するナノマテリアル材のみに限定される結果、素子の抵抗変化動作が効率的になる。絶縁材27がなくても素子の抵抗変化は勿論可能であるが、抵抗変化層23内に空隙がある状態は、導電性不純物が混入することによる短絡不良の原因となる。このような素子不良の原因が除去される意味でも、絶縁材27は有用である。
上部電極24と抵抗変化層23の間には、第2の実施形態と同様に、これらの間の反応生成物である金属カーバイド25が形成されている。同様に、下部電極21と抵抗変化層23の間にも、これらの反応生成物である金属カーバイド26が形成されている。これらにより、上下電極21,24と抵抗変化層23との間の良好な電気的コンタクトが実現されている。
第1及び第2の実施形態で説明したような、下部電極21と抵抗変化層23の間の中間バッファ層22はないが、この中間バッファ層22と同等の機能を実現するものが、抵抗変化層23内に充填された絶縁材27であり、上下電極と抵抗変化層の間に形成された金属カーバイド25,26である。
或いは、図4の構成において、下部電極21上の金属カーバイド26の部分に、第1及び第2の実施形態で説明したと同様に、金属カーバイドを分散させた絶縁膜からなる中間層22を形成してもよい。
[第4の実施形態]
次に、この発明の第4の実施形態に係わるクロスポイント型の不揮発性記憶装置を説明する。
セルアレイ構成
図5は、第4の実施形態に係わるクロスポイント型セルアレイの等価回路構成を示している。セルアレイ35には、複数本のワード線WL(WLi-1,WLi,WLi+1)がX方向に平行配置され、複数本のビット線BL(BLj-1,BLj,BLj+1)がY方向に並行配置されている。図ではワード線、ビット線とも3本のみを示すが、実際には更に多数のワード線WL及びビット線BLが配置される。
ワード線WLの一端はそれぞれ、選択スイッチとしてのMOSトランジスタRSWを経由してワード線ドライバ&デコーダ31に接続され、ビット線BLの一端はそれぞれ、選択スイッチとしてのMOSトランジスタCSWを経由してビット線ドライバ&デコーダ&読み出し回路32に接続されている。
MOSトランジスタRSWのゲートには、1本のワード線(ロウ)を選択するための選択信号R(Ri-1,Ri,Ri+1)が入力され、MOSトランジスタCSWのゲートには、1本のビット線(カラム)を選択するための選択信号C(Cj-1,Cj,Cj+1)が入力される。
メモリセル33は、ワード線WLとビット線BLとの各交差部に配置される。即ち、セルアレイ35は、ワード線WLとビット線BLとの交差部にメモリセル33を配置した、いわゆるクロスポイント型セルアレイ構造となっている。また、メモリセル33は、先の実施形態で説明したようなナノマテリアルの抵抗変化層を用いた抵抗変化素子である。メモリセル33には記録/再生時における回り込み電流(sneak current)を防止するためのダイオード34が直列に接続されている。
図6は、図5に示したセルアレイ35の積層構造を示している。
基板30は、例えば層間絶縁膜で覆われた半導体基板であり、この上にワード線WLとビット線BLが交差配置され、これら配線の交差部にメモリセル33及びダイオード34が配置される。このようなクロスポイント型セルアレイ構造の特長は、メモリセル33に個別にMOSトランジスタを接続する必要がないため、高集積化に有利な点にある。
図7は、メモリセル33の具体的な積層構造を示している。ワード線WLが半導体基板30上に形成され、この上にダイオード33とメモリセル34が積層され、更にその上にビット線33が形成される。メモリセル34は、第1の実施形態のセル構造の場合であれば、下部電極21、中間層22、抵抗変化層23及び上部電極24の積層となる。
なお、メモリセル33が印加電圧の向きのみによってセット/リセットを行なうものである場合には、ダイオード24は省略されることがある。
書き込み/消去/読み出し動作
本実施形態の記憶装置の書き込み/消去/読み出し動作を説明する。ここでは、図5中に点線Aで囲んだメモリセルを選択し、これについて書き込み/消去/読み出し動作を実行するものとする。
選択メモリセルの書き込み(セット)動作は、例えば選択メモリセルを高抵抗状態から低抵抗状態に遷移させる動作であり、電圧を印加してメモリセル内に電位勾配を発生させて電流パルスを流す。例えば選択ワード線WLi の電位を選択ビット線BLj の電位よりも相対的に高くする。選択ビット線BLj を固定電位(例えば、接地電位)とすれば、選択ワード線WLi に正の電位を与えればよい。
この書き込み時には、非選択ワード線WLi-1,WLi+1 及び非選択ビット線BLj-1,BLj+1 については、全て同電位にバイアスしておくことが好ましい。また、書き込み前のスタンバイ時には、全てのワード線WLi-1,WLi,WLi+1 及び全てのビット線BLj-1,BLj,BLj+1 をプリチャージしておくことが好ましい。
選択メモリセルの消去動作(リセット動作)は、メモリセルを低抵抗状態から高抵抗状態に遷移させる動作であり、選択メモリセルに大電流パルスを流すことにより発生するジュール熱とその残留熱を利用する。或いは、印加電圧、若しくは電流のエネルギーそのものを利用するものであってもよい。
このため例えば選択ワード線WLi の電位を選択ビット線BLj の電位よりも相対的に高くする。選択ビット線BLj を固定電位(例えば、接地電位)とすれば、選択ワード線WLi に正の電位を与えればよい。
この例では、書き込み時と消去時の印加電圧極性が同じであるが、動作モードに応じて電圧パルスレベル、電流パルスの電流値、パルス幅等が最適状態に選択されることになる。
読み出し動作は、電流パルスを点線Aで囲まれた選択メモリセルに流し、そのメモリセルの抵抗値を検出することにより行う。但し、電流パルスは、メモリセルを構成する材料が抵抗変化を起こさない程度の微小な値とすることが必要である。
例えば、読み出し回路32により発生した読み出し電流(電流パルス)をビット線BLj から点線Aで囲まれたメモリセルに流し、読み出し回路32によりそのメモリセルの抵抗値を測定すればよい。
抵抗変化素子の製造方法
メモリセル部の抵抗変化素子製造方法を次に説明する。
図2の第1の実施形態の場合、先ず基板20上に下部電極21を形成し、この下部電極21を酸化処理して中間層22を形成する。この段階では中間層22は、まだ金属カーバイド22bがなく、絶縁膜22aとしての酸化膜のみが形成されている。
この酸化膜の形成法としては、過酸化水素水等、酸化性ウェット薬液に浸す方法、酸素、NO、NO等の酸化性雰囲気で熱処理する方法が用いられる。或いは、酸化性プラズマ雰囲気で熱処理する方法も用いられる。
中間層22が酸化膜であれば、水を主成分とするナノマテリアルの分散液、即ちナノマテリアルを含んだ機能水を下部電極上に塗布し熱処理して抵抗変化層を形成する場合に、中間層22の表面が親水性となり、分散液塗布が容易になるというメリットも得られる。また、金属触媒を用いてナノマテリアルをCVD成膜する場合に、中間層22が金属触媒と下部電極の反応を抑制する働きをし、これにより触媒金属単体の調整により、ナノマテリアル形成の制御が可能になる。
この中間層22の形成後、炭素系ナノマテリアルの抵抗変化層23を形成する。続いて還元性雰囲気で熱処理して、抵抗変化層23と中間層22の酸化膜との接点を化学反応させて、金属カーバイド22bを形成する。これにより、絶縁膜22a内に分散的に、かつ絶縁膜22aを貫通する形で金属カーバイド22bが形成されて、図2に示す中間層22が得られる。
還元性雰囲気での熱処理は、水を主成分とするナノマテリアルの分散液、即ちナノマテリアルを含んだ機能水を下部電極上に塗布して熱処理して、抵抗変化層を形成する場合に、特に重要である。機能水中に含まれるナノマテリアルを下部電極上に残して、余分な水分を完全に蒸発させることにより、抵抗変化層23の密着性を高めるためであり、また還元性雰囲気でない、例えば酸化性雰囲気では炭素ナノマテリアルが酸化されて除去されてしまうからである。
第2の実施形態の場合は、上述の製造工程に加えて、上部電極24を形成した後に更に熱処理を行う。これにより、抵抗変化層23と上部電極24との間の接点が化学反応して、図3に示すように、上部電極24側に更に金属カーバイド25が形成される。
図4に示す第3の実施形態の場合は、基板20上に下部電極21を形成し、続いて抵抗変化層23を形成する。但し、第1及び第2の実施形態と同様に、抵抗変化層23の形成前に、中間層22の形成工程を入れてもよい。
抵抗変化層23を形成した後、熱処理を行なうことにより、抵抗変化層23と下部電極21の接点にそれらの反応生成物である金属カーバイド26を形成する。
続いて、抵抗変化層23の間隙を埋めるように絶縁材27を形成する。絶縁材27の形成には、チタン、ジルコニウム、ハフニウム、タンタル、タングステン、アルミニウム、シリコン等を原料とする有機金属ガス、ハロゲン化合物と、酸素、NO,NO等の酸化剤を供給するCVD法を用いる。有機金属ガス中に酸化種が入っていれば、酸素,NO,NO等の酸化剤は省略することもできる。
或いは、チタン、ジルコニウム、ハフニウム、タンタル、タングステン、アルミニウム、シリコン等からなる金属ターゲットを用いた、アルゴンと酸素混合雰囲気中でのスパッタリング法を用いることもできる。酸化物ターゲットを用いれば、酸素混合ガスでなくてもかまわない。炭素ナノマテリアルの酸化を防止するためには、酸化性ガスの供給量を少なくすることがより好適である。
その後、上部電極24を堆積形成する。上部電極の形成法は、CVD法、スパッタ法、蒸着法など、いずれの膜形成法でもよい。上部電極24を形成した後、更に熱処理を行う。これにより、抵抗変化層23と上部電極24の接触部分に、金属カーバイド25を形成する。
まとめ
このようなナノマテリアルを用いた不揮発性メモリセルにより、高密度記録可能なメモリデバイスを実現することができる。また、上下電極間には、絶縁性の中間バッファ層を介在させ、或いは抵抗変化層内に絶縁材を分散させることにより、上下電極間の短絡は防止される。一方、抵抗変化層と電極の界面に化学的に結合された強固な密着性を持った導電体を介在させることにより、メモリ素子としての上下電極間の電気的導通を確保しながら、抵抗変化層の密着性不足による素子不良を防止することができる。
[実施例1]
具体的な実施例を、図8〜図12の工程断面図を参照して説明する。
まず、図8に示すように、シリコン基板100上にシリコン酸化膜101を200nm堆積した後、5nmのチタンと10nmの窒化チタン膜を形成し、さらに50nmのタングステンと10nmの窒化チタンを積層して堆積し、下部電極102とした。
シリコン酸化膜101は減圧CVD法を用いて、原料にTEOS(テトラエトキシシラン:Si(OC))を使って成膜した。他の成膜方法、或いは熱酸化を用いてシリコン酸化膜101を形成しても構わない。このシリコン酸化膜101を形成するのは、シリコン基板100と下部電極102の金属が反応して、異常成長し欠陥を生成させないためである。
また、チタンは、窒化チタンとシリコン酸化膜の密着性を高めて、剥れにくくするためである。窒化チタンの膜厚は任意であるが、5nm以上、50nm以下が望ましい。5nm未満では、窒化チタンで表面が完全に被覆されず、平坦性が劣化し、一方50nmを越えると、窒化チタンの膜応力のため密着性がかえって悪くなるためである。
タングステンは、下部電極102の一部であるが、下部電極102に対して上部パッドを接続するためのビアコンタクト形成時の突き抜け防止のために、できれば20nm以上の膜厚とする。下部電極材料として、タングステンに代わって、チタン,ジルコニウム,ハフニウム,タンタル,タングステン,アルミニウム,シリコンの何れか、或いはこれらの合金、若しくは窒化物を用いることもできる。
次に下部電極102の表面を酸化して、金属酸化膜103aを形成する。この酸化は、過酸化水素水、オゾン水のいずれか、もしくはその混合液等の酸化性ウェット薬液に浸すことにより、タングステン表面を酸化させるものである。或いは酸化性ガス雰囲気中での熱処理や、プラズマ処理を用いることもできる。
金属酸化膜103aの膜厚は、3nm未満とすることが望ましい。これ以上の膜厚にすると、その後抵抗変化層形成後の熱処理によっても下部電極と抵抗変化層の反応による金属カーバイドの形成ができず、下部電極と抵抗変化層の間が完全に絶縁されてしまうからである。
次にカーボンナノチューブ(CNT)を水中に分散させた分散液を下部電極上に塗布し、図8に示すように、CNTによる抵抗変化層104を形成する。このとき、水滴を滴下したときの表面接触角は、塗布したCNT層厚と相関があり、20度未満になることが望ましい。20度以上では分散液は下部電極上で撥水し、CNTが下部電極上に留まらず膜形成できないか、或いはごく薄い膜しか形成できない。この場合厚くするには、繰り返し分散液を塗布することが必要になり、コスト的に問題である。
CNTの形成にはCVD法を用いることもできる。例えば触媒金属としてコバルトを形成した後、水素希釈したCHガスを供給して、CNTを形成する。
CNT層厚は、20nm以上、100nm以下が望ましい。20nm未満では、抵抗変化層104の抵抗が低くなりすぎ、消費電力が増大する。100nmを超える厚みにすると、メモリセルを微細サイズに加工する場合に強度が不足して物理的に壊れやすい。
続いて、還元性雰囲気、即ち水素雰囲気中で熱処理する。これにより、図9に示すように、抵抗変化層104のCNTとタングステン下部電極102の酸化膜103aとの接点で、両者の反応生成物としてのタングステンカーバイド103bを形成する。
なお熱処理は、水素単独でもよいし、窒素で希釈した雰囲気でもよい。熱処理温度は、400℃以上が望ましい。雰囲気に酸素が残留するとCNTが酸素と反応して揮発するので、酸素を含まないことが必要である。
CNTと下部電極酸化膜とが接しない部分では、酸化膜103aがそのまま残る。これにより、酸化膜103aを貫通する状態でタングステンカーバイド103bが酸化膜103a内に分散的に形成された絶縁性バッファ層(中間層)103が得られる。
続いて、CNTからなる抵抗変化層104内に、絶縁材としてたとえば金属酸化物を充填してもよい。金属酸化物としては、チタン、ジルコニウム、ハフニウム、タンタル、アルミニウム、シリコンのいずれかの酸化物又は複合酸化物を用い得る。堆積法は、CVD法、スパッタ法、蒸着法その他の薄膜形成法いずれでもよい。
なおCVD法の場合、金属ガス中に酸化種が入っていることが望ましい。金属ガス中に酸化種が入っていれば、酸化剤ガスの供給量を減じることができ、炭素ナノマテリアルが酸化されて揮発する事態を防止することができるからである。例えば、テトラキス(1−メトキシ−2−メチル−2−プロポキシ)基を有する有機金属ガス等が挙げられる。
同様にスパッタ法の場合、金属酸化物ターゲットを用いることが望ましい。金属酸化物ターゲットであれば、酸素混合ガスを用いずに金属酸化物ターゲットを用いることにより、アルゴンと酸素の混合プラズマにより炭素ナノマテリアルが酸化されて揮発するという事態を防止することができるからである。
但し、通常の酸化剤を用いるCVD法、アルゴンと酸素の混合プラズマを用いるスパッタ法であっても、酸素供給量を下げれば、炭素ナノマテリアルの揮発量を問題ない範囲に抑えることが可能である。この絶縁材形成により、上下電極間の短絡防止が確実になる(図4参照)。
次に、上部電極105として、50nmのタングステンを堆積する。タングステン以外の導電性金属でもよい。膜堆積法は、CVD法、スパッタ法、蒸着法その他の薄膜形成法いずれでもよい。
上部電極105の堆積後、望ましくは400℃以上で熱処理する。これにより、上部電極105とCNTの接点にタングステンカーバイドが形成され、上部電極105と抵抗変化層104との間のコンタクト抵抗が減少して好適である(図3参照)。
次に、図11に示すように、公知のリソグラフィー技術と、反応性イオンエッチング(RIE)により各層103〜105を加工してメモリセルMCを形成する。更に、図12に示すように、シリコン酸化膜を層間絶縁膜106として形成し、下部電極102と上部電極105にビアコンタクトを介してつながる電極パッド107a,107bを形成する。
以上説明したように、抵抗変化層104と下部電極102との間に絶縁性の中間層103を挟むことにより、上下電極間の短絡のない抵抗変化素子を形成することができる。中間層103は、絶縁膜103aの中に、下部電極102と抵抗変化層との接点での反応生成物としての金属カーバイド103bが分散されており、これにより抵抗変化素子としての電気的導通が実現され、また抵抗変化層104の密着性に優れたものとなる。
上記実施例では、素子形成の適当な途中段階での熱処理により、電極金属と抵抗変化層の接点での反応による金属カーバイドを形成したが、上部電極まで形成した素子形成後に上下電極間に電圧を印加し、電極金属と抵抗変化層の接点に通電してジュール熱を発生させて、ここに金属カーバイドを形成することもできる。
この発明は、上述の実施形態及び実施例に限定されるものではなく、その要旨を逸脱しない範囲で、各構成要素を変形して具体化できる。また、上述の実施形態に開示されている複数の構成要素の適宜な組み合せが可能である。抵抗変化層は必ずしも炭素単体で構成される必要はなく、導電性ナノマテリアルを主成分とする層であればよい。
20…基板、21…下部電極、22…中間層(絶縁性バッファ層)、22a…絶縁膜、22b,25,26…導電材(金属カーバイド)、23…抵抗変化層、24…上部電極、27…絶縁材、30…基板、31…ワード線ドライバ・デコーダ、32…ビット線ドライバ・デコーダ・読み出し回路、33…メモリセル、34…ダイオード、35…セルアレイ、100…半導体基板、101…シリコン酸化膜、102…下部電極、103…中間層、103a…酸化膜、103b…金属カーバイド、104…抵抗変化層、105…上部電極、106…層間絶縁膜、107a,107b…電極パッド。

Claims (6)

  1. 基板と、
    前記基板上に形成された下部電極と、
    前記下部電極上に形成された炭素系ナノマテリアルを含む抵抗変化層と、
    前記抵抗変化層上に形成された上部電極と、
    前記下部電極と前記抵抗変化層の間に形成された、前記下部電極と前記抵抗変化層の間の電気的導通を確保する導電材を分散させた絶縁性バッファ層と、
    を有し、
    前記絶縁性バッファ層は、前記下部電極を酸化して得られる金属酸化膜と、この金属酸化膜内に前記導電材として分散形成された、前記金属酸化膜と前記炭素系ナノマテリアルの接合点での反応生成物である金属カーバイドとを有する
    ことを特徴とする不揮発性メモリ装置。
  2. 前記炭素系ナノマテリアルは、その間隙に絶縁材が充填されている
    ことを特徴とする請求項1記載の不揮発性メモリ装置。
  3. 前記抵抗変化層と前記上部電極との間に形成された金属カーバイドを更に有する
    請求項1及び2記載の不揮発性メモリ装置。
  4. 基板上に下部電極を形成する工程と、
    前記下部電極を酸化する工程と、
    酸化処理された前記下部電極上に炭素系ナノマテリアルを含む抵抗変化層を形成する工程と、
    前記抵抗変化層上に上部電極を形成する工程と、
    前記下部電極と前記抵抗変化層との間にそれらの接点での反応により金属カーバイドを形成する工程と、
    を有することを特徴とする不揮発性メモリ装置の製造方法。
  5. 前記金属カーバイドは、前記抵抗変化層を形成した後の還元性雰囲気下での熱処理により形成する
    請求項記載の不揮発性メモリ装置の製造方法。
  6. 前記金属カーバイドは、前記上部電極を形成した後の前記上部及び下部電極間の通電処理により形成する
    請求項記載の不揮発性メモリ装置の製造方法。
JP2009198229A 2009-08-28 2009-08-28 不揮発性メモリ装置及びその製造方法 Expired - Fee Related JP4951044B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2009198229A JP4951044B2 (ja) 2009-08-28 2009-08-28 不揮発性メモリ装置及びその製造方法
US12/724,732 US8648323B2 (en) 2009-08-28 2010-03-16 Nonvolatile memory device and method of fabricating the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009198229A JP4951044B2 (ja) 2009-08-28 2009-08-28 不揮発性メモリ装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2011049455A JP2011049455A (ja) 2011-03-10
JP4951044B2 true JP4951044B2 (ja) 2012-06-13

Family

ID=43623478

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009198229A Expired - Fee Related JP4951044B2 (ja) 2009-08-28 2009-08-28 不揮発性メモリ装置及びその製造方法

Country Status (2)

Country Link
US (1) US8648323B2 (ja)
JP (1) JP4951044B2 (ja)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010165950A (ja) 2009-01-16 2010-07-29 Toshiba Corp 不揮発性半導体メモリ及びその製造方法
JP5023177B2 (ja) * 2010-03-24 2012-09-12 株式会社東芝 半導体記憶装置
JP2012019191A (ja) * 2010-06-10 2012-01-26 Toshiba Corp 不揮発性記憶装置の製造方法
JP2012004277A (ja) 2010-06-16 2012-01-05 Toshiba Corp 不揮発性半導体記憶装置および不揮発性半導体記憶装置の製造方法
JP5572056B2 (ja) 2010-10-20 2014-08-13 株式会社東芝 記憶装置及びその製造方法
JP5591676B2 (ja) * 2010-12-14 2014-09-17 株式会社東芝 半導体記憶装置
JP2012169563A (ja) * 2011-02-16 2012-09-06 Toshiba Corp 記憶装置及びその製造方法
JP2012182233A (ja) 2011-02-28 2012-09-20 Toshiba Corp 不揮発性記憶装置
CN102708919B (zh) * 2011-03-28 2015-03-04 中国科学院微电子研究所 阻变存储器及其制造方法
US20150001456A1 (en) * 2011-05-10 2015-01-01 Nec Corporation Resistance variable element, semiconductor device including it and manufacturing methods therefor
JP5502803B2 (ja) * 2011-06-02 2014-05-28 株式会社東芝 不揮発性抵抗変化素子
JP5458064B2 (ja) * 2011-07-14 2014-04-02 株式会社東芝 不揮発性半導体メモリ
JP2013026459A (ja) 2011-07-21 2013-02-04 Toshiba Corp 不揮発性抵抗変化素子
KR101371438B1 (ko) * 2012-06-20 2014-03-10 인텔렉추얼디스커버리 주식회사 서로 다른 종류의 전극을 이용한 멀티비트 저항변화 메모리 소자 및 그 제조방법
US9165633B2 (en) 2013-02-26 2015-10-20 Honeywell International Inc. Carbon nanotube memory cell with enhanced current control
US9842991B2 (en) 2013-03-15 2017-12-12 Honeywell International Inc. Memory cell with redundant carbon nanotube
GB2516841A (en) * 2013-07-31 2015-02-11 Ibm Resistive memory element based on oxygen-doped amorphous carbon
CN103794762B (zh) * 2014-01-23 2016-03-23 上海海事大学 一种碳包覆不同种类纳米晶的低温氧化制备方法
JP5755782B2 (ja) * 2014-05-26 2015-07-29 株式会社東芝 不揮発性抵抗変化素子
JP2017055082A (ja) * 2015-09-11 2017-03-16 株式会社東芝 不揮発性記憶装置の製造方法
CN107256924B (zh) * 2017-06-09 2019-10-11 京东方科技集团股份有限公司 阻变器件及其制作方法、显示基板的制作方法、显示装置
US11985909B2 (en) * 2019-06-10 2024-05-14 Intel Corporation Fabrication of stackable embedded eDRAM using a binary alloy based on antimony
CN113517397B (zh) * 2021-06-08 2022-08-16 华中科技大学 一种双极选通忆阻器的制备方法及双极选通忆阻器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6706402B2 (en) 2001-07-25 2004-03-16 Nantero, Inc. Nanotube films and articles
KR101078125B1 (ko) * 2005-02-07 2011-10-28 삼성전자주식회사 다공성 물질을 이용한 비휘발성 나노 채널 메모리 소자
US8217490B2 (en) 2005-05-09 2012-07-10 Nantero Inc. Nonvolatile nanotube diodes and nonvolatile nanotube blocks and systems using same and methods of making same
JP5119436B2 (ja) * 2006-12-28 2013-01-16 国立大学法人大阪大学 不揮発性メモリセルおよびその製造方法、抵抗可変型不揮発性メモリ装置、並びに不揮発性メモリセルの設計方法
US20090166610A1 (en) * 2007-12-31 2009-07-02 April Schricker Memory cell with planarized carbon nanotube layer and methods of forming the same
WO2009122569A1 (ja) 2008-04-01 2009-10-08 株式会社 東芝 情報記録再生装置
US8183121B2 (en) * 2009-03-31 2012-05-22 Sandisk 3D Llc Carbon-based films, and methods of forming the same, having dielectric filler material and exhibiting reduced thermal resistance

Also Published As

Publication number Publication date
JP2011049455A (ja) 2011-03-10
US20110049463A1 (en) 2011-03-03
US8648323B2 (en) 2014-02-11

Similar Documents

Publication Publication Date Title
JP4951044B2 (ja) 不揮発性メモリ装置及びその製造方法
US8030637B2 (en) Memory element using reversible switching between SP2 and SP3 hybridized carbon
TWI455383B (zh) 非揮發性半導體記憶體及其製造方法
KR101162447B1 (ko) 불휘발성 기억 장치 및 그 제조 방법
JP2010141046A (ja) 不揮発性半導体メモリ及び半導体記憶装置
US20100213433A1 (en) Non-volatile semiconductor storage device and method of manufacturing the same
CN101132052A (zh) 信息存储元件及其制造方法
JP2011014640A (ja) 不揮発性半導体記憶装置
JPWO2016158429A1 (ja) スイッチ素子および記憶装置
TW200839765A (en) Information recording/reproducing device
JP2008310856A (ja) 情報記録再生装置
JP2011171322A (ja) 不揮発性半導体記憶装置、及びその製造方法
JP2008310858A (ja) 情報記録再生装置
US20110303888A1 (en) Nonvolatile memory device
WO2009069364A1 (ja) 半導体メモリ装置
JPWO2016052097A1 (ja) スイッチ素子および記憶装置
KR20120007438A (ko) 불휘발성 기억 장치 및 그 제조 방법
JP2008118108A (ja) 情報記憶素子およびその製造方法
KR101120339B1 (ko) 정보 기록/재생 장치
JP4792108B2 (ja) 情報記録再生装置
WO2009116139A1 (ja) 情報記録再生装置
JP2006093736A (ja) 電子素子およびこの電子素子を用いた記録方法
WO2009098734A1 (ja) 情報記録再生装置
JP2009537929A (ja) 局部的な導電層を含む電気的効果データ記録媒体
JP2012160640A (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110801

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111124

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120214

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120309

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150316

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees