JP5119262B2 - 高速欠陥モード状況におけるigbtの作動制御装置及び方法 - Google Patents
高速欠陥モード状況におけるigbtの作動制御装置及び方法 Download PDFInfo
- Publication number
- JP5119262B2 JP5119262B2 JP2009539471A JP2009539471A JP5119262B2 JP 5119262 B2 JP5119262 B2 JP 5119262B2 JP 2009539471 A JP2009539471 A JP 2009539471A JP 2009539471 A JP2009539471 A JP 2009539471A JP 5119262 B2 JP5119262 B2 JP 5119262B2
- Authority
- JP
- Japan
- Prior art keywords
- igbt
- error
- transistor
- current
- rate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0828—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/16—Modifications for eliminating interference voltages or currents
- H03K17/168—Modifications for eliminating interference voltages or currents in composite switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/567—Circuits characterised by the use of more than one type of semiconductor device, e.g. BIMOS, composite devices such as IGBT
Landscapes
- Electronic Switches (AREA)
- Power Conversion In General (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Description
現下の第3世代のIGBTは非常に高い定格電流(例えば1000A以上)と、低い飽和電圧(例えば1から2ボルト)、非常に高速なスイッチング時間(例えば数百nsec)を有している。それ故に第3世代のIGBTを用いた従来のゲート駆動回路の使用は、欠陥に対する応答時間の遅れ、電流によるシューティングの制御の不良、ターンオフ時の電圧オーバーシュートの制御の不良を含んだ問題を提起する。
ここでは動的制御を伴うエラー保護回路が開示される。有利な実施例においては、トランジスタの作動を制御するシステムがトランジスタのエラー状態を検出するための手段と、エラー電流中の変化率を少なくとも部分的にエラー状態に基づいて動的に制御するための手段を含んでいる。トランジスタは例えば絶縁ゲートバイポーラトランジスタの形態をとり、トランジスタのエラー状態を検出するための手段は、絶縁ゲートバイポーラトランジスタのケルビンエミッターとパワーエミッタの間の浮遊インダクタンス中の誘導電圧に応答する回路を含んでいる。トランジスタのエラー状態を検出するための手段は、時間に関する電流中の変化の持続時間と振幅に応答する回路を含んでいる。トランジスタのエラー状態を検出するための手段は、時間に関する電流中の変化の持続時間と振幅に応答する回路を含んでいる。エラー電流中の変化率を少なくとも部分的にエラー状態に基づいて動的に制御するための手段は従来のレートよりも緩やかにトランジスタをターンオフするための手段を含んでいる。
本明細書を通して、"実施例"ないし"実施形態"とは当該実施態様との兼合いにおいて個々の特徴、構造または特性を意味し、本発明の少なくとも1つの態様に含まれる。したがって、種々の個所で使用されている"実施例において"ないし"実施態様において"の表現はその特異性を通じて必ずしも全てが同じ実施例に関するものではないことも述べておく。さらには、特定の特徴、構造または特性を1つまたは複数の実施形態において適切に組み合わせることができる。
IGBTエラー保護回路はIGBTエミッタとパワーモジュールエミッタの間の浮遊インダクタンス中の誘導電圧を検出する。検出した誘導電圧が閾値時間間隔の間に閾値レベルに達した場合にはネガティブフィードバック制御が起動される。このネガティブフィードバック制御は過度に高いシューティングからのIGBT電流を防ぎ、次の制御段階、すなわちソフトターンオフのためのソースを駆動させる。
通常のIGBT動作に対してはネガティブフィードバック制御は所定のブランキングタイム、例えば300nsに設定されたブランキングタイムによって起動されるべきでない。これは通常のスイッチング時間、例えば200nsよりも短いスイッチング時間と比較される。IGBTエラー状況のもとではネガティブフィードバック制御はただ最初に起動される。所定の時定数に続いてIGBT入力コマンドが解除され、IGBTソフトターンオフが許可され、ネガティブフィードバック遮断タイマーが起動される。この時間周期中はネガティブフィードバック制御とソフトターンオフの両方が起動される。ネガティブフィードバック制御はIGBTゲート電圧に基づくソフトターンオフ効果を越える。一度ネガティブフィードバック遮断タイマーが切れると、ネガティブフィードバック制御が遮断され、IGBTゲートがソフトターンオフ抵抗によって制御される。
図2にはIGBTエラー保護制御回路200が示されており、このIGBTエラー保護制御回路200は図示の実施例に示されているようにIGBT202に対するIGBTエラー保護を実行する。前記保護制御回路200はパワートランジスタ対Qon,Ooffと、パワー抵抗Ron,Roffと、ネガティブフィードバック制御ユニット220と、フィードバックトリガ/ホールドユニット240と、コマンド無効化/ターンオフ有効化ユニット260と、ネガティブフィードバック遮断ユニット280とを含んでいる。パワートランジスタQonはパワー抵抗Ronと直列に接続されており、パワートランジスタQoffはパワー抵抗Roffと直列に接続されている。そしてパワートランジスタQon及びパワー抵抗Ronは、パワートランジスタQoff及びパワー抵抗Roffと並列に接続されている。
1つの実施例によれば、ネガティブフィードバック制御ユニット220が抵抗R1と、ツェナーダイオードDz1と、キャパシタC1と、トランジスタQ1と、抵抗R2と、ダイオードD1と、抵抗R3を含んでいる。ネガティブフィードバック制御ユニット220は、IGBTゲート204と、フィードバックトリガ/ホールドユニット240に接続される。ネガティブフィードバック制御ユニット220は浮遊インダクタンス中の誘導電圧V1を検出し、通常動作中の行動から保護回路200を保護するためのブランキングタイムを作成し、IGBTゲート電圧をエラー状況のもとで動的に制御し、起動時にはトリガ信号を供給する。
ネガティブフィードバック制御ユニット220はトランジスタQ1の線形レンジ内での作動によって動的制御機能を実現している。典型的な第3世代IGBTの通常動作に対するスイッチオン移行期間は例えば100ns〜200nsの範囲にある。RCネットワークの時定数は抵抗R1,R2及びキャパシタC1の値と、次の関係式によって定められる。
時定数 = C1{(R1R2)/(R1+R2)}
これらの値は次のように設定されてもよい。すなわちキャパシタC1に充電された電圧が通常のスイッチング移行期間中のトランジスタQ1の閾値よりも小さくなるように設定されてもよい。誘導電圧V1が正の値でかつ時定数よりも長持ちする場合には、キャパシタC1は、トランジスタQ1の閾値よりも上の抵抗R1,R2によって設定される値まで充電される。それ故にトランジスタQ1はターンオンされる。ツェナーダイオードDz1はトランジスタQ1のゲートにおける過電圧状況を防いでいる。換言すれば、トランジスタQ1のゲートに亘るキャパシタC1の電圧がトランジスタQ1の閾値まで充電されると、トランジスタQ1はターンオンされる。このことはIGBTゲート204を放電し、IGBT電流上昇率を低減させる。従ってトランジスタQ1のゲートに携わって得られるフィードバック電圧が低減され、トランジスタQ1にはIGBTゲート204からより少ない電流が流れる。ネガティブフィードバック制御の活動状態の検出は直列に接続された抵抗R3とダイオードD1の両端の電圧の検出によって実現される。この抵抗R3とダイオードD1とトランジスタQ1は、IGBT202のゲート電圧を動的に制御するためのパスとなる。di/dtの制御の度合いは、抵抗R3の値によって調整される。di/dt制御の作動状態(例えば起動状態)の情報表示は、抵抗R3とダイオードD1両端の電圧によって行われる。この電圧は、抵抗R3とダイオードD1の両端に接続されたフィードバックトリガ/ホールドユニット240に対する入力として供給される。ダイオードD1は誘導電圧V1が負の値の時の電流の逆流を阻止している。
別の実施例によれば、コマンド無効化/ターンオフ有効化ユニット260はトランジスタ対Q3,Q4と、抵抗R6,R7,R8とツェナーダイオードDz2を含み得る。
有利な1実施例によれば、例えば抵抗R6,7,8はそれぞれ1kΩ、65オーム、10kΩであってもよい。但しこれらの値の選択は、個々の適用ケースに応じて当業者に委ねられる。
別の実施例によれば、ネガティブフィードバック遮断ユニット280は抵抗対R9,R10と、キャパシタ対C3,C4と、ダイオードD3と、トランジスタ対Q5.Q6を含み得る。トランジスタQ4からの信号は最初に低電力電位を基準としたアクティブローの状態からトランジスタQ5によって発せられる電力を基準としたアクティブハイの状態へ反転される。抵抗R9,R10とキャパシタC3によって形成されるRCネットワークの時定数は、キャパシタC3をトランジスタQ6の閾値まで充電するのに必要な時間がdi/dt制御プロセスに要求される時間と完全に同じになるように設定される。トランジスタQ6による導通はトランジスタQ1のゲートを放電させ、di/dt制御プロセスを終了させる。
例えばdi/dt制御プロセスのために要求される完全な時間はほぼ0.5msecであり、また抵抗R9,R10はそれぞれ1kΩと10kΩであってもよい。キャパシタC3は1nFの値であってもよい。しかしながら当該分野の当業者にとっては個々の適用ケースに適した値を任意に選択できる。
基本的には取り扱いに必要な2つのタイミング事項が存在する。すなわちa)di/dt制御が活動化されてからコマンド信号が無効化されるまでの時間と、b)ソフトターンオフが活動化されてからdi/dt制御が遮断されるまでの時間である。di/dt制御が活動化されてからコマンド信号が無効化されるまでの時間は主に、抵抗R3両端の電圧、トランジスタQ2の閾値、抵抗R3とキャパシタC2の値の積によって与えられる時定数によって定められる。この期間中にdi/dt制御機構はIGBTゲート204からの放電電流と、第1のパワートランジスタQon及びパワー抵抗Ronを通る通常のゲート駆動電流の両方を処理する。第1のパワートランジスタQonからの付加的な電流のために抵抗R3に亘って増加する電圧は、トランジスタQ1のドレインソース電圧Vdsの低減によって補償される。それ故に、無効化されるべきコマンド信号の遅延はdi/dt制御に基づいて最小の作用しか有さない。ソフトターンオフが活動化されてからdi/dt制御が遮断されるまでの時間は、トランジスタQ5のターンオン時間、抵抗R9とキャパシタC3の値の積によって与えられる時定数、トランジスタQ6の閾値、及び誘導電圧V1によって定められる。この期間中IGBTゲート204は、di/dt制御とソフトターンオフのための2つの放電パスを有している。ソフトターンオフ回路はIGBTゲート204の放電速度を加速させる。
IGBTエラー保護回路200の効果は、インフィニオンブランドの第3世代IGBTチップモジュールSIGC100T60R3を使用した定格600Vと1000Aのもとで実証されている。この確認は電気自動車に備えられた燃料電池セルに対する100kWの電気駆動システムで行われた。以下に述べるグラフでは、IGBT1は図中に描写されている経験に基づいたエラー状況でのトランジスタに関するものであり、それに対してIGBT2は、動的保護回路とその方法の試験のためのIGBT1上のエラーによるシューティング状況を形成若しくは開始するために実行されるテスト装置のトランジスタに関するものである。
図3Bは430VDCでのエラーによるシューティングテスト結果に対する電圧・時間グラフであり、そこではIGBT2のゲート電圧Vgは300eで、IGBT1のゲート電圧Vgは300fで、コレクタ電流(5kA/V)は300gで、Vceは300hで示されている。
図5Bは430VDCでの二重パルスエラーテスト結果に対する電圧・時間グラフであり、そこではゲート電圧Vgは300rで、コレクタ電流(5kA/V)は300sで、コレクタ−エミッタ電圧Vceは300tで示されている。
そのような変更若しくはさらなる別の変更も前記詳細な説明に照らして実施可能なものである。基本的に以下の請求の範囲において使用される特定事項は請求項中に記載される事項を特定の実施例に限定するためのものではない。しかしながらそのようなクレームは与えられた権利範囲に沿って可能性のある全ての実施例が含まれるように構成されたものである。従って以下の請求の範囲はその公開によって制限が課せられるものではないことを述べておく。
Claims (9)
- 絶縁ゲート電極を備えたバイポーラトランジスタ(IGBT)の作動制御システムにおいて、
前記絶縁ゲート電極を備えたバイポーラトランジスタ(IGBT)のエラー状態を識別するための検出器と、
エラー状態の識別に対する反応としての、前記絶縁ゲート電極を備えたバイポーラトランジスタ(IGBT)の制御と遮断のための第1の回路段と第2の回路段を含んでいる、コントローラとを有し、
前記検出器は、絶縁ゲート電極を備えたバイポーラトランジスタ(IGBT)のケルビンエミッタとパワーエミッタの間の浮遊インダクタンスコイルを介した誘導電圧に応答する回路を含み、さらに、
前記第1の回路段が、エラー電流の変化率を動的に制御することを特徴とするシステム。 - 前記第1の回路段は第1の間隔に対するエラー電流の変化率を制御し、前記第2の回路段は第1の間隔の経過後に絶縁ゲート電極を備えたバイポーラトランジスタ(IGBT)のターンオフを行う、請求項1記載のシステム。
- 前記第1の回路段はネガティブフィードバックのための制御ユニットを含んでいる、請求項2記載のシステム。
- 前記検出器は、時間に関する電流の変化の持続時間と大きさに応答する回路を含んでいる、請求項1記載のシステム。
- 絶縁ゲート電極を備えたバイポーラトランジスタの作動制御方法において、
トランジスタのエラー状態を識別するステップと、
エラー電流の変化率を第1の間隔に対するエラー状態に少なくとも部分的に基づいて動的に制御するステップと、
第1の間隔の経過後に、絶縁ゲート電極を備えたバイポーラトランジスタ(IGBT)を所期のレートでターンオフさせるステップとを含み、
前記エラー状態を識別するステップは、絶縁ゲート電極を備えたバイポーラトランジスタ(IGBT)のケルビンエミッタとパワーエミッタの間の浮遊インダクタンスコイルに関する誘導電圧を識別するステップを含んでいることを特徴とする方法。 - 絶縁電極を備えたバイポーラトランジスタ(IGBT)のエラー状態を識別するステップは、時間に関する電流の変化の持続時間と大きさとを識別するステップを含んでいる、請求項5記載の方法。
- エラー電流の変化率を少なくとも部分的にエラー状態に基づいて動的に制御するステップは、エラー電流を所定のレベルまで低減するステップを含んでいる、請求項5記載の方法。
- エラー電流の変化率は、エラー電流の所定レベルまでの線形的な低減を提供するために制御される、請求項5記載の方法。
- エラー電流の変化率を少なくとも部分的にエラー状態に基づいて動的に制御するステップはさらに従来のレートよりも少ないレートでトランジスタをターンオフするステップを含んでいる、請求項5記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US86775306P | 2006-11-29 | 2006-11-29 | |
US60/867,753 | 2006-11-29 | ||
PCT/US2007/085867 WO2008067433A2 (en) | 2006-11-29 | 2007-11-29 | Operating and controlling insulated gate bipolar transistors in high speed failure mode situations |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010511358A JP2010511358A (ja) | 2010-04-08 |
JP5119262B2 true JP5119262B2 (ja) | 2013-01-16 |
Family
ID=39323001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009539471A Expired - Fee Related JP5119262B2 (ja) | 2006-11-29 | 2007-11-29 | 高速欠陥モード状況におけるigbtの作動制御装置及び方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7983013B2 (ja) |
JP (1) | JP5119262B2 (ja) |
DE (1) | DE112007002874T5 (ja) |
WO (1) | WO2008067433A2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009071956A (ja) * | 2007-09-12 | 2009-04-02 | Mitsubishi Electric Corp | ゲート駆動回路 |
JP2011188271A (ja) * | 2010-03-09 | 2011-09-22 | Mitsubishi Electric Corp | ゲート駆動回路 |
EP2495876A1 (en) * | 2011-03-01 | 2012-09-05 | ABB Oy | Control of semiconductor component |
US8760218B2 (en) * | 2012-05-07 | 2014-06-24 | General Electric Company | System and method for operating an electric power converter |
GB2532215A (en) * | 2014-11-11 | 2016-05-18 | Reinhausen Maschf Scheubeck | Gate boost |
CN106771955B (zh) * | 2016-09-18 | 2023-07-28 | 深圳市禾望电气股份有限公司 | 半导体器件故障检测的装置及方法 |
KR102578357B1 (ko) * | 2016-12-16 | 2023-09-15 | 현대자동차주식회사 | 회로 소자 보호 회로, 상기 회로 소자 보호 회로가 설치된 차량, 회로 소자 보호 방법 및 차량의 제어 방법 |
US10256806B2 (en) * | 2017-05-16 | 2019-04-09 | GM Global Technology Operations LLC | Power switch protection system and method |
DE102019214539A1 (de) * | 2019-09-24 | 2021-03-25 | Robert Bosch Gmbh | Schaltungsanordnung zum Ansteuern von mehreren parallel geschalteten Halbleiterschaltern |
CN112003595A (zh) * | 2020-09-04 | 2020-11-27 | 山特电子(深圳)有限公司 | 用于并联的开关晶体管的米勒钳位装置及包括其的驱动器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3539646C2 (de) * | 1985-11-08 | 1994-02-17 | Asea Brown Boveri | Schaltungsanordnung zum Schutz gegen Überlast |
JP2643459B2 (ja) * | 1989-07-06 | 1997-08-20 | 三菱電機株式会社 | パワーデバイスの駆動・保護回路 |
JP2892815B2 (ja) * | 1990-11-02 | 1999-05-17 | 株式会社日立製作所 | Igbtの駆動回路 |
IT1264619B1 (it) * | 1992-06-18 | 1996-10-04 | Int Rectifier Corp | Metodo e dispositivo per la protezione da corto circuiti di dispositivi a transistore di potenza |
JP3132648B2 (ja) * | 1996-09-20 | 2001-02-05 | 富士電機株式会社 | 電力変換器におけるゲート駆動回路 |
US6097582A (en) * | 1999-02-12 | 2000-08-01 | Wisconsin Alumni Research Foundation | Short circuit protection of IGBTs and other power switching devices |
DE19913455A1 (de) * | 1999-03-25 | 2000-10-05 | Semikron Elektronik Gmbh | Kurzschlußschutz für Leistungshalbleiterschalter |
JP4356248B2 (ja) * | 2000-03-31 | 2009-11-04 | 株式会社デンソー | 半導体スイッチング素子駆動回路 |
DE10031778A1 (de) * | 2000-06-29 | 2002-01-24 | Siemens Ag | Verfahren und Vorrichtung zur Regelung der Stromanstiegsgeschwindigkeit |
JP4295928B2 (ja) | 2001-05-28 | 2009-07-15 | 三菱電機株式会社 | 半導体保護回路 |
-
2007
- 2007-11-29 DE DE112007002874T patent/DE112007002874T5/de not_active Withdrawn
- 2007-11-29 US US11/947,272 patent/US7983013B2/en not_active Expired - Fee Related
- 2007-11-29 WO PCT/US2007/085867 patent/WO2008067433A2/en active Application Filing
- 2007-11-29 JP JP2009539471A patent/JP5119262B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
WO2008067433A9 (en) | 2008-08-28 |
DE112007002874T5 (de) | 2010-02-18 |
US7983013B2 (en) | 2011-07-19 |
WO2008067433A2 (en) | 2008-06-05 |
US20090067109A1 (en) | 2009-03-12 |
WO2008067433A3 (en) | 2008-07-17 |
JP2010511358A (ja) | 2010-04-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5119262B2 (ja) | 高速欠陥モード状況におけるigbtの作動制御装置及び方法 | |
JP6949160B2 (ja) | 動的タイミングでの多ステージゲートオフ切り替え | |
JP4455972B2 (ja) | 半導体装置 | |
CN109375087B (zh) | 一种具有高速检测igbt短路故障的保护电路与方法 | |
JP6264491B1 (ja) | 短絡検出装置および装置 | |
JPWO2007116900A1 (ja) | 半導体素子の駆動回路 | |
KR20080045927A (ko) | 절연 게이트 바이폴라 트랜지스터 폴트 보호 시스템 | |
US20210226620A1 (en) | Overcurrent protection circuit for switching element turned on and off based on control voltage | |
US20160079401A1 (en) | Short-circuit protection circuits, system, and method | |
JP3645220B2 (ja) | パワーモジュール | |
JP3979096B2 (ja) | 半導体素子の駆動装置ならびにそれを用いた電力変換装置 | |
JP4912444B2 (ja) | 半導体装置 | |
JP2010130557A (ja) | ゲート駆動装置 | |
JPH07106934A (ja) | 半導体デバイスの過電流時のターンオフ回路装置 | |
US11115019B2 (en) | Dynamic short circuit protection | |
US7173801B2 (en) | Protection circuit for faulted power devices | |
JP4091793B2 (ja) | 電圧駆動形半導体素子のゲート駆動回路 | |
US20220247404A1 (en) | Power switch drive circuit and device | |
WO2023037635A1 (ja) | スイッチング回路および電力変換器 | |
CN216564500U (zh) | 关断电路以及电子设备 | |
KR101058937B1 (ko) | 레벨 쉬프트 회로 및 이의 오동작 방지 방법 | |
JP2016092534A (ja) | イグナイタおよび車両、イグニッションコイルの制御方法 | |
JP2002153043A (ja) | 電圧駆動型半導体素子のゲート駆動装置 | |
CN113049860A (zh) | 一种基于igbt器件端子压降检测的三类短路保护电路 | |
CN110266297B (zh) | 一种igbt驱动电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101228 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120229 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120307 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20120605 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20120612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120921 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121022 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5119262 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |