JP2643459B2 - パワーデバイスの駆動・保護回路 - Google Patents
パワーデバイスの駆動・保護回路Info
- Publication number
- JP2643459B2 JP2643459B2 JP1176318A JP17631889A JP2643459B2 JP 2643459 B2 JP2643459 B2 JP 2643459B2 JP 1176318 A JP1176318 A JP 1176318A JP 17631889 A JP17631889 A JP 17631889A JP 2643459 B2 JP2643459 B2 JP 2643459B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power device
- short
- protection circuit
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Electronic Switches (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電圧制御形パワーデバイスを出力素子とし
て用いるパワーICモジユール等のパワーデバイス回路に
関し、特にそのパワーデバイスの駆動回路において過電
流及び短絡の保護機能を持つパワーデバイスの駆動・保
護回路に関するものである。
て用いるパワーICモジユール等のパワーデバイス回路に
関し、特にそのパワーデバイスの駆動回路において過電
流及び短絡の保護機能を持つパワーデバイスの駆動・保
護回路に関するものである。
従来、パワーデバイス回路において用いられている電
圧制御形パワーデバイスの駆動・過電流保護回路の一例
を第３図に示して説明する。第３図において、１はマイ
クロコンピユータ（以下マイコンと略称する）、２は駆
動（ドライバー）回路、３は電流検出内蔵の電圧制御形
パワーデバイスとしてのIGBTであり、そのエミツタＥは
接地され、コレクタＣが誘導性負荷６に接続されてい
る。そして、このIGBT3を駆動する駆動回路２にはマイ
コン１より入力信号VINが入力され、ゲート抵抗４を介
してIGBT3のゲートＧに接続されている。また駆動回路
２はそのゲートＧに逆バイアスを印加するため＋VCCと
−VEEの２電源が供給されている。また、IGBT3のセンス
ＳとエミツタＥの間に接続されたセンス抵抗５によりIG
BT3のコレクタ電流ICをモニターし、その電圧と基準電
圧源７の基準電圧Vref1を比較器８で比較することによ
り、過電流の検出を行ない、過電流状態になると異常信
号VFOをマイコン１に出力するものとなつている。
圧制御形パワーデバイスの駆動・過電流保護回路の一例
を第３図に示して説明する。第３図において、１はマイ
クロコンピユータ（以下マイコンと略称する）、２は駆
動（ドライバー）回路、３は電流検出内蔵の電圧制御形
パワーデバイスとしてのIGBTであり、そのエミツタＥは
接地され、コレクタＣが誘導性負荷６に接続されてい
る。そして、このIGBT3を駆動する駆動回路２にはマイ
コン１より入力信号VINが入力され、ゲート抵抗４を介
してIGBT3のゲートＧに接続されている。また駆動回路
２はそのゲートＧに逆バイアスを印加するため＋VCCと
−VEEの２電源が供給されている。また、IGBT3のセンス
ＳとエミツタＥの間に接続されたセンス抵抗５によりIG
BT3のコレクタ電流ICをモニターし、その電圧と基準電
圧源７の基準電圧Vref1を比較器８で比較することによ
り、過電流の検出を行ない、過電流状態になると異常信
号VFOをマイコン１に出力するものとなつている。
次に動作について第４図のタイミングチヤートを参照
して説明する。なお、第４図において太い矢印で示す符
号Ｉの部分は通常時の波形を示し、同じく符号IIの部分
は過電流時の波形を、符号IIIの部分は短絡時の波形を
それぞれ示している。
して説明する。なお、第４図において太い矢印で示す符
号Ｉの部分は通常時の波形を示し、同じく符号IIの部分
は過電流時の波形を、符号IIIの部分は短絡時の波形を
それぞれ示している。
まず通常の状態（符号Ｉの部分）では、マイコン１よ
りの第４図（ｄ）に示す入力信号VINに対応して、駆動
回路２の出力であるゲート印加電圧VGEは、−VEEから＋
VCCの電源レベルとなる（第４図（ｄ））。このため、I
GBT3はオン状態となり、コレクタ電流ICが流れる（第４
図（ａ））。そしてコレクタ電流ICが増加し、過電流検
出レベルを越えた過電流状態（符号IIの部分）では、コ
レクタ電流ICが過電流検出レベル21を越えると、比較器
８からマイコン１に異常信号VFOが出力される（第４図
（ｃ））。すると、マイコン１はその異常信号に基づき
処理を行なつた後、入力信号VINを「Ｈ」レベルから
「Ｌ」レベルとする（第４図（ｄ））。そのため、駆動
回路２はその出力を−VEEの電源レベルとし、IGBT3のゲ
ートＧを逆バイアスすることによつてIGBT3をオフと
し、コレクタ電流ICを遮断する。また、符号SHで示す短
絡時に短絡電流が流れた状態（符号IIIの部分）でも、
その電流が過電流検出レベル21を越えるため、過電流状
態と同様の動作によりコレクタ電流ICを遮断し、保護を
行なうことができる。
りの第４図（ｄ）に示す入力信号VINに対応して、駆動
回路２の出力であるゲート印加電圧VGEは、−VEEから＋
VCCの電源レベルとなる（第４図（ｄ））。このため、I
GBT3はオン状態となり、コレクタ電流ICが流れる（第４
図（ａ））。そしてコレクタ電流ICが増加し、過電流検
出レベルを越えた過電流状態（符号IIの部分）では、コ
レクタ電流ICが過電流検出レベル21を越えると、比較器
８からマイコン１に異常信号VFOが出力される（第４図
（ｃ））。すると、マイコン１はその異常信号に基づき
処理を行なつた後、入力信号VINを「Ｈ」レベルから
「Ｌ」レベルとする（第４図（ｄ））。そのため、駆動
回路２はその出力を−VEEの電源レベルとし、IGBT3のゲ
ートＧを逆バイアスすることによつてIGBT3をオフと
し、コレクタ電流ICを遮断する。また、符号SHで示す短
絡時に短絡電流が流れた状態（符号IIIの部分）でも、
その電流が過電流検出レベル21を越えるため、過電流状
態と同様の動作によりコレクタ電流ICを遮断し、保護を
行なうことができる。
しかし、従来の電圧制御形パワーデバイスの駆動・過
電流保護回路は、以上のように構成されているので、過
電流が発生し、パワーデバイスの保護のためにゲート印
加電圧を下げるためにマイコンによる信号処理が必要で
あつた。また、マイコンのソフトウエアによるために計
算時間や異常信号のサンプリング時間が必要なため、入
力信号にフイードバツクをかけるのに時間がかかる。こ
のためパワーデバイスに短絡が生じた場合、フイードバ
ツクがかかるまで、パワーデバイスが破壊しない短絡耐
量のあるデバイスを使用しなければならず、スイツチン
グスピード,VCE(sat)等の特性を悪くした状態で使用し
ていた。また、パワーデバイスをブリツジ構成に接続し
た場合、オフ状態のデバイスにdv/dtが印加されゲート
電圧が上昇し、誤動作するのを防止するために、オフ時
にゲートを逆バイアスする必要がある。このため、駆動
回路を２電源で使用するか，あるいは１電源で、逆バイ
アス用のダイオード回路やレギユレータ回路を使用する
必要があつた。
電流保護回路は、以上のように構成されているので、過
電流が発生し、パワーデバイスの保護のためにゲート印
加電圧を下げるためにマイコンによる信号処理が必要で
あつた。また、マイコンのソフトウエアによるために計
算時間や異常信号のサンプリング時間が必要なため、入
力信号にフイードバツクをかけるのに時間がかかる。こ
のためパワーデバイスに短絡が生じた場合、フイードバ
ツクがかかるまで、パワーデバイスが破壊しない短絡耐
量のあるデバイスを使用しなければならず、スイツチン
グスピード,VCE(sat)等の特性を悪くした状態で使用し
ていた。また、パワーデバイスをブリツジ構成に接続し
た場合、オフ状態のデバイスにdv/dtが印加されゲート
電圧が上昇し、誤動作するのを防止するために、オフ時
にゲートを逆バイアスする必要がある。このため、駆動
回路を２電源で使用するか，あるいは１電源で、逆バイ
アス用のダイオード回路やレギユレータ回路を使用する
必要があつた。
本発明は上記のような問題点に解消するためになされ
たもので、IGBTなどのパワーデバイスの短絡耐量に関係
なく、スイツチングスピードとVCE(sat)等の特性の良い
状態のデバイスを使用するための、過電流保護・短絡保
護回路を得るとともに、１電源で、逆バイアスをしない
でdv/dtによるゲート電圧の誤動作をしない駆動回路を
得ることを目的とする。
たもので、IGBTなどのパワーデバイスの短絡耐量に関係
なく、スイツチングスピードとVCE(sat)等の特性の良い
状態のデバイスを使用するための、過電流保護・短絡保
護回路を得るとともに、１電源で、逆バイアスをしない
でdv/dtによるゲート電圧の誤動作をしない駆動回路を
得ることを目的とする。
本発明に係る電圧制御形パワーデバイスの駆動・過電
流及び短絡保護回路は、短絡が発生すると同時に、その
パワーデバイスのゲート印加電圧を低下させてそのコレ
クタ電流を低下させる動作を入力パルス毎に行なうとと
もに、過電流保護は、過電流発生から誘導性負荷などの
場合のフリーホイールダイオードのリカバリー電流を考
慮し、あるデイレイ時間後に直接駆動回路の遮断を行な
う。また、その駆動回路のオフ時に、IGBT等のパワーデ
バイスのゲートとエミツタ間を低インピーダンスでシヨ
ートしたものである。
流及び短絡保護回路は、短絡が発生すると同時に、その
パワーデバイスのゲート印加電圧を低下させてそのコレ
クタ電流を低下させる動作を入力パルス毎に行なうとと
もに、過電流保護は、過電流発生から誘導性負荷などの
場合のフリーホイールダイオードのリカバリー電流を考
慮し、あるデイレイ時間後に直接駆動回路の遮断を行な
う。また、その駆動回路のオフ時に、IGBT等のパワーデ
バイスのゲートとエミツタ間を低インピーダンスでシヨ
ートしたものである。
本発明に係る短絡保護回路は、短絡が発生すると同時
にゲート印加電圧を低下させ、コレクタ電流を低下させ
ることができるので、IGBT等のパワーデバイスの短絡耐
量にあわせて短絡とする検出値を設定でき、スイツチン
グタイム,VCE(sat)を最良にしたデバイスを自由に使用
できる。また過電流保護回路も、フリーホイールのリカ
バリー電流分を除くためのデイレイ時間を設けるだけ
で、直接駆動回路を遮断するため、高速動作が可能とな
る。しかもマイコンによる信号処理は不要で、異常信号
による状態検出のマイコンは行なうだけとなり、マイコ
ンの負荷が軽くなる。また、IGBT等のパワーデバイスの
オフ時に、ゲートとエミツタ間を低インピーダンスでシ
ョートすることにより、dv/dtによるゲート誤動作を防
止できるとともに、逆バイアス回路が不要となり、１電
源で、すべての駆動保護回路を動作させることが可能と
なる。
にゲート印加電圧を低下させ、コレクタ電流を低下させ
ることができるので、IGBT等のパワーデバイスの短絡耐
量にあわせて短絡とする検出値を設定でき、スイツチン
グタイム,VCE(sat)を最良にしたデバイスを自由に使用
できる。また過電流保護回路も、フリーホイールのリカ
バリー電流分を除くためのデイレイ時間を設けるだけ
で、直接駆動回路を遮断するため、高速動作が可能とな
る。しかもマイコンによる信号処理は不要で、異常信号
による状態検出のマイコンは行なうだけとなり、マイコ
ンの負荷が軽くなる。また、IGBT等のパワーデバイスの
オフ時に、ゲートとエミツタ間を低インピーダンスでシ
ョートすることにより、dv/dtによるゲート誤動作を防
止できるとともに、逆バイアス回路が不要となり、１電
源で、すべての駆動保護回路を動作させることが可能と
なる。
以下、本発明の一実施例を図について説明する。第１
図は本発明によるパワーデバイスの駆動・保護回路の一
実施例を示すブロツク構成図である。第１図において、
マイコン１よりの入力信号VINは、R/Sフリップフロップ
であって、入力信号がリセット端子に接続され入力信号
が印加される度にリセットされるパルス・バイ・パルス
形のラッチ回路10を経て駆動回路２とターンオフ回路11
に入力されると共に、駆動回路２からゲート抵抗４を介
してIGBT3のゲートＧに接続される。そして入力信号の
オフ時には、ターンオフ回路11によりIGBT3のゲートＧ
を低インピーダンスでグランド（IGBT3のエミツタ電
位）にシヨートするように接続されている。また、IGBT
3のセンスＳとエミツタＥの間に接続されたセンス抵抗
５により、IGBT3のコレクタ電流ICをモニターし、短絡
検出は基準電圧源12の基準電圧Vref2と，過電流検出は
基準電圧源７の基準電圧Vref1（Vref2）と電圧比較を
それぞれ比較器13,比較器８で行なう。さらに、短絡保
護用の比較器13の出力は、入力信号VINが入力されるパ
ルス・バイ・パルス形ラツチ回路14に入力され、短絡が
発生するとその入力信号のオン状態中、駆動回路２の出
力電圧をゲート抵抗４と4aで抵抗分割して、IGBT3のゲ
ートに印加するように接続されている。また、過電流保
護用の比較器８の出力は、誘導性負荷６側のフリーホイ
ールダイオード（図示せず）によるリカバリー電流分を
除くべく予め決められたデイレイ時間tdのデイレイ回路
９を介して、マイコン１に異常信号を出力するととも
に、駆動回路２の出力を遮断するためパルス・バイ・パ
ルス形スイツチ回路10に入力されている。なお、図中同
一符号は同一または相当部分を示している。
図は本発明によるパワーデバイスの駆動・保護回路の一
実施例を示すブロツク構成図である。第１図において、
マイコン１よりの入力信号VINは、R/Sフリップフロップ
であって、入力信号がリセット端子に接続され入力信号
が印加される度にリセットされるパルス・バイ・パルス
形のラッチ回路10を経て駆動回路２とターンオフ回路11
に入力されると共に、駆動回路２からゲート抵抗４を介
してIGBT3のゲートＧに接続される。そして入力信号の
オフ時には、ターンオフ回路11によりIGBT3のゲートＧ
を低インピーダンスでグランド（IGBT3のエミツタ電
位）にシヨートするように接続されている。また、IGBT
3のセンスＳとエミツタＥの間に接続されたセンス抵抗
５により、IGBT3のコレクタ電流ICをモニターし、短絡
検出は基準電圧源12の基準電圧Vref2と，過電流検出は
基準電圧源７の基準電圧Vref1（Vref2）と電圧比較を
それぞれ比較器13,比較器８で行なう。さらに、短絡保
護用の比較器13の出力は、入力信号VINが入力されるパ
ルス・バイ・パルス形ラツチ回路14に入力され、短絡が
発生するとその入力信号のオン状態中、駆動回路２の出
力電圧をゲート抵抗４と4aで抵抗分割して、IGBT3のゲ
ートに印加するように接続されている。また、過電流保
護用の比較器８の出力は、誘導性負荷６側のフリーホイ
ールダイオード（図示せず）によるリカバリー電流分を
除くべく予め決められたデイレイ時間tdのデイレイ回路
９を介して、マイコン１に異常信号を出力するととも
に、駆動回路２の出力を遮断するためパルス・バイ・パ
ルス形スイツチ回路10に入力されている。なお、図中同
一符号は同一または相当部分を示している。
次に上記実施例構成の動作について、第２図のタイミ
ングチヤートを参照して説明する。まず通常の動作（符
号Ｉの部分）では、マイコン１よりの第２図（ｄ）に示
す入力信号VINに対応して、駆動回路２の出力であるゲ
ート印加電圧VGEが＋VCCの電源レベルになり（第２図
（ｂ））、IGBT3はオンしてコレクタ電流ICが流れる
（第２図（ａ））。そしてコレクタ電流ICが増加して過
電流検出レベル21をこえると（符号IIの部分）、過電流
保護回路を構成する比較器８の出力信号は、そのデイレ
イ回路９のデイレイ時間tdだけ遅れて、ラツチ回路10を
経て駆動回路２を遮断し、その出力のゲート印加電圧V
GEを「０」Ｖとし、同時に異常信号VFOをマイコン１に
出力する。そのため、マイコン１は異常信号の発生を検
知するだけでよく、入力信号が「Ｌ」レベルになると、
パルス・バイ・パルス形ラツチ回路10により自動的に異
常状態のラツチはリセツトされる。
ングチヤートを参照して説明する。まず通常の動作（符
号Ｉの部分）では、マイコン１よりの第２図（ｄ）に示
す入力信号VINに対応して、駆動回路２の出力であるゲ
ート印加電圧VGEが＋VCCの電源レベルになり（第２図
（ｂ））、IGBT3はオンしてコレクタ電流ICが流れる
（第２図（ａ））。そしてコレクタ電流ICが増加して過
電流検出レベル21をこえると（符号IIの部分）、過電流
保護回路を構成する比較器８の出力信号は、そのデイレ
イ回路９のデイレイ時間tdだけ遅れて、ラツチ回路10を
経て駆動回路２を遮断し、その出力のゲート印加電圧V
GEを「０」Ｖとし、同時に異常信号VFOをマイコン１に
出力する。そのため、マイコン１は異常信号の発生を検
知するだけでよく、入力信号が「Ｌ」レベルになると、
パルス・バイ・パルス形ラツチ回路10により自動的に異
常状態のラツチはリセツトされる。
また、符号SHで示す短絡時に短絡電流が流れた場合
（符号IIIの部分）は、そのコレクタ電流ICが短絡検出
レベル22を越えると同時に、短絡保護回路を構成する比
較器13の出力がパルス・バイ・パルス形ラツチ回路14に
入力される。これにより、ゲート印加電圧VGEがVCC電源
レベルからゲート抵抗４及び4aの抵抗分割により低下し
（第２図（ｂ））、そのラツチ回路14によつて入力信号
が「Ｈ」レベルの間はラツチする。そして上記短絡保護
回路が働き、コレクタ電流ICは減少するが、この時の電
流値を過電流検出レベル21以上とすると、上記過電流状
態と同様に「td」の時間遅れの後、IGBT3のゲートを遮
断し、異常信号を出力する（第２図（ｃ））。
（符号IIIの部分）は、そのコレクタ電流ICが短絡検出
レベル22を越えると同時に、短絡保護回路を構成する比
較器13の出力がパルス・バイ・パルス形ラツチ回路14に
入力される。これにより、ゲート印加電圧VGEがVCC電源
レベルからゲート抵抗４及び4aの抵抗分割により低下し
（第２図（ｂ））、そのラツチ回路14によつて入力信号
が「Ｈ」レベルの間はラツチする。そして上記短絡保護
回路が働き、コレクタ電流ICは減少するが、この時の電
流値を過電流検出レベル21以上とすると、上記過電流状
態と同様に「td」の時間遅れの後、IGBT3のゲートを遮
断し、異常信号を出力する（第２図（ｃ））。
また、駆動回路２とターンオフ回路11のタイミング
は、その駆動回路２の出力が「Ｌ」レベルから「Ｈ」レ
ベルとなる直前に、ターンオフ回路11はIGBT3のゲート
・エミツタ間を高インピーダンスにし、「Ｈ」レベルか
ら「Ｌ」レベルになつた直後に、ゲート・エミツタ間を
低インピーダンスにする。これにより、IGBT3がオフ状
態では、ターンオフ回路11によりIGBT3のゲート・エミ
ツタが低インピーダンスにシヨートされる。そのため、
IGBTをブリツジ構成とした場合に発生するdv/dtに伴な
うゲート電圧変動による誤動作を防止することができ
る。
は、その駆動回路２の出力が「Ｌ」レベルから「Ｈ」レ
ベルとなる直前に、ターンオフ回路11はIGBT3のゲート
・エミツタ間を高インピーダンスにし、「Ｈ」レベルか
ら「Ｌ」レベルになつた直後に、ゲート・エミツタ間を
低インピーダンスにする。これにより、IGBT3がオフ状
態では、ターンオフ回路11によりIGBT3のゲート・エミ
ツタが低インピーダンスにシヨートされる。そのため、
IGBTをブリツジ構成とした場合に発生するdv/dtに伴な
うゲート電圧変動による誤動作を防止することができ
る。
なお、上記実施例では、パワーデバイスとして電流検
出内蔵IGBTについて述べたが、電圧制御形のパワーデバ
イスであれば、MOS FET等であつてもよく、また電流検
出内蔵のデバイスでなくても、他の方法によりコレクタ
電流をモニターし、電流を電圧に変換するセンサを用い
れば、上記実施例と同様の効果を奏する。
出内蔵IGBTについて述べたが、電圧制御形のパワーデバ
イスであれば、MOS FET等であつてもよく、また電流検
出内蔵のデバイスでなくても、他の方法によりコレクタ
電流をモニターし、電流を電圧に変換するセンサを用い
れば、上記実施例と同様の効果を奏する。
また、短絡保護回路が動作した時、上記実施例ではコ
レクタ電流が過電流検出レベル以上である場合について
述べたが、コレクタ電流が過電流検出レベル以下になつ
た場合は、短絡保護回路出力（パルス・バイ・パルス形
ラツチ回路14の出力）を家電流検出用基準電圧源７にフ
イードバツクし、短絡が発生した場合の過電流検出レベ
ルを下げれば上記実施例と同様の効果を奏する。
レクタ電流が過電流検出レベル以上である場合について
述べたが、コレクタ電流が過電流検出レベル以下になつ
た場合は、短絡保護回路出力（パルス・バイ・パルス形
ラツチ回路14の出力）を家電流検出用基準電圧源７にフ
イードバツクし、短絡が発生した場合の過電流検出レベ
ルを下げれば上記実施例と同様の効果を奏する。
以上のように本発明によれば、駆動回路においてパワ
ーデバイスのオフ状態時にゲート・エミツタを低インピ
ーダンスにしたことにより、逆バイアスが不要になり、
１電源化を実現できるとともに、短絡保護回路と過電流
保護回路の組合せにより、パワーデバイスの短絡耐量を
考慮することなしに使用できる。また、マイコン等の外
部フイードバツクを必要とせずに保護を行なうので、高
速動作が可能となり、安価な回路が得られる効果があ
る。
ーデバイスのオフ状態時にゲート・エミツタを低インピ
ーダンスにしたことにより、逆バイアスが不要になり、
１電源化を実現できるとともに、短絡保護回路と過電流
保護回路の組合せにより、パワーデバイスの短絡耐量を
考慮することなしに使用できる。また、マイコン等の外
部フイードバツクを必要とせずに保護を行なうので、高
速動作が可能となり、安価な回路が得られる効果があ
る。
第１図は本発明の一実施例によるパワーデバイスの駆動
・保護回路のブロツク構成図、第２図はその実施例の動
作説明に供するタイミングチヤート、第３図は従来例に
よる駆動・過電流保護回路のブロツク構成図、第４図は
そのタイミングチヤートである。 ２……駆動回路、３……IGBT、4,4a……ゲート抵抗、５
……センス抵抗、６……誘導性負荷、7,12……基準電圧
源、８……過電流保護用比較器、９……デイレイ回路、
10,14……ラツチ回路、11……ターンオフ回路、13……
短絡保護用比較器。
・保護回路のブロツク構成図、第２図はその実施例の動
作説明に供するタイミングチヤート、第３図は従来例に
よる駆動・過電流保護回路のブロツク構成図、第４図は
そのタイミングチヤートである。 ２……駆動回路、３……IGBT、4,4a……ゲート抵抗、５
……センス抵抗、６……誘導性負荷、7,12……基準電圧
源、８……過電流保護用比較器、９……デイレイ回路、
10,14……ラツチ回路、11……ターンオフ回路、13……
短絡保護用比較器。
Claims (3)
- 【請求項１】ゲート抵抗を介して出力電圧を電圧制御形
パワーデバイスに与える駆動回路において、 上記パワーデバイスがオフ状態のときにそのデバイスの
ゲートとエミッタ間をゲート抵抗より低インピーダンス
とするターンオフ回路を備えたことを特徴とするパワー
デバイスの駆動・保護回路。 - 【請求項２】ゲート抵抗を介して出力電圧を電圧制御形
パワーデバイスに与える駆動回路において、 上記パワーデバイスの電流センサよりの信号を第１の基
準電圧と比較し、その出力を遅延回路を通して上記パワ
ーデバイスの駆動回路に帰還し、過電流を検出したとき
設定時間後にパワーデバイスをオフ状態にする過電流保
護回路と、上記電流センサよりの信号を第１の基準電圧
より大きな第２の基準電圧と比較し、短絡を検出したと
き上記駆動回路の出力電圧を低下させる短絡保護回路と
を備え、この短絡保護回路の検出時における上記電流セ
ンサよりの信号を過電流保護回路の検出レベル以上に設
定することにより、設定時間後にパワーデバイスをオフ
状態にすることを特徴とするパワーデバイスの駆動・保
護回路。 - 【請求項３】ゲート抵抗を介して出力電圧を電圧制御形
パワーデバイスに与える駆動回路において、 上記パワーデバイスがオフ状態のときにそのデバイスの
ゲートとエミッタ間をゲート抵抗より低インピーダンス
とするターンオフ回路と、上記パワーデバイスの電流セ
ンサよりの信号を第１の基準電圧と比較し、その出力を
遅延回路を通して上記パワーデバイスの駆動回路に帰還
し、過電流を検出したとき設定時間後にパワーデバイス
をオフ状態にする過電流保護回路と、上記電流センサよ
りの信号を第１の基準電圧より大きな第２の基準電圧と
比較し、短絡を検出したとき上記駆動回路の出力電圧を
低下させる短絡保護回路とを備え、この短絡保護回路の
検出時における上記電流センサよりの信号を過電流保護
回路の検出レベル以上に設定することにより、設定時間
後にパワーデバイスをオフ状態にすることを特徴とする
パワーデバイスの駆動・保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1176318A JP2643459B2 (ja) | 1989-07-06 | 1989-07-06 | パワーデバイスの駆動・保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1176318A JP2643459B2 (ja) | 1989-07-06 | 1989-07-06 | パワーデバイスの駆動・保護回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0340517A JPH0340517A (ja) | 1991-02-21 |
| JP2643459B2 true JP2643459B2 (ja) | 1997-08-20 |
Family
ID=16011490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1176318A Expired - Lifetime JP2643459B2 (ja) | 1989-07-06 | 1989-07-06 | パワーデバイスの駆動・保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2643459B2 (ja) |
Families Citing this family (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1566197A4 (en) * | 2002-11-27 | 2008-07-09 | Tokuyama Corp | Iontophoresis device |
| JP4504222B2 (ja) * | 2005-02-21 | 2010-07-14 | 矢崎総業株式会社 | 過電流検出装置 |
| JP2006296511A (ja) * | 2005-04-15 | 2006-11-02 | Transcutaneous Technologies Inc | 外用剤、外用剤の塗布方法、イオントフォレーシス装置及び経皮パッチ |
| DE102005023652B3 (de) * | 2005-05-23 | 2006-08-03 | Semikron Elektronik Gmbh & Co. Kg | Schaltungsanordnung mit Fehlererkennung zur Ansteuerung von Leistungshalbleiterschaltern und zugehöriges Verfahren |
| JP2010502292A (ja) | 2006-09-05 | 2010-01-28 | Ｔｔｉ・エルビュー株式会社 | イオントフォレーシス薬物送達装置を評価するための非破壊システム、装置及び方法 |
| EP2061553A2 (en) | 2006-09-05 | 2009-05-27 | Tti Ellebeau, Inc. | Impedance systems, devices and methods for evaluating iontophoretic properties of compounds |
| WO2008067433A2 (en) * | 2006-11-29 | 2008-06-05 | Continental Automotive Systems Us, Inc. | Operating and controlling insulated gate bipolar transistors in high speed failure mode situations |
| JP4961977B2 (ja) * | 2006-11-30 | 2012-06-27 | 株式会社デンソー | 過電流保護回路 |
| JP2009060358A (ja) * | 2007-08-31 | 2009-03-19 | Denso Corp | 過電流保護回路及び電力変換システム |
| JP4957916B2 (ja) * | 2008-06-24 | 2012-06-20 | 三菱電機株式会社 | 半導体素子駆動回路 |
| JP4928588B2 (ja) * | 2009-07-08 | 2012-05-09 | パナソニック電工Ｓｕｎｘ竜野株式会社 | Ｄ／ａ変換装置 |
| JP5315155B2 (ja) | 2009-07-23 | 2013-10-16 | 日立オートモティブシステムズ株式会社 | 半導体素子制御装置、車載用電機システム |
| JP5411630B2 (ja) * | 2009-09-03 | 2014-02-12 | ローム株式会社 | 負荷駆動装置 |
| CN102687398A (zh) * | 2009-10-26 | 2012-09-19 | 日产自动车株式会社 | 开关元件的驱动电路和电力变换装置 |
| JP5115829B2 (ja) * | 2010-06-09 | 2013-01-09 | 株式会社デンソー | スイッチング装置 |
| JP2012080456A (ja) * | 2010-10-05 | 2012-04-19 | Thine Electronics Inc | 保護回路 |
| JP5146555B2 (ja) * | 2011-02-28 | 2013-02-20 | 株式会社デンソー | スイッチング素子の駆動回路 |
| JP5522094B2 (ja) | 2011-03-09 | 2014-06-18 | 三菱電機株式会社 | ゲート回路 |
| JP5834462B2 (ja) * | 2011-04-21 | 2015-12-24 | 株式会社デンソー | 負荷駆動装置 |
| JP5796450B2 (ja) | 2011-10-18 | 2015-10-21 | 富士電機株式会社 | スイッチングデバイスの制御装置 |
| JP5724913B2 (ja) * | 2012-03-15 | 2015-05-27 | トヨタ自動車株式会社 | 電力変換装置 |
| JP5644830B2 (ja) | 2012-10-18 | 2014-12-24 | 株式会社デンソー | 駆動対象スイッチング素子の駆動回路 |
| JP6104660B2 (ja) * | 2013-03-21 | 2017-03-29 | 本田技研工業株式会社 | 短絡電流保護装置 |
| DE112013007409B4 (de) | 2013-09-06 | 2022-02-03 | Mitsubishi Electric Corporation | Halbleitervorrichtung |
| JP6349856B2 (ja) | 2014-03-27 | 2018-07-04 | 株式会社デンソー | 駆動装置 |
| WO2017175326A1 (ja) * | 2016-04-06 | 2017-10-12 | 新電元工業株式会社 | パワーモジュール |
| CN108233880A (zh) * | 2018-03-16 | 2018-06-29 | 苏州工业园区海沃科技有限公司 | 一种固态功率放大器保护*** |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63296410A (ja) * | 1987-05-27 | 1988-12-02 | Nec Ic Microcomput Syst Ltd | 駆動回路 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6426250A (en) * | 1987-07-22 | 1989-01-27 | Canon Kk | Memory readout circuit for cpu |
-
1989
- 1989-07-06 JP JP1176318A patent/JP2643459B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63296410A (ja) * | 1987-05-27 | 1988-12-02 | Nec Ic Microcomput Syst Ltd | 駆動回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0340517A (ja) | 1991-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2643459B2 (ja) | パワーデバイスの駆動・保護回路 | |
| JP3040342B2 (ja) | 電力用ｍｏｓゲート型回路のための制御回路 | |
| JP2999887B2 (ja) | Ｉｇｂｔの過電流保護回路及び半導体集積回路装置 | |
| JP3448340B2 (ja) | Ｉｇｂｔ障害電流制限回路及び方法 | |
| WO2009135156A2 (en) | Protection method, system and apparatus for a power converter | |
| JP3780898B2 (ja) | パワーデバイスの駆動回路 | |
| JP2881755B2 (ja) | パワー素子駆動回路 | |
| US8503146B1 (en) | Gate driver with short-circuit protection | |
| JPH05276761A (ja) | パワー半導体素子の過電流検出方法及び回路並びにこれを用いたインバータ装置 | |
| US4926283A (en) | Temperature protected transistor circuit and method of temperature protecting a transistor | |
| JP4118496B2 (ja) | 電力用半導体装置及び過電流保護回路 | |
| JPH05218836A (ja) | 絶縁ゲート素子の駆動回路 | |
| JP3240489B2 (ja) | Ｉｇｂｔの過電流保護装置及びｉｇｂｔの保護装置 | |
| JPS61261920A (ja) | 導電変調型ｍｏｓｆｅｔの過電流保護回路 | |
| CN109714033B (zh) | 功率器件的驱动装置与方法 | |
| US6597553B2 (en) | Short circuit protection for a high or low side driver with low impact to driver performance | |
| JPH10336876A (ja) | 電流の遮断装置 | |
| JP3918778B2 (ja) | 保護回路 | |
| JPH0720365B2 (ja) | 静電誘導形自己消弧素子の駆動回路 | |
| JPH0685496B2 (ja) | 静電誘導形自己消弧素子のゲート駆動回路 | |
| JPH10276075A (ja) | 電圧駆動形半導体素子の駆動回路 | |
| JP3039092B2 (ja) | 短絡保護回路 | |
| JPH0257011A (ja) | Ｉｇｂｔの過電流保護回路 | |
| KR100310645B1 (ko) | 역포화를 이용한 전력 모듈의 과전류 보호회로 | |
| JP2998220B2 (ja) | 過電流検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080502 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090502 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100502 Year of fee payment: 13 |