JP5112846B2 - 電源切替回路 - Google Patents

Description

本発明は、負荷に供給される電源電圧を切り替える電源切替回路に関する。

電源がＡＣアダプタと電池との２系統存在する場合、電池の電源電圧よりも高い電源電圧を供給するＡＣアダプタ、及び、電池が電源切替回路を介して負荷に接続されると、電源電圧はＡＣアダプタから負荷に供給されることがある。この時、電源切替回路の整流ダイオードにより、ＡＣアダプタから電池に電流が流れないようにする。また、電池だけが電源切替回路を介して負荷に接続されると、電源電圧は電池から負荷に供給される。

しかし、電源電圧が整流ダイオードの順方向電圧分電圧降下するので、電力損失が発生してしまう。

ここで、図４に示すように、整流ダイオードでなくてＰ型ＭＯＳを使用し、ＡＣアダプタ２３と負荷２８との間にＰ型ＭＯＳＭ１を設け、電池２０と負荷２８との間にＰ型ＭＯＳＭ２を設ける電源切替回路が提案されている（例えば、特許文献１参照）。
特開２００６−２５４６７２号公報

しかし、Ｐ型基板の場合、Ｐ型ＭＯＳに寄生ダイオードが存在するので、ＡＣアダプタ２３の電源電圧と電池２０の電源電圧との中の高い電源電圧が負荷２８に供給されてしまう。

本発明は、上記課題に鑑みてなされ、複数の電源における所望の電源から負荷に電源電圧を供給できる電源切替回路を提供する。

本発明は、上記課題を解決するため、負荷に供給される電源電圧を切り替える電源切替回路において、第一電源を接続するための端子に設けられ、前記第一電源が電源切替回路に接続されたことを検知すると、検知信号を出力する第一電源検知回路と、第一導電型基板に形成され、ドレインが前記第一電源を接続するための端子に設けられ、ソースが前記負荷を接続するための端子に設けられ、前記検出信号が出力されるとオンして前記第一電源の電源電圧を前記負荷に供給し、前記検出信号が出力されないとオフする第一の第二導電型ＭＯＳと、前記第一導電型基板に形成され、ドレインが第二電源を接続するための端子に設けられ、ソースが前記負荷を接続するための端子に設けられ、前記検出信号が出力されるとオフし、前記検出信号が出力されないとオンして前記第二電源の電源電圧を前記負荷に供給する第二の第二導電型ＭＯＳと、を備えることを特徴とする電源切替回路を提供する。

本発明では、第一導電型基板の場合、第一電源または第二電源と負荷との間に第一導電型ＭＯＳでなくて第二導電型ＭＯＳが設けられるので、第一電源または第二電源と負荷との間に寄生ダイオードが存在せず、寄生ダイオードによる電流経路は存在しなくなる。

よって、第一電源及び第二電源が電源切替回路に接続される場合、第二の第二導電型ＭＯＳがオフし、第二電源と負荷との間の電流経路が完全に遮断され、第一の第二導電型ＭＯＳがオンするので、第二電源は負荷に電源電圧を供給できなくなり、第一電源だけが負荷に電源電圧を供給できるようになり、複数の電源における所望の電源から負荷に電源電圧が供給される。

以下、本発明の実施形態を、図面を参照して説明する。

［第一実施形態］
まず、第一実施形態の電源切替回路の構成について説明する。図１は、第一実施形態の電源切替回路を示す図である。

ここで、電源切替回路１０１は、Ｐ型基板に形成されている。

電源切替回路１０１は、Ｎ型ＭＯＳ１０６〜１０７、レベルシフタ１０８〜１０９、ダイオード１１０〜１１１、ＡＣアダプタ検知回路１１２、制御回路１１３及び昇圧回路１１４を備えている。また、ＡＣアダプタ１０２は、電源切替回路１０１に接続されることがある。また、電池１０３、容量１０４及び負荷１０５は、電源切替回路１０１に接続される。

ＡＣアダプタ１０２を接続するための端子は、Ｎ型ＭＯＳ１０６のドレイン、ダイオード１１０のアノード及びＡＣアダプタ検知回路１１２の入力端子に接続されている。電池１０３を接続するための端子は、Ｎ型ＭＯＳ１０７のドレイン及びダイオード１１１のアノードに接続されている。Ｎ型ＭＯＳ１０６は、ゲートがレベルシフタ１０８の出力端子に接続され、ソースが負荷１０５を接続するための端子に接続されている。Ｎ型ＭＯＳ１０７は、ゲートがレベルシフタ１０９の出力端子に接続され、ソースが負荷１０５を接続するための端子に接続されている。ＡＣアダプタ検知回路１１２は、出力端子が制御回路１１３の第一入力端子に接続されている。ダイオード１１０〜１１１は、カソードが昇圧回路１１４の入力端子及び制御回路１１３の電源端子に接続されている。昇圧回路１１４は、出力端子が容量１０４に接続されている。レベルシフタ１０８は、電源端子が昇圧回路１１４の出力端子に接続され、入力端子が制御回路１１３の第一出力端子に接続されている。レベルシフタ１０９は、電源端子が昇圧回路１１４の出力端子に接続され、入力端子が制御回路１１３の第二出力端子に接続されている。

次に、第一実施形態の電源切替回路の動作について説明する。

＜ＡＣアダプタ１０２及び電池１０３が電源切替回路１０１に接続される場合＞
ＡＣアダプタ検知回路１１２は、ＡＣアダプタ１０２が電源切替回路１０１に接続されたことを検知すると、検知信号を制御回路１１３に出力する。すると、制御回路１１３は、ハイ信号をレベルシフタ１０８に出力し、ロー信号をレベルシフタ１０９に出力する。レベルシフタ１０８は、ハイ信号を昇圧電圧及び容量１０４に蓄積された電荷に基づいてレベルシフトし、レベルシフトされたハイ信号をＮ型ＭＯＳ１０６のゲートに出力する。よって、Ｎ型ＭＯＳ１０６はオンし、ＡＣアダプタ１０２の電源電圧は負荷１０５に供給される。レベルシフタ１０９は、ロー信号をＮ型ＭＯＳ１０７のゲートに出力する。よって、Ｎ型ＭＯＳ１０７はオフし、電池１０３の電源電圧は負荷１０５に供給されない。

ＡＣアダプタ１０２の電源電圧と電池１０３の電源電圧との中の高い電源電圧が、ダイオード１１０またはダイオード１１１を介して昇圧回路１１４に出力される。ここで出力された電源電圧による電流は、ダイオード１１０またはダイオード１１１によってＡＣアダプタ１０２または電池１０３に流れない。昇圧回路１１４は、ここで出力された電源電圧に基づいて昇圧動作を行い、昇圧電圧をレベルシフタ１０８〜１０９に出力する。また、昇圧回路１１４は、昇圧電圧を容量１０４に出力し、容量１０４に電荷を蓄積させる。

＜電池１０３だけが電源切替回路１０１に接続される場合＞
ＡＣアダプタ検知回路１１２は、ＡＣアダプタ１０２が電源切替回路１０１に接続されなかったことを検知し、検知信号を制御回路１１３に出力する。すると、制御回路１１３は、ロー信号をレベルシフタ１０８に出力し、ハイ信号をレベルシフタ１０９に出力する。レベルシフタ１０８は、ロー信号をＮ型ＭＯＳ１０６のゲートに出力する。よって、Ｎ型ＭＯＳ１０６はオフする。レベルシフタ１０９は、ハイ信号を昇圧電圧及び容量１０４に蓄積された電荷に基づいてレベルシフトし、レベルシフトされたハイ信号をＮ型ＭＯＳ１０７のゲートに出力する。よって、Ｎ型ＭＯＳ１０７はオンし、電池１０３の電源電圧は負荷１０５に供給される。

電池１０３の電源電圧が、ダイオード１１１を介して昇圧回路１１４に出力される。ここで出力された電源電圧による電流は、ダイオード１１０によってＡＣアダプタ１０２を接続するための端子に流れない。昇圧回路１１４は、ここで出力された電源電圧に基づいて昇圧動作を行い、昇圧電圧をレベルシフタ１０８〜１０９に出力する。また、昇圧回路１１４は、昇圧電圧を容量１０４に出力し、容量１０４に電荷を蓄積させる。

ここで、制御回路１１３は、Ｎ型ＭＯＳ１０６をオフしてからＮ型ＭＯＳ１０７をオンするまでの間及びＮ型ＭＯＳ１０７をオフしてからＮ型ＭＯＳ１０６をオンするまでの間に遅延時間が存在するよう回路設計されている。よって、Ｎ型ＭＯＳ１０６〜１０７は同時にオンしないので、ＡＣアダプタ１０２と電池１０３とはショートせず、例えば、ＡＣアダプタ１０２は電池１０３を充電しない。また、昇圧電圧が所定電圧になると、昇圧回路１１４は昇圧動作を停止するので、電力損失が少なくなる。

また、レベルシフタ１０８及びＮ型ＭＯＳ１０６において、レベルシフトされたハイ信号は、ＡＣアダプタ１０２の電源電圧（ドレイン電圧）にＮ型ＭＯＳ１０６の閾値電圧を加算した電圧以上の電圧である。よって、Ｎ型ＭＯＳ１０６のゲート電圧がＡＣアダプタ１０２の電源電圧でなくてレベルシフトされたハイ信号であるので、Ｎ型ＭＯＳ１０６がオンし、Ｎ型ＭＯＳ１０６のソース電圧とドレイン電圧とがほぼ等しくなっても、Ｎ型ＭＯＳ１０６のゲート・ソース間電圧が確保される。よって、Ｎ型ＭＯＳ１０６のソースとドレインとの間で電圧降下がほとんど発生せず、ＡＣアダプタ１０２の電源電圧がほとんど電圧降下しないで負荷１０５に供給される。よって、電力損失が少なくなる。レベルシフタ１０９及びＮ型ＭＯＳ１０７も同様である。

このようにすると、Ｐ型基板の場合、ＡＣアダプタ１０２または電池１０３と負荷１０５との間にＰ型ＭＯＳでなくてＮ型ＭＯＳが設けられるので、ＡＣアダプタ１０２または電池１０３と負荷１０５との間に寄生ダイオードが存在せず、寄生ダイオードによる電流経路は存在しなくなる。よって、ＡＣアダプタ１０２及び電池１０３が電源切替回路１０１に接続される場合、Ｎ型ＭＯＳ１０７がオフし、電池１０３と負荷１０５との間の電流経路が完全に遮断され、Ｎ型ＭＯＳ１０６がオンするので、電池１０３は負荷１０５に電源電圧を供給できなくなり、ＡＣアダプタ１０２だけが負荷１０５に電源電圧を供給できるようになり、複数の電源における所望の電源から負荷１０５に電源電圧が供給される。また、電池１０３の寿命が長くなる。

また、寄生ダイオードによる電流経路は存在しなくなる。よって、寄生ダイオードに電流が流れることによって寄生バイポーラがオンすることがなくなり、寄生バイポーラによる電力損失がなくなる。

また、Ｎ型ＭＯＳ１０６またはＮ型ＭＯＳ１０７がオンする場合、Ｎ型ＭＯＳ１０６または１０７のゲートに大きな寄生容量が存在しても、寄生容量が容量１０４に蓄積された電荷によって充電されるので、昇圧回路１１４から出力された昇圧電圧は寄生容量によってほとんど低下しない。

なお、電源切替回路１０１はＮ型基板上に形成され、Ｎ型ＭＯＳ１０６〜１０７はＰ型ＭＯＳに変更されてもよい。

また、Ｎ型ＭＯＳ１０６〜１０７のドライブ能力が大きくなると、その分、Ｎ型ＭＯＳ１０６〜１０７のオン抵抗は小さくなり、Ｎ型ＭＯＳ１０６〜１０７での電力損失が少なくなる。

また、容量１０４は、電源切替回路１０１を搭載する半導体装置内部に設けられてもよいし、その半導体装置外部に設けられてもよい。

［第二実施形態］
次に、第二実施形態の電源切替回路の構成について説明する。図２は、第二実施形態の電源切替回路を示す図である。

第二実施形態の電源切替回路は、第一実施形態の電源切替回路と比較されると、コンパレータ２１５が追加されている。

コンパレータ２１５は、電源端子がダイオード１１０〜１１１のカソードに接続され、非反転入力端子がＮ型ＭＯＳ１０７のドレインに接続され、反転入力端子がＮ型ＭＯＳ１０７のソースに接続され、出力端子が制御回路１１３の第二入力端子に接続されている。

次に、第二実施形態の電源切替回路の動作について説明する。

＜電池１０３だけが電源切替回路１０１に接続される場合＞
コンパレータ２１５は、電池１０３の電源電圧（ドレイン電圧）と負荷１０５に供給される電源電圧（ソース電圧）とを比較する。ソース電圧がドレイン電圧以上である場合、コンパレータ２１５はＮ型ＭＯＳ１０７がオフするよう制御回路１１３を制御し、ソース電圧がドレイン電圧未満である場合、コンパレータ２１５はＮ型ＭＯＳ１０７がオンするよう制御回路１１３を制御する。

このようにすると、電源安定用コンデンサ（図示せず）が負荷１０５内部に搭載され、ＡＣアダプタ１０２の電源電圧が電池１０３の電源電圧よりも高く、ＡＣアダプタ１０２の電源電圧に基づいた電荷が電源安定用コンデンサに蓄積する場合、ＡＣアダプタ１０２が電源切替回路１０１から外され、電池１０３だけが電源切替回路１０１に接続されると、Ｎ型ＭＯＳ１０７において負荷１０５に供給される電源電圧（ソース電圧）が電池１０３の電源電圧（ドレイン電圧）よりも高くなるが、Ｎ型ＭＯＳ１０７がオフするので、電池１０３が充電されない。

［第三実施形態］
次に、第三実施形態の電源切替回路の構成について説明する。図３は、第三実施形態の電源切替回路を示す図である。

第三実施形態の電源切替回路は、第一実施形態の電源切替回路と比較されると、プルダウン回路３１６が追加されている。

プルダウン回路３１６は、電源端子がＡＣアダプタ１０２を接続するための端子に接続され、入力端子が制御回路１１３の第三出力端子に接続されている。

次に、第三実施形態の電源切替回路の動作について説明する。

＜電池１０３だけが電源切替回路１０１に接続される場合＞
ここで、ノイズやリーク電流が、ＡＣアダプタ１０２を接続するための端子に発生すると、ＡＣアダプタ検知回路１１２は、ＡＣアダプタ１０２が電源切替回路１０１に接続されていないにも関わらず接続されたことを誤検知し、検知信号を制御回路１１３に出力してしまう。すると、Ｎ型ＭＯＳ１０６はオンし、Ｎ型ＭＯＳ１０７はオフしてしまう。この時、実際には、ＡＣアダプタ１０２が電源切替回路１０１に接続されていないので、負荷１０５に電源電圧が供給されず、負荷１０５の動作が停止してしまう。つまり、電源切替回路１０１が誤作動してしまう。

しかし、ノイズやリーク電流が、ＡＣアダプタ１０２を接続するための端子に発生しても、プルダウン回路３１６によってＡＣアダプタ１０２を接続するための端子はプルダウンされる。よって、ＡＣアダプタ検知回路１１２は、ＡＣアダプタ１０２が接続されたことを誤検知しない。

このようにすると、ＡＣアダプタ検知回路１１２はＡＣアダプタ１０２が接続されたことを誤検知しないので、電源切替回路１０１が誤作動しない。

なお、ＡＣアダプタ１０２が電源切替回路１０１に接続されても、プルダウン回路３１６の放電能力はＡＣアダプタ１０２の電源供給能力より十分小さいので、ＡＣアダプタ１０２の電源電圧が負荷１０５に十分供給される。

また、プルダウン回路３１６がスイッチ回路（図示せず）等を搭載するようにし、ＡＣアダプタ１０２が電源切替回路１０１から外されると、プルダウン回路３１６がプルダウン動作し、ＡＣアダプタ１０２が電源切替回路１０１に接続されると、プルダウン回路３１６がプルダウン動作を停止するようにしてもよい。すると、ＡＣアダプタ１０２が電源切替回路１０１に接続される場合、プルダウン回路３１６による放電が無くなるので、電力損失が少なくなる。

第一実施形態の電源切替回路を示す図である。 第二実施形態の電源切替回路を示す図である。 第三実施形態の電源切替回路を示す図である。 従来の電源切替回路を示す図である。

符号の説明

１０１……電源切替回路 １０６〜１０７……Ｎ型ＭＯＳ １０８〜１０９……レベルシフタ １１０〜１１１……ダイオード １１２……ＡＣアダプタ検知回路 １１３……制御回路 １１４……昇圧回路 １０２……ＡＣアダプタ １０３……電池 １０４……容量 １０５……負荷

Claims (3)

1. 第一電源を接続するための第一電源端子と、
   第二電源を接続するための第二電源端子と、
   負荷を接続するための出力端子と、
   前記第一電源端子に前記第一電源が接続されたことを検知すると、検知信号を出力する第一電源検知回路と、
   前記検知信号を受けて、第一制御信号と第二制御信号を出力する制御回路と、
   前記第一電源と前記第二電源のいずれか高い方の電圧に基づいて昇圧動作を行い、昇圧電圧を出力する昇圧回路と、
   前記第一制御信号を前記昇圧電圧に変換して出力する第一レベルシフタと、
   前記第二制御信号を前記昇圧電圧に変換して出力する第二レベルシフタと、
   第一導電型基板に形成され、ドレインが前記第一電源端子に設けられ、ソースが前記出力端子に設けられ、前記第一レベルシフタが出力する前記第一制御信号によってゲートが制御される第一の第二導電型ＭＯＳトランジスタと、
   前記第一導電型基板に形成され、ドレインが前記第二電源端子に設けられ、ソースが前記出力端子に設けられ、前記第二レベルシフタが出力する前記第二制御信号によってゲートが制御される第二の第二導電型ＭＯＳトランジスタと、を備え、
   前記第一電源端子に前記第一電源が接続されると、前記第一の第二導電型ＭＯＳトランジスタを介して前記第一電源の電圧が前記出力端子に出力される、
   ことを特徴とする電源切替回路。
2. 前記第二電源の電圧と前記負荷に供給される電圧とを比較するコンパレータ、
   をさらに備えることを特徴とする請求項１記載の電源切替回路。
3. 前記第一電源端子にプルダウン回路を備え、
   前記プルダウン回路は、前記制御回路から前記第一電源端子に前記第一電源が接続されていないことを検知した制御信号を受けて、前記第一電源端子をプルダウンする
   ことを特徴とする請求項１記載の電源切替回路。

Images