JP6407071B2

JP6407071B2 - 電圧切替回路および電源装置

Info

Publication number: JP6407071B2
Application number: JP2015052560A
Authority: JP
Inventors: 真臣勝俣
Original assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Current assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Priority date: 2015-03-16
Filing date: 2015-03-16
Publication date: 2018-10-17
Anticipated expiration: 2035-03-16
Also published as: US9921599B2; JP2016174238A; US20160274615A1

Description

本発明の実施形態は、電圧切替回路および電源装置に関する。

第１および第２端子間の導通または遮断を切り替えるとともに、この切替に応じて第１および第２端子の電圧のいずれかを選択する電圧切替回路は、その内部に電圧選択回路と制御回路を備えており、制御回路からの制御信号の論理により、電圧選択回路で選択する電圧を切り替えている。

しかしながら、制御回路は、電源電圧を与えない限り制御信号を生成できないため、電圧切替回路の外部から制御回路用の電源電圧を与える必要がある。この場合、電圧切替回路の入力端子数が増えてしまい、また、電圧切替回路とは別個に、制御回路用の電源電圧を生成する回路が必要となる。

特開２０１５−１２６８７号公報

本発明の実施形態は、専用の電源電圧を必要とせずに、第１および第２端子間の導通または遮断の切替と、第１または第２端子の電圧選択とを行うことが可能な電圧切替回路および電源装置を提供するものである。

一実施形態に係る電圧切替回路は、第１端子および第２端子と、
前記第１端子あるいは第２端子の少なくとも一方の電圧に基づいて第１電圧を生成する第１電圧生成回路と、
前記第１電圧を電源電圧として利用して第１制御信号を生成する第１制御回路と、
前記第１電圧を電源電圧として利用して、前記第１制御信号に基づいて前記第１端子の電圧と前記第２端子の電圧とのいずれか一方を選択する電圧選択回路と、
前記電圧選択回路が選択した電圧に基づいて、前記第１端子と前記第２端子との間を電気的に導通させるか、電気的に遮断するかを切り替えるスイッチング素子と、を備える。

第１の実施形態による電圧切替回路１の概略構成を示すブロック図。図１のバイアス電圧生成回路１０の内部構成の一例を示す回路図。図２の第１電流源１１と第２電流源１２をより具体化した一例を示す回路図。図１の電圧選択回路３０の第１例の回路図。図１の電圧選択回路３０の第２例の回路図。電圧選択回路３０の第３例の回路図。電圧選択回路３０の第４例の回路図。電圧選択回路３０の第５例の回路図。電圧選択回路３０の第６例の回路図。電圧選択回路３０の第７例の回路図。電圧選択回路３０の第８例の回路図。一実施形態による電源装置２の概略構成を示すブロック図。

以下、図面を参照して本発明の実施形態を説明する。以下の実施形態では、電圧切替回路および電源装置内の特徴的な構成および動作を中心に説明するが、電圧切替回路および電源装置には以下の説明で省略した構成および動作が存在しうる。ただし、これらの省略した構成および動作も本実施形態の範囲に含まれるものである。

（第１の実施形態）
図１は第１の実施形態による電圧切替回路１の概略構成を示すブロック図である。図１の電圧切替回路１は、第１および第２端子Ｔ１，Ｔ２と、バイアス電圧生成回路（第１電圧生成回路）１０と、制御回路２０と、電圧選択回路３０と、レギュレータ回路４０と、スイッチング素子５０と、ゲート制御回路６０と、制御回路７０とを備えている。

第１および第２端子Ｔ１，Ｔ２は、スイッチング素子５０のオンまたはオフにより、電気的に導通または遮断される。第１端子Ｔ１には、例えば図１では不図示の直流電圧生成回路から直流電圧が供給される。第２端子Ｔ２には、例えば図１では不図示の二次電池が接続されて、第２端子Ｔ２の電圧ＶＯＵＴにより二次電池を充電可能となる。第１および第２端子Ｔ１，Ｔ２間が電気的に遮断された場合は、二次電池に充電された直流電圧を、第２端子Ｔ２からレギュレータ回路４０に供給して、内部電源電圧を生成することができる。

バイアス電圧生成回路１０は、第１および第２端子Ｔ１，Ｔ２の電圧ＶＩＮ，ＶＯＵＴに基づいてバイアス電圧（第１電圧）ＶＢを生成する。このバイアス電圧ＶＢは、電圧選択回路３０と制御回路２０の電源電圧として利用される。このように、電圧選択回路３０と制御回路２０の電源電圧を、電圧切替回路１の外部から供給するのではなく、電圧切替回路１内で生成することは、本実施形態の特徴の一つである。

制御回路２０は、電圧切替回路１の外部から入力される制御信号REV_ENをバッファリングして、電圧選択回路３０を切替制御する第１制御信号ＳＷＣＮＴを出力する。

電圧選択回路３０は、第１制御信号ＳＷＣＮＴの論理に基づいて、第１端子Ｔ１の電圧ＶＩＮと第２端子Ｔ２の電圧ＶＯＵＴとのいずれか一方を選択して出力する。電圧選択回路３０の出力電圧VSOUTは、レギュレータ回路４０とゲート制御回路６０に供給される。

レギュレータ回路４０は、電圧選択回路３０の出力電圧VSOUTを電源電圧として利用して、内部電源電圧を生成する。この内部電源電圧は、制御回路７０とゲート制御回路６０に供給される他、不図示の内部回路で用いられる。

制御回路７０は、レギュレータ回路４０からの内部電源電圧を電源電圧として利用して、電圧切替回路１の外部から入力された制御信号ＥＮをバッファリングして制御信号GATECNTを生成する。

ゲート制御回路６０は、その内部に、不図示のチャージポンプ回路とスルーレート制御回路などを有し、制御信号GATECNTの電圧レベルの変換および波形調整を行って、スイッチング素子５０のゲート電圧を生成する。

スイッチング素子５０は、ゲート制御回路６０からのゲート電圧に応じて、オンまたはオフする。スイッチング素子５０がオンすると、第１および第２端子Ｔ１，Ｔ２は電気的に導通状態となり、第１および第２端子Ｔ１，Ｔ２はほぼ同電圧となる。

図１の電圧切替回路１の第１端子Ｔ１に直流電圧生成回路が接続され、第２端子Ｔ２に二次電池が接続された初期状態では、例えば、電圧選択回路３０は第１端子Ｔ１の電圧ＶＩＮを選択する。この状態で、制御信号ＥＮが例えばローになると、スイッチング素子５０がオンして、第１端子Ｔ１の電圧ＶＩＮが第２端子Ｔ２に供給されて、二次電池の充電が行われる。この状態では、レギュレータ回路４０は、第１端子Ｔ１の電圧ＶＩＮを利用して内部電源電圧を生成する。

その後、第１端子Ｔ１から直流電圧生成回路が切り離されると、例えば、二次電池の充電電圧によって駆動される内部回路からの指示により、制御信号REV_ENの論理を反転させることができる。これにより、電圧選択回路３０は、第２端子Ｔ２の電圧ＶＯＵＴ、すなわち二次電池の充電電圧を選択する。よって、レギュレータ回路４０は、第２端子Ｔ２の電圧ＶＯＵＴを利用して、内部電源電圧を生成する。また、第１端子Ｔ１には、二次電池の充電電圧によって駆動される各種電子機器を接続することができる。

このように、第１端子Ｔ１に直流電圧が供給されている場合は、第１端子Ｔ１の電圧ＶＩＮを利用して二次電池の充電とレギュレータ回路４０での内部電源電圧の生成とを行い、第１端子Ｔ１から直流電圧生成回路が切り離されると、第２端子Ｔ２の電圧ＶＯＵＴを利用して二次電池から第１端子Ｔ１側に接続された各種電子機器に電力を供給するとともに、レギュレータ回路４０での内部電源電圧の生成を行う。これにより、レギュレータ回路４０が生成した内部電源電圧で駆動される内部回路（例えば、ＩＣ等）を、外部の電源電圧と二次電池とのいずれでも駆動できる。

図２は図１のバイアス電圧生成回路１０の内部構成の一例を示す回路図である。図２のバイアス電圧生成回路１０は、第１電流源１１と、第２電流源１２と、第１整流回路１３とを有する。第１電流源１１は、第１端子Ｔ１とバイアス電圧生成回路１０の出力ノードとの間に接続されている。第２電流源１２は、第２端子Ｔ２とバイアス電圧生成回路１０の出力ノードとの間に接続されている。

第１整流回路１３は、バイアス電圧生成回路１０の出力ノードから接地ノード（基準電圧ノード）への電流経路を有し、接地ノードから出力ノードへの逆方向の電流を阻止する。第１整流回路１３は、バイアス電圧生成回路１０の出力ノードと接地ノードとの間に、それぞれがダイオード接続された複数トランジスタを直列接続した回路である。直列接続するトランジスタの段数により、バイアス電圧ＶＢの電圧レベルを制御できる。例えば、ダイオード接続されたトランジスタの１段分のゲート−ソース間電圧は約０．６〜０．７Ｖであるため、３段トランジスタが直列接続されている場合には、バイアス電圧ＶＢは、約１．８〜２．１Ｖとなる。

一般に、ｎ個トランジスタを直列接続すると、各トランジスタのゲート−ソース間電圧をＶＧＳとすると、バイアス電圧ＶＢは、以下の（１）式で表される。

ＶＢ＝ｎ×ＶＧＳ …（１）

第１整流回路１３内の各トランジスタには、第１電流源１１と第２電流源１２の少なくとも一方からの電流が流れる。そこで、各トランジスタに流れる電流をＩ１とし、各トランジスタの電流増幅率をβo、各トランジスタのゲート幅をＷ、ゲート長をＬ、閾値電圧をＶthnとすると、（１）式は（２）式のようになる。

図３は図２の第１電流源１１と第２電流源１２をより具体化した一例を示す回路図である。図３の第１電流源１１は、第１端子Ｔ１とバイアス電圧生成回路１０の出力ノードとの間に直列接続される第１カレントミラー回路１４を有し、この第１カレントミラー回路１４には、第２整流回路１５が接続されている。第２電流源１２は、第２端子Ｔ２とバイアス電圧生成回路１０の出力ノードとの間に直列接続される第２カレントミラー回路１６を有し、この第２カレントミラー回路１６には第３整流回路１７が接続されている。

第１カレントミラー回路１４は、ソース同士を第１端子Ｔ１に導通させて、ゲート同士を短絡させた２つのＰＭＯＳトランジスタＭ１０１，Ｍ１０２と、トランジスタＭ１０１のドレインおよびゲートと接地ノードとの間に接続される抵抗素子Ｒ１０１とを有する。第２整流回路１５は、第１カレントミラー回路１４からバイアス電圧生成回路１０の出力ノードへの電流経路を有し、出力ノードから第１カレントミラー回路１４への逆方向の電流を阻止する。第２整流回路１５は、ダイオード接続されたＮＭＯＳトランジスタＤＤ１を有する。第２整流回路１５は、第１端子Ｔ１の電圧ＶＩＮがバイアス電圧ＶＢよりも高いときは、第１端子Ｔ１からバイアス電圧生成回路１０の出力ノードに電流を流すが、逆方向の電流は阻止する。これにより、バイアス電圧生成回路１０の出力ノードから第１端子Ｔ１への電流の逆流を防止できる。

第２カレントミラー回路１６は、ソース同士を第２端子Ｔ２に導通させて、ゲート同士を短絡させた２つのＰＭＯＳトランジスタＭ１０３，Ｍ１０４と、トランジスタＭ１０３のドレインおよびゲートと接地ノードとの間に接続される抵抗素子Ｒ１０２とを有する。

第３整流回路１７は、第２カレントミラー回路１６からバイアス電圧生成回路１０の出力ノードへの電流経路を有し、出力ノードから第２カレントミラー回路１６への逆方向の電流を阻止する。第３整流回路１７は、ダイオード接続されたＮＭＯＳトランジスタＤＤ２を有する。第３整流回路１７は、第２端子Ｔ２の電圧ＶＯＵＴがバイアス電圧ＶＢよりも高いときは、第２端子Ｔ２からバイアス電圧生成回路１０の出力ノードに電流を流すが、逆方向の電流は阻止する。これにより、バイアス電圧生成回路１０の出力ノードから第２端子Ｔ２への電流の逆流を防止できる。

第１電流源１１を流れる電流Ｉ１と第２電流源１２を流れる電流Ｉ２はそれぞれ、以下の（３）式および（４）式で表される。（４）式のＭはトランジスタＭ１０１に対するトランジスタＭ１０２のサイズ比、ＮはトランジスタＭ１０３に対するトランジスタＭ１０４のサイズ比、ＶGS_M101はトランジスタＭ１０１のゲート−ドレイン間電圧、ＶGS_M102はトランジスタＭ１０２のゲート−ドレイン間電圧である。

Ｉ１＝Ｍ×(ＶＩＮ−ＶGS_M101）／Ｒ１０１ …（３）
Ｉ２＝Ｎ×(ＶＩＮ−ＶGS_M102）／Ｒ１０２ …（４）

このように、図３のバイアス電圧生成回路１０では、逆流防止用のダイオード接続されたトランジスタＤＤ１，ＤＤ２を第１電流源１１と第２電流源１２に接続しているため、バイアス電圧生成回路１０の出力ノードから第１および第２端子Ｔ１，Ｔ２に電流が逆流するおそれがなくなり、バイアス電圧ＶＢをより安定化させることができる。また、図３および図３のバイアス電圧生成回路１０では、第１および第２端子Ｔ１，Ｔ２の電圧ＶＩＮ，ＶＯＵＴのうち少なくとも一方の電圧にてバイアス電圧ＶＢを生成できるため、第１または第２端子Ｔ２のどちらか一方に電圧がかかっていれば、正常なバイアス電圧ＶＢを生成できる。

図４は図１の電圧選択回路３０の第１例の回路図である。図４の電圧選択回路３０は、第１〜第４トランジスタＭ３０３，Ｍ３０４，Ｍ３０１，Ｍ３０２と、制御回路（第２制御回路）３１と、第３および第４電流源３２，３３とを有する。

第１トランジスタＭ３０３は、第１端子Ｔ１と電圧選択回路３０の出力ノードＴ４とを電気的に導通するか、電気的に遮断するかを切り替える。第１トランジスタＭ３０３は、例えばＰＭＯＳトランジスタであり、そのゲートと第１端子Ｔ１との間には抵抗素子Ｒ３０１が接続され、ソースは第１端子Ｔ１に接続され、ドレインは電圧選択回路３０の出力ノードＴ４に接続されている。

第２トランジスタＭ３０４は、第２端子Ｔ２と電圧選択回路３０の出力ノードＴ４とを電気的に導通するか、電気的に遮断するかを切り替える。第２トランジスタＭ３０４は、例えばＰＭＯＳトランジスタであり、そのゲートと第２端子Ｔ２との間には抵抗素子Ｒ３０２が接続され、ソースは第２端子Ｔ２に接続され、ドレインは電圧選択回路３０の出力ノードＴ４に接続されている。第２トランジスタＭ３０４は、オンしたときに第２端子Ｔ２と電圧選択回路３０の出力ノードＴ４とを電気的に導通し、オフしたときに第２端子Ｔ２と電圧選択回路３０の出力ノードＴ４とを電気的に遮断する。

第３トランジスタＭ３０１は、第１トランジスタＭ３０３のオンまたはオフを制御する。第３トランジスタＭ３０１は例えばＮＭＯＳトランジスタである。第３トランジスタＭ３０１のゲートは制御回路３１の第１出力ノードに接続され、ドレインは第１トランジスタＭ３０３のゲートに接続され、ソースは第３電流源に接続されている。

第４トランジスタＭ３０２は、第２トランジスタＭ３０４のオンまたはオフを制御する。第４トランジスタＭ３０２は例えばＮＭＯＳトランジスタである。第４トランジスタＭ３０２のゲートは制御回路３１の第２出力ノードに接続され、ドレインは第２トランジスタＭ３０４のゲートに接続され、ソースは第４電流源に接続されている。

制御回路３１は、直列接続された複数（例えば２個）のインバータＩＮＶ１，ＩＮＶ２を有する。インバータＩＮＶ１は、制御回路２０の出力信号ＳＷＣＮＴを入力し、出力信号ＳＷＣＮＴの論理を反転した信号を第１出力ノードへ出力する。インバータＩＮＶ２は制御回路２０の出力信号ＳＷＣＮＴと同論理の信号を第２出力ノードへ出力する。制御回路３１は、バイアス電圧生成回路１０が生成したバイアス電圧ＶＢを電源電圧として利用する。すなわち、制御回路３１内の各インバータＩＮＶ１，ＩＮＶ２は、バイアス電圧ＶＢを電源電圧として利用して、入力信号の反転動作を行う。

図４の電圧選択回路３０では、制御回路２０の出力信号ＳＷＣＮＴがローの場合は、第３トランジスタＭ３０１がオンし、これにより、第３トランジスタＭ３０１のドレイン電圧すなわち第１トランジスタＭ３０３のゲート電圧が下がって、第１トランジスタＭ３０３がオンし、第１端子Ｔ１の電圧ＶＩＮが電圧選択回路３０から出力される。逆に、制御回路２０の出力信号ＳＷＣＮＴがハイの場合は、第４トランジスタＭ３０２がオンし、これにより、第４トランジスタＭ３０２のドレイン電圧すなわち第２トランジスタＭ３０４のゲート電圧が下がって、第２トランジスタＭ３０４がオンし、第２端子Ｔ２の電圧ＶＯＵＴが電圧選択回路３０から出力される。

このように、図４の電圧選択回路３０は、バイアス電圧生成回路１０で生成されるバイアス電圧ＶＢを電源電圧として利用して、出力信号ＳＷＣＮＴに基づいて第１端子Ｔ１の電圧ＶＩＮと第２端子Ｔ２の電圧ＶＯＵＴとの電圧切替を行う。また、バイアス電圧生成回路１０は第１および第２端子Ｔ１，Ｔ２の電圧ＶＩＮ，ＶＯＵＴのうち少なくとも一方の電圧にてバイアス電圧ＶＢを生成する。よって、電圧選択回路３０は電圧切替回路１の外部から電源電圧を供給する必要がない。従って、電圧切替回路１の入力端子数を削減できるとともに、電圧切替回路１の外部に、電源電圧を生成する回路を設ける必要がなくなる。

図５は図１の電圧選択回路３０の第２例の回路図である。図５の電圧選択回路３０は、図４の電圧選択回路３０の回路構成に加えて、第５トランジスタＭ３０５と第６トランジスタＭ３０６とを有する。

第５トランジスタＭ３０５は、第１端子Ｔ１と電圧選択回路３０の出力ノードＴ４の間で、第１トランジスタＭ３０３に直列接続されている。第５トランジスタＭ３０５は、例えばＰＭＯＳトランジスタである。第５トランジスタＭ３０５のゲートは第１トランジスタＭ３０３のゲートに接続され、第５トランジスタＭ３０５のドレインは第１トランジスタＭ３０３のドレインに接続され、第５トランジスタＭ３０５のソースは電圧選択回路３０の出力ノードＴ４に接続されている。第５トランジスタＭ３０５のソースはバックゲートに接続されており、第１トランジスタＭ３０３のソースもバックゲートに接続されている。これにより、第１端子Ｔ１と電圧選択回路３０の出力ノードＴ４との間には、等価的に、図５に破線で示すように、２つの寄生ダイオードを逆向きに接続した回路が接続されることになる。

同様に、第６トランジスタＭ３０６は、第２端子Ｔ２と電圧選択回路３０の出力ノードＴ４の間で、第２トランジスタＭ３０４に直列接続されている。第６トランジスタＭ３０６は、例えばＰＭＯＳトランジスタである。第６トランジスタＭ３０６のゲートは第２トランジスタＭ３０４のゲートに接続され、第６トランジスタＭ３０６のドレインは第２トランジスタＭ３０４のドレインに接続され、第６トランジスタＭ３０６のソースは電圧選択回路３０の出力ノードＴ４に接続されている。第６トランジスタＭ３０６のソースはバックゲートに接続されており、第２トランジスタＭ３０４のソースもバックゲートに接続されている。これにより、第２端子Ｔ２と電圧選択回路３０の出力ノードＴ４との間には、図５に破線で示すように、２つの寄生ダイオードを逆向きに接続した回路が接続されることになる。なお、図５では、第１および第５トランジスタＭ３０３，Ｍ３０５の各ドレイン同士を接続し、第２および第６トランジスタＭ３０４，Ｍ３０６の各ドレイン同士を接続しているが、各ソース同士を接続してもよい。

図５の電圧選択回路３０では、制御回路２０の出力信号ＳＷＣＮＴがローの場合は、第３トランジスタＭ３０１がオンし、これにより、第３トランジスタＭ３０１のドレイン電圧すなわち第１および第５トランジスタＭ３０３，Ｍ３０５のゲート電圧が下がって、第１および第５トランジスタＭ３０３，Ｍ３０５がオンし、第１端子Ｔ１の電圧ＶＩＮが電圧選択回路３０から出力される。このとき、第４トランジスタＭ３０２はオフであり、よって、第２トランジスタＭ３０４と第６トランジスタＭ３０６もオフである。このため、等価的には、第２端子Ｔ２と電圧選択回路３０の出力ノードＴ４との間に、図５に破線で示したように、２つの寄生ダイオードが逆向きに接続されていることから、第２端子Ｔ２と電圧選択回路３０との間の電流経路が確実に遮断される。よって、電圧選択回路３０の出力ノードＴ４から第２端子Ｔ２に電流が逆流するおそれもなくなる。

逆に、制御回路２０の出力信号ＳＷＣＮＴがハイの場合は、第４トランジスタＭ３０２がオンし、これにより、第４トランジスタＭ３０２のドレイン電圧すなわち第２および第６トランジスタＭ３０４，Ｍ３０６のゲート電圧が下がって、第２および第６トランジスタＭ３０４，Ｍ３０６がオンし、第２端子Ｔ２の電圧ＶＯＵＴが電圧選択回路３０から出力される。このとき、第３トランジスタＭ３０１はオフであり、よって、第１トランジスタＭ３０３と第５トランジスタＭ３０５もオフである。このため、等価的には、第１端子Ｔ１と電圧選択回路３０の出力ノードＴ４との間に、図５に破線で示したように、２つの寄生ダイオードが逆向きに接続されていることから、第１端子Ｔ１と電圧選択回路３０との間の電流経路が確実に遮断される。よって、電圧選択回路３０から第１端子Ｔ１に電流が逆流するおそれもなくなる。

このように、図５の電圧選択回路３０では、第５トランジスタＭ３０５と第６トランジスタＭ３０６を設けることで、電圧選択回路３０の出力ノードＴ４から第１または第２端子Ｔ１，Ｔ２への電流の逆流を防止できる。

図６は電圧選択回路３０の第３例の回路図である。図６の電圧選択回路３０は、第１および第２端子Ｔ１，Ｔ２の電圧ＶＩＮ，ＶＯＵＴが高電圧の場合の回路図である。図６の電圧選択回路３０は、図４の回路構成に加えて、第７トランジスタＭ３０７と第８トランジスタＭ３０８とを有する。

第７トランジスタＭ３０７は、第３トランジスタＭ３０１に直列接続されている。第７トランジスタＭ３０７は、バイアス電圧生成回路１０で生成されたバイアス電圧ＶＢに応じてオンまたはオフする。第７トランジスタＭ３０７は、例えばＮＭＯＳトランジスタである。第７トランジスタＭ３０７のゲートにはバイアス電圧ＶＢが供給され、ドレインは第１トランジスタＭ３０９のゲートに接続され、ソースは第３トランジスタＭ３０１のドレインに接続されている。

第８トランジスタＭ３０８は、第４トランジスタＭ３０２に直列接続されている。第８トランジスタＭ３０８は、バイアス電圧生成回路１０で生成されたバイアス電圧ＶＢに応じてオンまたはオフする。第８トランジスタＭ３０８は、例えばＮＭＯＳトランジスタである。第８トランジスタＭ３０８のゲートにはバイアス電圧ＶＢが供給され、ドレインは第２トランジスタＭ３１０のゲートに接続され、ソースは第４トランジスタＭ３０２のドレインに接続されている。

図６の第１トランジスタＭ３０９のソースはバックゲートに接続され、第２トランジスタＭ３１０のソースもバックゲートに接続されている。第１および第２トランジスタＭ３０９，Ｍ３１０は、ドレイン−ソース間に高電圧がかかっても破壊しないように高耐圧構造にしている。

同様に、第７トランジスタＭ３０７のソースはバックゲートに接続され、第８トランジスタＭ３０８のソースもバックゲートに接続されている。第７および第８トランジスタＭ３０７，Ｍ３０８は、ドレイン−ソース間に高電圧がかかっても破壊しないように高耐圧構造にしている。

このように、図６の電圧選択回路３０では、第１および第２端子Ｔ１，Ｔ２の電圧ＶＩＮ，ＶＯＵＴレベルが高くても、第３および第４トランジスタＭ３０１，Ｍ３０２のドレイン−ソース間に、耐圧以上の電圧が印加されないように、高耐圧構造の第７および第８トランジスタＭ３０７、Ｍ３０８を接続して、第３および第４トランジスタＭ３０１，Ｍ３０２のドレイン−ソース間電圧を固定にしている。

より具体的には、第７および第８トランジスタＭ３０７，Ｍ３０８は、バイアス電圧ＶＢに応じて、ドレイン−ソース間電圧を任意に調整することができる。よって、第１および第２端子Ｔ１，Ｔ２の電圧ＶＩＮ，ＶＯＵＴに応じてバイアス電圧ＶＢを最適化することで、第３および第４トランジスタＭ３０１，Ｍ３０２のドレイン−ソース間電圧が耐圧オーバーにならないように制御することができる。

また、第１および第２端子Ｔ１，Ｔ２と電圧選択回路３０との間に高電圧がかかっても第１および第２トランジスタＭ３０９，Ｍ３１０が耐圧オーバーにならないように、第１および第２トランジスタＭ３０９，Ｍ３１０も高耐圧構造にしている。これにより、図６の電圧選択回路３０は、高電圧の切替を安全かつ確実に行うことができる。

図７は電圧選択回路３０の第４例の回路図である。図７の電圧選択回路３０は、図６の電圧選択回路３０の回路構成に加えて、図５と同様の第５および第６トランジスタＭ３１１，Ｍ３１２を追加したものである。ただし、第５および第６トランジスタＭ３１１，Ｍ３１２は、高耐圧構造にしている。

図７の第１および第２端子Ｔ１，Ｔ２には高電圧が印加されるおそれがあるため、図７の第５および第６トランジスタＭ３１１，Ｍ３１２は高耐圧構造にしている。また、図５と同様に、第１トランジスタＭ３０９はソースをバックゲートに接続し、第５トランジスタＭ３１１は、ソースをバックゲートに接続することで、寄生ダイオードが逆向きに接続された回路となり、電流の逆流を防止可能となる。

図８は電圧選択回路３０の第５例の回路図である。図８の電圧選択回路３０は、図６の電圧選択回路３０の後段側にダイオードＯＲ回路３４を接続したものである。

図８のダイオードＯＲ回路３４は、高耐圧構造の第９〜第１４トランジスタＭ３１５〜Ｍ３２０を有する。

第９および第１０トランジスタＭ３１６，Ｍ３１７は、第１端子Ｔ１と電圧選択回路３０の出力ノードＴ４との間に直列接続されている。第９および第１０トランジスタＭ３１６，Ｍ３１７は、例えばＮＭＯＳトランジスタである。第９トランジスタＭ３１６のソースはバックゲートに接続され、第１０トランジスタＭ３１７のソースはバックゲートに接続されている。第９および第１０トランジスタＭ３１６，Ｍ３１７のゲートは第１トランジスタＭ３０９のドレインに接続され、第９トランジスタＭ３１６のドレインは第１端子Ｔ１に接続され、第９トランジスタＭ３１６のソースは第１０トランジスタのソースに接続され、第１０トランジスタＭ３１７のドレインは電圧選択回路３０の出力ノードＴ４に接続されている。

第１１および第１２トランジスタＭ３１９，Ｍ３２０は、第２端子Ｔ２と電圧選択回路３０の出力ノードＴ４との間に直列接続されている。第１１および第１２トランジスタＭ３１９，Ｍ３２０は、例えばＮＭＯＳトランジスタである。第１１トランジスタＭ３１９のソースはバックゲートに接続され、第１２トランジスタＭ３２０のソースはバックゲートに接続されている。第１１および第１２トランジスタＭ３１９，Ｍ３２０のゲートは第２トランジスタＭ３１０のドレインに接続され、第１１トランジスタＭ３１９のドレインは第２端子Ｔ２に接続され、第１１トランジスタＭ３１９のソースは第１２トランジスタＭ３２０のソースに接続され、第１２トランジスタＭ３２０のドレインは電圧選択回路３０の出力ノードＴ４に接続されている。

第１３トランジスタＭ３１５および第１４トランジスタＭ３１８のソースはバックゲートに接続されている。第１３トランジスタＭ３１５のゲートは制御回路３１の第２出力ノードに接続され、第１３トランジスタＭ３１５のドレインは第１トランジスタＭ３０９のドレインに接続され、第１３トランジスタＭ３１５のソースは接地されている。第１４トランジスタＭ３１８のゲートは制御回路３１の第１出力ノードに接続され、第１４トランジスタＭ３１８のドレインは第２トランジスタＭ３１０のドレインに接続され、第１４トランジスタＭ３１８のソースは接地されている。

図７の電圧選択回路３０の場合、第５および第６トランジスタＭ３１１，Ｍ３１２のソースをバックゲートに接続しているものの、第５および第６トランジスタＭ３１１，Ｍ３１２のゲート電圧をオフの電圧まで引き上げることができないおそれがあり、第５または第６トランジスタＭ３１１，Ｍ３１２を通るリークパスが存在していいた。

そこで、図８の電圧選択回路３０では、ダイオードＯＲ回路３４を設けて、上述したリークパスをなくしている。

制御回路２０の出力信号ＳＷＣＮＴがローの場合、第３トランジスタＭ３０１がオンして、第４トランジスタＭ３０２がオフし、これにより、第１トランジスタＭ３０９がオンして、第２トランジスタＭ３１０がオフする。また、第１３トランジスタＭ３１５がオフして、第１４トランジスタＭ３１８がオンする。よって、第９および第１０トランジスタＭ３１６，Ｍ３１７がオンして、第１１および第１２トランジスタＭ３１９，Ｍ３２０がオフする。これにより、第１端子Ｔ１の電圧ＶＩＮは、第９および第１０トランジスタＭ３１６，Ｍ３１７を介して、電圧選択回路３０の出力ノードＴ４に伝達される。また、第１４トランジスタＭ３１８がオンするために、第１１および第１２トランジスタＭ３１９，Ｍ３２０のゲート電圧は接地電位まで低下し、第１１および第１２トランジスタＭ３１９，Ｍ３２０は確実にオフして、電圧選択回路３０の出力ノードＴ４から第２端子Ｔ２へのリークパスは完全に遮断される。

制御回路２０の出力信号ＳＷＣＮＴがハイの場合、第３トランジスタＭ３０１がオフして、第４トランジスタＭ３０２がオンし、これにより、第１トランジスタＭ３０９がオフして、第２トランジスタＭ３１０がオンする。また、第１３トランジスタＭ３１５がオンして、第１４トランジスタＭ３１８がオフする。よって、第９および第１０トランジスタＭ３１６，Ｍ３１７がオフして、第１１および第１２トランジスタＭ３１９，Ｍ３２０がオンする。これにより、第２端子Ｔ２の電圧ＶＯＵＴは、第１１および第１２トランジスタＭ３１９，Ｍ３２０を介して、電圧選択回路３０の出力ノードＴ４に伝達される。また、第１３トランジスタＭ３１５がオンするために、第９および第１０トランジスタＭ３１６，Ｍ３１７のゲート電圧は接地電位まで低下し、第９および第１０トランジスタＭ３１６，Ｍ３１７は確実にオフして、電圧選択回路３０の出力ノードＴ４から第１端子Ｔ１へのリークパスは完全に遮断される。

このように、図８の回路は、ダイオードＯＲ回路３４を設けて、第１および第２トランジスタＭ３０９，Ｍ３１０のうち、オフの方のリークパスを完全に遮断するため、第１および第２端子Ｔ１，Ｔ２と電圧選択回路３０の出力ノードＴ４との間にオフ時のリークパスが存在しなくなる。

図９は電圧選択回路３０の第６例の回路図である。図９の電圧選択回路３０は、図８の回路構成に、高耐圧構造の第１５および第１６トランジスタＭ３２１，Ｍ３２２と、抵抗素子Ｒ３０３〜Ｒ３０８とを追加したものである。

第１５トランジスタＭ３２１は、第９および第１０トランジスタＭ３１６，Ｍ３１７がオフのときに、第９および第１０トランジスタＭ３１６，Ｍ３１７の各ゲート−ソース間を短絡する。第１５トランジスタＭ３２１は、例えばＰＭＯＳトランジスタである。第１５トランジスタＭ３２１のソースとバックゲートは接続されている。第１５トランジスタＭ３２１のゲートには、第１トランジスタＭ３０９のドレイン電圧と第１３トランジスタＭ３１５のドレイン電圧とを複数の抵抗素子Ｒ３０３，Ｒ３０４で分圧した電圧が供給される。第１５トランジスタＭ３２１のソースは、第９および第１０トランジスタＭ３１６，Ｍ３１７のゲートに接続されている。第１５トランジスタＭ３２１のドレインは第９トランジスタＭ３１６のソースおよび第１０トランジスタＭ３１７のソースに接続されている。

第１６トランジスタＭ３２２は、第１１および第１２トランジスタＭ３１９，Ｍ３２０がオフのときに、第１１および第１２トランジスタＭ３１９，Ｍ３２０の各ゲート−ソース間を短絡する。第１６トランジスタＭ３２２は、例えばＰＭＯＳトランジスタである。第１６トランジスタＭ３２２のソースとバックゲートは接続されている。第１６トランジスタＭ３２２のゲートには、第２トランジスタＭ３１０のドレイン電圧と第１４トランジスタＭ３１８のドレイン電圧とを複数の抵抗素子Ｒ３０６，Ｒ３０７で分圧した電圧が供給される。第１６トランジスタＭ３２２のソースは、第１１および第１２トランジスタＭ３１９，Ｍ３２０のゲートに接続されている。第１６トランジスタＭ３２２のドレインは第１１トランジスタＭ３１９のソースに接続され、および第１２トランジスタＭ３２０のソースに接続されている。

図９の電圧選択回路３０では、制御回路２０の出力信号ＳＷＣＮＴがローの場合、第１３トランジスタＭ３１５がオンすることから、第１５トランジスタＭ３２１もオンし、第９および第１０トランジスタＭ３１６，Ｍ３１７のゲート−ソース間が同電位となり、第９および第１０トランジスタＭ３１６，Ｍ３１７は確実にオフする。同様に、制御回路２０の出力信号ＳＷＣＮＴがハイの場合、第１４トランジスタＭ３１８がオンすることから、第１６トランジスタＭ３２２もオンし、第１１および第１２トランジスタＭ３１９，Ｍ３２０のゲート−ソース間が同電位となり、第１１および第１２トランジスタＭ３１９，Ｍ３２０は確実にオフする。

図１０は電圧選択回路３０の第７例の回路図である。図１０の電圧選択回路３０は、図５の電圧選択回路３０の第１または第２トランジスタＭ３０３，Ｍ３０４のオフ時の逆流防止特性を向上させた回路である。

図１０の電圧選択回路３０は、図５の回路構成に加えて、第１７〜第２０トランジスタＭ３０５〜Ｍ３０８と、第５および第６電流源３５，３６とを有する。

第１７トランジスタＭ３０５は、第１端子Ｔ１と電圧選択回路３０の出力ノードＴ４との間で、第１トランジスタＭ３０３に直列接続されている。第１７トランジスタＭ３０５は例えばＰＭＯＳトランジスタであり、そのソースとバックゲートは接続されている。第１７トランジスタＭ３０５のドレインは、第１トランジスタＭ３０３のドレインと接続されており、等価的には、寄生ダイオード同士が逆向きに接続された構成になる。第１７トランジスタＭ３０５のゲートは、抵抗素子Ｒ３０３を介して電圧選択回路３０の出力ノードＴ４と第１７トランジスタＭ３０５のソースに接続されている。

第１８トランジスタＭ３０７のゲートは制御回路３１の第１出力ノードに接続され、第１８トランジスタＭ３０７のドレインは第１７トランジスタＭ３０５のゲートに接続され、第１８トランジスタＭ３０７のソースは第５電流源３５に接続されている。

第１９トランジスタＭ３０６は、第２端子Ｔ２と電圧選択回路３０の出力ノードＴ４との間で、第２トランジスタＭ３０４に直列接続されている。第１９トランジスタＭ３０６は例えばＰＭＯＳトランジスタであり、そのソースとバックゲートは接続されている。第１９トランジスタＭ３０６のドレインは、第２トランジスタＭ３０４のドレインと接続されており、等価的には、寄生ダイオード同士が逆向きに接続された構成になる。第１９トランジスタＭ３０６のゲートは、抵抗素子Ｒ３０４を介して電圧選択回路３０の出力ノードＴ４と第１９トランジスタＭ３０６のソースに接続されている。

第２０トランジスタＭ３０８のゲートは制御回路３１の第２出力ノードに接続され、第２０トランジスタＭ３０８のドレインは第１９トランジスタＭ３０６のゲートに接続され、第２０トランジスタＭ３０８のソースは第６電流源３６に接続されている。

制御回路２０の出力信号ＳＷＣＮＴがローの場合、第３トランジスタＭ３０１、第１７トランジスタＭ３０５および第１８トランジスタＭ３０７がともにオンし、第４トランジスタＭ３０２、第１９トランジスタＭ３０６および第２０トランジスタＭ３０８がともにオフする。よって、第１トランジスタＭ３０３がオンし、第１端子Ｔ１の電圧ＶＩＮは電圧選択回路３０の出力ノードＴ４に供給される。このとき、第２トランジスタＭ３０４と第２０トランジスタＭ３０８はオフするため、第１９トランジスタＭ３０６のゲートとソースはほぼ同電位となり、第１９トランジスタＭ３０６は確実にオフする。

制御回路２０の出力信号ＳＷＣＮＴがハイの場合、第４トランジスタＭ３０２、第１９トランジスタＭ３０６および第２０トランジスタＭ３０８がともにオンし、第３トランジスタＭ３０１、第１７トランジスタＭ３０５および第１８トランジスタＭ３０７がともにオフする。よって、第２トランジスタＭ３０４がオンし、第２端子Ｔ２の電圧ＶＯＵＴは電圧選択回路３０の出力ノードＴ４に供給される。このとき、第１トランジスタＭ３０３と第１８トランジスタＭ３０７はオフするため、第１７トランジスタＭ３０５のゲートとソースはほぼ同電位となり、第１７トランジスタＭ３０５は確実にオフする。

図１１は電圧選択回路３０の第８例の回路図である。図１１の電圧選択回路３０は、図７の電圧選択回路３０の第１または第２トランジスタＭ３０９，Ｍ３１０のオフ時の逆流防止特性を向上させた回路である。

図１１の電圧選択回路３０は、図７の回路構成に加えて、第２１〜第２６トランジスタＭ３１１〜Ｍ３１６と、第７および第８電流源３７，３８を追加したものである。このうち、第２１、第２２、第２４および第２５トランジスタＭ３１１，Ｍ３１３，Ｍ３１２，Ｍ３１４は高耐圧構造である。

第２１トランジスタＭ３１１は、第１端子Ｔ１と電圧選択回路３０の出力ノードＴ４との間で、第１トランジスタＭ３０９に直列接続されている。第２１トランジスタＭ３１１は例えばＰＭＯＳトランジスタであり、そのソースとバックゲートは接続されている。第２１トランジスタＭ３１１のドレインは、第１トランジスタＭ３０９のドレインと接続されており、等価的には、寄生ダイオード同士が逆向きに接続された構成になる。第２１トランジスタＭ３１１のゲートは、抵抗素子Ｒ３０３を介して電圧選択回路３０の出力ノードＴ４と第２１トランジスタＭ３１１のソースに接続されている。

第２２トランジスタＭ３１３のゲートにはバイアス電圧ＶＢが供給される。第２２トランジスタＭ３１３は例えばＮＭＯＳトランジスタであり、そのソースはバックゲートに接続されている。第２２トランジスタＭ３１３のドレインは第２１トランジスタＭ３１１のゲートに接続され、第２２トランジスタＭ３１３のソースは第２３トランジスタＭ３１５のドレインに接続されている。第２３トランジスタＭ３１５のゲートは制御回路３１の第１出力ノードに接続され、第２３トランジスタＭ３１５のソースは第７電流源３７に接続されている。

第２４トランジスタＭ３１２は、第２端子Ｔ２と電圧選択回路３０の出力ノードＴ４との間で、第２トランジスタＭ３１０に直列接続されている。第２４トランジスタＭ３１２は例えばＰＭＯＳトランジスタであり、そのソースとバックゲートは接続されている。第２４トランジスタＭ３１２のドレインは、第２トランジスタＭ３１０のドレインと接続されており、等価的には、寄生ダイオード同士が逆向きに接続された構成になる。第２４トランジスタＭ３１２のゲートは、抵抗素子Ｒ３０４を介して電圧選択回路３０の出力ノードＴ４と第２４トランジスタＭ３１２のソースに接続されている。

第２５トランジスタＭ３１４のゲートにはバイアス電圧ＶＢが供給される。第２５トランジスタＭ３１４は例えばＮＭＯＳトランジスタであり、そのソースはバックゲートに接続されている。第２５トランジスタＭ３１４のドレインは第２４トランジスタＭ３１２のゲートに接続され、第２５トランジスタＭ３１４のソースは第２６トランジスタＭ３１６のドレインに接続されている。第２６トランジスタＭ３１６のゲートは制御回路３１の第１出力ノードに接続され、第２６トランジスタＭ３１６のソースは第８電流源３８に接続されている。

制御回路２０の出力信号ＳＷＣＮＴがローの場合、第３トランジスタＭ３０１と第２３トランジスタＭ３１５がオンすることから、第１トランジスタＭ３０９と第２１トランジスタＭ３１１がオンする。また、第４トランジスタＭ３０２と第２６トランジスタＭ３１６がオフすることから、第２トランジスタＭ３１０と第２４トランジスタＭ３１２がオフする。

これにより、第１の端子の電圧は、第１トランジスタＭ３０９と第２１トランジスタＭ３１１を介して、電圧選択回路３０の出力ノードＴ４に伝達される。このとき、第２トランジスタＭ３１０と第２６トランジスタＭ３１６はオフしているため、第２４トランジスタＭ３１２のゲートとソースはほぼ同電位となり、第２４トランジスタＭ３１２は確実にオフする。

制御回路２０の出力信号ＳＷＣＮＴがハイの場合、第４トランジスタＭ３０２と第２６トランジスタＭ３１６がオンすることから、第２トランジスタＭ３１０と第２４トランジスタＭ３１２がオンする。また、第３トランジスタＭ３０１と第２３トランジスタＭ３１５がオフすることから、第１トランジスタＭ３０９と第２１トランジスタＭ３１１がオフする。

これにより、第２端子Ｔ２の電圧は、第２トランジスタＭ３１０と第２４トランジスタＭ３１２を介して、電圧選択回路３０の出力ノードＴ４に伝達される。このとき、第１トランジスタＭ３０９と第２３トランジスタＭ３１５はオフしているため、第２１トランジスタＭ３１１のゲートとソースはほぼ同電位となり、第２１トランジスタＭ３１１は確実にオフする。

上述した図１〜図１１に示す電圧切替回路１は、例えば電源装置の一部として用いることができる。図１２は一実施形態による電源装置２の概略構成を示すブロック図である。図１２の電源装置２は、直流電圧生成回路３と、電圧切替回路１と、を備えており、電圧切替回路１には再充電が可能な二次電池４が着脱自在に接続されている。

直流電圧生成回路３は、ＡＣ／ＤＣコンバータやＤＣ／ＤＣコンバータなどであり、例えば、商用電源から所定の電圧レベルの直流電圧を生成する。

図１２の電圧切替回路１は、上述した図１〜図１１の回路構成を有する。直流電圧生成回路３と電圧切替回路１との接続は、例えば、ＵＳＢ（Universal Serial Bus）などの電力を伝送可能なケーブルで行う。電圧切替回路１は、直流電圧生成回路３と二次電池４が接続されると、直流電圧生成回路３から供給された直流電圧を第１端子Ｔ１から取り込んで、スイッチング素子５０を介して、第２端子Ｔ２から出力し、二次電池４の充電を行う。二次電池４を充電中は、図１に示すように、直流電圧生成回路３から供給された直流電圧を用いて、バイアス電圧生成回路１０でバイアス電圧ＶＢを生成するとともに、レギュレータ回路４０にて内部電圧Ｖｒを生成する。この内部電圧Ｖｒは、不図示の内部回路の電源電圧として用いられる。

一方、電圧切替回路１から直流電圧生成回路３が切り離されると、電圧切替回路１は、二次電池４の充電電圧を利用して、バイアス電圧生成回路１０でバイアス電圧ＶＢを生成するとともに、レギュレータ回路４０にて内部電圧Ｖｒを生成する。

このように、本実施形態では、電圧選択回路３０内で使用する電源電圧を電圧切替回路１内のバイアス電圧生成回路１０で生成するため、電圧切替回路１の外部から電源電圧を供給する必要がなくなる。これにより、電圧切替回路１の外部に電源電圧を生成する回路が不要となるとともに、電圧切替回路１の入力端子数を削減できる。

また、電圧選択回路３０内の電源電圧として使用されるバイアス電圧ＶＢを生成するバイアス電圧生成回路１０には、逆流防止用トランジスタを設けることができるため、バイアス電圧ＶＢの電圧レベルを安定化させることができる。

さらに、電圧選択回路３０内にも、第１および第２端子Ｔ１，Ｔ２と出力ノードとの間に逆流防止用トランジスタ等を接続することができるため、出力ノードの電圧が第１および第２端子Ｔ１，Ｔ２よりも高くなっても、電流の逆流を確実に防止できる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１電圧切替回路、２電源装置、３直流電圧生成回路、４二次電池、１０バイアス電圧生成回路、２０制御回路、３０電圧選択回路、３１制御回路、４０レギュレータ回路、５０スイッチング素子、６０ゲート制御回路、７０制御回路、Ｔ１第１端子、Ｔ２第２端子

Claims

第１端子および第２端子と、
前記第１端子あるいは第２端子の少なくとも一方の電圧に基づいて第１電圧を生成する第１電圧生成回路と、
前記第１電圧を電源電圧として利用して第１制御信号を生成する第１制御回路と、
前記第１電圧を電源電圧として利用して、前記第１制御信号に基づいて前記第１端子の電圧と前記第２端子の電圧とのいずれか一方を選択する電圧選択回路と、
前記電圧選択回路が選択した電圧に基づいて、前記第１端子と前記第２端子との間を電気的に導通させるか、電気的に遮断するかを切り替えるスイッチング素子と、を備え、
前記第１電圧生成回路は、
前記第１端子と前記第１電圧生成回路の出力ノードとの間に接続される第１電流源と、
前記第２端子と前記出力ノードとの間に接続される第２電流源と、
前記出力ノードと基準電圧ノードとの間に接続され、前記出力ノードから前記基準電圧ノードへの電流経路を有し、前記基準電圧ノードから前記出力ノードへの電流を阻止する第１整流回路と、を有する電圧切替回路。
前記第１電圧生成回路は、
前記第１端子と前記出力ノードとの間で前記第１電流源に直列接続され、前記第１電流源から前記出力ノードへの電流経路を有し、前記出力ノードから前記第１電流源への電流を阻止する第２整流回路と、
前記第２端子と前記出力ノードとの間で前記第２電流源に直列接続され、前記第２電流源から前記出力ノードへの電流経路を有し、前記出力ノードから前記第２電流源への電流を阻止する第３整流回路と、を有する請求項１に記載の電圧切替回路。
前記電圧選択回路は、
前記第１端子と前記電圧選択回路の出力ノードとを電気的に導通するか、電気的に遮断するかを切り替える第１トランジスタと、
前記第２端子と前記電圧選択回路の出力ノードとを電気的に導通するか、電気的に遮断するかを切り替える第２トランジスタと、
前記第１トランジスタのオンまたはオフを制御する第３トランジスタと、
前記第２トランジスタのオンまたはオフを制御する第４トランジスタと、
前記第１電圧を電源電圧として利用して、前記第３および第４トランジスタのオンまたはオフを制御する第２制御信号を生成する第２制御回路と、を有する請求項１または２に記載の電圧切替回路。
前記電圧選択回路は、
前記第１端子と前記電圧選択回路の出力ノードとの間で、前記第１トランジスタに直列接続される第５トランジスタと、
前記第２端子と前記電圧選択回路の出力ノードとの間で、前記第２トランジスタに直列接続される第６トランジスタと、を有し、
前記第１トランジスタおよび前記第５トランジスタは、前記第３トランジスタによりオンまたはオフに制御され、
前記第２トランジスタおよび前記第６トランジスタは、前記第４トランジスタによりオンまたはオフに制御され、
前記第１、第２、第５および第６トランジスタのそれぞれは、ソースをバックゲートに接続しており、
前記第１トランジスタおよび前記第５トランジスタは、ドレイン同士またはソース同士が接続される同一の導電型トランジスタであり、
前記第２トランジスタおよび前記第６トランジスタは、ドレイン同士またはソース同士が接続される同一の導電型トランジスタである請求項３に記載の電圧切替回路。
前記電圧選択回路は、
前記第３トランジスタに直列接続され、前記第１電圧に応じて前記前記第１トランジスタのオンまたはオフを制御するとともに、前記第３トランジスタのドレイン−ソース間電圧を一定に制御する第７トランジスタと、
前記第４トランジスタに直列接続され、前記第１電圧に応じて前記第１トランジスタのオンまたはオフを制御するとともに、前記第４トランジスタのドレイン−ソース間電圧を一定に制御する第８トランジスタと、を有する請求項３または４に記載の電圧切替回路。
前記電圧選択回路は、
前記第１端子と前記電圧選択回路の出力ノードとの間に直列接続される第９および第１０トランジスタと、
前記第２端子と前記電圧選択回路の出力ノードとの間に直列接続される第１１および第１２トランジスタと、
前記第２制御信号により、前記第９および第１０トランジスタのオンまたはオフを制御する第１３トランジスタと、
前記第２制御信号により、前記第１１および第１１トランジスタのオンまたはオフを制御する第１４トランジスタと、を有し、
前記第９、第１０、第１１および第１２トランジスタのそれぞれは、ソースをバックゲートに接続しており、
前記第９および第１０トランジスタは、ドレインまたはソース同士が接続される同一の導電型トランジスタであり、
前記第１１および第１２トランジスタは、ドレインまたはソース同士が接続される同一の導電型トランジスタである請求項３に記載の電圧切替回路。
前記電圧選択回路は、
前記第９および第１０トランジスタがオフのときに、前記第９トランジスタのゲートおよびソースを短絡するとともに、前記第１０トランジスタのゲートおよびソースを短絡する第１５トランジスタと、
前記第１１および第１２トランジスタがオフのときに、前記第１１トランジスタのゲートおよびソースを短絡するとともに、前記第１２トランジスタのゲートおよびソースを短絡する第１６トランジスタと、を有する請求項６に記載の電圧選択回路。
前記電圧選択回路は、
前記第１端子と前記電圧選択回路の出力ノードとの間で、前記第１トランジスタに直列接続される第１７トランジスタと、
前記第２制御信号により、前記第１７トランジスタのオンまたはオフを制御する第１８トランジスタと、
前記第２端子と前記電圧選択回路の出力ノードとの間で、前記第２トランジスタに直列接続される第１９トランジスタと、
前記第２制御信号により、前記第１９トランジスタのオンまたはオフを制御する第２０トランジスタと、を有し、
前記第１８トランジスタは、前記第１トランジスタがオフのときに、前記第１７トランジスタをオフにし、
前記第２０トランジスタは、前記第２トランジスタがオフのときに、前記第１９トランジスタをオフにする請求項３に記載の電圧切替回路。
前記電圧選択回路は、
前記第１端子と前記電圧選択回路の出力ノードとの間で、前記第１トランジスタに直列接続される第２１トランジスタと、
前記第２１トランジスタに直列接続され、前記第１電圧に応じて前記第１トランジスタのオンまたはオフを制御する第２２トランジスタと、
前記第２２トランジスタに直列接続され、前記第２制御信号に応じて前記第２１トランジスタのオンまたはオフを制御する第２３トランジスタと、
前記第２端子と前記電圧選択回路の出力ノードとの間で、前記第２トランジスタに直列接続される第２４トランジスタと、
前記第２４トランジスタに直列接続され、前記第１電圧に応じて前記第２トランジスタのオンまたはオフを制御する第２５トランジスタと、
前記第２５トランジスタに直列接続され、前記第２制御信号に応じて前記第２４トランジスタのオンまたはオフを制御する第２６トランジスタと、を有し、
前記第２３トランジスタは、前記第１トランジスタがオフのときに、前記第２１トランジスタをオフにし、
前記第２６トランジスタは、前記第２トランジスタがオフのときに、前記第２４トランジスタをオフにする請求項３に記載の電圧切替回路。