JP5107790B2

JP5107790B2 - レギュレータ

Info

Publication number: JP5107790B2
Application number: JP2008117649A
Authority: JP
Inventors: 勝関口
Original assignee: Lapis Semiconductor Co Ltd
Current assignee: Lapis Semiconductor Co Ltd
Priority date: 2008-04-28
Filing date: 2008-04-28
Publication date: 2012-12-26
Anticipated expiration: 2028-04-28
Also published as: JP2009266121A

Description

本発明は、入力端子に供給された電源電位の電圧を、一定電圧にして出力端子から負荷回路へ供給するレギュレータに関する。

従来のレギュレータは、出力トランジスタのエミッタとマイナス電源電位との間に抵抗Ｒ９、Ｒ１０を直列に接続すると共に、抵抗Ｒ１０をショートさせるスイッチにタイマを設けて、オンオフ制御部、誤差増幅器、電流制限トランジスタ、放電用トランジスタ等とともに１チップに集積回路化し、動作開始時に、抵抗Ｒ９およびＲ１０による抵抗値で出力端子から出力される電流を制限し、その制限した電流により出力コンデンサを充電した後に、タイマにより抵抗Ｒ１０をショートさせて低抵抗化し、負荷回路に対して十分なマージンを持たせた負荷電流を供給するようにして、動作開始時における過大な突入電流を抑制している（例えば、特許文献１参照。）。
特開２００７−２８６９８９号公報（段落００１５−００２３、第１図、第２図）

しかしながら、上述した従来の技術においては、チップに、突入電流を抑制するためのタイマを形成しているため、チップにタイマを形成するためのスペースを要し、チップ化されたレギュレータが大型化するという問題がある。
また、少ない電流で出力コンデンサを充電した後は、タイマにより抵抗Ｒ１０をショートさせて低抵抗化しているため、負荷回路の内部に電気的なショート等の異常が発生して負荷回路のインピーダンスが小さくなると、負荷回路への電流を制限することができず、負荷回路に過電流が流れてレギュレータが形成されたチップ内の内部配線や、チップと負荷回路とを接続するリード線等の外部配線が発熱して、過大な発熱による内部配線や外部配線の断線、チップや負荷回路の破損等の損傷が生ずる虞があるという問題がある。

本発明は、上記の問題点を解決するためになされたもので、突入電流を抑制したレギュレータを形成するチップの小型化を図ると共に、負荷回路の異常発生時における過大な発熱を防止する手段を提供することを目的とする。

本発明は、上記課題を解決するために、電源電位の電圧が供給される入力端子と、付加容量と並列に接続された負荷回路へ供給する電圧を出力する出力端子を備えたレギュレータにおいて、第１および第２の基準電圧を出力する基準電圧発生回路と、前記入力端子と出力端子との間に並列に接続された、電流供給能力が異なる第１および第２のトランジスタと、前記入力端子と接地電位との間に接続された、抵抗素子と容量素子とからなる遅延回路と、前記出力端子と接地電位との間に並列に接続された、それぞれ２つの抵抗素子からなる第１および第２の電圧検出回路と、前記第１の電圧検出回路の２つの抵抗素子間の接続部から検出された第１の検出電圧と、前記第１の基準電圧とに基づいて、前記第１および第２のトランジスタを動作させる動作電圧を出力する増幅器と、前記第２のトランジスタへ供給するゲート電圧を、前記電源電位と、前記増幅器からの動作電圧との間で接続方向を切替えるスイッチ素子と、前記第２の電圧検出回路の２つの抵抗素子間の接続部から検出された第２の検出電圧と、前記第２の基準電圧とを比較し、その比較結果を示す電圧信号を出力する比較器と、前記遅延回路の抵抗素子と容量素子との接続部から検出される第３の検出電圧と、前記比較器からの電圧信号とに基づいて、前記スイッチ素子を動作させる電圧信号を出力する論理ゲートと、を設け、前記第２のトランジスタの前記負荷回路への電流供給能力を、前記第１のトランジスタに較べて高く設定し、前記第２の電圧検出回路からの第２の検出電圧を、前記出力端子の出力電圧が、前記電源電位の所定の割合を超えたときに、前記第２の基準電圧を超えるように設定し、前記遅延回路からの第３の検出電圧を、前記付加容量への充電終了後に、前記論理ゲートの閾値を超えるように設定しておき、動作開始時に、前記スイッチ素子の接続方向を、前記電源電位の方向とすると共に、前記増幅器の動作電圧により前記第１のトランジスタを動作させ、前記比較器から前記第２の検出電圧が前記第２の基準電圧を超えたことを示す電圧信号が、前記論理ゲートへ入力され、かつ前記論理ゲートへ入力された前記第３の検出信号が前記閾値を超えたときに、前記論理ゲートから出力される電圧信号により、前記スイッチ素子の接続方向を、前記増幅器の動作電圧の方向に切替えて、前記第１および第２のトランジスタにより前記負荷回路へ電流を供給することを特徴とする。

これにより、本発明は、抵抗素子と容量素子とからなる簡素な回路構成の遅延回路により、電流供給能力の高い第２のトランジスタをＯＮ状態にするタイミングをずらすことができ、付加容量への充電時における突入電流を低いレベルに抑制しながら、レギュレータを形成するチップの小型化を図ることができると共に、電流供給能力の高い第２のトランジスタがＯＮ状態のときに、負荷回路内の異常によって負荷回路のインピーダンスが小さくなった場合においても、出力端子の出力電圧の低下を第２の電圧検出回路で検出して、自動的に第２のトランジスタをＯＦＦ状態にすることができ、過電流の発生を抑制してレギュレータや負荷回路における過大な発熱を防止することができるという効果が得られる。

以下に、図面を参照して本発明によるレギュレータの実施例について説明する。

図１は実施例１のレギュレータを示す回路図、図２は実施例１のレギュレータの動作を示すタイミングチャートである。
図１において、１はレギュレータであり、図１に破線で囲ったアルミニウム配線等の内部配線で接続された回路をいう。
２は入力端子であり、電源電位の電圧ＶＤＤが外部から供給される。

３は出力端子であり、ワイヤやリード線等の外部配線を介して接続する負荷回路４へ供給する出力電圧を出力し、レギュレータ１の動作開始後の定常出力時には、一定電圧である電圧ＶＯＵＴを出力する。
Ｃ１は付加容量としての出力コンデンサであり、出力端子３と接地電位との間に、負荷回路４と並列に接続されており、定常出力時に、負荷回路４へ供給する出力電圧を平滑化する。

Ｔ１、Ｔ２は出力トランジスタであり、ゲート長とゲート幅との比率を変更して、電圧ＶＯＵＴで異なる電流供給能力を有するように形成されたＰＭＯＳ（Ｐ−ｃｈａｎｎｅｌＭｅｔａｌＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）素子であって、入力端子２と出力端子３との間に並列に接続され、それぞれの電流供給能力は、出力トランジスタＴ１（第１のトランジスタ）に較べて、出力トランジスタＴ２（第２のトランジスタ）が高くなるように設定されている。

５は基準電圧発生回路であり、レギュレータ１の出力電圧を制御するための基準となる基準電圧Ａ（第１の基準電圧）および基準電圧Ｂ（第２の基準電圧）を出力する。
６は第１の電圧検出回路であり、出力端子３と接地電位との間に、抵抗素子Ｒ１とＲ２とを直列に接続して形成されており、抵抗素子Ｒ１とＲ２との接続部から、出力トランジスタＴ１の動作開始後に徐々に上昇する出力電圧に応じて、出力電圧制御用の検出電圧Ｃ（第１の検出電圧）が検出される。

７は第２の電圧検出回路であり、出力端子３と接地電位との間に、抵抗素子Ｒ３とＲ４とを直列に接続して形成され、第１の電圧検出回路６と並列に接続されており、抵抗素子Ｒ３とＲ４との接続部から、出力トランジスタＴ１の動作開始後に徐々に上昇する出力電圧に応じて、出力電圧検出用の検出電圧Ｄ（第２の検出電圧）が検出される。
８は遅延回路であり、入力端子２と接地電位との間に、抵抗素子Ｒ５と容量素子としてのコンデンサＣ２とを直列に接続して形成されており、抵抗素子Ｒ５とコンデンサＣ２との接続部から、レギュレータ１の動作開始時からの経過時間に応じて、出力トランジスタＴ２の駆動制御用の検出電圧Ｅ（第３の検出電圧）が検出される。

１０は増幅器であり、入力電圧として接続された、基準電圧発生回路５からの基準電圧Ａと第１の電圧検出回路６により検出された検出電圧Ｃとが一致するように、出力トランジスタＴ１およびＴ２のそれぞれのゲート電圧として印加する動作電圧ＡＭＰｏを出力し、動作電圧ＡＭＰｏにより、出力トランジスタＴ１およびＴ２の出力電圧が電圧ＶＯＵＴとなるように制御する。

１１は比較器であり、入力電圧として接続された、基準電圧発生回路５からの基準電圧Ｂと第２の電圧検出回路７により検出された検出電圧Ｄとを比較して、検出電圧Ｄが基準電圧Ｂ以下のときに、電圧信号ＣＯＭＰｏをローレベルＬとし、検出電圧Ｄが基準電圧Ｂを超えたときに、電圧信号ＣＯＭＰｏをハイレベルＨとして出力する。
１２は論理ゲートであり、入力電圧として接続された比較器１１からの電圧信号ＣＯＭＰｏと遅延回路８により検出された検出電圧Ｅとを基に、ＭＯＳトランジスタで形成されたスイッチ素子ＳＷの接続方向を切替える電圧信号２ＡＮＤｏを出力する素子であって、電圧信号ＣＯＭＰｏがハイレベルＨであり、かつ検出電圧Ｅが論理ゲート１２の閾値Ｖｓを超えたときに、電圧信号２ＡＮＤｏをハイレベルＨとし、他の場合は電圧信号２ＡＮＤｏをローレベルＬとして出力する。

スイッチ素子ＳＷは、論理ゲート１２からの電圧信号２ＡＮＤｏに応じて、出力トランジスタＴ２に印加するゲート電圧を、電源電位の電圧と増幅器１０からの動作電圧ＡＭＰｏとに切替える機能を有しており、電圧信号２ＡＮＤｏがローレベルＬのときは、接続方向を電源電位に切替え、電圧信号２ＡＮＤｏがハイレベルＨのときは、接続方向を動作電圧ＡＭＰｏに切替える。

本実施例の出力トランジスタＴ１の電流供給能力は、図２に示すように、所定の時間で出力コンデンサＣ１を充電して、出力端子３から電圧ＶＯＵＴで負荷回路４へ電流Ｉｄｃ１を供給するように設定され、出力トランジスタＴ２の電流供給能力は、出力トランジスタＴ１が供給する電流Ｉｄｃ１の、負荷回路４が負荷電流Ｉｄｃとして要求する不足分の全てを補うために、電圧ＶＯＵＴで電流Ｉｄｃ２を供給するように設定され、出力トランジスタＴ１とＴ２との電流供給能力は、１対１０に設定されている。

本実施例の第２の電圧検出回路７の抵抗素子Ｒ３とＲ４の設定は、図２に示すように、出力電圧が、所定の割合（本実施例では、電圧ＶＯＵＴの８０％）になったときに、検出電圧Ｄが基準電圧Ｂを超えるように設定されている。
本実施例の遅延回路８は、図２に示すように、出力トランジスタＴ１からの電流Ｉｔ１により出力コンデンサＣ１の充電が終了し出力電圧が電圧ＶＯＵＴになった後に、検出電圧Ｅが論理ゲート１２の閾値Ｖｓを超えるように設定されている。

以下に、図２に示すタイミングチャートを用いて、本実施例のレギュレータの動作について説明する。
なお、動作開始前においては、スイッチ素子ＳＷの接続方向は、図１に示すように、電源電位が供給される方向になっている。
入力端子２に電源電位の電圧ＶＤＤが供給されてレギュレータ１が動作を開始すると、増幅器１０および比較器１１が動作状態になると共に、基準電圧発生回路５も動作状態となり基準電圧Ａおよび基準電圧Ｂが出力され、それぞれ増幅器１０および比較器１１に一方の入力電圧として供給される。

増幅器１０に基準電圧Ａが供給されると、基準電圧Ａと第１の電圧検出回路６により検出された検出電圧Ｃ（この時点では０Ｖ）とを一致させように動作電圧ＡＭＰｏが出力され、これが出力トランジスタＴ１のゲート電圧として印加されて出力トランジスタＴ１がＯＮ（動作状態）になって、出力端子３から出力電圧が出力され、出力トランジスタＴ１から供給される電流Ｉｔ１により出力コンデンサＣ１への充電が開始される。

このとき、ＰＭＯＳ素子である出力トランジスタＴ２には、ゲート電圧としてスイッチ素子ＳＷを介して入力端子２からの正の電圧が供給されているので、出力トランジスタＴ２はＯＦＦ（非動作状態）になっており、出力トランジスタＴ２からの電流Ｉｔ２は供給されない。
そして、出力コンデンサＣ１への充電が進み、出力電圧が電圧ＶＯＵＴの８０％を超えると、比較器１１の他方の入力電圧として供給されている、第２の電圧検出回路７からの検出電圧Ｄが基準電圧Ｂを超え、比較器１１からハイレベルＨの電圧信号ＣＯＭＰｏが出力され、これが論理ゲート１２の一方の入力電圧として供給される。

更に出力コンデンサＣ１への充電が進んで出力コンデンサＣ１への充電が終了すると、出力端子３の出力電圧は電圧ＶＯＵＴになり、出力トランジスタＴ１から負荷回路４へ、出力コンデンサＣ１への充電時における電流Ｉｔ１より少ない電流Ｉｄｃ１が供給されるようになり、出力コンデンサＣ１への充電時における突入電流は、電流Ｉｔ１に抑制され、過大な突入電流の発生が防止される。

上記の間に、遅延回路８においては、コンデンサＣ２への充電に伴って検出電圧Ｅが徐々に増加し、これが論理ゲート１２の他方の入力電圧として供給され、出力コンデンサＣ１への充電が終了し出力端子３の出力電圧が電圧ＶＯＵＴになった後に、検出電圧Ｅが論理ゲート１２の閾値Ｖｓを超えると、論理ゲート１２からハイレベルＨの電圧信号２ＡＮＤｏが出力され、これがスイッチ素子ＳＷへ供給されてスイッチ素子ＳＷの接続方向が増幅器１０からの動作電圧ＡＭＰｏに切替わり、この動作電圧ＡＭＰｏが出力トランジスタＴ２のゲート電圧として印加され、２つの出力トランジスタＴ１、Ｔ２に同じゲート電圧が供給される。

これにより、出力トランジスタＴ２がＯＮ状態になって、出力端子３から、出力トランジスタＴ１の電流Ｉｄｃ１に加えて、出力トランジスタＴ２からの電流Ｉｔ２が供給される。
このとき、出力コンデンサＣ１への充電は終了しているので、出力トランジスタＴ２から供給される電流Ｉｔ２による突入電流は発生せず、負荷回路４へは、電圧ＶＯＵＴで、出力トランジスタＴ１からの電流Ｉｄｃ１に出力トランジスタＴ２からの電流Ｉｔ２＝Ｉｄｃ２を加えた負荷電流Ｉｄｃが供給される。

このようにして、レギュレータ１の出力端子３から出力される電圧ＶＯＵＴによる負荷電流Ｉｄｃ（最大２００ｍＡ程度）で動作を開始した負荷回路４に、回路内のショート等による異常が発生し、負荷回路４のインピーダンスが小さくなって負荷電流Ｉｄｃが増加すると、出力端子３の出力電圧が低下し、これに伴って第２の電圧検出回路７の検出電圧Ｄも低下する。

そして、出力電圧が電圧ＶＯＵＴの８０％以下になると、検出電圧Ｄが基準電圧Ｂ以下になり、比較器１１の電圧信号ＣＯＭＰｏがハイレベルＨからローレベルＬに遷移し、論理ゲート１２の一方の入力電圧がローレベルＬになって、論理ゲート１２の電圧信号２ＡＮＤｏもハイレベルＨからローレベルＬに遷移し、スイッチ素子ＳＷの接続方向が入力端子２から供給される電源電位の電圧ＶＤＤの方向に切替わり、出力トランジスタＴ２のゲート電圧が正の電圧になり、電流供給能力の高い出力トランジスタＴ２がＯＦＦ状態になって電流Ｉｔ２の供給が停止され、レギュレータ１および負荷回路４における過電流の発生が抑制される。

上記のように、本実施例では、入力端子２と出力端子３との間に、電流供給能力の異なる２つの出力トランジスタＴ１、Ｔ２を並列に接続し、レギュレータ１の動作開始時に、まず電流供給能力の低い出力トランジスタＴ１からの制限された電流Ｉｔ１で出力コンデンサＣ１への充電を行い、その充電終了後にタイミングをずらして電流供給能力の高い出力トランジスタＴ２をＯＮ状態にして負荷回路４への負荷電流Ｉｄｃを供給するので、出力コンデンサＣ１への充電時における突入電流を低いレベルに抑制することができる。

また、抵抗素子Ｒ５とコンデンサＣ２とで遅延回路８を形成するので、タイマを形成することなく、簡素な回路構成で、電流供給能力の高い出力トランジスタＴ２をＯＮ状態にするタイミングをずらすことができ、レギュレータ１が形成されたチップの小型化を図ることができる。
更に、出力端子３の出力電圧に応じて検出される検出電圧Ｄを出力する第２の電圧検出回路７と、比較器１１で検出電圧Ｄと基準電圧Ｂとを比較した電圧信号ＣＯＭＰｏを一方の入力電圧とする論理ゲート１２と、論理ゲート１２からの電圧信号２ＡＮＤｏに応じて接続方向を切替えるスイッチ素子ＳＷとを設けてあるので、電流供給能力の高い出力トランジスタＴ２がＯＮ状態のときに、負荷回路４内の異常によって負荷回路４のインピーダンスが小さくなった場合においても、出力端子３の出力電圧の低下を第２の電圧検出回路７で検出して、自動的に電流供給能力の高い出力トランジスタＴ２を確実にＯＦＦ状態にすることができ、過電流の発生を抑制してレギュレータ１や負荷回路４における過大な発熱を防止することができる。

以上説明したように、本実施例では、レギュレータに、入力端子と出力端子との間に並列に接続された、電流供給能力が異なる出力トランジスタＴ１、Ｔ２と、入力端子と接地電位との間に接続された、抵抗素子と容量素子とからなる遅延回路と、出力端子と接地電位との間に並列に接続された、それぞれ２つの抵抗素子からなる第１および第２の電圧検出回路と、第１の電圧検出回路からの検出電圧Ｃと、基準電圧発生回路からの基準電圧Ａとに基づいて、出力トランジスタＴ１、Ｔ２を動作させる動作電圧を出力する増幅器と、出力トランジスタＴ２へ供給するゲート電圧を、電源電位と、増幅器からの動作電圧との間で接続方向を切替えるスイッチ素子と、第２の電圧検出回路からの検出電圧Ｄと、基準電圧発生回路からの基準電圧Ｂとを比較し、その比較結果を示す電圧信号を出力する比較器と、遅延回路からの検出電圧Ｅと比較器からの電圧信号とに基づいて、スイッチ素子を動作させる電圧信号を出力する論理ゲートとを設け、出力トランジスタＴ２の負荷回路への電流供給能力を、出力トランジスタＴ１に較べて高く設定し、第２の電圧検出回路からの検出電圧Ｄを、出力端子の出力電圧が電源電位の所定の割合を超えたときに、基準電圧Ｂを超えるように設定し、遅延回路からの検出電圧Ｅを、出力コンデンサＣ１への充電終了後に論理ゲートの閾値を超えるように設定しておき、動作開始時に、スイッチ素子の接続方向を電源電位の方向とすると共に、増幅器の動作電圧により出力トランジスタＴ１を動作させ、比較器から検出電圧Ｄが基準電圧Ｂを超えたことを示す電圧信号が、論理ゲートへ入力され、かつ論理ゲートへ入力された第３の検出信号が閾値を超えたときに、論理ゲートから出力される電圧信号により、スイッチ素子の接続方向を、増幅器の動作電圧の方向に切替えるようにしたことによって、レギュレータの動作開始時に、電流供給能力の低い出力トランジスタＴ１により出力コンデンサＣ１への充電を終了させた後に、タイミングをずらして電流供給能力の高い出力トランジスタＴ２をＯＮ状態にして負荷回路への負荷電流Ｉｄｃを供給することができ、出力コンデンサＣ１への充電時における突入電流を低いレベルに抑制することができると共に、抵抗素子Ｒ５とコンデンサＣ２からなる簡素な回路構成の遅延回路により、タイマを形成することなく、電流供給能力の高い出力トランジスタＴ２をＯＮ状態にするタイミングをずらすことができ、レギュレータが形成されたチップの小型化を図ることができる。

また、電流供給能力の高い出力トランジスタＴ２がＯＮ状態のときに、負荷回路内の異常によって負荷回路のインピーダンスが小さくなった場合においても、出力端子の出力電圧の低下を第２の電圧検出回路で検出して、自動的に電流供給能力の高い出力トランジスタＴ２を確実にＯＦＦ状態にすることができ、過電流の発生を抑制してレギュレータや負荷回路における過大な発熱を防止することができる。

なお、本実施例においては、遅延回路を抵抗素子とコンデンサとで形成するとして説明したが、検出電圧Ｅが同じ動作をするものであれば、前記に限るものではない。
また、本実施例においては、論理ゲートの電圧信号がローレベルＬからハイレベルＨに遷移するのは、出力コンデンサへの充電が終了し出力電圧が電圧ＶＯＵＴになった後として説明したが、突入電流を規定内に抑制することができれば、前記の条件に限るものではない。

図３は実施例２のレギュレータを示す回路図、図４は実施例２のレギュレータの動作を示すタイミングチャートである。
なお、上記実施例１と同様の部分は、同一の符号を付してその説明を省略する。
図３において、Ｃ３は容量素子としてのコンデンサであり、第２の電圧検出回路７を形成する抵抗素子Ｒ３とＲ４との接続部と、接地電位との間に、抵抗素子Ｒ４と並列に、つまり抵抗素子Ｒ３と直列に接続されている。

本実施例の遅延回路は、この直列に接続された抵抗素子Ｒ３とコンデンサＣ３とで形成され、抵抗素子Ｒ３とＲ４との接続部から検出される検出電圧Ｄは、図４に示すように、出力トランジスタＴ１の動作開始時からの経過時間に応じて徐々に上昇し、出力トランジスタＴ１からの電流Ｉｔ１により出力コンデンサＣ１の充電が終了し出力電圧が電圧ＶＯＵＴになった後に、基準電圧Ｂを超えるように設定され、本実施例の出力電圧検出用および出力トランジスタＴ２の駆動制御用の検出電圧として機能する。

なお、抵抗素子Ｒ３およびＲ４の設定は、上記実施例１と同様である。
このため、本実施例のレギュレータ１においては、実施例１の遅延回路８および論理ゲート１２は省略されており、スイッチ素子ＳＷの接続方向の切替えは、比較器１１からの電圧信号ＣＯＭＰｏに応じて行われ、検出電圧Ｄが基準電圧Ｂ以下の場合に出力されるローレベルＬの電圧信号ＣＯＭＰｏときは、接続方向を電源電位に切替え、検出電圧Ｄが基準電圧Ｂを超えた場合に出力されるハイレベルＨの電圧信号ＣＯＭＰｏときは、接続方向を動作電圧ＡＭＰｏに切替えるように動作する。

他の設定は、上記実施例１の場合と同様である。
以下に、図４に示すタイミングチャートを用いて、本実施例のレギュレータの動作について説明する。
なお、動作開始前においては、スイッチ素子ＳＷの接続方向は、図３に示すように、電源電位が供給される方向になっている。

入力端子２に電源電位の電圧ＶＤＤが供給されてレギュレータ１が動作を開始すると、実施例１と同様に、増幅器１０、比較器１１、基準電圧発生回路５が動作状態となり、基準電圧発生回路５から出力された基準電圧Ａおよび基準電圧Ｂが、それぞれ増幅器１０および比較器１１に一方の入力電圧として供給される。
増幅器１０に基準電圧Ａが供給されると、実施例１と同様にして、増幅器１０から出力された動作電圧ＡＭＰｏが出力トランジスタＴ１のゲート電圧として印加され、ＯＮ状態の出力トランジスタＴ１から供給される電流Ｉｔ１による出力コンデンサＣ１への充電が開始される。

このとき、出力トランジスタＴ２は、実施例１と同様に、ＯＦＦ状態になっている。
そして、出力コンデンサＣ１への充電が進んで出力コンデンサＣ１への充電が終了すると、出力端子３の出力電圧は電圧ＶＯＵＴになり、出力トランジスタＴ１から負荷回路４へ、出力コンデンサＣ１への充電時における電流Ｉｔ１より少ない電流Ｉｄｃ１が供給されるようになり、出力コンデンサＣ１への充電時における突入電流は、電流Ｉｔ１に抑制され、過大な突入電流の発生が防止される。

上記の間に、第２の電圧検出回路７においては、出力電圧の増加およびコンデンサＣ３への充電に伴って検出電圧Ｄが徐々に増加し、これが比較器１１の他方の入力電圧として供給され、出力コンデンサＣ１への充電が終了して出力端子３の出力電圧が電圧ＶＯＵＴになった後に、検出電圧Ｄが基準電圧Ｂを超えると、比較器１１からハイレベルＨの電圧信号ＣＯＭＰｏが出力され、これがスイッチ素子ＳＷへ供給されてスイッチ素子ＳＷの接続方向が増幅器１０からの動作電圧ＡＭＰｏに切替わり、この動作電圧ＡＭＰｏが、出力トランジスタＴ２のゲート電圧として印加され、２つの出力トランジスタＴ１、Ｔ２に同じゲート電圧が供給される。

このようにして、レギュレータ１の出力端子３から出力される電圧ＶＯＵＴによる負荷電流Ｉｄｃで動作を開始した負荷回路４に、回路内のショート等による異常が発生し、負荷回路４のインピーダンスが小さくなって負荷電流Ｉｄｃが増加すると、出力端子３の出力電圧が低下し、これに伴って第２の電圧検出回路７の検出電圧Ｄも低下する。
このとき、コンデンサＣ３は、放電により検出電圧Ｄを一定に保つように動作するので、検出電圧Ｄは出力端子３の出力電圧の低下に対して時間遅れをもって低下する。

そして、出力電圧が電圧ＶＯＵＴの８０％以下になると、検出電圧Ｄが時間遅れをもって基準電圧Ｂ以下になり、比較器１１の電圧信号ＣＯＭＰｏがハイレベルＨからローレベルＬに遷移し、スイッチ素子ＳＷの接続方向が入力端子２から供給される電源電位の電圧ＶＤＤの方向に切替わり、出力トランジスタＴ２のゲート電圧が正の電圧になり、電流供給能力の高い出力トランジスタＴ２がＯＦＦ状態になって電流Ｉｔ２の供給が停止され、レギュレータ１および負荷回路４における過電流の発生が抑制される。

上記のように、本実施例では、上記実施例１と同様に、入力端子２と出力端子３との間に、電流供給能力の異なる出力トランジスタＴ１、Ｔ２を並列に接続し、レギュレータ１の動作開始時に、まず電流供給能力の低い出力トランジスタＴ１からの低い電流Ｉｔ１で出力コンデンサＣ１への充電を行い、その充電終了後に、タイミングをずらして電流供給能力の高い出力トランジスタＴ２をＯＮ状態にして負荷回路４への負荷電流Ｉｄｃを供給するので、出力コンデンサＣ１への充電時における突入電流を低いレベルに抑制することができる。

また、第２の電圧検出回路７の抵抗素子Ｒ３とコンデンサＣ３とで遅延回路を形成するので、タイマを形成することなく、簡素な回路構成で、電流供給能力の高い出力トランジスタＴ２をＯＮ状態にするタイミングをずらすことができると共に、論理ゲートを省略することができ、レギュレータ１が形成されたチップの更なる小型化を図ることができる。
更に、出力端子３の出力電圧に応じて検出される検出電圧Ｄを出力する第２の電圧検出回路７と、比較器１１で検出電圧Ｄと基準電圧Ｂとを比較した電圧信号ＣＯＭＰｏに応じて接続方向を切替えるスイッチ素子ＳＷとを設けてあるので、電流供給能力の高い出力トランジスタＴ２がＯＮ状態のときに、負荷回路４内の異常によって負荷回路４のインピーダンスが小さくなった場合においても、出力端子３の出力電圧の低下を第２の電圧検出回路７で検出して、自動的に電流供給能力の高い出力トランジスタＴ２を確実にＯＦＦ状態にすることができ、過電流の発生を抑制してレギュレータ１や負荷回路４における過大な発熱を防止することができる。

以上説明したように、本実施例では、レギュレータに、入力端子と出力端子との間に並列に接続された、電流供給能力が異なる出力トランジスタＴ１、Ｔ２と、出力端子と接地電位との間に並列に接続された、それぞれ２つの抵抗素子からなる第１および第２の電圧検出回路と、第２の電圧検出回路の２つの抵抗素子間の接続部と、接地電位との間に接続された容量素子と、第１の電圧検出回路からの検出電圧Ｃと、基準電圧発生回路からの基準電圧Ａとに基づいて、出力トランジスタＴ１、Ｔ２を動作させる動作電圧を出力する増幅器と、出力トランジスタＴ２へ供給するゲート電圧を、電源電位と増幅器からの動作電圧との間で接続方向を切替えるスイッチ素子と、第２の電圧検出回路からの検出電圧Ｄと、基準電圧発生回路からの基準電圧Ｂとを比較し、その比較結果を示す電圧信号を出力する比較器とを設け、出力トランジスタＴ２の負荷回路への電流供給能力を、出力トランジスタＴ１に較べて高く設定し、第２の電圧検出回路からの検出電圧Ｄを、出力コンデンサＣ１への充電終了後に、基準電圧Ｂを超えるように設定しておき、動作開始時に、スイッチ素子の接続方向を電源電位の方向とすると共に、増幅器の動作電圧により出力トランジスタＴ１を動作させ、比較器から出力される、検出電圧Ｄが基準電圧Ｂを超えたことを示す電圧信号により、スイッチ素子の接続方向を、増幅器の動作電圧の方向に切替えるようにしたことによって、レギュレータの動作開始時に、電流供給能力の低い出力トランジスタＴ１により出力コンデンサＣ１への充電を終了させた後に、タイミングをずらして電流供給能力の高い出力トランジスタＴ２をＯＮ状態にして負荷回路への負荷電流Ｉｄｃを供給することができ、出力コンデンサＣ１への充電時における突入電流を低いレベルに抑制することができると共に、抵抗素子Ｒ３とコンデンサＣ３からなる簡素な回路構成の遅延回路により、タイマを形成することなく、電流供給能力の高い出力トランジスタＴ２をＯＮ状態にするタイミングをずらすことができ、レギュレータが形成されたチップの小型化を図ることができる。

なお、本実施例においては、比較器の電圧信号がローレベルＬからハイレベルＨに遷移するのは、出力コンデンサへの充電が終了し出力電圧が電圧ＶＯＵＴになった後として説明したが、突入電流を規定内に抑制することができれば、前記の条件に限るものではない。
上記各実施例においては、第２の電圧検出回路で、基準電圧Ｂに相当する検出電圧Ｄが検出される所定の割合は電圧ＶＯＵＴの８０％として説明したが、所定の割合は前記に限るものではない。

また、上記各実施例においては、各抵抗素子ＲおよびコンデンサＣ２またはＣ３は、チップ内に形成するとして説明したが、外付けであってもよい。
更に、上記各実施例においては、スイッチ素子ＳＷはＭＯＳトランジスタで形成するとして説明したが、バイポーラトランジスタであってもよい。

実施例１のレギュレータを示す回路図実施例１のレギュレータの動作を示すタイミングチャート実施例２のレギュレータを示す回路図実施例２のレギュレータの動作を示すタイミングチャート

符号の説明

１レギュレータ
２入力端子
３出力端子
４負荷回路
５基準電圧発生回路
６第１の電圧検出回路
７第２の電圧検出回路
８遅延回路
１０増幅器
１１比較器
１２論理ゲート
Ｃ１出力コンデンサ
Ｃ２、Ｃ３コンデンサ
Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５抵抗素子
ＳＷスイッチ素子

Claims

電源電位の電圧が供給される入力端子と、付加容量と並列に接続された負荷回路へ供給する電圧を出力する出力端子を備えたレギュレータにおいて、
第１および第２の基準電圧を出力する基準電圧発生回路と、
前記入力端子と出力端子との間に並列に接続された、電流供給能力が異なる第１および第２のトランジスタと、
前記入力端子と接地電位との間に接続された、抵抗素子と容量素子とからなる遅延回路と、
前記出力端子と接地電位との間に並列に接続された、それぞれ２つの抵抗素子からなる第１および第２の電圧検出回路と、
前記第１の電圧検出回路の２つの抵抗素子間の接続部から検出された第１の検出電圧と、前記第１の基準電圧とに基づいて、前記第１および第２のトランジスタを動作させる動作電圧を出力する増幅器と、
前記第２のトランジスタへ供給するゲート電圧を、前記電源電位と、前記増幅器からの動作電圧との間で接続方向を切替えるスイッチ素子と、
前記第２の電圧検出回路の２つの抵抗素子間の接続部から検出された第２の検出電圧と、前記第２の基準電圧とを比較し、その比較結果を示す電圧信号を出力する比較器と、
前記遅延回路の抵抗素子と容量素子との接続部から検出される第３の検出電圧と、前記比較器からの電圧信号とに基づいて、前記スイッチ素子を動作させる電圧信号を出力する論理ゲートと、を設け、
前記第２のトランジスタの前記負荷回路への電流供給能力を、前記第１のトランジスタに較べて高く設定し、
前記第２の電圧検出回路からの第２の検出電圧を、前記出力端子の出力電圧が、前記電源電位の所定の割合を超えたときに、前記第２の基準電圧を超えるように設定し、
前記遅延回路からの第３の検出電圧を、前記付加容量への充電終了後に、前記論理ゲートの閾値を超えるように設定しておき、
動作開始時に、前記スイッチ素子の接続方向を、前記電源電位の方向とすると共に、前記増幅器の動作電圧により前記第１のトランジスタを動作させ、
前記比較器から前記第２の検出電圧が前記第２の基準電圧を超えたことを示す電圧信号が、前記論理ゲートへ入力され、かつ前記論理ゲートへ入力された前記第３の検出信号が前記閾値を超えたときに、前記論理ゲートから出力される電圧信号により、前記スイッチ素子の接続方向を、前記増幅器の動作電圧の方向に切替えて、前記第１および第２のトランジスタにより前記負荷回路へ電流を供給することを特徴とするレギュレータ。
電源電位の電圧が供給される入力端子と、付加容量と並列に接続された負荷回路へ供給する電圧を出力する出力端子を備えたレギュレータにおいて、
第１および第２の基準電圧を出力する基準電圧発生回路と、
前記入力端子と出力端子との間に並列に接続された、電流供給能力が異なる第１および第２のトランジスタと、
前記出力端子と接地電位との間に並列に接続された、それぞれ２つの抵抗素子からなる第１および第２の電圧検出回路と、
前記第２の電圧検出回路の２つの抵抗素子間の接続部と、接地電位との間に接続された容量素子と、
前記第１の電圧検出回路の２つの抵抗素子間の接続部から検出された第１の検出電圧と、前記第１の基準電圧とに基づいて、前記第１および第２のトランジスタを動作させる動作電圧を出力する増幅器と、
前記第２のトランジスタへ供給するゲート電圧を、前記電源電位と、前記増幅器からの動作電圧との間で接続方向を切替えるスイッチ素子と、
前記第２の電圧検出回路の２つの抵抗素子間の接続部から検出された第２の検出電圧と、前記第２の基準電圧とを比較し、その比較結果を示す電圧信号を出力する比較器と、を設け、
前記第２のトランジスタの前記負荷回路への電流供給能力を、前記第１のトランジスタに較べて高く設定し、
前記第２の電圧検出回路からの第２の検出電圧を、前記容量素子への充電によって、前記付加容量への充電終了後に、前記第２の基準電圧を超えるように設定しておき、
動作開始時に、前記スイッチ素子の接続方向を、前記電源電位の方向とすると共に、前記増幅器の動作電圧により前記第１のトランジスタを動作させ、
前記比較器から出力される、前記第２の検出電圧が前記第２の基準電圧を超えたことを示す電圧信号により、前記スイッチ素子の接続方向を、前記増幅器の動作電圧の方向に切替えて、前記第１および第２のトランジスタにより前記負荷回路へ電流を供給することを特徴とするレギュレータ。