JP2010148234A - 残留電荷放電回路および電源用半導体装置 - Google Patents
残留電荷放電回路および電源用半導体装置 Download PDFInfo
- Publication number
- JP2010148234A JP2010148234A JP2008322562A JP2008322562A JP2010148234A JP 2010148234 A JP2010148234 A JP 2010148234A JP 2008322562 A JP2008322562 A JP 2008322562A JP 2008322562 A JP2008322562 A JP 2008322562A JP 2010148234 A JP2010148234 A JP 2010148234A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- discharge
- power supply
- transistor
- residual charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
【課題】電源回路の電源遮断時あるいは動作停止時、出力端子の残留電荷の放電が必要な場合に、残留電荷の放電終了後には電流経路を遮断できるようにした残留電荷放電回路などの提供。
【解決手段】この発明は、電源回路1の出力端子4の残留電荷の放電を行う残留電荷放電回路2であり、放電回路20と、放電制御回路22とからなる。放電回路20は、電源回路1の出力端子4の残留電荷を放電させる。放電制御回路22は、放電回路20の放電動作を制御する。すなわち、放電制御回路22は、電源回路1の動作停止に基づいて放電回路20の放電を開始させ、かつ、電源回路1の出力電圧を検出して当該出力電圧が所定値まで低下したときに、放電回路20の放電を終了させる。
【選択図】図1
【解決手段】この発明は、電源回路1の出力端子4の残留電荷の放電を行う残留電荷放電回路2であり、放電回路20と、放電制御回路22とからなる。放電回路20は、電源回路1の出力端子4の残留電荷を放電させる。放電制御回路22は、放電回路20の放電動作を制御する。すなわち、放電制御回路22は、電源回路1の動作停止に基づいて放電回路20の放電を開始させ、かつ、電源回路1の出力電圧を検出して当該出力電圧が所定値まで低下したときに、放電回路20の放電を終了させる。
【選択図】図1
Description
本発明は、電源回路の電源遮断時あるいは動作停止時において、出力端子に蓄積された残留電荷の放電を行う残留電荷放電回路、およびこれを適用した電源用半導体装置に関する。
従来、電源回路の動作停止時において、出力端子の残留電荷の放電を行う発明としては、例えば特許文献1に記載のものが知られている。
特許文献1に記載の発明は、昇圧回路などの電源回路の出力端子に放電回路を設けたものである。放電回路は、MOSトランジスタと抵抗が直列回路を構成し、この直列回路が電源回路の出力端子とグランドとの間に接続されている。
このような構成の放電回路では、電源回路の動作が停止(オフ)になると、パワーオフ信号に基づいて放電回路のMOSトランジスタがオンとなる。このため、放電回路は、電源回路の出力端子の残留電荷を放電させる。
特許文献1に記載の発明は、昇圧回路などの電源回路の出力端子に放電回路を設けたものである。放電回路は、MOSトランジスタと抵抗が直列回路を構成し、この直列回路が電源回路の出力端子とグランドとの間に接続されている。
このような構成の放電回路では、電源回路の動作が停止(オフ)になると、パワーオフ信号に基づいて放電回路のMOSトランジスタがオンとなる。このため、放電回路は、電源回路の出力端子の残留電荷を放電させる。
しかし、電源遮断時においては、放電回路の放電用MOSトランジスタのオン状態を維持することができないので、放電回路の放電用MOSトランジスタによる残留電荷の放電を十分にできないことになる。また、放電回路の放電用MOSトランジスタは、電源回路の出力端子に蓄積された残留電荷の放電終了後であっても、電源が供給された状態での動作停止時は、オン状態を継続する。この場合、電源回路の出力端子はMOSトランジスタおよび抵抗を介してグランドに接続した状態になり、放電用の電流経路を維持することになる。
このため、電源回路の出力端子に接続されている負荷の電源をハイインピーダンス状態にできないことにより、例えばバックアップ用電源等の別電源から電源電圧を供給できないという不具合が生じる場合がある。
このため、電源回路の出力端子に接続されている負荷の電源をハイインピーダンス状態にできないことにより、例えばバックアップ用電源等の別電源から電源電圧を供給できないという不具合が生じる場合がある。
その一方、入力電圧に基づいて所定の出力電圧を生成するDC−DCコンバータなどの電源回路において、電源遮断時や動作停止時に電源回路の出力端子に蓄積された残留電荷の放電が必要な場合が考えられる。
具体的には、残留電荷が残っていると電源再投入時にイニシャライズ(リセット)動作ができない。あるいは、電源回路起動時のソフトスタート動作ができない。更には、LCDパネル負荷を駆動する場合には、LCDパネルにDC電圧が印加された状態になり、LCDパネルの劣化を招くという不具合を生じる場合がある。そして、この場合において、上記と同様に残留電荷の放電終了後には放電用の電流経路が遮断されることが望まれる。
特開2004−4630号公報
具体的には、残留電荷が残っていると電源再投入時にイニシャライズ(リセット)動作ができない。あるいは、電源回路起動時のソフトスタート動作ができない。更には、LCDパネル負荷を駆動する場合には、LCDパネルにDC電圧が印加された状態になり、LCDパネルの劣化を招くという不具合を生じる場合がある。そして、この場合において、上記と同様に残留電荷の放電終了後には放電用の電流経路が遮断されることが望まれる。
そこで、本発明の幾つかの態様の目的は、例えば電源回路の電源遮断時、あるいは動作停止時において、出力端子に蓄積された残留電荷の放電が必要な場合において、残留電荷の放電終了後には放電用の電流経路を遮断できるようにした残留電荷放電回路などを提供することにある。
上記の課題を解決し本発明の目的を達成するために、本発明の各態様は、以下のように構成される。
本発明の第1の態様は、電源回路の電源遮断時あるいは動作停止時において、出力端子の残留電荷の放電を行う残留電荷放電回路であって、前記電源回路の出力端子の残留電荷を放電させる放電回路と、前記放電回路の放電動作を制御する放電制御回路と、を備え、前記放電制御回路は、前記電源回路の動作停止に基づいて前記放電回路の放電を開始させ、かつ、前記電源回路の出力電圧を検出して当該出力電圧が所定の検出電圧値まで低下したときに、前記放電回路の放電を終了させる。
本発明の第1の態様は、電源回路の電源遮断時あるいは動作停止時において、出力端子の残留電荷の放電を行う残留電荷放電回路であって、前記電源回路の出力端子の残留電荷を放電させる放電回路と、前記放電回路の放電動作を制御する放電制御回路と、を備え、前記放電制御回路は、前記電源回路の動作停止に基づいて前記放電回路の放電を開始させ、かつ、前記電源回路の出力電圧を検出して当該出力電圧が所定の検出電圧値まで低下したときに、前記放電回路の放電を終了させる。
本発明の第2の態様は、第1の態様において、前記放電制御回路は、前記電源回路の出力電圧に基づいてオンオフ制御される第1のトランジスタと、前記第1のトランジスタと直列接続され、パワーオフ信号に基づいてオンオフ制御される第2のトランジスタと、直列接続された前記第1のトランジスタおよび前記第2のトランジスタのうちの一方であって、正電位に近い側に存在する前記第1のトランジスタあるいは前記第2のトランジスタのドレイン電圧に基づいてオンオフ制御される第3のトランジスタと、を含み、前記第3のトランジスタのドレイン電圧に基づいて前記放電回路の放電用トランジスタはオンオフ制御される。
本発明の第3の態様は、第2の態様において、前記放電制御回路は、前記第1のトランジスタおよび第2のトランジスタに定電流を供給する第4のトランジスタと、前記第3のトランジスタに定電流を供給する第5のトランジスタと、をさらに含む。
本発明の第4の態様は、電源回路の電源遮断時あるいは動作停止時において、出力端子の残留電荷の放電を行う残留電荷放電回路であって、前記電源回路の入力電圧を検出し、当該入力電圧が所定の検出電圧値以下のときに放電信号を出力する入力電圧検出回路と、前記電源回路の出力端子の残留電荷を放電させる放電回路と、を備え、前記放電回路は、前記入力電圧検出回路から放電信号が出力されたときに放電を開始させ、かつ、前記電源回路の出力電圧が所定の検出電圧値まで低下したときに、放電を終了させることを特徴とする。
本発明の第4の態様は、電源回路の電源遮断時あるいは動作停止時において、出力端子の残留電荷の放電を行う残留電荷放電回路であって、前記電源回路の入力電圧を検出し、当該入力電圧が所定の検出電圧値以下のときに放電信号を出力する入力電圧検出回路と、前記電源回路の出力端子の残留電荷を放電させる放電回路と、を備え、前記放電回路は、前記入力電圧検出回路から放電信号が出力されたときに放電を開始させ、かつ、前記電源回路の出力電圧が所定の検出電圧値まで低下したときに、放電を終了させることを特徴とする。
本発明の第5の態様は、第4の態様において、前記放電回路は、前記入力電圧検出回路から出力される放電信号に基づいてオンオフ制御される第1のトランジスタと、前記電源回路の出力電圧に基づいてオンオフ制御される第2のトランジスタと、を含み、前記第1および第2のトランジスタは、前記電源回路の出力端子とグランドとの間に直列に接続されている。
本発明の第6の態様は、電源回路と、残留電荷放電回路と、を含む電源用半導体装置であって、前記残留電荷放電回路は、第1の態様乃至第5の態様のうちの何れかの残留電荷放電回路からなる。
このような構成の本発明の態様によれば、例えば電源回路の電源遮断時、あるいは動作停止時において、出力端子に蓄積された残留電荷の放電が必要な場合において、残留電荷の放電終了後には放電用の電流経路を遮断することができる。
本発明の第6の態様は、電源回路と、残留電荷放電回路と、を含む電源用半導体装置であって、前記残留電荷放電回路は、第1の態様乃至第5の態様のうちの何れかの残留電荷放電回路からなる。
このような構成の本発明の態様によれば、例えば電源回路の電源遮断時、あるいは動作停止時において、出力端子に蓄積された残留電荷の放電が必要な場合において、残留電荷の放電終了後には放電用の電流経路を遮断することができる。
以下、本発明の実施形態について、図面を参照して説明する。
(第1実施形態)
図1は、本発明の電源用半導体装置の第1実施形態の構成を示す図である。
第1実施形態に係る電源用半導体装置は、図1に示すように、DC−DCコンバータまたはスイッチングレギュレータなどの電源回路1と、電源回路1の電源遮断時あるいは動作停止時において、出力端子4に蓄積された残留電荷の放電を行う残留電荷放電回路2と、を備えている。
電源回路1は、直流電源6から入力端子3に供給される入力電圧VINに基づき、所望の出力電圧VOUTを生成して出力する。電源回路1は、制御端子5に入力されるパワーオフ信号によってオンオフ動作が制御されるようになっている。
(第1実施形態)
図1は、本発明の電源用半導体装置の第1実施形態の構成を示す図である。
第1実施形態に係る電源用半導体装置は、図1に示すように、DC−DCコンバータまたはスイッチングレギュレータなどの電源回路1と、電源回路1の電源遮断時あるいは動作停止時において、出力端子4に蓄積された残留電荷の放電を行う残留電荷放電回路2と、を備えている。
電源回路1は、直流電源6から入力端子3に供給される入力電圧VINに基づき、所望の出力電圧VOUTを生成して出力する。電源回路1は、制御端子5に入力されるパワーオフ信号によってオンオフ動作が制御されるようになっている。
電源回路1がDC−DCコンバータの場合には、入力電圧VINを所望の電圧に変換し、この変換電圧を出力電圧VOUTとして出力する。電源回路1の出力端子4とグランドとの間には、出力コンデンサC1が接続されている。
残留電荷放電回路2は、図1に示すように、放電回路20と、放電制御回路22と、を備えている。
放電回路20は、電源回路1の電源遮断時あるいは動作停止時において、出力端子4に蓄積された残留電荷の放電を行う。ここで、残留電荷の放電とは、出力端子4に接続される出力コンデンサC1の蓄積電荷の放電のみならず、出力端子4とグランドとの間に接続されている負荷の負荷容量(図示せず)の蓄積電荷の放電を含むものとする。
このため、放電回路20は、抵抗R1と、スイッチング素子であるMOSトランジスタM1とが直列に接続され、この直列回路が出力端子4とグランドとの間に接続されている。MOSトランジスタM1は、放電制御回路22からの制御信号S1によってオンオフ制御される。
残留電荷放電回路2は、図1に示すように、放電回路20と、放電制御回路22と、を備えている。
放電回路20は、電源回路1の電源遮断時あるいは動作停止時において、出力端子4に蓄積された残留電荷の放電を行う。ここで、残留電荷の放電とは、出力端子4に接続される出力コンデンサC1の蓄積電荷の放電のみならず、出力端子4とグランドとの間に接続されている負荷の負荷容量(図示せず)の蓄積電荷の放電を含むものとする。
このため、放電回路20は、抵抗R1と、スイッチング素子であるMOSトランジスタM1とが直列に接続され、この直列回路が出力端子4とグランドとの間に接続されている。MOSトランジスタM1は、放電制御回路22からの制御信号S1によってオンオフ制御される。
放電制御回路22は、放電回路20の放電動作を制御するための回路であり、このために制御信号S1を生成し、この制御信号S1を放電回路20に出力する。すなわち、放電制御回路22は、パワーオフ信号が入力されて電源回路1の動作停止の開始時に、放電回路20の放電を開始させ、かつ、電源回路1の出力電圧VOUTを検出し、この出力電圧VOUTが所定の検出電圧値以下になったときに放電回路20の放電を終了させる、制御信号S1を生成して出力する。
また、放電制御回路22は、図1に示すように、入力端子3に入力される入力電圧VINが自己の電源電圧として供給され、その供給される電源電圧によって動作するようになっている。電源電圧遮断時の放電制御をする場合、入力端子3に入力される入力電圧VINの替わりに出力電圧VOUTを自己の電源電圧とすることも可能である。
また、放電制御回路22は、図1に示すように、入力端子3に入力される入力電圧VINが自己の電源電圧として供給され、その供給される電源電圧によって動作するようになっている。電源電圧遮断時の放電制御をする場合、入力端子3に入力される入力電圧VINの替わりに出力電圧VOUTを自己の電源電圧とすることも可能である。
次に、このような構成の第1実施形態の動作例について、図1を参照して説明する。
いま、制御端子5に入力されるパワーオフ信号が例えばLレベルからHレベルになると、電源回路1は入力電圧VINに基づいて出力電圧VOUTを生成して出力する通常動作を停止する。
また、そのパワーオフ信号がLレベルからHレベルになると、放電制御回路22から出力される制御信号S1はLレベルからHレベルに立ち上がる。これにより、MOSトランジスタM1がオフ状態からオン状態になるので、電源回路1の出力端子4の残留電荷は放電回路20によって放電を開始する。この放電によって、電源回路1の出力電圧VOUTは徐々に低下していく。
放電制御回路22は、電源回路1の出力電圧VOUTを検出し、この出力電圧VOUTが所定の検出電圧値以下になると、制御信号S1がHレベルからLレベルに立ち下がる。これにより、MOSトランジスタM1がオンからオフ状態になるので、放電用の電流経路が遮断されて、放電回路20は放電動作を終了する。
いま、制御端子5に入力されるパワーオフ信号が例えばLレベルからHレベルになると、電源回路1は入力電圧VINに基づいて出力電圧VOUTを生成して出力する通常動作を停止する。
また、そのパワーオフ信号がLレベルからHレベルになると、放電制御回路22から出力される制御信号S1はLレベルからHレベルに立ち上がる。これにより、MOSトランジスタM1がオフ状態からオン状態になるので、電源回路1の出力端子4の残留電荷は放電回路20によって放電を開始する。この放電によって、電源回路1の出力電圧VOUTは徐々に低下していく。
放電制御回路22は、電源回路1の出力電圧VOUTを検出し、この出力電圧VOUTが所定の検出電圧値以下になると、制御信号S1がHレベルからLレベルに立ち下がる。これにより、MOSトランジスタM1がオンからオフ状態になるので、放電用の電流経路が遮断されて、放電回路20は放電動作を終了する。
以上のように、第1実施形態では、電源回路1が停止動作になると、その停止動作の開始時に放電回路20が電源回路1の出力端子4に蓄積された残留電荷の放電を開始するようにした。その後、電源回路1の出力電圧VOUTが所定の検出電圧値以下になると、放電回路20が放電動作を終了し、この放電動作の終了時に電源回路1の出力端子4とグランドとの間が開放状態になり、放電回路20での電流経路がなくなるようにした。
このため、第1実施形態では、電源回路1の出力端子4に負荷が接続されている場合には、出力端子4の残留電荷の放電終了後に、負荷の電源をハイインピーダンス状態にすることができる。従って、電源回路1の再起動時に、残留電荷を放電した後、放電回路20の放電用電流経路を遮断できるようにしたので、放電回路をオフさせてから起動させる電源制御シーケンスが不要となり、速やかな電源オンオフ動作を繰り返し実行できる。
このため、第1実施形態では、電源回路1の出力端子4に負荷が接続されている場合には、出力端子4の残留電荷の放電終了後に、負荷の電源をハイインピーダンス状態にすることができる。従って、電源回路1の再起動時に、残留電荷を放電した後、放電回路20の放電用電流経路を遮断できるようにしたので、放電回路をオフさせてから起動させる電源制御シーケンスが不要となり、速やかな電源オンオフ動作を繰り返し実行できる。
次に、第1実施形態の残留電荷放電回路2の具体的な構成について、図2を参照して説明する。
放電制御回路22は、図2に示すように、MOSトランジスタM11〜M15によって構成される。
MOSトランジスタM11は、N型のMOSトランジスタからなり、電源回路1の出力電圧VOUTによってオンオフ制御される。MOSトランジスタM12は、N型のMOSトランジスタからなり、パワーオフ信号によってオンオフ制御される。MOSトランジスタM14は、N型のMOSトランジスタからなり、MOSトランジスタM12のドレイン電圧によってオンオフ制御される。
放電制御回路22は、図2に示すように、MOSトランジスタM11〜M15によって構成される。
MOSトランジスタM11は、N型のMOSトランジスタからなり、電源回路1の出力電圧VOUTによってオンオフ制御される。MOSトランジスタM12は、N型のMOSトランジスタからなり、パワーオフ信号によってオンオフ制御される。MOSトランジスタM14は、N型のMOSトランジスタからなり、MOSトランジスタM12のドレイン電圧によってオンオフ制御される。
また、MOSトランジスタM13は、デプレション型のPMOSトランジスタからなり、ゲートとソースが接続されており、MOSトランジスタM11、M12に定電流を供給する数μA程度の低バイアス定電流を供給する高インピーダンスの定電流源として機能する。同様に、MOSトランジスタM15は、デプレション型のPMOSトランジスタからなり、ゲートとソースが接続されており、MOSトランジスタM14に定電流を供給する数μA程度の低バイアス定電流を供給する高インピーダンスの定電流源として機能する。このため、MOSトランジスタM13、M15は、高抵抗素子に置き換えることができる。
さらに具体的に説明すると、MOSトランジスタM13、M12、M11は、入力端子3とグランドとの間に直列接続される。MOSトランジスタM13のゲートとソースは共通接続され、共通接続部は入力端子3に接続されて入力電圧VINが電源電圧として印加される。なお、共通接続部は、入力端子3に接続されて入力電圧VINの替わりに、出力電圧VOUTを電源電圧として印加してもよい。MOSトランジスタM13のドレインとMOSトランジスタM12のドレインは共通接続され、共通接続部はMOSトランジスタM14のゲートに接続される。
MOSトランジスタM12のゲートには、パワーオフ信号が入力される。MOSトランジスタM12のソースは、MOSトランジスタM11のドレインと接続される。MOSトランジスタM11のゲートには、電源回路1の出力電圧VOUTが入力される。MOSトランジスタM11のソースは、グランドに接続される。
MOSトランジスタM12のゲートには、パワーオフ信号が入力される。MOSトランジスタM12のソースは、MOSトランジスタM11のドレインと接続される。MOSトランジスタM11のゲートには、電源回路1の出力電圧VOUTが入力される。MOSトランジスタM11のソースは、グランドに接続される。
MOSトランジスタM14のゲートには、MOSトランジスタM12のドレイン電圧が入力される。MOSトランジスタM14のソースは、グランドに接続される。MOSトランジスタM14のドレインとMOSトランジスタM15のドレインは共通接続され、共通接続部は放電回路20のMOSトランジスタM1のゲートに接続される。MOSトランジスタM15のゲートとソースは共通接続され、共通接続部は入力端子3に接続されて入力電圧VINが電源電圧として印加される。なお、共通接続部は、入力端子3に接続されて入力電圧VINの替わりに、出力電圧VOUTを電源電圧として印加してもよい。
ここで、図2の残留電荷放電回路2では、MOSトランジスタM11のゲートに電源回路1の出力電圧VOUTを入力し、MOSトランジスタM12のゲートにパワーオフ信号を入力するようにした。これに代えて、MOSトランジスタM11のゲートにパワーオフ信号を入力し、MOSトランジスタM12のゲートに電源回路1の出力電圧VOUTを入力するようにしても良い。
ここで、図2の残留電荷放電回路2では、MOSトランジスタM11のゲートに電源回路1の出力電圧VOUTを入力し、MOSトランジスタM12のゲートにパワーオフ信号を入力するようにした。これに代えて、MOSトランジスタM11のゲートにパワーオフ信号を入力し、MOSトランジスタM12のゲートに電源回路1の出力電圧VOUTを入力するようにしても良い。
次に、このように構成する残留電荷放電回路2の動作例について、図2を参照して説明する。
いま、制御端子5に入力されるパワーオフ信号が例えばLレベルであると、電源回路1は通常動作を行う。この通常動作時には、電源回路1は、入力電圧VINに基づき、所望の出力電圧VOUTを生成して出力する。
また、このときには、残留電荷放電回路2の各部は以下のように動作する。
すなわち、MOSトランジスタ13は、デプレション型のPMOSトランジスタで、ゲートとソースが共通接続されているので定電流源として動作しており、オン状態である。また、MOSトランジスタM12は、ゲートにパワーオフ信号が入力されるが、パワーオフ信号はLレベルであるので、MOSトランジスタM12はオフ状態となる。MOSトランジスタM11は、ゲートに電源回路1の出力電圧VOUTが印加され、この出力電圧VOUTがMOSトランジスタM11のしきい値電圧以上であれば、MOSトランジスタM11はオン状態となるが、MOSトランジスタM12がオフ状態のため、MOSトランジスタM12のドレイン電圧には影響を与えない。
いま、制御端子5に入力されるパワーオフ信号が例えばLレベルであると、電源回路1は通常動作を行う。この通常動作時には、電源回路1は、入力電圧VINに基づき、所望の出力電圧VOUTを生成して出力する。
また、このときには、残留電荷放電回路2の各部は以下のように動作する。
すなわち、MOSトランジスタ13は、デプレション型のPMOSトランジスタで、ゲートとソースが共通接続されているので定電流源として動作しており、オン状態である。また、MOSトランジスタM12は、ゲートにパワーオフ信号が入力されるが、パワーオフ信号はLレベルであるので、MOSトランジスタM12はオフ状態となる。MOSトランジスタM11は、ゲートに電源回路1の出力電圧VOUTが印加され、この出力電圧VOUTがMOSトランジスタM11のしきい値電圧以上であれば、MOSトランジスタM11はオン状態となるが、MOSトランジスタM12がオフ状態のため、MOSトランジスタM12のドレイン電圧には影響を与えない。
このように、MOSトランジスタM13はオン状態、MOSトランジスタM11はオン状態、M12はオフ状態である。また、このときには、MOSトランジスタM15は、デプレション型のPMOSトランジスタで、ゲートとソースが共通接続されているので定電流源として動作しておりオン状態にあるが、高インピーダンスの定電流源である。MOSトランジスタM14のゲートには、MOSトランジスタM13を介して入力電圧VINが印加されるので、MOSトランジスタM14はオン状態になる。
MOSトランジスタM14のオンにより、MOSトランジスタM15もオン状態であるが高インピーダンスの定電流源であるため、放電回路20のMOSトランジスタM1のゲートはグランド電位となるので、MOSトランジスタM1はオフ状態となる。このため、放電回路20は、放電動作を行うことはない。
一方、制御端子5に入力されるパワーオフ信号が例えばLレベルからHレベルになると、電源回路1は動作の停止を開始し、パワーオフ信号がHレベルの期間は電源回路1の動作停止が維持される。
MOSトランジスタM14のオンにより、MOSトランジスタM15もオン状態であるが高インピーダンスの定電流源であるため、放電回路20のMOSトランジスタM1のゲートはグランド電位となるので、MOSトランジスタM1はオフ状態となる。このため、放電回路20は、放電動作を行うことはない。
一方、制御端子5に入力されるパワーオフ信号が例えばLレベルからHレベルになると、電源回路1は動作の停止を開始し、パワーオフ信号がHレベルの期間は電源回路1の動作停止が維持される。
また、このようにパワーオフ信号がLレベルからHレベルに変化すると、残留電荷放電回路2の各部は以下のようになる。
すなわち、MOSトランジスタ13は、オン状態のままであるが、高インピーダンスの定電流源である。また、MOSトランジスタM12のゲートに入力されるパワーオフ信号はLレベルからHレベルになる。また、MOSトランジスタM11のゲートに入力される電源回路1の出力電圧VOUTは、このときにはMOSトランジスタM11のしきい値電圧以上である。このため、MOSトランジスタM11、M12は、オン状態になる。
このように、MOSトランジスタM11、M12のオンにより、MOSトランジスタM1もオン状態であるが高インピーダンスの定電流源であるため、MOSトランジスタM14のゲートはグランド電位となる。このため、MOSトランジスタM14は、オン状態からオフ状態になる。このとき、MOSトランジスタ15は、オン状態の高インピーダンスの定電流源である。
すなわち、MOSトランジスタ13は、オン状態のままであるが、高インピーダンスの定電流源である。また、MOSトランジスタM12のゲートに入力されるパワーオフ信号はLレベルからHレベルになる。また、MOSトランジスタM11のゲートに入力される電源回路1の出力電圧VOUTは、このときにはMOSトランジスタM11のしきい値電圧以上である。このため、MOSトランジスタM11、M12は、オン状態になる。
このように、MOSトランジスタM11、M12のオンにより、MOSトランジスタM1もオン状態であるが高インピーダンスの定電流源であるため、MOSトランジスタM14のゲートはグランド電位となる。このため、MOSトランジスタM14は、オン状態からオフ状態になる。このとき、MOSトランジスタ15は、オン状態の高インピーダンスの定電流源である。
MOSトランジスタM14のオフにより、放電回路20のMOSトランジスタM1のゲートにはMOSトランジスタM15を介して入力電圧VINが印加されるので、MOSトランジスタM1はオフ状態からオン状態になる。このため、放電回路20は、放電動作を開始するので、電源回路1の出力端子4の残留電荷は徐々に放電されていく。
放電回路20による放電動作に伴って、電源回路1の出力電圧VOUTは徐々に低下していく。その出力電圧VOUTは、MOSトランジスタM11のゲートに入力されているので、MOSトランジスタM11のゲート電圧は徐々に低下していく。そして、そのゲート電圧がMOSトランジスタM11のしきい値電圧以下になると、MOSトランジスタM11はオン状態からオフ状態になる。
MOSトランジスタM11のオフにより、MOSトランジスタM14のゲート電圧はグランド電位から入力電圧VINに変化するので、MOSトランジスタM14はオフ状態からオン状態になる。
放電回路20による放電動作に伴って、電源回路1の出力電圧VOUTは徐々に低下していく。その出力電圧VOUTは、MOSトランジスタM11のゲートに入力されているので、MOSトランジスタM11のゲート電圧は徐々に低下していく。そして、そのゲート電圧がMOSトランジスタM11のしきい値電圧以下になると、MOSトランジスタM11はオン状態からオフ状態になる。
MOSトランジスタM11のオフにより、MOSトランジスタM14のゲート電圧はグランド電位から入力電圧VINに変化するので、MOSトランジスタM14はオフ状態からオン状態になる。
MOSトランジスタM14のオンにより、放電回路20のMOSトランジスタM1のゲートはグランド電位となるので、MOSトランジスタM1はオフ状態となる。このため、放電回路20は、残留電荷の放電動作を終了する。
以上のように、図2の残留電荷放電回路2では、電源回路1が動作停止になると、その動作停止の開始時に放電回路20が電源回路1の出力端子4に蓄積された残留電荷の放電を開始するようにした。その後、電源回路1の出力電圧VOUTがMOSトランジスタM11のしきい値電圧以下になると、放電回路20が放電動作を終了し、この放電動作の終了時に電源回路1の出力端子4とグランドとの間が開放状態になり、電流経路がなくなるようにした。
以上のように、図2の残留電荷放電回路2では、電源回路1が動作停止になると、その動作停止の開始時に放電回路20が電源回路1の出力端子4に蓄積された残留電荷の放電を開始するようにした。その後、電源回路1の出力電圧VOUTがMOSトランジスタM11のしきい値電圧以下になると、放電回路20が放電動作を終了し、この放電動作の終了時に電源回路1の出力端子4とグランドとの間が開放状態になり、電流経路がなくなるようにした。
このため、電源回路1の出力端子4に負荷が接続されている場合には、放電終了後に、負荷の電源をハイインピーダンス状態にすることができる。従って、電源回路1の再起動時に、残留電荷を放電した後、放電回路20の放電用電流経路を遮断できるようにしたので、放電回路をオフさせてから起動させる電源制御シーケンスが不要となり、速やかな電源オンオフ動作を繰り返し実行できる。
なお、入力電圧VINからの電源供給が遮断される場合は、入力電圧VINの替わりに出力電圧VOUTを放電制御回路22の電源電圧にしても同様の放電動作を実現できる。
なお、入力電圧VINからの電源供給が遮断される場合は、入力電圧VINの替わりに出力電圧VOUTを放電制御回路22の電源電圧にしても同様の放電動作を実現できる。
(第2実施形態)
図3は、本発明の電源用半導体装置の第2実施形態の構成を示す図である。
第2実施形態に係る電源用半導体装置は、図3に示すように、DC−DCコンバータまたはスイッチングレギュレータなどの電源回路1Aと、電源回路1Aの電源遮断時あるいは動作停止時において、出力端子4に蓄積された残留電荷の放電を行う残留電荷放電回路2Aと、を備えている。
電源回路1Aは、直流電源6から入力端子3に供給される入力電圧VINに基づき、所望の出力電圧VOUTを生成して出力する。電源回路1AがDC−DCコンバータの場合には、入力電圧VINを所望の電圧に変換し、この変換電圧を出力電圧VOUTとして出力する。
電源回路1Aは、入力端子3とグランドとの間に入力容量Ciが接続されており、入力端子3とグランドとの間に形成される寄生容量も含むものとする。また、電源回路1Aは、出力端子4とグランドとの間には、出力コンデンサC1が接続されている。
図3は、本発明の電源用半導体装置の第2実施形態の構成を示す図である。
第2実施形態に係る電源用半導体装置は、図3に示すように、DC−DCコンバータまたはスイッチングレギュレータなどの電源回路1Aと、電源回路1Aの電源遮断時あるいは動作停止時において、出力端子4に蓄積された残留電荷の放電を行う残留電荷放電回路2Aと、を備えている。
電源回路1Aは、直流電源6から入力端子3に供給される入力電圧VINに基づき、所望の出力電圧VOUTを生成して出力する。電源回路1AがDC−DCコンバータの場合には、入力電圧VINを所望の電圧に変換し、この変換電圧を出力電圧VOUTとして出力する。
電源回路1Aは、入力端子3とグランドとの間に入力容量Ciが接続されており、入力端子3とグランドとの間に形成される寄生容量も含むものとする。また、電源回路1Aは、出力端子4とグランドとの間には、出力コンデンサC1が接続されている。
残留電荷放電回路2Aは、図3に示すように、入力電圧検出回路24と、放電回路26と、を備えている。
入力電圧検出回路24は、電源回路1Aの入力電圧VINを検出し、この入力電圧VINを所定の検出電圧値と比較し、入力電圧VINが所定の検出電圧値以下のときに放電信号S2を出力する。また、入力電圧検出回路24は、電源回路1Aの入力電圧VINを自己の電源電圧として動作するようになっている。なお、入力電圧VINの替わりに出力電圧VOUTを自己の電源電圧として動作させることも可能である。
放電回路26は、入力電圧検出回路24から放電信号S2が出力されたときに放電を開始し、かつ、電源回路1Aの出力電圧VOUTが所定の検出電圧値以下になったときに、放電が終了する。
入力電圧検出回路24は、電源回路1Aの入力電圧VINを検出し、この入力電圧VINを所定の検出電圧値と比較し、入力電圧VINが所定の検出電圧値以下のときに放電信号S2を出力する。また、入力電圧検出回路24は、電源回路1Aの入力電圧VINを自己の電源電圧として動作するようになっている。なお、入力電圧VINの替わりに出力電圧VOUTを自己の電源電圧として動作させることも可能である。
放電回路26は、入力電圧検出回路24から放電信号S2が出力されたときに放電を開始し、かつ、電源回路1Aの出力電圧VOUTが所定の検出電圧値以下になったときに、放電が終了する。
放電回路26は、具体的には図3に示すように、放電用の抵抗R2、スイッチング素子である放電開始用のMOSトランジスタM2、およびスイッチング素子である放電停止用(放電終了用)のMOSトランジスタM3とを含み、これらが出力端子4とグランドとの間に直列に接続されている。
MOSトランジスタM2のゲートには、入力電圧検出回路24から出力される放電信号S2が入力され、その放電信号S2の論理値によってMOSトランジスタM2はオンオフ制御される。MOSトランジスタM3のゲートには、電源回路1Aの出力電圧VOUTが入力され、その出力電圧VOUTの大きさ(出力値)によってMOSトランジスタM3はオンオフ制御される。
MOSトランジスタM2のゲートには、入力電圧検出回路24から出力される放電信号S2が入力され、その放電信号S2の論理値によってMOSトランジスタM2はオンオフ制御される。MOSトランジスタM3のゲートには、電源回路1Aの出力電圧VOUTが入力され、その出力電圧VOUTの大きさ(出力値)によってMOSトランジスタM3はオンオフ制御される。
次に、このような構成の第2実施形態の動作例について、図3を参照して説明する。
電源回路1Aは、通常動作時には、入力電圧VINに基づいて出力電圧VOUTを生成して出力する。
入力電圧検出回路24は、電源回路1Aの入力電圧VINを検出し、この入力電圧VINを所定の検出電圧値と比較し、入力電圧VINが所定の検出電圧値以下のときに放電信号S2を出力する。
このため、例えば直流電源6の使用に伴って入力電圧が所定の検出電圧値以下に低下した場合、または直流電源6が入力端子3と切り離された場合には、入力電圧検出回路24から出力される放電信号S2は、例えばLレベルからHレベルに立ち上がる。
電源回路1Aは、通常動作時には、入力電圧VINに基づいて出力電圧VOUTを生成して出力する。
入力電圧検出回路24は、電源回路1Aの入力電圧VINを検出し、この入力電圧VINを所定の検出電圧値と比較し、入力電圧VINが所定の検出電圧値以下のときに放電信号S2を出力する。
このため、例えば直流電源6の使用に伴って入力電圧が所定の検出電圧値以下に低下した場合、または直流電源6が入力端子3と切り離された場合には、入力電圧検出回路24から出力される放電信号S2は、例えばLレベルからHレベルに立ち上がる。
ここで、直流電源6が入力端子3と切り離された場合には、入力電圧検出回路24は、直流電源6からの入力電圧VINを自己の電源電圧として使用できないが、入力容量Ciの蓄積電荷に応じた電圧が電源電圧として一時的に使用される。また、入力電圧VINの替わりに出力電圧VOUTを自己の電源電圧として動作させることも可能である。
放電信号S2がLレベルからHレベルに立ち上がると、MOSトランジスタM2のゲート電圧の論理レベルは、LレベルからHレベルになる。このとき、MOSトランジスタM3のゲートには、電源回路1Aの出力電圧VOUTが入力されており、出力電圧VOUTはMOSトランジスタM3のしきい値電圧よりも大きい。したがって、MOSトランジスタM2、M3は、いずれもオン状態になる。
放電信号S2がLレベルからHレベルに立ち上がると、MOSトランジスタM2のゲート電圧の論理レベルは、LレベルからHレベルになる。このとき、MOSトランジスタM3のゲートには、電源回路1Aの出力電圧VOUTが入力されており、出力電圧VOUTはMOSトランジスタM3のしきい値電圧よりも大きい。したがって、MOSトランジスタM2、M3は、いずれもオン状態になる。
MOSトランジスタM2、M3のオンにより、放電回路26は、電源回路1Aの出力端子4に蓄積された残留電荷の放電を開始する。この放電に伴って、電源回路1Aの出力電圧VOUTは徐々に低下していく。
電源回路1Aの出力電圧VOUTは、MOSトランジスタM3のゲートに入力されているので、MOSトランジスタM3のゲート電圧は徐々に低下していく。そして、そのゲート電圧がMOSトランジスタM3のしきい値電圧以下になると、MOSトランジスタM3はオン状態からオフ状態になる。MOSトランジスタM3のオフにより、放電回路26は、放電動作を終了する。
電源回路1Aの出力電圧VOUTは、MOSトランジスタM3のゲートに入力されているので、MOSトランジスタM3のゲート電圧は徐々に低下していく。そして、そのゲート電圧がMOSトランジスタM3のしきい値電圧以下になると、MOSトランジスタM3はオン状態からオフ状態になる。MOSトランジスタM3のオフにより、放電回路26は、放電動作を終了する。
以上のように、第2実施形態では、電源回路1Aの入力電圧VINが電源電圧の遮断等何らかの原因で所定の検出電圧値以下に低下すると、放電回路26が電源回路1Aの出力端子4の蓄積電荷の放電を開始するようにした。その後、電源回路1Aの出力電圧VOUTがMOSトランジスタM3のしきい値電圧以下になると、放電回路26が放電動作を終了し、この放電動作の終了時に電源回路1Aの出力端子4とグランドとの間が開放状態になり、電流経路がなくなるようにした。
このため、第2実施形態では、電源回路1Aの出力端子4に負荷が接続されている場合には、放電終了後に、負荷の電源をハイインピーダンス状態にすることができる。
このため、第2実施形態では、電源回路1Aの出力端子4に負荷が接続されている場合には、放電終了後に、負荷の電源をハイインピーダンス状態にすることができる。
1、1A・・・電源回路、2、2A・・・残留電荷放電回路、3・・・入力端子、4・・・出力端子、20、26・・・放電回路、22・・・放電制御回路、24・・・入力電圧検出回路
Claims (6)
- 電源回路の電源遮断時あるいは動作停止時において、出力端子の残留電荷の放電を行う残留電荷放電回路であって、
前記電源回路の出力端子の残留電荷を放電させる放電回路と、
前記放電回路の放電動作を制御する放電制御回路と、を備え、
前記放電制御回路は、前記電源回路の動作停止に基づいて前記放電回路の放電を開始させ、かつ、前記電源回路の出力電圧を検出して当該出力電圧が所定の検出電圧値まで低下したときに、前記放電回路の放電を終了させることを特徴とする残留電荷放電回路。 - 前記放電制御回路は、
前記電源回路の出力電圧に基づいてオンオフ制御される第1のトランジスタと、
前記第1のトランジスタと直列接続され、パワーオフ信号に基づいてオンオフ制御される第2のトランジスタと、
直列接続された前記第1のトランジスタおよび前記第2のトランジスタのうちの一方であって、正電位に近い側に存在する前記第1のトランジスタあるいは前記第2のトランジスタのドレイン電圧に基づいてオンオフ制御される第3のトランジスタと、を含み、
前記第3のトランジスタのドレイン電圧に基づいて前記放電回路の放電用トランジスタはオンオフ制御されることを特徴とする請求項1に記載の残留電荷放電回路。 - 前記放電制御回路は、
前記第1のトランジスタおよび第2のトランジスタに定電流を供給する第4のトランジスタと、
前記第3のトランジスタに定電流を供給する第5のトランジスタと、
をさらに含むことを特徴とする請求項2に記載の残留電荷放電回路。 - 電源回路の電源遮断時あるいは動作停止時において、出力端子の残留電荷の放電を行う残留電荷放電回路であって、
前記電源回路の入力電圧を検出し、当該入力電圧が所定の検出電圧値以下のときに放電信号を出力する入力電圧検出回路と、
前記電源回路の出力端子の残留電荷を放電させる放電回路と、を備え、
前記放電回路は、前記入力電圧検出回路から放電信号が出力されたときに放電を開始させ、かつ、前記電源回路の出力電圧が所定の検出電圧値まで低下したときに、放電を終了させることを特徴とする残留電荷放電回路。 - 前記放電回路は、
前記入力電圧検出回路から出力される放電信号に基づいてオンオフ制御される第1のトランジスタと、
前記電源回路の出力電圧に基づいてオンオフ制御される第2のトランジスタと、を含み、
前記第1および第2のトランジスタは、前記電源回路の出力端子とグランドとの間に直列に接続されていることを特徴とする請求項4に記載の残留電荷放電回路。 - 電源回路と、残留電荷放電回路と、を含む電源装置であって、
前記残留電荷放電回路は、請求項1乃至請求項5のうちの何れかに記載の残留電荷放電回路からなることを特徴とする電源用半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008322562A JP2010148234A (ja) | 2008-12-18 | 2008-12-18 | 残留電荷放電回路および電源用半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008322562A JP2010148234A (ja) | 2008-12-18 | 2008-12-18 | 残留電荷放電回路および電源用半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010148234A true JP2010148234A (ja) | 2010-07-01 |
Family
ID=42568071
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008322562A Pending JP2010148234A (ja) | 2008-12-18 | 2008-12-18 | 残留電荷放電回路および電源用半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010148234A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101360762B1 (ko) | 2013-03-13 | 2014-02-12 | 주식회사 포티스 | 저전력 대기 모드 구현을 위한 방전 장치 |
JP2015104298A (ja) * | 2013-11-28 | 2015-06-04 | Tdk株式会社 | 車載用電圧変換装置、および車載装置 |
JP2015159636A (ja) * | 2014-02-21 | 2015-09-03 | 株式会社エヌエフ回路設計ブロック | 電源装置及び電圧源接続判定回路 |
US9278910B2 (en) | 2011-05-31 | 2016-03-08 | Receptos, Inc. | GLP-1 receptor stabilizers and modulators |
JP2016092922A (ja) * | 2014-10-31 | 2016-05-23 | 株式会社リコー | 電源装置、画像形成装置および制御方法 |
JP2016126650A (ja) * | 2015-01-07 | 2016-07-11 | ミツミ電機株式会社 | 電源回路 |
JP2016218535A (ja) * | 2015-05-15 | 2016-12-22 | ミツミ電機株式会社 | レギュレータ用半導体集積回路 |
WO2018147172A1 (ja) * | 2017-02-09 | 2018-08-16 | シャープ株式会社 | 電源回路 |
WO2021157427A1 (ja) * | 2020-02-05 | 2021-08-12 | 株式会社Kelk | 残留電荷除去装置 |
JP7473435B2 (ja) | 2020-09-25 | 2024-04-23 | 新電元工業株式会社 | 放電回路 |
JP7510257B2 (ja) | 2020-02-05 | 2024-07-03 | 株式会社Kelk | 残留電荷除去装置 |
-
2008
- 2008-12-18 JP JP2008322562A patent/JP2010148234A/ja active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9278910B2 (en) | 2011-05-31 | 2016-03-08 | Receptos, Inc. | GLP-1 receptor stabilizers and modulators |
KR101360762B1 (ko) | 2013-03-13 | 2014-02-12 | 주식회사 포티스 | 저전력 대기 모드 구현을 위한 방전 장치 |
JP2015104298A (ja) * | 2013-11-28 | 2015-06-04 | Tdk株式会社 | 車載用電圧変換装置、および車載装置 |
JP2015159636A (ja) * | 2014-02-21 | 2015-09-03 | 株式会社エヌエフ回路設計ブロック | 電源装置及び電圧源接続判定回路 |
JP2016092922A (ja) * | 2014-10-31 | 2016-05-23 | 株式会社リコー | 電源装置、画像形成装置および制御方法 |
CN105763055A (zh) * | 2015-01-07 | 2016-07-13 | 三美电机株式会社 | 电源电路 |
JP2016126650A (ja) * | 2015-01-07 | 2016-07-11 | ミツミ電機株式会社 | 電源回路 |
CN105763055B (zh) * | 2015-01-07 | 2019-02-01 | 三美电机株式会社 | 电源电路 |
JP2016218535A (ja) * | 2015-05-15 | 2016-12-22 | ミツミ電機株式会社 | レギュレータ用半導体集積回路 |
WO2018147172A1 (ja) * | 2017-02-09 | 2018-08-16 | シャープ株式会社 | 電源回路 |
WO2021157427A1 (ja) * | 2020-02-05 | 2021-08-12 | 株式会社Kelk | 残留電荷除去装置 |
JP7510257B2 (ja) | 2020-02-05 | 2024-07-03 | 株式会社Kelk | 残留電荷除去装置 |
JP7473435B2 (ja) | 2020-09-25 | 2024-04-23 | 新電元工業株式会社 | 放電回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010148234A (ja) | 残留電荷放電回路および電源用半導体装置 | |
KR100871947B1 (ko) | 과전류 검출 회로 및 이것을 갖는 전원 장치 | |
US8018214B2 (en) | Regulator with soft-start using current source | |
JP3572292B2 (ja) | スイッチング電源回路 | |
JP5823717B2 (ja) | ボルテージレギュレータ | |
JP4789768B2 (ja) | 電源装置 | |
US8488287B2 (en) | Overcurrent protection circuit and method of protecting power supply circuit | |
JP2008147755A (ja) | 駆動回路及びこれを用いた半導体装置 | |
US8373501B2 (en) | Reference voltage circuit | |
JP2007201723A (ja) | 電力供給制御装置 | |
US6661260B2 (en) | Output circuit of semiconductor circuit with power consumption reduced | |
JP2008202997A (ja) | 温度検出回路 | |
JP5107790B2 (ja) | レギュレータ | |
US7834669B2 (en) | Semiconductor output circuit for controlling power supply to a load | |
JP5825433B2 (ja) | スイッチング電源装置 | |
CN110574273B (zh) | 控制电路以及理想二极管电路 | |
JP2005291865A (ja) | 電源電圧監視回路 | |
US20080136466A1 (en) | Semiconductor Integrated Circuit Driving External FET and Power Supply Incorporating the Same | |
JP2007151322A (ja) | 電源回路およびdc−dcコンバータ | |
US5898327A (en) | Low-power reset signal generating circuit improved in voltage rising characteristic | |
JP2003324941A (ja) | 電源装置 | |
JP5040018B2 (ja) | 燃料電池電源装置 | |
JP4895624B2 (ja) | 電力供給制御装置 | |
US10432185B1 (en) | Turn-off of power switching device | |
JP4048723B2 (ja) | 太陽電池の充電回路とそれを搭載した半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20110630 |