JP5107187B2 - 電子部品パッケージの製造方法 - Google Patents

電子部品パッケージの製造方法 Download PDF

Info

Publication number
JP5107187B2
JP5107187B2 JP2008228204A JP2008228204A JP5107187B2 JP 5107187 B2 JP5107187 B2 JP 5107187B2 JP 2008228204 A JP2008228204 A JP 2008228204A JP 2008228204 A JP2008228204 A JP 2008228204A JP 5107187 B2 JP5107187 B2 JP 5107187B2
Authority
JP
Japan
Prior art keywords
electronic component
support plate
recess
post
component package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008228204A
Other languages
English (en)
Other versions
JP2010062430A (ja
JP2010062430A5 (ja
Inventor
秀明 坂口
昌宏 春原
光敏 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008228204A priority Critical patent/JP5107187B2/ja
Priority to US12/554,091 priority patent/US7897432B2/en
Publication of JP2010062430A publication Critical patent/JP2010062430A/ja
Priority to US12/979,534 priority patent/US8008120B2/en
Priority to US13/182,923 priority patent/US8183679B2/en
Publication of JP2010062430A5 publication Critical patent/JP2010062430A5/ja
Application granted granted Critical
Publication of JP5107187B2 publication Critical patent/JP5107187B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24226—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the item being planar
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/24221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/24225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/24227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the HDI interconnect not connecting to the same level of the item at which the semiconductor or solid-state body is mounted, e.g. the semiconductor or solid-state body being mounted in a cavity or on a protrusion of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H01L2224/82001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI] involving a temporary auxiliary member not forming part of the bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

本発明は電子部品パッケージの製造技術に関し、更に詳細には搭載された電子部品の電極端子と外部接続端子としてのポストとが導電パターンによって電気的に接続された電子部品パッケージの製造技術に関する。
半導体素子等の電子部品は、電子部品が実装された実装装置の小型化等のため、薄くなってきている。このため、電子部品が搭載された電子部品パッケージも、搭載された電子部品と同等に薄い電子部品パッケージが要請されつつある。
かかる要請に応えるべく、下記特許文献１には、搭載された電子部品と同等の厚さの電子部品パッケージの製造方法が提案されている。
この特許文献１に提案された電子部品パッケージの製造方法を図９に示す。図９に示す電子部品パッケージの製造方法では、図９（ａ）に示す様に、搭載する電子部品と等しい厚さの樹脂板１００の所定箇所に貫通孔１０２を穿設した後、樹脂板１００の一面側に樹脂フィルム１０４を貼着する。
この様に、開口部の一方が樹脂フィルム１０４で覆われた貫通孔１０２内に、図９（ｂ）に示す様に、電子部品１０６を挿入する。この際に、電子部品１０６の電極端子１０６ａ，１０６ａ・・は、樹脂フィルム１０４側となるように挿入する。
挿入した電子部品１０６と貫通孔１０２との隙間１０２ａは、図９（ｃ）に示す様に、樹脂１０８によって充填し、電子部品１０６を貫通孔１０２内に固定する。
次いで、図９（ｄ）に示す様に、樹脂フィルム１０４を剥ぎ取った樹脂板１００の一面側全面を覆う樹脂層１１０に、底面に電子部品１０６の電極端子１０６ａが露出する凹部１１２を形成した後、図９（ｅ）に示す様に、凹部１１２の底面に露出する電極端子１０６ａと電気的に接続された導体パターン１１４を形成する、いわゆるビルドアップ法によって樹脂層１１０を介して導体パターン１１４を積層する［図９（ｆ）］。
米国特許第６，５８６，８２２号明細書
図９に示す電子部品パッケージの製造方法によれば、電子部品の厚さと同程度の薄い電子部品パッケージを形成できる。
しかし、図９に示す電子部品パッケージの製造方法によって得られた電子部品パッケージには、樹脂板１００が残されている。このため、得られた電子部品パッケージは、その厚さは薄いものの、その面積が大きくなる。
一方、電子部品パッケージが実装される実装装置では、その小型化のため、電子部品パッケージの面積も小面積化が求められている。
そこで、本発明は、厚さを搭載した電子部品と同等にできるものの、面積が大きくなるという従来の電子部品パッケージの製造技術の課題を解決し、厚さ及び面積を共に小型化可能な電子部品パッケージの製造技術を提供することにある。
本発明者等は、前記課題を解決すべく、図９に示す電子部品パッケージの製造方法において、樹脂板１００を用いることなく電子部品パッケージを製造できないか検討したところ、電子部品１０６が薄く且つ小型化されているため、電子部品１０６の強度が電子部品パッケージの製造工程で作用する応力に耐えられないことが判明した。
このため、本発明者等は、支持板で電子部品を支持しつつ電子部品パッケージを形成し、最終的に支持板を除去することによって、支持板を含まない電子部品パッケージを形成できることを知り、本発明に到達した。
すなわち、本発明は、搭載された電子部品の電極端子と外部接続端子としてのポストとが導電パターンによって電気的に接続された電子部品パッケージを製造する際に、支持板の一面側に、前記電子部品が挿入される電子部品用凹部を形成する工程と、前記電子部品用凹部よりも周縁側の前記支持板の一面側に、前記ポストが形成されるポスト用凹部を形成する工程と、前記電子部品用凹部および前記ポスト用凹部の内壁面を含む前記支持板の一面側の全面に剥離層を形成する工程と、前記剥離層を介して前記ポスト用凹部に導電材を充填して前記ポストを形成する工程と、前記剥離層を介して前記電子部品用凹部に前記電極端子が形成された面と反対側の背面から前記電子部品を挿入する工程と、前記支持板の一面側において、前記剥離層、前記ポスト、および前記電子部品を覆うように樹脂層を形成する工程と、前記樹脂層に、前記電極端子および前記ポストが底面に露出する各凹部を形成する工程と、前記電極端子と前記ポストとを前記各凹部を通じて電気的に接続する導体パターンを前記樹脂層上に形成する工程と、前記樹脂層上の前記導体パターンを更に樹脂層で覆って、前記導体パターンを前記樹脂層で封止する工程と、前記剥離層と共に前記支持板を除去して、前記電子部品および前記ポストを露出する工程と、を含むことを特徴とする電子部品パッケージの製造方法にある。
かかる本発明において、前記電子部品用凹部と前記ポスト用凹部との各々を別工程で、前記支持板の一面側にサンドブラストを施して形成し、前記ポスト用凹部の形成の際、前記電子部品用凹部よりも凹部の深さを深くすることによって、挿入する電子部品に合った電子部品用凹部などを容易に形成できる。
この支持板としては、シリコン又はガラスから成る支持板を用いることによって、電子部品を確実に支持できる。更に、支持板として、シリコンから成る支持板を用い、電子部品用凹部とポスト用凹部との各々を、ドライエッチングによって形成できる。
本発明では、支持板によって電子部品を支持しつつ、電子部品パッケージを製造できる。このため、電子部品の変形等を回避できる。
しかも、支持板の一面側に、剥離層を介して電子部品パッケージが形成されており、支持板を電子部品パッケージから剥離できる。このため、支持板をエッチングによって溶解除去する場合に比較して、支持板を電子部品パッケージから簡単に且つ短時間で剥離できる。
この様に、電子部品パッケージの製造工程で必要な支持板を、電子部品パッケージから剥離できるため、得られた電子部品パッケージを薄く且つ小面積に形成できる。
更に、本発明では、電子部品を挿入して位置決めできる大きさの凹部を、支持板に直接に形成する。このため、この凹部内に挿入した電子部品の電極端子は正確に位置決めでき、電極端子と接続される導体パターンの位置ずれを防止できる結果、得られた電子部品パッケージの信頼性を向上できる。
本発明に係る電子部品パッケージの製造方法の一例を図１〜図３に示す。この電子部品パッケージの製造方法では、図１（ａ）に示す様に、シリコン又はガラスから成る支持板１０の一面側に、電子部品としての半導体素子が挿入されて位置決めされる大きさで且つ挿入される半導体素子の厚さと等しい深さの電子部品用凹部１２（以下、凹部１２と称することがある）を形成する。この凹部１２は、支持板１０の一面側に貼着したドライフィルム１４の所定箇所に支持板１０の一面側が露出する開口部を形成した後、サンドブラストによって形成する。サンドブラストによれば、挿入する半導体素子の形状に合わせて凹部１２を正確に形成できる。
更に、図１（ｂ）に示す様に、凹部１２よりも支持板１０の周縁側に、深さが凹部１２よりも深いポスト用凹部１６，１６（以下、凹部１６と称することがある）を形成する。この凹部１６も、支持板１０の一面側に貼着したドライフィルム１５の所定箇所に支持板１０の一面側が露出する開口部を形成した後、サンドブラストによって形成する。
かかる凹部１２及び凹部１６，１６の内壁面を含む支持板１０の一面側からドライフィルム１５を剥離して、支持板１０の一面側の全面に、図１（ｃ）に示す様に、剥離層１８を形成する。この剥離層１８は、金属製であって、その拡大図に示す様に、支持板１０の一面側からチタン又はクロムから成る層１８ａ、錫層１８ｂ及銅層１８ｃによって形成されている。かかる剥離層１８では、チタン又はクロムから成る層１８ａと錫層１８ｂとの境界面が剥離され易い。この剥離層１８は、スパッタ、蒸着、無電解めっき又は電解めっきによって順次所定の金属層を積層して得ることができる。
尚、剥離層１８としては、チタン又はクロムから成る層１８ａと錫層１８ｂとの間に、銅層を加えた、支持板１０の一面側からチタン又はクロムから成る層−銅層−錫層−銅層が順次積層された剥離層であってもよい。
支持板１０の一面側に形成した凹部１６，１６には、図２（ａ）に示す様に、支持板１０の一面側を覆うドライフィルム１７の凹部１６，１６に対応する部分を開口した後、金属製の剥離層１８を給電層とする電解銅めっきを施して、凹部１６，１６内に銅を充填してポスト２０，２０を形成する。
このドライフィルム１７を剥離した後、図２（ｂ）に示す様に、凹部１２内に半導体素子２２を挿入する。この凹部１２は、半導体素子２２の位置決めを行うことができる大きさで且つ半導体素子２２の厚さと等しい深さに形成されている。このため、凹部１２に挿入された半導体素子２２は正確に位置決めされ、その電極端子２２ａ，２２ａも正確に位置決めされる。
かかる電極端子２２ａ，２２ａの各々と所定のポスト２０とを接続する導体パターンを形成する。
かかる導体パターンを形成する際には、いわゆるアディティブ法やセミアディティブ法等の公知の方法を採用できる。図２（ｃ）では、支持板１０の一面側を覆うように形成した樹脂層２４に、ポスト２０，２０の各々が底面に露出する凹部と、半導体素子２２の電極端子２２ａ，２２ａが底面に露出する凹部を形成した後、無電解銅めっき、蒸着又はスパッタ等によって樹脂層２４の一面に薄金属層２６を形成する。
この薄金属層２６上に貼着したドライフィルム１９に、図２（ｄ）に示す様に、パターニングを施した後、薄金属層２６を給電層とする電解銅めっきを施して、図２（ｅ）に示す様に、導体パターン２８，２８を形成する。
次いで、図２（ｆ）に示す様に、ドライフィルム１９を剥離して露出した薄金属層２６をエッチングによって除去し、導体パターン２８，２８間を絶縁する。
更に、図３（ａ）に示す様に、形成した導体パターン２８，２８を樹脂層２４によって樹脂封止して電子部品パッケージ３０を形成する。
この電子部品パッケージ３０と支持板１０とを、剥離層１８によって剥離したとき、図３（ｂ）に示す様に、剥離層１８の一部が付着している。このため、電子部品パッケージ３０に付着している剥離層１８を、エッチングによって除去することによって、図３（ｃ）に示す電子部品パッケージ３０を得ることができる。
かかる電子部品パッケージ３０では、半導体素子２２の電極端子２２ａ，２２ａの各々と、半導体素子２２の厚さよりも厚く形成したポスト２０とが、樹脂層２４に封止された導体パターン２８によって電気的に接続されている。
図３（ｃ）に示す電子部品パッケージ３０では、支持板１０が残留していないため、半導体素子２２として厚さが２０μｍ程度の半導体素子２２を用いた場合、樹脂層２４の上面からポスト２０の下端までの厚さＨを１００μｍ程度とすることができ、その面積も小面積化できる。
図３（ｃ）に示す電子部品パッケージ３０では、その上面側に何等設けることができないが、図３（ａ）に示す工程において、図４（ａ）に示す様に、導体パターン２８に一端が接続され且つ他端が樹脂層２４の上面側に露出するヴィア３２を形成することによって、図４（ｂ）に示す様に、電子部品パッケージ３０の上面側に他の電子部品３４を装着できる。かかる他の電子部品３４としては、半導体素子等の能動部品、キャパシタ等の受動部品を採用できる。
尚、電子部品パッケージ３０を剥離した支持板１０は、シリコン又はガラスによって形成されているため、再度、支持板１０として再利用できる。
図１〜図４に示す電子部品パッケージの製造方法では、支持板１０に凹部１２，１６を形成していたが、支持板１０に凹部１２，１６を形成することなく電子部品パッケージを得ることができる製造方法を図５〜図６に示す。
先ず、シリコン又はガラスから成る支持板４０の一面側に、剥離層４２を介して金属から成るシード層４４を形成する。この剥離層４２は、樹脂から成る剥離層である。この樹脂としては、アクリル系樹脂、ノボラック型フェノール樹脂、ＨＭＤＳ（ヘキサメチルジシラザン）等を好適に用いることができる。また、シード層４４は、無電解めっき、スパッタ、電解めっき、蒸着等を組み合わせて形成できる。
このシード層４４上には、図５（ｂ）に示す様に、搭載する電子部品としての半導体素子と同一厚さの第1樹脂層４６を形成した後、底面にシード層４４が露出するポストを形成するポスト用凹部５２（以下、凹部５２と称することがある）を形成する。更に、シード層４４を給電層とする電解銅めっきによって、凹部５２内に銅を充填してポスト５４を形成する。
次いで、底面にシード層４４が露出する半導体素子を挿入する電子部品用凹部５０（以下、凹部５０と称することがある）を形成する。この凹部５０は、挿入された半導体素子の位置決めができるように、その面積も挿入される半導体素子と略同程度で且つ深さも半導体素子の厚さと等しい。このため、図５（ｂ）に示す様に、凹部５０に挿入された半導体素子５６は正確に位置決めができ、その電極端子５６ａ，５６ａも正確に位置決めがなされる。
かかる電極端子５６ａ，５６ａの各々と所定のポスト５４とを接続する導体パターンを形成する。
かかる導体パターンを形成する際には、いわゆるアディティブ法やセミアディティブ法等の公知の方法を採用できる。図５（ｃ）では、支持板４０の一面側を覆うように形成した第２樹脂層５８に、ポスト５４，５４の各々が底面に露出する凹部と、半導体素子５６の電極端子５６ａ，５６ａが底面に露出する凹部を形成した後、図５（ｄ）に示す様に、無電解銅めっき、スパッタ又は蒸着によって第２樹脂層５８の一面に薄金属層６０を形成する。
この薄金属層６０上に貼着したドライフィルム６２に、図６（ａ）に示す様に、パターニングを施した後、薄金属層６０を給電層とする電解銅めっきを施して、図６（ａ）に示す様に、導体パターン６４，６４を形成する。
次いで、図６（ｂ）に示す様に、ドライフィルム６２を剥離して露出した薄金属層６０をエッチングによって除去し、導体パターン６４，６４間を絶縁する。
更に、図６（ｃ）に示す様に、形成した導体パターン６４，６４を第２樹脂層５８によって樹脂封止して電子部品パッケージ７０を形成する。
この電子部品パッケージ７０を、図６（ｄ）に示す様に、支持板４０から剥離する。この剥離の際に、剥離層４２をアクリル系樹脂によって形成している場合には、１８０℃以上に加熱して支持板４０を剥離でき、剥離層４２をノボラック型フェノール樹脂によって形成している場合には、剥離液で剥離できる。
支持板４０から電子部品パッケージ７０を剥離したとき、図５（ｄ）に示す様に、シード層４４が付着している。このため、電子部品パッケージ７０に付着しているシード層４４を、エッチングによって除去した後、第1樹脂層４６を除去することによって、図６（ｅ）に示す電子部品パッケージ７０を得ることができる。
かかる電子部品パッケージ７０では、半導体素子５６の電極端子５６ａ，５６ａの各々と、半導体素子５６の厚さと等しく形成したポスト５４とが、樹脂層６４に封止された導体パターン６４によって電気的に接続されている。
図６（ｅ）に示す電子部品パッケージ７０では、半導体素子５６とポスト５４とが同一厚さであるため、実装基板に実装する際には、図７に示す様に、実装基板６８にポスト５４，５４と接続される所定高さのパッド６６，６６が形成されている。
また、図８に示す様に、複数の電子部品パッケージ７０，７０・・を積層することができる。この場合には、電子部品パッケージ７０の各々に、その第２樹脂層５８を貫通して、導体パターン６４に一端が接続されたヴィア７２の他端側に、所定高さのパッド７４を形成する。
図１〜図６に示す支持板１０，４０としては、シリコン又はガラスから成る支持板を用いているが、ステンレス、銅、ガラスエポキシ樹脂又はセラミックから成る支持板を用いてもよい。
また、支持板１０，４０に凹部１６，１２，５０，５２を形成する際に、サンドブラストによって形成しているが、ウエットエッチングやドライエッチング或いは機械加工によって形成してもよい。特に、支持板１０として、シリコンから成る支持板１０を用い、電子部品用凹部１２とポスト用凹部１６との各々を、ＳＦ６ガスやＣＦ４ガス等を用いたドライエッチングによって形成することが好ましい。
更に、支持板１０，４０に複数の電子部品用凹部１２，５０を形成し、複数の電子部品が複数の凹部内に挿入された電子部品パッケージを形成してもよい。
尚、ポスト用凹部１６，５２には、金属を充填しているが、導電性樹脂を充填してもよい。
本発明に係る電子部品パッケージの製造方法の一例について、その一部の工程を説明する工程図である。 本発明に係る電子部品パッケージの製造方法の一例について、図１に示す工程に続く工程を説明する工程図である。 本発明に係る電子部品パッケージの製造方法の一例について、その残部の工程を説明する工程図である。 本発明に係る電子部品パッケージの製造方法の他の例について説明する工程図である。 本発明に係る電子部品パッケージの製造方法の他の例について、その一部の工程を説明する工程図である。 本発明に係る電子部品パッケージの製造方法の他の例について、その残部の工程を説明する工程図である。 図５及び図６に示す電子部品パッケージの製造方法によって得られた電子部品パッケージを実装基板に実装した状態を説明する説明である。 本発明に係る電子部品パッケージの製造方法の他の例で得られた複数の電子部品パッケージを積層した状態を説明する説明図である。 従来の電子部品パッケージの製造方法の工程を説明する工程図である。
符号の説明
１０，４０ 支持板
１２，５０ 電子部品用凹部
１４，１５，１７，１９，６２ ドライフィルム
１６，５２ ポスト用凹部
１８，４２ 剥離層
２０，５４ ポスト
２２，５６ 半導体素子（電子部品）
２２ａ，５６ａ 電極端子
２４，４６ 樹脂層
２６，６０ 薄金属層
２８，６４ 導体パターン
３０，７０ 電子部品パッケージ
３２，７２ ヴィア
３４ 電子部品
４４ シード層
６６，７４ パッド

Claims (4)

  1. 搭載された電子部品の電極端子と外部接続端子としてのポストとが導電パターンによって電気的に接続された電子部品パッケージを製造する際に、
    支持板の一面側に、前記電子部品が挿入される電子部品用凹部を形成する工程と、
    前記電子部品用凹部よりも周縁側の前記支持板の一面側に、前記ポストが形成されるポスト用凹部を形成する工程と、
    前記電子部品用凹部および前記ポスト用凹部の内壁面を含む前記支持板の一面側の全面に剥離層を形成する工程と、
    前記剥離層を介して前記ポスト用凹部に導電材を充填して前記ポストを形成する工程と、
    前記剥離層を介して前記電子部品用凹部に前記電極端子が形成された面と反対側の背面から前記電子部品を挿入する工程と、
    前記支持板の一面側において、前記剥離層、前記ポスト、および前記電子部品を覆うように樹脂層を形成する工程と、
    前記樹脂層に、前記電極端子および前記ポストが底面に露出する各凹部を形成する工程と、
    前記電極端子と前記ポストとを前記各凹部を通じて電気的に接続する導体パターンを前記樹脂層上に形成する工程と、
    前記樹脂層上の前記導体パターンを更に樹脂層で覆って、前記導体パターンを前記樹脂層で封止する工程と、
    前記剥離層と共に前記支持板を除去して、前記電子部品および前記ポストを露出する工程と、
    を含むことを特徴とする電子部品パッケージの製造方法。
  2. 前記電子部品用凹部と前記ポスト用凹部との各々を別工程で、前記支持板の一面側にサンドブラストを施して形成し、
    前記ポスト用凹部の形成の際、前記電子部品用凹部よりも凹部の深さを深くする請求項１記載の電子部品パッケージの製造方法。
  3. 前記支持板として、シリコン又はガラスから成る支持板を用いる請求項１又は請求項２記載の電子部品パッケージの製造方法。
  4. 前記支持板として、シリコンから成る支持板を用い、前記電子部品用凹部と前記ポスト用凹部との各々を、ドライエッチングによって形成する請求項１記載の電子部品パッケージの製造方法。
JP2008228204A 2008-09-05 2008-09-05 電子部品パッケージの製造方法 Active JP5107187B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2008228204A JP5107187B2 (ja) 2008-09-05 2008-09-05 電子部品パッケージの製造方法
US12/554,091 US7897432B2 (en) 2008-09-05 2009-09-04 Method for producing electronic part package
US12/979,534 US8008120B2 (en) 2008-09-05 2010-12-28 Method for producing electronic part package
US13/182,923 US8183679B2 (en) 2008-09-05 2011-07-14 Electronic part package

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008228204A JP5107187B2 (ja) 2008-09-05 2008-09-05 電子部品パッケージの製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012153595A Division JP5458398B2 (ja) 2012-07-09 2012-07-09 電子部品パッケージの製造方法および電子部品パッケージ

Publications (3)

Publication Number Publication Date
JP2010062430A JP2010062430A (ja) 2010-03-18
JP2010062430A5 JP2010062430A5 (ja) 2011-08-25
JP5107187B2 true JP5107187B2 (ja) 2012-12-26

Family

ID=41799641

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008228204A Active JP5107187B2 (ja) 2008-09-05 2008-09-05 電子部品パッケージの製造方法

Country Status (2)

Country Link
US (3) US7897432B2 (ja)
JP (1) JP5107187B2 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101585216B1 (ko) * 2009-10-28 2016-01-13 삼성전자주식회사 반도체 패키지, 이를 이용한 웨이퍼 스택 패키지 및 그 제조방법
KR101119306B1 (ko) * 2010-11-04 2012-03-16 삼성전기주식회사 회로기판의 제조방법
TWI446501B (zh) * 2012-01-20 2014-07-21 矽品精密工業股份有限公司 承載板、半導體封裝件及其製法
JP5458398B2 (ja) * 2012-07-09 2014-04-02 新光電気工業株式会社 電子部品パッケージの製造方法および電子部品パッケージ
WO2014020479A2 (en) * 2012-08-03 2014-02-06 Ecole Polytechnique Federale De Lausanne (Epfl) Post-CMOS Processing and 3D Integration Based on Dry-Film Lithography
US9087847B2 (en) * 2012-08-14 2015-07-21 Bridge Semiconductor Corporation Thermally enhanced interconnect substrate with embedded semiconductor device and built-in stopper and method of making the same
US8901435B2 (en) * 2012-08-14 2014-12-02 Bridge Semiconductor Corporation Hybrid wiring board with built-in stopper, interposer and build-up circuitry
CN103594379B (zh) * 2012-08-14 2016-08-10 钰桥半导体股份有限公司 具有内嵌半导体以及内建定位件的连线基板及其制造方法
US9064878B2 (en) * 2012-08-14 2015-06-23 Bridge Semiconductor Corporation Wiring board with shielding lid and shielding slots as electromagnetic shields for embedded device
US9351409B2 (en) * 2013-08-06 2016-05-24 Kinsus Interconnect Technology Corp. Method of manufacturing a thin support package structure
CN105161436B (zh) 2015-09-11 2018-05-22 柯全 倒装芯片的封装方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3980807B2 (ja) * 2000-03-27 2007-09-26 株式会社東芝 半導体装置及び半導体モジュール
US6586822B1 (en) 2000-09-08 2003-07-01 Intel Corporation Integrated core microelectronic package
JP2002313996A (ja) * 2001-04-18 2002-10-25 Toshiba Chem Corp 半導体パッケージ用基板およびその製造方法
US6701614B2 (en) * 2002-02-15 2004-03-09 Advanced Semiconductor Engineering Inc. Method for making a build-up package of a semiconductor
JP4052955B2 (ja) * 2003-02-06 2008-02-27 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
JP4641820B2 (ja) * 2005-02-17 2011-03-02 三洋電機株式会社 半導体装置の製造方法
JP4819471B2 (ja) * 2005-10-12 2011-11-24 日本電気株式会社 配線基板及び配線基板を用いた半導体装置並びにその製造方法
KR100923501B1 (ko) * 2007-11-13 2009-10-27 삼성전기주식회사 패키지 기판 제조방법

Also Published As

Publication number Publication date
US7897432B2 (en) 2011-03-01
US20100062564A1 (en) 2010-03-11
US20110092020A1 (en) 2011-04-21
US20110266697A1 (en) 2011-11-03
JP2010062430A (ja) 2010-03-18
US8008120B2 (en) 2011-08-30
US8183679B2 (en) 2012-05-22

Similar Documents

Publication Publication Date Title
JP5107187B2 (ja) 電子部品パッケージの製造方法
US9247644B2 (en) Wiring board and method for manufacturing the same
US9226382B2 (en) Printed wiring board
JP4551321B2 (ja) 電子部品実装構造及びその製造方法
TWI508196B (zh) 具有內建加強層之凹穴基板之製造方法
JP4828559B2 (ja) 配線基板の製造方法及び電子装置の製造方法
JP5864180B2 (ja) 半導体パッケージ及びその製造方法
JP3821125B2 (ja) 半導体装置の製造方法、半導体装置、回路基板、電子機器
JP5535494B2 (ja) 半導体装置
US9456500B2 (en) Conductor structure element and method for producing a conductor structure element
JP4332162B2 (ja) 配線基板の製造方法
JP6816964B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
JP2006049424A (ja) 電子部品内蔵基板およびその製造方法
JP2008300507A (ja) 配線基板とその製造方法
JP5329083B2 (ja) ポストおよびパッドを有する部品
JP2010186847A (ja) 半導体装置及びその製造方法、並びに電子装置
JP2006222164A (ja) 半導体装置及びその製造方法
US12027493B2 (en) Fanout integration for stacked silicon package assembly
CN109788666B (zh) 线路基板及其制作方法
JP5357239B2 (ja) 配線基板、半導体装置、及び配線基板の製造方法
JP2006294701A (ja) 半導体装置及びその製造方法
JP2010073838A (ja) 半導体パッケージ及びその製造方法と半導体装置
JP5458398B2 (ja) 電子部品パッケージの製造方法および電子部品パッケージ
WO2018096830A1 (ja) 電子部品及びその製造方法
JP4580752B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110707

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110707

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120515

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120709

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120925

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121003

R150 Certificate of patent or registration of utility model

Ref document number: 5107187

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3