JP5105378B2 - 半導体装置および多層配線基板 - Google Patents

半導体装置および多層配線基板 Download PDF

Info

Publication number
JP5105378B2
JP5105378B2 JP2009546925A JP2009546925A JP5105378B2 JP 5105378 B2 JP5105378 B2 JP 5105378B2 JP 2009546925 A JP2009546925 A JP 2009546925A JP 2009546925 A JP2009546925 A JP 2009546925A JP 5105378 B2 JP5105378 B2 JP 5105378B2
Authority
JP
Japan
Prior art keywords
insulating layer
wiring board
multilayer wiring
heat insulating
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009546925A
Other languages
English (en)
Other versions
JPWO2009081518A1 (ja
Inventor
善広 戸村
繁 近藤
鉄平 岩瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2009546925A priority Critical patent/JP5105378B2/ja
Publication of JPWO2009081518A1 publication Critical patent/JPWO2009081518A1/ja
Application granted granted Critical
Publication of JP5105378B2 publication Critical patent/JP5105378B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75252—Means for applying energy, e.g. heating means in the upper part of the bonding apparatus, e.g. in the bonding head
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/75301—Bonding head
    • H01L2224/75314—Auxiliary members on the pressing surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75—Apparatus for connecting with bump connectors or layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01011—Sodium [Na]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/06—Thermal details
    • H05K2201/062—Means for thermal insulation, e.g. for protection of parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3494—Heating methods for reflowing of solder

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、半導体素子が多層配線基板にフリップチップ接続された半導体装置、およびその半導体装置に用いられる多層配線基板に関する。
近年、電子機器の小型化・薄型化の要求に応えるため、裸（ベア）の半導体素子を配線基板上に直接実装した半導体装置が開発されてきた。このような半導体装置の一種に、「フリップチップ実装」技術を採用した半導体装置がある。
「フリップチップ実装」技術は、配線基板上に半導体素子（チップ）を実装する方法の１つであり、平板上の半導体素子の一方の主面に格子状に並んだバンプと呼ばれる突起状の端子を設け、これらの端子と配線基板上に設けられた電極とを接続するものである。以降、「フリップチップ実装」を採用した半導体装置を「フリップチップタイプ」の半導体装置といい、このような接続方法を「フリップチップ接続」という。
フリップチップタイプの半導体装置は、ワイヤボンディングを採用した半導体装置に比べて実装面積を小さくできる。また配線が短いために電気的特性が良いという特長がある。
フリップチップタイプの半導体装置では、半導体素子は、通常、多層の配線基板上に実装される。配線基板の両主面には配線パターンが形成され、これらの配線パターンは、配線基板に形成されたビアなどを介して相互に電気的に接続されている。２つの配線パターンの一方は半導体素子の内部接続端子（バンプ）に接続され、他方は半田ボールなどの外部接続端子に接続されている。また半導体素子と配線基板との間に、エポキシ樹脂などからなる熱硬化性樹脂が充填され、内部接続端子を保護している。
図１３に、フリップチップタイプの従来の半導体装置ＳＡＰの構成の一例を示す。また図１４に、半導体装置ＳＡＰに用いられる多層配線基板ＭＢＰの構成を示す。図１３に示すように、半導体装置ＳＡＰは、多層配線基板ＭＢＰの一方の主面に半導体素子ＳＤが実装されて構成される。
図１４に示すように、多層配線基板ＭＢＰは、中心部に配置された絶縁層（以降、「コア基板」という）１の２つの主面に絶縁層３および４が積層されて構成される。絶縁層３は、コア基板１に対してフリップチップ接続側に配置され、絶縁層４は、コア基板１に対してフリップチップ接続側と反対側に配置されている。
絶縁層３の表面（図１４では上面）には、半導体素子ＳＤとの接続用の配線５が設けられている。一方、絶縁層４の表面（図１４では下面）には、２次実装用端子電極８が設けられている。２次実装用端子電極８は、半導体装置ＳＡＰを、図示しないマザー基板に２次実装する際に用いられる。複数の２次実装用端子電極８の間には、半田等によりマザー基板の配線と接続する際に、隣接する電極との間でショートするのを避けるために、ソルダーレジスト７が施されている。
絶縁層３とコア基板１の間、ならびにコア基板１と絶縁層４の間には、層間電極９が設けられている。また、絶縁層３、コア基板１ならびに絶縁層４にはそれぞれビア６が設けられ、配線５と２次実装用端子電極８は、層間電極９およびビア６を介して電気的に接続されている。
図１３に示すように、半導体素子ＳＤは、素子本体２０、電極パッド２１、およびバンプ２２で構成されている。平板上の素子本体２０の一方の表面（図１３では下面）には複数の電極パッド２１が設けられ、電極パッド２１のそれぞれにはバンプ２２が設けられている。また半導体素子ＳＤと多層配線基板ＭＢＰとの間には熱硬化性の封止樹脂２３が充填されている。
半導体素子ＳＤのバンプ２２を多層配線基板ＭＢＰの配線５に強く押し付けた状態で、封止樹脂２３を硬化させると、半導体素子ＳＤは、バンプ２２が配線５に密着した状態で多層配線基板ＭＢＰに固定され、半導体素子ＳＤと多層配線基板ＭＢＰとの間の電気的な接続が実現される。
次に図１３を参照して、半導体素子ＳＤを多層配線基板ＭＢＰにフリップチップ実装する工程と、その際に多層配線基板ＭＢＰに発生する反りについて説明する。
予め作製した多層配線基板ＭＢＰを図示しない金属製のステージ上に置く。次に、半導体素子ＳＤを、多層配線基板ＭＢＰとの間に未硬化の封止樹脂２３を挟み、かつバンプ２１が配線５に対向する状態で多層配線基板ＭＢＰ上に載せる。
更に半導体素子ＳＤ上に図示しないヒートツールを載せ、ヒートツールを半導体素子ＳＤに強く押し付けた状態で加熱する。加わった圧力によってバンプ２２の先端が変形して配線５との間に良好な接触状態が実現し、かつヒートツールから加わった熱により封止樹脂２３が硬化して、その状態が保持される。
半導体素子ＳＤを多層配線基板ＭＢＰに実装する際、多層配線基板ＭＢＰと半導体素子ＳＤは、ステージとヒートツールに挟まれた状態で押圧され、かつ１８０℃程度の温度で加熱される。加熱により多層配線基板ＭＢＰを構成するコア基板１ならびに絶縁層２、３および４は水平方向に伸びる。
所定の時間（５〜１０秒）が経過し、封止樹脂２３が硬化した後、ヒートツールに加えられた熱と圧力は取り除かれる。水平方向に伸びていたコア基板１ならびに絶縁層３および４は、温度が下がることにより縮む。その際、最上部の絶縁層３は、封止樹脂２３により半導体素子ＳＤに強固に接着されている。
半導体素子ＳＤの熱膨張率は絶縁層３の熱膨張率に比べて桁違いに小さいため、絶縁層３の収縮が半導体素子ＳＤによって妨げられる。コア基板１ならびに絶縁層２、３および４の収縮量は図１３に水平方向の矢印で示す大きさとなり、結果として、両端部に矢印Ｃ１およびＣ２で示す方向に曲がろうとする力が働き、多層配線基板ＭＢＰは上に凸になるように反る。
このようにして製造された半導体装置ＳＡＰは、その後マザー基板に実装されるが、多層配線基板ＭＢＰの反りが大きいと、半田によって２次実装用端子電極８をマザー基板の配線に接続する際の信頼性が低下する。
半導体素子が実装された多層配線基板の反りを防止する方法として、特許文献１に、（１）多層配線基板を構成する絶縁層の樹脂材料の弾性率または熱膨張係数を異ならせる、（２）絶縁層の厚みを異ならせる、（３）絶縁層のガラスクロスの含有量を異ならせる、ことが提案されている。
特開２００１−２１７５１４号公報
しかし特許文献１に記載の方法は、半導体装置を半田の溶融温度以上の雰囲気にさらす、いわゆるリフロー半田付けを前提としている。これに対し本発明は、加圧および加熱された状態で半導体素子を多層配線基板に接続するフリップチップタイプの半導体装置を対象としている。半導体素子を配線基板に実装する際に圧力が加わらない特許文献１の半導体装置と、圧力が加わるフリップチップタイプの半導体装置では、反りが生じる原理が異なる。従って、特許文献１に記載された方法を、フリップチップタイプの半導体装置に採用しても、多層配線基板の反りを低減する十分な効果は期待できない。
本発明は上記問題点に鑑みてなされたもので、フリップチップ実装の際に加わる熱によって多層配線基板に生じる反りを抑制し、マザー基板に実装する際の接続信頼性を向上させることができる半導体装置を提供することを目的とする。
上記目的を達成するため、本発明にかかる半導体装置は、相互に積層された、平板状の少なくとも３つの絶縁層を含む多層配線基板と、前記多層配線基板の一方の主面に取り付けられた半導体素子を具備する半導体装置であって、前記多層配線基板は、前記絶縁層よりも熱伝導性の低い材料で構成された断熱部材をさらに備え、前記多層配線基板は、前記絶縁層の１つからなるコア基板と、前記コア基板の一方の主面に積層された少なくとも１つの絶縁層と、前記コア基板の他方の主面に積層された少なくとも１つの絶縁層とを含み、前記断熱部材は、平板状の断熱層であり、前記断熱層は１つであり、かつ前記コア基板である第１の絶縁層と前記半導体素子実装側の最外の第２の絶縁層との間に配されているものである。
本発明の半導体装置において、前記絶縁層よりも熱伝導性の低い材料は、絶縁性の樹脂に無機の発泡体が混入されたものであることが好ましい。前記無機の発泡体はセラミック中空粒子であってもよい。
前記無機の発泡体は、多孔質シリカ、発泡ガラス、シリカバルーン、ガラスマイクロバルーン、シラスバルーン、およびクォーツマイクロスフィアーから選ばれた少なくとも１つからなることが好ましい。
本発明によれば、多層配線基板を構成する複数の絶縁層の層間の少なくとも一箇所もしくは複数の絶縁層の一部に断熱部材を設けることによって、多層配線基板内の熱伝導を妨げ、結果として、フリップチップ実装の際に生じる多層配線基板の反りを抑制できる。
図１は、本発明の実施の形態１にかかる半導体装置の構成を示す断面図である。 図２は、図１の多層配線基板の構成を示す断面図である。 図３は、多層配線基板に半導体素子をフリップチップ接続して半導体装置を製造する工程を示す説明図である。 図４は、図３に示した製造工程の次の工程を示す説明図である。 図５は、図４に示した製造工程の次の工程を示す説明図である。 図６は、図１の多層配線基板の製造工程を示す説明図である。 図７は、図６に示した製造工程の以降の工程を示す説明図である。 図８は、本発明の実施の形態２にかかる半導体装置の構成を示す断面図である。 図９は、本発明の実施の形態３にかかる半導体装置の構成を示す断面図である。 図１０は、本発明の実施の形態４にかかる半導体装置の構成を示す断面図である。 図１１は、本発明の実施の形態５にかかる半導体装置の構成を示す断面図である。 図１２は、本発明の実施の形態６にかかる半導体装置の構成を示す断面図である。 図１３は、従来の半導体装置の構成を示す断面図である。 図１４は、図１３の多層配線基板の構成を示す断面図である。
（実施の形態１）
図１および図２を参照して、本発明の実施の形態１にかかる半導体装置について説明する。図１に、本発明の実施の形態１にかかる半導体装置ＳＡ１の断面を示す。また図２に、図１の半導体装置ＳＡ１を構成する多層配線基板ＭＢ１の断面を示す。半導体装置ＳＡ１は、多層配線基板ＭＢ１の実装面に半導体素子ＳＤがフリップチップ接続されて構成される。図中、従来の半導体装置ＳＡＰと同一の機能を有する部材には同一の符号を付し、また重複する説明は避ける。
図２に示すように、多層配線基板ＭＢ１は、第１の絶縁層であるコア基板１のフリップチップ接続側に、絶縁層よりも熱伝導性の低い材料（以降、「断熱材料」という）で構成された断熱層１０が形成され、更にその上に第２の絶縁層３が形成されている。またコア基板１のフリップチップ接続側とは反対側に第３の絶縁層４が形成されている。
第２の絶縁層３の表面（図１においては上面）には配線５が形成され、また第３の絶縁層４の表面（図１においては下面）には２次実装用端子電極８が形成されている。従来の半導体装置ＳＡＰ（図１３参照）と同様に、２次実装用端子電極８の間にはソルダーレジスト７が施されている。
コア基板１、断熱層１０、第２の絶縁層３、および第３の絶縁層４のそれぞれにはビア６が設けられている。ビア６は、貫通孔（ビア孔）の壁面に形成された導体層６ａと、ビア孔に充填された絶縁性樹脂６ｂで構成されている。またコア基板１と断熱層１０との間、断熱層１０と第２の絶縁層３との間、およびコア基板１と第３の絶縁層４の間には、それぞれ層間電極９が設けられている。
配線５と２次実装用端子電極８は、コア基板１、断熱層１０ならびに絶縁層３、４に設けられたビア６（具体的には導体層６ａ）、および層間電極９を介して電気的に接続されている。
半導体素子ＳＤは、素子本体２０、電極パッド２１およびバンプ２２で構成されている。バンプ２２が配線５に圧着されることにより、半導体素子ＳＤと多層配線基板ＭＢ１とが電気的に接続される。封止樹脂２３は、図示の如く塗布され、半導体素子ＳＤを多層配線基板ＭＢ１に接着して、電気的な接続状態を保持する。
図１に示すように，多層配線基板ＭＢ１は、コア基板１と第２の絶縁層３との間に、断熱部材として断熱層１０が設けられている。断熱層１０は、コア基板１、第２の絶縁層３および第３の絶縁層４に比べて熱伝導性が低い。それ故に、半導体素子ＳＤから多層配線基板ＭＢ１に伝導された熱は、断熱層１０によってコア基板１や絶縁層４への伝導が妨げられ、結果として、半導体素子ＳＤを多層配線基板ＭＢ１にフリップチップ接続する際に生じる多層配線基板ＭＳ１の反りを抑制できる。
図３、図４および図５を参照して、断熱層１０の存在により、半導体素子ＳＤを多層配線基板ＭＢ１にフリップチップ接続する際に生じる多層配線基板ＭＢ１の反りが低減される理由を説明する。図３〜図５は、半導体素子ＳＤを多層配線基板ＭＳ１にフリップチップ接続する際の各工程を示す。フィリップチップ接続工程は、加圧加熱前工程（図３）と、加圧加熱工程（図４）と、加圧加熱後工程（図５）とに大別される。
図３を参照して加熱加圧の前工程について説明する。予め作製しておいた多層配線基板ＭＢ１を、金属製のステージ３１の上に載せる。次に、半導体素子ＳＤを、バンプ２２の形成面を下にし、かつ未硬化の封止樹脂２３を挟むようにして多層配線基板ＭＢ１上に載置する。この際、バンプ２２が対応する配線５上に配置されるようにする。このようにして多層配線基板ＭＢ１上に載置された半導体素子ＳＤの上に、カバーフィルム３３を介してヒートツール３２を載せる。
次に、図４を参照して加熱加圧工程について説明する。ヒートツール３２を矢印で示す方向に移動させ、多層配線基板ＭＢ１と半導体素子ＳＤに圧力を加える。この状態でヒートツール３２を加熱する。ヒートツール３２に加えられた圧力により、バンプ２２の先端部は押し潰されて配線５に接触する。またヒートツール３２に加えられた熱により、半導体素子ＳＤを介して封止樹脂２３が加熱され、半導体素子ＳＤと第２の絶縁層３の間に充満する。
この状態では、多層配線基板ＭＢ１を構成する第２の絶縁層３、コア基板１および第３の絶縁層４は矢印で示す方向に熱膨張する。図中、熱膨張の量を矢印の長さで示す。断熱層１０によって熱の伝導が妨げられるため、コア基板１および第３の絶縁層４の熱膨張量は、第２の絶縁層３の熱膨張量に比べるとはるかに小さい。なお、断熱層１０の熱膨張量は、コア基板１や絶縁層３、４に比べて桁違いに小さいため、矢印を省略している。
多層配線基板ＭＢ１を構成する各絶縁層の熱膨張量に違いがあると、多層配線基板ＭＢ１に反りが生じる。しかし、図４に示す状態では、多層配線基板ＭＢ１は、半導体素子ＳＤを介しヒートツール３２によってステージ３１に強い力で押し付けられているため、多層配線基板ＭＢ１の各絶縁層の熱膨張量に違いがあっても、反りは生じない。
図５を参照して加熱加圧の後工程について説明する。加熱加圧工程が終了した後、ヒートツール３２はカバーフィルム３３と共に矢印で示す方向に移動し、封止樹脂２３によって多層配線基板ＭＢ１に接続された半導体素子ＳＤから引き離される。封止樹脂２３は冷却すると共に収縮して、半導体素子ＳＤをより強く多層配線基板ＭＳ１に固定する。このようにして、半導体装置ＳＡ１が完成する。
この際、第２の絶縁層３、コア基板１および第３の絶縁層４は矢印で示される量だけ収縮する。この状態では、多層配線基板ＭＢ１はヒートツール３２によって加えられた圧力から開放されているため、各絶縁層の収縮量の違いによって多層配線基板ＭＢ１に反りが生じる。
しかし第２の絶縁層３は、封止樹脂２３によって半導体素子ＳＤに強固に接続されており、かつ半導体素子ＳＤの収縮量は、第２の絶縁層３のそれに比べて桁違いに小さい。それ故に、第２の絶縁層３の収縮量は小さな値となる。また、断熱層１０の熱膨張率は絶縁層のそれに比べて桁違いに小さいため、収縮量も無視できる値となる。
一方、コア基板１および第３の絶縁層４の熱膨張量は、断熱部１０によって熱伝導が妨げられるため元々少なく、これに対応して収縮量も少ない。結果として、多層配線基板ＭＢ１の各層の収縮量は、断熱層１０を設けない場合に比べて大幅に小さくなり、これに対応して多層配線基板ＭＢ１の反り量も小さくなる。このようにしてフリップチップ接続時の多層配線基板ＭＢ１の反りが抑制される。
次に、図２に戻って、多層配線基板ＭＢ１を構成する各層の材料について説明する。コア基板１としては、一般的には、ガラス繊維にエポキシ樹脂を含浸させたガラス−エポキシ基板、もしくはアラミド繊維にエポキシ樹脂を含浸させたアラミド−エポキシ基板が用いられる。本実施の形態ではガラス−エポキシ基板を使用した。
ガラス−エポキシ基板のＸ−Ｙ方向の熱膨張係数は、一般に１３〜１５ｐｐｍ程度であり、アラミド−エポキシ基板の熱膨張係数が一般に６〜１０ｐｐｍ程度であるのに比べると大きい。またガラス−エポキシ基板のガラス転移温度Ｔｇは１９０〜２００℃、アラミド−エポキシ基板のガラス転移温度Ｔｇは１９８℃であり、近い値を示す。
熱伝導率については、ガラス−エポキシ基板が０．７３Ｗ／ｍ・Ｋ程度、アラミド−エポキシ基板が０．５Ｗ／ｍ・Ｋ程度であり、ガラス−エポキシ基板の熱伝導率の方が高い。さらに、ガラス−エポキシ基板の弾性率は２７〜３０ＧＰａであり、アラミド−エポキシ基板の弾性率７．５ＧＰａと比べると、ガラス−エポキシ基板の方の弾性率が高く、基材が硬い。
第２の絶縁層３および第３の絶縁層４についても、コア基板１と同様にガラス−エポキシ基板またはアラミド−エポキシ基板が用いられる。本実施の形態では、コア基板１と同様、ガラス−エポキシ基板を使用した。
次に、断熱層１０を構成する断熱材料について説明する。断熱材料は、絶縁性の樹脂（接着材）からなるベース部材に、熱伝導性の低い粒子（以降、「断熱粒子」という）１１を分散させたものである。断熱粒子１１の材料としては、無機発泡体が好ましい。本実施の形態においては、断熱粒子１１として多孔質球状シリカ微粒子を使用した。
多孔質シリカは、シリカ（ＳｉＯ２）を主成分とする材質からなり、図中の円内にその形状を拡大して示したように中空状の粒子、つまり発泡体であり、中空粒子の内部の空間には、窒素、酸素やアルゴン等の不活性ガス、あるいは空気のような混合ガスが含まれる。
断熱粒子１１として、多孔質シリカの他に、カルシウム、マグネシウム、マンガン、コバルト、バリウム、および鉛などの金属ケイ酸塩から作る発泡体（マイクロバルーン）を用いることができる。
断熱粒子１１として、上記したもの以外に、発泡ガラス、ガラスマイクロバルーン、シラスバルーン、クォーツマイクロスフィアー（ホワイトマイクロバルーン）を使用することができる。またこれらのうち複数の材料が混合されたものであってもよい。
断熱粒子１１として、セラミックス中空粒子を使用することもできる。セラミックス中空粒子の原料としては、無機物系のアルミナ、ホウケイ酸ソーダ、シラス、フライアッシュ、頁岩、黒曜石、火山岩、水溶性金属塩等が挙げられる。現在、２μｍ程度の大きさのセラミックス中空粒子が販売されている。
断熱粒子１１に用いられる発泡体は、硬化前の断熱層１０をフィルム形成し易くするために、球状が好ましいが、ファイバー状であっても、球状粒子とファイバー状粒子の混合物でもよい。平均粒径が５μｍ以下、好ましくは１μｍ程度以下の微細な断熱粒子を用いることにより、レーザ加工やエッチング法等による配線形成やビア形成を微細化できる。
断熱材料１１のベース部材の樹脂として、エポキシ樹脂、フェノール樹脂、およびイソシアネート樹脂から選択される少なくとも一種を用いることが望ましい。本実施の形態では、コア基板１や他の絶縁層と同様にエポキシ樹脂を使用した。またコア基板１に積層するために、ベース部材として硬化段階がＢステージ状態もしくはプリプレグ状態の樹脂を使用した。
次に、図６および図７を参照して、多層配線基板ＭＢ１の製造工程について説明する。最初に、図６（ａ）に示すような、ビア６および層間電極９が形成されたコア基板１を作製する。まずガラス繊維等にエポキシ樹脂を含浸させてプリプレグを作製し、このプリプレグを一枚または複数枚重ねる。さらにその上下の両面または片面に金属箔（本実施の形態では銅箔）を重ね、プレス機を用いて加熱加圧成形する。このようにして、コア基板１となる両面銅箔張りまたは片面銅箔張りの積層体を作製する。
次に、コア基板１の２つの主面に設けられた銅箔間（両面銅箔張りの場合）に、ドリル加工等により貫通孔（ビア孔）を形成し、ビア孔の壁面に銅メッキを施して導体層６ａを形成する。その際、コア基板１の両主面の表層にも銅メッキが施されて、ビア孔の壁面に形成された導体層６ａと互いに電気的に接続される。
その後、ビア孔に、スクリーン印刷等によってエポキシ樹脂等の絶縁性樹脂６ｂを充填する。なおビア孔に導電性接着剤を充填してもよい。そして、銅箔の表面にフォトレジストを塗布した後、フォトリソグラフィおよびエッチングにより銅箔を加工して、層間電極９となる所定の配線パターンを形成する。
次に、図６（ｂ）に示すように、断熱粒子１１を混入した絶縁性樹脂（接着材）をセパレータ１２に塗布して断熱層１０を作製する。なお、セパレータ１２には、テフロン（登録商標）などの離型性を備えたフィルムを用い、厚さはレーザ光で孔開けできる程度とする。本実施の形態においては、セパレータ１２として厚さ約１０μｍのテフロンフィルムを用いた。
次に、図６（ｃ）に示すように、断熱層１０を、セパレータ１２を上にした状態で、コア基板１のフリップチップ接続側に積層する。そして、熱プレスによってコア基板１に断熱層１０を接着する。熱プレスの具体的な条件は、例えば温度２００℃、圧力３ＭＰａ、加圧時間１８０ｍｉｎである。
次に、図６（ｄ）に示すように、断熱層１０の所定の箇所に、レーザ光３４により貫通孔（ビア孔１３）を形成する。用いるレーザは、ＣＯ２レーザ、ＹＡＧレーザ、エキシマレーザ等の微細加工が可能なものであれば、いずれでもよい。
断熱層１０からセパレータ１２を剥がした後、銅メッキによって断熱層１０のビア孔１３の壁面に導体層６ａを形成すると共に、断熱層１０の表面に銅メッキ層を形成する。その後、ビア孔にスクリーン印刷等によって絶縁性樹脂を充填する。そして、コア基板１と同様の方法で、銅メッキ層の上にフォトレジストを塗布した後、露光およびエッチングを施して、図６（ｅ）に示す層間電極９を形成する。
次に、図７（ａ）に示すように、コア基板１と断熱層１０の両面を、ガラス繊維にエポキシ樹脂を含浸させたプリプレグ状態の絶縁層で挟み込んでラミネート積層する。その状態で、一対のプレス板３５、３５を用いて、矢印で示す方向に圧力をかけた状態で熱プレスを行うと、樹脂が硬化して第２の絶縁層３および第３の絶縁層４が形成される。なお、絶縁層３および４は、銅箔付きであってもよい。
そして、図７（ｂ）に示すように、第２の絶縁層３および第３の絶縁層４にレーザ等でビア孔を形成する。その後、コア基板１と同様の方法で絶縁層３と４の内部にビア６を、また絶縁層３と４の表面に配線５と端子電極８を形成する。最後に、所定の箇所にソルダーレジスト７を形成すると、多層配線基板ＭＢ１が完成する。
次に、このようにして製造した多層配線基板ＭＢ１を用いた本実施の形態の半導体装置ＳＡ１について、断熱層の有無による多層配線基板の反りの程度を実験により確認した。
まず、実験に使用した半導体装置ＳＡ１の仕様について説明する。１５ｍｍ×１５ｍｍの多層配線基板ＭＢ１の実装面に１０ｍｍ×１０ｍｍの半導体素子ＭＢ１がフリップチップ接続された半導体装置ＳＡ１を用意した。コア基板１の厚みは８０μｍ、第２の絶縁層３および第３の絶縁層４の厚みはそれぞれ２０μｍ、断熱層１０の厚みは２０μｍ、配線５、端子電極８、各層間電極の厚みは、それぞれ２０μｍであった。これらの値を合計すると、多層配線基板ＭＢ１の厚みは２４０μｍとなる。また半導体素子ＳＤの厚みは１５０μｍである。
断熱層１０として、熱硬化後の状態において、平均粒径が５μｍ以下の多孔質球状シリカがエポキシ樹脂に５０ｗｔ％含有されたものを用いた。多孔質シリカの熱伝導率は０．０５Ｗ／ｍ・Ｋであり、断熱層１０の２００℃での熱伝導率は０．０８９Ｗ／ｍ・Ｋであった。一方、コア基板１、絶縁層３および４として、ガラス繊維にエポキシ樹脂を含浸させたものを用いた。それぞれの熱伝導率は０．７３Ｗ／ｍ・Ｋであった。
比較のため、図１３に示した従来の半導体装置ＳＡＰについても、多層配線基板ＭＢＰの反りを測定した。多層配線基板ＭＢＰのサイズは多層配線基板ＭＢ１のそれと同じである。またコア基板１ならびに絶縁層３および４の組成は、多層配線基板ＭＢ１のそれと同じである。絶縁層２の厚みは２０μｍであり、組成は絶縁層３および４と同じである。
表１に、半導体装置ＳＡ１および半導体装置ＳＡＰのそれぞれについて、複数の位置で測定した温度および反りの量を示す。表１において、横軸はサンプル名（ＳＡ１またはＳＡＰ）を表し、縦軸は各部の温度および反りの量を表している。サンプル名のカッコ内は、断熱層または絶縁層の熱伝導率の値を示す。温度は、ヒートツール３２、断熱層１０の上面（ＭＳＰでは絶縁層２の上面）、コア基板１の上面、コア基板１の下面、およびステージ３１における測定結果を示す。また、反り量は、多層配線基板の裏面のうち半導体素子ＳＤと対向する領域（１０ｍｍ×１０ｍｍ）の反り量を示す。
Figure 0005105378
この実験では、ヒートツール３２の温度を１８０℃に保ち、ステージ３１の温度を５０℃に保った状態で各部の温度を測定した。断熱層１０がある場合とない場合でコア基板１の温度が大きく異なっている。表１に示すように、断熱層１０がない場合（ＳＡＰ）はコア基板１の上面の温度は１３２．７℃であるのに対し、断熱層１０がある場合（ＳＡ１）は１００℃である。
断熱層１０がある場合、すなわち半導体装置ＳＡ１では、基板の反りは７８．２μｍであるのに対し、断熱層１０がない場合、すなわち半導体装置ＳＡＰでは、基板の反りは１１２．２μｍである。１０ｍｍ×１０ｍｍサイズの半導体素子を実装した半導体装置をマザー基板に２次実装する場合、多層配線基板の反り量（半導体素子に対向する領域の反り量）は１００μｍ以内であることが求められる。断熱層のない従来の半導体装置ＳＡＰはその要件を満たしていないが、断熱層１０を設けた本実施の形態の半導体装置ＳＡ１は、その要件を十分満たしている。
表１には参考として、サンプルＳＡ１−Ｓに、熱伝導率が０．０２Ｗ/ｍ・Ｋの断熱層を設けた場合の、各部の温度と反り量のシミュレーション結果を示す。熱伝導率が０．０２Ｗ/ｍ・Ｋの断熱層を実現するためには、極めて低い熱伝導率の断熱粒子を用いる必要がある。仮にそのような断熱粒子を用いて断熱層を構成した場合、多層配線基板の反り量は４６．９μｍとなり、半導体装置ＳＡ１と比較しても優れた値を示す。実験およびシミュレーションの結果、断熱材料の熱伝導率は、０．０２〜０．１Ｗ/ｍ・Ｋの範囲のものが好ましいことがわかった。
上記の実験より、以下の事実が読み取れる。つまり、断熱層１０によって、約３２℃の温度差分、コア基板１と第３の絶縁層４への熱伝導を抑制できる。実際に半導体素子ＳＤを多層配線基板ＭＢ１に実装する場合、半導体素子ＳＤをフリップチップ接続するのに１０秒程度かかり、この間に配線基板内の熱伝導が進行するため、実験に比べて温度抑制効果は減少する。しかし基板の反りを数十μｍ低減し、マザー基板に実装する際の反り量を１００μｍ以内にすることは十分可能である。
なお、本実施の形態においては、断熱層１０をコア基板１と第２の絶縁層３との間に配置したが、断熱層１０を配置する場所は、これに限定されない。コア基板１と第２の絶縁層３の間に複数の絶縁層が形成されている場合、それらのいずれかの層間に断熱層を配置しても、本実施の形態と同様の効果が得られる。さらにコア基板１と第３の絶縁層４との間に断熱層を挿入してもよい。この場合、コア基板１の熱膨張量を抑えることができないため、本実施の形態に比較すると反りを抑制する効果は小さいが、反りの許容範囲が大きい場合には、問題はない。
なお、コア基板１を断熱層で構成するとか、断熱層を多層配線基板の最外層に設けることも考えられるが、このような構成は、できれば避けたほうがよい。コア基板１は多層配線基板の強度を維持する中心部材であり、このため多くのガラス繊維で補強されている。これに対し、断熱層は断熱粒子が絶縁樹脂中に分散したものであり、強度的に劣るため、強度の維持を目的とした部分に使用するのは好ましくない。
多層配線基板の最外層に断熱層を形成する場合についても、同様である。通常、最外層には配線パターンが形成され、その配線パターンに半導体素子等の電子部品が接続される。半田付け等により電子部品を実装する際に、最外層に熱的および機械的な負荷がかかるため、この位置に、機械的強度の弱い断熱層を配置するのは好ましくない。
また本実施の形態では、断熱層１０のベース部材として熱硬化タイプのエポキシ樹脂を用いているが、紫外線硬化タイプのエポキシ樹脂を用いてもよい。紫外線硬化させることによって、初期の熱膨張による反りを抑制できる。また断熱層１０には、必要に応じて、その他、通常の熱硬化性樹脂組成物に含まれる物質、例えば熱安定剤、帯電防止剤、紫外線吸収剤、難燃剤、染料や顔料、滑剤等を配合してもよい。
また、半導体素子ＳＤがフリップチップ接続される実装方法であれば、封止樹脂２３を用いる代わりに半田や導電性接着剤を用いた接続方法を採用してもよい。また本発明の構成は、ＣＳＰタイプの半導体素子に限らず、例えばＱＦＰタイプ，ＢＧＡタイプ，ＭＣＭタイプ等の表面実装部品全般に適用できる。また、多層配線基板を構成する絶縁層や配線パターンの材質等についても、要旨を逸脱しない範囲内で様々なものが採用できる。また、封止樹脂２３は断熱材（発泡体）を含有してもよい。
（実施の形態２）
図８を参照して、本発明の実施の形態２にかかる半導体装置について説明する。本実施の形態にかかる半導体装置ＳＡ２は、上述の実施の形態１の半導体装置ＳＡ１において、多層配線基板ＭＢ１が多層配線基板ＭＢ２に置き換えられたものである。
図８に示すように、多層配線基板ＭＢ２は断熱層が２層設けられている。具体的には、コア基板１と第２の絶縁層３との間に第１の断熱層１０ａが設けられ、さらにコア基板１と第２の絶縁層４との間に第２の断熱層１０ｂが設けられている。
第１の断熱層１０ａと第２の断熱層１０ｂは上述の断熱層１０と同様に構成されている。また第１の断熱層１０ａおよび第２の断熱層１０ｂのそれぞれにも、ビア６と層間電極９が形成され、これらのビア６と層間電極９は、絶縁層３、コア基板１および絶縁層４に設けられたビア６や層間電極９に電気的に接続されている。
コア基板１の両側に断熱層１０ａおよび１０ｂを設けると、多層配線基板の製造コストが増加するというデメリットがあるが、その反面、第３の絶縁層４にヒートツール３２（図４参照）の熱が伝導するのを効果的に妨げることができる。その結果、フリップチップ接合後（降温後）の多層配線基板ＭＢ２の反りをさらに抑制できる。
（実施の形態３）
図９を参照して、本発明の実施の形態３にかかる半導体装置について説明する。図９に示すように、本実施の形態にかかる半導体装置ＳＡ３は前述の第１の実施の形態にかかる半導体装置ＳＡ１において、多層配線基板ＭＢ１が多層配線基板ＭＢ３に置き換えられたものである。
多層配線基板ＭＢ１では、断熱層１０がコア基板１のフリップチップ接続側（コア基板１と第２の絶縁層３との間）の全面に形成されている。これに対し、多層配線基板ＭＢ３では、コア基板１と第２の絶縁層３との間に配置された第３の絶縁層１４の一部にのみ断熱部材１５が設けられている。
具体的に説明すると、断熱部材１５は、第３の絶縁層１４のうち半導体素子ＳＤの取り付け位置に近接する箇所に設けられた開口部に、断熱材料が充填されたものである。断熱材料は、実施の形態１で説明した断熱材料と実質同一である。
図９において、Ｌは半導体素子ＳＤの一辺の長さを表している。つまり本実施の形態では、断熱部材１５は半導体素子ＳＤに対向する箇所に設けられ、かつ半導体素子ＳＤの形状に対応する形状に形成されている。
以下に、断熱部材１５を半導体素子ＳＤの取り付け位置に近接する箇所にのみ設ける理由を説明する。実施の形態１の断熱層１０は、配線基板の反りを低減する点において十分な効果を発揮するが、断熱材料が高価であるため、半導体装置のコストアップにつながる。断熱材料は、多孔質球状シリカ微粒子のように、熱伝道性の低い粒子を熱硬化性樹脂に混ぜて作製する。このような粒子は用途が限られているため、ガラス繊維等に比較し高価である。
多層配線基板のうち半導体素子ＳＤの取り付け位置に近接する箇所は、半導体素子ＳＤを介して伝わる熱により、その他の部分に比べて膨張量が大きい。逆に言えば、半導体素子ＳＤの取り付け位置から離れた箇所では熱による膨張量が小さいため、この部分から断熱部材を取り除いたとしても、反りの抑制に対する影響は少ない。その半面、半導体素子ＳＤの取り付け位置に近接する箇所にのみ断熱部材を設ければ、断熱層１０を設ける場合に比べてコストを低減できる。
次に、多層配線基板ＭＢ３の製造方法について説明する。コア基板１、絶縁層３および４の作製工程は、実施の形態１で説明した多層配線基板ＭＢ１のそれと同様であるため省略し、ここでは、第４の絶縁層１４の作製工程について説明する。
最初に、エポキシ樹脂等の熱硬化性樹脂をガラス繊維等に含浸させてプリプレグを作製する。プリプレグの両面にはＰＥＴ等の離形性のフィルム（セパレータ）が貼り付けられている。
次に、プリプレグの所定の箇所に、パンチング装置によって半導体素子ＳＤに対応する形状の開口部を形成する。
続いて、断熱粒子をエポキシ樹脂等のベース部材に分散させたペースト状の断熱材料を、スクリーン印刷法により、スキージで掻くようにして前記開口部に充填する。充填された断熱材料は、開口部から多少盛り上がっていてもよい。プレス時に圧縮されることによって平坦な状態になる。
次に、プリプレグの一方の面に貼られたセパレータを剥がし、コア基板１の上に位置決めした状態で載置した後、プレス機で加圧加熱してプリプレグおよびベース部材を硬化させる。このようにして、コア基板１の上に断熱部材１５を有する絶縁層１４が形成される。
次に、絶縁層１４のビア接続部にセパレータの上からレーザ光を照射してビア孔を形成する。その後、銅メッキによってビア孔の壁面に導体層を形成すると共に、絶縁層１４の表面に銅メッキ層を形成する。更に、ビア孔にスクリーン印刷等によって絶縁性樹脂を充填する。そして、コア基板１と同様の方法で、銅メッキ層の上にフォトレジストを塗布した後、露光およびエッチングを施して所望の配線パターン（層間電極９）を形成する。
絶縁層１４の作製は、前述した断熱層１０の作製に比較して容易である、すなわち、絶縁層１４は、エポキシ樹脂等の熱硬化性樹脂をガラス繊維等に含浸させて作製する。このような絶縁層の作製方法は確立されており、コスト的にも安い。またプリプレグの状態の絶縁層を積み重ねるという同じ工程を繰り返すことによって多層配線基板を製造することができるため、工程が単純である。
以上説明したように本実施の形態の多層配線基板ＭＢ３では、第３の絶縁層１４のうち半導体素子ＳＤの取り付け位置に対向する箇所にのみ断熱部材１５が形成されている。それ故に、半導体装置ＳＡ３では、断熱部材１５に要するコストを低減しながら、フリップチップ接続時の多層配線基板ＭＢ３の反りを抑制できる。
なお本実施の形態では、断熱部材１５の幅は半導体素子ＳＤの幅Ｌと等しくしたが、これに限定されない。断熱部材１５の周囲の絶縁層１４からコア基板１に熱が回り込むのを避けるため、断熱部材の形状を半導体素子ＳＤより一回り大きくしてもよい。
（実施の形態４）
図１０を参照して、本発明の実施の形態４にかかる半導体装置について説明する。図１０に示すように、本実施の形態にかかる半導体装置ＳＡ４は上述の第３の実施の形態にかかる半導体装置ＳＡ３において、多層配線基板ＭＢ３が多層配線基板ＭＢ４に置き換えられたものである。
具体的には、多層配線基板ＭＢ３では、コア基板１と第２の絶縁層３との間に配置された第３の絶縁層１４の一部に断熱部材１５が設けられているが、多層配線基板ＭＢ４では、コア基板１の一部にも断熱部材１６が設けられている。
図１０に示すように、コア基板１に設けられた断熱部材１６の幅は、絶縁層１４に設けられた断熱部材１５の幅Ｌと同じである。また断熱部材１６を構成する断熱材料も、断熱部材１５を構成する断熱材料と実質同一である。コア基板１に断熱部材１６を形成する工程は、絶縁層１４に断熱部材１５を形成する工程と基本的に同じであるため、ここでは説明を省略する。
絶縁層１４およびコア基板１の両方に断熱部材（１５、１６）を設けることで、半導体素子ＳＤを多層配線基板ＭＢ４にフリップチップ実装する際に、第４の絶縁層１４、コア基板１および第３の絶縁層４に伝導される熱を遮り、結果として、多層配線基板ＭＢ４の反りをさらに抑制できる。また断熱部材１５および１６に用いる断熱材料の量を必要最小限に留めることができるため、半導体装置ＳＡ４のコストアップも最小限となる。
（実施の形態５）
図１１を参照して、本発明の実施の形態５にかかる半導体装置について説明する。図１１に示すように、本実施の形態にかかる半導体装置ＳＡ４は前述の第３の実施の形態にかかる半導体装置ＳＡ３において、多層配線基板ＭＢ３が多層配線基板ＭＢ５に置き換えられたものである。
具体的には、多層配線基板ＭＢ３では、絶縁層１４のうち半導体素子ＳＤに対向する箇所に開口部を設け、その開口部に断熱材料を充填することで断熱部材１５を構成している。これに対し、多層配線基板ＭＢ５では、絶縁層１４のうち半導体素子ＳＤの取り付け位置に近接する箇所に複数のビア孔を形成し、それぞれのビア孔に断熱材料を充填することによって断熱部材１７を構成している。すなわち、本実施の形態では、断熱部材は、ビア孔に断熱材料が充填された断熱部材１７の集合体を意味する。
ビア孔に断熱材料が充填された断熱部材１７は、開口部に断熱材料が充填された断熱部材１５に比べ、熱伝導を抑える点で若干劣る。しかし、断熱部材１７は、ビア６を形成する工程と同様の工程によって形成できる。結果として、多層配線基板ＭＢ５の製造コストは、従来の多層配線基板ＭＢＰを製造する場合とほとんど差がない。従って、半導体装置ＳＡ５は半導体装置ＳＡ３に比べ、製造コストの面で優れている。
絶縁層１４の作製工程は、基本的に絶縁層３や４の作製工程と変らないため、ここでは説明を省略する。絶縁層１４の作製が絶縁層３や４の作製と異なるのは、半導体素子ＳＤの取り付け位置に近接する箇所に多くのビア孔を形成する点と、そのビア孔に絶縁性樹脂の代わりに断熱材料を充填する点である。
なお、断熱部材１７を構成するビア孔の壁面には導体層６ａが形成されているが、導体層６ａには、層間電極９と接続されたものと、接続されていないものがある。層間電極９と接続された導体層６ａと断熱部材１７は、ビア６と同様の機能を発揮する。
（実施の形態６）
図１２を参照して、本発明の実施の形態６にかかる半導体装置について説明する。図１２に示すように、本実施の形態にかかる半導体装置ＳＡ６は上述の第５の実施の形態にかかる半導体装置ＳＡ５において、多層配線基板ＭＢ５が多層配線基板ＭＢ６に置き換えられたものである。
具体的には、多層配線基板ＭＢ５では、コア基板１と第２の絶縁層３との間に配置された絶縁層１４の一部に断熱部材１７が設けられているが、多層配線基板ＭＢ６では、コア基板１の一部にも、断熱部材１７と同様の形状の断熱部材１８が設けられている。
図１２に示すように、コア基板１のうち半導体素子ＳＤの取り付け位置に近接する箇所にも、ビア孔に断熱材料が充填された複数の断熱部材１８が形成されている。断熱部材１８に充填された断熱材料は、断熱部材１７に充填された断熱材料と実質同一である。なお、コア基板１に断熱部材１８を形成する工程は、絶縁層１４に断熱部材１７を形成する工程と同じであるため、ここでは説明を省略する。
絶縁層１４およびコア基板１の両方に断熱部材（１７、１８）を設けることにより、多層配線基板ＭＢ５に比較し、半導体素子ＳＤを多層配線基板ＭＢ６にフリップチップ実装する際に生じる多層配線基板ＭＢ６の反りを、さらに抑制できる。また、断熱部１７および１８の作製には、ビア６の作製工程を転用できるため、半導体装置ＳＡ６の製造コストを抑えることができる。
本発明は、多層配線基板に半導体素子がフリップチップ実装された小型薄型の半導体装置等に利用できる。

Claims (4)

  1. 相互に積層された、平板状の少なくとも３つの絶縁層を含む多層配線基板と、前記多層配線基板の一方の主面に取り付けられた半導体素子を具備する半導体装置であって、
    前記多層配線基板は、前記絶縁層よりも熱伝導性の低い材料で構成された断熱部材をさらに備え、
    前記多層配線基板は、前記絶縁層の１つからなるコア基板と、前記コア基板の一方の主面に積層された少なくとも１つの絶縁層と、前記コア基板の他方の主面に積層された少なくとも１つの絶縁層とを含み、
    前記断熱部材は、平板状の断熱層であり、前記断熱層は１つであり、かつ前記コア基板である第１の絶縁層と前記半導体素子実装側の最外の第２の絶縁層との間に配されている、半導体装置。
  2. 前記絶縁層よりも熱伝導性の低い材料は、絶縁性の樹脂に無機の発泡体が混入されたものである、請求項１記載の半導体装置。
  3. 前記無機の発泡体は、多孔質シリカ、発泡ガラス、シリカバルーン、ガラスマイクロバルーン、シラスバルーン、およびクォーツマイクロスフィアーから選ばれた少なくとも１つからなる、請求項２記載の半導体装置。
  4. 前記無機の発泡体はセラミック中空粒子である、請求項２記載の半導体装置。
JP2009546925A 2007-12-26 2008-11-11 半導体装置および多層配線基板 Expired - Fee Related JP5105378B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009546925A JP5105378B2 (ja) 2007-12-26 2008-11-11 半導体装置および多層配線基板

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007334142 2007-12-26
JP2007334142 2007-12-26
JP2009546925A JP5105378B2 (ja) 2007-12-26 2008-11-11 半導体装置および多層配線基板
PCT/JP2008/003248 WO2009081518A1 (ja) 2007-12-26 2008-11-11 半導体装置および多層配線基板

Publications (2)

Publication Number Publication Date
JPWO2009081518A1 JPWO2009081518A1 (ja) 2011-05-06
JP5105378B2 true JP5105378B2 (ja) 2012-12-26

Family

ID=40800837

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009546925A Expired - Fee Related JP5105378B2 (ja) 2007-12-26 2008-11-11 半導体装置および多層配線基板

Country Status (4)

Country Link
US (1) US8283570B2 (ja)
JP (1) JP5105378B2 (ja)
CN (1) CN101869008B (ja)
WO (1) WO2009081518A1 (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110024898A1 (en) * 2009-07-31 2011-02-03 Ati Technologies Ulc Method of manufacturing substrates having asymmetric buildup layers
JP5469405B2 (ja) * 2009-08-07 2014-04-16 電気化学工業株式会社 回路基板及びその製造方法
JP2011146519A (ja) * 2010-01-14 2011-07-28 Panasonic Corp 半導体装置及びその製造方法
PL2388287T3 (pl) * 2010-05-18 2013-09-30 Cognis Ip Man Gmbh Materiał kompozytowy
US9048233B2 (en) * 2010-05-26 2015-06-02 Taiwan Semiconductor Manufacturing Company, Ltd. Package systems having interposers
US8945329B2 (en) * 2011-06-24 2015-02-03 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
IN2015DN00551A (ja) * 2012-06-22 2015-06-26 Nikon Corp
US8816494B2 (en) * 2012-07-12 2014-08-26 Micron Technology, Inc. Semiconductor device packages including thermally insulating materials and methods of making and using such semiconductor packages
CN104487232B (zh) * 2012-07-18 2016-10-12 福伊特专利公司 用于制造纤维增强的塑料构件的设备和方法
US9418971B2 (en) * 2012-11-08 2016-08-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package-on-package structure including a thermal isolation material and method of forming the same
US9223363B2 (en) * 2013-03-16 2015-12-29 Henkel IP & Holding GmbH Electronic devices assembled with heat absorbing and/or thermally insulating composition
CN106068683B (zh) * 2014-03-20 2018-12-21 西门子公司 具有夹紧装置的电气的模块及夹紧方法
JP6531603B2 (ja) * 2015-10-01 2019-06-19 富士通株式会社 電子部品、電子装置及び電子装置の製造方法
DE102015223422A1 (de) * 2015-11-26 2017-06-01 Robert Bosch Gmbh Elektrische Vorrichtung mit einer Umhüllmasse
CN109716872B (zh) * 2016-08-31 2021-11-02 阿莫善斯有限公司 制造柔性印刷电路板的方法及由其制造的柔性印刷电路板
DE102016119031A1 (de) 2016-10-07 2018-04-12 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Wärmeisoliertes Mikrosystem
JP7223968B2 (ja) * 2017-01-31 2023-02-17 パナソニックＩｐマネジメント株式会社 電解コンデンサ
JP7135514B2 (ja) * 2018-07-09 2022-09-13 株式会社デンソー 回路基板の放熱構造
JP2020008765A (ja) * 2018-07-10 2020-01-16 株式会社リコー 熱電変換回路、及び画像形成装置
JP7275619B2 (ja) * 2019-02-08 2023-05-18 富士電機株式会社 電力変換装置
JP7199268B2 (ja) 2019-03-19 2023-01-05 株式会社東芝 電子機器
JP2021171919A (ja) * 2020-04-17 2021-11-01 パナソニックＩｐマネジメント株式会社 断熱シート、及び、それを用いた回路基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62206861A (ja) * 1986-03-07 1987-09-11 Hitachi Ltd セラミツクス多層回路板及び半導体実装構造
JP2002359327A (ja) * 2001-03-28 2002-12-13 Kyocera Corp 電子回路モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2906282B2 (ja) * 1990-09-20 1999-06-14 富士通株式会社 ガラスセラミック・グリーンシートと多層基板、及び、その製造方法
JP2001217514A (ja) 2000-02-03 2001-08-10 Denso Corp 多層配線基板
US6873529B2 (en) * 2002-02-26 2005-03-29 Kyocera Corporation High frequency module
WO2005075068A1 (ja) * 2004-02-05 2005-08-18 Taiyo Kagaku Co., Ltd. 多孔質シリカを含有する吸着能付与剤
US7998638B2 (en) * 2004-11-03 2011-08-16 Samsung Sdi Co., Ltd. Electrode for fuel cell, and membrane-electrode assembly and fuel cell system comprising the same
US8091218B2 (en) * 2005-07-29 2012-01-10 Fujikura Ltd. Method of manufacturing a rigid printed wiring board
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62206861A (ja) * 1986-03-07 1987-09-11 Hitachi Ltd セラミツクス多層回路板及び半導体実装構造
JP2002359327A (ja) * 2001-03-28 2002-12-13 Kyocera Corp 電子回路モジュール

Also Published As

Publication number Publication date
US20110279996A1 (en) 2011-11-17
US8283570B2 (en) 2012-10-09
JPWO2009081518A1 (ja) 2011-05-06
WO2009081518A1 (ja) 2009-07-02
CN101869008A (zh) 2010-10-20
CN101869008B (zh) 2012-08-29

Similar Documents

Publication Publication Date Title
JP5105378B2 (ja) 半導体装置および多層配線基板
JP4902606B2 (ja) 半導体パッケージの製造方法及びそれを用いた半導体プラスチックパッケージ
JP4310467B2 (ja) 複合多層基板及びその製造方法
US9084381B2 (en) Method for manufacturing flex-rigid wiring board
JP4055717B2 (ja) 半導体装置およびその製造方法
JP2006302930A (ja) 配線基板とそれを用いた電子部品実装体およびそれらの製造方法
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JP2009231818A (ja) 多層プリント配線板及びその製造方法
JP2004274035A (ja) 電子部品内蔵モジュールとその製造方法
KR100847003B1 (ko) 인쇄 회로 기판을 위한 탄소 섬유 보강재
JP2011233915A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
JP2007194516A (ja) 複合配線基板およびその製造方法、ならびに電子部品の実装体および製造方法
JP4417294B2 (ja) プローブカード用部品内蔵基板とその製造方法
JP4786914B2 (ja) 複合配線基板構造体
JP4065264B2 (ja) 中継基板付き基板及びその製造方法
JP5445007B2 (ja) 回路基板及びその製造方法
JP2007221117A (ja) 部品内蔵基板およびその製造方法
JP2006332246A (ja) 回路基板、回路基板の接続構造および電子機器
JP2007335487A (ja) 半導体装置およびその製造方法
JP2007335487A5 (ja)
JP2008135483A (ja) 電子部品内蔵基板およびその製造方法
KR20100028209A (ko) 인쇄회로기판
JP2006237230A (ja) 複合配線基板構造体及びその製造方法
JP2002109956A (ja) 導体ペーストおよびそれを用いた配線基板の製造方法
JP5696852B2 (ja) ハンダ接続シートおよびそれを用いた電子部品の実装方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120830

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120925

R150 Certificate of patent or registration of utility model

Ref document number: 5105378

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151012

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees