JP5101017B2 - 半導体メモリ装置及びデータの書き込み方法 - Google Patents
半導体メモリ装置及びデータの書き込み方法 Download PDFInfo
- Publication number
- JP5101017B2 JP5101017B2 JP2006016845A JP2006016845A JP5101017B2 JP 5101017 B2 JP5101017 B2 JP 5101017B2 JP 2006016845 A JP2006016845 A JP 2006016845A JP 2006016845 A JP2006016845 A JP 2006016845A JP 5101017 B2 JP5101017 B2 JP 5101017B2
- Authority
- JP
- Japan
- Prior art keywords
- line
- voltage level
- word line
- lines
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04B—GENERAL BUILDING CONSTRUCTIONS; WALLS, e.g. PARTITIONS; ROOFS; FLOORS; CEILINGS; INSULATION OR OTHER PROTECTION OF BUILDINGS
- E04B1/00—Constructions in general; Structures which are not restricted either to walls, e.g. partitions, or floors or ceilings or roofs
- E04B1/18—Structures comprising elongated load-supporting parts, e.g. columns, girders, skeletons
- E04B1/24—Structures comprising elongated load-supporting parts, e.g. columns, girders, skeletons the supporting parts consisting of metal
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04C—STRUCTURAL ELEMENTS; BUILDING MATERIALS
- E04C3/00—Structural elongated elements designed for load-supporting
- E04C3/02—Joists; Girders, trusses, or trusslike structures, e.g. prefabricated; Lintels; Transoms; Braces
- E04C3/04—Joists; Girders, trusses, or trusslike structures, e.g. prefabricated; Lintels; Transoms; Braces of metal
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- E—FIXED CONSTRUCTIONS
- E04—BUILDING
- E04C—STRUCTURAL ELEMENTS; BUILDING MATERIALS
- E04C3/00—Structural elongated elements designed for load-supporting
- E04C3/02—Joists; Girders, trusses, or trusslike structures, e.g. prefabricated; Lintels; Transoms; Braces
- E04C3/04—Joists; Girders, trusses, or trusslike structures, e.g. prefabricated; Lintels; Transoms; Braces of metal
- E04C2003/0404—Joists; Girders, trusses, or trusslike structures, e.g. prefabricated; Lintels; Transoms; Braces of metal beams, girders, or joists characterised by cross-sectional aspects
- E04C2003/0443—Joists; Girders, trusses, or trusslike structures, e.g. prefabricated; Lintels; Transoms; Braces of metal beams, girders, or joists characterised by cross-sectional aspects characterised by substantial shape of the cross-section
- E04C2003/0447—Joists; Girders, trusses, or trusslike structures, e.g. prefabricated; Lintels; Transoms; Braces of metal beams, girders, or joists characterised by cross-sectional aspects characterised by substantial shape of the cross-section circular- or oval-shaped
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/009—Write using potential difference applied between cell electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
Landscapes
- Engineering & Computer Science (AREA)
- Architecture (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Civil Engineering (AREA)
- Structural Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Static Random-Access Memory (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
310 ワードラインドライバ
320 カラムデコーダ
330 周辺回路部
MAY メモリセルアレイ
BS0,BS1,BS2 バイアス回路
Y0ないしYn−1 カラム選択信号
TR0、TR1ないしTRn−1 トランジスタ
BL0ないしBLn−1 第1ライン
LWL0,LWL1,LWL2 第2ライン
VSS 接地電圧
VDD 電源電圧
NTR01ないしNTR23 NMOSトランジスタ
PTR0,PTR1,PTR2 PMOSトランジスタ
SWL0,SWL1,SWL2 メインワードライン信号
X0,X1,X2 ワードラインイネーブル信号
BLK0,BLK1,BLK2 ブロックアドレス
N0 NANDゲート
I0 インバータ
Claims (11)
- 第1端は、複数個の第1ラインのうち対応する第1ラインに連結され、第2端は、複数個の第2ラインのうち対応する第2ラインに連結されるメモリセルを複数個備えるメモリセルアレイと、
前記第2ラインのうち選択された第2ラインを第1電圧レベルにバイアシングし、選択されていない第2ラインを第2電圧レベルにバイアシングするバイアス回路と、
電源電圧とPMOSトランジスタのソースとの間に連結されるダイオードトランジスタと
を備え、
前記第2電圧レベルは、
前記電源電圧レベルから前記ダイオードトランジスタのしきい電圧レベルを減算した電圧レベルであり、
前記バイアス回路は、
前記複数個の第2ラインのそれぞれと接地電圧との間に連結されるNMOSトランジスタと、
前記複数個の第2ラインのそれぞれと電源電圧との間に連結される前記PMOSトランジスタと、を備えることを特徴とする半導体メモリ装置。 - 前記NMOSトランジスタのそれぞれは、
ドレインが前記第2ラインに連結され、ソースが接地電圧に連結され、ゲートにメインワードライン信号が印加され、
前記PMOSトランジスタは、
ドレインが前記第2ラインに連結され、ソースが電源電圧に連結され、ゲートに前記メインワードライン信号が印加されることを特徴とする請求項1に記載の半導体メモリ装置。 - ワードラインイネーブル信号及びブロックアドレスに応答して、複数個の前記メインワードライン信号を発生させるワードラインドライバをさらに備えることを特徴とする請求項1に記載の半導体メモリ装置。
- 前記バイアス回路は、メインワードライン信号に応答して、前記選択された第2ラインを前記第1電圧レベルにバイアシングするインバータを備えることを特徴とする請求項1に記載の半導体メモリ装置。
- ワードラインイネーブル信号及びブロックアドレスに応答して、複数個の前記メインワードライン信号を発生させるワードラインドライバをさらに備えることを特徴とする請求項4に記載の半導体メモリ装置。
- 前記メモリセルは、前記第1ラインに連結される相変化物質と、前記相変化物質と前記第2ラインとの間に連結されるダイオードと、を備えることを特徴とする請求項1に記載の半導体メモリ装置。
- 前記第1ラインは、ビットラインであり、
前記第2ラインは、ワードラインであることを特徴とする請求項1に記載の半導体メモリ装置。 - 第1端は、複数個の第1ラインのうち対応する第1ラインに連結され、第2端は、複数個の第2ラインのうち対応する第2ラインに連結される相変化メモリセルを複数個備える半導体メモリ装置の選択された第1ラインと選択された第2ラインとに連結される、選択されたメモリセルにデータを書き込む方法において、
前記選択された第1ラインを所定の電圧レベルにバイアシングするステップと、
前記選択された第2ラインを第1電圧レベルにバイアシングするステップと、
残りの選択されていない第2ラインを第2電圧レベルにバイアシングするステップと、を含み、
前記第2電圧レベルは、電源電圧レベルからダイオードトランジスタのしきい電圧レベルを減算した電圧レベルであり、
電源電圧とPMOSトランジスタのソースとの間に連結されるダイオードトランジスタと、
複数個の前記第2ラインのそれぞれと接地電圧との間に連結されるNMOSトランジスタと、
複数個の前記第2ラインのそれぞれと電源電圧との間に連結される前記PMOSトランジスタと、を備えることを特徴とするデータの書き込み方法。 - 複数個の第1ライン及び複数個の第2ラインと、
第1端は、前記複数個の第1ラインのうち対応する第1ラインに連結され、第2端は、前記複数個の第2ラインのうち対応する第2ラインに連結されるメモリセルを複数個備えるメモリセルアレイと、
電源電圧とPMOSトランジスタのソースとの間に連結されるダイオードトランジスタと
を備え、
選択された第2ラインは、第1電圧レベルにバイアシングされ、
選択されていない第2ラインは、第2電圧レベルにバイアシングされ、
前記第2電圧レベルは、
前記電源電圧レベルから前記ダイオードトランジスタのしきい電圧レベルを減算した電圧レベルであり、
前記第2ラインの電圧レベルを制御するバイアス回路をさらに備え、
前記バイアス回路は、
前記選択された第2ラインを前記第1電圧レベルにバイアシングするNMOSトランジスタと、
前記選択されていない第2ラインを前記第2電圧レベルにバイアシングする前記PMOSトランジスタと、を備えることを特徴とする半導体メモリ装置。 - 前記NMOSトランジスタのそれぞれは、
ドレインが前記第2ラインに連結され、ソースが接地電圧に連結され、ゲートにメインワードライン信号が印加され、
前記PMOSトランジスタは、
ドレインが前記第2ラインに連結され、ソースが電源電圧に連結され、ゲートに前記メインワードライン信号が印加されることを特徴とする請求項9に記載の半導体メモリ装置。 - ワードラインイネーブル信号及びブロックアドレスに応答して、複数個の前記メインワードライン信号を発生させるワードラインドライバをさらに備えることを特徴とする請求項9に記載の半導体メモリ装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2005-0006581 | 2005-01-25 | ||
KR1020050006581A KR100688524B1 (ko) | 2005-01-25 | 2005-01-25 | 메모리 셀 어레이의 바이어싱 방법 및 반도체 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006209951A JP2006209951A (ja) | 2006-08-10 |
JP5101017B2 true JP5101017B2 (ja) | 2012-12-19 |
Family
ID=36218411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006016845A Active JP5101017B2 (ja) | 2005-01-25 | 2006-01-25 | 半導体メモリ装置及びデータの書き込み方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US7317655B2 (ja) |
EP (1) | EP1684306B1 (ja) |
JP (1) | JP5101017B2 (ja) |
KR (1) | KR100688524B1 (ja) |
CN (1) | CN1811988B (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8248842B2 (en) * | 2005-01-25 | 2012-08-21 | Samsung Electronics Co., Ltd. | Memory cell array biasing method and a semiconductor memory device |
US7710767B2 (en) * | 2005-01-25 | 2010-05-04 | Samsung Electronics Co., Ltd. | Memory cell array biasing method and a semiconductor memory device |
US8432729B2 (en) | 2010-04-13 | 2013-04-30 | Mosaid Technologies Incorporated | Phase-change memory with multiple polarity bits having enhanced endurance and error tolerance |
US8462577B2 (en) * | 2011-03-18 | 2013-06-11 | Intel Corporation | Single transistor driver for address lines in a phase change memory and switch (PCMS) array |
KR102656527B1 (ko) * | 2019-04-05 | 2024-04-15 | 삼성전자주식회사 | 메모리 장치 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6042554B2 (ja) * | 1980-12-24 | 1985-09-24 | 富士通株式会社 | Cmosメモリデコ−ダ回路 |
US4598386A (en) * | 1984-04-18 | 1986-07-01 | Roesner Bruce B | Reduced-area, read-only memory |
US4884238A (en) * | 1988-03-09 | 1989-11-28 | Honeywell Inc. | Read-only memory |
US5818749A (en) * | 1993-08-20 | 1998-10-06 | Micron Technology, Inc. | Integrated circuit memory device |
JP3561012B2 (ja) | 1994-11-07 | 2004-09-02 | 株式会社ルネサステクノロジ | 半導体集積回路装置 |
KR100248868B1 (ko) * | 1996-12-14 | 2000-03-15 | 윤종용 | 플래시 불휘발성 반도체 메모리 장치 및 그 장치의 동작 모드 제어 방법 |
JP3198998B2 (ja) * | 1997-09-11 | 2001-08-13 | 日本電気株式会社 | 半導体不揮発性メモリ |
JP2000276882A (ja) * | 1999-03-23 | 2000-10-06 | Nec Corp | 不揮発性半導体記憶装置とその記憶データの消去方法 |
US6144610A (en) | 1999-04-20 | 2000-11-07 | Winbond Electronics Corporation | Distributed circuits to turn off word lines in a memory array |
JP3471251B2 (ja) * | 1999-04-26 | 2003-12-02 | Necエレクトロニクス株式会社 | 不揮発性半導体記憶装置 |
US6084804A (en) * | 1999-05-04 | 2000-07-04 | Lucent Technologies Inc. | Memory row driver with parasitic diode pull-down function |
KR100301930B1 (ko) * | 1999-06-10 | 2001-11-01 | 윤종용 | 세그먼트 플레이트 라인 스킴을 갖는 불휘발성 강유전체 랜덤액세스 메모리 장치 및 플레이트 라인 세그먼트 구동 방법 |
US6452858B1 (en) * | 1999-11-05 | 2002-09-17 | Hitachi, Ltd. | Semiconductor device |
KR100313787B1 (ko) * | 1999-12-30 | 2001-11-26 | 박종섭 | 반도체 메모리 장치의 워드라인 구동 회로 |
KR100390145B1 (ko) * | 2000-12-12 | 2003-07-04 | 삼성전자주식회사 | 불휘발성 반도체 메모리 장치의 프로그램 방법 |
US6618295B2 (en) | 2001-03-21 | 2003-09-09 | Matrix Semiconductor, Inc. | Method and apparatus for biasing selected and unselected array lines when writing a memory array |
US6462984B1 (en) | 2001-06-29 | 2002-10-08 | Intel Corporation | Biasing scheme of floating unselected wordlines and bitlines of a diode-based memory array |
KR100449070B1 (ko) * | 2001-11-23 | 2004-09-18 | 한국전자통신연구원 | 강유전체 메모리 셀 어레이 및 그를 이용한 데이터 저장방법 |
US6667900B2 (en) * | 2001-12-28 | 2003-12-23 | Ovonyx, Inc. | Method and apparatus to operate a memory cell |
KR100827518B1 (ko) | 2001-12-29 | 2008-05-06 | 주식회사 하이닉스반도체 | 전압 팔로워를 이용한 상변환 메모리 장치 |
US6678190B2 (en) | 2002-01-25 | 2004-01-13 | Ememory Technology Inc. | Single poly embedded eprom |
US6678189B2 (en) | 2002-02-25 | 2004-01-13 | Hewlett-Packard Development Company, L.P. | Method and system for performing equipotential sensing across a memory array to eliminate leakage currents |
AU2003201760A1 (en) * | 2002-04-04 | 2003-10-20 | Kabushiki Kaisha Toshiba | Phase-change memory device |
JP4541651B2 (ja) * | 2003-03-13 | 2010-09-08 | シャープ株式会社 | 抵抗変化機能体、メモリおよびその製造方法並びに半導体装置および電子機器 |
EP1609154B1 (en) * | 2003-03-18 | 2013-12-25 | Kabushiki Kaisha Toshiba | Phase change memory device |
KR100535651B1 (ko) * | 2003-06-30 | 2005-12-08 | 주식회사 하이닉스반도체 | 플래시 메모리 셀과, 낸드 및 노아 타입의 플래시 메모리장치의 독출방법 |
-
2005
- 2005-01-25 KR KR1020050006581A patent/KR100688524B1/ko active IP Right Grant
-
2006
- 2006-01-09 US US11/327,967 patent/US7317655B2/en active Active
- 2006-01-18 CN CN2006100050294A patent/CN1811988B/zh active Active
- 2006-01-21 EP EP06001272.1A patent/EP1684306B1/en active Active
- 2006-01-25 JP JP2006016845A patent/JP5101017B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
CN1811988B (zh) | 2012-05-30 |
EP1684306B1 (en) | 2013-04-24 |
CN1811988A (zh) | 2006-08-02 |
US20060164896A1 (en) | 2006-07-27 |
KR100688524B1 (ko) | 2007-03-02 |
US7317655B2 (en) | 2008-01-08 |
EP1684306A2 (en) | 2006-07-26 |
JP2006209951A (ja) | 2006-08-10 |
KR20060085757A (ko) | 2006-07-28 |
EP1684306A3 (en) | 2007-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100744114B1 (ko) | 상 변화 메모리 장치 및 그 워드라인 구동방법 | |
KR100674992B1 (ko) | 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치 | |
KR100597636B1 (ko) | 상 변화 반도체 메모리 장치 | |
KR100630744B1 (ko) | 워드라인 구동회로의 레이아웃 면적을 감소시킨 반도체메모리 장치 | |
US7778071B2 (en) | Phase change memory device having decentralized driving units | |
KR100674997B1 (ko) | 상 변화 메모리 장치 및 상 변화 메모리 장치의 독출 동작제어방법 | |
JP2007004966A (ja) | 相変化メモリ装置 | |
JP2005158221A (ja) | 相変化メモリ装置におけるライトドライバ回路及びライト電流の印加方法 | |
KR100909754B1 (ko) | 상 변화 메모리 장치 | |
JP5101017B2 (ja) | 半導体メモリ装置及びデータの書き込み方法 | |
KR101452956B1 (ko) | 저항 가변 메모리 장치 | |
KR20120020218A (ko) | 반도체 메모리 장치 | |
US7710767B2 (en) | Memory cell array biasing method and a semiconductor memory device | |
JP4668668B2 (ja) | 半導体装置 | |
KR100604935B1 (ko) | 코어 면적을 감소시킨 반도체 메모리 장치 | |
KR20070024803A (ko) | 상변화 메모리 장치 | |
KR100905166B1 (ko) | 상 변화 메모리 장치 | |
KR100934853B1 (ko) | 상 변화 메모리 장치 | |
JP2008071384A (ja) | 半導体記憶装置 | |
KR100934852B1 (ko) | 상 변화 메모리 장치 | |
US8248842B2 (en) | Memory cell array biasing method and a semiconductor memory device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20080201 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080620 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20081224 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110819 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110830 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20111121 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120926 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5101017 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |