JP5100625B2 - パターンレイアウト設計方法 - Google Patents

パターンレイアウト設計方法 Download PDF

Info

Publication number
JP5100625B2
JP5100625B2 JP2008316072A JP2008316072A JP5100625B2 JP 5100625 B2 JP5100625 B2 JP 5100625B2 JP 2008316072 A JP2008316072 A JP 2008316072A JP 2008316072 A JP2008316072 A JP 2008316072A JP 5100625 B2 JP5100625 B2 JP 5100625B2
Authority
JP
Japan
Prior art keywords
pattern
loop
odd
nodes
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008316072A
Other languages
English (en)
Other versions
JP2010139769A (ja
Inventor
志門 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2008316072A priority Critical patent/JP5100625B2/ja
Priority to US12/630,643 priority patent/US8151225B2/en
Publication of JP2010139769A publication Critical patent/JP2010139769A/ja
Application granted granted Critical
Publication of JP5100625B2 publication Critical patent/JP5100625B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/26Phase shift masks [PSM]; PSM blanks; Preparation thereof
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/70Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00Computer-aided design [CAD]
    • G06F30/30Circuit design
    • G06F30/39Circuit design at the physical level

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

この発明は、パターンレイアウト設計方法に関する。
近年、半導体素子の微細化要求が益々厳しくなってきている。微細なパターンを半導体基板上に形成するために、ダブルパターニング技術や位相シフトマスク技術を適用してフォトリソグラフィーを行うことが考えられる。
ダブルパターニング技術の一つとして、これまでフォトリソグラフィー工程において一括して露光されていた1層のLSIパターンのフォトマスクを2枚のフォトマスクにスプリットし、本来隣り合っていたフォトマスク上のパターンを一つおきに2度に分けて露光することによって、半導体基板に一度の露光では形成できないような細かいピッチのパターンを形成する技術がある。また、位相シフトマスク技術の一つとして、フォトマスク上の隣り合う透光性のパターンに交互に位相シフタを配置することによってパターンを通過する光の位相を交互に0度、180度とずらし、レジスト上に結像する光の強度プロファイルを急峻にしてレジストに形成されるパターンの解像性を向上させる技術がある。
ダブルパターニング技術を適用する場合、夫々のパターンを、1枚目のフォトマスクで露光する種類と2枚目のフォトマスクで露光する種類とに分類する必要がある。また、位相シフトマスク技術を適用する場合、夫々のパターンを、位相シフタを配置する種類と位相シフタを配置しない種類とに分類する必要がある。すなわち、どちらの技術を適用する場合であっても、フォトマスク上の隣り合うパターンが夫々異なる種類に属するように、夫々のパターンを二つの種類に分類(色分け)する必要がある。しかしながら、例えば、フォトマスクのパターンの微細部分において奇数個のパターンが円環状に配置される場合、原理上、隣り合うパターン同士が同一種類に属してしまう矛盾(コンフリクト)が生じる。マスクパターンあるいはデザインパターンのレイアウト設計図(以下、マスクパターン設計図およびデザーンパターン設計図をパターンレイアウト設計図と総称する)を作成する段階において、このような分類不可能な部分を生じる構造を検出し、除去する技術が要望されている。
これに対し、例えば特許文献1において、微細部分において奇数個のパターンが円環状に配置される部分(奇数ループ)を検出し、前記奇数ループを構成する一部のパターンを再配置してコンフリクトを除去する技術が開示されている。
しかしながら、半導体集積回路が複雑化する昨今、フォトマスクのマスクレイアウト設計図のパターンの微細部分において、他のループと接続した奇数ループを形成してしまうことが少なくない。このような複数のループが接続した奇数ループにおいては、再配置対象のパターンの選択方法次第で再配置対象のパターンの数が増加する場合がある。再配置対象のパターンの数が増加すると、該増加に伴って設計負担が増大する。したがって、再配置対象のパターンの数が少なくなるように効率的に再配置対象のパターンを選択することが重要となる。しかしながら、上記特許文献1によれば、再配置対象のパターンを効率よく選択する方法については開示されていない。
特許第3307313号公報
本発明は、マスクパターン間の距離に基づいてマスクパターンを2種類に分類する際に分類不可能な部分を生じる構造を除去するように、パターンレイアウト設計図に記述されているパターンを効率的に再配置するパターンレイアウト設計方法を提供することを目的とする。
本願発明の一態様によれば、パターンレイアウト設計図に基づいて生成されるマスクパターンのうち、リソグラフィプロセスで所望の転写解像度を得ることができない距離又は所望の転写解像度を得るための補助パターンを配置することができない距離で互いに隣接するマスクパターンを互いにエッジで接続されたノードとしたグラフを作成するグラフ作成工程と、該作成したグラフから閉ループを抽出する閉ループ抽出工程と、前記抽出した閉ループから奇数個のノードにより構成されている奇数ループを選択し、該選択した奇数ループが孤立している場合、該奇数ループから任意に再配置対象のノードを選択し、前記選択した奇数ループが孤立していない場合、該奇数ループを含む複数の閉ループが接続している閉ループ群が偶数個のノードにより構成されている偶数ループを含むか否かに基づいて異なる選択基準で前記閉ループ群に含まれる奇数ループから再配置対象のノードを選択する再配置対象選択工程と、前記再配置対象選択工程により選択されたノードに対応する前記マスクパターンを生成するための前記パターンレイアウトを再配置するパターン再配置工程と、を備えることを特徴とするパターンレイアウト設計方法が提供される。
本発明によれば、マスクパターン間の距離に基づいてマスクパターンを2種類に分類する際に分類不可能な部分を生じる構造を除去するように、パターンレイアウト設計図に記述されているパターンを効率的に再配置するパターンレイアウト設計方法を提供することができるという効果を奏する。
以下に添付図面を参照して、この発明にかかるパターンレイアウト設計方法の実施の形態を詳細に説明する。
(第1の実施の形態)
まず、理解を助けるために、ゲート電極が形成されている基板を覆うように形成されている層間絶縁膜にコンタクトホールを形成する工程を一例として取り上げて、ダブルパターニング技術について説明する。
図1(a)は、ウェハの面に対して垂直方向(z軸方向)の上方から見た、形成したいコンタクトホールのレイアウトを説明する図である。図示するように、基板上に、矩形のゲート電極101aおよびゲート電極101bが、y軸方向を長手方向として夫々形成されており、各ゲート電極101a、101b上におけるy=Aの位置にコンタクトホール102a、102bが夫々レイアウトされている。コンタクトホール102a、102b間は距離Lを置いて離れている。図1(b)は、図1(a)のレイアウト図に示すウェハの、y=Aの位置における断面図である。図1(b)に示すように、ゲート電極101a、101bは、基板100上に形成されたゲート酸化膜103a、103b上に夫々形成されている。そして、基板100上に形成されているゲート電極101a、101bごと、基板100を覆うように層間絶縁膜104が形成され、コンタクトホール102a、102bは、図示するように、層間絶縁膜104に、ゲート電極101a、101bの上方からエッチングされて形成される。コンタクトは、コンタクトホール102a、102bを形成した後、該形成したコンタクトホール102a、102bにコンタクト材料を埋め込むことによってコンタクトが形成される。
コンタクトホール102a、102bを層間絶縁膜104に形成する際、層間絶縁膜104上に感光性ペースト(レジスト)を塗布または積層し、遮光部および透光部が所定のパターンで形成されたフォトマスクを介して光を照射して、透光部を通過した光が結像されたレジストの部位を硬化あるいは分解させ、現像により不要部分を溶解除去させ、レジストにコンタクトホールパターンを形成するフォトリソグラフィー工程と、形成したレジストのコンタクトホールパターンをマスクとしてエッチングを行うことにより層間絶縁膜104上にコンタクトホールを開けるエッチング工程と、が実行される。
ここで、フォトリソグラフィーを実行する露光装置には、使用する光の波長、レンズの開口数、光源の形状、リソグラフィ条件などにより、リソグラフィプロセスで所望の転写解像度を得ることができる最小の距離(以降、限界距離という)が決まっている。前記した距離Lが限界距離に満たない場合、一枚のフォトマスクを用いた露光でレジスト上にコンタクトホール102a、102bのパターンを結像することはできない。そこで、コンタクトホール102a、102bのパターンを2枚のフォトマスクを用いて別々に露光するダブルパターニング技術が有効となる。
ダブルパターニング技術を用いて層間絶縁膜104にコンタクトホール102a、102bを形成する工程を説明する。ダブルパターニング技術には様々な手法が存在するが、ここでは、一例として、図2を参照して、リソグラフィ工程およびエッチング工程を2回繰り返す手法について説明する。
まず、図2(a)に示すように、層間絶縁膜104の上にレジスト膜105が形成される。次に、図2(b)に示すように、レジスト膜105を、コンタクトホール102aのマスクパターンが形成された第1のフォトマスク106を介して露光して現像することにより、コンタクトホール102aのレジストパターンを形成する。ここで、レジスト膜105は、露光した部分が除去されるポジ型レジストであるとしている。次に、形成されたレジストパターンをマスクとして層間絶縁膜104のエッチングを行った後、残ったレジストパターンを除去すると、図2(c)に示すように、コンタクトホール102aが形成されたウェハが得られる。
続いて、図2(d)に示すように、再度レジスト材料を塗布して、層間絶縁膜104上に再度レジスト膜105´を形成し、レジスト膜105´に対してコンタクト102bのマスクパターンが形成された第2のフォトマスク107を介して露光して現像することにより、レジスト膜105´にコンタクト102bのレジストパターンを形成する。次に、形成したレジストパターンをマスクとして層間絶縁膜104のエッチングを行った後、残ったレジストパターンを除去すると、図2(e)に示すように、コンタクトホール102a、102bが形成されたウェハが得られる。
ダブルパターニング技術によりコンタクトホールパターン102a、102bを作成する方法としては、上述した方法のほか、次のような方法もある。すなわち、層間絶縁膜104上にハードマスク(窒化膜など)を形成し、ハードマスク上にレジストを形成し、該レジストに第1のフォトマスク106を用いてコンタクトホール102aのパターンを形成し、該レジストをマスクとしてエッチングを行ってコンタクトホール102aのパターンをハードマスクに転写した後、さらにハードマスク上に再度レジストを形成し、該レジストに第2のフォトマスク107を用いてコンタクトホール102bのパターンを形成し、該レジストパターンをマスクとしてエッチングを行ってコンタクトホール102bのパターンをハードマスクに転写し、最後にハードマスクをマスクとしてエッチングを行って層間絶縁膜104にコンタクトホール102a、102bを形成する。
このように、ダブルパターニング技術によれば、コンタクトホール102a、102bを夫々第1のフォトマスク106、第2のフォトマスク107を用いて露光することにより、限界距離に満たない距離で隣接して配置されているコンタクトホール102a、102bが形成される。つまり、ダブルパターニング技術を使用する場合、フォトマスクのコンタクトホールパターンのパターンレイアウト設計時において、限界距離に満たない間隔で隣接するコンタクトホールパターン同士が2枚の別々のフォトマスクにより露光されるように、夫々のコンタクトホールパターンを一方のフォトマスクを用いて露光する種類および他方のフォトマスクを用いて露光する種類の2種類に分類する作業が必要となる。
ここで、グラフ理論の概念を導入し、隣接するコンタクトホールパターンとの距離が限界距離に満たないコンタクトホールパターンをノード、該コンタクトホールパターンと前記した隣接するコンタクトホールパターンとの関係をエッジで表現する。すると、各コンタクトホールパターンを2種類に色分けする作業は、各エッジの両側のノードが別々の種類に属するように各ノードを2種類に色分けする問題に帰着される。図3は、ノード、エッジにより構成されるグラフの例を示す図である。図3においては、第1の種類に分類されているノードを黒丸、第2の種類に分類されているノードを白丸で描画している。
上記説明したコンタクトホール102a、102bを形成する場合においては、2つのノードが1つのエッジで接続されているだけであるので、該2つのノードを2種類に色分けするのは簡単である。すなわち、図3(a)に示すように、どちらか一方のノードを第1の種類、もう一方のノードを第2の種類に色分けすればよい。偶数個のノードが閉ループを形成している場合、図3(b)に示す4つのノードにより構成されるグラフのように、隣り合うノードが異なる種類に属するように各ノードを第1の種類と第2の種類に色分けすることができる。ところが、図3(c)に示す5つのノードにより構成されるグラフのように、奇数個のノードが閉ループを形成する場合、原理上、エッジの両側に位置するノードが同一の種類に分類されてしまう部分(コンフリクト)が生じてしまう。このようにコンフリクトが生じると、コンフリクトしているノードに対応するコンタクトホールパターンの解像度が低下し、意図したように該コンタクトホールパターンをウェハ上に形成することができなくなる。
本発明の第1の実施の形態のパターンレイアウト設計装置によれば、コンタクトホールパターンのマスクレイアウト設計図からグラフを作成し、奇数個のノードにより構成される閉ループ構造を検出し、コンフリクトを引き起こす奇数ループ構造を除去するように効率的にコンタクトホールパターンのレイアウトを再配置する。以下に、本発明の第1の実施の形態のパターンレイアウト設計装置について説明する。
図4は、パターンレイアウト設計装置の構成を説明するブロック図である。図4に示すように、パターンレイアウト設計装置10は、コンタクトホールパターンのパターンレイアウト設計図の入力を受け付けるパターンレイアウト設計図入力手段1と、パターンレイアウト設計図入力手段1が受け付けたパターンレイアウト設計図に基づいて生成されるフォトマスクにおいて隣接するコンタクトホールパターンとの間の間隔が限界距離に満たないコンタクトホールパターンを抽出し、該限界距離に満たない距離で互いに隣接するコンタクトホールパターンを互いにエッジで接続されたノードとしたグラフを作成するグラフ作成手段2と、グラフ作成手段2が作成したグラフから閉ループを構成するノードおよびエッジを抽出する閉ループ抽出手段3と、閉ループ抽出手段3が抽出した閉ループを、奇数個のノードにより構成される閉ループ(奇数ループ)と偶数個のノードにより構成される閉ループ(偶数ループ)とに弁別する閉ループ弁別手段4と、閉ループ弁別手段4により弁別された奇数ループを除去するように再配置対象のノードを選択する再配置対象選択手段5と、再配置対象選択手段5が選択したノードに対応するコンタクトホールパターンを再配置するパターン再配置手段6と、を備える。
本実施の形態のパターンレイアウト設計装置10は、CPUなどの制御装置と、ROM(Read Only Memory)やRAMなどの記憶装置と、HDD、CDドライブ装置などの外部記憶装置と、ディスプレイ装置などの表示装置と、キーボードやマウスなどの入力装置を備えており、通常のコンピュータを利用したハードウェア構成となっている。
本実施の形態のパターンレイアウト設計装置10で実行されるパターンレイアウト設計プログラムは、インストール可能な形式又は実行可能な形式のファイルでCD−ROM、フレキシブルディスク(FD)、CD−R、DVD(Digital Versatile Disk)等のコンピュータで読み取り可能な記録媒体に記録されて提供される。
また、本実施の形態のパターンレイアウト設計装置10で実行されるパターンレイアウト設計プログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。また、本実施の形態のパターンレイアウト設計装置10で実行されるパターンレイアウト設計プログラムをインターネット等のネットワーク経由で提供または配布するように構成しても良い。本実施の形態のパターンレイアウト設計装置10で実行されるパターンレイアウト設計プログラムを、ROM等に予め組み込んで提供するように構成してもよい。
本実施の形態のパターンレイアウト設計装置10で実行されるパターンレイアウト設計プログラムは、前記した各手段(パターンレイアウト設計図入力手段1、グラフ作成手段2、閉ループ抽出手段3、閉ループ弁別手段4、再配置対象選択手段5、パターン再配置手段6)を含むモジュール構成となっており、上記各部が主記憶装置上にロードされ、パターンレイアウト設計図入力手段1、グラフ作成手段2、閉ループ抽出手段3、閉ループ弁別手段4、再配置対象選択手段5、およびパターン再配置手段6が主記憶装置上に生成されるようになっている。
次に、本実施の形態のパターンレイアウト設計装置10の動作を説明する。図5は、パターンレイアウト設計装置10の動作を説明するフローチャートである。図5に示すように、まず、パターンレイアウト設計図入力手段1は、入力されてきたパターンレイアウト設計図を受け付ける(ステップS1)。ここで、パターンレイアウト設計図入力手段1に入力されるパターンレイアウト設計図は、例えばCADなどで描画された設計図であってよい。
グラフ作成手段2は、受け付けたパターンレイアウト設計図を解釈し、該パターンレイアウト設計図に基づいて生成されるフォトマスクにおいて、隣接するコンタクトホールパターンとの間の間隔が限界距離に満たないコンタクトホールパターンを抽出し、該限界距離に満たない距離で互いに隣接するコンタクトホールパターンを互いにエッジで接続されたノードとしたグラフを作成する(ステップS2)。閉ループ抽出手段3は、作成されたグラフから閉ループを抽出する(ステップS3)。
ここで、図6を参照して、閉ループ抽出手段3による閉ループ抽出のルールの一例を説明する。閉ループ抽出手段3は、ノードおよびエッジで接続される閉じた構造のうち、最小単位の構造を閉ループとして抽出する。また、閉ループ抽出手段3は、閉ループを構成するエッジで区切られる面の一部または全体が互いに重ならないように閉ループを抽出する。図6に示すグラフは、ノード1〜ノード4が、直線で示すエッジで相互に接続されている構造となっている。この場合、ノード1、2、3により構成される三角形構造や、ノード1、3、4により構成される三角形構造や、ノード2、3、4により構成される三角形構造や、ノード1、2、4により構成される三角形構造が最小単位の構造となる。したがって、閉ループ抽出手段3は、ノード1、2、3、4により構成される四角形構造は最小単位ではないので、該四角形構造を閉ループとして抽出しない。また、ノード1、2を含む三角形構造として、ノード1、2、3により構成される三角形構造と、ノード1、2、4により構成される三角形構造との2種類をとりうるが、この2種類の三角形構造は、エッジにより区切られる面が一部重なる。したがって、閉ループ抽出手段3は、該両方の三角形構造を共に閉ループとして抽出することはない。すなわち、閉ループ抽出手段3は、図6のグラフから、ノード1、2、3により構成される三角形構造およびノード1、3、4により構成される三角形構造を共に閉ループとして抽出するか、ノード2、3、4により構成される三角形構造およびノード1、2、4により構成される三角形構造を共に閉ループとして抽出するかのいずれか一方を実行する。
なお、ステップS2においては、限界距離に満たない距離で配置されている2つのコンタクトパターンは、該2つのコンタクトパターンを結ぶ直線上に別のコンタクトパターンが配置されている場合であっても、グラフ作成手段2により抽出され、互いにエッジで接続される。例えば、3つのコンタクトパターンが直線上に配置され、互いに限界距離に満たない距離で配置されている場合、該3つのコンタクトパターンは互いにエッジで接続され、ステップS3において閉ループとして抽出されることとなる。
図5に戻り、ステップS3に続いて、閉ループ弁別手段4は、抽出された閉ループを奇数ループと偶数ループとに弁別する(ステップS4)。さらに、閉ループ弁別手段4は、複数の閉ループが接続している箇所に位置するノード(接続箇所のノード)を抽出する(ステップS5)。例えば閉ループ抽出手段3が図6に示すグラフからノード1、2、3により構成される三角形構造およびノード1、3、4により構成される三角形構造を共に閉ループとして抽出した場合、二つの三角形構造は、ノード1およびノード3により構成される辺で接続されているので、閉ループ弁別手段3は、ステップS5において、接続箇所のノードとしてノード1およびノード3を抽出する。
ステップS5に続いて、再配置対象選択手段5は、弁別した偶数ループおよび奇数ループと抽出した接続箇所のノードに基づいて、奇数ループを除去するように再配置するノードを選択する(ステップS6)。図7は、ステップS6における再配置対象選択手段5の動作をさらに詳しく説明するフローチャートである。
図7において、まず、再配置対象選択手段5が一つの奇数ループを選択して動作が開始される。再配置対象選択手段5は、前記選択した奇数ループが孤立しているか否かを判定する(ステップS11)。奇数ループが孤立しているか否かは、該奇数ループに含まれるノードのうちステップS5にて抽出された接続箇所のノードが一つでも存在するか否かを調べることによって簡単に判定することができる。
再配置対象選択手段5は、選択した奇数ループが孤立していると判定した場合(ステップS11、Yes)、該奇数ループを構成するノードのうち任意のノードを再配置対象として選択する(ステップS12)。
前記選択した閉ループが別の閉ループと接続しており、孤立した閉ループではなかった場合(ステップS11、No)、再配置対象選択手段5は、前記選択された奇数ループに接続している閉ループ、該閉ループに接続している他の閉ループ、というように前記選択した奇数ループと接続関係にある閉ループを辿り、前記選択された奇数ループおよび該奇数ループと直接的ならびに間接的な接続関係にある閉ループで構成される閉ループ群に偶数ループが存在するか否かをさらに判定する(ステップS13)。偶数ループが存在しない、すなわち閉ループ群が奇数ループで構成される場合(ステップS13、No)、再配置対象選択手段5は、前記閉ループ群を構成する全てのノードをリストアップし、該リストアップしたノードから、接続している閉ループの数が最も多いノードを選択し、いったん除去する(ステップS14)。そして、再配置対象選択手段5は、残ったノードから奇数ループがなくなったか否かを判定し(ステップS15)、奇数ループがすべて除去されるまでステップS14を繰り返す。そして、再配置対象選択手段5は、奇数ループがなくなったとき(ステップS15、Yes)、ステップS14にて選択したノードを全て再配置対象とする(ステップS16)。
図8は、ステップS14、ステップS15、およびステップS16の動作により、再配置対象のノードが選択されて奇数ループが除去される様子を説明する図である。図8(a)に示すように、ゲート電極およびコンタクトがレイアウトされている場合について考える。実線で接続したコンタクト間の距離は限界距離に満たない。このようにレイアウトされているコンタクトホールパターンをノードおよびエッジで表現すると、図8(b)のようになる。ノード周辺に付した数字は、夫々のノードに接続している閉ループの数を示している。例えば白抜き矢印(1)が示すノードには、三角形構造の閉ループ4つが接続されている。スタート時に図8(b)の太い実線で示した三角形の奇数ループが再配置対象選択手段5により選択された場合、図8(b)に示したノード全てが前記奇数ループを含む閉ループ群を構成するノードとしてリストアップされる。そして、まず、図中の「4」の数字が付された二つのノードのうちの何れか一つが選択対象となる。そのうち、図中の白抜き矢印(1)にて示したノードが選択されると、該選択されたノードは除去され、図8(c)に示すようなノードおよびエッジが残る。しかし、まだ3つの奇数ループが残っている。そこで、図中の「3」が付された白抜き矢印(2)に示すノードがさらに選択され、該ノードが除去されると、図8(d)に示すようなノードおよびエッジが残る。これにより、図8(b)に示した閉ループ群から奇数ループの構造が完全に除去される。そして、図8(b)の状態から図8(d)の状態に至るまでに選択されて除去された全てのノードが、再配置対象のノードとなる。
図7に戻り、ステップS13において、再配置対象選択手段5が、閉ループ群に偶数ループが含まれると判定した場合(ステップS13、Yes)、再配置対象選択手段5は、該閉ループ群を構成するノードをリストアップし、該閉ループ群に含まれる奇数ループを構成するノードのうちの他の閉ループとの接続箇所以外のノードか、または接続箇所のノードのうちの、接続閉ループ数が最多で、除去後に新たな奇数ループを形成することがないようなノードを一つ選択し、除去する(ステップS17)。そして、再配置対象選択手段5は、残ったノードから奇数ループがなくなったか否かを判定し(ステップS18)、前記閉ループ群から奇数ループが全て除去されるまでステップS17の動作を繰り返す。奇数ループが全て除去されたとき(ステップS18、Yes)、再配置対象選択手段5は、奇数ループが全て除去されるまでに選択されたノードを再配置対象のノードとする(ステップS16)。
図9は、ステップS17、ステップS18、およびステップS16の動作により、再配置対象のノードが選択されて奇数ループが除去される様子を説明する図である。図9(a)に示すように、ゲート電極の上にコンタクトがレイアウトされている場合について考える。実線で接続されているコンタクト間の距離は限界距離に満たない。該レイアウトされているコンタクトホールパターンをノードおよびエッジとで表現すると、図9(b)のようになる。図9(b)に示すグラフは、一つの奇数ループと一つの偶数ループとが接続した構造となっている。奇数ループを構成するノードのうちの他の閉ループとの接続箇所以外のノードとは、図中の白抜き矢印(1)および白抜き矢印(2)が示すノードが該当する。また、接続箇所のノードのうち、接続閉ループ数が最多で、除去しても元の奇数ループが別の閉ループと合体して別の奇数ループを形成することがないようなノードとは、白抜き矢印(3)および(4)が示すノードが該当する。例えば、白抜き矢印(1)を選択して除去した場合、図9(c)に示すように、奇数ループが除去される。また、例えば白抜き矢印(3)を選択して除去した場合、図9(d)に示すように、奇数ループが除去される。このように、図9(a)に示すレイアウト図の場合、白抜き矢印(1)〜(4)が示すノードのうちの一つが再配置対象のノードとして選択される。
このように、再配置対象選択手段5は、選択した奇数ループが孤立した奇数ループである場合、該奇数ループを構成するノードのうちの任意のノードを再配置対象として選択し、選択した奇数ループが閉ループ群に含まれる奇数ループである場合、該閉ループ群が偶数ループを含むか否かに基づいて奇数ループを構成するノードから再配置対象のノードを選択する動作を実行する。再配置対象選択手段5は、グラフに含まれる奇数ループを順次選択し、上記した再配置対象のノードを選択する動作を実行する。
図5に戻り、ステップS6に続いて、パターン再配置手段6は、再配置対象選択手段5が選択した再配置対象のノードに対応するコンタクトホールパターンを再配置する(ステップS7)。ここでいう再配置とは、コンタクトホールパターンを除去するか、隣接するコンタクトホールパターンとを合体させるか、または隣接するコンタクトホールパターンとの間の距離が限界距離以上となるようにスペースを緩和することを指す。コンタクトホールパターンを再配置することによって、コンタクトホールのデザインレイアウトを設計し、さらに設計されたデザインレイアウトに基づいてマスクパターンレイアウトを設計することができる。
このように、パターンレイアウト設計装置10は、設計者が設計したコンタクトホールパターンのパターンレイアウト図から、二つのフォトマスクにスプリットされる際にコンフリクトが生じる構造を検知し、該構造を除去するようにコンタクトホールパターンの再配置を実行する。ここで、例えば特許文献1に示す技術のように再配置対象のコンタクトホールパターンを選択する技術によれば、図8(b)に示す7個の三角形構造の奇数ノードが接続した閉ループ群に対し、接続箇所以外のノードを再配置対象として選んでしまうと、再配置対象のノードを7個も選択しなければならないことになる。また、図9(b)に示すグラフに対し、白抜き矢印(5)が示すノードを再配置対象として選択してしまうと、残されたノードにより図10に示すような新たな奇数ループが形成され、さらにもう一つのノードを再配置対象として選択する必要が生じる。つまり、再配置対象のノードを任意で選択するようにすると、再配置対象のノードの数が多くなってしまうことがある。第1の実施の形態のパターンレイアウト設計装置10は、閉ループ群が偶数ループを含むか否かに基づいて奇数ループを構成するノードから再配置対象のノードを選択することによって、再配置対象として選択するコンタクトホールパターンの数を低減できる。つまり、効率的に再配置対象のコンタクトホールパターンを選択してコンフリクトが生じる部分を除去することができる。
ところで、上記説明においては、層間絶縁膜上にコンタクトホールパターンを形成するパターンレイアウト設計図についてコンタクトホールパターンを再配置する例を取り上げて説明したが、第1の実施の形態のパターンレイアウト設計装置10は、限界距離に満たない間隔でパターンがレイアウトされる可能性があるパターンレイアウト設計図であればどのようなパターンレイアウト設計図に対しても再配置を実行することができる。また、第1の実施の形態によれば、コンフリクトを生じる部分を除去するようにパターンレイアウト設計図を修正するので、第1の実施の形態を、ダブルパターニング技術を適用するためのパターンレイアウト設計図を生成する用途や、ダブルパターニング技術を適用するためにパターンレイアウト設計図を修正する用途に使用することが可能である。
また、上記説明においては、再配置対象選択手段5は、ステップS14において、接続している閉ループの数が最多のノードが複数ある場合、該複数のノードのうちどのノードを選択して除去するかについては特に言及しなかったが、どのように選択して除去してもよい。例えば図8(b)の場合、白抜き矢印(1)が示すノードが最初に選択された場合について説明したが、閉ループ4つが接続されたもう一方のノードを選択してもよい。ただし、該ノードを最初に選択すると、ステップS16においては3つのノードが再配置対象のノードとなり、白抜き矢印(1)が選択された場合に比べて再配置対象のノードが一つ増えるが、特許文献1に示す技術のように再配置対象のノードを7つ選択する可能性があった技術と比較すると、依然として再配置対象のノード数を少なく抑えることができているといえる。なお、接続している閉ループが最多のノードが複数存在している場合、最終的に再配置対象のノードの数を最小にするために、再配置対象選択手段5は、前記複数存在する夫々のノードを最初に選択した場合についてステップS14〜ステップS16の動作を夫々実行し、再配置対象のノードが最も少なかった除去方法を選択するようにしてもよい。
同様に、再配置対象選択手段5は、ステップS17において、閉ループ群に含まれる奇数ループを構成するノードのうちの他の閉ループとの接続箇所以外のノードか、または接続箇所のノードのうちの、接続閉ループ数が最多で、除去後に新たな奇数ループを形成することがないようなノードを、どのように選択するようにしてもよい。
また、パターン再配置手段6は、コンタクトホールパターン同士を合体させる場合、限界距離に満たない間隔で隣接するコンタクトホールパターンのうち、同一のゲート電極上に位置するコンタクトホールパターンを選択して合体させるようにしてもよい。また、パターン再配置手段6は、限界距離に満たない間隔で隣接するコンタクトホールパターンのうち、同一のゲート電極上に位置するコンタクトホールパターンがある場合、該コンタクトホールパターンと合体させ、同一のゲート電極上に位置するコンタクトホールパターンがある場合、再配置対象のコンタクトホールパターンを除去するか、隣接するコンタクトホールパターンとの間の距離を緩和するようにしてもよい。
また、位相シフトマスク技術によれば、限界距離に満たない距離で隣り合う透光性のパターンに交互に位相シフタを配置することによって、透過する光の位相を交互に0度、180度とずらす。透過する光の位相が同一となる二つの透過性のパターンが限界距離に満たない距離で隣り合う部分が生じた場合、この部分に対応するレジスト像の解像性が悪化する。つまり、位相シフトマスク技術を適用する場合、位相シフタを配置する種類と位相シフタを配置しない種類とに分類する作業が必要となる。このとき、限界距離に満たない距離で隣り合うマスクパターンが夫々別の種類に属するように分類する必要がある。したがって、第1の実施の形態は、限界距離に満たない間隔で隣り合う透光性のマスクパターンをノードとし、該ノード間の関係をエッジとすることにより、位相シフトマスク技術を使用するパターンレイアウト設計図においてコンフリクトを解消するように透光性パターンを再配置させる用途にも使用することができる。また、第1の実施の形態を、位相シフトマスク技術を適用するためのパターンレイアウト設計図を生成する用途や、位相シフトマスク技術を適用するためにパターンレイアウト設計図を修正する用途に使用することが可能である。
以上説明したように、本発明の第1の実施の形態によれば、パターンレイアウト設計図に基づき、解像不可能な距離で互いに隣接するパターンを互いにエッジで接続されたノードとしたグラフを作成し、該グラフにおける複数の閉ループが接続した閉ループ群に含まれる奇数ループに対し、該閉ループ群が偶数ループを含むか否かに基づいて異なる選択基準で前記奇数ループを構成するノードから再配置対象のノードを選択し、該選択したノードに対応するパターンを再配置するように構成したので、効率的に再配置対象のパターンを選択することができる。さらに具体的には、閉ループ群に偶数ループが含まれない場合、接続閉ループ数が最も多いノードを除去する動作を閉ループ群から奇数ループがなくなるまで繰り返し、閉ループ群に偶数ループが含まれる場合、閉ループ群に含まれる奇数ループを構成するノードのうち他の閉ループとの接続箇所に位置しないノード、または除去後に新たに別の奇数ループを形成するノードを除く、接続箇所に位置するノードのうちの接続閉ループ数が最も多いノード、を除去する動作を閉ループ群から奇数ループがなくなるまで繰り返し、閉ループ群から除去した全てのノードを再配置対象として選択するように構成したので、再配置対象のパターンの数を低減することができる。
(第2の実施の形態)
近年、フォトマスクのマスクパターンを精度良く露光するために、フォトマスクにSRAF(Sub Resolution Assist Feature)と呼ばれるアシストパターンを付加する手法が使用されるようになってきている。SRAFは、通常、使用する光の波長、レンズの開口数、光源の形状、リソグラフィ条件などに応じて決まる一定の距離だけマスクパターンから離れた位置に該マスクパターンの周囲を囲むように配置されることが多い。SRAFは、実際に形成したいマスクパターンに比べて小さく、露光時には自分自身は解像されないが、該SRAFが周囲に設けられたマスクパターンを露光すると、該マスクパターンの輪郭の揺らぎ等を解消して高精度な転写を可能とする。
コンタクトホールパターンのパターンレイアウト設計図にSRAFを付加する場合について説明する。図11および図12は、コンタクトホールパターンおよびSRAFの配置に関する制約を説明する図である。
図11において、コンタクトホールパターン間の距離が限界距離(Lmin)未満である場合(領域(A)の場合)、実施の形態1の説明にて述べたように、双方のコンタクトホールパターンは所望の転写解像度で解像されない。したがって、ダブルパターニング技術が適用される場合、コンタクトホールパターンは二つのフォトマスクに別々にスプリットされる対象となる。
コンタクトホールパターン間の距離がLminを越えると解像可能となるが、さらにある距離L1(Lmin<L1)を越えると、逆に解像度が低下し、所望の転写解像度を得るためにSRAFの配置が必要となる。L1以上離れる二つのコンタクトホールパターンにSRAFを配置する方法としては、図12(a)に示すように、コンタクトホールパターン間に一つのSRAFを配置して一つのSRAFで二つのコンタクトホールパターンの解像度を向上させる第1の配置方法と、二つのコンタクトホールパターンの距離がより大きい場合、図12(b)に示すように、夫々のコンタクトホールパターンに夫々一つずつSRAFを配置する第2の配置方法とが考えられる。
しかしながら、前記したように、SRAFが配置されるコンタクトホールパターンからの最適な距離(図12中の距離A)は決まっており、SRAFとコンタクトホールパターンとの距離が該最適な距離から短すぎても長すぎても意図した効果が得られない。また、SRAF間に必要な最低距離も決まっている。したがって、コンタクトホールパターン間の距離によっては第1、第2の設置方法を採用できない場合が存在する。図11において、コンタクトパターン間の距離がL2に満たない場合、コンタクトホールパターン間の距離が短すぎて、SRAFと夫々のコンタクトホールパターンとの間に必要な距離が取れないため、第1の設置方法を採用できない。L1〜L2の範囲(図中の領域(B))は、SRAFの配置が必要であるが、第1の設置方法を採用することができないため、SRAFを配置することができない領域である。L2〜L3の領域は第1の設置方法を採用でき、二つのコンタクトホールパターンの解像度の向上が期待できる領域である。L3〜L4の範囲(図中の領域(C))は、第1の設置方法を採用するには二つのコンタクトホールパターン間の距離が長すぎ、かつ第2の設置方法を採用するには短すぎるため、SRAFの設置が不可能な領域である。L4を越えると、第2の設置方法が採用可能となる。
コンタクトホールパターン間の距離が領域(B)および領域(C)の範囲に含まれる場合であっても、ダブルパターニング技術の適用が有効である。すなわち、二つのコンタクトホールパターンを別々のフォトマスクにスプリットし、スプリットされたコンタクトホールパターンについて夫々別々にSRAFを付加することによって、夫々高解像度で露光することが可能となる。
第2の実施の形態のパターンレイアウト設計方法によれば、隣接するコンタクトホールパターンとの距離が領域(A)、領域(B)、および領域(C)に含まれるコンタクトホールパターンを抽出し、該コンタクトホールパターンと隣り合うコンタクトホールパターンとがコンフリクトを生じることなく別々のフォトマスクにスプリットされ、該別々のフォトマスクによって露光できるように、パターンレイアウト設計図のコンタクトホールパターンを再配置することができる。図13は第2の実施の形態のパターンレイアウト設計装置の構成を説明するブロック図である。なお、第2の実施の形態の構成要素に関し、第1の実施の形態と同様の機能を有する構成要素には同一の符号を付し、詳細な説明を省略する。
図13において、第2の実施の形態のパターンレイアウト設計装置20は、パターンレイアウト設計図入力手段1、グラフ作成手段7、閉ループ抽出手段3、閉ループ弁別手段4、再配置対象選択手段5、およびパターン再配置手段8を備える。
グラフ作成手段7は、パターンレイアウト設計図入力手段1が受け付けたパターンレイアウト設計図から、フォトマスクにおいてアシストパターンが配置不可能である複数の所定範囲に含まれる距離で隣接するコンタクトホールパターン、すなわち、隣接するコンタクトホールパターンとの距離が領域(A)、領域(B)、および領域(C)に含まれるコンタクトホールパターンを抽出し、該抽出したコンタクトホールパターンをノードとし、領域(A)、領域(B)、および領域(C)に位置する距離で隣接するノード間の関係をエッジとしたグラフを作成する。
前述の実施の形態のパターンレイアウト設計装置20は、CPUなどの制御装置と、ROM(Read Only Memory)やRAMなどの記憶装置と、HDD、CDドライブ装置などの外部記憶装置と、ディスプレイ装置などの表示装置と、キーボードやマウスなどの入力装置を備えており、通常のコンピュータを利用したハードウェア構成となっている。ここで、パターンレイアウトとは、デザインレイアウト又はマスクパターンレイアウトのいずれかである。
前述の実施の形態のパターンレイアウト設計装置20で実行されるパターンレイアウト設計プログラムは、インストール可能な形式又は実行可能な形式のファイルでCD−ROM、フレキシブルディスク(FD)、CD−R、DVD(Digital Versatile Disk)等のコンピュータで読み取り可能な記録媒体に記録されて提供される。
また、前述の実施の形態のパターンレイアウト設計装置20で実行されるパターンレイアウト設計プログラムを、インターネット等のネットワークに接続されたコンピュータ上に格納し、ネットワーク経由でダウンロードさせることにより提供するように構成しても良い。また、前述の実施の形態のパターンレイアウト設計装置20で実行されるパターンレイアウト設計プログラムをインターネット等のネットワーク経由で提供または配布するように構成しても良い。前述の実施の形態のパターンレイアウト設計装置20で実行されるパターンレイアウト設計プログラムを、ROM等に予め組み込んで提供するように構成してもよい。
前述の実施の形態のパターンレイアウト設計装置20で実行されるパターンレイアウト設計プログラムは、前記した各手段(パターンレイアウト設計図入力手段1、グラフ作成手段7、閉ループ抽出手段3、閉ループ弁別手段4、再配置対象選択手段5、パターン再配置手段8)を含むモジュール構成となっており、上記各部が主記憶装置上にロードされ、パターンレイアウト設計図入力手段1、グラフ作成手段7、閉ループ抽出手段3、閉ループ弁別手段4、再配置対象選択手段5、およびパターン再配置手段8が主記憶装置上に生成されるようになっている。
図14は、グラフ作成手段7により作成されるグラフの一例を説明する図である。図14(a)は、コンタクトホールパターン1〜コンタクトホールパターン6が配置されているパターンレイアウト設計図の一例を示す図である。図14(a)ではゲート電極の図示を省略している。図14(a)の設計図において、コンタクトホールパターン1、2間と、コンタクトホールパターン2、3間と、コンタクトホールパターン3、4間の距離と、コンタクトホールパターン4、5間の距離と、コンタクトホールパターン5、6間の距離と、コンタクトホールパターン6、1間の距離とが夫々領域(A)に含まれている。また、コンタクトホールパターン1、3間の距離が領域(C)に含まれている。
図14(b)は、グラフ作成手段7により図14(a)に示したパターンレイアウト設計図から作成されたグラフを示す。ノードに示した番号は、図14(a)に示したコンタクトホールパターンの番号に一対一で対応している。図示するように、コンタクトホールパターン1、2、3はこの順番で同一の直線上に配置されていたが、コンタクトホールパターン1はコンタクトホールパターン2との間の距離が領域(A)に含まれていると同時に、コンタクトホールパターン3との間の距離が領域(C)に含まれている関係があるので、ノード1、2、3は互いにエッジで接続され、三角形構造、つまり奇数ループを構成する。また、ノード1、3、4、5、6は、五角形の奇数ループを構成する。
第1の実施の形態と同様の動作により、閉ループ抽出手段3は、ノード1、2、3により構成される閉ループとノード1、3、4、5、6により構成される閉ループとを抽出し、ノード1およびノード3を接続箇所に位置するノードとして抽出し、再配置対象選択手段5は、ノード1またはノード3を再配置対象として選択する。
パターン再配置手段8は、再配置対象選択手段5が再配置対象として選択したノードに対応するコンタクトホールパターンを、隣接するコンタクトホールパターンと合体させるか、前記選択されたノードに対応するコンタクトホールパターンを該コンタクトホールパターンに隣接するコンタクトホールパターンとの距離が領域(A)、領域(B)および領域(C)以外の距離になるようにスペースを緩和するか、または前記選択されたノードに対応するコンタクトホールパターンを除去する。
このようにコンタクトホールパターンを再配置することにより、コンタクトホールパターン同士の距離が領域(A)、領域(B)および領域(C)に含まれない二つのフォトマスクにスプリットすることが可能なパターンレイアウト設計図を得ることができる。
ところで、SRAFを配置可能なコンタクトホールパターン間の距離は前記したようにリソグラフィ条件など種々の条件に応じて変化する。したがって、グラフ作成手段7は、隣接するコンタクトホールパターン間の距離が2つや4つ以上の範囲に含まれるコンタクトホールパターンをノードとするようにしてよい。また、第2の実施の形態が扱うパターンレイアウト設計図は、第1の実施の形態と同様に、コンタクトホールパターンに関するパターンレイアウト設計図のみに限定されない。また、第2の実施の形態は、SRAFを配置するためのパターンレイアウト設計図を生成する用途に使用することも可能である。また、第2の実施の形態は、SRAFを配置するためにパターンレイアウトを修正する用途に使用することも可能である。
このように、第2の実施の形態によれば、隣接するパターンとの距離が複数の所定範囲に含まれるパターンをノードとするようにグラフを作成するので、SRAFを付加するパターンレイアウト設計図に対し効率的に再配置対象のパターンを選択してコンフリクトを解消することができる。
コンタクトのレイアウトを説明する図。 ダブルパターニング技術を用いて層間絶縁膜にコンタクトを形成する工程を説明する図。 グラフの例を説明する図。 第1の実施の形態のパターンレイアウト設計装置の構成を示すブロック図。 第1の実施の形態のパターンレイアウト設計装置の動作を説明するフローチャート。 閉ループ抽出のルールの一例を説明する図。 再配置対象選択手段の動作を詳しく説明するフローチャート。 再配置対象のノードが選択される様子を説明する図。 再配置対象のノードが選択される様子を説明する図。 新たに形成された奇数ループを説明する図。 隣接するコンタクトホールパターン間の距離を説明する図。 SRAFの配置方法を説明する図。 第2の実施の形態のパターンレイアウト設計装置の構成を示すブロック図。 グラフの一例を説明する図。
符号の説明
1 パターンレイアウト設計図入力手段、2 グラフ作成手段、3 閉ループ抽出手段、4 閉ループ弁別手段、5 再配置対象選択手段、6 パターン再配置手段、7 グラフ作成手段、8 パターン再配置手段、10 パターンレイアウト設計装置、20 パターンレイアウト設計装置。

Claims (5)

  1. パターンレイアウト設計図に基づいて生成されるマスクパターンのうち、リソグラフィプロセスで所望の転写解像度を得ることができない距離又は所望の転写解像度を得るための補助パターンを配置することができない距離で互いに隣接するマスクパターンを互いにエッジで接続されたノードとしたグラフを作成するグラフ作成工程と、
    該作成したグラフから閉ループを抽出する閉ループ抽出工程と、
    前記抽出した閉ループから奇数個のノードにより構成されている奇数ループを選択し、該選択した奇数ループが孤立している場合、該奇数ループから任意に再配置対象のノードを選択し、前記選択した奇数ループが孤立していない場合、該奇数ループを含む複数の閉ループが接続している閉ループ群が偶数個のノードにより構成されている偶数ループを含むか否かに基づいて異なる選択基準で前記閉ループ群に含まれる奇数ループから再配置対象のノードを選択する再配置対象選択工程と、
    前記再配置対象選択工程により選択されたノードに対応する前記マスクパターンを生成するための前記パターンレイアウトを再配置するパターン再配置工程と、
    を備えることを特徴とするパターンレイアウト設計方法。
  2. 前記再配置対象選択工程において、
    前記閉ループ群が偶数ループを含まない場合、接続閉ループ数が最も多いノードを除去する動作を前記閉ループ群から奇数ループがなくなるまで繰り返し、前記閉ループ群が偶数ループを含む場合、前記閉ループ群に含まれる奇数ループを構成するノードのうち他の閉ループとの接続箇所に位置しないノード、または除去後に新たに別の奇数ループを形成するノードを除き接続箇所に位置するノードのうちの接続閉ループ数が最も多いノード、を除去する動作を前記閉ループ群から奇数ループがなくなるまで繰り返し、前記閉ループ群から除去した全てのノードを再配置対象として選択する、
    ことを特徴とする請求項1に記載のパターンレイアウト設計方法。
  3. 前記リソグラフィプロセスで所望の転写解像度を得ることができない距離は、所定距離に満たない距離である、ことを特徴とする請求項1または2に記載のパターンレイアウト設計方法。
  4. 前記補助パターンを配置することができない距離は、複数の所定範囲に含まれる距離である、ことを特徴とする請求項1または2に記載のパターンレイアウト設計方法。
  5. 前記パターン再配置工程において、前記再配置対象選択工程により選択されたノードに対応するマスクパターンを除去するか、隣接するマスクパターンとの間が所望の転写解像度を得ることができるように該隣接するマスクパターンとの距離を調整するか、または前記選択されたノードに対応するマスクパターンと前記隣接するマスクパターンとを合体させるか、のうちの何れか一つを実行する、ことを特徴とする請求項1乃至3のいずれか一項に記載のパターンレイアウト設計方法。
JP2008316072A 2008-12-11 2008-12-11 パターンレイアウト設計方法 Expired - Fee Related JP5100625B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008316072A JP5100625B2 (ja) 2008-12-11 2008-12-11 パターンレイアウト設計方法
US12/630,643 US8151225B2 (en) 2008-12-11 2009-12-03 Pattern layout designing method, semiconductor device manufacturing method, and computer program product

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008316072A JP5100625B2 (ja) 2008-12-11 2008-12-11 パターンレイアウト設計方法

Publications (2)

Publication Number Publication Date
JP2010139769A JP2010139769A (ja) 2010-06-24
JP5100625B2 true JP5100625B2 (ja) 2012-12-19

Family

ID=42242104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008316072A Expired - Fee Related JP5100625B2 (ja) 2008-12-11 2008-12-11 パターンレイアウト設計方法

Country Status (2)

Country Link
US (1) US8151225B2 (ja)
JP (1) JP5100625B2 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8631379B2 (en) 2010-02-09 2014-01-14 Taiwan Semiconductor Manufacturing Company, Ltd. Decomposing integrated circuit layout
US8365102B2 (en) 2010-05-27 2013-01-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method for checking and fixing double-patterning layout
US8381139B2 (en) 2010-11-30 2013-02-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method for metal correlated via split for double patterning
WO2013101133A1 (en) * 2011-12-29 2013-07-04 Intel Corporation Photolithography mask synthesis for spacer patterning
TWI465862B (zh) * 2012-02-10 2014-12-21 Macronix Int Co Ltd 光罩及其圖案配置方法與曝光方法
JP5935475B2 (ja) * 2012-04-18 2016-06-15 株式会社ソシオネクスト セルライブラリおよびパターンデータ生成方法
JP5665915B2 (ja) * 2012-06-05 2015-02-04 キヤノン株式会社 マスクデータ作成方法
US8745556B2 (en) 2012-06-28 2014-06-03 Taiwan Semiconductor Manufacturing Co., Ltd. Layout method and system for multi-patterning integrated circuits
US8719737B1 (en) 2012-06-29 2014-05-06 Cadence Design Systems, Inc. Method and apparatus for identifying double patterning loop violations
US8775983B1 (en) * 2012-12-21 2014-07-08 Cadence Design Systems, Inc. Layout fixing guideline system for double patterning odd cycle violations
US9165104B1 (en) 2012-12-21 2015-10-20 Cadence Design Systems, Inc. Method and apparatus for identifying double patterning color-seeding violations
US8782575B1 (en) * 2013-01-23 2014-07-15 Taiwan Semiconductor Manufacturing Company Limited Conflict detection for self-aligned multiple patterning compliance
US8850368B2 (en) * 2013-01-30 2014-09-30 Taiwan Semiconductor Manufacturing Company Limited Double patterning technology (DPT) layout routing
JP6141044B2 (ja) * 2013-02-22 2017-06-07 キヤノン株式会社 生成方法、プログラム及び情報処理装置
US9195134B2 (en) * 2013-08-01 2015-11-24 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for integrated circuit mask patterning
US8972907B1 (en) 2013-09-10 2015-03-03 Kabushiki Kaisha Toshiba Layout correcting method, recording medium and design layout correcting apparatus
US10936778B2 (en) 2016-03-28 2021-03-02 Motivo, Inc. And optimization of physical cell placement
US9959380B2 (en) * 2016-03-28 2018-05-01 Motivo, Inc. Integrated circuit design systems and methods
US10552567B2 (en) * 2018-01-17 2020-02-04 Globalfoundries Inc. Automated redesign of integrated circuits using relaxed spacing rules
CN111435656B (zh) * 2019-01-14 2022-11-22 中芯国际集成电路制造(上海)有限公司 标准单元图形的筛选方法
US10831691B1 (en) * 2019-05-24 2020-11-10 International Business Machines Corporation Method for implementing processing elements in a chip card

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05341497A (ja) * 1992-06-11 1993-12-24 Matsushita Electric Ind Co Ltd 位相シフタ配置方法
JP3378302B2 (ja) * 1993-06-29 2003-02-17 株式会社東芝 フォトマスク設計方法及び設計装置
US5538815A (en) * 1992-09-14 1996-07-23 Kabushiki Kaisha Toshiba Method for designing phase-shifting masks with automatization capability
JP2590680B2 (ja) * 1993-04-06 1997-03-12 日本電気株式会社 補助パターン型位相シフトマスク
JPH0876350A (ja) * 1994-09-02 1996-03-22 Hitachi Ltd 位相シフタ自動配置方法及び装置
US5795685A (en) * 1997-01-14 1998-08-18 International Business Machines Corporation Simple repair method for phase shifting masks
JP3474740B2 (ja) 1997-03-25 2003-12-08 株式会社東芝 フォトマスクの設計方法
JP3788982B2 (ja) 1997-03-25 2006-06-21 株式会社東芝 フォトマスクの設計方法
JP3307313B2 (ja) * 1998-01-23 2002-07-24 ソニー株式会社 パターン生成方法及びその装置
JP3997757B2 (ja) * 2001-11-05 2007-10-24 ソニー株式会社 パターン生成方法
AU2003255936A1 (en) * 2002-08-30 2004-03-19 Koninklijke Philips Electronics N.V. Lithographic method for small line printing
US6832364B2 (en) * 2002-10-03 2004-12-14 International Business Machines Corporation Integrated lithographic layout optimization
JP4389222B2 (ja) * 2005-05-02 2009-12-24 エルピーダメモリ株式会社 マスクデータ作成方法
ATE488808T1 (de) * 2005-09-15 2010-12-15 Onespin Solutions Gmbh Verfahren zur bestimmung der güte einer menge von eigenschaften, verwendbar zur verifikation and zur spezifikation von schaltungen
US8111901B2 (en) * 2006-08-14 2012-02-07 Asml Masktools B.V. Apparatus and method for separating a circuit pattern into multiple circuit patterns
JP4945367B2 (ja) * 2006-08-14 2012-06-06 エーエスエムエル マスクツールズ ビー.ブイ. 回路パターンを複数の回路パターンに分離する装置および方法

Also Published As

Publication number Publication date
US8151225B2 (en) 2012-04-03
JP2010139769A (ja) 2010-06-24
US20100153905A1 (en) 2010-06-17

Similar Documents

Publication Publication Date Title
JP5100625B2 (ja) パターンレイアウト設計方法
US9594866B2 (en) Method for checking and fixing double-patterning layout
US7594216B2 (en) Method and system for forming a mask pattern, method of manufacturing a semiconductor device, system forming a mask pattern on data, cell library and method of forming a photomask
US7827518B2 (en) Incrementally resolved phase-shift conflicts in layouts for phase-shifted features
JP5341399B2 (ja) パターン検証方法、パターン検証装置、プログラム、及び半導体装置の製造方法
Torres et al. RET-compliant cell generation for sub-130-nm processes
JP2009053605A (ja) 半導体装置の製造方法およびマスク
JP2009229669A (ja) フォトマスク、そのフォトマスクを有する半導体装置の製造装置、およびそのフォトマスクを用いた半導体装置の製造方法
US8141007B2 (en) Method and apparatus for identifying and correcting phase conflicts
JP2016035967A (ja) パターン形成方法
JP2010079184A (ja) パタンデータの作成方法およびパタンデータ作成プログラム
US20060136861A1 (en) Layout modification using multilayer-based constraints
Heng et al. Application of automated design migration to alternating phase shift mask design
US6698007B2 (en) Method and apparatus for resolving coloring conflicts between phase shifters
TWI797386B (zh) 用於設計半導體元件的方法、界定半導體元件設計的導電圖案佈局的方法以及半導體元件
JP2007179416A (ja) 半導体集積回路の自動設計方法、半導体集積回路の自動設計システム及び半導体集積回路
JP2005347692A (ja) 自動設計方法及び半導体集積回路
JP2008235462A (ja) 半導体集積回路の製造方法及び設計装置
CN110187600B (zh) 一种根据规则添加sraf的方法
JP2004341064A (ja) 露光用マスクパターンの作成方法および露光用マスクと、それを用いた半導体装置の製造方法
JP5187309B2 (ja) フォトマスクの形成方法および半導体装置の製造方法
JP2012074755A (ja) 半導体装置の製造方法およびマスク
JP5213222B2 (ja) 微細パターンの設計方法及びその装置
US9268893B2 (en) Photolithography mask synthesis for spacer patterning
JP2009210984A (ja) マスクパターンデータ作成方法、フォトマスク作製方法、及び集積回路の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120822

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120828

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120925

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151005

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees