JP5100625B2 - パターンレイアウト設計方法 - Google Patents
パターンレイアウト設計方法 Download PDFInfo
- Publication number
- JP5100625B2 JP5100625B2 JP2008316072A JP2008316072A JP5100625B2 JP 5100625 B2 JP5100625 B2 JP 5100625B2 JP 2008316072 A JP2008316072 A JP 2008316072A JP 2008316072 A JP2008316072 A JP 2008316072A JP 5100625 B2 JP5100625 B2 JP 5100625B2
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- loop
- odd
- nodes
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/26—Phase shift masks [PSM]; PSM blanks; Preparation thereof
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
- G03F1/70—Adapting basic layout or design of masks to lithographic process requirements, e.g., second iteration correction of mask patterns for imaging
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Description
まず、理解を助けるために、ゲート電極が形成されている基板を覆うように形成されている層間絶縁膜にコンタクトホールを形成する工程を一例として取り上げて、ダブルパターニング技術について説明する。
近年、フォトマスクのマスクパターンを精度良く露光するために、フォトマスクにSRAF(Sub Resolution Assist Feature)と呼ばれるアシストパターンを付加する手法が使用されるようになってきている。SRAFは、通常、使用する光の波長、レンズの開口数、光源の形状、リソグラフィ条件などに応じて決まる一定の距離だけマスクパターンから離れた位置に該マスクパターンの周囲を囲むように配置されることが多い。SRAFは、実際に形成したいマスクパターンに比べて小さく、露光時には自分自身は解像されないが、該SRAFが周囲に設けられたマスクパターンを露光すると、該マスクパターンの輪郭の揺らぎ等を解消して高精度な転写を可能とする。
Claims (5)
- パターンレイアウト設計図に基づいて生成されるマスクパターンのうち、リソグラフィプロセスで所望の転写解像度を得ることができない距離又は所望の転写解像度を得るための補助パターンを配置することができない距離で互いに隣接するマスクパターンを互いにエッジで接続されたノードとしたグラフを作成するグラフ作成工程と、
該作成したグラフから閉ループを抽出する閉ループ抽出工程と、
前記抽出した閉ループから奇数個のノードにより構成されている奇数ループを選択し、該選択した奇数ループが孤立している場合、該奇数ループから任意に再配置対象のノードを選択し、前記選択した奇数ループが孤立していない場合、該奇数ループを含む複数の閉ループが接続している閉ループ群が偶数個のノードにより構成されている偶数ループを含むか否かに基づいて異なる選択基準で前記閉ループ群に含まれる奇数ループから再配置対象のノードを選択する再配置対象選択工程と、
前記再配置対象選択工程により選択されたノードに対応する前記マスクパターンを生成するための前記パターンレイアウトを再配置するパターン再配置工程と、
を備えることを特徴とするパターンレイアウト設計方法。 - 前記再配置対象選択工程において、
前記閉ループ群が偶数ループを含まない場合、接続閉ループ数が最も多いノードを除去する動作を前記閉ループ群から奇数ループがなくなるまで繰り返し、前記閉ループ群が偶数ループを含む場合、前記閉ループ群に含まれる奇数ループを構成するノードのうち他の閉ループとの接続箇所に位置しないノード、または除去後に新たに別の奇数ループを形成するノードを除き接続箇所に位置するノードのうちの接続閉ループ数が最も多いノード、を除去する動作を前記閉ループ群から奇数ループがなくなるまで繰り返し、前記閉ループ群から除去した全てのノードを再配置対象として選択する、
ことを特徴とする請求項1に記載のパターンレイアウト設計方法。 - 前記リソグラフィプロセスで所望の転写解像度を得ることができない距離は、所定距離に満たない距離である、ことを特徴とする請求項1または2に記載のパターンレイアウト設計方法。
- 前記補助パターンを配置することができない距離は、複数の所定範囲に含まれる距離である、ことを特徴とする請求項1または2に記載のパターンレイアウト設計方法。
- 前記パターン再配置工程において、前記再配置対象選択工程により選択されたノードに対応するマスクパターンを除去するか、隣接するマスクパターンとの間が所望の転写解像度を得ることができるように該隣接するマスクパターンとの距離を調整するか、または前記選択されたノードに対応するマスクパターンと前記隣接するマスクパターンとを合体させるか、のうちの何れか一つを実行する、ことを特徴とする請求項1乃至3のいずれか一項に記載のパターンレイアウト設計方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008316072A JP5100625B2 (ja) | 2008-12-11 | 2008-12-11 | パターンレイアウト設計方法 |
US12/630,643 US8151225B2 (en) | 2008-12-11 | 2009-12-03 | Pattern layout designing method, semiconductor device manufacturing method, and computer program product |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008316072A JP5100625B2 (ja) | 2008-12-11 | 2008-12-11 | パターンレイアウト設計方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010139769A JP2010139769A (ja) | 2010-06-24 |
JP5100625B2 true JP5100625B2 (ja) | 2012-12-19 |
Family
ID=42242104
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008316072A Expired - Fee Related JP5100625B2 (ja) | 2008-12-11 | 2008-12-11 | パターンレイアウト設計方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8151225B2 (ja) |
JP (1) | JP5100625B2 (ja) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8631379B2 (en) | 2010-02-09 | 2014-01-14 | Taiwan Semiconductor Manufacturing Company, Ltd. | Decomposing integrated circuit layout |
US8365102B2 (en) | 2010-05-27 | 2013-01-29 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for checking and fixing double-patterning layout |
US8381139B2 (en) | 2010-11-30 | 2013-02-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for metal correlated via split for double patterning |
WO2013101133A1 (en) * | 2011-12-29 | 2013-07-04 | Intel Corporation | Photolithography mask synthesis for spacer patterning |
TWI465862B (zh) * | 2012-02-10 | 2014-12-21 | Macronix Int Co Ltd | 光罩及其圖案配置方法與曝光方法 |
JP5935475B2 (ja) * | 2012-04-18 | 2016-06-15 | 株式会社ソシオネクスト | セルライブラリおよびパターンデータ生成方法 |
JP5665915B2 (ja) * | 2012-06-05 | 2015-02-04 | キヤノン株式会社 | マスクデータ作成方法 |
US8745556B2 (en) | 2012-06-28 | 2014-06-03 | Taiwan Semiconductor Manufacturing Co., Ltd. | Layout method and system for multi-patterning integrated circuits |
US8719737B1 (en) | 2012-06-29 | 2014-05-06 | Cadence Design Systems, Inc. | Method and apparatus for identifying double patterning loop violations |
US8775983B1 (en) * | 2012-12-21 | 2014-07-08 | Cadence Design Systems, Inc. | Layout fixing guideline system for double patterning odd cycle violations |
US9165104B1 (en) | 2012-12-21 | 2015-10-20 | Cadence Design Systems, Inc. | Method and apparatus for identifying double patterning color-seeding violations |
US8782575B1 (en) * | 2013-01-23 | 2014-07-15 | Taiwan Semiconductor Manufacturing Company Limited | Conflict detection for self-aligned multiple patterning compliance |
US8850368B2 (en) * | 2013-01-30 | 2014-09-30 | Taiwan Semiconductor Manufacturing Company Limited | Double patterning technology (DPT) layout routing |
JP6141044B2 (ja) * | 2013-02-22 | 2017-06-07 | キヤノン株式会社 | 生成方法、プログラム及び情報処理装置 |
US9195134B2 (en) * | 2013-08-01 | 2015-11-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method and apparatus for integrated circuit mask patterning |
US8972907B1 (en) | 2013-09-10 | 2015-03-03 | Kabushiki Kaisha Toshiba | Layout correcting method, recording medium and design layout correcting apparatus |
US10936778B2 (en) | 2016-03-28 | 2021-03-02 | Motivo, Inc. | And optimization of physical cell placement |
US9959380B2 (en) * | 2016-03-28 | 2018-05-01 | Motivo, Inc. | Integrated circuit design systems and methods |
US10552567B2 (en) * | 2018-01-17 | 2020-02-04 | Globalfoundries Inc. | Automated redesign of integrated circuits using relaxed spacing rules |
CN111435656B (zh) * | 2019-01-14 | 2022-11-22 | 中芯国际集成电路制造(上海)有限公司 | 标准单元图形的筛选方法 |
US10831691B1 (en) * | 2019-05-24 | 2020-11-10 | International Business Machines Corporation | Method for implementing processing elements in a chip card |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05341497A (ja) * | 1992-06-11 | 1993-12-24 | Matsushita Electric Ind Co Ltd | 位相シフタ配置方法 |
JP3378302B2 (ja) * | 1993-06-29 | 2003-02-17 | 株式会社東芝 | フォトマスク設計方法及び設計装置 |
US5538815A (en) * | 1992-09-14 | 1996-07-23 | Kabushiki Kaisha Toshiba | Method for designing phase-shifting masks with automatization capability |
JP2590680B2 (ja) * | 1993-04-06 | 1997-03-12 | 日本電気株式会社 | 補助パターン型位相シフトマスク |
JPH0876350A (ja) * | 1994-09-02 | 1996-03-22 | Hitachi Ltd | 位相シフタ自動配置方法及び装置 |
US5795685A (en) * | 1997-01-14 | 1998-08-18 | International Business Machines Corporation | Simple repair method for phase shifting masks |
JP3474740B2 (ja) | 1997-03-25 | 2003-12-08 | 株式会社東芝 | フォトマスクの設計方法 |
JP3788982B2 (ja) | 1997-03-25 | 2006-06-21 | 株式会社東芝 | フォトマスクの設計方法 |
JP3307313B2 (ja) * | 1998-01-23 | 2002-07-24 | ソニー株式会社 | パターン生成方法及びその装置 |
JP3997757B2 (ja) * | 2001-11-05 | 2007-10-24 | ソニー株式会社 | パターン生成方法 |
AU2003255936A1 (en) * | 2002-08-30 | 2004-03-19 | Koninklijke Philips Electronics N.V. | Lithographic method for small line printing |
US6832364B2 (en) * | 2002-10-03 | 2004-12-14 | International Business Machines Corporation | Integrated lithographic layout optimization |
JP4389222B2 (ja) * | 2005-05-02 | 2009-12-24 | エルピーダメモリ株式会社 | マスクデータ作成方法 |
ATE488808T1 (de) * | 2005-09-15 | 2010-12-15 | Onespin Solutions Gmbh | Verfahren zur bestimmung der güte einer menge von eigenschaften, verwendbar zur verifikation and zur spezifikation von schaltungen |
US8111901B2 (en) * | 2006-08-14 | 2012-02-07 | Asml Masktools B.V. | Apparatus and method for separating a circuit pattern into multiple circuit patterns |
JP4945367B2 (ja) * | 2006-08-14 | 2012-06-06 | エーエスエムエル マスクツールズ ビー.ブイ. | 回路パターンを複数の回路パターンに分離する装置および方法 |
-
2008
- 2008-12-11 JP JP2008316072A patent/JP5100625B2/ja not_active Expired - Fee Related
-
2009
- 2009-12-03 US US12/630,643 patent/US8151225B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US8151225B2 (en) | 2012-04-03 |
JP2010139769A (ja) | 2010-06-24 |
US20100153905A1 (en) | 2010-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5100625B2 (ja) | パターンレイアウト設計方法 | |
US9594866B2 (en) | Method for checking and fixing double-patterning layout | |
US7594216B2 (en) | Method and system for forming a mask pattern, method of manufacturing a semiconductor device, system forming a mask pattern on data, cell library and method of forming a photomask | |
US7827518B2 (en) | Incrementally resolved phase-shift conflicts in layouts for phase-shifted features | |
JP5341399B2 (ja) | パターン検証方法、パターン検証装置、プログラム、及び半導体装置の製造方法 | |
Torres et al. | RET-compliant cell generation for sub-130-nm processes | |
JP2009053605A (ja) | 半導体装置の製造方法およびマスク | |
JP2009229669A (ja) | フォトマスク、そのフォトマスクを有する半導体装置の製造装置、およびそのフォトマスクを用いた半導体装置の製造方法 | |
US8141007B2 (en) | Method and apparatus for identifying and correcting phase conflicts | |
JP2016035967A (ja) | パターン形成方法 | |
JP2010079184A (ja) | パタンデータの作成方法およびパタンデータ作成プログラム | |
US20060136861A1 (en) | Layout modification using multilayer-based constraints | |
Heng et al. | Application of automated design migration to alternating phase shift mask design | |
US6698007B2 (en) | Method and apparatus for resolving coloring conflicts between phase shifters | |
TWI797386B (zh) | 用於設計半導體元件的方法、界定半導體元件設計的導電圖案佈局的方法以及半導體元件 | |
JP2007179416A (ja) | 半導体集積回路の自動設計方法、半導体集積回路の自動設計システム及び半導体集積回路 | |
JP2005347692A (ja) | 自動設計方法及び半導体集積回路 | |
JP2008235462A (ja) | 半導体集積回路の製造方法及び設計装置 | |
CN110187600B (zh) | 一种根据规则添加sraf的方法 | |
JP2004341064A (ja) | 露光用マスクパターンの作成方法および露光用マスクと、それを用いた半導体装置の製造方法 | |
JP5187309B2 (ja) | フォトマスクの形成方法および半導体装置の製造方法 | |
JP2012074755A (ja) | 半導体装置の製造方法およびマスク | |
JP5213222B2 (ja) | 微細パターンの設計方法及びその装置 | |
US9268893B2 (en) | Photolithography mask synthesis for spacer patterning | |
JP2009210984A (ja) | マスクパターンデータ作成方法、フォトマスク作製方法、及び集積回路の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110318 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120828 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120925 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151005 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |