CN111435656B - 标准单元图形的筛选方法 - Google Patents

标准单元图形的筛选方法 Download PDF

Info

Publication number
CN111435656B
CN111435656B CN201910033117.2A CN201910033117A CN111435656B CN 111435656 B CN111435656 B CN 111435656B CN 201910033117 A CN201910033117 A CN 201910033117A CN 111435656 B CN111435656 B CN 111435656B
Authority
CN
China
Prior art keywords
pattern
additional
standard
group
patterns
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910033117.2A
Other languages
English (en)
Other versions
CN111435656A (zh
Inventor
侯开华
陈志强
张凤娟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201910033117.2A priority Critical patent/CN111435656B/zh
Publication of CN111435656A publication Critical patent/CN111435656A/zh
Application granted granted Critical
Publication of CN111435656B publication Critical patent/CN111435656B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)

Abstract

一种标准单元图形的筛选方法，包括：在特征单元图案组沿第二方向的两侧分别设置第一附加图案组，第一附加图案组包括奇数个第一附加图案，所述标准单元的图形以及标准单元的图形周围的第一附加图案组构成第一测试总图案；在特征单元图案组沿第二方向的两侧分别设置第二附加图案组，第二附加图案组包括偶数个第二附加图案，所述标准单元的图形以及标准单元的图形周围的第二附加图案组构成第二测试总图案；采用奇数环规则判断模块对第一测试总图案和第二测试总图案分别进行奇数环规则判断，进而判断标准单元中电源线图形和地线图形能够被拆分在相同的掩膜板中还是在不同的掩膜板中。所述方法降低了运行负荷。

Description

标准单元图形的筛选方法
技术领域
本发明涉及半导体制造领域，尤其涉及一种标准单元图形的筛选方法。
背景技术
半导体集成电路发展到20纳米～14纳米工艺节点的时候，由于光刻时掩膜边缘不够锐利，光刻机刻出来的线宽和间距无法得到保证。为此，提出了双重掩膜版来实现光刻的技术，即双重掩膜(double patterning)技术。
双重掩膜(double patterning)技术的思想是：在版图设计中所有图形分为两部分图形，该两部分图形之间的间距大于光刻极限分辨率，两部分图形分别采用不同的掩膜版。
在此基础上，引入了奇数环(odd ring)规则，奇数环(odd ring)规则为：距离足够小的图形构成的环中，如果环中的图形数量为奇数，就违反了这条规则。
对于标准单元，不仅需要考虑自身的图形是否满足奇数环规则，还需要考虑不同的标准单元在整块芯片上相互拼接起来是否违反奇数环规则。
然而，现有的标准单元图形的筛选方法的运行负荷较大。
发明内容
本发明解决的问题是提供一种标准单元图形的筛选方法，以降低运行负荷。
为解决上述问题，本发明提供一种标准单元图形的筛选方法，包括：提供若干不同类型的标准单元，各标准单元的图形包括特征单元图案组、电源线图形和地线图形，在每个标准单元中，所述电源线图形和地线图形分别位于所述特征单元图案组沿着第一方向的两侧；在特征单元图案组沿第二方向的两侧分别设置第一附加图案组，第二方向垂直于第一方向，第一附加图案组包括奇数个第一附加图案，所述标准单元的图形以及标准单元的图形周围的第一附加图案组构成第一测试总图案；采用奇数环规则判断模块对第一测试总图案进行奇数环规则判断，若第一测试总图案满足奇数环规则，则标准单元中电源线图形和地线图形能够被拆分在相同的掩膜板中；在特征单元图案组沿第二方向的两侧分别设置第二附加图案组，第二附加图案组包括偶数个第二附加图案，所述标准单元的图形以及标准单元的图形周围的第二附加图案组构成第二测试总图案；采用奇数环规则判断模块对第二测试总图案进行奇数环规则判断，若第二测试总图案满足奇数环规则，则标准单元中电源线图形和地线图形能够被拆分在不同的掩膜板中。
可选的，在第一测试总图案中，第一附加图案组和电源线图形之间的间距、以及第一附加图案组和地线图形之间的间距均分别小于特征尺寸，第一附加图案组与特征单元图案组之间的间距大于特征尺寸。
可选的，当第一附加图案组包括若干第一附加图案时，相邻第一附加图案之间的间距小于特征尺寸。
可选的，在第二测试总图案中，第二附加图案组和电源线图形之间的间距、以及第二附加图案组和地线图形之间的间距均分别小于特征尺寸，第二附加图案组与特征单元图案组之间的间距大于特征尺寸。
可选的，当第二附加图案组包括若干第二附加图案时，相邻第二附加图案之间的间距小于特征尺寸。
可选的，设置第一附加图案组后，所述特征单元图案组一侧的第一附加图案组中的第一附加图案的数量，与所述特征单元图案组另一侧的第一附加图案组中的第一附加图案的数量相同；或者，设置第一附加图案组后，所述特征单元图案组一侧的第一附加图案组中的第一附加图案的数量，与所述特征单元图案组另一侧的第一附加图案组中的第一附加图案的数量不同。
可选的，设置第一附加图案组后，所述特征单元图案组两侧的第一附加图案组中均仅包括一个第一附加图案。
可选的，设置第二附加图案组后，所述特征单元图案组一侧的第二附加图案组中的第二附加图案的数量，与所述特征单元图案组另一侧的第二附加图案组中的第二附加图案的数量相同；或者，设置第二附加图案组后，所述特征单元图案组一侧的第二附加图案组中的第二附加图案的数量，与所述特征单元图案组另一侧的第二附加图案组中的第二附加图案的数量不同。
可选的，设置第二附加图案组后，所述特征单元图案组两侧的第二附加图案组中均仅包括两个第二附加图案。
可选的，每个第一附加图案组中均包括多个第一附加图案；设置第一附加图案组后，在所述特征单元图案组任意一侧的第一附加图案组中，多个第一附加图案沿第一方向依次排列。
可选的，每个第二附加图案组中均包括多个第二附加图案；设置第二附加图案组后，在所述特征单元图案组任意一侧的第二附加图案组中，多个第二附加图案沿第一方向依次排列。
可选的，还包括：从所述若干不同类型的标准单元中获取第一组标准单元、第二组标准单元和第三组标准单元，第一组标准单元包括一个或若干标准单元，第二组标准单元包括一个或若干标准单元，第三组标准单元包括一个或若干标准单元；对于第一组标准单元中的标准单元，每个标准单元中电源线图形和地线图形能够被拆分在相同的掩膜板中；对于第二组标准单元中的标准单元，每个标准单元中电源线图形和地线图形能够被拆分在不同的掩膜板中；对于第三组标准单元中的标准单元，每个标准单元中电源线图形和地线图形既能够被拆分在不同的掩膜板中，也能被拆分在相同的掩膜板中。
可选的，第一组标准单元中的标准单元为多个；所述标准单元图形筛选方法还包括：将第一组标准单元中不同的标准单元的图形合并在一起。
可选的，第二组标准单元中的标准单元为多个；所述标准单元图形筛选方法还包括：将第二组标准单元中不同的标准单元的图形合并在一起。
可选的，还包括：将第一组标准单元中的标准单元的图形和第三组标准单元中的标准单元的图形合并在一起；将第二组标准单元中的标准单元的图形和第三组标准单元中的标准单元的图形合并在一起。
与现有技术相比，本发明的技术方案具有以下优点：
本发明技术方案提供的标准单元图形的筛选方法中，在特征单元图案组沿第二方向的两侧分别设置第一附加图案组，第一附加图案组包括奇数个第一附加图案，采用奇数环规则判断模块对第一测试总图案进行奇数环规则判断，这样利用第一附加图案组，将满足奇数环规则能够作为判断出标准单元中电源线图形和地线图形能够被拆分在相同的掩膜板中的依据。在特征单元图案组沿第二方向的两侧分别设置第二附加图案组，第二附加图案组包括偶数个第二附加图案，采用奇数环规则判断模块对第二测试总图案进行奇数环规则判断，这样利用第二附加图案组，将满足奇数环规则能够作为判断出标准单元中电源线图形和地线图形能够被拆分在不同的掩膜板中的依据。在电路设计时，就可以将电源线图形和地线图形能够被拆分在不同的掩膜板中对应的标准单元设计在同一芯片上，不同标准单元的拼接不会违反奇数环规则，无需再对拼接后的芯片图形进行奇数环规则判断。在电路设计时，就可以将电源线图形和地线图形能够被拆分在相同的掩膜板中对应的标准单元设计在同一芯片上，不同标准单元的拼接不会违反奇数环规则，无需再对拼接后的芯片图形进行奇数环规则判断。其次，判断标准单元中电源线图形和地线图形能够被拆分的情况的过程中，依赖奇数环规则判断模块判断，因此无需使用人力判断，使得判断效率提高。综上，该方法对标准单元的筛选的效率提高。
附图说明
图1是一种类型的标准单元的图形的示意图；
图2是另一种类型的标准单元的图形的示意图；
图3是将图1中的标准单元的图形和图2中的标准单元的图形合并在一起的示意图；
图4是本发明一实施例中标准单元图形的筛选方法的流程图；
图5至图10是本发明一实施例中标准单元图形筛选过程的结构示意图。
具体实施方式
正如背景技术所述，现有的标准单元图形的筛选方法的运行负荷较大。
对于标准单元，不仅需要考虑自身的图形是否满足奇数环规则，还需要考虑不同的标准单元在整块芯片上相互拼接起来是否违反奇数环规则。
图1是第一标准单元的示意图，第一标准单元包括第一特征单元图案组、第一电源线和第一地线；图2是第二标准单元的示意图，第二标准单元包括第二特征单元图案组、第二电源线和第二地线。
图1中图案本身不违反奇数环规则，将第一标准单元的图案分在两个掩膜版上时，第一电源线和第一地线需要分在不同的掩膜版中，具体的，需要人工标记第一标准单元的各图案，根据标定的结果，判断出第一电源线和第一地线需要分在不同的掩膜版中。
图2中图案本身不违反奇数环规则，将第二标准单元的图案分在两个掩膜版上时，第二电源线和第二地线需要分在相同的掩膜版中，具体的，需要人工标记第二标准单元的各图案，根据标定的结果，判断出第二电源线和第二地线需要分在相同的掩膜版中。
参考图3，将第一标准单元的图形和第二标准单元的图形拼接在一起，第一标准单元的图形和第二标准单元的图形构成的总图案违反了奇数环规则。
由此可见第一标准单元和第二标准单元拼接在一起的图形无法在芯片上应用。那么就需要重新拼接标准单元以形成芯片图形，之后再看是否违反了奇数环规则。
在设计电路时，需要用到数量庞大的不同类型的标准单元，多次对图形拼接后，对不同类型的标准单元均进行奇数环规则判断，造成运算负荷较大。
在此基础上，本发明提供一种标准单元图形的筛选方法，参考图4，包括以下步骤：
S01：提供若干不同类型的标准单元，各标准单元的图形包括特征单元图案组、电源线图形和地线图形，在每个标准单元中，所述电源线图形和地线图形分别位于所述特征单元图案组沿着第一方向的两侧；
S02：在特征单元图案组沿第二方向的两侧分别设置第一附加图案组，第二方向垂直于第一方向，第一附加图案组包括奇数个第一附加图案，所述标准单元的图形以及标准单元的图形周围的第一附加图案组构成第一测试总图案；
S03：采用奇数环规则判断模块对第一测试总图案进行奇数环规则判断，若第一测试总图案满足奇数环规则，则标准单元中电源线图形和地线图形能够被拆分在相同的掩膜板中；
S04：在特征单元图案组沿第二方向的两侧分别设置第二附加图案组，第二附加图案组包括偶数个第二附加图案，所述标准单元的图形以及标准单元的图形周围的第二附加图案组构成第二测试总图案；
S05：采用奇数环规则判断模块对第二测试总图案进行奇数环规则判断，若第二测试总图案满足奇数环规则，则标准单元中电源线图形和地线图形能够被拆分在不同的掩膜板中。
所述方法降低了运行负荷。
为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图5至图10是本发明一实施例中标准单元图形筛选过程的结构示意图。
结合参考图5和图6，提供若干不同类型的标准单元，各标准单元具有特征单元图案组、电源线图形和地线图形，在每个标准单元中，所述电源线图形和地线图形分别位于所述特征单元图案组沿着第一方向的两侧。
所述特征单元图案组包括若干特征单元图案。
不同类型的标准单元具有不同的特征单元图案组。
本实施例中，以若干不同类型的标准单元的类型为两类为示例进行说明，在其它实施例中，若干不同类型的标准单元的类型为三类以上。
本实施例中，若干不同类型的标准单元分别为第一类型标准单元A(参考图5)和第二类型标准单元B(参考图6)。
第一类型标准单元A中的特征单元图案组为第一特征单元图案组200，
第一类型标准单元A中的电源线图形为第一电源线图形210，第一类型标准单元A中的地线图形为第一地线图形220。
第一电源线图形210和第一地线图形220分别位于所述第一特征单元图案组200沿着第一方向的两侧。
第二类型标准单元B中的特征单元图案组为第二特征单元图案组300，第二类型标准单元B中的电源线图形为第二电源线图形310，第二类型标准单元B中的地线图形为第二地线图形320。
第二电源线图形310和第二地线图形320分别位于所述第二特征单元图案组300沿着第一方向的两侧。
接着，在特征单元图案组沿第二方向的两侧分别设置第一附加图案组，第二方向垂直于第一方向，第一附加图案组包括奇数个第一附加图案，所述标准单元的图形以及标准单元的图形周围的第一附加图案组构成第一测试总图案。
在第一测试总图案中，第一附加图案组和电源线图形之间的间距、以及第一附加图案组和地线图形之间的间距均分别小于特征尺寸，第一附加图案组与特征单元图案组之间的间距大于特征尺寸。
参考图7，在所述第一特征单元图案组200沿第二方向的两侧分别设置第一附加图案组，所述第一附加图案组、第一特征单元图案组200、第一电源线图形210和第一地线图形220构成第一测试总图案。
所述第一附加图案组包括奇数个第一附加图案400。本实施例中，每个第一附加图案组包括一个第一附加图案400。
图7中，第一特征单元图案组200两侧的第一附加图案组中均仅包括一个第一附加图案400。
在其他实施例中，每个第一附加图案组均包括若干个第一附加图案400，每个第一附加图案组中第一附加图案400的数量为奇数个，如3个、5个或大于等于7个。
当第一附加图案组包括若干第一附加图案时，相邻第一附加图案之间的间距小于特征尺寸。
图7中，第一附加图案组和第一电源线图形210之间的间距、以及第一附加图案组和第一地线图形220之间的间距均分别小于特征尺寸，第一附加图案组与第一特征单元图案组200之间的间距大于特征尺寸。
参考图8，在所述第二特征单元图案组300沿第二方向的两侧分别设置第一附加图案组，所述第一附加图案组、第二特征单元图案组300、第二电源线图形310和第二地线图形320构成第一测试总图案。
所述第一附加图案组包括奇数个第一附加图案400。本实施例中，每个第一附加图案组包括一个第一附加图案400。
图8中，第二特征单元图案组300两侧的第一附加图案组中均仅包括一个第一附加图案400。
在其他实施例中，每个第一附加图案组包括若干个第一附加图案400，每个第一附加图案组中第一附加图案400的数量为奇数个，如3个、5个或大于等于7个。
当第一附加图案组包括若干第一附加图案时，相邻第一附加图案之间的间距小于特征尺寸。
图8中，第一附加图案组和第二电源线图形310之间的间距、以及第一附加图案组和第二地线图形320之间的间距均分别小于特征尺寸，第一附加图案组与第二特征单元图案组300之间的间距大于特征尺寸。
本实施例中，设置第一附加图案组后，所述特征单元图案组一侧的第一附加图案组中的第一附加图案的数量，与所述特征单元图案组另一侧的第一附加图案组中的第一附加图案的数量相同。如在图7中，第一特征单元图案组200一侧的第一附加图案组中的第一附加图案400的数量，与第一特征单元图案组200另一侧的第一附加图案组中的第一附加图案400的数量相同。如图8中，第二特征单元图案组300一侧的第一附加图案组中的第一附加图案400的数量，与第二特征单元图案组300另一侧的第一附加图案组中的第一附加图案400的数量相同。
当第一附加图案组中包括多个第一附加图案时，设置第一附加图案组后，在所述特征单元图案组任意一侧的第一附加图案组中，多个第一附加图案沿第一方向依次排列。
在其他实施例中，设置第一附加图案组后，所述特征单元图案组一侧的第一附加图案组中的第一附加图案的数量，与所述特征单元图案组另一侧的第一附加图案组中的第一附加图案的数量不同。
采用奇数环规则判断模块对第一测试总图案进行奇数环规则判断，若第一测试总图案满足奇数环规则，则标准单元中电源线图形和地线图形能够被拆分在相同的掩膜板中。
在图7中，采用奇数环规则判断模块对第一测试总图案进行奇数环规则判断，第一测试总图案不满足奇数环规则。
在图8中，采用奇数环规则判断模块对第一测试总图案进行奇数环规则判断，第一测试总图案满足奇数环规则，第二电源线图形310和第二地线图形320能够被拆分在相同的掩膜板中。
接着，在特征单元图案组沿第二方向的两侧分别设置第二附加图案组，所述标准单元的图形以及标准单元的图形周围的第二附加图案组构成第二测试总图案。
在第二测试总图案中，第二附加图案组和电源线图形之间的间距、以及第二附加图案组和地线图形之间的间距均分别小于特征尺寸，第二附加图案组与特征单元图案组之间的间距大于特征尺寸。
参考图9，在所述第一特征单元图案组200沿第二方向的两侧分别设置第二附加图案组500，所述第二附加图案组500、第一特征单元图案组200、第一电源线图形210和第一地线图形220构成第二测试总图案。
第二附加图案组包括偶数个第二附加图案。本实施例中，每个第二附加图案组500包括两个第二附加图案501，所述第一特征单元图案组200两侧的第二附加图案组500中均包括两个第二附加图案501。
图9中，第一特征单元图案组200两侧的第二附加图案组中均包括两个第二附加图案501。
在其他实施例中，每个第二附加图案组包括若干个第二附加图案501，每个第二附加图案组中第二附加图案501的数量为4个、6个或大于等于8个的偶数。
在每个第二附加图案组500中，相邻第二附加图案501之间的间距小于特征尺寸。
图9中，第二附加图案组和第一电源线图形210之间的间距、以及第二附加图案组和第一地线图形220之间的间距均分别小于特征尺寸，第二附加图案组与第一特征单元图案组200之间的间距大于特征尺寸。
参考图10，在所述第二特征单元图案组300沿第二方向的两侧分别设置第二附加图案组500，所述第二附加图案组500、第二特征单元图案组300、第二电源线图形310和第二地线图形320构成第二测试总图案。
第二附加图案组包括偶数个第二附加图案。本实施例中，每个第二附加图案组500包括两个第二附加图案501。
图10中，第二特征单元图案组300两侧的第二附加图案组中均包括两个第二附加图案501。
在其他实施例中，每个第二附加图案组包括若干个第二附加图案501，每个第二附加图案组中第二附加图案501的数量为4个、6个或大于等于8个的偶数。
在每个第二附加图案组500中，相邻第二附加图案501之间的间距小于特征尺寸。
图10中，第二附加图案组500和第二电源线图形310之间的间距、以及第二附加图案组500和第二地线图形320之间的间距均分别小于特征尺寸，第二附加图案组500与第二特征单元图案组300之间的间距大于特征尺寸。
本实施例中，设置第二附加图案组后，所述特征单元图案组一侧的第二附加图案组中的第二附加图案的数量，与所述特征单元图案组另一侧的第二附加图案组中的第二附加图案的数量相同。如图9中，第一特征单元图案组200一侧的第二附加图案组500中的第二附加图案501的数量，与第一特征单元图案组200另一侧的第二附加图案组500中的第二附加图案501的数量相同。如图10中，第二特征单元图案组300一侧的第二附加图案组500中的第二附加图案501的数量，与第二特征单元图案组300另一侧的第二附加图案组500中的第二附加图案501的数量相同。
在其他实施例中，设置第二附加图案组后，所述特征单元图案组一侧的第二附加图案组中的第二附加图案的数量，与所述特征单元图案组另一侧的第二附加图案组中的第二附加图案的数量不同。
本实施例中，每个第二附加图案组中均包括多个第二附加图案；设置第二附加图案组后，在所述特征单元图案组任意一侧的第二附加图案组中，多个第二附加图案沿第一方向依次排列。如图9中，第一特征单元图案组200任意一侧的第二附加图案组500中，两个第二附加图案501沿第一方向依次排列。如图10中，第二特征单元图案组300任意一侧的第二附加图案组500中，两个第二附加图案501沿第一方向依次排列。
采用奇数环规则判断模块对第二测试总图案进行奇数环规则判断，若第二测试总图案满足奇数环规则，则标准单元中电源线图形和地线图形能够被拆分在不同的掩膜板中。
在图9中，采用奇数环规则判断模块对第二测试总图案进行奇数环规则判断，第二测试总图案满足奇数环规则，第一电源线图形210和第一地线图形220能够被拆分在不同的掩膜板中。
在图10中，采用奇数环规则判断模块对第二测试总图案进行奇数环规则判断，第二测试总图案不满足奇数环规则。
需要说明的是，对于部分类型的标准单元，在特征单元图案组沿第二方向的两侧分别设置第一附加图案组，采用奇数环规则判断模块对第一测试总图案进行奇数环规则判断，第一测试总图案满足奇数环规则，标准单元中电源线图形和地线图形能够被拆分在相同的掩膜板中，同时，在特征单元图案组沿第二方向的两侧分别设置第二附加图案组，采用奇数环规则判断模块对第二测试总图案进行奇数环规则判断，第二测试总图案满足奇数环规则，标准单元中电源线图形和地线图形能够被拆分在不同的掩膜板中。也就是说，对于部分类型的标准单元，标准单元中电源线图形和地线图形即能够被拆分在相同的掩膜板中，也能被拆分在不同的掩膜板中。
本实施例中，还包括：从所述若干不同类型的标准单元中获取第一组标准单元、第二组标准单元和第三组标准单元，第一组标准单元包括一个或若干标准单元，第二组标准单元包括一个或若干标准单元，第三组标准单元包括一个或若干标准单元；对于第一组标准单元中的标准单元，每个标准单元中电源线图形和地线图形能够被拆分在相同的掩膜板中；对于第二组标准单元中的标准单元，每个标准单元中电源线图形和地线图形能够被拆分在不同的掩膜板中；对于第三组标准单元中的标准单元，每个标准单元中电源线图形和地线图形既能够被拆分在不同的掩膜板中，也能被拆分在相同的掩膜板中。
当第一组标准单元中的标准单元为多个时，所述标准单元图形筛选方法还包括：将第一组标准单元中不同的标准单元的图形合并在一起。
当第二组标准单元中的标准单元为多个时，所述标准单元图形筛选方法还包括：将第二组标准单元中不同的标准单元的图形合并在一起。
所述标准单元图形的筛选方法还包括：将第一组标准单元中的标准单元的图形和第三组标准单元中的标准单元的图形合并在一起；将第二组标准单元中的标准单元的图形和第三组标准单元中的标准单元的图形合并在一起。
本实施例中，在电路设计时，就可以将电源线图形和地线图形能够被拆分在不同的掩膜板中对应的标准单元设计在同一芯片上，不同标准单元的拼接不会违反奇数环规则，无需再对拼接后的芯片图形进行奇数环规则判断。在电路设计时，就可以将电源线图形和地线图形能够被拆分在相同的掩膜板中对应的标准单元中设计在同一芯片上，不同标准单元的拼接不会违反奇数环规则，无需再对拼接后的芯片图形进行奇数环规则判断。其次，判断标准单元中电源线图形和地线图形能够被拆分的情况的过程中，依赖奇数环规则判断模块判断，因此无需使用人力判断，使得判断效率提高。综上，该方法对标准单元的筛选的效率提高。
需要说明的是，本发明中特征尺寸的意义在于：若相邻图形之间的间距小于特征尺寸时，就需要将这些图形连接在一起，看是否能连接成一个环，若能连接成一个环，就需要对该环进行奇数环规则判断，看是否违反奇数环规则。也就是说，所述特征尺寸是用于触发奇数环规则判断的相邻图形之间间距的临界尺寸。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (15)

1.一种标准单元图形的筛选方法，其特征在于，包括：
提供若干不同类型的标准单元，各标准单元的图形包括特征单元图案组、电源线图形和地线图形，在每个标准单元中，所述电源线图形和地线图形分别位于所述特征单元图案组沿着第一方向的两侧；
在特征单元图案组沿第二方向的两侧分别设置第一附加图案组，第二方向垂直于第一方向，第一附加图案组包括奇数个第一附加图案，所述标准单元的图形以及标准单元的图形周围的第一附加图案组构成第一测试总图案；
采用奇数环规则判断模块对第一测试总图案进行奇数环规则判断，若第一测试总图案满足奇数环规则，则标准单元中电源线图形和地线图形能够被拆分在相同的掩膜板中；
在特征单元图案组沿第二方向的两侧分别设置第二附加图案组，第二附加图案组包括偶数个第二附加图案，所述标准单元的图形以及标准单元的图形周围的第二附加图案组构成第二测试总图案；
采用奇数环规则判断模块对第二测试总图案进行奇数环规则判断，若第二测试总图案满足奇数环规则，则标准单元中电源线图形和地线图形能够被拆分在不同的掩膜板中。
2.根据权利要求1所述的标准单元图形的筛选方法，其特征在于，在第一测试总图案中，第一附加图案组和电源线图形之间的间距、以及第一附加图案组和地线图形之间的间距均分别小于特征尺寸，第一附加图案组与特征单元图案组之间的间距大于特征尺寸。
3.根据权利要求1所述的标准单元图形的筛选方法，其特征在于，当第一附加图案组包括若干第一附加图案时，相邻第一附加图案之间的间距小于特征尺寸。
4.根据权利要求1所述的标准单元图形的筛选方法，其特征在于，在第二测试总图案中，第二附加图案组和电源线图形之间的间距、以及第二附加图案组和地线图形之间的间距均分别小于特征尺寸，第二附加图案组与特征单元图案组之间的间距大于特征尺寸。
5.根据权利要求1所述的标准单元图形的筛选方法，其特征在于，当第二附加图案组包括若干第二附加图案时，相邻第二附加图案之间的间距小于特征尺寸。
6.根据权利要求1所述的标准单元图形的筛选方法，其特征在于，设置第一附加图案组后，所述特征单元图案组一侧的第一附加图案组中的第一附加图案的数量，与所述特征单元图案组另一侧的第一附加图案组中的第一附加图案的数量相同；
或者，设置第一附加图案组后，所述特征单元图案组一侧的第一附加图案组中的第一附加图案的数量，与所述特征单元图案组另一侧的第一附加图案组中的第一附加图案的数量不同。
7.根据权利要求1所述的标准单元图形的筛选方法，其特征在于，设置第一附加图案组后，所述特征单元图案组两侧的第一附加图案组中均仅包括一个第一附加图案。
8.根据权利要求1所述的标准单元图形的筛选方法，其特征在于，设置第二附加图案组后，所述特征单元图案组一侧的第二附加图案组中的第二附加图案的数量，与所述特征单元图案组另一侧的第二附加图案组中的第二附加图案的数量相同；
或者，设置第二附加图案组后，所述特征单元图案组一侧的第二附加图案组中的第二附加图案的数量，与所述特征单元图案组另一侧的第二附加图案组中的第二附加图案的数量不同。
9.根据权利要求1所述的标准单元图形的筛选方法，其特征在于，设置第二附加图案组后，所述特征单元图案组两侧的第二附加图案组中均仅包括两个第二附加图案。
10.根据权利要求1所述的标准单元图形的筛选方法，其特征在于，每个第一附加图案组中均包括多个第一附加图案；设置第一附加图案组后，在所述特征单元图案组任意一侧的第一附加图案组中，多个第一附加图案沿第一方向依次排列。
11.根据权利要求1所述的标准单元图形的筛选方法，其特征在于，每个第二附加图案组中均包括多个第二附加图案；设置第二附加图案组后，在所述特征单元图案组任意一侧的第二附加图案组中，多个第二附加图案沿第一方向依次排列。
12.根据权利要求1所述的标准单元图形的筛选方法，其特征在于，还包括：从所述若干不同类型的标准单元中获取第一组标准单元、第二组标准单元和第三组标准单元，第一组标准单元包括一个或若干标准单元，第二组标准单元包括一个或若干标准单元，第三组标准单元包括一个或若干标准单元；对于第一组标准单元中的标准单元，每个标准单元中电源线图形和地线图形能够被拆分在相同的掩膜板中；对于第二组标准单元中的标准单元，每个标准单元中电源线图形和地线图形能够被拆分在不同的掩膜板中；对于第三组标准单元中的标准单元，每个标准单元中电源线图形和地线图形既能够被拆分在不同的掩膜板中，也能被拆分在相同的掩膜板中。
13.根据权利要求12所述的标准单元图形的筛选方法，其特征在于，第一组标准单元中的标准单元为多个；所述标准单元图形筛选方法还包括：将第一组标准单元中不同的标准单元的图形合并在一起。
14.根据权利要求12所述的标准单元图形的筛选方法，其特征在于，第二组标准单元中的标准单元为多个；所述标准单元图形筛选方法还包括：将第二组标准单元中不同的标准单元的图形合并在一起。
15.根据权利要求12所述的标准单元图形的筛选方法，其特征在于，还包括：将第一组标准单元中的标准单元的图形和第三组标准单元中的标准单元的图形合并在一起；将第二组标准单元中的标准单元的图形和第三组标准单元中的标准单元的图形合并在一起。
CN201910033117.2A 2019-01-14 2019-01-14 标准单元图形的筛选方法 Active CN111435656B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910033117.2A CN111435656B (zh) 2019-01-14 2019-01-14 标准单元图形的筛选方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910033117.2A CN111435656B (zh) 2019-01-14 2019-01-14 标准单元图形的筛选方法

Publications (2)

Publication Number Publication Date
CN111435656A CN111435656A (zh) 2020-07-21
CN111435656B true CN111435656B (zh) 2022-11-22

Family

ID=71579925

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910033117.2A Active CN111435656B (zh) 2019-01-14 2019-01-14 标准单元图形的筛选方法

Country Status (1)

Country Link
CN (1) CN111435656B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148214A (zh) * 2010-02-09 2011-08-10 台湾积体电路制造股份有限公司 用于服从双图案化的标准单元设计的方法
CN107145618A (zh) * 2016-03-01 2017-09-08 台湾积体电路制造股份有限公司 用于多重图案化技术的设计规则检查的方法和***

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5100625B2 (ja) * 2008-12-11 2012-12-19 株式会社東芝 パターンレイアウト設計方法
US8539396B2 (en) * 2011-12-30 2013-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Stitch and trim methods for double patterning compliant standard cell design
US8850368B2 (en) * 2013-01-30 2014-09-30 Taiwan Semiconductor Manufacturing Company Limited Double patterning technology (DPT) layout routing

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102148214A (zh) * 2010-02-09 2011-08-10 台湾积体电路制造股份有限公司 用于服从双图案化的标准单元设计的方法
CN107145618A (zh) * 2016-03-01 2017-09-08 台湾积体电路制造股份有限公司 用于多重图案化技术的设计规则检查的方法和***

Also Published As

Publication number Publication date
CN111435656A (zh) 2020-07-21

Similar Documents

Publication Publication Date Title
KR100309301B1 (ko) 노광 패턴 마스크 및 그 제조 방법
US7523436B2 (en) Semi-custom-made semiconductor integrated circuit device, method for customization and method for redesign
US20070124714A1 (en) Method for designing semiconductor integrated circuit layout
US20100199253A1 (en) Routing Method for Double Patterning Design
US9292647B2 (en) Method and apparatus for modified cell architecture and the resulting device
US10643017B2 (en) Rule checking for multiple patterning technology
US6907596B2 (en) Mask data generating apparatus, a computer implemented method for generating mask data and a computer program for controlling the mask data generating apparatus
US9064086B2 (en) Retargeting semiconductor device shapes for multiple patterning processes
JP5216287B2 (ja) 半導体装置
US10274829B2 (en) Multiple patterning decomposition and manufacturing methods for IC
KR100755665B1 (ko) 반도체 집적 회로 장치의 수율 향상 방법 및 수율 향상시스템
US7207019B2 (en) Test circuit inserting method and apparatus for a semiconductor integrated circuit
CN111435656B (zh) 标准单元图形的筛选方法
CN104166304B (zh) 修正辅助图案的方法
CN101373326B (zh) 光掩模
US10410356B2 (en) Method for processing the LEF diagram of a layout
US8286117B2 (en) Macro layout verification apparatus to detect error when connecting macro terminal in LSI design layout
US20230095481A1 (en) Layout of integrated circuit
CN114638189A (zh) 一种解决掩模版着色边界冲突的方法、装置和计算机设备
US7774738B2 (en) Lithography method for forming a circuit pattern
CN115145111A (zh) 图形设计方法及***、掩膜版组合、设备及存储介质
CN114283861B (zh) 集成电路存储器及其形成方法
KR19990078042A (ko) 반도체소자의배치／배선방법및칩크기를감소시키면서실제소자의오동작을방지할수있는반도체소자배치／배선장치
CN111830797B (zh) Opc监控图形生成方法及其生成模块
CN104808435A (zh) 一种opc中双掩膜版的检测方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant