JP5087009B2 - チップレベルの集積化高周波受動素子、その製造方法、および、それを含むシステム - Google Patents

チップレベルの集積化高周波受動素子、その製造方法、および、それを含むシステム Download PDF

Info

Publication number
JP5087009B2
JP5087009B2 JP2008551625A JP2008551625A JP5087009B2 JP 5087009 B2 JP5087009 B2 JP 5087009B2 JP 2008551625 A JP2008551625 A JP 2008551625A JP 2008551625 A JP2008551625 A JP 2008551625A JP 5087009 B2 JP5087009 B2 JP 5087009B2
Authority
JP
Japan
Prior art keywords
die
passive element
mounting substrate
wafer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008551625A
Other languages
English (en)
Other versions
JP2009524917A (ja
Inventor
ツァン、シアンイン
ヘ、チアンキ
スー、バオシュ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2009524917A publication Critical patent/JP2009524917A/ja
Application granted granted Critical
Publication of JP5087009B2 publication Critical patent/JP5087009B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49112—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting a common bonding area on the semiconductor or solid-state body to different bonding areas outside the body, e.g. diverging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/494—Connecting portions
    • H01L2224/4941—Connecting portions the connecting portions being stacked
    • H01L2224/49425—Wedge bonds
    • H01L2224/49426—Wedge bonds on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19042—Component type being an inductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19104—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device on the semiconductor or solid-state device, i.e. passive-on-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

実施形態は、概して素子のチップレベルの集積化に関する。
ユーザに便利なより小型のパッケージを実現しなければならない状況下にあっては小型高周波（ＲＦ）素子が注目されている。ＲＦ素子は、ＲＦ素子の電力送受信に関連した高インダクタンス（ｈｉｇｈ−Ｑ）を必要とするインダクタを動作中に用いることができる。
一般的に、このようなＨｉｇｈ−Ｑの素子は、能動回路を搭載した半導体チップのような集積回路（ＩＣ）ダイに近いボード上に配置される。ボード上へのＨｉｇｈ−Ｑ素子の配置は、回路に集積される能動素子のための半導体チップの活性表面における占有面積のコストを考慮に入れる。
以下、実施形態を得る方法を示すべく、先に簡単に述べた実施形態のより詳細な説明が添付の図面に示される例示的実施形態を参照してなされる。これらの図面は、典型的な実施形態に過ぎず、一定の比率で描かれているわけではない。したがって、実施形態の範囲を限定するものではないことを理解されたい。また、実施形態は、添付の図面を用いることにより、さらなる特定性および詳細を帯びて記載および説明されるであろう。
一実施形態における処理中のウェーハの横断立面図である。
一実施形態におけるさらなる処理中の図１Ａで示されたウェーハの横断立面図である。
一実施形態における粘着テープ適用後の図１Ｂで示されたウェーハの横断立面図である。
一実施形態における誘電層形成後の図１Ｃに示されたウェーハの横断立面図である。
一実施形態における高周波受動素子層形成後の図１Ｄに示されたウェーハの横断立面図である。
一実施形態におけるダイ貫通ビア形成後の図１Ｅに示されたウェーハの横断立面図である。
一実施形態における粘着テープ除去後の図１Ｆに示されたウェーハの横断立面図である。
一実施形態におけるチップパッケージ内のダイレベルの高周波受動素子層の立面断面図である。
一実施形態におけるチップパッケージ内の基板内にあるダイ占有面積が隠れた高周波受動素子層の立面断面図である。
一実施形態におけるチップパッケージにおける基板内にあるダイ占有面積が部分的に隠れた高周波受動素子層の立面断面図である。
一実施形態におけるチップパッケージにおける基板内にある、カプセル化された、ダイ占有面積が部分的に隠れた高周波受動素子層の立面断面図である。
一実施形態におけるチップパッケージ内のフリップチップダイレベルの高周波受動素子層の立面断面図である。
一実施形態における、図１Ｅから切り取った詳細部である。
一実施形態における中心に寄ったダイ貫通ビアを含むチップパッケージにおけるダイレベルの高周波受動素子層の立面断面図である。
一実施形態における中心に寄ったダイ貫通ビアを含み、また、一実施形態におけるチップパッケージの基板内にあるダイ占有面積が隠れた高周波受動素子層も含むチップパッケージ内のダイレベルの高周波受動素子層の立面断面図である。
方法の流れの実施形態を説明するフローチャートである。
一実施形態におけるコンピュータシステムを示す一部を切り取った立面図ある。
一実施形態におけるコンピュータシステムの概略図である。
本開示における実施形態は、ＩＣダイの近くにチップレベルの大きさで展開される高周波（ＲＦ）受動素子層を含む装置に関する。実施形態は、ＲＦ受動素子層のオンダイおよび基板内両方での配置に関する。実施形態は、ＩＣダイと共にＲＦ受動素子層を組み立てる方法にも関する。実施形態は、また、ダイレベルのＲＦ受動素子層を組み込んだコンピュータシステムにも関する。実施形態は、さらに、ＲＦ受動素子層を基板内に配置したコンピュータシステムにも関する。
以下の説明は、上、下、第１、第２などの用語を含むが、これらの用語は、説明の目的にのみ使用され、限定として解釈されない。本願明細書中に記載される装置または物品は、数多くの位置または向きで製造され、使用され、あるいは、出荷され得る。用語「ダイ」および「チップ」は、概して、さまざまなプロセス動作により望ましい集積回路デバイスへと変形する基本的なワークピースである物体のことを指す。ダイは、通常、ウェーハから単離され、ウェーハは、半導体材料、非半導体材料、または、半導体および非半導体材料の組み合わせから形成され得る。ボードは、一般的に、ダイのための取付基板として機能する樹脂含浸処理されたファイバーグラス構造を有する。
図を参照すると、末尾の数字を同じにした参照符号が付された同様の構造が示されている。さまざまな実施形態の構造を最も明確に示すべく、本願明細書中の図面は、集積回路構造を図示している。したがって、製造される構造の実際の外観は、例えば顕微鏡写真などでは異なって見える場合もあるが、図示される実施形態の本質的な構造は含まれている。さらに、図面は、図示された実施形態を理解するのに必要な構造を示す。図面の明確さを維持する目的から、従来技術で知られる付加構造は含まれていない。
図１Ａは、一実施形態における処理中のウェーハ１００の横断立面図である。ウェーハ１００は、任意の半導体含有材料であり得る。処理中、ウェーハ１００は、能動素子を保持するよう操作される。
図１Ｂは、一実施形態におけるさらなる処理中の図１Ａに示されたウェーハ１００の横断立面図である。ウェーハ１０１は、未処理の半導体材料１１０（以下「半導体基板１１０」という）と、ウェーハ１０１とは別の構造として任意に示される能動素子回路１１２とを含むように処理されている。ウェーハ１０１との間の接続は、複数のダイボンドパッドによりなされ、ダイボンドパッドの１つは参照符号１１４により示される。このような処理の後、ウェーハ１０１は、活性表面１１６および裏側表面１１８を含む。
一実施形態では、能動素子回路１１２は、例えば、スタティックＲＡＭ（ＳＲＡＭ）、組み込みＤＲＡＭ（ｅＤＲＡＭ）、および、論理回路など、回路を形成する半導体内のトランジスタおよび他の能動素子を含む。
図１Ｃは、一実施形態における粘着テープ１２０適用後の図１Ｂに示されたウェーハ１０１の横断立面図である。ウェーハ１０２は、一実施形態におけるＲＦ能動素子含有層を得るよう処理されるべく粘着テープ１２０に接着されている。一実施形態では、粘着テープ１２０は、回路およびダイボンドパッド１１４をそれほど変化させることなく活性表面１１６から剥がれるように、加熱後にかなりの粘着性が失われる熱剥離テープである。
図１Ｄは、一実施形態における誘電層１２２の形成後図１Ｃに示されるウェーハ１０２の横断立面図である。誘電層１２２は、チップレベルで設置されるべきＲＦ能動素子含有層から能動素子回路１１２を電気的に絶縁するよう処理される。
一実施形態では、酸化膜１２２を誘電層１２２として成長させるべく熱プロセスが用いられる。一実施形態では、ウェーハ１００（図１Ａ）は、能動素子回路１１２を得るべくウェーハ１００を操作する前に用いられる熱的条件下で酸化膜１２２を得るべく処理される。一実施形態では、誘電層１２２は、能動素子回路１１２を得るべくウェーハ１００（図１Ａ）を操作した後に成長する酸化膜である。一実施形態では、誘電層１２２として自然酸化物が用いられる。
一実施形態では、誘電層１２２は、テトラエトキシシラン（ＴＥＯＳ）の分解によって形成される酸化物のような堆積酸化物である。一実施形態では、誘電層１２２は、堆積オキシ窒化物である。一実施形態では、誘電層１２２は、堆積炭化物である。一実施形態では、誘電層１２２は、堆積硫化物である。一実施形態では、誘電層１２２は、堆積オキシ硫化物である。一実施形態では、誘電層１２２は、堆積ホウ化物である。一実施形態では、誘電層１２２は、堆積ボロナイトライドである。一実施形態では、誘電層１２２は、ダイの裏側表面１１８に接着される有機層である。一実施形態では、誘電層１２２は、上記材料のいずれかの組み合わせである。一実施形態では、誘電層１２２は、堆積誘電材料である。
いずれにしても、誘電層１２２の形成後、ダイの裏側表面１１９は、本来のダイ裏側表面１１８を覆うように形成される。誘電層１２２がすでに形成されている所では、「ダイの裏側表面」は、元来のダイ裏側表面１１８と明確に述べていない限り、表面１１９のことを意味する。
一実施形態では、誘電層１２２を得るための処理後、ウェーハ１０３は、全体の厚みが１２４になる能動素子回路１１２、半導体基板１１０、および、誘電層１２２を有する。一実施形態では、ダイの厚み１２６は、能動素子回路１１２および半導体基板１１０の厚みを含み、全体の厚み１２４は、ダイの厚み１２６、および、誘電層１２２の厚みを含む。一実施形態では、全体の厚み１２４に対するダイの厚み１２６の比率は、例えば、およそ１０００：１００１であり、この場合、誘電層１２２は、半導体基板１１０の裏側表面１１８における自然酸化膜である。一実施形態では、全体の厚み１２４に対するダイの厚み１２６の比率は、例えば、およそ０．５：１であり、この場合、誘電層は、ウェーハ１００（図１Ａ）上に予め作製された熱酸化物層である。一実施形態では、全体の厚み１２４に対するダイの厚み１２６の比率は、例えば、およそ３：１であり、この場合、誘電層１２２は、ＳｉＯ２誘電層１２２の半導体基板の厚みのおよそ半分の誘電層と等しい電気絶縁品質を有する。一実施形態では、例えば、誘電層１２２がＳｉＯ２誘電層１２２である場合、全体の厚み１２４に対するダイの厚み１２６の比率は、例えば、およそ１：１である。
図１Ｅは、一実施形態におけるＲＦ受動素子層１２８を形成した後の図１Ｄに示されるウェーハ１０３の横断立面図である。ウェーハ１０４は、ＲＦ受動素子層１２８をダイの裏側表面１１９に接着することにより処理されている。
図７は、一実施形態における図１Ｅから切り取った詳細部である。一実施形態では、ＲＦ受動素子層１２８は、積層材料である。ウェーハ１０４の左側の指し込み図は、ＲＦ受動素子層１２８を形成する積層材料の一実施形態を示す。この実施形態では、ＲＦ受動素子層１２８は、誘電層１２２に接触して配置されたベース誘電体１３０を含む。ＲＦ受動素子層１２８は、ベース誘電体１３０に接触して配置された第１の導電層１３２、中間誘電体１３４、導電相互接続１３６、第２の導電層１３８、および、外側誘電体１４０を含む。
このような層状組織では、ＲＦ受動素子層１２８は、一実施形態におけるインダクタのような素子の構造を提供する。一実施形態では、図１Ｅに示される層状組織１２８は、既知の技術によるスパイラルインダクタを有する。一実施形態では、層状組織１２８は、既知の技術によるヘリカルインダクタを有する。一実施形態では、層状組織１２８は、既知の技術による二電極薄膜コンデンサ（ＴＦＣ）を有する。一実施形態では、層状組織１２８は、既知の技術によるインターデジタルコンデンサ（ＩＤＣ）を実現するための、図１Ｅに示される２つの導電層１３２および１３８以外にも導電層を含む。一実施形態では、ＲＦ受動素子層１２８は、既知の技術における金属抵抗器を形成する単一の導電層を含む。一実施形態では、ＲＦ受動素子層１２８は、既知の技術によるダイオード抵抗器を含む。
一実施形態では、導電層１３２および１３８は、導電相互接続１３６と同様に、既知の技術によりめっきされるか、積層されるか、あるいは、パターン化される銅のような金属である。一実施形態では、ベース誘電体１３０、中間誘電体１３４、および、外側誘電体１４０は、可撓性であり、エッチング技術またはステンシル技術を用いてパターン化されるＨｉｇｈ−Ｋ誘電材料である。
図１Ｆは、一実施形態における、ダイ貫通ビア１４２の形成後に図１Ｅに示されるウェーハ１０４の横断立面図を示す。ダイ貫通ビア１４２は、一実施形態における機械穿孔などのプロセスによって形成される。ダイ貫通ビア１４２は、一実施形態におけるレーザ穿孔などのプロセスによって形成される。ダイ貫通ビア１４２は、一実施形態における反応性イオンエッチング（ＲＩＥ）などのプロセスによって形成される。
一実施形態では、ダイ貫通ビア１４２は、図１Ｂで示される処理が実行される間にウェーハ１０１内に形成される。一実施形態では、ダイ貫通ビア１４２は、図１Ｃに示される処理が実行される間にウェーハ１０２内に形成される。一実施形態では、図１Ｄに示される処理が実行される間に、ウェーハ１０３内にダイ貫通ビア１４２が形成される。一実施形態では、図１Ｅに示される処理が実行される間に、ウェーハ１０４内にダイ貫通ビア１４２が形成される。
図１Ｇは、一実施形態における、粘着テープ除去後の図１Ｆに示されたウェーハ１０５の横断立面図である。処理中ウェーハ１０４にダイ貫通ビア１４２が形成される場合、さらなる処理は、参照番号１４２でも示されるような相互接続を形成することと、その後、ウェーハの裏側表面１１９に基準マークを用いるなどの技術によりＲＦ受動素子層１２８を位置合わせすることと、ＲＦ受動素子層１２８を堆積させて、ＲＦ受動素子層１２８と相互接続１４２との間に電気的続をもたらすこととを含む。
図１Ｆに示された粘着テープ１２０は、ダイ活性表面１１６に堆積された構造が粘着テープ１２０より強い粘着力をもつ場合、ダイ活性表面１１６から単に剥がすだけで除去される。一実施形態では、粘着テープ１２０は、まず加熱され、その後ダイ活性表面１１６から剥がされる熱剥離材料である。
図２は、一実施形態におけるチップパッケージ２００内のダイレベルＲＦ受動素子層２２８の横断立面図である。一実施形態では、ウェーハ１０６のようなウェーハは、ダイ２０１を得るべく単離される。ダイ２０１は、半導体基板２１０、活性表面２１６に接した能動素子回路２１２、誘電層２２２、ＲＦ受動素子層２２８、および、相互接続２４２を含む。一実施形態では、ダイ２０１は、取付基板２４８に接着される。一実施形態では、ダイ２０１は、既知のダイ接着剤などの接着剤２４４により取付基板２４８に接着される。一実施形態では、ＲＦ受動素子層２２８には何らかの既知のＲＦ受動素子がとどまる。
ダイ２０１と取付基板２４８との間では一連のボンドワイヤにより電気信号および電力通信がなされ、一実施形態におけるボンドワイヤの１つが参照番号２５０で示されている。ボンドワイヤ２５０は、ダイボンドパッド２１４および取付基板ボンドパッドを用いることによりダイ２０１と取付基板２４８との間を接続する。取付基板ボンドパッドの１つが参照番号２５２で示されている。
一実施形態では、ＲＦ受動素子層２２８内には少なくとも１つのＲＦ受動素子が含まれ、ダイ活性表面２１６とＲＦ受動素子層２２８との間のすべての電気通信は、一実施形態における相互接続２４２を介てなされる。したがって、ダイ活性表面２１６とＲＦ受動素子との間の電気通信は、取付基板２４８上のダイの占有面積内に含まれるので、いかなる誘導ループ効果も最小限にとどめることができる。ちなみに、ＲＦ受動素子が古い技術によってダイに横に取り付けられなければならない場合、本開示に記載されたいくつかの実施形態に比べ、誘導ループ効果は顕著になる。
図３は、一実施形態におけるチップパッケージ３００の取付基板３４８内にあるダイ占有面積が隠れたＲＦ受動素子層３２８の横断立面図である。一実施形態では、ダイ３０１を得るべくウェーハ１０６のようなウェーハが単離される。ダイ３０１は、半導体基板３１０、活性表面３１６に接した能動素子回路３１２、裏側表面３１８に接した誘電層３２２、および、相互接続３４２を含む。
ダイ３０１は、一実施形態における取付基板３４８に接着される。一実施形態では、ＲＦ受動素子層３２８は、取付基板３４８内に配置される。したがって、取付基板３４８を作製する間、ＲＦ受動素子層３２８は、ワイヤボンド取付基板３４８内で一般的に必要とされ得るトレース、ボンドフィンガ、相互接続、および、他の構造と共に元々の位置で作製される。一実施形態では、ＲＦ受動素子層３２８内には何らかの既知のＲＦ受動素子がとどまり得る。
一連のボンドワイヤにより、ダイ３０１と取付基板３４８との間で電気信号および電力通信がなされる。一実施形態では、ボンドワイヤの１つは、参照番号３５０で示される。ボンドワイヤ３５０は、ダイボンドパッド３１４および取付基板ボンドパッドを用いてダイ３０１と取付基板３４８との間を接続する。ダイボンドパッドの１つは、参照番号３５２により示される。一実施形態では、ＲＦ受動素子層３２８には少なくとも１つのＲＦ受動素子が含まれ、ダイ活性表面３１６とＲＦ受動素子層３２８との間のすべての電気通信は、一実施形態における相互接続ボンドパッド３５４を用いることにより相互接続３４２を介しなされる。したがって、ダイ活性表面３１６とＲＦ受動素子との間の電気通信は、取付基板３４８上のダイの占有面積内に含まれるので、いかなる誘導ループ効果も最小限にとどめることができる。一実施形態では、取付基板の誘電コーティング３４７または３４９が存在することによって生じる電気的絶縁が十分な場合、誘電層３２２は、除去され得る。
図４は、一実施形態におけるチップパッケージ４００の取付基板４４８内にあるダイ占有面積が部分的に隠れたＲＦ受動素子層４２８の横断立面図である。一実施形態では、ダイ４０１を得るべくウェーハ１０６のようなウェーハが単離される。ダイ４０１は、半導体基板４１０、活性表面４１６における能動素子回路４１２、裏側表面４１８に接した誘電層４２２、および、相互接続４４２を含む。
ダイ４０１は、誘電層の裏側表面４１９において一実施形態における取付基板４４８に接着される。一実施形態では、ＲＦ受動素子層４２８は、取付基板内４４８に配置される。したがって、取付基板４４８を作製する間、ＲＦ受動素子層４２８は、ワイヤボンド取付基板４４８に一般的に必要とされ得るトレース、ボンドフィンガ、相互接続、および、他の構造と共に元々の場所で作製される。一実施形態では、ＲＦ受動素子層４２８内には任意の既知のＲＦ受動素子がとどまり得る。
一連のボンドワイヤにより、ダイ４０１と取付基板４４８との間で電気信号および電力通信がなされる。一実施形態において、ボンドワイヤの１つは、参照番号４５０で示され、もう１つは参照番号４５６で示される。第１のボンドワイヤ４５０は、ダイボンドパッド４１４、および、取付基板の第１のボンドパッドを用いることにより、ダイ４０１と取付基板４４８との間を接続する。第１のボンドパッドの１つは、参照番号４５２で示される。第２のボンドワイヤ４５６は、図４の断面図に示される平面の外側にあり得るダイボンドパッド４１４、および、取付基板の第２のボンドパッドを用いてダイ４０１と取付基板４４８との間を接続する。第２のボンドパッドの１つは、参照番号４６０で示されている。
一実施形態では、ＲＦ受動素子層４２８内には少なくとも１つのＲＦ受動素子が含まれ、相互接続４４２および相互接続ボンドパッド４５４を介しダイ活性表面４１６とＲＦ受動素子層４２８との間で若干の電気通信がなされる。第２のボンドワイヤ４５６および第２の取付基板ボンドパッド４６０を介し、ダイ活性表面４１６とＲＦ受動素子層４２８との間で若干の電気通信がなされる。したがって、ダイ活性表面４１６とＲＦ受動素子との間の電気通信が取付基板４４８上のダイ４０１の占有面積内に含まれるので、誘導ループ効果はほとんど最小限にとどめられる。ループは、ダイ活性表面４１６から取付基板４４８上の第２の取付基板ボンドパッド４６０におけるダイ４０１の占有面積のちょうど手前を通り抜けるので、ダイ活性表面４１６とＲＦ受動素子との間には若干の誘導ループ効果が感じられる。このような実施形態は、ＲＦ受動素子層４２８におけるＲＦ受動素子へのアクセスがダイ占有面積の外側になるよう選択される場合におきる。一実施形態では、基板の第１のボンドパッド４５２および第２のボンドパッド４６０の位置は、図４から取った断面なので、それらの１つが図４では隠れるように一列に並ぶ。
図５は、一実施形態における、チップパッケージ５００の基板５４８内にあるカプセル化されたダイ占有面積が隠れたＲＦ受動素子層５２８の横断立面図である。一実施形態では、ダイ５０１を得るべくウェーハ１０６のようなウェーハが単離される。ダイ５０１は、半導体基板５１０、活性表面５１６における能動素子回路５１２、裏側表面５１８における誘電層５２２、および、相互接続５４２を含む。
ダイ５０１は、取付基板５４８に接着され、一実施形態におけるカプセル機能５６２により保護される。一実施形態では、カプセル機能は、図２乃至９に示されるいずれの構造にも適用できる。
ダイ５０１と取付基板５４８との間では、一連のボンドワイヤにより電気信号および電力通信がなされる。一実施形態において、ボンドワイヤの１つは、参照番号５５０で示される。ボンドワイヤ５５０は、ダイボンドパッド５１４および取付基板ボンドパッドを用いてダイ５０１と取付基板５４８との間を接続する。ボンドパッドの１つは、参照番号５５２で示される。
図６は、一実施形態におけるチップパッケージ６００内のフリップチップダイレベルのＲＦ受動素子層６２８の横断立面図である。一実施形態では、ダイ６０１を得るべく、ウェーハ１０６のようなウェーハが単離される。ダイ６０１は、半導体基板６１０、活性表面６１６における能動素子回路６１２、半導体基板６１０の裏側表面６１８に配置された誘電層６２２を含む。ダイ６０１は、ＲＦ受動素子層６２８と、相互接続６４２も含む。ＲＦ受動素子層６２８は、一実施形態におけるダイの裏側表面６１９に接着される。一実施形態では、ＲＦ受動素子層６２８内には何らかの既知のＲＦ受動素子がとどまり得る。
ダイ６０１と取付基板６４８との間では、一連のソルダーバンプにより電気信号および電力通信がなされる。一実施形態において、ソルダーバンプの１つは参照番号６６４で示される。ソルダーバンプ６６４は、ダイボンドパッド６１４、および、取付基板ボンドパッドを用いることにより、ダイ６０１と取付基板６４８との間を接続する。取付基板ボンドパッドの１つは、参照番号６５２で示される。ダイ６０１は、一実施形態における、ダイ活性表面６１６の回路を保護するアンダーフィル材料６６６を用いることにより取付基板６４８にさらに接着される。
図８は、一実施形態における中心に寄ったダイ貫通ビア８４２を含むチップパッケージ８００におけるダイレベルのＲＦ受動素子層８２８の横断立面図である。一実施形態では、ウェーハが単離されることによりダイ８０１が得られる。ダイ８０１は、半導体基板８１０、活性表面８１６における能動素子回路８１２、誘電層８２２、ＲＦ受動素子層８２８、および、相互接続８４２を含む。一実施形態では、ダイ８０１は、ダイ８０１を横に二等分する対称線８７０により空間的に定められる。対称線８７０は、ダイ端部８７４への第１の距離８７２、および、相互接続８４２への距離８７６を定める。一実施形態では、第２の距離８７６で分割した第１の距離８７２は、図１Ｇおよび２乃至７における空間的描写の距離とほぼ同じである。一実施形態では、第２の距離８７６で分割した第１の距離８７２は、図８および９における空間的描写の距離より大きい。第２の距離８７６で分割した第１の距離８７２の所定の比率を得るための相互接続８４２のそれぞれの所与の配置において、例えば、活性表面８１６、および、ＲＦ受動素子層８２８におけるＲＦ受動素子の位置の所与のレイアウトに役立つループインダクタンスを実現するよう、所与の比率が選択され得る。
ダイ８０１は、一実施形態における取付基板８４８に接着される。一実施形態では、ダイ８０１は、既知のダイ接着剤８４４などの接着剤により取付基板８４８に接着される。一実施形態では、ＲＦ受動素子層８２８内には何らかの既知のＲＦ受動素子がとどまり得る。
ダイ８０１と取付基板８４８との間では、一連のボンドワイヤにより電気信号および電力通信がなされる。一実施形態では、ボンドワイヤの１つは、参照番号８５０で示される。ボンドワイヤ８５０は、ダイボンドパッド８１４および取付基板ボンドパッドを用いてダイ８０１と取付基板８４８との間を接続する。取付基板ボンドパッドの１つは、参照番号８５２で示される。
一実施形態では、ＲＦ受動素子層８２８内には少なくとも１つのＲＦ受動素子が含まれ、ダイの活性表面８１６とＲＦ受動素子層８２８との間のすべての電気通信は、一実施形態における相互接続８４２を介しなされる。したがって、ダイ活性表面８１６と、ＲＦ受動素子との間の電気通信は、取付基板８４８上のダイ８０１の占有面積内に含まれるので、いかなる誘導ループ効果も最小限にとどめることができる。ＲＦ受動素子がダイの横に装着されなければならない場合、本開示に記載されるいくつかの実施形態と比べて誘導ループ効果が顕著になる。
図９は、一実施形態における中心に寄ったダイ貫通ビア９４２を含むチップパッケージ９００におけるダイレベルの高周波受動素子層９２８の横断立面図である。一実施形態では、ダイ９０１は、ダイ９０１を横に二等分する対称線９７０により空間的に定められる。対称線９７０は、ダイ端部９７４への第１の距離９７２、および、相互接続９４２への第２の距離９７６を定める。一実施形態では、第２の距離９７６で分割された第１の距離９７２は、図１Ｇおよび２乃至７における空間的描写の距離とほぼ等しい。一実施形態では、第２の距離９７６で分割される第１の距離９７２は、図８および９における空間的描写より大きい。第２の距離９７６により分割される第１の距離９７２の所定の比率を実現するための相互接続９４２の各与えられた配置において、例えば、ＲＦ受動素子層９２８における活性表面９１６とＲＦ受動素子の位置の所与のレイアウトに役立つループインダクタンスを実現するよう、所与の比率が選ばれ得る。
ダイ９０１は、一実施形態における取付基板９４８に接着される。一実施形態では、ＲＦ受動素子層９２８は、取付基板９４８内に配置される。したがって、取付基板９４８の作製の間、ＲＦ受動素子層９２８は、ワイヤボンド取付基板９４８で一般的に必要とされ得るトレース、ボンドフィンガ、相互接続、および、他の構造と共に元々の場所で作製される。一実施形態では、ＲＦ受動素子層９２８内には何らかの既知のＲＦ受動素子がとどまり得る。
一連のボンドワイヤを用いることにより、ダイ９０１と取付基板９４８との間で電気信号および電力通信がなされる。一実施形態において、ボンドワイヤの１つは、参照番号９５０で示される。ボンドワイヤ９５０は、ダイボンドパッド９１４および取付基板ボンドパッドを用いてダイ９０１と取付基板９４８との間を接続する。取付基板ボンドパッドの１つは、参照番号９５２で示される。
一実施形態では、ＲＦ受動素子層９２８には少なくとも１つのＲＦ受動素子が含まれ、一実施形態において、ダイ活性表面９１６とＲＦ受動素子層９２８との間のすべての電気通信は、相互接続ボンドパッド９５４を用い、相互接続９４２を介してなされる。したがって、ダイ活性表面９１６とＲＦ受動素子との間の電気通信は、取付基板９４８上のダイの占有面積内に含まれるので、誘導ループ効果は最小限にとどめられる。一実施形態では、取付基板の誘電体９４７または９４９が存在することにより引き起こされる電気的絶縁が十分な場合、誘電層９２２は除去されてよい。
図１０は、方法の流れの実施形態を示すフローチャート１０００である。１０１０において、方法は、ウェーハの裏側表面に誘電層を形成することを含む。一例示的実施形態において、誘電層１２２は、図１Ａに示されるウェーハ１００を熱加工することにより形成されるＳｉＯ２層である。
１０２０において、方法は、誘電層上にＲＦ受動素子の積層体を形成することを含む。一例示的実施形態では、ＲＦ受動素子積層体１２８は、誘電層１２２と位置合わせされて熱加工により接着される（図１Ｅ）。一例示的実施形態では、誘電層３２２は、取付基板３４８と一体化されるＲＦ受動素子積層体３２８の上に取り付けられる。一実施形態では、方法は、１０２０において終了する。
１０３０において、方法は、ウェーハ、または、該ウェーハから取られたダイをＲＦ受動素子積層体に電気的に接続することを含む。一例示的実施形態では、ＲＦ受動素子積層体１２８は、ダイの裏側表面２１９に取り付けられると即座にダイ２０１と電気的に接続する（図２）。一例示的実施形態では、ＲＦ受動素子積層体３２８は、ＲＦ受動素子積層体３２８を一体的に含む取付基板３４８の上にダイ３０１が取り付けられると即座にダイ３０１と電気的に接続する（図３）。一例示的実施形態では、ＲＦ受動素子積層体４２８は、ダイ４０１をＲＦ受動素子積層体４２８に結合させる取付基板第２ボンドパッド４６０にワイヤボンディングすると即座に、ダイ４０１と電気的に接続する（図４）。
１０４０では、方法は、ウェーハを介し貫通ウェーハビアを形成することを含む。一例示的実施形態では、貫通ウェーハビア１４２は、その後１０２０へと続くさらなる処理の前に図１Ｄに示す構造で形成される。
１０５０では、方法は、ウェーハをダイシングすることを含む。一例示的実施形態では、貫通ウェーハビア１４２は、１０４０で形成され、その後ウェーハは、１０５０でダイシングされる。一実施形態では、方法は、１０５０で終了する。
１０６０では、方法は、取付基板を配設することを含む。一例示的実施形態では、方法は、チップ２０１を上記取付基板２４８に嵌合することを含む。一例示的実施形態では、方法は、チップ２０１を上記取付基板２４８に嵌合することを含む。例示的実施形態では、方法は、取付基板にＲＦ受動素子層が含まれる方法１０６２を含む。したがって、方法は、１０１０から１０６０へ、そして、１０６２へと流れる。一実施形態では、方法は、１０６２で終了する。
図１１は、コンピュータシステム１１００を示す一部を切り取った立面図ある。前述のＲＦ受動素子層の実施形態の１つ以上は、図１１のコンピュータシステム１１００などのコンピュータシステムにおいて利用され得る。以降、ＲＦ受動素子層の実施形態が単独であるいは他の実施形態と組み合わせて説明されるが、一実施形態または複数の実施形態と称する。
コンピュータシステム１１００は、例えば、ＩＣチップパッケージ１１１０に封入された少なくとも１つのプロセッサ（図示せず）、データ記憶システム１１１２、キーボード１１１４などの少なくとも１つの入力デバイス、モニタ１１１６などの少なくとも１つの出力デバイスを含む。コンピュータシステム１１００は、データ信号を処理するプロセッサを含み、また、例えば、インテル社から入手できるマイクロプロセッサを含み得る。キーボード１１１４に加え、コンピュータシステム１１００は、例えば、マウス１１１８などの他のユーザ入力デバイスを含み得る。コンピュータシステム１１００は、図１Ｇおよび２乃至９で示されるような処理の後、所与のＲＦ受動素子層の実施形態を含み得る。
本開示の目的のために、請求項の内容に従う構成要素を組み込むコンピュータシステム１１００は、例えば、ダイナミックＲＡＭ（ＤＲＡＭ）、高分子メモリ、フラッシュメモリ、および、位相変化メモリなどのデータ記憶に結合されるＲＦ受動素子層の実施形態の少なくとも１つを含み得るマイクロ電子デバイスシステムを利用する任意のシステムを含み得る。この実施形態では、実施形態は、プロセッサに結合されることによりこれらの機能の任意の組み合わせに結合される。しかしながら、一実施形態では、本開示に記載される一実施形態／複数の実施形態の構成は、それらの機能のいずれかに結合される。例えば、一実施形態では、データ記憶は、ダイ上の組み込みＤＲＡＭを含む。また、一実施形態では、プロセッサ（図示せず）に結合される実施形態の構成は、ＤＲＡＭキャッシュのデータ記憶に結合される実施形態の構成を有するシステムの一部である。さらに、一実施形態では、実施形態の構成は、データ記憶１１１２に結合される。
一実施形態では、コンピュータシステム１１００は、デジタル信号プロセッサ（ＤＳＰ）、マイクロコントローラ、特定用途向け集積回路（ＡＳＩＣ）、または、マイクロプロセッサを含むダイも有し得る。この実施形態では、実施形態の構成は、プロセッサに結合されることにより、それらの機能のいかなる組み合わせにも結合される。例えば、一実施形態では、ＤＳＰは、ボード１１２０上のチップセットの個別のパーツとしてスタンドアロンプロセッサ、および、ＤＳＰを含み得るチップセットの一部である。この実施形態では、実施形態の構成は、ＤＳＰに結合され、ＩＣチップパッケージ１１１０内のプロセッサに結合される別の実施形態態の構成が存在する。また、一実施形態では、実施形態の構成は、ＩＣチップパッケージ１１１０と同じボード１１２０に装着されるＤＳＰに結合される。実施形態の構成は、本開示およびそれらの等価物の範囲内でＲＦ受動素子層のさまざまな実施形態により記載された実施形態の構成と共に、コンピュータシステム１１００に関して記載されたように組み合わせることができると理解されたい。
本開示内で説明された実施形態は、従来のコンピュータ以外のデバイスおよび装置に適用できることを理解されたい。例えば、ダイは、実施形態の構成を伴い実装されることができ、無線通信機などの携帯端末、あるいは、ＰＤＡなどのハンドヘルドデバイスに設置され得る。他の例は、実施形態の構成と共に実装され、例えば、自動車、機関車、船、または、宇宙船などの車両に配置され得るダイである。
図１２は、一実施形態における電子システム１２００の概略図である。図に示される電子システム１２００は、図１１に示されるコンピュータシステム１１００を表してもよいが、より一般的に表現されている。電子システム１２００は、図２乃至９に示されるＩＣダイなどの少なくとも１つの電子アセンブリ１２１０を組み込む。一実施形態では、電子システム１２００は、電子システム１２００のさまざまな構成要素を電気的に結合するシステムバス１２２０を含む。システムバス１２２０は、単一のバス、または、さまざまな実施形態におけるバスの任意の組み合わせである。電子システム１２００は、集積回路１２１０に電力を供給する電圧源１２３０を含む。いくつかの実施形態では、電圧源１２３０は、システムバス１２２０を介し集積回路１２１０に電流を供給する。
一実施形態において、集積回路１２１０は、システムバス１２２０に電気的に結合され、任意の回路、または、回路の組み合わせを含む。一実施形態では、集積回路１２１０は、任意のタイプのプロセッサ１２１２を含む。本願明細書中で用いられるように、プロセッサ１２１２は、例えば、これらに限定されないが、マイクロプロセッサ、マイクロコントローラ、グラフィックプロセッサ、デジタル信号プロセッサ、または、他のプロセッサなどの任意のタイプの回路を意味する。集積回路１２１０に含まれ得る他のタイプの回路は、携帯電話、ポケベル、ポータブルコンピュータ、双方向ラジオ、および、同様の電子システムなどの無線デバイスで用いられる通信回路１２１４などのカスタム回路またはＡＳＩＣである。一実施形態では、プロセッサ１２１０は、ＳＲＡＭなどのオンダイメモリ１２１６を含む。一実施形態では、プロセッサ１２１０は、ＤＲＡＭなどのオンダイメモリ１２１６を含む。
一実施形態では、電子システム１２００は、外部メモリ１２４０も含み、該外部メモリは、ＲＡＭ形式のメインメモリ１２４２、１つ以上のハードドライブ１２４４、および／または、ディスケット、コンパクトディスク（ＣＤ）、デジタルビデオディスク（ＤＶＤ）、フラッシュメモリキーなどの取り外し可能媒体１２４６、および、他の周知の取り外し可能媒体を扱う１つ以上のドライブなどの特定の用途に適した１つ以上のメモリ素子を含み得る。
一実施形態では、電子システム１２００は、ディスプレイ１２５０、および、音声出力１２６０も含む。一実施形態では、電子システム１２００は、キーボード、マウス、トラックボール、ゲームコントローラ、マイクロホン、音声認識デバイス、または、電子システム１２００に情報を入力する任意の他のデバイスなどのコントローラ１２７０を含む。
本願明細書内で示すように、集積回路１２１０は、電子パッケージ、電子システム、コンピュータシステム、集積回路を製造する１つ以上の方法、また、集積回路、および、本願明細書中に記載されるさまざまな実施形態でのＲＦ受動素子含有層、および、それらの技術的に認識できる等価物を含む電子アセンブリの１つ以上の製造方法を含む多数の異なる実施形態で実装され得る。要素、材料、幾何学的配列、寸法、および、動作の順序は、特定の実装用件にあわせてすべて変更することができる。
要約は、米国特許法規則１．７２（ｂ）に従い、読者が技術的開示の性質および趣旨を素早く確認できるようにしている。要約は、請求項の趣旨または意味を解釈あるいは制限するために用いられるものではないと理解されたい。 上記詳細な説明において、さまざまな特徴が開示を合理化する目的で１つの実施形態にまとめられている。この開示方法は、請求される実施形態が、各請求項にはっきり記載される特徴より多くの特徴を要求しているという意図を反映するものとして解釈されるべきでない。むしろ、添付の請求の範囲は、開示される単一の実施形態のすべての特徴より少ない発明の内容を反映している。したがって、添付の請求の範囲は、詳細な説明に組み込まれ、それぞれが個別の好適な実施形態として成り立つ。
当業者であれば、本発明の本質を説明すべく説明されかつ例示されてきた詳細、材料、パーツの配置、および、方法段階は、添付の請求項に表される本発明の原理および範囲から逸脱せずにさまざまに変更し得ることが容易に理解できよう。

Claims (18)

  1. 活性表面および裏側表面を含むダイと、
    前記裏側表面上に配置される誘電層と、
    前記誘電層に隣接して配置された取付基板と、
    前記取付基板内に配置される少なくとも１つの高周波受動素子（ＲＦ受動素子）と、
    前記活性表面と前記少なくとも１つのＲＦ受動素子との間の電気的接続と、
    を備える装置。
  2. 前記電気的接続は、前記ダイを貫通するダイ貫通相互接続を含む、請求項１に記載の装置。
  3. 前記誘電層は、酸化物、オキシナイトライド、炭化物、硫化物、オキシサルファイド、ホウ化物、ボロナイトライド、有機物、および、それらの組み合わせから選択される、請求項１または請求項２に記載の装置。
  4. 前記ＲＦ受動素子は、スパイラルインダクタ、ヘリカルインダクタ、および、それらの組み合わせから選択されるインダクタを含む、請求項１から請求項３のいずれか１つに記載の装置。
  5. 前記ＲＦ受動素子は、二電極式薄膜コンデンサ、インターデジタルコンデンサ、および、それらの組み合わせから選択されるコンデンサを含む、請求項１から請求項３のいずれか１つに記載の装置。
  6. 前記ＲＦ受動素子は、金属抵抗器、ダイオード、および、それらの組み合わせから選択される抵抗器を含む、請求項１から請求項３のいずれか１つに記載の装置。
  7. 前記ＲＦ受動素子は、インダクタ、コンデンサ、および、抵抗器の少なくとも２つを含む、請求項１から請求項３のいずれか１つに記載の装置。
  8. 前記電気的接続は、ダイ貫通相互接続であり、前記ダイは、ダイ端部およびダイ中心部を有し、前記ダイ貫通相互接続は、前記ダイ中心部より前記ダイ端部の近くに配置される、請求項１から請求項７のいずれか１つに記載の装置。
  9. 前記電気的接続は、ダイ貫通相互接続であり、前記ダイは、ダイ端部およびダイ中心部を有し、前記ダイ貫通相互接続は、前記ダイ端部より前記ダイ中心部の近くに配置される、請求項１から請求項７のいずれか１つに記載の装置。
  10. 前記ダイは、ワイヤボンドおよびフリップチップから選択される構成により前記取付基板に配置される、請求項１から請求項９のいずれか１つに記載の装置。
  11. 活性表面および裏側表面を含むウェーハの前記裏側表面に誘電層を形成することと、
    前記ウェーハをダイシングして少なくとも１つのダイを得ることと、
    取付基板に前記ダイを結合すること
    を含み、
    前記取付基板は、前記活性表面と電気的に接続された高周波受動素子含有層（ＲＦ受動素子含有層）を含み、前記誘電層は、前記ダイの前記活性表面と前記ＲＦ受動素子含有層との間に配置される、
    方法。
  12. 活性表面および裏側表面を含むウェーハの前記裏側表面に誘電層を形成することと、
    前記ウェーハ内にダイ貫通ビアを形成することと、
    前記ウェーハをダイシングして少なくとも１つのダイを得ることと、
    高周波受動素子含有層（ＲＦ受動素子含有層）を含む取付基板に前記ダイを結合することと、
    前記ダイ貫通ビアを介し、前記ウェーハの前記活性表面と前記ＲＦ受動素子含有層とを接続することと、
    を含み、前記誘電層は、前記ダイの前記活性表面と前記ＲＦ受動素子含有層との間に配置される、方法。
  13. 前記取付基板は、前記ＲＦ受動素子含有層で前記ダイを受け入れる、請求項１１または請求項１２に記載の方法。
  14. 相互接続を用いてダイ貫通ビアを貫通して結合すること、ワイヤボンディングにより結合すること、および、それらの組み合わせにより結合することから選択される方法により、前記ダイを前記ＲＦ受動素子含有層に結合することと、
    をさらに含む、請求項１１から請求項１３のいずれか１つに記載の方法。
  15. 前記ウェーハをダイシングすることにより少なくとも１つのダイを得ることは、ダイ端部およびダイ中心部を含む前記少なくとも１つのダイをもたらし、
    前記方法は、相互接続およびダイ貫通ビアを用いることにより、前記ダイを前記ＲＦ受動素子含有層に結合させることをさらに含み、
    前記ダイ貫通ビアは、前記ダイ端部より前記ダイ中心部の近くに配置される、
    請求項１１から請求項１３のいずれか１つに記載の方法。
  16. 活性表面および裏側表面を含むダイと、
    前記裏側表面に配置される誘電層と、
    前記誘電層に隣接して配置される取付基板と、
    前記取付基板内に配置される少なくとも１つの高周波受動素子（ＲＦ受動素子）と、
    前記活性表面と前記少なくとも１つのＲＦ受動素子との間の電気的接続と、
    前記ダイに結合されるダイナミックＲＡＭと、
    を備えるシステム。
  17. 前記システムは、コンピュータ、無線通信機、ハンドヘルドデバイス、自動車、機関車、航空機、船、および、宇宙船の中の１つに配置される、請求項１６に記載のシステム。
  18. 前記ダイは、データ記憶装置、デジタル信号プロセッサ、マイクロコントローラ、特定用途向けＩＣ、および、マイクロプロセッサから選択される、請求項１６または請求項１７に記載のシステム。
JP2008551625A 2006-03-06 2006-03-06 チップレベルの集積化高周波受動素子、その製造方法、および、それを含むシステム Expired - Fee Related JP5087009B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2006/000335 WO2007101364A1 (en) 2006-03-06 2006-03-06 Chip-level integrated radio frequency passive devices, methods of making same, and systems containing same

Publications (2)

Publication Number Publication Date
JP2009524917A JP2009524917A (ja) 2009-07-02
JP5087009B2 true JP5087009B2 (ja) 2012-11-28

Family

ID=38474582

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008551625A Expired - Fee Related JP5087009B2 (ja) 2006-03-06 2006-03-06 チップレベルの集積化高周波受動素子、その製造方法、および、それを含むシステム

Country Status (4)

Country Link
JP (1) JP5087009B2 (ja)
CN (1) CN101336477B (ja)
DE (1) DE112006003771B4 (ja)
WO (1) WO2007101364A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011155946A1 (en) * 2010-06-11 2011-12-15 Premitec, Inc. Flexible electronic devices and related methods
KR102311084B1 (ko) * 2014-08-07 2021-10-12 인텔 코포레이션 패시브 평면형 디바이스를 갖는 rf 회로 장치 및 패시브 평면형 디바이스를 갖는 rf 회로 시스템
US11264361B2 (en) * 2019-06-05 2022-03-01 Invensas Corporation Network on layer enabled architectures
CN113257808B (zh) * 2021-05-17 2023-04-07 成都挚信电子技术有限责任公司 一种芯片衬底外延片

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5645069A (en) 1979-09-20 1981-04-24 Nec Corp Hybrid integrated circuit device
JPH0621348A (ja) * 1991-06-22 1994-01-28 Nec Corp 半導体素子
US5874770A (en) 1996-10-10 1999-02-23 General Electric Company Flexible interconnect film including resistor and capacitor layers
CN1166014C (zh) * 1996-11-15 2004-09-08 凌沛清(音译) 半导体芯片上的电感的结构及其制造方法
JPH10321757A (ja) * 1997-05-22 1998-12-04 Saitama Nippon Denki Kk 電子回路モジュール
US6303423B1 (en) * 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US6377464B1 (en) * 1999-01-29 2002-04-23 Conexant Systems, Inc. Multiple chip module with integrated RF capabilities
US6218729B1 (en) * 1999-03-11 2001-04-17 Atmel Corporation Apparatus and method for an integrated circuit having high Q reactive components
JP3360655B2 (ja) * 1999-07-08 2002-12-24 日本電気株式会社 半導体装置
JP2001185685A (ja) * 1999-12-24 2001-07-06 Toshiba Corp 半導体装置
US6180445B1 (en) * 2000-04-24 2001-01-30 Taiwan Semiconductor Manufacturing Company Method to fabricate high Q inductor by redistribution layer when flip-chip package is employed
FR2832855A1 (fr) 2001-11-27 2003-05-30 St Microelectronics Sa Circuit monolithique double face
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
JP4290158B2 (ja) * 2004-12-20 2009-07-01 三洋電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN101336477B (zh) 2010-11-17
DE112006003771B4 (de) 2019-02-28
CN101336477A (zh) 2008-12-31
DE112006003771T5 (de) 2009-02-19
JP2009524917A (ja) 2009-07-02
WO2007101364A1 (en) 2007-09-13

Similar Documents

Publication Publication Date Title
JP4664013B2 (ja) 高周波半導体装置の製造方法
US8299572B2 (en) Semiconductor die with backside passive device integration
JP4290158B2 (ja) 半導体装置
TWI227608B (en) Method of manufacturing high-frequency module device
US7382056B2 (en) Integrated passive devices
TWI554167B (zh) 具有整合被動裝置在封裝體基體內之整合式數位與射頻單晶片系統裝置及其製造方法
JP4871164B2 (ja) 半導体集積回路
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
TW201037812A (en) Stacked die parallel plate capacitor
TWI302027B (en) A wafer level packaging structure with inductors and manufacture method thereof
US20120040509A1 (en) Techniques for Placement of Active and Passive Devices within a Chip
WO2004047167A1 (ja) 半導体装置、配線基板および配線基板製造方法
KR20080066087A (ko) Ｓｃｓｐ용 마이크로스트립 스페이서, 제조 방법, 이를동작시키는 방법 및 이를 포함하는 시스템
JP5087009B2 (ja) チップレベルの集積化高周波受動素子、その製造方法、および、それを含むシステム
KR20150127581A (ko) 디바이스 하부의 인터커넥트 구조체들을 형성하는 방법
US20070018298A1 (en) Optimized multi-apparation assembly
CN103620766A (zh) 用于无芯基板的原位建立针栅阵列及其制造方法
US7989916B2 (en) Integrated capacitors in package-level structures, processes of making same, and systems containing same
JP2008085362A (ja) 半導体装置及び半導体モジュール
JP2000299427A (ja) 高周波集積回路装置
CN110993560A (zh) 一种三维集成封装方法
US8317107B2 (en) Chip-spacer integrated radio frequency ID tags, methods of making same, and systems containing same
KR100577527B1 (ko) 고주파 소자 및 그 제조 방법
US20220359338A1 (en) High-power die heat sink with vertical heat path
TW202245173A (zh) 具有垂直熱路徑的高功率晶粒散熱器

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111122

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20120217

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20120224

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120713

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120821

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120907

R150 Certificate of patent or registration of utility model

Ref document number: 5087009

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150914

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees