JP2008066610A - パワー半導体モジュール - Google Patents

パワー半導体モジュール Download PDF

Info

Publication number
JP2008066610A
JP2008066610A JP2006244964A JP2006244964A JP2008066610A JP 2008066610 A JP2008066610 A JP 2008066610A JP 2006244964 A JP2006244964 A JP 2006244964A JP 2006244964 A JP2006244964 A JP 2006244964A JP 2008066610 A JP2008066610 A JP 2008066610A
Authority
JP
Japan
Prior art keywords
solder
diffusion plate
conductive film
heat diffusion
semiconductor chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006244964A
Other languages
English (en)
Other versions
JP4420001B2 (ja
Inventor
Shinichi Fujiwara
伸一 藤原
Masahide Harada
正英 原田
Hideto Yoshinari
英人 吉成
Shosaku Ishihara
昌作 石原
Shiro Yamashita
志郎 山下
Isamu Yoshida
勇 吉田
Ukyo Ikeda
宇亨 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2006244964A priority Critical patent/JP4420001B2/ja
Priority to EP07015540A priority patent/EP1898465A3/en
Priority to US11/834,724 priority patent/US7498671B2/en
Publication of JP2008066610A publication Critical patent/JP2008066610A/ja
Application granted granted Critical
Publication of JP4420001B2 publication Critical patent/JP4420001B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H01L2224/26152—Auxiliary members for layer connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/26175—Flow barriers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/3754—Coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/4005—Shape
    • H01L2224/4009—Loop shape
    • H01L2224/40095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/83139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83385—Shape, e.g. interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H01L2224/84815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9221—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

【課題】
熱拡散板上面とはんだ接続される下面及びリードとはんだ接続される上面を有する半導体素子を備えた半導体モジュールにおいて、はんだのリフロー時における半導体素子及びリードの熱拡散板上面に対する位置ずれを抑止する。
【解決手段】
本発明による半導体モジュールは、実装基板主面に離間して設けられた第一導電膜と第二導電膜、前記第一導電膜の上面にはんだ接続される熱拡散板、前記熱拡散板上面にはんだ接続される半導体素子、前記第二導電膜に一端が且つ前記半導体素子に他端が夫々はんだ接続されるリードを備え、前記熱拡散板上面の前記半導体素子がはんだ接続される接合領域の外周には当該接合領域より突き出た突出部が形成されて、はんだ接続工程における前記熱拡散板上面内での半導体チップの回転を当該突出部で抑える。
【選択図】 図１

Description

本発明は、半導体モジュールに係り、特に家電製品や産業用機器に用いられるパワー半導体モジュールに好適な実装構造に関する。
家電製品や自動車制御機器などに用いられるパワー半導体素子（例えば、絶縁ゲート型バイポーラトランジスタ（以下、ＩＧＢＴ））のモジュールでは、放熱性を高めるため高熱伝導のセラミック基板上の配線に、はんだ等の高熱伝導材料で上記パワー半導体素子を接続する構造が一般的である。しかし、セラミック基板は高熱伝導であるがコストが高いという観点から、Ａｌ（アルミニウム）やＣｕ（銅）などの金属板に比較的熱伝導率の高い樹脂を用いて配線を接続した金属基板を使用した構造も使用されている。上記金属基板を用いた場合、パワー半導体素子と配線の間に熱拡散板を挟み、パワーモジュールの放熱性を向上させる構造も提案されている。
特許文献１には、金属基板を用いたパワー半導体モジュールの製造方法が開示されている。特許文献１によると、還元雰囲気炉で半導体チップ１と熱拡散板３とを融点２７０度以上の高温はんだ１０５で接続し、且つリードフレーム２と電極面も高温はんだ１０４で接続したのち、熱拡散板３と配線基板上の第一導電膜４１およびリードフレーム２と配線基板上の第二導電膜４２を低温はんだ１０６，１０７で接続する構造（図８）となっている。特許文献１の構造とすることにより、リードフレーム２を配線に使用するため配線の電気抵抗値を小さくできること、リードフレーム２を還元雰囲気炉ではんだ接合するためワイヤボンディングが不要になること、リードフレーム２が熱拡散板の機能を補うことが可能であることが記されている。
日本国特許第３６２７５９１号公報
しかし、特許第３６２７５９１の方法では、接続部に高温はんだと低温はんだを使用するために、はんだ接続のために少なくとも２回の熱履歴が必要となり、プロセスが複雑になる。またリードフレームと半導体チップと熱拡散板を同一の高温はんだで接続するため、はんだ溶融時に中間に位置する半導体チップは位置ずれを生じる。
本発明の目的は、上記した従来技術の欠点を解消し、半導体チップと熱拡散板の位置ずれ抑えることにより、同一材料による一括接続を可能にするパワー半導体モジュールの熱拡散板構造およびパワー半導体モジュールを提供することにある。
本発明による半導体モジュール（パワー半導体モジュール）は、第一導電膜と第二導電膜とが離されて形成された主面を有する基板、前記第一導電膜上に固定され且つ該第一導電膜上と電気的に接続された半導体素子、および前記第二導電膜と前記半導体素子とを電気的に接続するリードを備えた半導体モジュールであって、前記第一導電膜上面と前記半導体素子の下面との間には金属または合金からなる熱拡散板が設けられており前記熱拡散板上面の前記半導体素子の下面が接合される接合領域より該熱拡散板の上面の端部に近い周縁領域には該接合領域より突き出た突出部が形成されている熱拡散板を用いることで、接続時の半導体チップと熱拡散板の位置ずれを制御する。
その代表的な構造は次のように記される。
構造１：第一導電膜と第二導電膜とが互いに離されて形成された主面を有する基板、前記第一導電膜の上面上に配置され且つ該第一導電膜と電気的に接続された半導体素子、および前記第二導電膜と前記半導体素子とを電気的に接続するリードを備え、
前記第一導電膜の上面と前記半導体素子の下面との間には金属または合金からなる熱拡散板が設けられ、
前記熱拡散板に突起が形成されたことを特徴とする半導体モジュール。
構造２：前記構造１において、前記熱拡散板の上面と前記半導体素子の下面とは互いに対向し、該半導体素子は該熱拡散板の上面に接合されている。
構造３：前記構造２において、前記突起は前記熱拡散板の上面の前記半導体素子が接合される領域より該上面の端に近い位置に形成される。
構造４：前記構造２において、前記第一導電膜の上面と前記熱拡散板の突起は前記熱拡散板の上面の前記半導体素子が接合される領域より該上面の端に近い位置に形成される。
構造５：第一導電膜と第二導電膜とが離されて形成された主面を有する基板、前記第一導電膜上に固定され且つ該第一導電膜上と電気的に接続された半導体素子、および前記第二導電膜と前記半導体素子とを電気的に接続するリードを備え、
前記第一導電膜上面と前記半導体素子の下面との間には金属または合金からなる熱拡散板が設けられており前記熱拡散板上面の前記半導体素子の下面が接合される接合領域より該熱拡散板の上面の端部に近い周縁領域には該接合領域より突き出た突出部が形成されていることを特徴とする熱拡散板および前記熱拡散板を有する半導体モジュール。
構造６：前記構造５において、前記リードと前記半導体素子、前記半導体素子と前記熱拡散板、前記熱拡散板と前記第一導電膜、及び前記リードと前記第二導電膜は、同一のはんだ材料又ははんだペースト、もしくは一括接続可能なはんだ材料又ははんだペーストで接続される。
構造７：前記構造５において、前記熱拡散板の前記突出部以外の上面もしくは下面に突起が形成される。
構造８：前記構造５において、前記半導体モジュールの上面もしくは上面と下面の一部は充填樹脂にて覆われる。
半導体モジュール、特にパワー半導体モジュールにおいて、熱拡散板の形状によりはんだ溶融時の半導体チップと熱拡散板の位置ずれ抑え、同時にはんだ厚の制御も可能になる。これにより、同一材料による一括接続を実現でき、低コストな半導体モジュールを提供できる。
以下、本発明の実施の形態について、実施例の図面を参照して詳細に説明する。
図１は、本発明の実施例１として、半導体モジュール（パワー半導体モジュール）の半導体素子（パワーデバイス）近傍の断面模式図を示す。図１の参照番号１は半導体チップ、２はリードフレーム（例えば、扁平状の金属板を折り曲げて成る）、３は熱拡散板、４は金属基板、５は充填樹脂、４１は第一導電膜、４２は第二導電膜、４３は樹脂絶縁層、４４は金属板、１００はチップ上はんだ、１０１は熱拡散板上はんだ、１０２は第一導電膜上はんだ、１０３は第二導電膜上はんだである。
図２には、半導体チップ１と熱拡散板３の位置ずれを抑え、同一材料もしくは融点の近い材料のはんだにより半導体モジュールの構成要素を一括接続させるために本発明者らが着想した熱拡散板３の形状の一例（以下、第１形状）が示される。熱拡散板３に搭載される半導体チップ１は、そのチップサイズ１１として、点線で囲まれたパターンとして示される。即ち、熱拡散板３の主面（上面）に搭載される半導体チップ１が当該主面内で回転するという可能性を考慮し、半導体チップ１を熱拡散板３にはんだ接続されたイメージでなく、その前に見られ得る半導体チップの配置の一例にて、半導体チップ１と熱拡散板３との相互のサイズの関係が図２に示される。この熱拡散板３はチップサイズ１１よりもサイズが大きく、例えば、図２（ｂ）に示される如く、その上面は、これにはんだ接続される半導体チップ１の下面（主面の一方）より広い。さらに、熱拡散板３の主面のチップサイズ１１を取り囲む外周領域（周縁部分）には、当該主面のコーナー毎に突起３１が設けられている。
本実施例の半導体モジュールの製造方法について、以下に説明する。
まず、金属基板（実装基板）４のリードフレーム２搭載領域および熱拡散板３搭載領域に対応する金属板４４主面の夫々の部分に、第一導電膜４１及び第二導電膜４２が樹脂絶縁層４３により接続される。次に第一導電膜４１の上面にはんだ１０２が、第二導電膜４２上にはんだ１０３が、はんだペースト、はんだシート、はんだめっきなどで夫々供給される。はんだ１０２，１０３の供給方法は、印刷法、はんだシートの搭載、めっき法などのいずれでもよい。第一導電膜４１、第二導電膜４２、及び金属板４４は、アルミニウム、ニッケル、鉄や銅などの金属もしくは合金からなる。はんだ材として、例えばＳｎ−３Ａｇ−０．５Ｃｕはんだに代表される鉛フリーはんだを用いると良い。このように形成した第一導電膜４１上のはんだ１０２に熱拡散板３を搭載する。
上述した第１形状を有する熱拡散板３を、図２を参照して説明する。図２（ａ）は、その平面構造（主面）が図２（ｂ）に示された熱拡散板３のＡ方向から見た側面図である。熱拡散板３は銅、銅合金や銅−モリブデン合金などからなり、熱拡散板３には、これに対するはんだのぬれ性を向上させるために錫、はんだ、ニッケルや金などのうち少なくとも１層をめっきや蒸着、スパッタなどによって形成しても良い。熱拡散板３を搭載したのち、熱拡散板３上のはんだ１０１をはんだシート、はんだペースト、はんだディップなどで形成する。熱拡散板３上のはんだ１０１は、第一導電膜４１上のはんだ１０２や第二導電膜４２上のはんだ１０３で用いたはんだと同一の材料もしくは融点が近い材料を選択する。熱拡散板３上にはんだ１０１をはんだシートにて供給する場合は、熱拡散板３の上面もしくは熱拡散板３上のはんだ１０１にフラックスを塗布するとはんだのぬれ性が向上する。ここでは熱拡散板３を金属基板４に搭載した後で熱拡散板３上のはんだ１０１を形成する例を示したが、当該はんだ１０１を熱拡散板３が金属基板４に搭載される前に熱拡散板３に形成しても良い。
続いて、熱拡散板３上のはんだ１０１の上に半導体チップ１を搭載し、さらに半導体チップ１上にはんだ１００をはんだシート、はんだペースト、はんだディップなどで形成する。この半導体チップ１上のはんだ１００も熱拡散板３上のはんだ１０１と同様に、第一導電膜４１上のはんだ１０２や第二導電膜４２上のはんだ１０３で用いたはんだと同一の材料もしくは融点が近い材料を選択する。はんだ１００をはんだシートにて供給する場合は、半導体チップ１の上面もしくはリードフレーム２にフラックスを塗布するとはんだのぬれ性が向上する。半導体チップ１にははんだのぬれ性を確保する金属膜、例えばチタン、ニッケル、金、銅、銀、錫などの層が少なくとも１層形成されている。最後に銅、銅合金や銅−モリブデン合金などで形成されたリードフレーム２を第二導電膜４２上のはんだ１０３とチップ上はんだ１００に搭載する。リードフレーム２には、これに対するはんだのぬれ性を向上させるために錫、はんだ、ニッケルや金などのうち少なくとも１層をめっきや蒸着、スパッタなどによって形成しても良い。リードフレーム２まで搭載したのち、リフローによりチップ上はんだ１００、熱拡散板上はんだ１０１、第一導電膜上はんだ１０２、第二導電膜上はんだ１０３を溶融させて一括接続させる。Ｓｎ−３Ａｇ−０．５Ｃｕはんだの場合、接続温度は２４０℃〜２６０℃程度である。最後に充填樹脂５で構造体の一部もしくは全体を封止することにより本実施例の半導体モジュールが完成する。充填樹脂５はゲル、モールドレジンのいずれでもよい。
本実施例では、金属板（実装基板）４４上で階層接続（Hierarchical Connection）を成す構造体（半導体チップ１やリードフレーム２を含む）を一括してはんだ接続でき、かつ充填樹脂５ではんだ接続部を覆うことによってはんだ接続信頼性が向上する。また、実装基板に高価なセラミック基板を用いないことから低コスト化が可能である。なお、本実施例の半導体モジュールの構造は、その望ましき一例として上述した製造工程以外によっても実現し得る。
上記構造体を一括接続する際のはんだ溶融時には、半導体チップ１上のはんだ１００、熱拡散板３上のはんだ１０１、第一導電膜４１上のはんだ１０２、及び第二導電膜４２上のはんだ１０３がほぼ同時に溶融するため、これらの溶融時のボイド排出、フラックスやはんだペースト内の溶剤の噴出などにより、熱拡散板３、半導体チップ１およびリードフレーム２の位置が互いにずれる可能性がある。ただし、リードフレーム２と熱拡散板３の位置ずれについては、第一導電膜４１および第二導電膜４２上にはんだぬれ領域をマスク（例えばレジスト）などで制限することにより防止できる。しかし、同様な方法で熱拡散板３と半導体チップ１間の位置ずれを対策するためには、熱拡散板３にはんだぬれ領域を制御するパターン形成が必要になり、工数が大幅に増加する。
そこで熱拡散板３と半導体チップ１間の位置ずれ防止を目的として、本発明者らは、図２に示す熱拡散板の第１形状を着想した。接続工程において、はんだ１０８が溶融するとボイド排出、フラックスやはんだペースト内の溶剤の噴出などに伴い、はんだ１０８のセルフアライメント力により半導体チップ１が回転しようとする。しかし、突起３１により、熱拡散板３の主面（上面）内における半導体チップ１の回転が物理的に抑制されるため、熱拡散板３上での半導体チップ１の位置ずれを防止することができる。このときの突起３１の突出高さは半導体チップ１とはんだ１０８の厚さの和より低く、はんだ１０８の厚さより高ければよい。図２（ｂ）には、熱拡散板３の主面内における突起３１の形状がＬ字型で示されるが、半導体チップ１の回転を抑える限りにおいて、その形状を円柱や角柱、三角錐などに変えても良い。また突起３１をコーナー近傍（例えば、四隅）に形成することにより、はんだ１０８および半導体チップ１の熱拡散板３主面への搭載位置を高い精度で調整する必要もなくなり、半導体チップ１の辺中央からのボイドの抜け性が向上する。
また、少なくとも３本の突起３１を、熱拡散板３の主面のチップサイズ１１（半導体チップ１の搭載領域）を囲む周縁に、互いに離間させて設けてもよい。熱拡散板３の主面が矩形に成形されているとき、３本の突起３１の２つを当該主面の四隅の隣り合う一対に設け、残りの１つを当該矩形主面の当該一対の隅を結ぶ辺に対向する他の辺に設けるとよく、当該残り１つの突起３１を当該他辺の両端から夫々離れた位置（例えば中点）にも受けることが望ましい。斯様に配置された３本の突起３１又は矩形主面の四隅に夫々配置された４本の突起３１に、追加の突起３１を設けてもよい。
突起３１の形成方法としては、熱拡散板３（の素材）のプレス加工や削りだしなどの機械加工、めっきやエッチングなどの化学的な加工、鋳造などが考えられる。作製の容易性、低コストを考慮するとプレス加工が適している。
本発明者らが着想した熱拡散板３の別の形状（以下、第２形状）を図３に示す。図３（ａ）は図３（ｂ）のＡ−Ｂ断面図である。この熱拡散板３は、その主面のサイズがチップサイズ（半導体チップ１の主面のサイズ）１１よりも大きく、且つチップサイズ１１より外周領域である熱拡散板の外周全域に突起３１が設けられている。このときの突起３１の突出高さは半導体チップ１とはんだ１０８の厚さの和より低く、はんだ１０８の厚さより高ければよい。図３では、突起３１が熱拡散板３の主面の外周全域に言わば壁状に形成されて示されるが、半導体チップ１の回転を抑える限りにおいて、円柱や角柱、三角錐などの形状を有する複数の突起３１を熱拡散板３の主面の外周を取り囲むように設けても良い。この第２形状を有する熱拡散板３により、その主面における半導体チップ１の位置ずれが抑制される。また、突起３１により熱拡散板３の主面の外周を取り囲む構造としたことで、当該主面におけるはんだ１０８および半導体チップ１の搭載位置を高い精度で調整する必要もなくなる。さらに、はんだ１０８溶融時にはんだが熱拡散板３の主面から側面に溢れ出すことが抑制される。
突起３１の形成方法としては、プレス加工や削りだしなどの機械加工、めっきやエッチングなどの化学的な加工、鋳造などが考えられる。作製の容易性、低コストを考慮するとプレス加工が適している。
本発明者らが着想した熱拡散板３の別の形状（以下、第３形状）を図４に示す。図４（ａ）は図４（ｂ）のＡ−Ｂ断面図である。この熱拡散板３の主面のサイズは、チップサイズ（半導体チップの主面のサイズ）１１よりも大きく、且つチップサイズ１１より熱拡散板３の主面の外周側に位置する領域（例えば、熱拡散板３主面の辺）の中央近傍に突起３１が設けられている。このときの突起３１の突出高さは半導体チップ１とはんだ１０８の厚さの和より低く、はんだ１０８の厚さより高ければよい。図３には円柱形の突起３１が示されるが、熱拡散板３の主面での半導体チップ１の回転を抑える限りにおいて、突起３１を角柱、三角錐、波型などに成形し、熱拡散板３主面を規定する「辺」の中央近傍に配置しても良い。この第３形状を有する熱拡散板３により、その主面における半導体チップ１の位置ずれが抑制されるのに加え、突起３１を辺中央近傍に形成したことで、はんだ１０８および半導体チップ１の熱拡散板３主面への搭載位置を高い精度で調整する必要もなくなる。また、はんだ１０８溶融時の熱拡散板３側面へのはんだあふれが抑制され、かつ熱拡散板３主面のコーナー近傍からのボイド抜け性（空孔の除去効率）が向上する。
突起３１の形成方法としては、プレス加工や削りだしなどの機械加工、めっきやエッチングなどの化学的な加工、鋳造などが考えられる。その作製の容易性、低コストを考慮すると、プレス加工が適している。
本発明者らが着想した熱拡散板３の更に別の形状（以下、第４形状）を図５に示す。図５（ａ）及び図５（ｃ）の各々は、図５（ｂ）又は図５（ｄ）のＡ−Ｂ断面図である。図５（ｂ）に示される熱拡散板３は、その上面の中心に「くぼみ」が形成されている。一方、図５（ｄ）に示される熱拡散板３は、ハーフパイプ（Halfpipe）状に成形され、その一辺に沿って、その中央近傍がくぼんでいる。いずれの熱拡散板３も、先述の熱拡散板３と同様にチップサイズ１１よりも大きいサイズを有し、且つチップサイズ１１より外周領域である４コーナー（図５（ｂ））もしくは対向した二辺（図５（ｄ））が半導体チップ１の底面よりも突出した形状となっている。このときの突出部３２の突出高さは、熱拡散板３に固定された半導体チップ１の上面より低く、半導体チップ１の底面より高ければよい。図５（ｂ）及び（ｄ）では、熱拡散板３主面のくぼみ形状を円形およびハーフパイプ型としたが、熱拡散板３の主面の中心部（半導体チップ１に覆われる部分）が最も低くなれば、その他の形状でも良い。第４形状を有する熱拡散板３により、その主面における半導体チップ１の位置ずれが抑制されるのに加え、はんだ１０８および半導体チップ１の熱拡散板３主面への搭載位置を高い精度で調整する必要もなくなる。また、熱拡散板３主面の辺中央からのはんだ１０８のボイド抜け性が向上する。さらに、半導体チップ１の底面（下面）の中心部ではんだ１０８が厚くなることにより、その熱拡散板３へのはんだ接続寿命が長くなる。
図５（ｂ），（ｄ）に示される熱拡散板３主面のくぼみ（凹面）の形成には、プレス加工や削りだしなどの機械加工、めっきやエッチングなどの化学的な加工、鋳造などが適用し得るが、作製の容易性、低コストを考慮するとプレス加工が適している。また、主面にくぼみや波形が形成された大判の金属板を熱拡散板サイズに分割することで、第４形状を有する熱拡散板３がプレス加工を行うことなく容易に得られる。
図６は、本発明の実施例２としての半導体モジュール（パワー半導体モジュール）の半導体素子（パワーデバイス）近傍の断面模式図を示す。本実施例の半導体モジュールは、これに組み込まれる熱拡散板３の上面（主面の一方）の半導体チップ１に覆われる部分及びその下面（主面の他方）の少なくとも一方の形状が、実施例１の熱拡散板３のそれと相違する。
図７（ａ）は、本実施例を特徴付ける熱拡散板３の断面を模式的に示し、その上面の半導体チップ１が搭載される領域及びその下面には、突起３３，３４が夫々形成される。熱拡散板３の半導体チップ１搭載領域には、その下面に形成された突起３４に対向する凹部が形成され、その下面には半導体チップ１搭載領域に形成された突起３３に対向する凹部が形成されている。
図７（ｂ），（ｃ），（ｄ）には、本実施例の熱拡散板３の平面構造（上面）が示され、その各々には実施例１で上述した半導体チップ１と熱拡散板３との位置ずれを抑え、さらに半導体モジュールの構成要素を同一材料もしくは融点の近いはんだ材料で一括接続せしめる構造が設けられている。即ち、図７（ｂ）の熱拡散板３は先述した第１形状を、図７（ｃ）の熱拡散板３は先述した第２形状を、図７（ｄ）の熱拡散板３は先述した第３形状を夫々有する。本実施例においても、熱拡散板３の主面のサイズはチップサイズ１１よりも大きく、且つ当該主面のチップサイズ１１を囲む外周領域には、上記第１形状、第２形状、又は第３形状の突起３１が設けられている。
一方、熱拡散板３の半導体チップ１搭載領域及びその下面に形成された突起３３，３４により、第一導電膜４１上のはんだ１０２と熱拡散板上はんだ１０１の厚さが制御される。熱拡散板３の上面及び下面の少なくとも一方に形成された当該突起３３，３４は、その機能から「はんだ厚制御用突起」とも呼ばれ、上面側はんだ厚制御用突起３３、及び下面側はんだ厚制御用突起３４に分類される。
本実施例の半導体モジュールの製造方法について、以下に説明する。
まず、
金属基板（実装基板）４のリードフレーム２搭載領域および熱拡散板３搭載領域となる金属板４４の主面に、第一導電膜４１及び第二導電膜４２が樹脂絶縁層４３により夫々接続される。次に第一導電膜４１の上面にはんだ１０２が、第二導電膜４２上にはんだ１０３が、はんだペースト、はんだシート、はんだめっきなどで夫々供給される。はんだ１０２，１０３の供給方法は、印刷法、はんだシートの搭載、めっき法などのいずれでもよい。第一導電膜４１、第二導電膜４２、及び金属板４４は、アルミニウム、ニッケル、鉄や銅などの金属もしくは合金からなる。はんだ材として、例えばＳｎ−３Ａｇ−０．５Ｃｕはんだに代表される鉛フリーはんだを用いると良い。このように形成した第一導電膜４１上のはんだ１０２に熱拡散板３を搭載する。熱拡散板３の形状の一例を図７に示す。
図７（ａ）は、図７（ｂ）および図７（ｃ）のＡ−Ｂ断面図である。熱拡散板３は、銅、銅合金や銅−モリブデン合金などからなり、この表面に対するはんだのぬれ性を向上させるために、当該表面に錫、はんだ、ニッケルや金などのうち少なくとも１層をめっきや蒸着、スパッタなどによって形成しても良い。第一導電膜４１（はんだ１０２）上に熱拡散板３を搭載した後、熱拡散板３の上面にはんだ１０１を、はんだシート、はんだペースト、はんだディップなどで形成する。熱拡散板３上のはんだ１０１として、第一導電膜４１上のはんだ１０２や第二導電膜４２上のはんだ１０３と同一の材料、又はこれに融点が近い材料を選択する。熱拡散板３上のはんだ１０１をはんだシートとして供給する場合は、熱拡散板３の上面もしくは熱拡散板３上のはんだ１０１にフラックスを塗布するとはんだのぬれ性が向上する。本実施例では、熱拡散板３の金属基板４（金属板４４）への搭載後に熱拡散板３上にはんだ１０１を形成する例を示したが、金属基板４への搭載前に熱拡散板３上にはんだ１０１を形成しても良い。
続いて熱拡散板３上のはんだ１０１上に半導体チップ１を搭載し、さらに半導体チップ１上にはんだ１００をはんだシート、はんだペースト、はんだディップなどで形成する。この半導体チップ１上のはんだ１００も熱拡散板３上のはんだ１０１と同様に、第一導電膜４１上のはんだ１０２や第二導電膜４２上のはんだ１０３と同一の材料、又はこれに融点が近い材料を選択する。はんだ１００をはんだシートとして供給する場合は、半導体チップ１の上面又はリードフレーム２の表面にフラックスを塗布すると、当該表面へのはんだのぬれ性が向上する。
本実施例の半導体チップ１には、これに対するはんだのぬれ性を確保する金属膜、例えばチタン、ニッケル、金、銅、銀、錫などの少なくとも1層形成されている。最後に銅、銅合金や銅−モリブデン合金などで形成されたリードフレーム２（例えば、その両端）を第二導電膜４２上のはんだ１０３と半導体チップ１上のはんだ１００とに搭載する。リードフレーム２には、これに対するはんだのぬれ性を向上させるために錫、はんだ、ニッケルや金などのうち少なくとも１層を、めっきや蒸着、スパッタなどで形成しても良い。金属基板４にリードフレーム２が搭載された段階で、リフローにより半導体チップ１上のはんだ１００、熱拡散板３上のはんだ１０１、第一導電膜４１上のはんだ１０２、第二導電膜４２上のはんだ１０３を溶融させて、半導体モジュールの構造体を成す金属基板４上の構成要素（半導体チップ１、リードフレーム２等）を一括接続させる。Ｓｎ−３Ａｇ−０．５Ｃｕはんだの場合、接続温度は２４０℃〜２６０℃程度である。最後に充填樹脂５で構造体の一部もしくは全体を封止することにより本実施例（実施例２）の半導体モジュールが完成する。充填樹脂５はゲル、モールドレジンのいずれでもよい。
本実施例では、階層接続を有している半導体モジュールの構造体を一括して接続することができ、且つ当該はんだ接続部を充填樹脂５で覆うことにより、半導体モジュールの構成要素間のはんだ接続信頼性が向上される。また、実装基板として高価なセラミック基板を用いないことから、半導体モジュールの低コスト化が可能である。本実施例による半導体モジュールは、以上に例示された望ましき製造工程の一例に限らず、これ以外の製造工程によっても実現し得る。
上記構造体を一括接続する際のはんだ溶融時には、半導体チップ１上のはんだ１００、熱拡散板３上のはんだ１０１、第一導電膜４１上のはんだ１０２、及び第二導電膜４２上のはんだ１０３がほぼ同時に溶融するため、これらの溶融時のボイド排出、フラックスやはんだペースト内の溶剤の噴出などにより、熱拡散板３、半導体チップ１およびリードフレーム２の位置が互いにずれる可能性がある。ただし、リードフレーム２と熱拡散板３の位置ずれについては、第一導電膜４１および第二導電膜４２上にはんだぬれ領域をマスク（例えばレジスト）などで制限することにより防止できる。しかし、同様な方法で熱拡散板３と半導体チップ１間の位置ずれを対策するためには、熱拡散板３にはんだぬれ領域を制御するパターン形成が必要になり、工数が大幅に増加する。
そこで本実施例でも、熱拡散板３と半導体チップ１との間の位置ずれを防止し、さらに第一導電膜４１上のはんだ１０２と熱拡散板３上のはんだ１０１の厚さを制御する。図７（ｂ）に示された熱拡散板３は、前者の目的に対して実施例１で述べた第１形状（図２）を上面に備え、後者の目的に対し、その上面に上面側はんだ厚制御用突起３３が、その下面に下面側はんだ厚制御用突起３４が、夫々形成されている。
はんだ接続工程において、溶融したはんだ１０８からのボイド排出や、フラックスやはんだペースト内の溶剤の噴出などに伴い、はんだ１０８のセルフアライメント力により半導体チップ１が回転しようとする。しかし、突起３１により半導体チップ１の回転が物理的に抑制されるため、半導体チップ１の位置ずれを防止することができる。熱拡散板３主面から突出する突起３１の高さは半導体チップ１とはんだ１０８の厚さの和より低く、はんだ１０８の厚さより高ければよい。図７（ｂ）にはＬ字型の突起３１が示されるが、半導体チップ１の回転を抑える限りにおいて、突起３１を円柱や角柱、三角錐などの他の形状に形成しても良い。また突起３１をコーナー近傍に形成することにより、はんだ１０８および半導体チップ１の熱拡散板３主面への搭載位置を高い精度で調整する必要もなくなり、半導体チップ１の辺中央からはんだ１０８のボイドが抜け易くなる。さらに、上面側はんだ厚制御用突起３３と下面側はんだ厚制御用突起３４を形成することにより、熱拡散板３上のはんだ１０１と第一導電膜４１上のはんだ１０２との厚みが一括して制御され、熱拡散板３主面に対する半導体チップ１の傾きが低減される。上面側はんだ厚制御用突起３３と下面側はんだ厚制御用突起３４の高さは、はんだ１０１やはんだ１０２に所望される厚みで決められ得る。しかし、熱拡散板３主面に対する上面側はんだ厚制御用突起３３の高さは突起３１の高さより低くすることが必要である。
突起３１の形成方法としては、プレス加工や削りだしなどの機械加工、めっきやエッチングなどの化学的な加工、鋳造などが考えられる。作製の容易性、低コストを考慮すると、突起３１の形成にはプレス加工が適している。また、上面側はんだ厚制御用突起３３と下面側はんだ厚制御用突起３４は突起３１と同時に形成することができる。本実施例では、上面側はんだ厚制御用突起３３と下面側はんだ厚制御用突起３４とを、熱拡散板３の矩形面の対角線上に形成したが、これらのはんだ厚制御用突起３３，３４の形成位置は、熱拡散板３主面の突起３１が形成される部分以外であれば特に限定されない。
図７（ｃ）には、実施例１で述べた第２形状（図３参照）による突起３１と上面側はんだ厚制御用突起３３とを上面に有し、且つ下面側はんだ厚制御用突起３４を下面に有する熱拡散板３の平面構造が示される。はんだ接続工程において、はんだ１０８の溶融に伴う当該はんだ１０８からのボイド排出や、フラックスやはんだペースト内の溶剤の噴出などに因り、はんだ１０８のセルフアライメント力により半導体チップ１が回転しようとする。しかし、突起３１により半導体チップ１の回転が物理的に抑制されるため、半導体チップ１の位置ずれを防止することができる。突起３１の熱拡散板３主面に対する突出高さは、半導体チップ１とはんだ１０８の厚さの和より低く、はんだ１０８の厚さより高ければよい。図７（ｃ）では、突起３１が熱拡散板３主面の外周全域に連続的に延在して、言わば額縁状（又は壁状）の形状を呈する。しかし、突起３１の形状は、半導体チップ１の回転を抑える限りにおいて限定されず、例えば円柱や角柱、三角錐などに成形された複数の突起３１で熱拡散板３主面の外周を取り囲んでもよい。
熱拡散板３が第２形状を有することにより、その主面内での半導体チップ１の位置ずれが抑制される。また、熱拡散板３主面の外周（周縁）が突起３１で囲まれることで、はんだ１０８および半導体チップ１の熱拡散板３主面への搭載位置を高い精度で調整する必要もなくなる。また、はんだ１０８溶融時の熱拡散板３側面へのはんだの溢れ出しが抑制される。さらに上面側はんだ厚制御用突起３３と下面側はんだ厚制御用突起３４を形成することにより、熱拡散板３上のはんだ１０１と第一導電膜４１上のはんだ１０２との厚みが一括して制御され、熱拡散板３と半導体チップ１の傾きを低減する。上面側はんだ厚制御用突起３３と下面側はんだ厚制御用突起３４の高さは、はんだ１０１やはんだ１０２に所望される厚みで決められ得る。しかし、熱拡散板３主面に対する上面側はんだ厚制御用突起３３の高さは突起３１の高さより低くすることが必要である。
突起３１の形成方法としては、プレス加工や削りだしなどの機械加工、めっきやエッチングなどの化学的な加工、鋳造などが考えられる。作製の容易性、低コストを考慮すると、突起３１の形成にはプレス加工が適している。また、上面側はんだ厚制御用突起３３と下面側はんだ厚制御用突起３４は突起３１と同時に形成することができる。本実施例では、上面側はんだ厚制御用突起３３と下面側はんだ厚制御用突起３４とを、熱拡散板３の矩形面の対角線上に形成したが、これらのはんだ厚制御用突起３３，３４の形成位置は、熱拡散板３主面の突起３１が形成される部分以外であれば特に限定されない。
図７（ｄ）には、実施例１で述べた第３形状（図４参照）による突起３１と上面側はんだ厚制御用突起３３とを上面に有し、且つ下面側はんだ厚制御用突起３４を下面に有する熱拡散板３の平面構造が示される。はんだ接続工程において、溶融したはんだ１０８からのボイド排出や、フラックスやはんだペースト内の溶剤の噴出などに伴い、はんだ１０８のセルフアライメント力により半導体チップ１が回転しようとする。しかし、突起３１により半導体チップ１の回転が物理的に抑制されるため、半導体チップ１の位置ずれを防止することができる。熱拡散板３主面から突出する突起３１の高さは半導体チップ１とはんだ１０８の厚さの和より低く、はんだ１０８の厚さより高ければよい。図７（ｄ）には、円柱型の突起３１が示されるが、半導体チップ１の回転を抑える限りにおいて、突起３１を角柱、三角錐、波型などに成形し、熱拡散板３主面の辺の両端から離れた部分（例えば、その中央近傍）に配置してもよい。
熱拡散板３が第３形状を有することにより、その主面内での半導体チップ１の位置ずれが抑制される。また、突起３１が当該主面の辺の両端から夫々離れた位置（例えば、当該辺の中央近傍）に形成されることで、はんだ１０８および半導体チップ１の熱拡散板３主面への搭載位置を高い精度で調整する必要もなくなる。また、はんだ１０８溶融時の熱拡散板３側面へのはんだの溢れ出しが抑制され、かつ熱拡散板３主面のコーナー近傍からのはんだ１０８のボイド抜け性が向上する。さらに、上面側はんだ厚制御用突起３３と下面側はんだ厚制御用突起３４を形成することにより、熱拡散板３上のはんだ１０１と第一導電膜４１上のはんだ１０２との厚みが一括して制御され、熱拡散板３主面に対する半導体チップ１の傾きが低減される。上面側はんだ厚制御用突起３３と下面側はんだ厚制御用突起３４の高さは、はんだ１０１やはんだ１０２に所望される厚みで決められ得る。しかし、熱拡散板３主面に対する上面側はんだ厚制御用突起３３の高さは突起３１の高さより低くすることが必要である。
突起３１の形成方法としては、プレス加工や削りだしなどの機械加工、めっきやエッチングなどの化学的な加工、鋳造などが考えられる。作製の容易性、低コストを考慮すると、突起３１の形成にはプレス加工が適している。また、上面側はんだ厚制御用突起３３と下面側はんだ厚制御用突起３４は突起３１と同時に形成することができる。本実施例では、上面側はんだ厚制御用突起３３と下面側はんだ厚制御用突起３４とを、熱拡散板３の矩形面の対角線上に形成したが、これらのはんだ厚制御用突起３３，３４の形成位置は、熱拡散板３主面の突起３１が形成される部分以外であれば特に限定されない。
本発明は、半導体モジュールの製造過程における半導体素子とこれにはんだ接続される熱拡散板との位置ずれを抑止することにより、半導体モジュールの構成要素間でのはんだ接続強度を高め、電気的な接続の信頼度を高める。特にパワー半導体モジュールにおいて、本発明は、半導体素子と熱拡散板及びリードとの間に形成されたはんだ層に、大電流に耐え得る接続強度を与える。
本発明の実施例１として説明される半導体モジュールの側面模式図である。 本発明の実施例１で説明される熱拡散板の第１形状を模式的に示す断面図及び平面図である。 本発明の実施例１で説明される熱拡散板の第２形状を模式的に示す断面図及び平面図である。 本発明の実施例１で説明される熱拡散板の第３形状を模式的に示す断面図及び平面図である。 本発明の実施例１で説明される熱拡散板の第４形状を模式的に示す断面図及び平面図である。 本発明の実施例２として説明される半導体モジュールの側面模式図である。 本発明の実施例２で説明される熱拡散板の断面図及び平面図である。 従来のパワー半導体モジュールの断面模式図である。
符号の説明
１…半導体チップ、２…リードフレーム、３…熱拡散板、４…金属基板、５…充填樹脂、６…配線、７…熱伝導樹脂、８…金属、１１…配線形成用薄膜、３１…突起、３２…突出部、３３…上面側はんだ厚制御用突起、３４…下面側はんだ厚制御用突起、４１…第一導電膜、４２…第二導電膜、４３…樹脂絶縁層、４４…金属板、１００…チップ上はんだ、１０１…熱拡散板上はんだ、１０２…第一導電膜上はんだ、１０３…第二導電膜上はんだ、１０４、１０５…高温はんだ、１０６、１０７…低温はんだ。

Claims (8)

  1. 第一導電膜と第二導電膜とが互いに離されて形成された主面を有する基板、前記第一導電膜の上面上に配置され且つ該第一導電膜と電気的に接続された半導体素子、および前記第二導電膜と前記半導体素子とを電気的に接続するリードを備え、
    前記第一導電膜の上面と前記半導体素子の下面との間には金属または合金からなる熱拡散板が設けられ、
    前記熱拡散板に突起が形成されたことを特徴とする半導体モジュール。
  2. 前記熱拡散板の上面と前記半導体素子の下面とは互いに対向し、該半導体素子は該熱拡散板の上面に接合されていることを特徴とする請求項１に記載の半導体モジュール。
  3. 前記突起は前記熱拡散板の上面の前記半導体素子が接合される領域より該上面の端に近い位置に形成されることを特徴とする請求項２に記載の半導体モジュール。
  4. 前記第一導電膜の上面と前記熱拡散板の突起は前記熱拡散板の上面の前記半導体素子が接合される領域より該上面の端に近い位置に形成されることを特徴とする請求項２に記載の半導体モジュール。
  5. 第一導電膜と第二導電膜とが離されて形成された主面を有する基板、前記第一導電膜上に固定され且つ該第一導電膜上と電気的に接続された半導体素子、および前記第二導電膜と前記半導体素子とを電気的に接続するリードを備え、
    前記第一導電膜上面と前記半導体素子の下面との間には金属または合金からなる熱拡散板が設けられており、前記熱拡散板上面の前記半導体素子の下面が接合される接合領域より該熱拡散板の上面の端部に近い周縁領域には該接合領域より突き出た突出部が形成されていることを特徴とする熱拡散板および前記熱拡散板を有する半導体モジュール。
  6. 前記リードと前記半導体素子および前記半導体素子と前記熱拡散板および前記熱拡散板と前記第一導電膜および前記リードと前記第二導電膜を同一なもしくは一括接続可能なはんだもしくははんだペーストにて接続したことを特徴とする請求項５記載の半導体モジュール。
  7. 前記熱拡散板の前記突出部以外の上面もしくは下面に突起を形成したことを特徴とする熱拡散板および前記熱拡散板を有することを特徴とする請求項５記載の半導体モジュール。
  8. 前記半導体モジュールの上面もしくは上面と下面の一部を充填樹脂にて覆うことを特徴とする請求項５記載の半導体モジュール。
JP2006244964A 2006-09-11 2006-09-11 パワー半導体モジュール Expired - Fee Related JP4420001B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006244964A JP4420001B2 (ja) 2006-09-11 2006-09-11 パワー半導体モジュール
EP07015540A EP1898465A3 (en) 2006-09-11 2007-08-07 Power semiconductor module
US11/834,724 US7498671B2 (en) 2006-09-11 2007-08-07 Power semiconductor module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006244964A JP4420001B2 (ja) 2006-09-11 2006-09-11 パワー半導体モジュール

Publications (2)

Publication Number Publication Date
JP2008066610A true JP2008066610A (ja) 2008-03-21
JP4420001B2 JP4420001B2 (ja) 2010-02-24

Family

ID=38529977

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006244964A Expired - Fee Related JP4420001B2 (ja) 2006-09-11 2006-09-11 パワー半導体モジュール

Country Status (3)

Country Link
US (1) US7498671B2 (ja)
EP (1) EP1898465A3 (ja)
JP (1) JP4420001B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003832A (ja) * 2009-06-22 2011-01-06 Nippon Inter Electronics Corp パワー半導体モジュール
JP2012004226A (ja) * 2010-06-15 2012-01-05 Mitsubishi Electric Corp 電力用半導体装置
JP2015177159A (ja) * 2014-03-18 2015-10-05 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
WO2023021928A1 (ja) * 2021-08-19 2023-02-23 ローム株式会社 半導体装置および点火装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102011115887A1 (de) * 2011-10-15 2013-04-18 Danfoss Silicon Power Gmbh Leistungshalbleiterchip mit oberseitigen Potentialflächen
DE102011115886B4 (de) 2011-10-15 2020-06-18 Danfoss Silicon Power Gmbh Verfahren zur Schaffung einer Verbindung eines Leistungshalbleiterchips mit oberseitigen Potentialflächen zu Dickdrähten
US9147631B2 (en) 2013-04-17 2015-09-29 Infineon Technologies Austria Ag Semiconductor power device having a heat sink
DE102015113421B4 (de) 2015-08-14 2019-02-21 Danfoss Silicon Power Gmbh Verfahren zum Herstellen von Halbleiterchips
US20170084521A1 (en) * 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
EP3770960A4 (en) * 2018-03-23 2022-10-19 Mitsubishi Materials Corporation MODULE MOUNTED ON AN ELECTRONIC COMPONENT

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710748U (ja) * 1980-06-18 1982-01-20
JPS5740965A (en) 1980-08-26 1982-03-06 Nec Corp Hybrid integrated circuit device
JPS5791528A (en) * 1980-11-28 1982-06-07 Mitsubishi Electric Corp Manufacture of semiconductor device
JPS61127137A (ja) * 1984-11-26 1986-06-14 Mitsubishi Electric Corp 半導体チツプの固着方法
JPH07211731A (ja) * 1994-01-27 1995-08-11 Fuji Electric Co Ltd 半導体装置
ES2373092T3 (es) * 1999-02-26 2012-01-31 Valeo Equipements Electriques Moteur Módulo eléctrico para alternador de vehículo, en particular automóvil, y conjunto que incluye tal alternador y tal módulo.
JP3627591B2 (ja) * 1999-10-07 2005-03-09 富士電機機器制御株式会社 パワー半導体モジュールの製造方法
US6703707B1 (en) * 1999-11-24 2004-03-09 Denso Corporation Semiconductor device having radiation structure
US6897567B2 (en) 2000-07-31 2005-05-24 Romh Co., Ltd. Method of making wireless semiconductor device, and leadframe used therefor
JP4136845B2 (ja) * 2002-08-30 2008-08-20 富士電機ホールディングス株式会社 半導体モジュールの製造方法
TWI257693B (en) 2003-08-25 2006-07-01 Advanced Semiconductor Eng Leadless package
JP2006066716A (ja) * 2004-08-27 2006-03-09 Fuji Electric Holdings Co Ltd 半導体装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003832A (ja) * 2009-06-22 2011-01-06 Nippon Inter Electronics Corp パワー半導体モジュール
JP2012004226A (ja) * 2010-06-15 2012-01-05 Mitsubishi Electric Corp 電力用半導体装置
JP2015177159A (ja) * 2014-03-18 2015-10-05 トヨタ自動車株式会社 半導体装置及び半導体装置の製造方法
WO2023021928A1 (ja) * 2021-08-19 2023-02-23 ローム株式会社 半導体装置および点火装置

Also Published As

Publication number Publication date
EP1898465A2 (en) 2008-03-12
JP4420001B2 (ja) 2010-02-24
EP1898465A3 (en) 2011-05-04
US7498671B2 (en) 2009-03-03
US20080061431A1 (en) 2008-03-13

Similar Documents

Publication Publication Date Title
JP4420001B2 (ja) パワー半導体モジュール
JP4438489B2 (ja) 半導体装置
JP6171622B2 (ja) パワーモジュール用基板、パワーモジュール及びパワーモジュール用基板を製造する方法
US7692294B2 (en) Semiconductor device and method for fabricating the same
JP5083226B2 (ja) 半導体装置およびその製造方法
US8860196B2 (en) Semiconductor package and method of fabricating the same
JP3390661B2 (ja) パワーモジュール
WO2013035337A1 (ja) 半導体モジュール、回路基板
JP6835238B2 (ja) 半導体装置およびその製造方法
US20090102049A1 (en) Semiconductor device, layered type semiconductor device using the same, base substrate and semiconductor device manufacturing method
CN101887872A (zh) 半导体芯片的散热封装构造
CN108417501B (zh) 功率模块及其制备方法
JP3836010B2 (ja) 半導体装置
JP2006114604A (ja) 半導体装置及びその組立方法
US9859195B1 (en) Semiconductor device
JP6048238B2 (ja) 電子装置
JP2006190728A (ja) 電力用半導体装置
US20140091444A1 (en) Semiconductor unit and method for manufacturing the same
JP2005109088A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
WO2021039816A1 (ja) 電気回路基板及びパワーモジュール
JP4946959B2 (ja) 半導体装置の製造方法
EP0942635B1 (en) A power semiconductor device for "flip-chip" connections
JP6680589B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JPH08148647A (ja) 半導体装置
JP2001203301A (ja) 樹脂封止型半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080620

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081212

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081224

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20091110

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20091123

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 4420001

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121211

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131211

Year of fee payment: 4

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees