JP5080766B2 - 磁気抵抗メモリ素子 - Google Patents

Description

本発明は、ナノメートル寸法の磁気抵抗素子を備えるタイプで、磁界に応答する磁気抵抗メモリ素子に関する。

磁気計の感度を増加させるために、別々の機構に従って、例えば、直列または並列で接続された複数の磁気抵抗素子を利用する磁気装置が知られている。

例えば、文献ＵＳ５５５２７０６から、磁気抵抗タイプの磁界センサが知られており、かなり長い活性領域が設けられ、電圧または電流密度を増やす必要なく、充分なパワーの変換信号を得ている。これは、センサを、並列接続された複数の多重サブ素子に分割することによって得られる。変換信号は、各磁気抵抗サブ素子を経由して磁界によって誘起される電圧変化の合計により出力される。

米国特許第５５５２７０６号公報

しかしながら、この手法は、サブセンサが他のものと類似した特性を示す限り、磁界の異なる条件に対して順応性や適合性がないという不具合がある。

本発明の目的は、良好な特性を示す磁気抵抗素子をベースとした磁気抵抗メモリ素子を提供することである。

本発明によれば、前記目的は、請求項１記載の磁気抵抗メモリ素子によって達成される。

本発明は、単に非限定の例として提供された添付図面を参照しつつ、以下に説明する。

提案した磁気抵抗回路網は、ナノ狭窄(nanoconstriction)、即ち、実質的にナノメートル構造を備える磁気抵抗素子の使用を基礎としており、ナノメートル構造は、強磁性(ferromagnetic)材料からなる２つのパッドを備え、これに実質的に互いに逆方向に配向した個々の磁化(magnetization)が関連して、ナノチャネルを通じて接続されている。前記ナノチャネルは、ドメイン壁(wall)を配置することが可能であり、これは、前記ナノチャネルに関して、前記磁気抵抗素子に形成された前記ドメイン壁の位置の関数としてナノ狭窄の電気抵抗のパターンを決定する。

前記構造は、電子ビームリソグラフィまたは約１０ｎｍサイズの集束イオンビームの技術を用いて生産することができる。

特に、ここでは、ナノチャネル、即ち、極めて薄く、ナノメートル寸法の断面を持つ、強磁性材料からなる電気経路に閉じ込められたドメイン壁によって決定される電気抵抗を参照している。

下記において、用語「ナノ狭窄(nanoconstriction)」は、幅広の断面または寸法を有するパッド間のナノメートル寸法の狭窄(constriction)形状を持つ前記ナノチャネルを備える構造、即ち、例えば、ナノメートル長さおよび数ナノメートルの断面を持つ磁気ワイヤによって接続された２つの磁気電極からなる構造を示すために用いられる。実際、異方性磁気材料、例えば、コバルト、鉄、ニッケル、ＬＳＭＯ（マンガン酸ランタン・ストロンチウム）等によって形成されたナノ狭窄において、ドメイン壁をトラップすることが可能になり、これによりナノ狭窄自体のコンダクタンスが減少して、正のドメイン壁（ＤＷ）抵抗を決定することが知られている。

図１ａは、全体として参照番号１０で示すナノ狭窄構造デバイスを示し、ナノチャネル１１で接合した、第１の強磁性パッド１２と、第２の強磁性パッド１３とを備える。ナノチャネル１１において強調されているのは、磁気ドメイン壁１５の存在である。

デバイス１０は、例えば、電流発生器１８によって測定電流Ｉｓを流して、デバイス１０によって決定される電圧降下を電圧計１９で測定することによって測定可能な抵抗を有する。

１．上述したように、ＤＷ抵抗とも称される抵抗は、磁気ドメイン壁１５に由来し得る。この抵抗は、第１の場面で、電子の散乱や拡散の現象に起因している。これは、一定の方向に配向したスピンを持つ電子が、スピンとは異なる方向に磁化した材料を通過する場合に、大きな程度で発生する。ドメイン壁において、局所的な磁化が方向を変化させて、図１ａで示すドメイン壁１５は、異なる方向に磁化した材料の２つの部分の間の接合エリアを正確に構成する。電子の散乱は、磁化の勾配、即ち、磁化が、電子の経路ラインに沿って、どれぐらい急速に変化しているかについての関数である。磁化の勾配が高い場合は、局所的な磁化は急速に変化して、磁気壁の厚さが小さくなる。

以前に説明したように、壁の抵抗は、その厚さの逆数に依存している。壁が薄くなると、その電気抵抗は高くなる。これに関連して、例えば、論文「G.G. Cabrera and L.M. Falicov, 1974, in Phys. Status Solidi (b) 61, 59.」を参照のこと。

図１ｃは、ナノチャネル１１の詳細を示し、ここからはドメイン壁１５の厚さＷ_ＤＷと、ドメイン壁１５の長さＬ_ＤＷ（実際は、ナノチャネル１１の幅に等しい）に注目できる。事実、ドメイン壁１５の長さＬ_ＤＷを決定するのはナノチャネル１１の幅であり、もし、ナノチャネルが幅広になれば、ドメイン壁も長くなるであろう。論文「P. Bruno Phys. Rev. Lett. 83, 12, pp. 2425-2428,(1999)」を参照のこと。

壁における電子の散乱、即ち、ドメイン壁の抵抗に敏感に起因する上述の効果に加えて、壁１５によって生成される「スピン蓄積(spin accumulation)」と称される追加の効果が存在する。この現象は、スピンバルブデバイスに関しても知られている。

単一の均質な材料において、その両端部が、例えば、反対方向に磁化され、図１ａにおいてパッド１２，１３で生じ、磁化の反対方向は矢印１６，１７で示すように、磁壁が自然に形成され、即ち、壁１５は電子の動きに対する抵抗を示す。左側からパッド１２に入った電子は、矢印１６で示す方向にバイアスが加わる。電子が壁１５に遭遇すると、反対方向に磁化したエリアに入ることから、これらは散乱される。このことは、電子の散乱に起因して磁壁１５の抵抗率への関与を構成する。

さらに、磁壁１５の近傍において、パッド１２でバイアスされた電子が壁１５の抵抗によりスローダウンさせられるということは、壁自体の近傍での電荷の蓄積を決定する。これが「スピン蓄積」と称される。追従する電子は、同じ符号の電荷の蓄積によって、さらにスローダウンする。これが、スピン蓄積の現象に起因して磁壁１５の抵抗率への関与になる。この効果は、論文「U. Ebels et al. in Phys. Rev. Lett. 84, 5, pp. 983-986,(2000).」で説明されているように、例えば、３５ｎｍの断面を持つコバルトワイヤにおいて磁気抵抗ヒステリシスのサイクルとして実験的に観測されている。

図１ａのデバイス１０の磁化サイクルは、図２のダイアグラムに概略的に示しており、外部磁界Ｈ_ｅｘｔｘのナノチャネル１１の方向と平行な軸ｘに沿った、ナノ狭窄１０の磁化Ｍ_ｘを示している。Ｍ_ｓは、単一の磁気ダイポールにそれぞれ対応した磁気モーメントが、全て外部磁界の方向に配向した条件に対応して、ナノチャネル１１の飽和磁化の値を示す。Ｈ_{ｓｗｉｔｃｈ}は、スイッチング磁界、即ち、一方向から他の方向へナノチャネルの磁化を配向させるのに必要な磁界の値を示す。図１ａのデバイスに対応した図２の磁化サイクルが、スイッチング磁界付近で急峻な傾斜を示すということは、スイッチング磁界が到達した場合、一定の断面を持つナノチャネルが完全に再磁化されることを意味する。

磁界センサに一定の特性を付与するためには、図２に示すヒステリシスのサイクルと併せて、デバイス、特に、かなりの部分を決定するナノチャネルの導電性が外部磁界の関数としてどのように変化するかを説明する磁気抵抗サイクルを評価することが重要である。

図３のダイアグラムにおいて、ナノ狭窄１０の抵抗は外部磁界Ｈ_ｅｘｔｘの関数として与えられ、図１ａに示すように、磁壁１５がナノチャネル１１の内側に配置された条件に対応して、デバイス抵抗Ｒ_ＤＷｉｎの値が示されている。値Ｒ_ＤＷｉｎは、図１ｂに示すように、磁壁１５がナノチャネル１１の外側に配置された場合のデバイス抵抗に対応している。ただし、壁は、いまだナノチャネル１１の内側にあるが、軸ｘに沿って同じ方向の外部磁界Ｈ_ｅｘｔｘが増加するにつれて、外に行きつつある。

図１ａ〜図１ｃに関連して説明したものと同様なデバイスは、図３に示した磁気抵抗特性によって区別され、抵抗Ｒ_ＤＷｉｎ，Ｒ_{ＤＷｏｕｔ}の間で切り換わる場合は、それ自体、磁界センサとしてあまり有効でないが、双安定である場合は、むしろ基本記憶デバイスとして動作するのに適している。

しかしながら、図４に示すように、抵抗値Ｒ_ＤＷｉｎ，Ｒ_{ＤＷｏｕｔ}の間のあまり急峻でない遷移を伴う磁気抵抗特性を有することが望ましいこともある。

図４に示す前記特性は、一定の断面を持つナノチャネルと比較して、ナノチャネルの長さ方向に変化するナノチャネルの断面の適切な形状設計により取得することができる。

可変断面を持つ前記磁界センサは、特に、３０ｎｍ〜１０００ｎｍの長さ、１ｎｍ〜１００ｎｍの幅および１ｎｍ〜１００ｎｍの厚さを持つ適切に設計された任意の形状の強磁性材料からなるナノチャネルを備えることができ、マイクロ磁化モデル（ランダウ−リフシッツ−ギルバート(Landau-Lifshitz-Gilbert)方程式）を適用して、好ましくは１エルステッド〜５００００エルステッドの範囲の外部磁界の関数として、ナノチャネルの内側に壁を位置決めすることができる。磁気ドメイン壁は、外部磁界の関数として、ナノチャネルの異なる点で自分自身を位置決め可能でなければならない。

本発明に係るセンサデバイスは、パッドを形状および寸法の観点で適切に設計することによって、外部磁界の幅広い変化（ワイドダイナミックレンジ）に渡って、ナノチャネルに沿ったドメイン壁の変位を可能にする。一般に、磁化の特性範囲および磁気抵抗サイクルを、保磁力(coercive)、飽和磁化(saturation)、残留磁界(remanence field)、前記サイクルの各部分での傾斜および形状という観点で定義する場合、ナノチャネルの形状およびサイズは、パッドの形状およびサイズとともに、静磁気の相互作用により全て関与する。

これに関連して、図５ａは、全体として参照番号２０で示すナノ狭窄構造デバイスを示し、これは、可変断面のナノチャネル２１によって接合された、第１の強磁性パッド２２と第２の強磁性パッド２３（図５ａでは概略的に図示）とを備え、ナノチャネルの幅は長さＬ_ＤＷと一致し、即ち、ナノチャネル２１の中心での最小値からナノチャネル２１の両端部での最大値へ変化しており、このナノチャネル２１は、第１の強磁性パッド２２および第２の強磁性パッド２３に通じている。ナノチャネル２１において強調されているのは、磁気ドメイン壁１５の存在である。

ナノチャネル２１の輪郭は、直線的でなく、即ち、その断面または幅（壁の長さＬ_ＤＷと一致する）は可変である。ナノチャネル２１の中心での位置は、エネルギー最小（安定性の条件）に対応しており、外部磁界Ｈ_ｅｘｔｘの応力下で、壁２５は中心から動くことが可能であり、外部磁界Ｈ_ｅｘｔｘによって案内されて、ゆっくりと移動し、外部磁界Ｈ_ｅｘｔｘが停止するとすぐに、ナノチャネル２１の中心に戻る。

磁壁によって生成される電子の散乱およびスピン蓄積の両方とも、壁自体の厚さに依存しており、特に、壁によって生成される電気抵抗は、壁の厚さに逆比例で依存している。磁壁の厚さＷ_ＤＷはまた、図１ｃを参照すれば判るように、ナノチャネルの厚さ又は幅に対応した長さＬ_ＤＷに依存しており、その結果、ナノチャネル２１のような可変断面のナノチャネルは、外部磁界Ｈ_ｅｘｔｘにより、壁２５がナノチャネル２１に沿って変位するとともに、壁の厚さＷ_ＤＷの変更を可能にする。

図５ａ、図５ｂは、デバイス２０が異なる強度の外部磁界Ｈ_ｅｘｔｘに曝された場合に、磁壁２５によって想定される２つの個々の異なる位置および対応した寸法を示し、これはマイクロ磁化のシミュレーションによって得られる。図５ａ、図５ｂでの小さい矢印は、９ｎｍ^２（３ｎｍ×３ｎｍ）平方面積を持つ均等磁化セルを表している。図５ａから、本出願人がマイクロ磁化のシミュレーションを実行した図５ａ、図５ｂに示す幾何形状の寸法を推測することが可能であり、このシミュレーションは、壁２５の拡大を説明している。

図５ａは、厚さＷ_ＤＷ＝１２ｎｍとなる外部磁界Ｈ_ｅｘｔｘゼロの条件を示し、一方、図５ｂは、最小値Ｗ_{ＤＷ−ｍｉｎ}１８ｎｍと最大値Ｗ_{ＤＷ−ｍａｘ}３３ｎｍの間で変化する厚さＷ_ＤＷとなる軸ｘに沿って左から右へ配向した外部磁界Ｈ_ｅｘｔｘの条件を示す。但し、Ｗ_{ＤＷ−ｍｉｎ}は、約３０ｎｍの壁長に対応し、Ｗ_{ＤＷ−ｍａｘ}は、約５０ｎｍの壁長に対応している（図示したシミュレーションの非限定の幾何形状の場合）。可変厚さを持つ壁は、並列に配置された可変抵抗値を持つ無限組の抵抗器によって表現できる。簡単のため、壁を一定の厚さの基本壁に分割した場合、より高い抵抗値を持つ抵抗器は、より小さな厚さを持つ素子に対応し、逆も同様である。図５ｂの特定の場合、より低い抵抗値を持つ基本壁は、より小さな厚さを持つ並列なものに対して優位となる。その結果、図示の場合、ナノチャネルの中心からより遠いエリアに位置決めされた壁は、より低い全体抵抗に対応することになる。このような構造は、図４に示した形状を有する磁気抵抗サイクルが得られるように、設計可能である。

従って、磁気抵抗ヒステリシスサイクルは、ナノチャネルの幾何形状に顕著に依存することになる。

可変断面を持つナノチャネルの幾何形状は、ナノチャネルの厚さを変化させることによって、特に、可変厚さの膜を成膜することによって、定義可能である点に留意すべきである。例えば、非平行イオンビームにより生成された円錐状の孔を持つ多孔質マトリクスの電着(electrodeposition)により得られるＣＰＰ型(current-perpendicular-to-plane: 膜面垂直電流)のデバイスを用いて、ナノチャネルの３次元変調を実行することも可能である。

ナノチャネル２１の形状だけでなく、ナノチャネル２１、第１の強磁性パッド２２および第２の強磁性パッド２３の材料もヒステリシスサイクルの形状を制御するために関与し、磁化の特性範囲、磁気抵抗サイクル、保磁力、飽和磁化、残留磁界、前記ヒステリシスサイクルの各部分での傾斜および形状を定義する。これらのパラメータに作用することによっても、線形、非線形または任意のパターンの磁気抵抗カーブを決定するヒステリシスサイクルの形状を得ることができる。

特に、第１の強磁性パッド２２および第２の強磁性パッド２３のサイズならびにこれらの間の距離は、ナノチャネル２１に存在する磁気ダイポールのモーメントの移動度(mobility)、およびナノチャネル自体の再磁化特性に影響を及ぼす。

図６ａは、磁気センサデバイス２０の実施形態の変形３０の概略図を示し、これは、ピンニング(pinning)ライン３１，３２、即ち、パッド２２，２３の上部に設定された導電経路を備え、そこに個々のピンニング電流ｉ１，ｉ２がナノチャネル２１の方向ｘに垂直な方向に流れている。ピンニング電流ｉ１，ｉ２の垂直配置が好ましいが、軸ｘに垂直な方向の電流成分が充分に存在していれば、当業者にとって前記垂直条件からの逸脱が受け入れ可能であることは明らかである。実際、電流ｉ１，ｉ２の周囲には磁界ループが発生して、パッド２２，２３においてピンニング磁化Ｍ_１，Ｍ_２を誘起する。

図６ｂは、軸ｘに沿った方向の関数として、デバイス３０中に外部磁界Ｈ_ｅｘｔｘおよび全体磁界Ｈ_ｔｏｔが与えられるダイアグラムと共に設定された図を示す。低いピンニング電流ｉ１＝ｉ２＝Ｉ／２の場合、両端で最大値Ｈ_{ｐＩ２＝Ｉ／２}，Ｈ_{ｐＩ１＝Ｉ／２}を持つピンニング磁界Ｈ_ｐを生じさせ、より高いピンニング電流ｉ１＝ｉ２＝Ｉの場合、両端で最大値Ｈ_{ｐＩ２＝Ｉ}，Ｈ_{ｐＩ１＝Ｉ}を持つ磁界を生じさせる。

ピンニングライン３１，３２での電流が低い場合、即ち、ｉ１＝ｉ２＝Ｉ／２の場合、これにより発生した磁界Ｈ_{ｐＩ２＝Ｉ／２}，Ｈ_{ｐＩ１＝Ｉ／２}も低い。ピンニングラインによって生成される磁界は距離の二乗で減衰するため、外部磁界がデバイス３０全体で均等であると仮定すると、ナノコンタクトの個々の点での全体磁界Ｈ_ｔｏｔおよび局所磁界は、ピンニングライン３１，３２での電流に依存する。このことは、より高い電流、即ち、ｉ１＝ｉ２＝Ｉの場合、壁２５をナノチャネル２１に沿って変位させるのに、より強い外部磁界が必要であることを意味する。ピンニングライン３１，３２での電流ならびにナノチャネル２１およびバッド２２，２３の寸法および形状に従って、デバイスの形状および電流についてのパラメータの関数であるスイッチング磁界Ｈ_{ｓｗｉｔｃｈ}を変位させることが可能である。換言すると、デバイスの電気抵抗での可変性を必要としないで、壁２５をナノチャネル２１に沿って徐々に移動させることが可能である。外部磁界Ｈ_ｅｘｔｘの関数としてデバイス３０の抵抗を与える図６ｃの下のダイアグラムを参照すれば、これらの場合を評価可能である。壁２５がナノチャネル２１の両端部のいずれかにある場合、図３に示すタイプのカーブに従って、抵抗が減衰する。

デバイス３０はまた、磁気ドメイン壁の核生成(nucleation)の問題の解法を可能にする。実際、ドメイン壁は、最初は存在できず、消滅もしない。図１ａのデバイス１０の場合および図５ａのデバイス２０の場合、デバイスの磁化の精密な構成からスタートして、例えば、デバイスが一方向または他の方向に飽和している場合、デバイスの磁化とは反対の方向に配向した可変外部磁界の存在下で、磁化は、磁壁を形成することなく、自分自身を部分的または全体的に磁界方向に配向させることがある。同様に、外部磁界がデバイスを飽和させると、形成された壁は消失することがあり、デバイスは磁界を検出できなくなる。

動作中にデバイス中での磁壁の存在を確保するため、核生成の方法によりそれを作成し、即ち、壁の核生成条件を作成する必要があり、その結果、安定性の位置を想定するようになる。デバイス３０は、ピンニングライン３１，３２を用いて、核生成を生じさせることが可能である。ピンニングライン３１，３２での電流通過は、磁界を発生し、対応した強磁性パッド２２や２３を一方向または他の方向（電流が反対方向に流れる場合）に磁化させる。よって、２つのパッド２２，２３を反強磁性(antiferromagnetic)の構成に磁化させることが可能になる。この構成は、磁壁２５の核生成が生じて、外部磁界が無くても、安定性の位置を正確に想定するようになる。もし構造が対称であれば、電流は完全に等しくなり、壁は自分自身をチャネルの中心に位置決めするようになる。

ナノチャネル２１に設けられた膜は強磁性材料であり、その透磁率(magnetic permeability)はゼロより大きいため、２つのパッド２２，２３は、磁力線(lines of field)をパッド自体の内部でこれに平行となるように集中させる。磁力線が各パッドにおいて平行に集中するため、パッド２２またはパッド２３は、面と平行な方向に磁化される。２つのピンニングライン３１，３２は、図６ａに示すように、反対方向の電流ｉ１，ｉ２が横切るため、２つのパッド２２，２３は、反平行な磁化構成となる。

感度およびダイナミックレンジは、ピンニングライン３１，３２の電流とこれらの形状の関数であり、ピンニングライン３１，３２のピンニング電流ｉ１，ｉ２を変化させることによって、常に同じ線形性の領域で動作可能になる。ピンニング電流ｉ１，ｉ２を用いて、このシステムを、空隙、即ち、磁界源とデバイスとの間の距離の変動から独立させることが可能になる。

ピンニング電流を用いた磁化は、重要な利点を供与する。実際、電流が高くなると、ピンニング磁界も高くなる。２つの電流が等しく且つ反対となる条件では、ピンニングラインによって発生する磁界は、これらにより発生した磁界に依存して、磁力でもってパッドの磁化を阻止する。形成された壁は、２つのパッド磁化によって締め付けられ、圧縮される。もしパッドが飽和状態にある場合、磁壁での最大圧縮力が得られるが、パッドの磁化に加えて、ピンニングラインによって発生した磁界は、磁化したパッドによって生成される磁界に加算され、壁自体に作用して、それを圧縮する。より圧縮した壁は、実際、より薄くなり、自由に移動できなくなる。より薄い壁には、より高い磁化勾配が対応するため、磁気ダイポールの２つの連続したモーメントは、両者の間で９０°の角度を形成することが可能になる。このダイポールモーメントによって形成される角度が広くなると、壁を変位させるのに必要な外部磁界は高くなる。

従って、ダイナミックレンジ、スイッチング磁界、磁化カーブの傾斜をピンニング電流の関数として制御することが想定される。

このことは、動作中にセンサの応答カーブを変化させることが目的である場合に特に好都合である。これは、別々の環境、例えば、センサが収納された場所の温度が変動し、センサの特性に変化をもたらす場合に、有用となり得る。そして、ピンニング電流を変化させることによって、最適値へのカーブを修復することが可能になる。

ピンニング電流ｉ１，ｉ２によって、ピンニング磁界、即ち、ピンニング磁化Ｍ_１，Ｍ_２、壁の形状および厚さ、そして、ドメイン壁２５の抵抗、スイッチング磁界Ｈ_{ｓｗｉｔｃｈ}が変化する。デバイスの電気的パラメータおよび磁気的パラメータの全てが制御可能である。電流が高くなるほど、ナノチャネルの壁の移動度が低くなる。

電流ラインは、別々の形状（これらは、平面的で２次元のコイルまたは３次元コイルでも構わない）および方向を持つことができる。

本発明では、磁気抵抗ネックワークを提案しており、これは、抵抗値の変化という点で、測定すべき外部磁界または制御磁界に反応するものであり、このネックワークは、実施形態１０，２０，３０に係るナノ狭窄構造を持つ磁気抵抗素子の使用を想定している。

本発明の一態様によれば、ナノチャネルの形状および寸法の変化を通じて、スイッチング磁界Ｈ_{ｓｗｉｔｃｈ}の値を制御する可能性を利用することが想定される。

特に、本発明に係る磁気抵抗ネックワークの応用は、磁気計測装置としてここに記載している。提案した磁気計測装置を説明するために、ここでは、一定の断面および図３に示したタイプの磁気抵抗応答を持つナノチャネルを有する磁気抵抗素子１０を参照する。

本発明に係る磁気計測装置は、異なるパラメータを有する複数の磁気抵抗素子１０を電気的に接続することによって、磁気抵抗ネックワークを提供することを実質的に想定させる。電圧または電流が前記磁気抵抗ネックワークの入力に印加されると、前記電気ネックワークからの出力において電流または電圧が測定される。異なるパラメータを有する磁気抵抗素子１０の存在は、複数の閾値を持つデジタル磁気計としての動作を決定する。

下記に詳細に例示するように、好ましい実施形態は、磁気抵抗素子のり直列接続または並列接続を想定させる。電気ネックワークのトポロジー(topology)は、前記構造にのみ限定されるものではないことは明白である。

直列接続構造をベースとした、磁気計測装置の第１実施形態は、全体として符号１００で示し、図７を参照しつつ説明する。

前記磁気計測装置は、直列に配置された一組のセンサデバイスＤ１〜Ｄｎを備え、これに一定のセンス電流ｉ_ｓｅｎが供給され、一方、各センサデバイスＤ１〜Ｄｎでの電圧降下Ｖ１〜Ｖｎの合計に起因した直列電圧Ｖｓｅｒの値が測定される。各センサデバイスＤ１〜Ｄｎは、磁気抵抗素子１０を備え、これらは異なる別々のスイッチング磁界Ｈ_{ｓｗｉｔｃｈ１}〜Ｈ_{ｓｗｉｔｃｈｎ}を示すように構成されている。

従って、各センサデバイスＤ１〜Ｄｎは、スイッチング磁界Ｈ_{ｓｗｉｔｃｈ１}〜Ｈ_{ｓｗｉｔｃｈｎ}の対応する値において、チャネル内抵抗Ｒ_１ｉｎ〜Ｒ_ｎｉｎの各値と、チャネル外抵抗Ｒ_１ｏｕｔ〜Ｒ_ｎｏｕｔの各値との間で切り替わるように構成される。こうしてｉ番目のセンサデバイスＤｉ（ｉは位置を識別する添字）では、一定のセンス電流ｉ_ｓｅｎで対応した電圧降下Ｖｉは、２つの値Ｖ_{ＤＷｉｎｉ}，Ｖ_{ＤＷｏｕｔｉ}を推測する。図７の実施形態では、異なるスイッチング磁界Ｈ_{ｓｗｉｔｃｈ１}〜Ｈ_{ｓｗｉｔｃｈｎ}の前記値は、増加する順序、即ち、Ｈ_{ｓｗｉｔｃｈ１}＜Ｈ_{ｓｗｉｔｃｈ２} …＜Ｈ_{ｓｗｉｔｃｈｎ}となっている。

外部磁界Ｈ_ｅｘｔｘは、磁気計測装置１００の全体で均等であると仮定している。こうした条件では、外部磁界に関して、Ｈ_{ｓｗｉｔｃｈ１}＜Ｈ_ｅｘｔｘ＜Ｈ_{ｓｗｉｔｃｈ２}の条件が成立すると、センサデバイスＤ１のスイッチングだけが、チャネル内抵抗Ｒ_ｉｎ１およびチャネル外抵抗Ｒ_ｏｕｔ１の間で生ずる。あるいは、外部磁界がＨ_{ｓｗｉｔｃｈ２}＜Ｈ_ｅｘｔｘ＜Ｈ_{ｓｗｉｔｃｈ３}の場合は、センサデバイスＤ１およびセンサデバイスＤ２がスイッチングを行う。従って、外部磁界Ｈ_ｅｘｔｘの値が増加すると、全てのセンサＤ１〜Ｄｎが段階的にスイッチングを行う。

図９は、時間ｔの関数として測定される外部磁界Ｈ_ｅｘｔｘの可能性あるパターンを与えるダイアグラムを、スイッチング磁界Ｈ_{ｓｗｉｔｃｈ１}〜Ｈ_{ｓｗｉｔｃｈｎ}の値の部分的な加算と対比して示している。

図８は、磁気計測装置１００からの出力での直列電圧Ｖｓｅｒの値の時間的なグラフを示しており、これは、図９のダイアグラムで示した外部磁界Ｈ_ｅｘｔｘの時間パターンを反映している。図８の前記ダイアグラムは、スイッチング磁界の２つの続く値の間での一定電圧のレベルを示しており、これは、当然ながら、各デバイスＤ１〜Ｄｎによってそれぞれ推測されたチャネル内抵抗Ｒ_{ＤＷｉｎｉ}の高い値またはチャネル外抵抗Ｒ_{ＤＷｏｕｔｉ}の低い値に起因した電圧降下Ｖ_{ＤＷｉｎｉ}，Ｖ_{ＤＷｏｕｔｉ}の合計に対応している。

その結果、図８に示したように、直列電圧Ｖｓｅｒの値は、量子化された電圧レベルの間で変化する。

磁気計測装置１００の個々のセンサデバイスＤ１〜Ｄｎは、スイッチング磁界を認識できるように設計することができ、エルステッドの小数付近での高精度の検出が可能になる。

磁気計測装置１００を用いて、図５ａのデバイス３０のようなセンサ素子、即ち、各デバイスＤ１〜Ｄｎにピンニングラインを関連付けることにより、各デバイスＤ１〜Ｄｎごとに個々のスイッチング磁界Ｈ_{ｓｗｉｔｃｈ１}〜Ｈ_{ｓｗｉｔｃｈｎ}を変化させることが可能である。これは、特に、磁気計測装置１００の動作中に生じることが可能であり、別々の時期(moment)で異なる強度の磁界の検出が可能になる。

異なるピンニング電流によって時間で制御された全く同一のセンサを用いて、時間スケール上で同一の動作が実行可能である。例えば、一定の断面を持つナノ狭窄３０を通じて（本例は、ナノ狭窄のネックワークに容易に拡張できる）、仮想的な測定システムのクロックの一定数の周期に対応して、外部磁界Ｈ_ｅｘｔｘが時間Ｔで測定される。前記外部磁界は、周期Ｔではほぼ一定である。時刻ｔ０でピンニング電流ｉ０１，ｉ０２を印加すると、ナノ狭窄３０の磁気抵抗特性ＣＭＲ０（スイッチング磁界、ダイナミックレンジ、感度）が決定される。時刻ｔ０、即ち、最初のクロックが入ると、外部磁界Ｈ_ｅｘｔｘに依存しているナノ狭窄３０の出力抵抗が読み出され、スイッチング磁界Ｈ_{ｓｗｉｔｃｈ}の超過に起因したスイッチングが行われたか否かを確認するためのチェックがなされ、確認された状態をそれぞれ論理１および論理０とする。スイッチングが発生した場合、外部磁界Ｈ_ｅｘｔｘはスイッチング磁界Ｈ_{ｓｗｉｔｃｈ}より高い。時刻ｔ１＞ｔ０では、ピンニング電流を値ｉ１１，ｉ１２まで適当に増加させることによって、スイッチング磁界Ｈ_{ｓｗｉｔｃｈ}の値は増加する。そして、ナノ狭窄３０の抵抗値が再び取得されて、順番に取得された論理状態が、例えば、レジスターに保存され、１１１１１１１０…または１１１１０…のタイプのような二値文字列が得られる。ここから外部磁界Ｈ_ｅｘｔｘを決定することが可能になる。スイッチング磁界の値は、常に同じ量あるいは任意の量で変化することができる。当然ながら、直列、並列またはこれらの組合せによる回路網について、上述した内容は、可変断面のナノ狭窄にも適用することができる。

図１０は、センサＤ１〜Ｄｎを並列接続で配置することを想定した磁気計測装置２００を示す。直列構造の磁気計測装置１００の場合のように、並列接続された各センサＤ１〜Ｄｎは、各自のスイッチング磁界Ｈ_{ｓｗｉｔｃｈ１}〜Ｈ_{ｓｗｉｔｃｈｎ}の値を各自のチャネル内抵抗Ｒ_１ｉｎ〜Ｒ_ｎｉｎの各値と、各自のチャネル外抵抗Ｒ_１ｏｕｔ〜Ｒ_ｎｏｕｔの各値との間で切り替わる。

センサＤ１〜Ｄｎは、コモン電圧Ｖが供給され、並列構造の各分岐は、個々の電流ｉｐ１〜ｉｐｎが流れており、これらは、分岐上のｉ番目のセンサＤｉがチャネル内抵抗Ｒ_ｉｉｎの値（ｉ_{１ＤＷｉｎ}〜ｉ_{ｎＤＷｉｎ}）またはチャネル外抵抗Ｒ_ｉｏｕｔの値（ｉ_{１ＤＷｏｕｔ}〜ｉ_{ｎＤＷｏｕｔ}）を示すか否かに従って、２つの値をほぼ推定できる。

装置２００からの出力における電流ｉ_ｐａｒは、電流ｉｐ１〜ｉｐｎの合計で与えられる。出力電流ｉ_ｐａｒの値から、外部磁界Ｈ_ｅｘｔｘの強度を推測することが可能になる。

図１１は、出力電流ｉ_ｐａｒの時間ｉについてのグラフを示し、図９のダイアグラムのように外部磁界Ｈ_ｅｘｔｘの時間グラフに対応している。前記出力電流ｉ_ｐａｒは、並列分岐での電流の合計に従ったレベル、例えば、合計ｉ_{１ＤＷｏｕｔ}＋ｉ_{２ＤＷｏｕｔ}＋ｉ_{３ＤＷｏｕｔ}＋…ｉ_{ｎＤＷｏｕｔ}と合計ｉ_{１ＤＷｏｕｔ}＋ｉ_{２ＤＷｉｎ}＋ｉ_{３ＤＷｉｎ}＋…ｉ_{ｎＤＷｉｎ}との間のレベルを推定する。

スイッチング磁界Ｈ_{ｓｗｉｔｃｈ１}〜Ｈ_{ｓｗｉｔｃｈｎ}の値はまた、この場合、添字ｉとともに増加する順序で、即ち、Ｈ_{ｓｗｉｔｃｈ１}＜Ｈ_{ｓｗｉｔｃｈ２} …＜Ｈ_{ｓｗｉｔｃｈｎ}であり、外部磁界Ｈ_ｅｘｔｘはデバイス全体で均等である。

この場合も、磁気計測装置２００において図５ａのデバイス３０のようなセンサ素子を用いて、即ち、各デバイスＤ１〜Ｄｎにピンニングラインを関連付けることにより、各デバイスＤ１〜Ｄｎごとに個々のスイッチング磁界Ｈ_{ｓｗｉｔｃｈ１}〜Ｈ_{ｓｗｉｔｃｈｎ}を変化させることが可能である。これは、特に、磁気計測装置の動作中に生じることが可能であり、別々の時期(moment)で異なる強度の磁界の検出が可能になる。磁気計測装置１００に関して前述したものと同様に、異なるピンニング電流によって時間で制御された全く同一のセンサを用いて、時間スケール上で同一の動作が実行可能である。一般には、前述のように、出力量として電流または電圧を有する別々の磁気抵抗電気回路網構造を使用することが可能になる。

特に、一実施形態は、磁気抵抗素子の電気回路網の使用が、外部磁界を用いて制御可能な計算論理回路を提供することを想定させる。

図７および図１０の回路網は、実際、測定量の代わりに制御量として外部磁界を利用することが可能である。換言すると、プリセットされた強度の磁界が、各デバイスのスイッチング磁界の値から回路網抵抗のプリセット値を得るように、発生する。本回路網が並列タイプである場合、デバイス全体が同じ外部磁界下にあれば、例えば、出力は別々の二値ワードを提示することが可能である。出力が直列タイプである場合、外部磁界を制御可能な方法で時間変化させることによって、出力ビットまたは任意には論理レベルで提示し、そして、シリアルワードを時間で書き込みすることが可能である。当然ながら、この場合も、直列式、並列式、ラダー式(ladder)、あるいはブリッジ式のトポロジーなどの組合せを用いて、取得するのが望ましい伝達関数に従って、任意の回路網構成を有することが可能である。

この場合、外部制御磁界Ｈ_ｅｘｔはまた、ピンニングライン自体によって生成することができ、これは、各基本センサについて個々の磁界を生成することが可能である。図１２ａと図１２ｂは、例として、ピンニングライン３１，３２での電流ｉ１，ｉ２が制御信号として動作する場合、センサデバイス３０が、ピンニング電流ｉ１，ｉ２で構成された入力を用いて、どのようにして論理関数ＸＯＲを実質的に実行するかを示している。これらの値が同一（論理０または論理１）である場合、デバイス３０は高い抵抗Ｒ_ＤＷｉｎを有し、一方、異なる値の場合、デバイス３０は低い抵抗Ｒ_{ＤＷｏｕｔ}を有する。

図１０に示したものように、並列タイプの構造を参照すると、並列電流分岐は、例えば、計算論理回路のビットラインを構成することができ、一方、ピンニングラインはワードラインを構成することができる。

本発明に係る手法は、外部磁界によって制御可能なメモリ素子（磁気ＲＡＭ）にも拡張することができる。この場合も、外部磁界Ｈ_ｅｘｔｘは、各基本センサについての個別の磁界を生成可能であるピンニングラインによって生成される。

図１３は、ピンニングライン３１，３２に関連したパッド２２，２３を使用したメモリ素子４０の可能な実施形態を示す。しかしながら、前記メモリパッド２２，２３は、２つの狭窄５０，５０’が存在するように変更されたナノチャネル４１によって接続されている。こうして磁壁は、ピンニング電流ｉ１，ｉ２の適切な値でもって、ナノチャネル４１の外部だけでなく、１つ又は他の狭窄５０，５０’に閉じ込められるように残留し得る。こうして、保存される３つの異なる状態に対応した３つの抵抗値を決定できる。該メモリは不揮発性タイプであり、磁壁は、ピンニング電流ｉ１，ｉ２が流れなくても、同じ位置に留まっている。

各基本デバイスにおいて、外部磁界によって生ずる完成デバイスの抵抗Ｒ（Ｈ）と、パッド−ワイヤ系の固定した抵抗Ｒ（０）との間の差が著しく減少しないように、ナノチャネルの寸法と、ナノチャネル、パッドおよびワイヤの集合によって構成される完成デバイスの寸法との比率は、可能な限り高いことが好ましく、これは外部磁界に依存しないことに留意すべきである。

比率ＭＲｒａｔｉｏ＝（Ｒ（０）−Ｒ（Ｈ））／Ｒ（０）を定義すると、計算機(numerator)は、ナノチャネルを含む現象にのみ依存する。

ナノチャネルの寸法は、ＤＷ磁気抵抗の本当の原因である磁壁の寸法と比較されることになる。ナノチャネルは、可能な限り短くすべきである。前記パラメータは、比率ＭＲｒａｔｉｏの高い値（ナノチャネルが短いほど、この比率は高くなる）と、広いダイナミックレンジ（長いナノチャネルでは、壁は変形のためにより多くのスペースを有する）との間の妥協として定義する必要がある。

デバイスは、少なくとも２つの構成に従って作製することができる。

・面内電流(current in plane: CIP)。ナノチャネルは平面的であり、前記構成は、イオンエッチング(ion-milling)、集束イオンビーム技術、電子ビームリソグラフィ、またはディープ(deep)リソグラフィによって得ることができる。

・膜面垂直電流(current perpendicular to plane: CPP)。このためには、入手可能な多孔質マトリクスと、垂直チャネルを得るための孔を充填するためのプロセスが必要である。

後者は、次のようにして得ることができる。

・強磁性金属、磁性半導体、希土類のナノ多孔質(nonoporous)マトリクス内での電着(electrodeposition)。前記マトリクスは次のようにして得られる。

・ポリマーのトラックエッチング(track-etched)による鋳型。これは、ポリカーボネートまたはポリアミド等の材料への高エネルギーイオン衝撃(bombardment)により得られる。

・陽極酸化による多孔質アルミナ。

・イオンエッチング(ion-milling)、集束イオンビーム、電子ビームリソグラフィ、またはディープ(deep)リソグラフィ。

・原子間力顕微鏡または走査トンネル顕微鏡を用いて得られるナノ凹凸(nanoindentation)。

孔の密度は変化させることができ、直径は１ｎｍ〜５００ｎｍの範囲で、孔の深さは３０ｎｍ〜１０００ｎｍの範囲である。

・上述したものと同じマトリクス内で同じ材料のスパッタリングおよびＣＶＤ。

ナノチャネルが得られると、酸化物でコーティングされ、そして、イオンエッチング(ion-milling)、集束イオンビーム技術、電子ビームリソグラフィ、ディープリソグラフィ、伝統的なリソグラフィにより、上部にピンニングラインが作製される。

最初のパッケージングについては、ＳｉＣ、アルミナ、シリコン酸化物または他の耐熱酸化物などのキャップ層が使用できる。

ここで説明した手法は、周知の手法と比べて、相当の利点を達成できる。

当然ながら、本発明の原理に対して予断をもつことなく、ここで単に例として説明、図示したものに関して、本発明の範囲から逸脱することなく、構成の詳細および実施形態は広範に変化させることが可能である。

例として提案した各回路網は、一定断面のチャネルを持つナノ狭窄、可変断面のチャネルを持つナノ狭窄、さらにピンニングラインに関連して一定または可変の断面のチャネルを持つナノ狭窄、あるいはこれらの組合せを使用できることは、明らかである。

強磁性パッドは、例えば、配向磁界中での成膜プロセスにより得られる永久磁化との関連付けが可能である。特に、永久磁石の形態の前記パッドは、スプリング磁石(spring-magnet)の積層、即ち、層間交換相互作用(layer-layer exchange interaction)を用いて結合された、高い保磁力および低い飽和磁化を持つ第１層および高い飽和磁化および低い保磁力を持つ第２層によって構成された実質的に二層であるもの、によって得られる。

高保磁力の層は、高飽和磁化の層を磁化して、二層全体が、高飽和磁化の層の保持磁界より格段に強い反対向き磁界下にあるときであっても、それらの磁化を制約する。その結果、高い磁気誘導を持つ薄膜永久磁石が得られる。得られるヒステリシスサイクルは、該二層の保磁磁界と残留磁界の間の高いエネルギー積(product)を有する。定義「スプリング磁石」は、反強磁性の層（ＩｒＭｎ，ＦｅＭｎ等）および高い残留磁界の層（ＦｅＣｏ，ＦｅＣｏＢ等）の系を含み、これらは、スピンバルブ素子でのハード(hard)層として従来から普通に使用されている。この場合も各層は、層間交換相互作用によって相互に結合されている。

本発明に係る磁気抵抗回路網で動作するように設計された磁気抵抗素子の第１実施形態の動作図を示す。 本発明に係る磁気抵抗回路網で動作するように設計された磁気抵抗素子の第１実施形態の動作図を示す。 本発明に係る磁気抵抗回路網で動作するように設計された磁気抵抗素子の第１実施形態の動作図を示す。 磁気抵抗素子の第１実施形態の動作曲線を示す説明図である。 磁気抵抗素子の第１実施形態の動作曲線を示す説明図である。 磁気抵抗素子の第２実施形態の動作曲線を示す説明図である。 本発明に係る磁気抵抗素子の第２実施形態の動作図を示す。 本発明に係る磁気抵抗素子の第２実施形態の動作図を示す。 本発明に係る磁気抵抗素子の第２実施形態の変形の動作図を示す。 本発明に係る磁気抵抗素子の第２実施形態の変形の動作図を示す。 本発明に係る磁界センサデバイスの実施形態の変形の動作条件を示す説明図である。 直列接続の構造をベースとした磁気装置の第１実施形態を示す。 図７の磁気装置の第１実施形態に対応した量の時間グラフを示す。 図７の磁気装置の第１実施形態に対応した量の時間グラフを示す。 並列接続の構造をベースとした磁気装置の第２実施形態を示す。 図１０に示した磁気装置の第２実施形態に対応した量の時間グラフを示す。 論理関数ＸＯＲの動作を示す説明図である。 論理関数ＸＯＲの動作を示す説明図である。 メモリ素子としての実施形態を示す説明図である。

１０，２０，３０ 磁気抵抗素子
１２，１３，２２，２３ パッド
１１，２１ ナノチャネル
１５，２５ ドメイン壁

Claims (1)

1. ナノ狭窄の形状を有し、ピンニング電流（ｉ１，ｉ２）による磁界に応答する磁気抵抗メモリ素子（４０）であって、
   磁気材料からなる少なくとも２つのパッド（２２，２３）と、パッド同士を接続するためのナノチャネル（４１）とを備え、パッド（２２，２３）は、互いに実質的に反対方向に配向した個々の磁化を受けており、
   前記ナノチャネル（４１）には、ナノチャネル（４１）に沿って変位可能な単一の磁壁が配置され、磁気抵抗メモリ素子（４０）の電気抵抗（Ｒ）は、前記磁壁の位置に応じて変化するものであり、
   前記ナノチャネル（４１）に複数の狭窄（５０，５０’）を設けることによって、複数の異なる抵抗値を不揮発的に保存できるようにした磁気抵抗メモリ素子（４０）。

Images