JP2003188359A - 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子 - Google Patents
磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子Info
- Publication number
- JP2003188359A JP2003188359A JP2002273449A JP2002273449A JP2003188359A JP 2003188359 A JP2003188359 A JP 2003188359A JP 2002273449 A JP2002273449 A JP 2002273449A JP 2002273449 A JP2002273449 A JP 2002273449A JP 2003188359 A JP2003188359 A JP 2003188359A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- magnetic
- magnetization
- reference layer
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y25/00—Nanomagnetism, e.g. magnetoimpedance, anisotropic magnetoresistance, giant magnetoresistance or tunneling magnetoresistance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/161—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1653—Address circuits or decoders
- G11C11/1655—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
- G11C11/165—Auxiliary circuits
- G11C11/1673—Reading or sensing circuits or methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F10/00—Thin magnetic films, e.g. of one-domain structure
- H01F10/32—Spin-exchange-coupled multilayers, e.g. nanostructured superlattices
- H01F10/324—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer
- H01F10/3268—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn
- H01F10/3272—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets
- H01F10/3277—Exchange coupling of magnetic film pairs via a very thin non-magnetic spacer, e.g. by exchange with conduction electrons of the spacer the exchange coupling being asymmetric, e.g. by use of additional pinning, by using antiferromagnetic or ferromagnetic coupling interface, i.e. so-called spin-valve [SV] structure, e.g. NiFe/Cu/NiFe/FeMn by use of anti-parallel coupled [APC] ferromagnetic layers, e.g. artificial ferrimagnets [AFI], artificial [AAF] or synthetic [SAF] anti-ferromagnets by use of artificial ferrimagnets [AFI] only
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Nanotechnology (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Hall/Mr Elements (AREA)
- Mram Or Spin Memory Techniques (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】磁気的に軟らかい合成フェリ磁性体基準層を含
む磁気抵抗素子の提供。 【解決手段】メモリ素子(10)は、第１及び第２の方向に
向けられ得る磁化を有するデータ層(12)と、合成フェリ
磁性体基準層とを含む。データ層と基準層(12と14)は、
異なる保磁力を有する。
む磁気抵抗素子の提供。 【解決手段】メモリ素子(10)は、第１及び第２の方向に
向けられ得る磁化を有するデータ層(12)と、合成フェリ
磁性体基準層とを含む。データ層と基準層(12と14)は、
異なる保磁力を有する。
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は磁気抵抗素子に関す
る。また、本発明はデータ記憶にも関する。 【０００２】 【従来の技術】磁気ランダムアクセスメモリ（「ＭＲＡ
Ｍ」）は、短期および長期データ記憶のために考えられ
ている不揮発性メモリである。ＭＲＡＭは、ＤＲＡＭ、
ＳＲＡＭおよびフラッシュメモリのような短期メモリよ
りも電力消費が小さい。ＭＲＡＭは、ハードドライブの
ような従来の長期記憶装置よりも非常に（数桁の大きさ
だけ）高速に読出しおよび書込み操作を実行することが
できる。さらに、ＭＲＡＭは、ハードドライブに比べて
コンパクトで、電力消費が小さい。また、ＭＲＡＭは、
超高速プロセッサおよびネットワーク装置のような組み
込まれる用途のためにも検討されている。 【０００３】典型的なＭＲＡＭ素子は、メモリセルのア
レイと、メモリセルの行に沿って延在するワード線と、
メモリセルの列に沿って延在するビット線とを含む。各
メモリセルは、ワード線とビット線との交点に配置され
る。 【０００４】メモリセルは、スピン依存トンネル（ＳＤ
Ｔ）接合のようなトンネル磁気抵抗（ＴＭＲ）素子に基
づく場合がある。典型的なＳＤＴ接合は、ピン止め層
（pinned layer）と、センス層と、ピン止め層とセンス
層との間に挟まれた絶縁性トンネル障壁とを含む。ピン
止め層は、対象の範囲内に磁界がかけられる場合でも回
転しないように固定されている磁化の向きを有する。セ
ンス層は、第１および第２の向き、すなわちピン止め層
の磁化の向きと同じ向きか、またはピン止め層の磁化の
向きとは反対の向きかのうちのいずれかに向けられるこ
とができる磁化を有する。ピン止め層とセンス層の磁化
が同じ向きである場合には、ＳＤＴ接合の向きは「平
行」であると言われる。ピン止め層とセンス層の磁化が
反対の向きである場合には、ＳＤＴ接合の向きは「反平
行」であると言われる。これら２つの安定した向き、平
行および反平行は、「０」および「１」の論理値に対応
できる。 【０００５】ピン止め層の磁化の向きは、下側にある反
強磁性（ＡＦ）ピンニング層（pinning layer）によっ
て固定され得る。ＡＦピンニング層は大きな交換磁界を
与え、その磁界はピン止め層の磁化を一方向に保持す
る。ＡＦ層の下側には通常、第１および第２のシード層
（seed layer）が存在する。第１のシード層によって、
第２のシード層は、（１１１）結晶構造方位で成長する
ことが可能になる。第２のシード層は、ＡＦピンニング
層のための（１１１）結晶構造方位を確立する。 【０００６】 【特許文献１】米国特許第６，２５９，６４４号明細
書。 【０００７】 【発明が解決しようとする課題】本発明の目的は、磁気
的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素
子を提供することである。 【０００８】 【課題を解決するための手段】本発明によるメモリ素子
は、第１および第２の方向に向けられることができる磁
化を有するデータ層と、合成フェリ磁性体基準層とを含
む。データ層および基準層は異なる保磁力を有する。 【０００９】本発明の他の態様および利点は、一例とし
て本発明の原理を示す添付図面とともに取り上げられ
る、以下の詳細な説明から明らかになるであろう。 【００１０】 【発明の実施の形態】図１を参照すると、磁気メモリ素
子１０は、データ層１２と、基準層１４と、データ層１
２と基準層１４との間の絶縁性トンネル障壁１６とを有
する磁気トンネル接合１１を含む。データ層１２は、典
型的にはデータ層１２の容易軸（ＥＡ１）に沿って、第
１および第２の方向に向けられることができる磁化（ベ
クトルＭ１によって表される）を有する。基準層１４
は、典型的にはその容易軸（ＥＡ２）に沿って、第１お
よび第２の方向に向けられることができる磁化（ベクト
ルＭ２によって表される）を有する。容易軸（ＥＡ１、
ＥＡ２）はｘ軸に沿って延在するように示される。 【００１１】データ層１２および基準層１４の磁化ベク
トル（Ｍ１およびＭ２）が同じ方向を指している場合に
は、磁気トンネル接合１１の向きは「平行」であると言
われる。データ層１２および基準層１４の磁化ベクトル
（Ｍ１およびＭ２）が逆の方向を指している場合には、
磁気トンネル接合１１の向きは「反平行」であると言わ
れる。これら２つの安定した向き、平行および反平行
は、「０」および「１」の論理値に対応することができ
る。 【００１２】絶縁性トンネル障壁１６によって、データ
層１２と基準層１４との間に量子力学的トンネル効果が
生じるようになる。このトンネル現象は電子スピン依存
であり、磁気トンネル接合１１の抵抗が、データ層１２
および基準層１４の磁化ベクトル（Ｍ１およびＭ２）の
相対的な向きの関数になる。たとえば、磁気トンネル接
合１１の抵抗は、磁気トンネル接合１１の磁化の向きが
平行である場合には第１の値（Ｒ）であり、磁化の向き
が反平行である場合には第２の値（Ｒ＋ΔＲ）である。
絶縁性トンネル障壁１６は、酸化アルミニウム（ＡＬ２
Ｏ３）、二酸化シリコン（ＳｉＯ２）、酸化タンタル
（Ｔａ２Ｏ５）、窒化シリコン（ＳｉＮ４）、窒化アル
ミニウム（ＡｌＮｘ）または酸化マグネシウム（Ｍｇ
Ｏ）から形成され得る。他の誘電体およびある半導体材
料が、絶縁性トンネル障壁１６のために用いられてもよ
い。絶縁性トンネル障壁１６の厚みは、約０．５ｎｍ〜
約３．０ｎｍの範囲とすることができる。 【００１３】データ層１２の保磁力（ＨＣ１）は、基準
層１４の保磁力（ＨＣ２）よりも非常に高い（図２を参
照すると、それぞれデータ層１２および基準層１４のた
めのヒステリシスループＬ１およびＬ２が示される）。
データ層１２の保磁力（ＨＣ １）は、基準層１４の保磁
力より少なくとも２〜５倍大きくできる。たとえば、デ
ータ層１２の保磁力（ＨＣ１）は約１９７５Ａ／ｍ（２
５Ｏｅ）とすることができ、基準層１４の保磁力（Ｈ
Ｃ２）は約３９５Ａ／ｍ（５Ｏｅ）とすることができ
る。したがって、基準層１４はデータ層１２よりも「軟
らかい」と見なされる。なぜなら、その磁化ベクトル
（Ｍ２）が非常に反転しやすいためである。 【００１４】データ層１２は強磁性材料から形成され
る。基準層１４は、人工反強磁性体としても知られてい
る合成フェリ磁性体（ＳＦ）として実現される。 【００１５】図３ａおよび図３ｂを参照すると、ＳＦ基
準層１４が、金属スペーサ層５４によって分離される第
１および第２の強磁性層５０および５２を含むことがで
きる。強磁性層５０および５２は、ＣｏＦｅ、ＮｉＦｅ
またはＣｏのような材料から形成されることができ、ス
ペーサ層５４はＲｕ、Ｒｅ、ＲｈまたはＣｕのような導
電性で、磁気的に非伝導性の材料から形成され得る。２
つの強磁性層５０と５２との間には、強い層間交換結合
が存在する。この結合の大きさおよびその符号も（正ま
たは負のいずれであっても）、スペーサ層の厚み／材料
と、強磁性層の材料および厚みとの関数である。その結
合は負であり、すなわち２つの強磁性層５０および５２
の磁化ベクトルは反平行である。 【００１６】特定のＦＭ層のビットのサイズ、その形状
および厚みが、その保磁力、すなわちヒステリシスルー
プのｘ軸成分を決定する。ヒステリシスループの１つが
図４に示される。ＦＭ層の全体積および層材料の単位磁
化（単位体積当たりの磁気モーメント）が、その層の全
磁化またはモーメント、すなわちヒステリシスループの
ｙ軸成分を決定する。 【００１７】２つのＦＭ層５０および５２の保磁力は、
わずかに異なる場合がある（たとえば、７９０±３９５
Ａ／ｍ（１０±５Ｏｅ）、３９５０±７９０Ａ／ｍ（５
０±１０Ｏｅ））。ＳＦ基準層１４の保磁力は、個々の
ＦＭ層５０および５２の保磁力よりも小さい。２つのＦ
Ｍ層５０および５２の磁化が反対の方向を指すため、そ
れらのモーメントは、相殺される傾向がある。すなわ
ち、ＭＳＦ＝Ｍ１−Ｍ２である。ただし、Ｍ１は第１の
強磁性層５０の磁気モーメントであり、Ｍ２は第２の強
磁性層５２の磁気モーメントであり、ＭＳＦは結果とし
て生じる、ＳＦ基準層１４の磁気モーメントである。そ
の結果が図５のヒステリシスループである。 【００１８】スペーサ層５４の厚みは、約０．２ｎｍ〜
２ｎｍの間とすることができる。各強磁性層５０および
５２は、たとえば、約７９０〜７９００Ａ／ｍ（１０〜
１００Ｏｅ）の保磁力と、類似のヒステリシスループと
を有することができる。たとえば、第１の層５０の厚み
が３ｎｍであり、第２の層５２の厚みが４ｎｍである場
合には、その結果的な不均衡によって、１ｎｍの厚みに
等価なヒステリシスループになる。結果的な保磁力は、
第１および第２の層５０および５２の厚みの比を変更す
ることにより、７９０Ａ／ｍ（１０Ｏｅ）未満まで制御
され得る。この低い保磁力によって、ＳＦ基準層１４の
磁化ベクトルは、図３ａおよび図３ｂに示される磁化の
間で容易に切り替えられることが可能になる。 【００１９】２つのＦＭ層５０および５２の磁化ベクト
ル間の交換結合は、非常に強力である。結果として、強
磁性層５０および５２の磁化ベクトルを分離するために
は、非常に大きな磁界（たとえば、３．１６×１０５Ａ
／ｍ（４０００Ｏｅ））が必要とされるであろう。 【００２０】典型的なＳＦ基準層１４は以下の通りであ
る。 【００２１】 【表１】 【００２２】ＳＦ基準層は上記のような３層構造に限定
されない。ＳＦ基準層は４つ以上の層を含むことができ
る。たとえば、ＳＦ基準層は、全て異なる厚みを有する
５つの基準層、ＦＭ１／Ｒｕ１／ＦＭ２／Ｒｕ２／ＦＭ
３を含むことができる。 【００２３】ＳＦ基準層は、ＮｉＦｅのような強磁性材
料で被覆されてもよい。被覆は、漂遊磁界を低減するこ
とができ、読出し／書込み電流要件を低減することがで
きる（読出しおよび書込み操作中に生成される磁界を集
中させることにより）。 【００２４】図１に戻ると、ｘ軸に沿って延在する第１
の導体１８が、データ層１２と接触する。ｙ軸に沿って
延在する第２の導体２０が基準層１４と接触する。第１
および第２の導体１８および２０は、直交するように示
される。第２の導体２０の上には第３の導体２２が存在
し、第３の導体２２もｙ軸に沿って延在する。絶縁体２
４（たとえば、誘電体材料の層）が、第２および第３の
導体２０および２２を分離する。導体１８、２０および
２２は、アルミニウム、銅、金または銀のような導電性
材料から形成される。 【００２５】第１および第２の導体１８および２０に書
込み電流を供給することにより、磁気トンネル接合１１
にデータを書き込むことができる。第１の導体１８に供
給される電流は、第１の導体１８の周囲に磁界を生成
し、第２の導体２０に供給される電流は、第２の導体２
０の周囲に磁界を生成する。２つの磁界は、結合される
ときに、データ層１２の保磁力（ＨＣ１）を超え、それ
ゆえ、データ層１２の磁化ベクトル（Ｍ１）が、所望の
向きに設定される（その向きは、第１の導体１８および
第２の導体２０に供給される電流の方向に依存するであ
ろう）。その磁化は、論理「１」に対応する向きか、ま
たは論理「０」に対応する向きかのいずれかに設定され
るであろう。基準層１４の保磁力（ＨＣ２）はデータ層
１２の保磁力よりも小さいので、結合された磁界によっ
て、基準層１４の磁化（Ｍ２）が、データ層１２の磁化
（Ｍ１）と同じ向きを有するようになる。 【００２６】導体１８および２０から書込み電流を除去
した後に、データ層１２の磁化ベクトル（Ｍ１）はその
向きを保持する。基準層１４の磁化ベクトル（Ｍ２）は
その向きを保持する場合も保持しない場合もある。基準
層１４が「非常に軟らかい」場合には、第１および第２
の導体１８および２０から書込み電流が除去されると
き、その磁化の向きを保持できなくなるであろう。 【００２７】第３の導体２２は、書込み操作を補助する
ために用いられ得る。書込み操作中に第３の導体２２に
電流を供給することにより、第３の導体の周囲に結果と
して生成される磁界は、他の２つの磁界と結合されて、
データ層１２の磁化ベクトル（Ｍ１）を所望の向きに設
定することを支援する。 【００２８】図６は、磁気メモリ素子１０を読み出す第
１の方法を示す。第３の導体２２に電流が供給され、結
果として生成される磁界によって、基準層１４の磁化ベ
クトル（Ｍ２）が特定の向きを有するようになる（ブロ
ック１１０）。結果として生成される磁界は、データ層
１２の磁化ベクトル（Ｍ１）には影響を及ぼさない。基
準層１４の保磁力（ＨＣ２）は低いので、第３の導体の
電流の大きさも小さくすることができる。 【００２９】第３の導体２２に電流が供給されるとき、
磁気トンネル接合１１の両端に電圧が印加される（ブロ
ック１１０）。第１および第２の導体１８および２０を
用いて、磁気トンネル接合１１の両端に電圧を印加する
ことができる。その電圧によって、磁気トンネル接合１
１にセンス電流が流れる。 【００３０】磁気トンネル接合１１の抵抗は、磁気トン
ネル接合１１を流れる電流をセンシング（検出）するこ
とにより測定される。検出された電流は、磁気トンネル
接合１１の抵抗に反比例する。したがって、ＩＳ＝Ｖ／
ＲまたはＩＳ＝Ｖ／（Ｒ＋ΔＲ）であり、ただしＶは印
加される電圧であり、ＩＳは検出される電流であり、Ｒ
は素子１０の公称抵抗であり、ΔＲは平行な磁化の向き
から反平行の磁化の向きに移行することにより生じる抵
抗の変化である。 【００３１】ここで、図７ａおよび図７ｂを参照する。
１ＭΩの公称抵抗（Ｒ）と、３０％のトンネル磁気抵抗
とを有する磁気トンネル接合１１について考察する。読
出し電流（ＩＲ）は、第３の導体２２に流れるものとし
て示される。読出し電流（Ｉ Ｒ）によって、基準層１４
の磁化ベクトル（Ｍ２）は左を指すようになる。測定さ
れる抵抗がＲ＝１ＭΩの場合には、データ層１２は第１
の論理値を格納する（図７ａ）。測定される抵抗がＲ＝
１．３ＭΩである場合には、データ層は第２の論理値を
格納する（図７ｂ）。したがって、基準層１４の磁化を
既知の向きに設定し、素子１０の抵抗（ＲまたはＲ＋Δ
Ｒのいずれか）を測定することにより、磁気メモリ素子
１０に格納された論理値が判定される。 【００３２】図８は、磁気メモリ素子１０を読み出す第
２の方法を示す。第３の導体２２に両極性パルスがかけ
られ（ブロック２１０）、接合抵抗の移行（transitio
n）が検査される（２１２）。移行の方向（すなわち、
高抵抗から低抵抗、または低抵抗から高抵抗の移行）
は、データ層１２の磁化の向きを示し、それゆえ、磁気
メモリ素子１０に格納された論理値を示す。 【００３３】図９ａ〜図９ｅは、論理「０」を格納する
データ層１２に関連して第２の方法をさらに示す。両極
性パルス２５０が、第３の導体２２にかけられる（図９
ａ）。両極性パルス２５０は正の極性２５２（論理
「０」に対応する）と、後続する負の極性２５４（論理
「１」に対応する）とを有する。正の極性２５２は、基
準層１４の磁化を、データ層１２の磁化と同じ向きに向
け（図９ｂ）、それにより素子１０の磁化の向きが平行
になり、その抵抗値がＲｐになる。その後、負の極性２
５４が基準層１４の磁化ベクトル（Ｍ２）を逆の方向に
向け（図９ｃ）、それにより素子１０の磁化の向きは反
平行になり、その抵抗値はＲ＋ΔＲすなわちＲａｐにな
る。したがって、素子１０の抵抗は、低抵抗から高抵抗
に移行する（図９ｄ）。低抵抗から高抵抗への移行は、
メモリ素子１０に論理「０」が格納されていることを示
す。対応するセンス電流（ＩＳ）が図９ｅに示される。 【００３４】図１０ａ〜図１０ｅは、論理「１」を格納
するデータ層１２に関連して第２の方法を示す。同じ両
極性パルス２５０が第３の導体２２にかけられる（図１
０ａ）。磁気メモリ素子は、反平行の磁化の向き（図１
０ｂ）から平行の磁化の向き（図１０ｃ）に移行し、そ
れにより磁気メモリ素子１０の抵抗は高抵抗から低抵抗
に移行する（図１０ｄ）。したがって、高抵抗から低抵
抗への移行は、磁気メモリ素子１０に論理「１」が格納
されていることを示す。対応するセンス電流（ＩＳ）が
図１０ｅに示される。 【００３５】両極性読出し操作はそれ自体を参照する。
それゆえ、この動的なアプローチは、種々の素子にわた
る抵抗変動に影響を受けない。 【００３６】両極性パルスは、１つの負の極性が後続す
る１つの正の極性に限定されず、正の極性が論理「０」
に対応し、負の極性が論理「１」に対応することも限定
されない。たとえば、正の極性を論理「１」に容易に対
応させることができ、両極性パルスが負の極性で開始
し、正の極性に移行することもできる。 【００３７】抵抗の移行を検出するための簡単なセンス
増幅器３１０が図１１に示される。磁気トンネル接合１
１を流れるセンス電流（ＩＳ）が、センス増幅器３１２
に供給される。センス増幅器３１２の第１および第２の
出力は、センス電流の大きさに比例する電圧（Ｖ
ＳＥＮＳＥ）を供給する。第１の出力は、比較器３１６
の第１の入力（ＩＮ＋）に供給される。センス増幅器３
１２の第２の出力は、遅延素子３１４に供給され、その
遅延素子は数ｎｓｅｃの遅延を有する。遅延素子３１４
の出力は、比較器３１６の第２の入力（ＩＮ−）に供給
される。比較器３１６は、第１の比較器入力（ＩＮ＋）
のセンス電圧（ＶＳＥＮＳＥ）と第２の比較器入力（Ｉ
Ｎ−）の遅延されたセンス電圧とを比較する。比較器３
１６の出力（ＶＯＵＴ）は、磁気メモリ素子１０に格納
される論理状態を示す。 【００３８】図１２ａおよび図１２ｂは、図１１の回路
のためのタイミング図である。図１２ａは図９ａ〜図９
ｅに対応し、図１２ｂは図９ａ〜図９ｅに対応する。 【００３９】磁気メモリ素子１０は、従来のＳＤＴ接合
よりも簡単な構造を有する。磁気メモリ素子１０は、Ｓ
ＤＴ接合よりも簡単に製造することができる。なぜな
ら、シード層およびＡＦピンニング層が必要ないためで
ある。容易軸を設定するためのデータ層のアニーリング
は依然として実行される場合があるが、より低い温度で
行われ、あまりクリティカルではない。さらに、堆積プ
ロセスの複雑さは著しく低減される。別の利点は、デー
タ層１２が金属導体の上側に存在し、結果として、デー
タ薄膜がより均一になり、それゆえ磁気応答および製造
性（ウェーハにわたってより均一性が高い点で）がより
良好になることである。 【００４０】ここで、図１３を参照すると、磁気トンネ
ル接合１１のアレイ１２を含むＭＲＡＭ素子４１０が示
される。磁気トンネル接合１１は行および列に配列さ
れ、行はｘ方向に沿って延在し、列はｙ方向に沿って延
在する。ＭＲＡＭ素子４１０の図示を簡単にするため
に、比較的少数の磁気トンネル接合１１のみが示され
る。実際には、任意のサイズのアレイを用いることがで
きる。 【００４１】ワード線１８として機能するトレースが、
アレイ１２の一方の側の面内のｘ方向に沿って延在す
る。ワード線１８は、磁気トンネル接合１１のデータ層
１２と接触する。ビット線２０として機能するトレース
が、アレイ１２の隣接する側の面内のｙ方向に沿って延
在する。ビット線２０は、磁気トンネル接合１１の基準
層１４と接触する。アレイ１２の各行に対して１つのワ
ード線１８と、アレイ１２の各列に対して１つのビット
線２０とが存在できる。各磁気メモリのトンネル接合１
１は、ワード線１８とビット線２０との交点に配置され
る。 【００４２】読出し線２２として機能するトレースもｙ
方向に沿って延在する。読出し線２２はビット線２０の
上側に存在し、かつビット線２０から絶縁される（代替
において、読出し線２２はビット線２０の下側に、ワー
ド線１８の上側または下側に、行および列に沿ってなど
で存在できる）。読出し線２２は、ワード線１８および
ビット線２０とは独立している。 【００４３】また、ＭＲＡＭ素子４１０は、第１および
第２の行デコーダ４１４ａおよび４１４ｂと、第１およ
び第２の列デコーダ４１６ａおよび４１６ｂと、読出し
／書込み回路４１８とを含む。読出し／書込み回路４１
８は、センス増幅器４２０と、グランド接続４２２と、
行電流源４２４と、電圧源４２６と、列電流源４２８と
を含む。 【００４４】選択された磁気トンネル接合１１における
書込み操作中に、第１の行デコーダ４１４ａが選択され
たワード線１８の一端を行電流源４２４に接続し、第２
の行デコーダ４１４ｂがその選択されたワード線１８の
反対側の端部をグランドに接続し、第１の列デコーダ６
１６ａが選択されたビット線２０の一端をグランドに接
続し、第２の列デコーダ４１６ｂがその選択されたビッ
ト線２０の反対側の端部を列電流源４２８に接続する。
結果として、書込み電流が、選択されたワード線１８お
よびビット線２０に流れる。書込み電流は磁界を生成
し、それにより磁気トンネル接合１１が切り替えられ
る。また、列デコーダ４１６ａおよび４１６ｂによっ
て、選択された磁気トンネル接合１１を横切る読出し線
２２にも書込み電流が流れるようになる。この第３の書
込み電流は付加的な磁界を生成し、その磁界は、選択さ
れた磁気トンネル接合１１を切り替える際に役立つ。 【００４５】選択された磁気トンネル接合１１における
読出し操作中に、第１の行デコーダ４１４ａが電圧源４
２６を選択されたワード線１８に接続し、第１の列デコ
ーダ４１６ａが選択されたビット線２０をセンス増幅器
４２０の仮想グランド入力に接続する。結果として、選
択された磁気トンネル接合１１を通ってセンス増幅器４
２０の入力までセンス電流が流れる。その合間に、第１
および第２の列デコーダ４１６ａおよび４１６ｂによっ
て、安定した読出し電流または両極性電流パルスのいず
れかが、選択された磁気トンネル接合１１を横切る読出
し線２２に流れるようになる。安定した読出し電流が選
択された読出し線２２に供給される場合には、選択され
た磁気トンネル接合１１の抵抗状態が、センス増幅器４
２０によってセンシングされる。両極性パルスが選択さ
れた読出し線２２に供給される場合には、接合抵抗の移
行がセンス増幅器４２０によって検査される（接合抵抗
の移行を検査するためのセンス増幅器４２０は、図１１
に示されるセンス増幅器３１２と同じ構成を有すること
ができる）。 【００４６】磁気トンネル接合１１は、多数の並列経路
を介して互いに結合される。１つの交点において検出さ
れる抵抗は、他の行および列内の磁気トンネル接合１１
の抵抗と並列なその交点にある磁気トンネル接合１１の
抵抗に等しくなる。したがって、磁気トンネル接合１１
のアレイ１２は、交点抵抗網として特徴付けることがで
きる。 【００４７】磁気トンネル接合１１が１つの交点抵抗網
として接続されるので、寄生電流またはスニークパス電
流が、選択された磁気トンネル接合１１における読出し
操作を妨害する可能性がある。ダイオードまたはトラン
ジスタのような遮断素子が磁気トンネル接合１１に接続
されてもよい。これらの遮断素子は寄生電流を遮断する
ことができる。 【００４８】代替において、寄生電流は、譲受人の特許
文献１に開示される「等電位」法を用いることにより処
理されてもよい。等電位法を用いるように構成される場
合には、読出し／書込み回路４１８は、選択されないビ
ット線２０に、選択されたビット線２０と同じ電位を与
えても、または選択されないワード線１８に、選択され
たビット線２０と同じ電位を与えてもよい。 【００４９】読出し線２２はビット線２０から電気的に
絶縁されるので、読出し線は、磁気トンネル接合１１の
抵抗***差結合に加わることはない。それゆえ、等電位
は読出し線２２にはかけられない。 【００５０】図１３は、３つの異なるタイプのトレー
ス、すなわちワード線１８と、ビット線２０と、読出し
線２２とを有するＭＲＡＭ素子４１０を示す。しかしな
がら、本発明はそのような構成に限定されない。たとえ
ば、本発明によるＭＲＡＭ素子は、２つのみの異なるタ
イプのトレース、すなわちワード線１８およびビット線
２０のみを有することができる。 【００５１】図１４を参照すると、ワード線１８とビッ
ト線２０とを含むが、読出し線２２は含まないＭＲＡＭ
素子５１０が示される。磁気トンネル接合１１は、ワー
ド線１８とビット線２０との交点に配置される。 【００５２】さらに図１５を参照すると、ワード線１８
およびビット線２０のみを用いる読出し操作が示され
る。第１の行デコーダ５１４ａが電圧源５２６を選択さ
れたワード線１８に接続し、第１の列デコーダ５１６ａ
が、選択されたビット線２０の一端を、センス増幅器５
２０の仮想グランド入力に接続する。結果として、選択
された磁気トンネル接合１１を通ってセンス増幅器５２
０までセンス電流（ＩＳ）が流れる。第２の列デコーダ
５１６ｂが列電流源５２８を、その選択されたビット線
の他の端部に接続する。結果として、選択されたビット
線２０を通ってセンス増幅器５２０まで読出し電流（Ｉ
Ｒ）が流れる。読出し電流（ＩＲ）は、基準層の磁化ベ
クトルを設定する。センス増幅器５２０は、センス電流
と読出し電流との和（ＩＳ＋ＩＲ）をセンシングする。
読出し電流（ＩＲ）の大きさがわかっているので、セン
ス電流（ＩＳ）の大きさ、ひいては磁気トンネル接合１
１の抵抗および論理状態を判定することができる。 【００５３】本発明はＴＭＲ素子に関連して説明された
が、そのような素子に限定されない。本発明は、類似の
動作上の特性を有する他のタイプの磁気抵抗素子に適用
されることができる。たとえば、本発明は、巨大磁気抵
抗（ＧＭＲ）素子にも適用されることができる。ＧＭＲ
素子はＴＭＲ素子と同じ基本構造を有するが、データ層
および基準層が、絶縁性トンネル障壁の代わりに、導電
性の非磁性金属層によって分離される点が異なる。典型
的なスペーサ層の金属は、金、銀および銅を含む。デー
タおよび基準磁化ベクトルの相対的な向きは、ＧＭＲ素
子の面内抵抗に影響を及ぼす。 【００５４】本発明は、ＧＭＲ素子およびＴＭＲ素子に
限定されない。たとえば、本発明は上側および下側スピ
ンバルブに適用されることができる。 【００５５】本発明のいくつかの特定の実施形態を説明
および図示してきたが、本発明はそのように説明および
図示された特定の形態または部品の配置に限定されな
い。代わりに、本発明は特許請求の範囲にしたがって解
釈される。 【００５６】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施形態を示す。 １．磁気メモリ素子（10）であって、第１および第２の
方向に向けられることができる磁化（Ｍ１）を有するデ
ータ層（12）と、及び合成フェリ磁性体基準層（14）と
を含み、前記データ層（12）と前記基準層（14）とが異
なる保磁力を有する、磁気メモリ素子。 ２．前記データ層（12）が、前記基準層（14）よりも高
い保磁力を有する、上記１に記載の磁気メモリ素子。 ３．前記基準層（14）が、スペーサ層（54）によって分
離される第１および第２の強磁性層（50と52）を含み、
前記第１の強磁性層（50）および前記第２の強磁性層
（52）が異なる保磁力を有する、上記１に記載の磁気メ
モリ素子。 ４．前記スペーサ層（54）が導電性であり、磁気的に非
伝導性である、上記３に記載の磁気メモリ素子。 ５．前記基準層（14）の前記保磁力が、前記第１および
前記第２の強磁性層（50と52）の厚みの比によって決定
される、上記３に記載の磁気メモリ素子。 ６．前記第１および前記第２の強磁性層（50と52）の磁
気モーメントが、実質的に相殺される、上記３に記載の
磁気メモリ素子。 ７．前記第１の層（50）上の第１の導体（20）と、前記
第１の導体（20）上の電気的絶縁体（24）と、その絶縁
体（24）上の第２の導体（22）とをさらに含む、上記３
に記載の磁気メモリ素子。 ８．前記データ層（12）と前記基準層（14）との間に絶
縁性トンネル障壁（16）をさらに含む、上記１に記載の
磁気メモリ素子。 ９．前記基準層（14）がピン止めされない、上記１に記
載の磁気メモリ素子。 【００５７】 【発明の効果】本発明により、磁気的に軟らかい合成フ
ェリ磁性体基準層を含む磁気抵抗素子が提供される。
る。また、本発明はデータ記憶にも関する。 【０００２】 【従来の技術】磁気ランダムアクセスメモリ（「ＭＲＡ
Ｍ」）は、短期および長期データ記憶のために考えられ
ている不揮発性メモリである。ＭＲＡＭは、ＤＲＡＭ、
ＳＲＡＭおよびフラッシュメモリのような短期メモリよ
りも電力消費が小さい。ＭＲＡＭは、ハードドライブの
ような従来の長期記憶装置よりも非常に（数桁の大きさ
だけ）高速に読出しおよび書込み操作を実行することが
できる。さらに、ＭＲＡＭは、ハードドライブに比べて
コンパクトで、電力消費が小さい。また、ＭＲＡＭは、
超高速プロセッサおよびネットワーク装置のような組み
込まれる用途のためにも検討されている。 【０００３】典型的なＭＲＡＭ素子は、メモリセルのア
レイと、メモリセルの行に沿って延在するワード線と、
メモリセルの列に沿って延在するビット線とを含む。各
メモリセルは、ワード線とビット線との交点に配置され
る。 【０００４】メモリセルは、スピン依存トンネル（ＳＤ
Ｔ）接合のようなトンネル磁気抵抗（ＴＭＲ）素子に基
づく場合がある。典型的なＳＤＴ接合は、ピン止め層
（pinned layer）と、センス層と、ピン止め層とセンス
層との間に挟まれた絶縁性トンネル障壁とを含む。ピン
止め層は、対象の範囲内に磁界がかけられる場合でも回
転しないように固定されている磁化の向きを有する。セ
ンス層は、第１および第２の向き、すなわちピン止め層
の磁化の向きと同じ向きか、またはピン止め層の磁化の
向きとは反対の向きかのうちのいずれかに向けられるこ
とができる磁化を有する。ピン止め層とセンス層の磁化
が同じ向きである場合には、ＳＤＴ接合の向きは「平
行」であると言われる。ピン止め層とセンス層の磁化が
反対の向きである場合には、ＳＤＴ接合の向きは「反平
行」であると言われる。これら２つの安定した向き、平
行および反平行は、「０」および「１」の論理値に対応
できる。 【０００５】ピン止め層の磁化の向きは、下側にある反
強磁性（ＡＦ）ピンニング層（pinning layer）によっ
て固定され得る。ＡＦピンニング層は大きな交換磁界を
与え、その磁界はピン止め層の磁化を一方向に保持す
る。ＡＦ層の下側には通常、第１および第２のシード層
（seed layer）が存在する。第１のシード層によって、
第２のシード層は、（１１１）結晶構造方位で成長する
ことが可能になる。第２のシード層は、ＡＦピンニング
層のための（１１１）結晶構造方位を確立する。 【０００６】 【特許文献１】米国特許第６，２５９，６４４号明細
書。 【０００７】 【発明が解決しようとする課題】本発明の目的は、磁気
的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素
子を提供することである。 【０００８】 【課題を解決するための手段】本発明によるメモリ素子
は、第１および第２の方向に向けられることができる磁
化を有するデータ層と、合成フェリ磁性体基準層とを含
む。データ層および基準層は異なる保磁力を有する。 【０００９】本発明の他の態様および利点は、一例とし
て本発明の原理を示す添付図面とともに取り上げられ
る、以下の詳細な説明から明らかになるであろう。 【００１０】 【発明の実施の形態】図１を参照すると、磁気メモリ素
子１０は、データ層１２と、基準層１４と、データ層１
２と基準層１４との間の絶縁性トンネル障壁１６とを有
する磁気トンネル接合１１を含む。データ層１２は、典
型的にはデータ層１２の容易軸（ＥＡ１）に沿って、第
１および第２の方向に向けられることができる磁化（ベ
クトルＭ１によって表される）を有する。基準層１４
は、典型的にはその容易軸（ＥＡ２）に沿って、第１お
よび第２の方向に向けられることができる磁化（ベクト
ルＭ２によって表される）を有する。容易軸（ＥＡ１、
ＥＡ２）はｘ軸に沿って延在するように示される。 【００１１】データ層１２および基準層１４の磁化ベク
トル（Ｍ１およびＭ２）が同じ方向を指している場合に
は、磁気トンネル接合１１の向きは「平行」であると言
われる。データ層１２および基準層１４の磁化ベクトル
（Ｍ１およびＭ２）が逆の方向を指している場合には、
磁気トンネル接合１１の向きは「反平行」であると言わ
れる。これら２つの安定した向き、平行および反平行
は、「０」および「１」の論理値に対応することができ
る。 【００１２】絶縁性トンネル障壁１６によって、データ
層１２と基準層１４との間に量子力学的トンネル効果が
生じるようになる。このトンネル現象は電子スピン依存
であり、磁気トンネル接合１１の抵抗が、データ層１２
および基準層１４の磁化ベクトル（Ｍ１およびＭ２）の
相対的な向きの関数になる。たとえば、磁気トンネル接
合１１の抵抗は、磁気トンネル接合１１の磁化の向きが
平行である場合には第１の値（Ｒ）であり、磁化の向き
が反平行である場合には第２の値（Ｒ＋ΔＲ）である。
絶縁性トンネル障壁１６は、酸化アルミニウム（ＡＬ２
Ｏ３）、二酸化シリコン（ＳｉＯ２）、酸化タンタル
（Ｔａ２Ｏ５）、窒化シリコン（ＳｉＮ４）、窒化アル
ミニウム（ＡｌＮｘ）または酸化マグネシウム（Ｍｇ
Ｏ）から形成され得る。他の誘電体およびある半導体材
料が、絶縁性トンネル障壁１６のために用いられてもよ
い。絶縁性トンネル障壁１６の厚みは、約０．５ｎｍ〜
約３．０ｎｍの範囲とすることができる。 【００１３】データ層１２の保磁力（ＨＣ１）は、基準
層１４の保磁力（ＨＣ２）よりも非常に高い（図２を参
照すると、それぞれデータ層１２および基準層１４のた
めのヒステリシスループＬ１およびＬ２が示される）。
データ層１２の保磁力（ＨＣ １）は、基準層１４の保磁
力より少なくとも２〜５倍大きくできる。たとえば、デ
ータ層１２の保磁力（ＨＣ１）は約１９７５Ａ／ｍ（２
５Ｏｅ）とすることができ、基準層１４の保磁力（Ｈ
Ｃ２）は約３９５Ａ／ｍ（５Ｏｅ）とすることができ
る。したがって、基準層１４はデータ層１２よりも「軟
らかい」と見なされる。なぜなら、その磁化ベクトル
（Ｍ２）が非常に反転しやすいためである。 【００１４】データ層１２は強磁性材料から形成され
る。基準層１４は、人工反強磁性体としても知られてい
る合成フェリ磁性体（ＳＦ）として実現される。 【００１５】図３ａおよび図３ｂを参照すると、ＳＦ基
準層１４が、金属スペーサ層５４によって分離される第
１および第２の強磁性層５０および５２を含むことがで
きる。強磁性層５０および５２は、ＣｏＦｅ、ＮｉＦｅ
またはＣｏのような材料から形成されることができ、ス
ペーサ層５４はＲｕ、Ｒｅ、ＲｈまたはＣｕのような導
電性で、磁気的に非伝導性の材料から形成され得る。２
つの強磁性層５０と５２との間には、強い層間交換結合
が存在する。この結合の大きさおよびその符号も（正ま
たは負のいずれであっても）、スペーサ層の厚み／材料
と、強磁性層の材料および厚みとの関数である。その結
合は負であり、すなわち２つの強磁性層５０および５２
の磁化ベクトルは反平行である。 【００１６】特定のＦＭ層のビットのサイズ、その形状
および厚みが、その保磁力、すなわちヒステリシスルー
プのｘ軸成分を決定する。ヒステリシスループの１つが
図４に示される。ＦＭ層の全体積および層材料の単位磁
化（単位体積当たりの磁気モーメント）が、その層の全
磁化またはモーメント、すなわちヒステリシスループの
ｙ軸成分を決定する。 【００１７】２つのＦＭ層５０および５２の保磁力は、
わずかに異なる場合がある（たとえば、７９０±３９５
Ａ／ｍ（１０±５Ｏｅ）、３９５０±７９０Ａ／ｍ（５
０±１０Ｏｅ））。ＳＦ基準層１４の保磁力は、個々の
ＦＭ層５０および５２の保磁力よりも小さい。２つのＦ
Ｍ層５０および５２の磁化が反対の方向を指すため、そ
れらのモーメントは、相殺される傾向がある。すなわ
ち、ＭＳＦ＝Ｍ１−Ｍ２である。ただし、Ｍ１は第１の
強磁性層５０の磁気モーメントであり、Ｍ２は第２の強
磁性層５２の磁気モーメントであり、ＭＳＦは結果とし
て生じる、ＳＦ基準層１４の磁気モーメントである。そ
の結果が図５のヒステリシスループである。 【００１８】スペーサ層５４の厚みは、約０．２ｎｍ〜
２ｎｍの間とすることができる。各強磁性層５０および
５２は、たとえば、約７９０〜７９００Ａ／ｍ（１０〜
１００Ｏｅ）の保磁力と、類似のヒステリシスループと
を有することができる。たとえば、第１の層５０の厚み
が３ｎｍであり、第２の層５２の厚みが４ｎｍである場
合には、その結果的な不均衡によって、１ｎｍの厚みに
等価なヒステリシスループになる。結果的な保磁力は、
第１および第２の層５０および５２の厚みの比を変更す
ることにより、７９０Ａ／ｍ（１０Ｏｅ）未満まで制御
され得る。この低い保磁力によって、ＳＦ基準層１４の
磁化ベクトルは、図３ａおよび図３ｂに示される磁化の
間で容易に切り替えられることが可能になる。 【００１９】２つのＦＭ層５０および５２の磁化ベクト
ル間の交換結合は、非常に強力である。結果として、強
磁性層５０および５２の磁化ベクトルを分離するために
は、非常に大きな磁界（たとえば、３．１６×１０５Ａ
／ｍ（４０００Ｏｅ））が必要とされるであろう。 【００２０】典型的なＳＦ基準層１４は以下の通りであ
る。 【００２１】 【表１】 【００２２】ＳＦ基準層は上記のような３層構造に限定
されない。ＳＦ基準層は４つ以上の層を含むことができ
る。たとえば、ＳＦ基準層は、全て異なる厚みを有する
５つの基準層、ＦＭ１／Ｒｕ１／ＦＭ２／Ｒｕ２／ＦＭ
３を含むことができる。 【００２３】ＳＦ基準層は、ＮｉＦｅのような強磁性材
料で被覆されてもよい。被覆は、漂遊磁界を低減するこ
とができ、読出し／書込み電流要件を低減することがで
きる（読出しおよび書込み操作中に生成される磁界を集
中させることにより）。 【００２４】図１に戻ると、ｘ軸に沿って延在する第１
の導体１８が、データ層１２と接触する。ｙ軸に沿って
延在する第２の導体２０が基準層１４と接触する。第１
および第２の導体１８および２０は、直交するように示
される。第２の導体２０の上には第３の導体２２が存在
し、第３の導体２２もｙ軸に沿って延在する。絶縁体２
４（たとえば、誘電体材料の層）が、第２および第３の
導体２０および２２を分離する。導体１８、２０および
２２は、アルミニウム、銅、金または銀のような導電性
材料から形成される。 【００２５】第１および第２の導体１８および２０に書
込み電流を供給することにより、磁気トンネル接合１１
にデータを書き込むことができる。第１の導体１８に供
給される電流は、第１の導体１８の周囲に磁界を生成
し、第２の導体２０に供給される電流は、第２の導体２
０の周囲に磁界を生成する。２つの磁界は、結合される
ときに、データ層１２の保磁力（ＨＣ１）を超え、それ
ゆえ、データ層１２の磁化ベクトル（Ｍ１）が、所望の
向きに設定される（その向きは、第１の導体１８および
第２の導体２０に供給される電流の方向に依存するであ
ろう）。その磁化は、論理「１」に対応する向きか、ま
たは論理「０」に対応する向きかのいずれかに設定され
るであろう。基準層１４の保磁力（ＨＣ２）はデータ層
１２の保磁力よりも小さいので、結合された磁界によっ
て、基準層１４の磁化（Ｍ２）が、データ層１２の磁化
（Ｍ１）と同じ向きを有するようになる。 【００２６】導体１８および２０から書込み電流を除去
した後に、データ層１２の磁化ベクトル（Ｍ１）はその
向きを保持する。基準層１４の磁化ベクトル（Ｍ２）は
その向きを保持する場合も保持しない場合もある。基準
層１４が「非常に軟らかい」場合には、第１および第２
の導体１８および２０から書込み電流が除去されると
き、その磁化の向きを保持できなくなるであろう。 【００２７】第３の導体２２は、書込み操作を補助する
ために用いられ得る。書込み操作中に第３の導体２２に
電流を供給することにより、第３の導体の周囲に結果と
して生成される磁界は、他の２つの磁界と結合されて、
データ層１２の磁化ベクトル（Ｍ１）を所望の向きに設
定することを支援する。 【００２８】図６は、磁気メモリ素子１０を読み出す第
１の方法を示す。第３の導体２２に電流が供給され、結
果として生成される磁界によって、基準層１４の磁化ベ
クトル（Ｍ２）が特定の向きを有するようになる（ブロ
ック１１０）。結果として生成される磁界は、データ層
１２の磁化ベクトル（Ｍ１）には影響を及ぼさない。基
準層１４の保磁力（ＨＣ２）は低いので、第３の導体の
電流の大きさも小さくすることができる。 【００２９】第３の導体２２に電流が供給されるとき、
磁気トンネル接合１１の両端に電圧が印加される（ブロ
ック１１０）。第１および第２の導体１８および２０を
用いて、磁気トンネル接合１１の両端に電圧を印加する
ことができる。その電圧によって、磁気トンネル接合１
１にセンス電流が流れる。 【００３０】磁気トンネル接合１１の抵抗は、磁気トン
ネル接合１１を流れる電流をセンシング（検出）するこ
とにより測定される。検出された電流は、磁気トンネル
接合１１の抵抗に反比例する。したがって、ＩＳ＝Ｖ／
ＲまたはＩＳ＝Ｖ／（Ｒ＋ΔＲ）であり、ただしＶは印
加される電圧であり、ＩＳは検出される電流であり、Ｒ
は素子１０の公称抵抗であり、ΔＲは平行な磁化の向き
から反平行の磁化の向きに移行することにより生じる抵
抗の変化である。 【００３１】ここで、図７ａおよび図７ｂを参照する。
１ＭΩの公称抵抗（Ｒ）と、３０％のトンネル磁気抵抗
とを有する磁気トンネル接合１１について考察する。読
出し電流（ＩＲ）は、第３の導体２２に流れるものとし
て示される。読出し電流（Ｉ Ｒ）によって、基準層１４
の磁化ベクトル（Ｍ２）は左を指すようになる。測定さ
れる抵抗がＲ＝１ＭΩの場合には、データ層１２は第１
の論理値を格納する（図７ａ）。測定される抵抗がＲ＝
１．３ＭΩである場合には、データ層は第２の論理値を
格納する（図７ｂ）。したがって、基準層１４の磁化を
既知の向きに設定し、素子１０の抵抗（ＲまたはＲ＋Δ
Ｒのいずれか）を測定することにより、磁気メモリ素子
１０に格納された論理値が判定される。 【００３２】図８は、磁気メモリ素子１０を読み出す第
２の方法を示す。第３の導体２２に両極性パルスがかけ
られ（ブロック２１０）、接合抵抗の移行（transitio
n）が検査される（２１２）。移行の方向（すなわち、
高抵抗から低抵抗、または低抵抗から高抵抗の移行）
は、データ層１２の磁化の向きを示し、それゆえ、磁気
メモリ素子１０に格納された論理値を示す。 【００３３】図９ａ〜図９ｅは、論理「０」を格納する
データ層１２に関連して第２の方法をさらに示す。両極
性パルス２５０が、第３の導体２２にかけられる（図９
ａ）。両極性パルス２５０は正の極性２５２（論理
「０」に対応する）と、後続する負の極性２５４（論理
「１」に対応する）とを有する。正の極性２５２は、基
準層１４の磁化を、データ層１２の磁化と同じ向きに向
け（図９ｂ）、それにより素子１０の磁化の向きが平行
になり、その抵抗値がＲｐになる。その後、負の極性２
５４が基準層１４の磁化ベクトル（Ｍ２）を逆の方向に
向け（図９ｃ）、それにより素子１０の磁化の向きは反
平行になり、その抵抗値はＲ＋ΔＲすなわちＲａｐにな
る。したがって、素子１０の抵抗は、低抵抗から高抵抗
に移行する（図９ｄ）。低抵抗から高抵抗への移行は、
メモリ素子１０に論理「０」が格納されていることを示
す。対応するセンス電流（ＩＳ）が図９ｅに示される。 【００３４】図１０ａ〜図１０ｅは、論理「１」を格納
するデータ層１２に関連して第２の方法を示す。同じ両
極性パルス２５０が第３の導体２２にかけられる（図１
０ａ）。磁気メモリ素子は、反平行の磁化の向き（図１
０ｂ）から平行の磁化の向き（図１０ｃ）に移行し、そ
れにより磁気メモリ素子１０の抵抗は高抵抗から低抵抗
に移行する（図１０ｄ）。したがって、高抵抗から低抵
抗への移行は、磁気メモリ素子１０に論理「１」が格納
されていることを示す。対応するセンス電流（ＩＳ）が
図１０ｅに示される。 【００３５】両極性読出し操作はそれ自体を参照する。
それゆえ、この動的なアプローチは、種々の素子にわた
る抵抗変動に影響を受けない。 【００３６】両極性パルスは、１つの負の極性が後続す
る１つの正の極性に限定されず、正の極性が論理「０」
に対応し、負の極性が論理「１」に対応することも限定
されない。たとえば、正の極性を論理「１」に容易に対
応させることができ、両極性パルスが負の極性で開始
し、正の極性に移行することもできる。 【００３７】抵抗の移行を検出するための簡単なセンス
増幅器３１０が図１１に示される。磁気トンネル接合１
１を流れるセンス電流（ＩＳ）が、センス増幅器３１２
に供給される。センス増幅器３１２の第１および第２の
出力は、センス電流の大きさに比例する電圧（Ｖ
ＳＥＮＳＥ）を供給する。第１の出力は、比較器３１６
の第１の入力（ＩＮ＋）に供給される。センス増幅器３
１２の第２の出力は、遅延素子３１４に供給され、その
遅延素子は数ｎｓｅｃの遅延を有する。遅延素子３１４
の出力は、比較器３１６の第２の入力（ＩＮ−）に供給
される。比較器３１６は、第１の比較器入力（ＩＮ＋）
のセンス電圧（ＶＳＥＮＳＥ）と第２の比較器入力（Ｉ
Ｎ−）の遅延されたセンス電圧とを比較する。比較器３
１６の出力（ＶＯＵＴ）は、磁気メモリ素子１０に格納
される論理状態を示す。 【００３８】図１２ａおよび図１２ｂは、図１１の回路
のためのタイミング図である。図１２ａは図９ａ〜図９
ｅに対応し、図１２ｂは図９ａ〜図９ｅに対応する。 【００３９】磁気メモリ素子１０は、従来のＳＤＴ接合
よりも簡単な構造を有する。磁気メモリ素子１０は、Ｓ
ＤＴ接合よりも簡単に製造することができる。なぜな
ら、シード層およびＡＦピンニング層が必要ないためで
ある。容易軸を設定するためのデータ層のアニーリング
は依然として実行される場合があるが、より低い温度で
行われ、あまりクリティカルではない。さらに、堆積プ
ロセスの複雑さは著しく低減される。別の利点は、デー
タ層１２が金属導体の上側に存在し、結果として、デー
タ薄膜がより均一になり、それゆえ磁気応答および製造
性（ウェーハにわたってより均一性が高い点で）がより
良好になることである。 【００４０】ここで、図１３を参照すると、磁気トンネ
ル接合１１のアレイ１２を含むＭＲＡＭ素子４１０が示
される。磁気トンネル接合１１は行および列に配列さ
れ、行はｘ方向に沿って延在し、列はｙ方向に沿って延
在する。ＭＲＡＭ素子４１０の図示を簡単にするため
に、比較的少数の磁気トンネル接合１１のみが示され
る。実際には、任意のサイズのアレイを用いることがで
きる。 【００４１】ワード線１８として機能するトレースが、
アレイ１２の一方の側の面内のｘ方向に沿って延在す
る。ワード線１８は、磁気トンネル接合１１のデータ層
１２と接触する。ビット線２０として機能するトレース
が、アレイ１２の隣接する側の面内のｙ方向に沿って延
在する。ビット線２０は、磁気トンネル接合１１の基準
層１４と接触する。アレイ１２の各行に対して１つのワ
ード線１８と、アレイ１２の各列に対して１つのビット
線２０とが存在できる。各磁気メモリのトンネル接合１
１は、ワード線１８とビット線２０との交点に配置され
る。 【００４２】読出し線２２として機能するトレースもｙ
方向に沿って延在する。読出し線２２はビット線２０の
上側に存在し、かつビット線２０から絶縁される（代替
において、読出し線２２はビット線２０の下側に、ワー
ド線１８の上側または下側に、行および列に沿ってなど
で存在できる）。読出し線２２は、ワード線１８および
ビット線２０とは独立している。 【００４３】また、ＭＲＡＭ素子４１０は、第１および
第２の行デコーダ４１４ａおよび４１４ｂと、第１およ
び第２の列デコーダ４１６ａおよび４１６ｂと、読出し
／書込み回路４１８とを含む。読出し／書込み回路４１
８は、センス増幅器４２０と、グランド接続４２２と、
行電流源４２４と、電圧源４２６と、列電流源４２８と
を含む。 【００４４】選択された磁気トンネル接合１１における
書込み操作中に、第１の行デコーダ４１４ａが選択され
たワード線１８の一端を行電流源４２４に接続し、第２
の行デコーダ４１４ｂがその選択されたワード線１８の
反対側の端部をグランドに接続し、第１の列デコーダ６
１６ａが選択されたビット線２０の一端をグランドに接
続し、第２の列デコーダ４１６ｂがその選択されたビッ
ト線２０の反対側の端部を列電流源４２８に接続する。
結果として、書込み電流が、選択されたワード線１８お
よびビット線２０に流れる。書込み電流は磁界を生成
し、それにより磁気トンネル接合１１が切り替えられ
る。また、列デコーダ４１６ａおよび４１６ｂによっ
て、選択された磁気トンネル接合１１を横切る読出し線
２２にも書込み電流が流れるようになる。この第３の書
込み電流は付加的な磁界を生成し、その磁界は、選択さ
れた磁気トンネル接合１１を切り替える際に役立つ。 【００４５】選択された磁気トンネル接合１１における
読出し操作中に、第１の行デコーダ４１４ａが電圧源４
２６を選択されたワード線１８に接続し、第１の列デコ
ーダ４１６ａが選択されたビット線２０をセンス増幅器
４２０の仮想グランド入力に接続する。結果として、選
択された磁気トンネル接合１１を通ってセンス増幅器４
２０の入力までセンス電流が流れる。その合間に、第１
および第２の列デコーダ４１６ａおよび４１６ｂによっ
て、安定した読出し電流または両極性電流パルスのいず
れかが、選択された磁気トンネル接合１１を横切る読出
し線２２に流れるようになる。安定した読出し電流が選
択された読出し線２２に供給される場合には、選択され
た磁気トンネル接合１１の抵抗状態が、センス増幅器４
２０によってセンシングされる。両極性パルスが選択さ
れた読出し線２２に供給される場合には、接合抵抗の移
行がセンス増幅器４２０によって検査される（接合抵抗
の移行を検査するためのセンス増幅器４２０は、図１１
に示されるセンス増幅器３１２と同じ構成を有すること
ができる）。 【００４６】磁気トンネル接合１１は、多数の並列経路
を介して互いに結合される。１つの交点において検出さ
れる抵抗は、他の行および列内の磁気トンネル接合１１
の抵抗と並列なその交点にある磁気トンネル接合１１の
抵抗に等しくなる。したがって、磁気トンネル接合１１
のアレイ１２は、交点抵抗網として特徴付けることがで
きる。 【００４７】磁気トンネル接合１１が１つの交点抵抗網
として接続されるので、寄生電流またはスニークパス電
流が、選択された磁気トンネル接合１１における読出し
操作を妨害する可能性がある。ダイオードまたはトラン
ジスタのような遮断素子が磁気トンネル接合１１に接続
されてもよい。これらの遮断素子は寄生電流を遮断する
ことができる。 【００４８】代替において、寄生電流は、譲受人の特許
文献１に開示される「等電位」法を用いることにより処
理されてもよい。等電位法を用いるように構成される場
合には、読出し／書込み回路４１８は、選択されないビ
ット線２０に、選択されたビット線２０と同じ電位を与
えても、または選択されないワード線１８に、選択され
たビット線２０と同じ電位を与えてもよい。 【００４９】読出し線２２はビット線２０から電気的に
絶縁されるので、読出し線は、磁気トンネル接合１１の
抵抗***差結合に加わることはない。それゆえ、等電位
は読出し線２２にはかけられない。 【００５０】図１３は、３つの異なるタイプのトレー
ス、すなわちワード線１８と、ビット線２０と、読出し
線２２とを有するＭＲＡＭ素子４１０を示す。しかしな
がら、本発明はそのような構成に限定されない。たとえ
ば、本発明によるＭＲＡＭ素子は、２つのみの異なるタ
イプのトレース、すなわちワード線１８およびビット線
２０のみを有することができる。 【００５１】図１４を参照すると、ワード線１８とビッ
ト線２０とを含むが、読出し線２２は含まないＭＲＡＭ
素子５１０が示される。磁気トンネル接合１１は、ワー
ド線１８とビット線２０との交点に配置される。 【００５２】さらに図１５を参照すると、ワード線１８
およびビット線２０のみを用いる読出し操作が示され
る。第１の行デコーダ５１４ａが電圧源５２６を選択さ
れたワード線１８に接続し、第１の列デコーダ５１６ａ
が、選択されたビット線２０の一端を、センス増幅器５
２０の仮想グランド入力に接続する。結果として、選択
された磁気トンネル接合１１を通ってセンス増幅器５２
０までセンス電流（ＩＳ）が流れる。第２の列デコーダ
５１６ｂが列電流源５２８を、その選択されたビット線
の他の端部に接続する。結果として、選択されたビット
線２０を通ってセンス増幅器５２０まで読出し電流（Ｉ
Ｒ）が流れる。読出し電流（ＩＲ）は、基準層の磁化ベ
クトルを設定する。センス増幅器５２０は、センス電流
と読出し電流との和（ＩＳ＋ＩＲ）をセンシングする。
読出し電流（ＩＲ）の大きさがわかっているので、セン
ス電流（ＩＳ）の大きさ、ひいては磁気トンネル接合１
１の抵抗および論理状態を判定することができる。 【００５３】本発明はＴＭＲ素子に関連して説明された
が、そのような素子に限定されない。本発明は、類似の
動作上の特性を有する他のタイプの磁気抵抗素子に適用
されることができる。たとえば、本発明は、巨大磁気抵
抗（ＧＭＲ）素子にも適用されることができる。ＧＭＲ
素子はＴＭＲ素子と同じ基本構造を有するが、データ層
および基準層が、絶縁性トンネル障壁の代わりに、導電
性の非磁性金属層によって分離される点が異なる。典型
的なスペーサ層の金属は、金、銀および銅を含む。デー
タおよび基準磁化ベクトルの相対的な向きは、ＧＭＲ素
子の面内抵抗に影響を及ぼす。 【００５４】本発明は、ＧＭＲ素子およびＴＭＲ素子に
限定されない。たとえば、本発明は上側および下側スピ
ンバルブに適用されることができる。 【００５５】本発明のいくつかの特定の実施形態を説明
および図示してきたが、本発明はそのように説明および
図示された特定の形態または部品の配置に限定されな
い。代わりに、本発明は特許請求の範囲にしたがって解
釈される。 【００５６】以下においては、本発明の種々の構成要件
の組み合わせからなる例示的な実施形態を示す。 １．磁気メモリ素子（10）であって、第１および第２の
方向に向けられることができる磁化（Ｍ１）を有するデ
ータ層（12）と、及び合成フェリ磁性体基準層（14）と
を含み、前記データ層（12）と前記基準層（14）とが異
なる保磁力を有する、磁気メモリ素子。 ２．前記データ層（12）が、前記基準層（14）よりも高
い保磁力を有する、上記１に記載の磁気メモリ素子。 ３．前記基準層（14）が、スペーサ層（54）によって分
離される第１および第２の強磁性層（50と52）を含み、
前記第１の強磁性層（50）および前記第２の強磁性層
（52）が異なる保磁力を有する、上記１に記載の磁気メ
モリ素子。 ４．前記スペーサ層（54）が導電性であり、磁気的に非
伝導性である、上記３に記載の磁気メモリ素子。 ５．前記基準層（14）の前記保磁力が、前記第１および
前記第２の強磁性層（50と52）の厚みの比によって決定
される、上記３に記載の磁気メモリ素子。 ６．前記第１および前記第２の強磁性層（50と52）の磁
気モーメントが、実質的に相殺される、上記３に記載の
磁気メモリ素子。 ７．前記第１の層（50）上の第１の導体（20）と、前記
第１の導体（20）上の電気的絶縁体（24）と、その絶縁
体（24）上の第２の導体（22）とをさらに含む、上記３
に記載の磁気メモリ素子。 ８．前記データ層（12）と前記基準層（14）との間に絶
縁性トンネル障壁（16）をさらに含む、上記１に記載の
磁気メモリ素子。 ９．前記基準層（14）がピン止めされない、上記１に記
載の磁気メモリ素子。 【００５７】 【発明の効果】本発明により、磁気的に軟らかい合成フ
ェリ磁性体基準層を含む磁気抵抗素子が提供される。
【図面の簡単な説明】
【図１】本発明による磁気メモリ素子の図である。
【図２】図１に示される磁気メモリ素子のデータ層およ
び基準層のためのヒステリシスループの図である。 【図３ａ】本発明による磁気メモリ素子のための合成フ
ェリ磁性体基準層の図である。 【図３ｂ】本発明による磁気メモリ素子のための合成フ
ェリ磁性体基準層の図である。 【図４】合成フェリ磁性体基準層の個々の強磁性層のた
めのヒステリシスループの図である。 【図５】合成フェリ磁性体基準層のためのヒステリシス
ループの図である。 【図６】図１に示される磁気メモリ素子において読出し
操作を実行する第１の方法の図である。 【図７ａ】第１の方法に対応する、素子の磁化の向きの
図である。 【図７ｂ】第１の方法に対応する、素子の磁化の向きの
図である。 【図８】図１に示される磁気メモリ素子において読出し
操作を実行する第２の方法の図である。 【図９ａ】第２の方法をさらに示す図である。 【図９ｂ】第２の方法をさらに示す図である。 【図９ｃ】第２の方法をさらに示す図である。 【図９ｄ】第２の方法をさらに示す図である。 【図９ｅ】第２の方法をさらに示す図である。 【図１０ａ】第２の方法をさらに示す図である。 【図１０ｂ】第２の方法をさらに示す図である。 【図１０ｃ】第２の方法をさらに示す図である。 【図１０ｄ】第２の方法をさらに示す図である。 【図１０ｅ】第２の方法をさらに示す図である。 【図１１】第２の方法を実現するための回路の図であ
る。 【図１２ａ】図１１に示される回路のためのタイミング
図である。 【図１２ｂ】図１１に示される回路のためのタイミング
図である。 【図１３】本発明によるＭＲＡＭ素子の図である。 【図１４】本発明による代替のＭＲＡＭ素子の図であ
る。 【図１５】読出し操作中の代替のＭＲＡＭ素子の図であ
る。 【符号の説明】 10 磁気メモリ素子 12 データ層 14 合成フェリ磁性体基準層 16 絶縁性トンネル障壁 50、52 強磁性層 54 スペーサ層
び基準層のためのヒステリシスループの図である。 【図３ａ】本発明による磁気メモリ素子のための合成フ
ェリ磁性体基準層の図である。 【図３ｂ】本発明による磁気メモリ素子のための合成フ
ェリ磁性体基準層の図である。 【図４】合成フェリ磁性体基準層の個々の強磁性層のた
めのヒステリシスループの図である。 【図５】合成フェリ磁性体基準層のためのヒステリシス
ループの図である。 【図６】図１に示される磁気メモリ素子において読出し
操作を実行する第１の方法の図である。 【図７ａ】第１の方法に対応する、素子の磁化の向きの
図である。 【図７ｂ】第１の方法に対応する、素子の磁化の向きの
図である。 【図８】図１に示される磁気メモリ素子において読出し
操作を実行する第２の方法の図である。 【図９ａ】第２の方法をさらに示す図である。 【図９ｂ】第２の方法をさらに示す図である。 【図９ｃ】第２の方法をさらに示す図である。 【図９ｄ】第２の方法をさらに示す図である。 【図９ｅ】第２の方法をさらに示す図である。 【図１０ａ】第２の方法をさらに示す図である。 【図１０ｂ】第２の方法をさらに示す図である。 【図１０ｃ】第２の方法をさらに示す図である。 【図１０ｄ】第２の方法をさらに示す図である。 【図１０ｅ】第２の方法をさらに示す図である。 【図１１】第２の方法を実現するための回路の図であ
る。 【図１２ａ】図１１に示される回路のためのタイミング
図である。 【図１２ｂ】図１１に示される回路のためのタイミング
図である。 【図１３】本発明によるＭＲＡＭ素子の図である。 【図１４】本発明による代替のＭＲＡＭ素子の図であ
る。 【図１５】読出し操作中の代替のＭＲＡＭ素子の図であ
る。 【符号の説明】 10 磁気メモリ素子 12 データ層 14 合成フェリ磁性体基準層 16 絶縁性トンネル障壁 50、52 強磁性層 54 スペーサ層
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 マニシュ・シャーマ
アメリカ合衆国カリフォルニア州94305,
サニーベイル，ロックスナート・ウェイ・
160，アパートメント・16
(72)発明者 マノイ・バータッチャーヤ
アメリカ合衆国カリフォルニア州95014,
クパチーノ，パーム・アベニュー・22434
Ｆターム(参考） 5F083 FZ10 KA01 KA05 LA12 LA16
Claims (1)
- 【特許請求の範囲】 【請求項１】 磁気メモリ素子（10）であって、 第１および第２の方向に向けられることができる磁化
（Ｍ１）を有するデータ層（12）と、及び合成フェリ磁
性体基準層（14）とを含み、 前記データ層（12）と前記基準層（14）とが異なる保磁
力を有する、磁気メモリ素子。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US09/963,933 US6795281B2 (en) | 2001-09-25 | 2001-09-25 | Magneto-resistive device including soft synthetic ferrimagnet reference layer |
| US09/963933 | 2001-09-25 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003188359A true JP2003188359A (ja) | 2003-07-04 |
| JP2003188359A5 JP2003188359A5 (ja) | 2005-11-04 |
Family
ID=25507916
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002273449A Pending JP2003188359A (ja) | 2001-09-25 | 2002-09-19 | 磁気的に軟らかい合成フェリ磁性体基準層を含む磁気抵抗素子 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6795281B2 (ja) |
| JP (1) | JP2003188359A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129858A (ja) * | 2003-10-27 | 2005-05-19 | Sony Corp | 磁気記憶素子及び磁気メモリ |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10158795B4 (de) * | 2001-11-30 | 2005-12-22 | Infineon Technologies Ag | Magnetoresistive Speicherzelle mit dynamischer Referenzschicht |
| US6850433B2 (en) * | 2002-07-15 | 2005-02-01 | Hewlett-Packard Development Company, Lp. | Magnetic memory device and method |
| JP3788964B2 (ja) * | 2002-09-10 | 2006-06-21 | 株式会社東芝 | 磁気ランダムアクセスメモリ |
| KR100522943B1 (ko) * | 2003-04-25 | 2005-10-25 | 학교법인고려중앙학원 | 소자 크기 변화에 무관하게 작고 안정한 바이어스 자기장을 갖는 자기 저항 구조 |
| US7167391B2 (en) * | 2004-02-11 | 2007-01-23 | Hewlett-Packard Development Company, L.P. | Multilayer pinned reference layer for a magnetic storage device |
| US7102920B2 (en) * | 2004-03-23 | 2006-09-05 | Hewlett-Packard Development Company, L.P. | Soft-reference three conductor magnetic memory storage device |
| US7230265B2 (en) * | 2005-05-16 | 2007-06-12 | International Business Machines Corporation | Spin-polarization devices using rare earth-transition metal alloys |
| KR20080085569A (ko) * | 2007-03-20 | 2008-09-24 | 삼성전자주식회사 | 터널링 자기저항 소자 및 그를 포함하는 자기 헤드 |
| JP5526707B2 (ja) * | 2009-10-27 | 2014-06-18 | ソニー株式会社 | 情報記憶素子の駆動方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5408377A (en) * | 1993-10-15 | 1995-04-18 | International Business Machines Corporation | Magnetoresistive sensor with improved ferromagnetic sensing layer and magnetic recording system using the sensor |
| US5712612A (en) * | 1996-01-02 | 1998-01-27 | Hewlett-Packard Company | Tunneling ferrimagnetic magnetoresistive sensor |
| US5640343A (en) * | 1996-03-18 | 1997-06-17 | International Business Machines Corporation | Magnetic memory array using magnetic tunnel junction devices in the memory cells |
| US6166539A (en) * | 1996-10-30 | 2000-12-26 | Regents Of The University Of Minnesota | Magnetoresistance sensor having minimal hysteresis problems |
| US5949623A (en) * | 1997-09-11 | 1999-09-07 | International Business Machines Corporation | Monolayer longitudinal bias and sensor trackwidth definition for overlaid anisotropic and giant magnetoresistive heads |
| US5966012A (en) * | 1997-10-07 | 1999-10-12 | International Business Machines Corporation | Magnetic tunnel junction device with improved fixed and free ferromagnetic layers |
| US6072718A (en) * | 1998-02-10 | 2000-06-06 | International Business Machines Corporation | Magnetic memory devices having multiple magnetic tunnel junctions therein |
| US6633464B2 (en) * | 1998-12-09 | 2003-10-14 | Read-Rite Corporation | Synthetic antiferromagnetic pinned layer with Fe/FeSi/Fe system |
| US6269018B1 (en) * | 2000-04-13 | 2001-07-31 | International Business Machines Corporation | Magnetic random access memory using current through MTJ write mechanism |
| US6576969B2 (en) | 2001-09-25 | 2003-06-10 | Hewlett-Packard Development Company, L.P. | Magneto-resistive device having soft reference layer |
| US6538917B1 (en) | 2001-09-25 | 2003-03-25 | Hewlett-Packard Development Company, L.P. | Read methods for magneto-resistive device having soft reference layer |
-
2001
- 2001-09-25 US US09/963,933 patent/US6795281B2/en not_active Expired - Lifetime
-
2002
- 2002-09-19 JP JP2002273449A patent/JP2003188359A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005129858A (ja) * | 2003-10-27 | 2005-05-19 | Sony Corp | 磁気記憶素子及び磁気メモリ |
| JP4631267B2 (ja) * | 2003-10-27 | 2011-02-16 | ソニー株式会社 | 磁気記憶素子及び磁気メモリ |
Also Published As
| Publication number | Publication date |
|---|---|
| US20030057461A1 (en) | 2003-03-27 |
| US6795281B2 (en) | 2004-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4658102B2 (ja) | 磁気的に軟らかい基準層を有する磁気抵抗素子のための読出し方法 | |
| US7502253B2 (en) | Spin-transfer based MRAM with reduced critical current density | |
| US6958927B1 (en) | Magnetic element utilizing spin-transfer and half-metals and an MRAM device using the magnetic element | |
| JP4226295B2 (ja) | 磁気的に軟らかい基準層を有する磁気抵抗素子 | |
| US6538920B2 (en) | Cladded read conductor for a pinned-on-the-fly soft reference layer | |
| US6593608B1 (en) | Magneto resistive storage device having double tunnel junction | |
| US20040130936A1 (en) | Spin-transfer multilayer stack containing magnetic layers with resettable magnetization | |
| US20060171199A1 (en) | Magnetic random access memory with memory cell stacks having more than two magnetic states | |
| EP2656346B1 (en) | Memory array having local source lines | |
| US6794695B2 (en) | Magneto resistive storage device having a magnetic field sink layer | |
| JP2005522044A (ja) | 高密度ｍｒａｍ用途用の合成フェリ磁性体センス層 | |
| JP2004064073A (ja) | 磁気メモリデバイスおよび方法 | |
| JP2003188357A (ja) | 導体を埋め込まれた磁気的に軟らかい基準層を含む磁気抵抗素子 | |
| US6980466B2 (en) | Soft-reference four conductor magnetic memory storage device | |
| US6795281B2 (en) | Magneto-resistive device including soft synthetic ferrimagnet reference layer | |
| JP4477829B2 (ja) | 磁気記憶デバイスを動作させる方法 | |
| JP2003197872A (ja) | 磁気抵抗効果膜を用いたメモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050915 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050915 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070706 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090707 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091208 |