JP2020038914A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2020038914A JP2020038914A JP2018165722A JP2018165722A JP2020038914A JP 2020038914 A JP2020038914 A JP 2020038914A JP 2018165722 A JP2018165722 A JP 2018165722A JP 2018165722 A JP2018165722 A JP 2018165722A JP 2020038914 A JP2020038914 A JP 2020038914A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- terminal portion
- semiconductor device
- resin
- lead terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
- H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49517—Additional leads
- H01L23/4952—Additional leads the additional leads being a bump or a wire
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
- H01L23/49551—Cross section geometry characterised by bent parts
- H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
- H01L23/49582—Metallic layers on lead frames
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/0601—Structure
- H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
- H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
- H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/494—Connecting portions
- H01L2224/4943—Connecting portions the connecting portions being staggered
- H01L2224/49431—Connecting portions the connecting portions being staggered on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
- H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/562—Protection against mechanical damage
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/183—Connection portion, e.g. seal
- H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Geometry (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
図1〜図11に基づき、本開示の第1実施形態にかかる半導体装置A1について説明する。半導体装置A1は、複数のリード1〜3、半導体素子6、ボンディングワイヤ71,72、および封止樹脂8を備える。
図17に基づき、本開示の第2実施形態にかかる半導体装置A2について説明する。図17において、先述した半導体装置A1と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図17は、半導体装置A2を示す斜視図であり、第1実施形態にかかる半導体装置A1の図11に相当する図である。
図18に基づき、本開示の第3実施形態にかかる半導体装置A3について説明する。図18において、先述した半導体装置A1と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図18は、半導体装置A3を示す斜視図であり、第1実施形態にかかる半導体装置A1の図11に相当する図である。
図19に基づき、本開示の第4実施形態にかかる半導体装置A4について説明する。図19において、先述した半導体装置A1と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図19は、半導体装置A4を示す斜視図であり、第1実施形態にかかる半導体装置A1の図11に相当する図である。
図20に基づき、本開示の第5実施形態にかかる半導体装置A5について説明する。図20において、先述した半導体装置A1と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図20は、半導体装置A5を示す斜視図であり、第1実施形態にかかる半導体装置A1の図11に相当する図である。
図21に基づき、本開示の第6実施形態にかかる半導体装置A6について説明する。図21において、先述した半導体装置A1と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図21は、半導体装置A6を示す斜視図であり、第1実施形態にかかる半導体装置A1の図11に相当する図である。
図22に基づき、本開示の第7実施形態にかかる半導体装置A7について説明する。図22において、先述した半導体装置A1と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図22は、半導体装置A7を示す斜視図であり、第1実施形態にかかる半導体装置A1の図11に相当する図である。
図23に基づき、本開示の第8実施形態にかかる半導体装置A8について説明する。図23において、先述した半導体装置A1と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図23は、半導体装置A8を示す底面図であり、第1実施形態にかかる半導体装置A1の図4に相当する図である。
図24に基づき、本開示の第9実施形態にかかる半導体装置A9について説明する。図24において、先述した半導体装置A1と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図24は、半導体装置A9を示す底面図であり、第1実施形態にかかる半導体装置A1の図4に相当する図である。
図25に基づき、本開示の第10実施形態にかかる半導体装置A10について説明する。図25において、先述した半導体装置A1と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図25は、半導体装置A10を示す要部拡大断面図であり、第1実施形態にかかる半導体装置A1の図10に相当する図である。
図26〜図28に基づき、本開示の第11実施形態にかかる半導体装置A11について説明する。図26〜図28において、先述した半導体装置A1と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図26は、半導体装置A11を示す正面図であり、第1実施形態にかかる半導体装置A1の図3に相当する図である。図27は、半導体装置A11を示す底面図であり、第1実施形態にかかる半導体装置A1の図4に相当する図である。図28は、半導体装置A11を示す斜視図であり、第1実施形態にかかる半導体装置A1の図11に相当する図である。
図29〜図30に基づき、本開示の第12実施形態にかかる半導体装置A12について説明する。図29〜図30において、先述した半導体装置A1と同一または類似の要素には同一の符号を付して、重複する説明を省略する。図29は、半導体装置A12を示す底面図であり、第1実施形態にかかる半導体装置A1の図4に相当する図である。図30は、半導体装置A12を示す斜視図であり、第1実施形態にかかる半導体装置A1の図11に相当する図である。
半導体素子と、
前記半導体素子に接続する第1リードと、
前記第1リードの一部および前記半導体素子を覆い、かつ、厚さ方向において互いに反対側を向く樹脂主面および樹脂裏面と、当該樹脂主面および樹脂裏面を繋ぐ樹脂側面とを有する封止樹脂と、
前記樹脂裏面と面一の面から凹む凹部と、
を備える半導体装置であって、
前記凹部は、前記樹脂裏面から露出する前記第1リードの一部を含み、
前記厚さ方向視において、前記凹部の外縁は、前記樹脂裏面および前記第1リードを合わせた領域内で閉じている、
ことを特徴とする半導体装置。
〔付記2〕
前記第1リードは、前記樹脂裏面と面一である端子部裏面、および、前記樹脂側面から露出する端子部端面を有する端子部を備え、
前記凹部は、前記端子部裏面に形成されている、
付記1に記載の半導体装置。
〔付記3〕
前記凹部は、前記厚さ方向視円形状である、
付記2に記載の半導体装置。
〔付記4〕
前記凹部は、前記厚さ方向視矩形状である、
付記2に記載の半導体装置。
〔付記5〕
前記第1リードは、前記樹脂裏面と面一である端子部裏面、および、前記樹脂側面から露出する端子部端面を有する端子部を備え、
前記端子部裏面は、前記端子部端面に平行な溝を備え、
前記凹部は、前記溝および前記封止樹脂によって形成されている、
付記1に記載の半導体装置。
〔付記6〕
前記凹部は、複数形成されている、
付記2ないし5のいずれかに記載の半導体装置。
〔付記7〕
前記第1リードは、前記樹脂裏面と面一である端子部裏面、前記樹脂側面から露出する端子部端面、および、前記端子部端面とは反対側を向く端子部第2端面を有する端子部と、前記端子部に繋がる連結部とを備え、
前記連結部は、前記端子部裏面と同じ方向を向き、かつ、前記厚さ方向において、前記端子部裏面より前記樹脂主面側に位置する連結部裏面を備え、
前記凹部は、前記連結部裏面、前記端子部第2端面および前記封止樹脂によって形成される、
付記1に記載の半導体装置。
〔付記8〕
前記連結部裏面は、全体が前記樹脂裏面から露出している、
付記7に記載の半導体装置。
〔付記9〕
前記凹部は、前記厚さ方向視矩形状である、
付記7または8に記載の半導体装置。
〔付記10〕
前記凹部は、前記厚さ方向視半円形状である、
付記7に記載の半導体装置。
〔付記11〕
前記端子部端面は、前記樹脂側面から突出している、
付記2ないし10のいずれかに記載の半導体装置。
〔付記12〕
前記端子部端面は、前記樹脂側面と面一である、
付記2ないし10のいずれかに記載の半導体装置。
〔付記13〕
前記端子部端面は、前記厚さ方向に延びる端面凹部を備える、
付記2ないし12のいずれかに記載の半導体装置。
〔付記14〕
前記凹部の少なくとも一部には、めっき層が形成されている、
付記1ないし13のいずれかに記載の半導体装置。
〔付記15〕
前記半導体素子に接続する第2リードと、
前記半導体素子を搭載する第3リードと、
をさらに備え、
前記第1リードおよび前記第2リードは、前記厚さ方向視において、前記第2リードと前記樹脂側面の1つとの間に、並んで配置されている、
付記1ないし14のいずれかに記載の半導体装置。
〔付記16〕
前記半導体素子は、前記第3リード側を向く面に電極が配置され、
前記第3リードは、前記半導体素子の電気的導通を担っている、
付記15に記載の半導体装置。
〔付記17〕
前記半導体素子は、トランジスタである、
付記16に記載の半導体装置。
1 :第1リード
110 :ワイヤボンディング部
111 :ワイヤボンディング部主面
112 :ワイヤボンディング部裏面
120 :第1リード端子部
121 :第1リード端子部主面
122 :第1リード端子部裏面
123 :第1リード端子部端面
124 :第1リード端子部第2端面
125 :第1リード端子部側面
126 :凹部
127 :端面凹部
128 :溝
130 :第1リード連結部
131 :第1リード連結部主面
132 :第1リード連結部裏面
140 :めっき層
2 :第2リード
210 :ワイヤボンディング部
211 :ワイヤボンディング部主面
212 :ワイヤボンディング部裏面
220 :第2リード端子部
221 :第2リード端子部主面
222 :第2リード端子部裏面
223 :第2リード端子部端面
224 :第2リード端子部第2端面
225 :第2リード端子部側面
226 :凹部
227 :端面凹部
230 :第2リード連結部
231 :第2リード連結部主面
232 :第2リード連結部裏面
3 :第3リード
310 :搭載部
311 :搭載部主面
312 :搭載部裏面
320 :第3リード端子部
321 :第3リード端子部主面
322 :第3リード端子部裏面
323 :第3リード端子部端面
324 :第3リード端子部第2端面
326 :凹部
327 :端面凹部
330 :第3リード薄肉部
331 :第3リード薄肉部主面
332 :第3リード薄肉部裏面
340 :第3リード連結部
341 :第3リード連結部主面
342 :第3リード連結部裏面
6 :半導体素子
60 :素子本体
61 :第1電極
62 :第2電極
63 :第3電極
71,72:ボンディングワイヤ
8 :封止樹脂
81 :樹脂主面
82 :樹脂裏面
83 :樹脂側面
831 :第1側面
832 :第2側面
84 :内部側面
85 :凹部
86 :内部側面
87 :凹部
88 :内部裏面
9 :回路基板
91,911,912,913:回路配線
92 :はんだ
921 :第1はんだフィレット
922 :第2はんだフィレット
923 :はんだ充填部
10 :リードフレーム
1010 :主面
1020 :貫通孔
1030 :切断線
Claims (17)
- 半導体素子と、
前記半導体素子に接続する第1リードと、
前記第1リードの一部および前記半導体素子を覆い、かつ、厚さ方向において互いに反対側を向く樹脂主面および樹脂裏面と、当該樹脂主面および樹脂裏面を繋ぐ樹脂側面とを有する封止樹脂と、
前記樹脂裏面と面一の面から凹む凹部と、
を備える半導体装置であって、
前記凹部は、前記樹脂裏面から露出する前記第1リードの一部を含み、
前記厚さ方向視において、前記凹部の外縁は、前記樹脂裏面および前記第1リードを合わせた領域内で閉じている、
ことを特徴とする半導体装置。 - 前記第1リードは、前記樹脂裏面と面一である端子部裏面、および、前記樹脂側面から露出する端子部端面を有する端子部を備え、
前記凹部は、前記端子部裏面に形成されている、
請求項1に記載の半導体装置。 - 前記凹部は、前記厚さ方向視円形状である、
請求項2に記載の半導体装置。 - 前記凹部は、前記厚さ方向視矩形状である、
請求項2に記載の半導体装置。 - 前記第1リードは、前記樹脂裏面と面一である端子部裏面、および、前記樹脂側面から露出する端子部端面を有する端子部を備え、
前記端子部裏面は、前記端子部端面に平行な溝を備え、
前記凹部は、前記溝および前記封止樹脂によって形成されている、
請求項1に記載の半導体装置。 - 前記凹部は、複数形成されている、
請求項2ないし5のいずれかに記載の半導体装置。 - 前記第1リードは、前記樹脂裏面と面一である端子部裏面、前記樹脂側面から露出する端子部端面、および、前記端子部端面とは反対側を向く端子部第2端面を有する端子部と、前記端子部に繋がる連結部とを備え、
前記連結部は、前記端子部裏面と同じ方向を向き、かつ、前記厚さ方向において、前記端子部裏面より前記樹脂主面側に位置する連結部裏面を備え、
前記凹部は、前記連結部裏面、前記端子部第2端面および前記封止樹脂によって形成される、
請求項1に記載の半導体装置。 - 前記連結部裏面は、全体が前記樹脂裏面から露出している、
請求項7に記載の半導体装置。 - 前記凹部は、前記厚さ方向視矩形状である、
請求項7または8に記載の半導体装置。 - 前記凹部は、前記厚さ方向視半円形状である、
請求項7に記載の半導体装置。 - 前記端子部端面は、前記樹脂側面から突出している、
請求項2ないし10のいずれかに記載の半導体装置。 - 前記端子部端面は、前記樹脂側面と面一である、
請求項2ないし10のいずれかに記載の半導体装置。 - 前記端子部端面は、前記厚さ方向に延びる端面凹部を備える、
請求項2ないし12のいずれかに記載の半導体装置。 - 前記凹部の少なくとも一部には、めっき層が形成されている、
請求項1ないし13のいずれかに記載の半導体装置。 - 前記半導体素子に接続する第2リードと、
前記半導体素子を搭載する第3リードと、
をさらに備え、
前記第1リードおよび前記第2リードは、前記厚さ方向視において、前記第2リードと前記樹脂側面の1つとの間に、並んで配置されている、
請求項1ないし14のいずれかに記載の半導体装置。 - 前記半導体素子は、前記第3リード側を向く面に電極が配置され、
前記第3リードは、前記半導体素子の電気的導通を担っている、
請求項15に記載の半導体装置。 - 前記半導体素子は、トランジスタである、
請求項16に記載の半導体装置。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018165722A JP7210868B2 (ja) | 2018-09-05 | 2018-09-05 | 半導体装置 |
US16/560,493 US11088043B2 (en) | 2018-09-05 | 2019-09-04 | Semiconductor device with recessed end surface of lead |
US17/370,596 US11894281B2 (en) | 2018-09-05 | 2021-07-08 | Semiconductor device including lead with varying thickness |
JP2022206447A JP2023036823A (ja) | 2018-09-05 | 2022-12-23 | 半導体装置 |
US18/515,837 US20240087973A1 (en) | 2018-09-05 | 2023-11-21 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018165722A JP7210868B2 (ja) | 2018-09-05 | 2018-09-05 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022206447A Division JP2023036823A (ja) | 2018-09-05 | 2022-12-23 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020038914A true JP2020038914A (ja) | 2020-03-12 |
JP7210868B2 JP7210868B2 (ja) | 2023-01-24 |
Family
ID=69641630
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018165722A Active JP7210868B2 (ja) | 2018-09-05 | 2018-09-05 | 半導体装置 |
JP2022206447A Pending JP2023036823A (ja) | 2018-09-05 | 2022-12-23 | 半導体装置 |
Family Applications After (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2022206447A Pending JP2023036823A (ja) | 2018-09-05 | 2022-12-23 | 半導体装置 |
Country Status (2)
Country | Link |
---|---|
US (3) | US11088043B2 (ja) |
JP (2) | JP7210868B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115116978A (zh) * | 2021-03-22 | 2022-09-27 | 株式会社东芝 | 半导体装置 |
WO2023085033A1 (ja) * | 2021-11-12 | 2023-05-19 | ローム株式会社 | 半導体装置 |
WO2023218941A1 (ja) * | 2022-05-13 | 2023-11-16 | ローム株式会社 | 半導体装置、および、半導体装置の製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI712129B (zh) * | 2020-01-21 | 2020-12-01 | 強茂股份有限公司 | 半導體封裝結構以及其製作方法 |
EP4177941A1 (en) * | 2021-11-08 | 2023-05-10 | Nexperia B.V. | Electronic package and method for manufacturing the same |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005191240A (ja) * | 2003-12-25 | 2005-07-14 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2006019465A (ja) * | 2004-07-01 | 2006-01-19 | Mitsui Chemicals Inc | 半導体パッケージおよびその製造方法 |
JP2016027614A (ja) * | 2014-07-07 | 2016-02-18 | ローム株式会社 | 電子装置およびその実装構造 |
JP2017135241A (ja) * | 2016-01-27 | 2017-08-03 | ローム株式会社 | 半導体装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5821611A (en) * | 1994-11-07 | 1998-10-13 | Rohm Co. Ltd. | Semiconductor device and process and leadframe for making the same |
US6841854B2 (en) * | 2002-04-01 | 2005-01-11 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device |
JP2006179760A (ja) | 2004-12-24 | 2006-07-06 | Yamaha Corp | 半導体パッケージ、および、これに使用するリードフレーム |
JP2013069720A (ja) | 2011-09-20 | 2013-04-18 | Toshiba Corp | 半導体装置及びその製造方法 |
US8841758B2 (en) * | 2012-06-29 | 2014-09-23 | Freescale Semiconductor, Inc. | Semiconductor device package and method of manufacture |
JP2015072947A (ja) * | 2013-10-01 | 2015-04-16 | セイコーインスツル株式会社 | 半導体装置及びその製造方法 |
US10388616B2 (en) * | 2016-05-02 | 2019-08-20 | Rohm Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP6917010B2 (ja) | 2017-09-06 | 2021-08-11 | 大日本印刷株式会社 | 半導体装置およびその製造方法 |
TW202112188A (zh) * | 2019-09-12 | 2021-03-16 | 台灣半導體股份有限公司 | 具有終端凹槽之電子元件與電子元件製造方法 |
-
2018
- 2018-09-05 JP JP2018165722A patent/JP7210868B2/ja active Active
-
2019
- 2019-09-04 US US16/560,493 patent/US11088043B2/en active Active
-
2021
- 2021-07-08 US US17/370,596 patent/US11894281B2/en active Active
-
2022
- 2022-12-23 JP JP2022206447A patent/JP2023036823A/ja active Pending
-
2023
- 2023-11-21 US US18/515,837 patent/US20240087973A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005191240A (ja) * | 2003-12-25 | 2005-07-14 | Renesas Technology Corp | 半導体装置及びその製造方法 |
JP2006019465A (ja) * | 2004-07-01 | 2006-01-19 | Mitsui Chemicals Inc | 半導体パッケージおよびその製造方法 |
JP2016027614A (ja) * | 2014-07-07 | 2016-02-18 | ローム株式会社 | 電子装置およびその実装構造 |
JP2017135241A (ja) * | 2016-01-27 | 2017-08-03 | ローム株式会社 | 半導体装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN115116978A (zh) * | 2021-03-22 | 2022-09-27 | 株式会社东芝 | 半导体装置 |
JP7482072B2 (ja) | 2021-03-22 | 2024-05-13 | 株式会社東芝 | 半導体装置 |
WO2023085033A1 (ja) * | 2021-11-12 | 2023-05-19 | ローム株式会社 | 半導体装置 |
WO2023218941A1 (ja) * | 2022-05-13 | 2023-11-16 | ローム株式会社 | 半導体装置、および、半導体装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
JP7210868B2 (ja) | 2023-01-24 |
US20240087973A1 (en) | 2024-03-14 |
US20210335683A1 (en) | 2021-10-28 |
JP2023036823A (ja) | 2023-03-14 |
US20200075440A1 (en) | 2020-03-05 |
US11088043B2 (en) | 2021-08-10 |
US11894281B2 (en) | 2024-02-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2020038914A (ja) | 半導体装置 | |
JP7441287B2 (ja) | 半導体装置 | |
JP5802695B2 (ja) | 半導体装置、半導体装置の製造方法 | |
TWI278980B (en) | Lead frame and semiconductor package therefor | |
TW201546914A (zh) | 基板及其製造方法 | |
JPH09260550A (ja) | 半導体装置 | |
JP7367154B2 (ja) | 半導体装置 | |
JP3664045B2 (ja) | 半導体装置の製造方法 | |
TWI543306B (zh) | 半導體裝置 | |
JP4614107B2 (ja) | 半導体装置 | |
JP2018157070A (ja) | 半導体装置 | |
JP4111199B2 (ja) | 半導体パッケージ、及びこれを回路基板に実装する方法 | |
WO2022004332A1 (ja) | 回路構成体 | |
US7105929B2 (en) | Semiconductor device | |
JP5124329B2 (ja) | 半導体装置 | |
JP2022143167A (ja) | 半導体装置 | |
JP2009158769A (ja) | 半導体装置 | |
JP2021061331A (ja) | 半導体装置 | |
JP2016004792A (ja) | 半導体装置とその製造方法および機器 | |
JP5037398B2 (ja) | 半導体装置 | |
JP5124330B2 (ja) | 半導体装置 | |
JP6842270B2 (ja) | 半導体装置 | |
WO2023100754A1 (ja) | 半導体装置 | |
JP2010010568A (ja) | 回路装置 | |
JPWO2022044541A5 (ja) |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210819 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220614 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220712 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220822 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221213 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221223 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7210868 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |