JP5070969B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP5070969B2 JP5070969B2 JP2007189391A JP2007189391A JP5070969B2 JP 5070969 B2 JP5070969 B2 JP 5070969B2 JP 2007189391 A JP2007189391 A JP 2007189391A JP 2007189391 A JP2007189391 A JP 2007189391A JP 5070969 B2 JP5070969 B2 JP 5070969B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- gate electrode
- forming
- dummy gate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 68
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 238000000034 method Methods 0.000 claims description 69
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 54
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 53
- 125000006850 spacer group Chemical group 0.000 claims description 51
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 44
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 44
- 239000000758 substrate Substances 0.000 claims description 29
- 238000005498 polishing Methods 0.000 claims description 27
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 24
- 239000011810 insulating material Substances 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 6
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 claims description 4
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims 1
- 239000010410 layer Substances 0.000 description 47
- 238000005530 etching Methods 0.000 description 16
- 239000003870 refractory metal Substances 0.000 description 15
- 238000005229 chemical vapour deposition Methods 0.000 description 13
- 229910021332 silicide Inorganic materials 0.000 description 11
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 9
- 238000002955 isolation Methods 0.000 description 9
- 229910052710 silicon Inorganic materials 0.000 description 9
- 239000010703 silicon Substances 0.000 description 9
- 239000012535 impurity Substances 0.000 description 7
- 238000004151 rapid thermal annealing Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 6
- 229920005591 polysilicon Polymers 0.000 description 6
- 238000000231 atomic layer deposition Methods 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000007796 conventional method Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000003647 oxidation Effects 0.000 description 4
- 238000007254 oxidation reaction Methods 0.000 description 4
- 238000000206 photolithography Methods 0.000 description 4
- 239000002002 slurry Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 229910000449 hafnium oxide Inorganic materials 0.000 description 3
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- 229910005883 NiSi Inorganic materials 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229920005830 Polyurethane Foam Polymers 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- TWRSDLOICOIGRH-UHFFFAOYSA-N [Si].[Si].[Hf] Chemical compound [Si].[Si].[Hf] TWRSDLOICOIGRH-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 238000003486 chemical etching Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000006260 foam Substances 0.000 description 1
- -1 for example Chemical compound 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 125000001475 halogen functional group Chemical group 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000011496 polyurethane foam Substances 0.000 description 1
- 229920005749 polyurethane resin Polymers 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000002344 surface layer Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000009966 trimming Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66545—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using a dummy, i.e. replacement gate in a process wherein at least a part of the final gate is self aligned to the dummy gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66606—Lateral single gate silicon transistors with final source and drain contacts formation strictly before final or dummy gate formation, e.g. contact first technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/954—Making oxide-nitride-oxide device
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
本発明は半導体装置の製造方法に関し、特に、電界効果トランジスタを有する半導体装置の製造方法に関するものである。
半導体装置の製造方法において、配線の形成方法としてダマシン（Damascene）プロセスが知られている。
ダマシンプロセスにおいては、例えば、基板の絶縁膜にゲート電極用溝を形成し、ゲート電極用溝の内部を埋めこんで導電性材料を堆積させ、ＣＭＰ（化学機械研磨）処理などを行い、ゲート電極用溝内に導電性材料を残して外部の導電性材料を除去することにより、配線とする。
ダマシンプロセスにおいては、例えば、基板の絶縁膜にゲート電極用溝を形成し、ゲート電極用溝の内部を埋めこんで導電性材料を堆積させ、ＣＭＰ（化学機械研磨）処理などを行い、ゲート電極用溝内に導電性材料を残して外部の導電性材料を除去することにより、配線とする。
ところで、半導体装置の基本的な素子であるＭＯＳＦＥＴ（金属―酸化膜―半導体電界効果トランジスタ；以下ＭＯＳトランジスタと称する）は、半導体装置の小型化及び高集積化を進めるにつれてますます微細化されてきており、スケーリングに従ってゲート長とともにゲート絶縁膜も薄膜化しなければならない。
ゲート絶縁膜として用いられるＳｉＯＮ系絶縁膜は、３２ｎｍルール以降の世代ではリークが大きくなってしまうのでゲート絶縁膜として用いることは難しい。
ゲート絶縁膜として用いられるＳｉＯＮ系絶縁膜は、３２ｎｍルール以降の世代ではリークが大きくなってしまうのでゲート絶縁膜として用いることは難しい。
そこで、ゲート絶縁膜材料として、物理膜厚を厚くできる高誘電率膜（いわゆるＨｉｇｈ−ｋ膜）を用いる方法が検討されている。
一般に、Ｈｉｇｈ−ｋ膜は耐熱性が弱いため、高温処理が必要なソース・ドレイン領域の拡散熱処理の後でゲート絶縁膜を形成する必要がある。
上記の手順を可能にする方法として、上記のダマシンプロセスを用いて、ＭＯＳトランジスタのゲート電極を形成するダマシンゲートプロセスが知られている。
一般に、Ｈｉｇｈ−ｋ膜は耐熱性が弱いため、高温処理が必要なソース・ドレイン領域の拡散熱処理の後でゲート絶縁膜を形成する必要がある。
上記の手順を可能にする方法として、上記のダマシンプロセスを用いて、ＭＯＳトランジスタのゲート電極を形成するダマシンゲートプロセスが知られている。
特許文献１〜３には、上記のダマシンゲートプロセスを用いてＭＯＳトランジスタを形成する方法が開示されている。
上記のダマシンゲートプロセスによる製造方法の一例について説明する。
まず、図１０（ａ）に示す構造に至るまでの工程について説明する。
例えば、チャネル形成領域を有するシリコンの半導体基板１００において、ＳＴＩ（shallow trench isolation）法により、活性領域を区切る素子分離絶縁膜１０１を形成する。
次に、例えば熱酸化法により全面に酸化シリコンを形成し、さらにＣＶＤ（chemical vapor deposition）法によりポリシリコンを堆積し、さらに窒化シリコンを堆積させる。つづいて、フォトリソグラフィによりゲート形成領域を残してエッチング加工することにより、半導体基板１００の活性領域におけるゲート電極形成領域上において、酸化シリコンのダミーゲート絶縁膜１０２、ポリシリコンからなるダミーゲート電極１０３、及び窒化シリコンからなるハードマスク層１０４を積層する。
まず、図１０（ａ）に示す構造に至るまでの工程について説明する。
例えば、チャネル形成領域を有するシリコンの半導体基板１００において、ＳＴＩ（shallow trench isolation）法により、活性領域を区切る素子分離絶縁膜１０１を形成する。
次に、例えば熱酸化法により全面に酸化シリコンを形成し、さらにＣＶＤ（chemical vapor deposition）法によりポリシリコンを堆積し、さらに窒化シリコンを堆積させる。つづいて、フォトリソグラフィによりゲート形成領域を残してエッチング加工することにより、半導体基板１００の活性領域におけるゲート電極形成領域上において、酸化シリコンのダミーゲート絶縁膜１０２、ポリシリコンからなるダミーゲート電極１０３、及び窒化シリコンからなるハードマスク層１０４を積層する。
次に、例えば、ＣＶＤ法により全面に窒化シリコンを堆積し、全面にエッチバックすることで、ダミーゲート電極１０３の両側部にオフセットスペーサ１０５を形成する。
次に、例えば、活性領域においてオフセットスペーサ１０５及びハードマスク層１０４をマスクとして不純物をイオン注入して、半導体基板１００中にポケット層（不図示）及びエクステンション領域１０６を形成する。
次に、例えば、活性領域においてオフセットスペーサ１０５及びハードマスク層１０４をマスクとして不純物をイオン注入して、半導体基板１００中にポケット層（不図示）及びエクステンション領域１０６を形成する。
次に、例えば、プラズマＣＶＤ法により全面に窒化シリコンを堆積し、さらに酸化シリコンを堆積し、全面にエッチバックすることで、オフセットスペーサ１０５の両側部に窒化シリコン膜１０７ａと酸化シリコン膜からなるサイドウォールスペーサを形成する。
次に、例えば、活性領域においてサイドウォールスペーサ、オフセットスペーサ１０５及びハードマスク層１０４をマスクとして不純物をイオン注入して、半導体基板１００中にソース・ドレイン領域１０９を形成する。
この後、レジスト膜を剥離し、希フッ酸（ＤＨＦ）処理によりサイドウォールスペーサを構成する酸化シリコン膜やその他の露出している酸化シリコン膜を除去し、不純物の活性化のためにスパイクＲＴＡ（rapid thermal annealing）処理（１０５０℃）などの熱処理を施す。
次に、例えば、活性領域においてサイドウォールスペーサ、オフセットスペーサ１０５及びハードマスク層１０４をマスクとして不純物をイオン注入して、半導体基板１００中にソース・ドレイン領域１０９を形成する。
この後、レジスト膜を剥離し、希フッ酸（ＤＨＦ）処理によりサイドウォールスペーサを構成する酸化シリコン膜やその他の露出している酸化シリコン膜を除去し、不純物の活性化のためにスパイクＲＴＡ（rapid thermal annealing）処理（１０５０℃）などの熱処理を施す。
次に、例えば、スパッタリングにより全面にコバルトなどの高融点金属を堆積させ、ＲＴＡ処理によりソース・ドレイン領域の表面における高融点金属とシリコンが接しているところでシリサイド化させ、高融点金属シリサイド層１１０を形成する。この後、未反応の高融点金属を除去する。
以上のようにして、図１０（ａ）に示す構成となる。
以上のようにして、図１０（ａ）に示す構成となる。
上記のＤＨＦ処理においてサイドウォールスペーサを構成する酸化シリコン膜が除去されるが、以降は窒化シリコン膜１０７ａのみでもサイドウォールスペーサと称することがある。
次に、図１０（ｂ）に示すように、例えば、サイドウォールスペーサ、オフセットスペーサ１０５及びハードマスク層１０４を被覆するように全面にＣＶＤ法などで酸化シリコンを堆積させて第１層間絶縁膜１１１を形成する。
次に、図１１（ａ）に示すように、ダミーゲート電極１０３の表面が露出するまで上面からＣＭＰ（chemical mechanical polishing）法により研磨する。
次に、図１１（ｂ）に示すように、例えば、所定条件のエッチング処理によりダミーゲート電極１０３及びダミーゲート絶縁膜１０２を除去する。これにより、ダミーゲート電極１０３及びダミーゲート絶縁膜１０２が存在していた部分に、ゲート電極用溝Ｔが形成される。
上記のエッチングにおいては、酸化シリコンからなるダミーゲート電極をエッチング除去する工程が含まれるため、酸化シリコンからなる第１層間絶縁膜１１１が表面からエッチング除去されて、半導体基板１００側へ後退してしまうことになる。
上記のエッチングにおいては、酸化シリコンからなるダミーゲート電極をエッチング除去する工程が含まれるため、酸化シリコンからなる第１層間絶縁膜１１１が表面からエッチング除去されて、半導体基板１００側へ後退してしまうことになる。
次に、図１２（ａ）に示すように、例えば、ＡＬＤ（atomic layer deposition）法に
より、ゲート電極用溝Ｔの内側を被覆して全面に酸化ハフニウムなどからなるゲート絶縁
膜１１３を形成する。
次に、例えば、スパッタリング法あるいはＣＶＤ法などにより、ゲート絶縁膜１１３の
上層において、ゲート電極用溝Ｔを埋め込んで全面にタングステンなどを堆積させて導電
層１１４を形成する。
より、ゲート電極用溝Ｔの内側を被覆して全面に酸化ハフニウムなどからなるゲート絶縁
膜１１３を形成する。
次に、例えば、スパッタリング法あるいはＣＶＤ法などにより、ゲート絶縁膜１１３の
上層において、ゲート電極用溝Ｔを埋め込んで全面にタングステンなどを堆積させて導電
層１１４を形成する。
次に、図１２（ｂ）に示すように、例えば、導電層１１４の上面から研磨などを行い、ゲート電極用溝Ｔの外部に堆積された導電層１１４を除去し、ゲート電極用溝Ｔ内にゲート電極１１４ａを形成する。
このとき、上記のように第１層間絶縁膜１１１の表面が後退していることから、ゲート電極用溝Ｔの外部において、ソース・ドレイン領域１０９の上方に、導電層残渣１１４ｒ及びゲート絶縁膜残渣１１３ｒが残されてしまう。
このとき、上記のように第１層間絶縁膜１１１の表面が後退していることから、ゲート電極用溝Ｔの外部において、ソース・ドレイン領域１０９の上方に、導電層残渣１１４ｒ及びゲート絶縁膜残渣１１３ｒが残されてしまう。
次に、図１３（ａ）に示すように、例えば、ＣＶＤ法により全面に酸化シリコンを堆積させて、第２層間絶縁膜１１５を形成し、図１３（ｂ）に示すように、ソース・ドレイン領域に達するコンタクトホールＣＨを開口しようとすると、上記のようにソース・ドレイン領域１０９の上方に導電層残渣１１４ｒが残されていることから、コンタクトホールの開口が導電層残渣１１４ｒに達したところで終了してしまう。
さらに、上記の導電層残渣１１４ｒは短絡の原因ともなる。
特開２００５−３０３２５６号公報
国際公開２００１／０９７９４３号パンフレット
特開２００１−３０８３１８号公報
さらに、上記の導電層残渣１１４ｒは短絡の原因ともなる。
解決しようとする課題は、上記のダマシンゲートプロセスにおいて、ゲート電極用溝を形成するときの層間絶縁膜の後退に起因して導電層の残渣が残ってしまい、コンタクトホールの開口が困難であり、短絡の原因となってしまうことである。
本発明の半導体装置の製造方法は、チャネル形成領域を有する半導体基板にダミーゲート絶縁膜及びダミーゲート電極を形成する工程と、前記ゲート電極をマスクとして前記半導体基板にソース・ドレイン領域を形成する工程と、酸化シリコンよりもフッ酸耐性を有する絶縁性材料により前記ダミーゲート電極よりも厚い膜厚で前記ダミーゲート電極を被覆して第１絶縁膜を形成する工程と、前記第１絶縁膜の上層に前記第１絶縁膜と異なる絶縁性材料により第２絶縁膜を形成する工程と、前記第２絶縁膜の上面から前記第１絶縁膜の頂部が露出するまで前記第２絶縁膜を除去する工程と、前記第１絶縁膜の上面から前記ダミーゲート電極が露出するまで前記第１絶縁膜と残存する前記第２絶縁膜とを平坦化しながら同時に除去する工程と、前記ダミーゲート電極及び前記ダミーゲート絶縁膜を除去してゲート電極用溝を形成する工程と、前記ゲート電極用溝の底部にゲート絶縁膜を形成する工程と、前記ゲート絶縁膜上における前記ゲート電極用溝内を導電性材料で埋め込んでゲート電極を形成する工程とを有し、電界効果トランジスタを形成することを特徴とする。
上記の本発明の半導体装置の製造方法は、まず、チャネル形成領域を有する半導体基板にダミーゲート絶縁膜及びダミーゲート電極を形成し、ゲート電極をマスクとして半導体基板にソース・ドレイン領域を形成する。
次に、酸化シリコンよりもフッ酸耐性を有する絶縁性材料によりダミーゲート電極よりも厚い膜厚でダミーゲート電極を被覆して第１絶縁膜を形成し、第１絶縁膜の上層に第１絶縁膜と異なる絶縁性材料により第２絶縁膜を形成し、第２絶縁膜の上面から第１絶縁膜の頂部が露出するまで第２絶縁膜を除去し、第１絶縁膜の上面からダミーゲート電極が露出するまで第１絶縁膜と残存する第２絶縁膜とを平坦化しながら同時に除去する。
次に、ダミーゲート電極及びダミーゲート絶縁膜を除去してゲート電極用溝を形成し、ゲート電極用溝の底部にゲート絶縁膜を形成し、ゲート絶縁膜上におけるゲート電極用溝内を導電性材料で埋め込んでゲート電極を形成する。
以上のようにして、電界効果トランジスタを形成する。
次に、酸化シリコンよりもフッ酸耐性を有する絶縁性材料によりダミーゲート電極よりも厚い膜厚でダミーゲート電極を被覆して第１絶縁膜を形成し、第１絶縁膜の上層に第１絶縁膜と異なる絶縁性材料により第２絶縁膜を形成し、第２絶縁膜の上面から第１絶縁膜の頂部が露出するまで第２絶縁膜を除去し、第１絶縁膜の上面からダミーゲート電極が露出するまで第１絶縁膜と残存する第２絶縁膜とを平坦化しながら同時に除去する。
次に、ダミーゲート電極及びダミーゲート絶縁膜を除去してゲート電極用溝を形成し、ゲート電極用溝の底部にゲート絶縁膜を形成し、ゲート絶縁膜上におけるゲート電極用溝内を導電性材料で埋め込んでゲート電極を形成する。
以上のようにして、電界効果トランジスタを形成する。
本発明の半導体装置の製造方法によれば、上記のダマシンゲートプロセスにおいて、ゲート電極用溝を形成するときの層間絶縁膜が後退せず、短絡の原因となる導電層の残渣が発生しないので、容易にコンタクトホールの開口を行うことができる。
以下に、本発明の半導体装置の製造方法の実施の形態について、図面を参照して説明する。
図１は、本実施形態に係る半導体装置の模式断面図である。
例えば、チャネル形成領域を有するシリコンの半導体基板１０に、活性領域を区切るＳＴＩ（shallow trench isolation）法による素子分離絶縁膜１１が形成されており、また、半導体基板１０上に、所定の間隔で離間して窒化シリコンなどからなる１対のオフセットスペーサ１５が形成され、オフセットスペーサ１５の両側部において窒化シリコンなどからなる１対のサイドウォールスペーサ１７ａが形成され、さらにサイドウォールスペーサ１７ａの両側部において窒化シリコンなどからなる第１絶縁膜２１が形成されている。
例えば、チャネル形成領域を有するシリコンの半導体基板１０に、活性領域を区切るＳＴＩ（shallow trench isolation）法による素子分離絶縁膜１１が形成されており、また、半導体基板１０上に、所定の間隔で離間して窒化シリコンなどからなる１対のオフセットスペーサ１５が形成され、オフセットスペーサ１５の両側部において窒化シリコンなどからなる１対のサイドウォールスペーサ１７ａが形成され、さらにサイドウォールスペーサ１７ａの両側部において窒化シリコンなどからなる第１絶縁膜２１が形成されている。
また、例えば、上記の１対のオフセットスペーサ１５の間の領域がゲート電極用溝Ｔとなっており、ゲート電極用溝Ｔの底部には、酸化ハフニウムあるいは酸化アルミニウムなどの酸化シリコンより誘電率が高い、いわゆるＨｉｇｈ−ｋ膜あるいは酸化シリコンなどからなるゲート絶縁膜２３が形成されている。また、ゲート絶縁膜２３の上層においてゲート電極用溝Ｔに埋め込まれて、ポリシリコンあるいはタングステン、ハフニウム、タンタル、チタン、モリブデン、ルテニウム、ニッケル、白金からなる群から選択された金属、該金属を含む合金、または、該金属の化合物からなるゲート電極２４ａが形成されている。
また、例えば、少なくともオフセットスペーサ１５及びサイドウォールスペーサ１７ａの下部における半導体基板１０において、エクステンション領域１６を有するソース・ドレイン領域１９が形成されている。ソース・ドレイン領域１９の表層部分には、ＮｉＳｉなどの高融点金属シリサイド層２０が形成されている。
上記のようにして、電界効果トランジスタが構成されている。
上記のようにして、電界効果トランジスタが構成されている。
また、上記のゲート電極２４ａ、オフセットスペーサ１５、サイドウォールスペーサ１７ａ及び第１絶縁膜２１の上層に、酸化シリコンなどからなる上層絶縁膜２５が形成されている。
上層絶縁膜２５及び第１絶縁膜２１を貫通して、ソース・ドレイン領域１９の高融点金属シリサイド層２０などに達するコンタクトホールＣＨが設けられ、金属などの導電性材料からなるプラグ２６と上層配線２７が形成されている。
上層絶縁膜２５及び第１絶縁膜２１を貫通して、ソース・ドレイン領域１９の高融点金属シリサイド層２０などに達するコンタクトホールＣＨが設けられ、金属などの導電性材料からなるプラグ２６と上層配線２７が形成されている。
上記の第１絶縁膜２１は、酸化シリコンよりもフッ酸耐性を有する絶縁性材料により形成されており、例えば、窒化シリコン、ホウ素がドープされた窒化シリコン、炭化シリコン、窒化炭化シリコン、及び炭化酸化シリコンのいずれかを含む絶縁性材料などからなる。
また、オフセットスペーサ１５、サイドウォールスペーサ１７ａ及び第１絶縁膜２１は平坦化されており、ゲート電極２４ａはこれらの絶縁膜と同じ高さとなっている。
また、オフセットスペーサ１５、サイドウォールスペーサ１７ａ及び第１絶縁膜２１は平坦化されており、ゲート電極２４ａはこれらの絶縁膜と同じ高さとなっている。
また、例えば、上記のオフセットスペーサ１５はエクステンション領域を形成するためのマスクとなっていた層であり、活性化熱処理の条件などにも依存するが、オフセットスペーサ１５のゲート電極２４ａと反対側端面の位置が実質的にエクステンション領域１６のチャネル側の先端の位置決めになっており、また、サイドウォールスペーサ１７ａはソース・ドレイン領域を形成するためのマスクとなっていた層であり、サイドウォールスペーサ１７ａのゲート電極２４ａと反対側端面の位置が実質的にソース・ドレイン領域１９のチャネル側の先端の位置決めになっている。
上記の本実施形態に係る半導体装置は、ゲート絶縁膜としてＨｉｇｈ−ｋ膜を用いることができる、ダマシンゲートプロセスによるＭＯＳトランジスタを有する半導体装置である。
次に、本実施形態に係る半導体装置の製造方法について図面を参照して説明する。
まず、図２（ａ）に示すように、例えば、チャネル形成領域を有するシリコンの半導体基板１０において、ＳＴＩ法により活性領域を区切る素子分離絶縁膜１１を形成する。
ＳＴＩ法では、例えば、半導体基板１０に、ドライ酸化により酸化シリコン膜（不図示）を形成し、さらに減圧ＣＶＤ（chemical vapor deposition）により窒化シリコン膜（不図示）を形成し、活性領域を形成する部分を保護するレジスト膜（不図示）をパターニング形成し、このレジスト膜をマスクにして窒化シリコン、酸化シリコン及び半導体基板のエッチングを順次行い、素子分離用溝を形成する。このとき、素子分離用溝の深さは、例えば１００〜４００ｎｍ程度とする。
まず、図２（ａ）に示すように、例えば、チャネル形成領域を有するシリコンの半導体基板１０において、ＳＴＩ法により活性領域を区切る素子分離絶縁膜１１を形成する。
ＳＴＩ法では、例えば、半導体基板１０に、ドライ酸化により酸化シリコン膜（不図示）を形成し、さらに減圧ＣＶＤ（chemical vapor deposition）により窒化シリコン膜（不図示）を形成し、活性領域を形成する部分を保護するレジスト膜（不図示）をパターニング形成し、このレジスト膜をマスクにして窒化シリコン、酸化シリコン及び半導体基板のエッチングを順次行い、素子分離用溝を形成する。このとき、素子分離用溝の深さは、例えば１００〜４００ｎｍ程度とする。
次に、例えば、高密度プラズマＣＶＤ法などにより素子分利用溝を埋め込んで６５０〜７００ｎｍ酸化シリコンを堆積させ、ＣＭＰ（Chemical Mechanical Polishing）により研磨を行い、平坦化して、酸化シリコンからなる素子分離絶縁膜１１とする。このとき、例えば、活性境域で窒化シリコン膜上の酸化シリコン膜が除去できる程度まで研磨を行う。
上記において、例えば、ＣＭＰ工程におけるウェハ面内での段差、いわゆるグローバル段差を低減するために、フォトリソグラフィ工程によりレジスト膜をパターニング形成してエッチングを行うことなどにより、広い活性領域上の酸化シリコンを予め除去してもよい。
次に、例えば、窒化シリコン膜を熱燐酸により除去し、活性領域で半導体基板を露出させる。ここで、窒化シリコン膜を剥離する前に、窒素、酸素、あるいは水素／酸素中でアニールを行い、酸化シリコン膜の緻密化や活性領域のコーナー部のラウンディングを行ってもよい。
次に、例えば、活性領域において半導体基板の表面に８〜１０ｎｍ程度の酸化シリコン膜を形成し、必要に応じてｐまたはｎウェルなどのウェル形成、パンチスルー防止の埋め込み層の形成及び／または閾値調整などのための導電性不純物のイオン注入を行う。
次に、図２（ｂ）に示すように、例えば、熱酸化法により全面に膜厚１〜３ｎｍ程度の酸化シリコンを形成し、さらにシランを原料ガスとする堆積温度５８０〜６５０℃の減圧ＣＶＤ法により膜厚が１００〜１５０ｎｍのポリシリコンを堆積し、減圧ＣＶＤ法により膜厚が５０〜１００ｎｍの窒化シリコンを堆積させる。
次に、例えば、フォトリソグラフィによりゲート形成領域を保護するレジスト膜を形成し、ＨＢｒやＣｌ系のガスによる異方性エッチングを行ってパターン加工することにより、半導体基板１０の活性領域におけるゲート電極形成領域上において、酸化シリコンのダミーゲート絶縁膜１２、ポリシリコンからなるダミーゲート電極１３、及び窒化シリコンからなるハードマスク層１４を積層する。
上記において、レジスト膜の形成後に、酸素プラズマによるトリミングを行ってレジスト膜の幅を細くするようにしてもよい。例えば、３２ｎｍノード技術では、ゲート長を２０〜３０ｎｍ程度で形成することもできる。
上記において、レジスト膜の形成後に、酸素プラズマによるトリミングを行ってレジスト膜の幅を細くするようにしてもよい。例えば、３２ｎｍノード技術では、ゲート長を２０〜３０ｎｍ程度で形成することもできる。
次に、図２（ｃ）に示すように、例えば、減圧ＣＶＤ法により全面に６〜１０ｎｍの膜厚の窒化シリコンを堆積し、全面にエッチバックすることで、ダミーゲート電極１３の両側部に半導体基板１０に接してオフセットスペーサ１５を形成する。
次に、図３（ａ）に示すように、例えば、活性領域においてオフセットスペーサ１５及びハードマスク層１４をマスクとして不純物をイオン注入して、半導体基板１０中にポケット層（Ｈａｌｏ；不図示）及びエクステンション領域１６を形成する。
次に、図３（ｂ）に示すように、例えば、減圧ＣＶＤ法により全面に１５〜３０ｎｍの膜厚の窒化シリコン膜１７を形成し、さらにＴＥＯＳ（tetraethylorthosilicate）を原料ガスとするＣＶＤ法により４０〜６０ｎｍの膜厚の酸化シリコン膜１８を形成する。
次に、図４（ａ）に示すように、例えば、酸化シリコン膜１８と窒化シリコン膜１７に対して全面にエッチバックすることで、オフセットスペーサ１５の両側部に半導体基板１０に接して、窒化シリコン膜１７ａと酸化シリコン膜１８ａを有するサイドウォールスペーサを形成する。サイドウォールスペーサは、酸化シリコン膜／窒化シリコン膜／酸化シリコン膜などの３層積層絶縁膜であってもよい。
次に、図４（ｂ）に示すように、例えば、活性領域においてサイドウォールスペーサ（窒化シリコン膜１７ａと酸化シリコン膜１８ａ）、オフセットスペーサ１５及びハードマスク層１４をマスクとして不純物をイオン注入して、半導体基板１０中にソース・ドレイン領域１９を形成する。
以上のようにして、オフセットスペーサ１５及びサイドウォールスペーサの下部における半導体基板１０において、エクステンション領域１６を有するソース・ドレイン領域１９が形成される。
以上のようにして、オフセットスペーサ１５及びサイドウォールスペーサの下部における半導体基板１０において、エクステンション領域１６を有するソース・ドレイン領域１９が形成される。
次に、図５（ａ）に示すように、例えば、イオン注入に用いたレジスト膜を剥離し、希フッ酸（ＤＨＦ）処理によりサイドウォールスペーサを構成する酸化シリコン膜１８ａやその他の露出している酸化シリコン膜を除去し、不純物の活性化のためにスパイクＲＴＡ（rapid thermal annealing）処理（１０５０℃）などの熱処理を施す。
上記のＤＨＦ処理において、サイドウォールスペーサを構成する酸化シリコン膜１８ａが除去されるが、以降の工程及び最終形態において、窒化シリコン膜１７ａのみでもサイドウォールスペーサと称することがある。
上記のＤＨＦ処理において、サイドウォールスペーサを構成する酸化シリコン膜１８ａが除去されるが、以降の工程及び最終形態において、窒化シリコン膜１７ａのみでもサイドウォールスペーサと称することがある。
次に、例えば、スパッタリングにより全面に６〜９ｎｍの膜厚でコバルト（Ｃｏ）を堆積させ、５００〜６００℃で３０秒程度のＲＴＡ処理によりソース・ドレイン領域の表面における高融点金属とシリコンが接しているところでシリサイド（ＣｏＳｉ）化させ、高融点金属シリサイド層２０を形成する。この後、硫酸／過酸化水素処理などで未反応の高融点金属を除去する。さらに、６５０〜８５０℃のＲＴＡ処理を行って低抵抗なＣｏＳｉ２として、所望の高融点金属シリサイド層２０を形成する。
また、Ｃｏの代わりに、ＮｉやＮｉＰｔを堆積させてＮｉＳｉを形成してもよい。
また、Ｃｏの代わりに、ＮｉやＮｉＰｔを堆積させてＮｉＳｉを形成してもよい。
次に、図５（ｂ）に示すように、例えば、ダミーゲート電極１３よりも厚い膜厚でダミーゲート電極（ハードマスク層１４）を被覆するように全面に、酸化シリコンよりもフッ酸耐性を有する絶縁性材料により第１絶縁膜２１を形成する。例えば、１００〜１５０ｎｍの膜厚の窒化シリコンを堆積させて第１絶縁膜２１を形成する。
上記の第１絶縁膜２１は、酸化シリコンよりもフッ酸耐性を有する絶縁性材料により形成するが、窒化シリコンの他、例えば、ホウ素がドープされた窒化シリコン、炭化シリコン、窒化炭化シリコン、及び炭化酸化シリコンのいずれかを含む絶縁性材料により形成する。
上記の第１絶縁膜２１は、酸化シリコンよりもフッ酸耐性を有する絶縁性材料により形成するが、窒化シリコンの他、例えば、ホウ素がドープされた窒化シリコン、炭化シリコン、窒化炭化シリコン、及び炭化酸化シリコンのいずれかを含む絶縁性材料により形成する。
窒化シリコン膜の成膜条件は、例えば、ＨＣＤ（ヘキサジクロロシラン）を原料ガスとする減圧ＣＶＤ法の場合、以下のとおりである。
処理温度：４５０〜６００℃
圧力：１０〜２００Ｐａ
流量：ＨＣＤ＝１０〜１００ｃｃ，ＮＨ３＝１００〜１０００ｃｃ，Ｎ２＝１００〜５００ｃｃ
処理温度：４５０〜６００℃
圧力：１０〜２００Ｐａ
流量：ＨＣＤ＝１０〜１００ｃｃ，ＮＨ３＝１００〜１０００ｃｃ，Ｎ２＝１００〜５００ｃｃ
また、プラズマＣＶＤ法の場合、以下のとおりである。
処理温度：３００〜５００℃
圧力：１〜１０Ｔｏｒｒ
パワー：５００〜１０００Ｗ
流量：ＳｉＨ４＝１００〜２０００ｓｃｃｍ，ＮＨ３＝１００〜２０００ｓｃｃｍ
処理温度：３００〜５００℃
圧力：１〜１０Ｔｏｒｒ
パワー：５００〜１０００Ｗ
流量：ＳｉＨ４＝１００〜２０００ｓｃｃｍ，ＮＨ３＝１００〜２０００ｓｃｃｍ
また、ＡＬＤ法の場合、以下のとおりである。
処理温度：４００〜６００℃
圧力：１０〜２００Ｐａ
流量：ＳｉＨ２Ｃｌ２＝１０〜１００ｃｃ，ＮＨ３＝１００〜１０００ｓｃｃｍ，Ｎ２＝１００〜５００ｃｃ
処理温度：４００〜６００℃
圧力：１０〜２００Ｐａ
流量：ＳｉＨ２Ｃｌ２＝１０〜１００ｃｃ，ＮＨ３＝１００〜１０００ｓｃｃｍ，Ｎ２＝１００〜５００ｃｃ
次に、例えば、第１絶縁膜２１の上層に第１絶縁膜と異なる絶縁性材料により第２絶縁膜２２を形成する。
例えば、ＣＶＤ法により５０〜３００ｎｍの膜厚の酸化シリコンを堆積させて第２絶縁膜２２とする。
酸化シリコン膜の成膜条件は、例えば、以下のとおりである。
処理温度：４００〜５５０℃
圧力：１０〜３００Ｔｏｒｒ
流量：ＴＥＯＳ＝１〜５ｇ，Ｏ３＝１０００〜３００００ｓｃｃｍ
例えば、ＣＶＤ法により５０〜３００ｎｍの膜厚の酸化シリコンを堆積させて第２絶縁膜２２とする。
酸化シリコン膜の成膜条件は、例えば、以下のとおりである。
処理温度：４００〜５５０℃
圧力：１０〜３００Ｔｏｒｒ
流量：ＴＥＯＳ＝１〜５ｇ，Ｏ３＝１０００〜３００００ｓｃｃｍ
次に、図６（ａ）に示すように、例えば、窒化シリコンに対して高い選択比で酸化シリコンを除去する条件のＣＭＰ処理により、第２絶縁膜２２の上面から第１絶縁膜２１の頂部が露出するまで研磨処理を行って第２絶縁膜を研磨除去する。
研磨のトルクの変化により第１絶縁膜２１の頂部の露出を検出でき、上記のように第２絶縁膜２２の研磨により絶縁膜を平坦化することができる。
研磨の他、等方性エッチングなどでエッチングしてもよい。
研磨のトルクの変化により第１絶縁膜２１の頂部の露出を検出でき、上記のように第２絶縁膜２２の研磨により絶縁膜を平坦化することができる。
研磨の他、等方性エッチングなどでエッチングしてもよい。
上記の第２絶縁膜２２が酸化シリコンからなる場合、ＣＭＰ処理としては、例えば以下の条件で行うことができる。
研磨圧力：１００〜５００ｈＰａ
回転数：定盤５０〜１５０ｒｐｍ、研磨ヘッド５０〜１５０ｒｐｍ
研磨パッド：発泡ポリウレタン樹脂
スラリー：酸化セリウム系スラリー
流量：１００〜３００ｃｃ／分
温度：２５〜３０℃
研磨時間：トルクエンドポイント使用
研磨圧力：１００〜５００ｈＰａ
回転数：定盤５０〜１５０ｒｐｍ、研磨ヘッド５０〜１５０ｒｐｍ
研磨パッド：発泡ポリウレタン樹脂
スラリー：酸化セリウム系スラリー
流量：１００〜３００ｃｃ／分
温度：２５〜３０℃
研磨時間：トルクエンドポイント使用
次に、図６（ｂ）に示すように、例えば、ダミーゲート電極１３が露出するまで、酸化シリコンと窒化シリコンの選択比が１：１のＣＭＰ処理により、第１絶縁膜２１及び残存する第２絶縁膜２２を平坦化しながら研磨除去する。
研磨のトルクの変化によりダミーゲート電極１３の頂部の露出を検出でき、上記のように第１絶縁膜２１と残存する第２絶縁膜２２の研磨により絶縁膜を平坦化することができる。
研磨の他、等方性エッチングなどでエッチングしてもよい。
上記のようにして、オフセットスペーサ１５、サイドウォールスペーサ１７ａ及び第１絶縁膜２１を平坦化することができる。
研磨のトルクの変化によりダミーゲート電極１３の頂部の露出を検出でき、上記のように第１絶縁膜２１と残存する第２絶縁膜２２の研磨により絶縁膜を平坦化することができる。
研磨の他、等方性エッチングなどでエッチングしてもよい。
上記のようにして、オフセットスペーサ１５、サイドウォールスペーサ１７ａ及び第１絶縁膜２１を平坦化することができる。
上記の第１絶縁膜２１が窒化シリコンからなり、第２絶縁膜２２が酸化シリコンからなる場合、ＣＭＰ処理としては、例えば以下の条件で行うことができる。
研磨圧力：１００〜５００ｈＰａ
回転数：定盤５０〜１５０ｒｐｍ、研磨ヘッド５０〜１５０ｒｐｍ
研磨パッド：発泡ポリウレタン樹脂
スラリー：シリカ系スラリー
流量：１００〜３００ｃｃ／分
温度：２５〜３０℃
研磨時間：トルクエンドポイント使用
研磨圧力：１００〜５００ｈＰａ
回転数：定盤５０〜１５０ｒｐｍ、研磨ヘッド５０〜１５０ｒｐｍ
研磨パッド：発泡ポリウレタン樹脂
スラリー：シリカ系スラリー
流量：１００〜３００ｃｃ／分
温度：２５〜３０℃
研磨時間：トルクエンドポイント使用
次に、図７（ａ）に示すように、例えば、化学ドライエッチング処理によりポリシリコンなどからなるダミーゲート電極１３を除去する。上記のエッチングが、酸化シリコンのダミーゲート絶縁膜に対して十分に選択比を有するようなエッチング条件とする。
さらに、例えば、フッ酸系の薬液を用いたエッチング処理により、ダミーゲート絶縁膜１２を除去する。
以上のようにして、１対のオフセットスペーサ１５で挟まれた領域にゲート電極用溝Ｔを形成する。
さらに、例えば、フッ酸系の薬液を用いたエッチング処理により、ダミーゲート絶縁膜１２を除去する。
以上のようにして、１対のオフセットスペーサ１５で挟まれた領域にゲート電極用溝Ｔを形成する。
上記のダミーゲート絶縁膜１２の除去において、第１絶縁膜２１が酸化シリコンよりもフッ酸耐性を有する絶縁性材料により形成されているので、ダミーゲート絶縁膜１２を除去する際に第１絶縁膜２１の表面が後退するのを抑制することができる。
次に、図７（ｂ）に示すように、例えば、熱酸化法によりゲート電極用溝Ｔの底面を被
覆して窒化酸化シリコン、あるいは、ＡＬＤ法によりゲート電極用溝Ｔの内側表面を被覆
して、酸化ハフニウムあるいは酸化アルミニウムなどのＨｉｇｈ−ｋ膜からなるゲート絶
縁膜２３を形成する。Ｈｉｇｈ−ｋ膜を形成した後の工程においては、Ｈｉｇｈ−ｋ膜は
耐熱性が低いため、処理温度が５００℃を超えないような工程で行う。
覆して窒化酸化シリコン、あるいは、ＡＬＤ法によりゲート電極用溝Ｔの内側表面を被覆
して、酸化ハフニウムあるいは酸化アルミニウムなどのＨｉｇｈ−ｋ膜からなるゲート絶
縁膜２３を形成する。Ｈｉｇｈ−ｋ膜を形成した後の工程においては、Ｈｉｇｈ−ｋ膜は
耐熱性が低いため、処理温度が５００℃を超えないような工程で行う。
次に、図８（ａ）に示すように、例えば、ゲート絶縁膜２３の上層におけるゲート電極用溝Ｔの内部及び外部に、スパッタリング法あるいはＣＶＤ法などによりハフニウムシリサイド（ＨｆＳｉｘ）を堆積、あるいはＡＬＤ法により窒化チタンを堆積して、５〜５０ｎｍの膜厚の導電層２４を形成する。
次に、図８（ｂ）に示すように、例えば、導電層２４を上方からＣＭＰ処理により研磨し、ゲート電極用溝Ｔの外部に堆積された導電層２４を除去し、ゲート電極用溝Ｔ内に埋め込まれたゲート電極２４ａを形成する。
次に、図９（ａ）に示すように、例えば、ＣＶＤ法によって、ゲート電極２４ａ、オフ
セットスペーサ１５、サイドウォールスペーサ１７ａ及び第１絶縁膜２１の上層に、酸化
シリコンを２００〜１０００ｎｍの膜厚で堆積させて、上層絶縁膜２５を形成する。
必要に応じて、ゲート電極２４ａの上層において１００〜８００ｎｍ程度の膜厚になる
ように、上層絶縁膜２５の表面をＣＭＰ法で研磨して平坦化する。
セットスペーサ１５、サイドウォールスペーサ１７ａ及び第１絶縁膜２１の上層に、酸化
シリコンを２００〜１０００ｎｍの膜厚で堆積させて、上層絶縁膜２５を形成する。
必要に応じて、ゲート電極２４ａの上層において１００〜８００ｎｍ程度の膜厚になる
ように、上層絶縁膜２５の表面をＣＭＰ法で研磨して平坦化する。
次に、図９（ｂ）に示すように、例えば、フォトリソグラフィ工程により、コンタクト
ホールのパターンで開口するレジスト膜（不図示）を形成し、ＲＩＥ（反応性イオンエッ
チング）などのドライエッチング処理を行って、上層絶縁膜２５及び第１絶縁膜２１を貫
通して、ソース・ドレイン領域１９の高融点金属シリサイド層２０などに達するコンタク
トホールＣＨを形成する。
ホールのパターンで開口するレジスト膜（不図示）を形成し、ＲＩＥ（反応性イオンエッ
チング）などのドライエッチング処理を行って、上層絶縁膜２５及び第１絶縁膜２１を貫
通して、ソース・ドレイン領域１９の高融点金属シリサイド層２０などに達するコンタク
トホールＣＨを形成する。
上記において、例えば、高融点金属シリサイド層２０の上層に予め窒化シリコン膜を形成しておき、窒化シリコンとの選択比を確保できる条件でコンタクトホールを開口することによって、窒化シリコン膜表面でエッチングを一旦停止させることができる。この後は、窒化シリコン膜の膜厚分のみ、窒化シリコンを除去するエッチングすることで、高融点金属シリサイド層２０への過剰エッチングを防止することが可能であり、接合リーク低減の為の補償イオン注入を削減することができる。
次に、例えば、Ｔｉ、ＴｉＮをＣＶＤ法により堆積し、Ｗを堆積し、さらにＣＭＰ処理で平坦化研磨して、下地との密着層を介して、Ｗなどからなるプラグ２６を形成する。
Ｔｉ、ＴｉＮの形成方法としては、ＣＶＤ法の他に、ＩＭＰ法を用いたスパッタリングなどの方法で行うことも可能であり、プラグ２６の形成方法としてコンタクトホール外部に堆積した導電層を除去する全面エッチバックを用いてもよい。
Ｔｉ、ＴｉＮの形成方法としては、ＣＶＤ法の他に、ＩＭＰ法を用いたスパッタリングなどの方法で行うことも可能であり、プラグ２６の形成方法としてコンタクトホール外部に堆積した導電層を除去する全面エッチバックを用いてもよい。
次に、例えば、Ａｌなどの配線材料により配線を行い、上層配線２７を形成する。
上層配線としては、ダマシンプロセスを用いたＣｕなどの配線を形成することも可能である。
以上で、図１に示す構造の半導体装置と同様の半導体装置を製造することができる。
上層配線としては、ダマシンプロセスを用いたＣｕなどの配線を形成することも可能である。
以上で、図１に示す構造の半導体装置と同様の半導体装置を製造することができる。
本発明の半導体装置の製造方法によれば、ダマシンゲートプロセスにおいて、ゲート電極用溝を形成するときの層間絶縁膜が後退せず、短絡の原因となる導電層の残渣が発生しないので、容易にコンタクトホールの開口を行うことができる。
また、第１絶縁膜やオフセットサイドウォールなどの高さを一定にすることができ、ダマシンゲートプロセスにおけるゲート電極の高さのばらつきを低減することも可能である。
また、第１絶縁膜やオフセットサイドウォールなどの高さを一定にすることができ、ダマシンゲートプロセスにおけるゲート電極の高さのばらつきを低減することも可能である。
本発明は上記の説明に限定されない。
上記の実施形態においては、第１絶縁膜と第２絶縁膜を積層して、平坦化研磨を行っているが、第１絶縁膜のみを堆積して研磨するようにしてもよい。第１絶縁膜は酸化シリコンよりもフッ酸耐性があるので、ダミーゲート絶縁膜除去時の後退を防止できる。この場合第１絶縁膜が厚いほど平坦化研磨時の平坦性が高められる。
但し、第１絶縁膜として窒化シリコンなどを厚くしすぎると、研磨に要する時間が長くなってしまう。そこで、上記実施形態のように、窒化シリコンなどの第１絶縁膜と酸化シリコンなどの第２絶縁膜を積層させることで、研磨に要する時間を短縮しながら、研磨時のディッシング生成を抑制して、高い平坦性を得ることが可能となる。
また、例えば、ゲート絶縁膜及びゲート電極を構成する材料は、上記の実施形態に限定されない。
高融点金属シリサイド層は形成されていなくてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
上記の実施形態においては、第１絶縁膜と第２絶縁膜を積層して、平坦化研磨を行っているが、第１絶縁膜のみを堆積して研磨するようにしてもよい。第１絶縁膜は酸化シリコンよりもフッ酸耐性があるので、ダミーゲート絶縁膜除去時の後退を防止できる。この場合第１絶縁膜が厚いほど平坦化研磨時の平坦性が高められる。
但し、第１絶縁膜として窒化シリコンなどを厚くしすぎると、研磨に要する時間が長くなってしまう。そこで、上記実施形態のように、窒化シリコンなどの第１絶縁膜と酸化シリコンなどの第２絶縁膜を積層させることで、研磨に要する時間を短縮しながら、研磨時のディッシング生成を抑制して、高い平坦性を得ることが可能となる。
また、例えば、ゲート絶縁膜及びゲート電極を構成する材料は、上記の実施形態に限定されない。
高融点金属シリサイド層は形成されていなくてもよい。
その他、本発明の要旨を逸脱しない範囲で、種々の変更が可能である。
本発明の半導体装置の製造方法は、ＭＯＳＦＥＴを有する半導体装置を製造する方法に適用できる。
１０…半導体基板、１１…素子分離絶縁膜、１２…ダミーゲート絶縁膜、１３…ダミーゲート電極、１４…ハードマスク層、１５…オフセットスペーサ、１６…エクステンション領域、１７…窒化シリコン膜、１７ａ…窒化シリコン膜（サイドウォールスペーサ）、１８，１８ａ…酸化シリコン膜、１９…ソース・ドレイン領域、２０…高融点金属シリサイド層、２１…第１絶縁膜、２２…第２絶縁膜、２３…ゲート絶縁膜、２４…導電層、２４ａ…ゲート電極、２５…上層絶縁膜、２６…プラグ、２７…上層配線、Ｔ…ゲート電極用溝
Claims (8)
- チャネル形成領域を有する半導体基板にダミーゲート絶縁膜及びダミーゲート電極を形
成する工程と、
前記ダミーゲート電極をマスクとして前記半導体基板にソース・ドレイン領域を形成す
る工程と、
酸化シリコンよりもフッ酸耐性を有する絶縁性材料により前記ダミーゲート電極よりも
厚い膜厚で前記ダミーゲート電極を被覆して第１絶縁膜を形成する工程と、
前記第１絶縁膜の上層に前記第１絶縁膜と異なる絶縁性材料により第２絶縁膜を形成す
る工程と、
前記第２絶縁膜の上面から前記第１絶縁膜の頂部が露出するまで前記第２絶縁膜を除去
する工程と、
前記第１絶縁膜の上面から前記ダミーゲート電極が露出するまで前記第１絶縁膜と残存
する前記第２絶縁膜とを平坦化しながら同時に除去する工程と、
前記ダミーゲート電極及び前記ダミーゲート絶縁膜を除去してゲート電極用溝を形成す
る工程と、
前記ゲート電極用溝の底部にゲート絶縁膜を形成する工程と、
前記ゲート絶縁膜上における前記ゲート電極用溝内を導電性材料で埋め込んでゲート電
極を形成する工程と
を有し、電界効果トランジスタを形成することを特徴とする
半導体装置の製造方法。 - 前記第１絶縁膜と残存する前記第２絶縁膜とを同時に除去する工程において、前記第１
絶縁膜及び残存する前記第２絶縁膜を研磨除去する
請求項１に記載の半導体装置の製造方法。 - 前記第２絶縁膜を除去する工程において、前記第２絶縁膜を研磨除去する
請求項１に記載の半導体装置の製造方法。 - 前記ダミーゲート電極を形成する工程の後、前記ソース・ドレイン領域を形成する工程
の前に、前記ダミーゲート電極の両側部にオフセットスペーサを形成する工程と、前記オ
フセットスペーサ及び前記ダミーゲート電極をマスクとして前記半導体基板にエクステン
ション領域を形成する工程と、前記オフセットスペーサの両側部にサイドウォールスペー
サを形成する工程とをさらに有し、
前記ソース・ドレイン領域を形成する工程において、前記サイドウォールスペーサ、前
記オフセットスペーサ及び前記ダミーゲート電極をマスクとして前記半導体基板にソース
・ドレイン領域を形成する
請求項１に記載の半導体装置の製造方法。 - 前記ゲート電極用溝を形成する工程においては、１対の前記オフセットスペーサで挟ま
れた領域に前記ゲート電極用溝を形成する
請求項４に記載の半導体装置の製造方法。 - 前記ゲート電極を形成する工程が、前記ゲート絶縁膜上における前記ゲート電極用溝の
内部及び外部に導電性材料を堆積させる工程と、前記ゲート電極用溝の外部の前記導電性
材料を除去する工程とを含む
請求項１に記載の半導体装置の製造方法。 - 前記ゲート電極用溝を形成する工程において、前記ダミーゲート絶縁膜をフッ酸系の薬
液で除去する
請求項１に記載の半導体装置の製造方法。 - 前記第１絶縁膜を形成する工程において、窒化シリコン、ホウ素がドープされた窒化シ
リコン、炭化シリコン、窒化炭化シリコン、及び炭化酸化シリコンのいずれかを含む絶縁
性材料により形成する
請求項１に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007189391A JP5070969B2 (ja) | 2007-07-20 | 2007-07-20 | 半導体装置の製造方法 |
| US12/144,752 US7592232B2 (en) | 2007-07-20 | 2008-06-24 | Method for manufacturing semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007189391A JP5070969B2 (ja) | 2007-07-20 | 2007-07-20 | 半導体装置の製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2009027002A JP2009027002A (ja) | 2009-02-05 |
| JP2009027002A5 JP2009027002A5 (ja) | 2010-04-15 |
| JP5070969B2 true JP5070969B2 (ja) | 2012-11-14 |
Family
ID=40265168
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007189391A Expired - Fee Related JP5070969B2 (ja) | 2007-07-20 | 2007-07-20 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7592232B2 (ja) |
| JP (1) | JP5070969B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7932563B2 (en) * | 2009-01-30 | 2011-04-26 | Xilinx, Inc. | Techniques for improving transistor-to-transistor stress uniformity |
| DE102009055435B4 (de) * | 2009-12-31 | 2017-11-09 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verstärkter Einschluss von Metallgateelektrodenstrukturen mit großem ε durch Verringern der Materialerosion einer dielektrischen Deckschicht beim Erzeugen einer verformungsinduzierenden Halbleiterlegierung |
| US8981495B2 (en) * | 2010-02-08 | 2015-03-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Laterally diffused metal oxide semiconductor transistor with partially unsilicided source/drain |
| DE102010028460B4 (de) * | 2010-04-30 | 2014-01-23 | Globalfoundries Dresden Module One Limited Liability Company & Co. Kg | Verfahren zum Herstellen eines Halbleiterbauelements mit einer reduzierten Defektrate in Kontakten, das Austauschgateelektrodenstrukturen unter Anwendung einer Zwischendeckschicht aufweist |
| US8497210B2 (en) * | 2010-10-04 | 2013-07-30 | International Business Machines Corporation | Shallow trench isolation chemical mechanical planarization |
| CN102487015A (zh) * | 2010-12-03 | 2012-06-06 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN102487014B (zh) * | 2010-12-03 | 2014-03-05 | 中国科学院微电子研究所 | 一种半导体结构及其制造方法 |
| CN102938416A (zh) * | 2011-08-16 | 2013-02-20 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| CN103311294B (zh) * | 2012-03-14 | 2016-09-21 | 中国科学院微电子研究所 | 鳍式场效应晶体管及其制造方法 |
| WO2014132537A1 (ja) * | 2013-03-01 | 2014-09-04 | 日本電気株式会社 | 情報処理装置、そのデータ処理方法、およびプログラム |
| KR102065496B1 (ko) * | 2013-06-18 | 2020-01-13 | 삼성전자주식회사 | 반도체 장치 및 그 제조 방법 |
| US9449827B2 (en) * | 2014-02-04 | 2016-09-20 | International Business Machines Corporation | Metal semiconductor alloy contact resistance improvement |
| US9865466B2 (en) * | 2015-09-25 | 2018-01-09 | Applied Materials, Inc. | Silicide phase control by confinement |
| US10483167B2 (en) | 2017-08-15 | 2019-11-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method for manufacturing dual FinFET device |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07111962B2 (ja) * | 1992-11-27 | 1995-11-29 | 日本電気株式会社 | 選択平坦化ポリッシング方法 |
| JPH1168100A (ja) * | 1997-08-19 | 1999-03-09 | Rohm Co Ltd | 半導体装置の製造方法 |
| WO2001071807A1 (fr) * | 2000-03-24 | 2001-09-27 | Fujitsu Limited | Dispositif a semi-conducteur et son procede de fabrication |
| JP2001308318A (ja) | 2000-04-19 | 2001-11-02 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| JP2002151685A (ja) * | 2000-11-14 | 2002-05-24 | Fujitsu Ltd | 絶縁ゲート型半導体装置の製造方法 |
| JP3966102B2 (ja) * | 2002-07-05 | 2007-08-29 | 松下電器産業株式会社 | 半導体装置の製造方法 |
| JP4107021B2 (ja) | 2002-09-10 | 2008-06-25 | ダイソー株式会社 | 固体塩基触媒、その製造法及びそれを用いるエポキシ化合物の製造法 |
| JP4546201B2 (ja) | 2004-03-17 | 2010-09-15 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
| JP2006073704A (ja) * | 2004-09-01 | 2006-03-16 | Seiko Epson Corp | 半導体装置の製造方法 |
| US7091118B1 (en) * | 2004-11-16 | 2006-08-15 | Advanced Micro Devices, Inc. | Replacement metal gate transistor with metal-rich silicon layer and method for making the same |
| JP2007095872A (ja) * | 2005-09-28 | 2007-04-12 | Toshiba Corp | 半導体装置の製造方法 |
| JP4997752B2 (ja) * | 2005-12-13 | 2012-08-08 | ソニー株式会社 | 半導体装置の製造方法 |
-
2007
- 2007-07-20 JP JP2007189391A patent/JP5070969B2/ja not_active Expired - Fee Related
-
2008
- 2008-06-24 US US12/144,752 patent/US7592232B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7592232B2 (en) | 2009-09-22 |
| US20090023261A1 (en) | 2009-01-22 |
| JP2009027002A (ja) | 2009-02-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5070969B2 (ja) | 半導体装置の製造方法 | |
| JP5282419B2 (ja) | 半導体装置及びその製造方法 | |
| JP4770885B2 (ja) | 半導体装置 | |
| JP5151303B2 (ja) | 半導体装置の製造方法 | |
| JP4458129B2 (ja) | 半導体装置およびその製造方法 | |
| JP5375362B2 (ja) | 半導体装置の製造方法 | |
| JP5090173B2 (ja) | 高誘電率ゲート誘電体層及びシリサイドゲート電極を有する半導体デバイスの製造方法 | |
| JP4600417B2 (ja) | 半導体装置の製造方法 | |
| JP2009016706A (ja) | 半導体装置およびその製造方法 | |
| JP2009026997A (ja) | 半導体装置およびその製造方法 | |
| JP4771024B2 (ja) | 半導体装置の製造方法 | |
| KR100741467B1 (ko) | 반도체 장치 및 그 제조방법 | |
| US20080023774A1 (en) | Semiconductor device and method for fabricating the same | |
| US20120068270A1 (en) | Semiconductor device and manufacturing method of the device | |
| JP2006140319A (ja) | 半導体装置およびその製造方法 | |
| TW201013930A (en) | Novel high-k metal gate structure and method of making | |
| JP2008103613A (ja) | 半導体装置及びその製造方法 | |
| JP3394914B2 (ja) | 半導体装置およびその製造方法 | |
| JP5374947B2 (ja) | 半導体装置およびその製造方法 | |
| JP5287800B2 (ja) | 半導体装置 | |
| JP4221429B2 (ja) | 半導体装置の製造方法 | |
| JP2006339597A (ja) | 半導体装置およびその製造方法 | |
| JP3966102B2 (ja) | 半導体装置の製造方法 | |
| JP2009094439A (ja) | 半導体装置と半導体装置の製造方法 | |
| JP2009016754A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100225 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100225 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120719 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120724 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120806 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150831 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |