JP5057761B2 - 伝送装置 - Google Patents
伝送装置 Download PDFInfo
- Publication number
- JP5057761B2 JP5057761B2 JP2006326230A JP2006326230A JP5057761B2 JP 5057761 B2 JP5057761 B2 JP 5057761B2 JP 2006326230 A JP2006326230 A JP 2006326230A JP 2006326230 A JP2006326230 A JP 2006326230A JP 5057761 B2 JP5057761 B2 JP 5057761B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- clock
- signal
- timing
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/433—Content storage operation, e.g. storage operation in response to a pause request, caching operations
- H04N21/4334—Recording operations
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L41/00—Arrangements for maintenance, administration or management of data switching networks, e.g. of packet switching networks
- H04L41/14—Network analysis or design
- H04L41/147—Network analysis or design for predicting network behaviour
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
- H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
- H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
- H04N21/4302—Content synchronisation processes, e.g. decoder synchronisation
- H04N21/4305—Synchronising client clock from received content stream, e.g. locking decoder clock with encoder clock, extraction of the PCR packets
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/24—Systems for the transmission of television signals using pulse code modulation
- H04N7/52—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal
- H04N7/54—Systems for transmission of a pulse code modulated video signal with one or more other pulse code modulated signals, e.g. an audio signal or a synchronizing signal the signals being synchronous
- H04N7/56—Synchronising systems therefor
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/08—Monitoring or testing based on specific metrics, e.g. QoS, energy consumption or environmental parameters
- H04L43/0852—Delays
- H04L43/087—Jitter
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L43/00—Arrangements for monitoring or testing data switching networks
- H04L43/10—Active monitoring, e.g. heartbeat, ping or trace-route
- H04L43/106—Active monitoring, e.g. heartbeat, ping or trace-route using time related information in packets, e.g. by adding timestamps
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Multimedia (AREA)
- Computer Networks & Wireless Communication (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Television Signal Processing For Recording (AREA)
- Time-Division Multiplex Systems (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
Description
図45のように、フルTS(図45(A))からTSパケット「packet Ax」(x=0、1、2、・・・) が選択されてできるパーシャルTS(図45(B))を記録する場合、フルTSにおいて選択されなかったTSパケット部分が詰められた状態(図45(C))で記録媒体(DVD(Digital Versatile Disc)、BD(Blu-ray Disc)、ハードディスクなど)に記録されることになる。
本発明の実施形態を説明する前に、本発明の実施形態の前提となるタイムスタンプの技術及びその問題点について説明する。ここでは、例えば、図1に示すように、デジタル放送番組を視聴するユーザ宅において、デジタル放送ストリームを受信して視聴したい番組に関するストリームをDVD、BD、ハードディスクなどの記録媒体に一旦保存できるデジタルTV、セットトップボックス、或いは、パソコンなどをホームサーバーとして、記録媒体から読み出したストリームをIEEE1394等のホームネットワークを介して宅内の各部屋に再配信することで、それぞれの部屋にあるデジタルTVにて放送番組を視聴できるようにするホームサーバーシステムに用いられる伝送装置100(少なくともチューナ1、MPEGデコーダ2、レコーダ3を含む)について考える。
図1は本発明の第1の実施形態の伝送装置を含むホームサーバーシステムのブロック図を示している。
図1におけるホームサーバーシステムは、デジタル放送波を受信しストリームをフルTSとして復元するチューナ1と、フルTS又はパーシャルTSの全て或いは一部を新たなパーシャルTSとして入出力するシステムデコーダ200を少なくとも含むMPEGデコーダ2と、パーシャルTSを記録するレコーダ3と、システムデコーダ200から出力されるパーシャルTSをホームネットワーク4に送信するネットワークインターフェース8と、ホームネットワーク4からのパーシャルTSを受信し出力するネットワークインターフェース9と、ネットワークインターフェース9から出力されるパーシャルTSを受け取るシステムデコーダ500とこれをデコードするAVデコーダ501とを含むMPEGデコーダ5と、デコードされた映像信号を映像として表示するディスプレイ6と、デコードされた音声信号を音声として出力するスピーカ7とを備えている。ここで、チューナ1,MPEGデコーダ2,レコーダ3を含む部分は、伝送装着100を構成している。
図2において、システムデコーダ200には、チューナ1からのフルTSにタイムスタンプを付与し、番組視聴に必要となるTSパケットのみを選択し、これをタイムスタンプ付パーシャルTSとしてレコーダ3に送り、任意の時間後にレコーダ3から読み出されるタイムスタンプ付パーシャルTSにおいて、タイムスタンプとパーシャルTSとを選別するパケット入力部21と、タイムスタンプから出力開始タイミングを検出し、これを出力タイミング基準信号(SYNCO_base)として通知(或いは、出力)する出力開始タイミング検出部22と、出力タイミング基準信号を出力基準クロック(CLKO_base)に同期させる再同期部23と、再同期化された出力タイミング基準信号を起点に出力クロックを停止する期間を測定する測定部24と、出力クロックと出力タイミング信号を生成する出力制御信号生成部25と、パケット入力部21からのパーシャルTSを出力クロックと出力タイミング信号に従い出力するパケット出力部26とを備えている。
パケット入力部21には、タイムスタンプクロック(TTSCLK)にて動作する第1のタイムスタンプカウンタが内蔵されており、チューナ1からフルTSを構成する各TSパケットが到着する毎に、この到着時の第1のタイムスタンプカウンタの値(TTSCNT1)をタイムスタンプとして各TSパケットに付与する。第1のタイムスタンプカウンタは、システムデコーダ200が起動した時の値、例えば0、から27MHzの周期でカウントアップし続けるカウンタであり、カウンタ値が最大となった場合には、次の周期にて0から再びカウントし続ける。
図3(A)SYNCIはパケット入力部21に入力するパケット同期信号、(B)CLKIは伝送クロック、(C)TTSCLKはタイムスタンプクロック、(D)TTSCLK1はパケット入力部21内部にある第1のタイムスタンプカウンタの値、(E)TimeStampはタイムスタンプをそれぞれ示している。
出力開始タイミング検出部22には、パケット入力部21と同様なタイムスタンプクロック(TTSCLK)にて動作する第2のタイムスタンプカウンタが内蔵されており、この第2のタイムスタンプカウンタの値(TTSCNT2)とタイムスタンプの値が同値になった場合をそのタイムスタンプが付与されていたTSパケットの出力開始タイミングとして検出し、これを出力タイミング基準信号(SYNCO_base)として生成する。また、第2のタイムスタンプカウンタの値は、レコーダ3に記録されたパーシャルTSの最初のTSパケットを出力する際に、これに付与されているタイムスタンプが示す値に初期化しておく。
再同期部23では、出力開始タイミング検出部22から出力される出力タイミング基準信号(SYNCO_base)の出力基準クロック(CLKO_base)への再同期処理が行われる。
図4(G)(H)は再同期部23における再同期処理の動作タイミングを示している。図4(G)CLKO_baseは出力基準クロック、(H)SYNCO_edgeは再同期処理されたSYNCO_baseをそれぞれ示している。
また、乗り換え後の出力タイミング基準信号(SYNCO_edge)のアクティブ期間をCLKO_baseの1サイクル分とするために、SYNCO_baseは3回ラッチされている。
図6(A)SYNCO_baseは出力タイミング基準信号、(B)TTSCLKはタイムスタンプクロック、(C)CLKO_baseは出力基準クロック、(D)SYNCO_base_d1,(E)SYNCO_base_d2,(F)SYNCO_base_d3はSYNCO_baseをそれぞれ1回,2回,3回ラッチした信号、(G)SYNCO_edgeはSYNCO_baseをCLKO_base同期に乗り換えた出力タイミング基準信号をそれぞれ示している。
図7に測定部24の詳細なブロック図を示し、この図に沿って説明する。
測定部24は、分周比Nを数える第1のカウンタ241と、出力クロックの停止すべき期間を予測する予測部242とを備えている。
図4(G)CLKO_baseは出力基準クロック、(H)DIVCNT1_rstは第1のカウンタ241のリセット信号、(I)DIVCNT1は第1のカウンタ241のカウント値、(J)DIVCNT1_eq_Nは第1のカウンタ241が1分周比分をカウントする毎にアクティブとなるフルカウント信号、(K)CLKSTP_preは予測部242が予測した停止期間を示す信号を、それぞれ示している。
図8に示すように、予測部242は予測停止期間を示す信号(CLKSTP_pre)を生成する第1の回路部242-1と、第2のカウンタ251のリセット信号(DIVCNT2_rst) を生成する第2の回路部242-2とを備えている。
図7に出力制御信号部25の詳細なブロック図を示し、この図に沿って説明する。
出力制御信号生成部25は、第1のカウンタ241とちょうど1分周比分遅れて、分周比Nを数える第2のカウンタ251と、出力クロック(CLKO)の停止期間を決定し、この期間は出力クロックの生成を停止するクロック生成部252と、出力開始タイミングを決定されたクロック停止期間分遅らせ、最終的な出力タイミング信号(SYNCO)を生成するタイミング生成部253とを備えている。
図4(L)DIVCNT2_rstは、前述の通り予測部242から出力される第2のカウンタ251のリセット信号、(M) DIVCNT2は、第2のカウンタ251のカウント値、(N) CLKSTP_periはクロック停止期間を示す信号、(O) DIVCNT2_eq_Nは、第2のカウンタ251が1分周比分をカウントする毎にアクティブとなるフルカウント信号、(P) DIVCNT2_eq_N/2は、第2のカウンタ251にて2分の1分周比分をカウントする毎にアクティブとなるハーフカウント信号、(Q) CLKOはCLKO_baseのN分周クロックであり、CLKSTP_periが示す期間はクロックのトグル動作(信号レベルをある規則に従いHigh、Low交互に変化させる動作)が行われないことで停止している、(R) SYNCOは出力タイミングをCLKOが停止している期間分遅延させた最終的な出力タイミング信号を、それぞれ示している。
図9に示すように、クロック生成部252は、クロック停止期間を決定する第1の回路部252-1と、出力クロック(CLKO)をCLKO_baseの分周クロックとして生成する第2の回路部252-2とを備えている。
第1の回路部252-1は、CLKO_base同期で動作するSR−FFを1つと、論理積回路(AND)を2つ備えている。
図17と図18において、同一信号には同一のアルファベット(A)〜(I)を付してあり、(A)CLKO_baseは出力基準クロック、(B)DIVCNT2_rstは第2のカウンタ251のリセット信号、(C)DIVCNT2は第2のカウンタ251のカウント値、(D)DIVCNT2_eq_Nは第2のカウンタ251が1分周比分をカウントする毎にアクティブとなるフルカウント信号、(E)DIVCNT2_eq_N/2は第2のカウンタ251が2分の1分周比分をカウントする毎にアクティブとなるハーフカウント信号、(F)CLKSTP_preは測定部24から出力される予測停止期間を示す信号、(G)CLKSTP2_setは第2の予測停止期間の開始タイミングを示す信号、
(H)CLKSTP2_preは第2の予測停止期間を示す信号、(I)CLKSTP_periは決定されたクロック停止期間を示す信号を、それぞれ示している。
図18のように、クロック停止期間が存在しない場合は、CLKSTP_pre、CLKSTP2_preが共にアクティブである期間がない。この結果、(I)の波形のようにCLKSTP_periは生成されない(アクティブとなる期間が存在しない)。
図20と図21において、同一信号には同一のアルファベット(A)〜(I)を付してあり、(A)CLKO_baseは出力基準クロック、(B)DIVCNT2_rstは第2のカウンタ251のリセット信号、(C)DIVCNT2は第2のカウンタ251のカウント値、(D)DIVCNT2_eq_Nは第2のカウンタ251が1分周比分をカウントする毎にアクティブとなるフルカウント信号、(E)DIVCNT2_eq_N/2は第2のカウンタ251が2分の1分周比分をカウントする毎にアクティブとなるハーフカウント信号、(F)CLKSTP_periは決定されたクロック停止期間を示す信号、(G)CLKO_resetは図19の第2の回路部252−2におけるSR−FFに入力するリセット信号、(H)CLKO_setは同SR−FFに入力するセット信号、(I)CLKOはCLKO_baseのN分周クロック(本実施形態では分周比Nを4とする場合の例としているため、4分周クロックとなっている)を、それぞれ示している。
タイミング生成部253はCLKO_base同期にて動作するSR−FFを1つのみ備えている。
つまり、本実施形態では、DIVCNT2_rstが示す第2のカウンタ251の分周開始基点が、その基になったタイムスタンプが付与されていたTSパケットの最終的な出力開始タイミングとなる。
よって、出力制御信号生成部25からは、図4(Q)(R)に示す位相を持って、出力クロック(CLKO)と出力タイミング信号(SYNCO)が生成される。
パケット出力部26は、出力制御信号生成部25の出力となるSYNCO、CLKOに同期させ、パケット入力部21から受け取るパケットデータとなるDATAOと共に出力する。
図25(Q'') CLKO(b)は、DIVCNT2_eq_N がアクティブ時にLowレベル、DIVCNT2_eq_N/2がアクティブ時Highレベルとすることで、CLKO(a)をちょうど反転した波形とし、システムデコーダ200の後段ブロックにて、CLKOの立ち下がりでパケットを確実に受け取れる位相とした例である。
図26は本発明を適用した第2の実施形態の伝送装置を含むホームサーバーシステムのブロック図を示し、図27は図26におけるシステムデコーダ200Aのブロック図を示している。図1及び図2と同一部分には同一符号を付してある。
図26に示す伝送装置100Aが、第1の実施形態における図1の伝送装置100と異なる点は、MPEGデコーダ2Aの部分であり、図27に示すようにシステムデコーダ200Aは再同期部23を含まないことである。
これ以外の動作については、第1の実施形態と同様なため、説明を省略する。
図29は本発明を適用した第3の実施形態の伝送装置を含むホームサーバーシステムのブロック図を示し、図30は図29におけるシステムデコーダ200Bのブロック図を示している。図1及び図2と同一部分には同一符号を付してある。
第1、第2の実施形態では「タイムシフト」と呼ばれる動作に対応した配信システムの例であったが、第3の実施形態は「ライブ(LIVE)配信」と呼ばれる動作に注目した場合の伝送装置100Bへの運用例を示している。
従って、システムデコーダ200Bにおいては、パケット入力部21にて付与されるタイムスタンプによる出力タイミング基準信号の生成が不要となるため、出力開始タイミング検出部22が省略されている。
これ以外の動作については第1の実施形態と同様なため、説明を省略する。
図31は本発明を適用した第4の実施形態の伝送装置を含むホームサーバーシステムのブロック図を示し、図32は図31におけるシステムデコーダ200Cのブロック図を示している。図1及び図2と同一部分には同一符号を付してある。
第4の実施形態は第3の実施形態と同様に「ライブ配信」に注目した場合の伝送装置100Cへの運用例を示している。
すなわち、パケット入力部21に入力する入力伝送クロック(CLKI)を出力基準クロック(CLKO_base)として兼用することで、CLKO_baseを別途入力することを不要とし、CLKIにて測定部24以降を同期系として伝送装置を構築した形態となっている。
上記3番目の運用可能な場合では、パーシャル対象のパケットが常にMパケット毎に入力してくるのであれば、少なくとも分周比NとしてM以下のいずれかの2以上の整数を選ぶことが可能である。
その他のブロックについては、第1の実施形態と同様なため、説明を省略する。
図33は本発明を適用した第5の実施形態の伝送装置を含むホームサーバーシステムのブロック図を示し、図34は図33におけるシステムデコーダ200Dのブロック図を示している。図1及び図2と同一部分には同一符号を付してある。
第3、第4の実施形態では「ライブ配信」と呼ばれる動作に注目した場合の配信システムの例であったが、第5の実施形態は「オフライン配信」と呼ばれる動作に注目した場合の伝送装置100Dへの運用例を示している。
また、デジタル放送波を受信している状態にてオフライン配信するシステムを考えると、第1の実施形態のタイムシフト対応配信システムとシステム構成は同じとなり、レコーダ3からシステムデコーダ200Dに入力するストリームが記録中のものか、予め記録してあるものかの違いだけであり、その他のブロックについては第1の実施形態と同様であるため、説明を省略する。
図35は本発明を適用した第6の実施形態の伝送装置を含むホームサーバーシステムのブロック図を示し、図36は図35におけるシステムデコーダ200Eのブロック図を示している。図1及び図2と同一部分には同一符号を付してある。
第6の実施形態は第5の実施形態と同様に「オフライン配信」に注目した場合の伝送装置100Eへの運用例を示している。
すなわち、出力開始タイミング検出部22に入力するタイムスタンプクロック(TTSCLK)を、出力基準クロック(CLKO_base)として兼用することで、CLKO_baseを別途入力することを不要とし、TTSCLKにて出力タイミング検出部22と測定部24以降を同期系として伝送装置を構築した形態となっている。
その他のブロックについては、第1の実施形態と同様なため、説明を省略する。
図37に本発明を適用した伝送装置のホームサーバーシステム以外への運用例となる第7の実施形態のブロック図を示す。
第1〜第6の実施形態では、ネットワークを経由してストリームを配信するホームサーバーシステムを例に、本発明の構成例及び運用例を示してきた。
第1〜第6の実施形態との違いとして、MPEGデコーダ2Fに含まれるシステムデコーダ200Fにおいて、パケット入力部21とは別に第2のパケット入力部27が追加されている。なお、容易に区別できるように、パケット入力部21を図38においては、第1のパケット入力部21としている。
その他のブロックについては、第1の実施形態と同様なため、説明を省略する。
なお、第1〜第7の実施形態の各部の説明において、クロックの立ち上がり同期で動作する回路として説明してあるが、これを立ち下がり同期の回路とすることも可能であり、また、信号のアクティブ極性をHighレベルとして説明してあるが、これをLowレベルの回路とすることも可能であり、本発明においてはいずれの場合も含まれる。
本発明によれば、再配信時の伝送クロックにノイズ源を乗せることなく、簡易的にPCRジッタを出来る限り抑制することができる。
図39(A)〜(D)に示す分周比4の場合、次の出力開始タイミング直前のDIVCNTの値が1〜3までしか変化していない状態で、出力開始タイミングが検出される。この出力開始タイミングが検出された時点を含む分周期間では出力クロック(CLKO)の生成を停止する(出力クロックをHighレベル或いはLowレベルへ状態変化させない。或いは、トグル動作させない)。これにより、従来技術で説明した図44(F)(G)にて示したようなノイズ源となる信号とはならず、かつ、図39(I)(J)に示した従来の方法と比べてPCRジッタを軽減できる。
22…出力開始タイミング検出部
23…再同期部
24…測定部
25…出力制御信号生成部
100,100A,100B,100C,100D,100E,100F…伝送装置
200,200A,200B,200C,200D,200E,200F…システムデコーダ
241…第1のカウンタ
242…予測部
251…第2のカウンタ
252…クロック生成部
253…タイミング生成部
Claims (5)
- 入力するストリームから全て或いは一部を選択し、これを新たなストリームとして伝送する伝送装置において、
前記新たなストリームの出力に必要となる出力タイミング基準信号と出力基準クロックとを入力とし、前記出力タイミング基準信号により出力開始タイミングが通知されたとき、これを検出して生成される出力クロックの停止すべき期間を予測する測定部と、
前記出力基準クロックをN分周(Nは2以上の整数)して前記出力クロックを生成し、かつ、この出力クロックと一定の位相関係を有する出力タイミング信号を生成するものであって、前記測定部にて予測される前記期間の少なくとも一部の期間を停止期間に定めて、この期間は前記出力クロックの生成を停止して出力し、かつ、前記停止期間に応じて前記出力タイミング基準信号の位相を調整し、これを前記出力タイミング信号として出力する出力制御信号生成部と
を具備したことを特徴とする伝送装置。 - 入力するストリームから全て或いは一部を選択し、これを新たなストリームとして伝送する伝送装置において、
前記新たなストリームの出力に必要となる出力タイミング基準信号と出力基準クロックとを入力とし、前記出力タイミング基準信号により通知される出力開始タイミングを起点として前記出力基準クロックにて分周比N(Nは2以上の整数)をカウントし続ける第1のカウンタと、
前記第1のカウンタが分周比Nに相当する数をカウントし終える前に、前記出力タイミング基準信号により出力開始タイミングが通知されたとき、これを検出して生成される出力クロックの停止すべき期間を予測する予測部と、
前記第1のカウンタと1分周比分に相当する時間だけ遅れて、前記出力基準クロックにて分周比Nをカウントし続ける第2のカウンタと、
前記第2のカウンタのカウント値に応じてトグルさせることで、前記出力基準クロックのN分周クロックとして前記出力クロックを生成するものであって、前記予測部にて予測される前記期間の少なくとも一部の期間を停止期間に定めて、この期間は前記出力クロックの生成を停止して出力するクロック生成部と、
前記出力クロックと一定の位相関係を有する出力タミング信号を生成するものであって、前記出力タイミング基準信号により通知される出力開始タイミングを、前記クロック生成部から通知される前記停止期間に応じて位相を遅らせ、前記出力タイミング信号として出力するタイミング生成部と
を具備したことを特徴とする伝送装置。 - 前記クロック生成部は、前記第2のカウンタがN及びN/2に相当する数をカウントする毎にトグルさせることで、前記出力基準クロックのN分周クロックとして前記出力クロックを生成することを特徴とする請求項2に記載の伝送装置。
- 前記出力タイミング基準信号と前記出力基準クロックが非同期である場合、前記出力タイミング基準信号を前記出力基準クロックに同期し直す再同期部を更に
具備したことを特徴とする請求項1乃至3のいずれか1つに記載の伝送装置。 - 入力するストリームから全て或いは一部を選択し、これを新たなストリームとして伝送する伝送装置において、
前記入力するストリームを構成するパケットの全て或いは一部を選択するパケット入力部と、
前記新たなストリームを構成する各パケットの出力開始タイミングを、前記入力するストリームの各パケットに付与されるタイムスタンプを用いて検出し、これを出力タイミング基準信号として出力する出力開始タイミング検出部と、
前記出力タイミング基準信号と出力基準クロックを入力とし、前記出力タイミング基準信号により前記出力開始タイミングが通知されたとき、これを検出して生成する出力クロックの停止すべき期間を予測する測定部と、
前記出力基準クロックをN分周(Nは2以上の整数)して前記出力クロックを生成し、かつ、この出力クロックと一定の位相関係を有する出力タイミング信号を出力するものであって、前記測定部にて予測される前記期間の少なくとも一部の期間を停止期間に定めて、この期間は前記出力クロックの生成を停止して出力し、かつ、前記停止期間に応じて前記出力タイミング基準信号の位相を調整し、これを前記出力タイミング信号として出力する出力制御信号生成部と、
前記パケット入力部にて選択された各パケットを位相が調整された前記出力タイミング信号に合わせ、N分周された前記出力クロックに同期させ、前記新たなストリームとして出力するパケット出力部と
を具備したことを特徴とする伝送装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006326230A JP5057761B2 (ja) | 2006-12-01 | 2006-12-01 | 伝送装置 |
TW096145179A TWI366986B (en) | 2006-12-01 | 2007-11-28 | Transmission device and home server system |
US11/947,408 US7773638B2 (en) | 2006-12-01 | 2007-11-29 | Transmission device and home server system |
CN2007101857784A CN101267290B (zh) | 2006-12-01 | 2007-11-30 | 传送装置以及家庭服务器*** |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006326230A JP5057761B2 (ja) | 2006-12-01 | 2006-12-01 | 伝送装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008141536A JP2008141536A (ja) | 2008-06-19 |
JP5057761B2 true JP5057761B2 (ja) | 2012-10-24 |
Family
ID=39602530
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006326230A Active JP5057761B2 (ja) | 2006-12-01 | 2006-12-01 | 伝送装置 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7773638B2 (ja) |
JP (1) | JP5057761B2 (ja) |
CN (1) | CN101267290B (ja) |
TW (1) | TWI366986B (ja) |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8432882B2 (en) * | 2008-01-02 | 2013-04-30 | Cisco Technology, Inc. | Multiple transport receiver |
KR100948692B1 (ko) * | 2008-09-23 | 2010-03-18 | 한국전자통신연구원 | 전송 프레임의 기준 시간 정보 복원 방법 및 장치, 데이터 수신 장치 |
KR102025338B1 (ko) * | 2011-12-28 | 2019-09-26 | 삼성전자 주식회사 | 신호 처리 장치, 이를 구비한 디스플레이 장치 및 신호 처리 방법 |
US9774478B1 (en) | 2015-04-01 | 2017-09-26 | Altera Corporation | Low-skew channel bonding using phase-measuring FIFO buffer |
KR102165085B1 (ko) * | 2015-04-30 | 2020-10-13 | 주식회사 쏠리드 | 위성 신호 중계 시스템 |
JP6773032B2 (ja) * | 2015-06-11 | 2020-10-21 | ソニー株式会社 | 信号処理装置および信号処理方法、並びにプログラム |
CN105306987B (zh) * | 2015-10-23 | 2018-06-22 | 深圳国微技术有限公司 | 一种控制ts流接口输出码率的装置 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3531762B2 (ja) * | 1994-11-22 | 2004-05-31 | ソニー株式会社 | 送信装置および受信装置 |
JP3740712B2 (ja) * | 1995-06-13 | 2006-02-01 | 三菱電機株式会社 | 記録再生装置および記録再生方法 |
JP4147592B2 (ja) * | 1996-08-06 | 2008-09-10 | ソニー株式会社 | パケット処理方法、記録方法、記録システム |
EP0917355A1 (en) * | 1997-11-14 | 1999-05-19 | Sony International (Europe) GmbH | Distribution of MPEG-2 transport streams on the IEEE 1394-based home network |
US6377588B1 (en) * | 1997-11-25 | 2002-04-23 | Nec Corporation | Method and apparatus for reducing jitter of a program clock reference in a transport stream of MPEG over ATM, and MPEG decoder |
JP2000101560A (ja) * | 1998-09-24 | 2000-04-07 | Sumitomo Electric Ind Ltd | クロック同期回路及び伝送装置 |
JP3085293B2 (ja) * | 1998-11-18 | 2000-09-04 | 日本電気株式会社 | データ伝送装置 |
JP3744514B2 (ja) * | 2003-07-02 | 2006-02-15 | 松下電器産業株式会社 | データ伝送装置 |
JP2005130065A (ja) * | 2003-10-22 | 2005-05-19 | Ikegami Tsushinki Co Ltd | トランスポートストリーム多重化装置 |
-
2006
- 2006-12-01 JP JP2006326230A patent/JP5057761B2/ja active Active
-
2007
- 2007-11-28 TW TW096145179A patent/TWI366986B/zh not_active IP Right Cessation
- 2007-11-29 US US11/947,408 patent/US7773638B2/en not_active Expired - Fee Related
- 2007-11-30 CN CN2007101857784A patent/CN101267290B/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN101267290B (zh) | 2010-12-29 |
TWI366986B (en) | 2012-06-21 |
TW200832940A (en) | 2008-08-01 |
US20080181258A1 (en) | 2008-07-31 |
JP2008141536A (ja) | 2008-06-19 |
CN101267290A (zh) | 2008-09-17 |
US7773638B2 (en) | 2010-08-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5057761B2 (ja) | 伝送装置 | |
US6940873B2 (en) | Data stream control system for associating counter values with stored selected data packets from an incoming data transport stream to preserve interpacket time interval information | |
EP1520423A2 (en) | Robust method for achieving audio/video synchronization in mpeg decoders in personal video recording applications | |
US20080290913A1 (en) | Clock signal switching device, clock signal switching method, data bus switching device, and data bus switching method | |
JPH11275519A (ja) | データ記録方法およびデータ記録装置 | |
KR20020052188A (ko) | 데이터스트림 처리장치 및 처리방법과 프로그램 격납매체 | |
US6948185B1 (en) | Process and device for synchronizing an MPEG decoder | |
KR101014664B1 (ko) | 복수의 데이터 스트림 간의 연속 재생을 보장하는 재생방법 및 그 재생 장치 | |
JP2007274607A (ja) | デジタル信号処理装置及びデータストリーム処理方法 | |
JPH11275524A (ja) | データ記録方法、データ再生方法、データ記録装置およびデータ再生装置 | |
JP2961086B2 (ja) | 伝送ビットストリーム記録装置、伝送ビットストリーム再生装置、伝送ビットストリーム記録方法、および伝送ビットストリーム再生方法 | |
US20080307470A1 (en) | Control method for an information processing device | |
JP6891813B2 (ja) | 情報処理装置、情報処理方法、およびプログラム | |
US7372873B1 (en) | Reconstructing a partial transport stream | |
RU2308098C2 (ru) | Воспроизводящее устройство и способ и записывающий носитель | |
JP2002354419A (ja) | 記録再生装置および方法、記録媒体、並びにプログラム | |
JP3851199B2 (ja) | タイムスタンプ付与装置およびそれを用いたデジタル録画装置 | |
JP2006191538A (ja) | 圧縮ストリーム復号装置及び圧縮ストリーム復号方法 | |
JP4000771B2 (ja) | 同期管理システム | |
WO2017033764A1 (ja) | 記録装置、および記録方法、並びにプログラム | |
JP5572541B2 (ja) | ビデオエンコーダシステム | |
US20080138047A1 (en) | Information processing device | |
JP2004526346A (ja) | タイム・スタンピング用の装置および方法、受信機、遅延同報通信用のシステム、および対応するパケットのストリング | |
JP3496647B2 (ja) | 時刻情報分配方式 | |
JP2007201797A (ja) | 伝送システム及び映像出力方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090917 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111206 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120703 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120731 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150810 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5057761 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |