KR102025338B1 - 신호 처리 장치, 이를 구비한 디스플레이 장치 및 신호 처리 방법 - Google Patents

신호 처리 장치, 이를 구비한 디스플레이 장치 및 신호 처리 방법 Download PDF

Info

Publication number
KR102025338B1
KR102025338B1 KR1020110145188A KR20110145188A KR102025338B1 KR 102025338 B1 KR102025338 B1 KR 102025338B1 KR 1020110145188 A KR1020110145188 A KR 1020110145188A KR 20110145188 A KR20110145188 A KR 20110145188A KR 102025338 B1 KR102025338 B1 KR 102025338B1
Authority
KR
South Korea
Prior art keywords
signal
signals
transport stream
group
clock
Prior art date
Application number
KR1020110145188A
Other languages
English (en)
Other versions
KR20130076557A (ko
Inventor
강희범
민석인
정춘식
김형길
함철희
Original Assignee
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자 주식회사 filed Critical 삼성전자 주식회사
Priority to KR1020110145188A priority Critical patent/KR102025338B1/ko
Priority to US13/615,964 priority patent/US8711887B2/en
Priority to EP12188222.9A priority patent/EP2610853B1/en
Priority to CN201210417504.4A priority patent/CN103188533B/zh
Publication of KR20130076557A publication Critical patent/KR20130076557A/ko
Application granted granted Critical
Publication of KR102025338B1 publication Critical patent/KR102025338B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)

Abstract

디스플레이 장치가 개시된다. 본 디스플레이 장치는, 전송 스트림을 수신하여 제1 개수의 전송 스트림 신호로 출력하는 수신부, 제1 개수의 전송 스트림 신호를 병렬적으로 입력받아 종류별로 그룹핑하여, 제1 개수보다 작은 제2 개수의 전송 스트림 신호를 출력하는 제1 신호 처리부, 제1 신호 처리부에서 출력되는 전송 스트림 신호를 입력받아 제1 개수의 전송 스트림 신호로 복원하고, 복원된 각 전송 스트림 신호를 이용하여 출력 데이터를 구성하는 제2 신호 처리부, 및, 제2 신호 처리부에서 구성된 출력 데이터를 출력하는 출력부를 포함한다.

Description

신호 처리 장치, 이를 구비한 디스플레이 장치 및 신호 처리 방법{SIGNAL PROCESSING DEVICE, DISPLAY APPARATUS HAVING THE SAME, AND METHOD FOR SIGNAL PROCESSING}
본 발명은 신호 처리 장치, 이를 구비한 디스플레이 장치 및 신호 처리 방법에 관한 것으로, 11개의 핀으로 병렬 입력되는 전송 스트림 신호를 6개의 핀으로 전달할 수 있는 신호 처리 장치, 이를 구비한 디스플레이 장치 및 신호 처리 방법에 관한 것이다.
디스플레이 장치는 외부로부터 수신된 디지털 또는 아날로그 영상 신호 또는 내부 저장장치에 다양한 포맷의 압축 파일로 저장된 다양한 영상 신호 등을 영상 처리하여 표시하는 장치이다.
디스플레이 장치는 외부에서 전송된 영상 신호(즉, 전송 스트림 신호)를 내부 구성(예를 들어, 제어 코어, 영상 처리 칩) 간에 송수신을 수행하여 처리한다. 그러나 종래의 디스플레이 장치는 전송 스트림을 11개의 병렬(parallel) 신호를 통해 송수신하는바, 핀 개수 측면에서 많은 제한이 있었다.
또한, 최근의 디스플레이 장치는 복수의 영상 신호를 수신할 수 있다는 점에서, 적은 핀 개수를 이용하여 전송 스트림 신호를 디스플레이 장치 내의 각 구성 간에 송수신할 수 있는 방법이 요구되었다.
따라서, 본 발명의 목적은 11개의 핀으로 병렬 입력되는 전송 스트림 신호를 6개의 핀으로 전달할 수 있는 신호 처리 장치, 이를 구비한 디스플레이 장치 및 신호 처리 방법을 제공하는 데 있다.
상술한 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 디스플레이 장치는, 전송 스트림을 수신하여 제1 개수의 전송 스트림 신호로 출력하는 수신부, 상기 제1 개수의 전송 스트림 신호를 병렬적으로 입력받아 종류별로 그룹핑하여, 상기 제1 개수보다 작은 제2 개수의 전송 스트림 신호를 출력하는 제1 신호 처리부, 상기 제1 신호 처리부에서 출력되는 전송 스트림 신호를 입력받아 상기 제1 개수의 전송 스트림 신호로 복원하고, 복원된 각 전송 스트림 신호를 이용하여 출력 데이터를 구성하는 제2 신호 처리부 및, 상기 제2 신호 처리부에서 구성된 출력 데이터를 출력하는 출력부를 포함한다.
이 경우, 상기 전송 스트림 신호는 클럭(clock) 신호, 동기(sync) 신호, 밸리드(valid) 신호, 8개의 데이터 신호를 포함하며, 상기 제1 신호 처리부는, 상기 동기 신호 및 상기 밸리드 신호를 하나의 제1 그룹 신호로 그룹핑하고 상기 8개의 데이터 신호를 제2 내지 제5 그룹 신호로 그룹핑하여, 상기 클럭 신호, 상기 제1 그룹 신호, 상기 제2 내지 제5 그룹 신호를 출력하는 것이 바람직하다.
이 경우, 상기 제1 신호 처리부는, 상기 디스플레이 장치의 내부 클럭의 반주기의 주기를 갖는 반주기 클럭을 이용하여, 상기 반주기 클럭의 홀수 클럭 시에는 상기 동기 신호를 제1 그룹 신호로 출력하고, 상기 8개의 데이터 신호 중 4개의 데이터 신호를 제2 내지 제5 그룹 신호로 출력하고, 상기 반주기 클럭의 짝수 클럭 시에는 상기 밸리드 신호를 제1 그룹 신호로 출력하고, 상기 8개의 데이터 신호 중 나머지 4개의 데이터 신호를 제2 내지 제5 그룹 신호로 출력할 수 있다.
이 경우, 상기 제1 신호 처리부는, 상기 전송 스트림 신호를 상기 디스플레이 장치 내부 클럭에 동기화하고, 동기화된 제1 개수의 전송 스트림 신호를 제2 개수의 전송 스트림 신호로 출력하는 것이 바람직하다.
한편, 상기 제2 신호 처리부는, 상기 제1 신호 처리부에서 출력되는 전송 스트림 신호 내의 클럭 신호에 기초하여 상기 제1 신호 처리부에서 출력되는 전송 스트림 신호를 상기 제1 개수의 전송 스트림 신호로 복원하는 것이 바람직하다.
이 경우, 상기 제2 신호 처리부는, 상기 디스플레이 장치의 내부 클럭의 반주기의 주기를 갖는 반주기 클럭의 홀수 클럭 시에 전송되는 제1 그룹 신호를 상기 동기 신호로 복원하고, 반주기 클럭의 짝수 클럭 시에 전송되는 제1 그룹 신호를 상기 밸리드 신호로 복원하고, 상기 반주기 클럭의 홀수 클럭 및 짝수 클럭에 전송되는 제2 내지 제4 그룹 신호를 8개의 데이터 신호로 복원할 수 있다.
한편, 본 실시 예에 따른 신호 처리 장치는, 제1 개수의 전송 스트림 신호를 병렬적으로 입력받는 입력부, 및, 상기 제1 개수의 전송 스트림 신호를 종류에 따라 그룹핑하여, 상기 제1 개수보다 작은 제2 개수의 전송 스트림 신호를 출력하는 먹스부를 포함한다.
이 경우, 상기 전송 스트림 신호는 클럭(clock) 신호, 동기(sync) 신호, 밸리드(valid) 신호, 8개의 데이터 신호를 포함하며, 상기 먹스부는, 상기 동기 신호 및 상기 밸리드 신호를 하나의 제1 그룹 신호로 그룹핑하고 상기 8개의 데이터 신호를 제2 내지 제5 그룹 신호로 그룹핑하여, 상기 클럭 신호, 상기 제1 그룹 신호, 상기 제2 내지 제5 그룹 신호를 출력하는 것이 바람직하다.
한편, 상기 전송 스트림 신호는, 디지털 방송 서비스를 위한 방송 신호일 수 있다.
한편, 상기 먹스부는, 상기 신호 처리 장치의 내부 클럭의 반주기의 주기를 갖는 반주기 클럭을 이용하여, 상기 반주기 클럭의 홀수 클럭 시에는 상기 동기 신호를 제1 그룹 신호로 출력하고, 상기 8개의 데이터 신호 중 4개의 데이터 신호를 제2 내지 제5 그룹 신호로 출력하고, 상기 반주기 클럭의 짝수 클럭 시에는 상기 밸리드 신호를 제1 그룹 신호로 출력하고, 상기 8개의 데이터 신호 중 나머지 4개의 데이터 신호를 제2 내지 제5 그룹 신호로 출력할 수 있다.
이 경우, 상기 먹스부는, 상기 전송 스트림 신호를 상기 신호 처리 장치 내부 클럭에 동기화하고, 동기화된 제1 개수의 전송 스트림 신호를 제2 개수의 전송 스트림 신호로 출력하는 것이 바람직하다.
한편, 본 실시 예에 따른 신호 처리 방법은, 제1 개수의 전송 스트림 신호를 병렬적으로 입력받는 단계, 상기 제1 개수의 전송 스트림 신호를 종류에 따라 그룹핑하여, 상기 제1 개수보다 작은 제2 개수의 전송 스트림 신호를 생성하는 단계, 및, 상기 생성된 제2 개수의 전송 스트림 신호를 출력하는 단계를 포함한다.
이 경우, 상기 전송 스트림 신호는 클럭(clock) 신호, 동기(sync) 신호, 밸리드(valid) 신호, 8개의 데이터 신호를 포함하며, 상기 제2 개수의 전송 스트림 신호를 생성하는 단계는, 상기 동기 신호 및 상기 밸리드 신호를 하나의 제1 그룹 신호로 그룹핑하고 상기 8개의 데이터 신호를 제2 내지 제5 그룹 신호로 그룹핑하여, 상기 클럭 신호, 상기 제1 그룹 신호, 상기 제2 내지 제5 그룹 신호를 상기 제2 개수의 전송 스트림 신호로 생성하는 것이 바람직하다.
이 경우, 상기 전송 스트림 신호는, 디지털 방송 서비스를 위한 방송 신호일 수 있다.
이 경우, 상기 제2 전송 스트림 신호를 생성하는 단계는, 상기 신호 처리 장치의 내부 클럭의 반주기의 주기를 갖는 반주기 클럭을 이용하여, 상기 반주기 클럭의 홀수 클럭 시에는 상기 동기 신호를 제1 그룹 신호로 출력하고 상기 8개의 데이터 신호 중 4개의 데이터 신호를 제2 내지 제5 그룹 신호로 출력하고, 상기 반주기 클럭의 짝수 클럭 시에는, 상기 밸리드 신호를 제1 그룹 신호로 출력하고 상기 8개의 데이터 신호 중 나머지 4개의 데이터 신호를 제2 내지 제5 그룹 신호로 출력할 수 있다.
한편, 상기 제2 전송 스트림 신호를 생성하는 단계는, 상기 전송 스트림 신호를 신호 처리 장치의 내부 클럭에 동기화하고, 동기화된 제1 개수의 전송 스트림 신호를 제2 개수의 전송 스트림 신호로 생성하는 것이 바람직하다.
도 1은 본 발명의 일 실시 예에 따른 디스플레이 장치의 간략한 구성을 나타내는 블럭도,
도 2는 본 발명의 일 실시 예에 따른 디스플레이 장치의 구체적인 구성을 나타내는 블럭도,
도 3은 도 1의 제1 신호 처리부 및 제2 신호 처리부 각각이 디스플레이 장치 내의 다른 구성에 포함되는 경우의 동작을 설명하기 위한 도면,
도 4는 도 1의 제1 신호 처리부에 대응되는 신호 처리 장치의 구체적인 구성을 도시한 도면,
도 5는 도 1의 제2 신호 처리부에 대응되는 신호 처리 장치의 구체적인 구성을 도시한 도면,
도 6 및 도 7은 도 4의 믹스부의 동작을 설명하기 위한 신호의 파형도,
도 8 및 도 9는 도 4의 디먹스부의 동작을 설명하기 위한 신호의 파형도,
도 10은 본 발명의 제1 실시 예에 따른 신호 처리 방법을 설명하기 위한 흐름도, 그리고,
도 11은 본 발명의 제2 실시 예에 따른 신호 처리 방법을 설명하기 위한 흐름도이다.
이하에서는 도면을 참조하여 본 발명을 보다 상세하게 설명한다.
도 1은 본 발명의 일 실시 예에 따른 디스플레이 장치의 간략한 구성을 나타내는 블럭도이다.
도 1을 참조하면, 본 실시 예에 따른 디스플레이 장치(100)는 수신부(110), 제1 신호 처리부(120), 제2 신호 처리부(130) 및 출력부(140)로 구성될 수 있다.
수신부(110)는 전송 스트림을 수신하여 제1 개수의 전송 스트림 신호로 출력한다. 구체적으로, 수신부(110)는 방송국 또는 위성으로부터 유선 또는 무선으로 전송 스트림을 수신하고 복조하여 제1 개수의 전송 스트림 신호를 생성할 수 있다. 또는 수신부(110)는 외부 방송 수신 장치(예를 들어, 셋탑 박스 등)를 통하여 수신된 전송 스트림을 수신하고 복조하여 제1 개수의 전송 스트림 신호로 출력할 수 있다. 여기서 전송 스트림 신호는 디지털 방송 서비스를 위한 방송 신호일 수 있으며, 컨텐츠 재생을 위한 영상 신호일 수 있다. 그리고 전송 스트림 신호는 클럭(clock) 신호(TS_CLK), 동기(sync) 신호(TS_SYNC), 밸리드(valid) 신호(TS_VALID), 8개의 데이터 신호(TS_DATA[7:0])로 구성될 수 있다.
제1 신호 처리부(120)는 제1 개수의 전송 스트림 신호를 병렬적으로 입력받아 종류별로 그룹핑하여, 제1 개수보다 작은 제2 개수의 전송 스트림 신호를 출력한다. 구체적으로, 제1 신호 처리부(120)는 수신부(110)를 통하여 수신된 동기 신호(TS_SYNC) 및 밸리드 신호(TS_VALID)를 하나의 제1 그룹 신호(TS_SYNC/VALID)로 그룹핑하고, 수신부(110)를 통하여 수신된 8개의 데이터 신호(TS_DATA[7:0])를 제2 내지 제5 그룹 신호(TS_DATA2[3:0])로 그룹핑하여, 클럭 신호(TS_CLK), 제1 그룹 신호(TS_SYNC/VALID), 제2 내지 제5 그룹 신호(TS_DATA2[3:0])로 구성되는 제2 개수의 전송 스트림 신호를 출력할 수 있다. 제1 신호 처리부(120)의 구체적인 구성에 대해서는 도 4와 관련하여 후술한다.
제2 신호 처리부(130)는 제1 신호 처리부(120)에서 출력되는 전송 스트림 신호를 입력받아 제1 개수의 전송 스트림 신호로 복원하고, 복원된 각 전송 스트림 신호를 이용하여 출력 데이터를 구성한다. 제2 신호 처리부(130)의 구체적인 구성 및 동작에 대해서는 도 5와 관련하여 후술한다.
출력부(140)는 제2 신호 처리부(130)에서 구성된 출력 데이터를 출력한다. 구체적으로, 출력부(140)는 제2 신호 처리부(130)에서 구성된 출력 데이터, 즉, 제1 개수의 전송 스트림 신호를 디스플레이 장치(100) 내의 구성에 제공할 수 있다.
도 1을 설명함에 있어서, 제2 신호 처리부(130)와 출력부(140)가 별도의 구성인 것으로 도시하고 설명하였으나, 구성시에 제2 신호 처리부(130)와 출력부(140)는 하나의 구성으로 구현될 수 있다.
이상에서는 디스플레이 장치(100)의 간략한 구성만을 설명하였으나, 디스플레이 장치(100)는 도 2에 도시된 바와 같은 구성을 포함할 수 있다. 디스플레이 장치(100)의 구체적인 구성에 대해서는 도 2를 참조하여 이하에서 설명한다.
도 2는 본 발명의 일 실시 예에 따른 디스플레이 장치의 구체적인 구성을 나타내는 블럭도이다.
도 2를 참조하면, 본 발명의 디스플레이는, 수신부(110), 제1 신호 처리부(120), 제2 신호 처리부(130), 신호 분리부(145), A/V 처리부(150), 오디오 출력부(155), GUI부(160), 디스플레이부(165), 저장부(170), 통신 인터페이스부(175), 조작부(180), 제어부(190)로 구성될 수 있다.
수신부(110)는 방송국 또는 위성으로부터 유선 또는 무선으로 방송을 수신하여 복조한다. 구체적으로, 수신부(110)는 방송국 또는 위성으로부터 유선 또는 무선으로 전송 스트림을 수신하여 제1 개수의 전송 스트림 신호를 생성할 수 있다. 여기서 생성된 제1 개수의 전송 스트림 신호는 클럭(clock) 신호(TS_CLK), 동기(sync) 신호(TS_SYNC), 밸리드(valid) 신호(TS_VALID), 8개의 데이터 신호(TS_DATA[7:0])로 구성될 수 있다.
제1 신호 처리부(120) 및 제2 신호 처리부(130)의 동작은 도 1과 관련하여 설명하였는바, 중복 설명은 생략한다.
신호 분리부(145)는 방송 신호(즉, 전송 스트림 신호)를 영상 신호, 오디오 신호, 부가정보 신호로 분리한다. 구체적으로, 신호 분리부(145)는 제2 신호 처리부(130)를 통하여 전달되는 11개의 전송 스트림 신호에서 영상 신호, 오디오 신호, 부가정보 신호를 분리할 수 있다. 그리고 신호 분리부(145)는 영상 신호 및 오디오 신호를 A/V 처리부(150)로 전송한다.
A/V 처리부(150)는 신호 분리부(145) 및 저장부(170)로부터 입력된 영상 신호 및 오디오 신호에 대해 비디오 디코딩, 비디오 스케일링, 오디오 디코딩 등의 신호처리를 수행한다. 그리고 A/V 처리부(150)는 영상 신호를 GUI부(160)로 출력하고, 오디오 신호를 오디오 출력부(155)로 출력한다.
반면, 수신된 영상 및 오디오 신호를 저장부(170)에 저장하는 경우, A/V 처리부(150)는 영상과 오디오를 압축된 형태로 저장부(170)에 출력할 수 있다.
오디오 출력부(155)는 A/V 처리부(150)에서 출력되는 오디오 신호를 사운드로 변환하여 스피커(미도시)를 통해 출력시키거나, 외부 출력단자(미도시)를 통해 연결된 외부기기로 출력한다.
GUI부(160)는 사용자에게 제공하기 위한 GUI(Graphic User Interface)를 생성한다. 그리고 GUI부(160)는 생성된 GUI를 A/V 처리부(150)에서 출력된 영상에 부가한다. 그리고 디스플레이부(165)는 GUI가 부가된 영상을 표시한다.
저장부(170)는 영상 컨텐츠를 저장할 수 있다. 구체적으로, 저장부(170)는 A/V 처리부(150)로부터 영상과 오디오가 압축된 영상 컨텐츠를 제공받아 저장할 수 있으며, 제어부(190)의 제어에 따라 저장된 영상 컨텐츠를 A/V 처리부(150)에 출력할 수 있다. 한편, 저장부(170)는 하드디스크, 비휘발성 메모리, 휘발성 메모리 등으로 구현될 수 있다.
조작부(180)는 터치스크린, 터치패드, 키 버튼, 키패드 등으로 구현되어, 디스플레이의 사용자 조작을 제공한다. 구체적으로, 사용자는 조작부(180)를 이용하여 디스플레이 장치(100)의 동작을 제어할 수 있다.
제어부(190)는 디스플레이 장치(100)의 전반적인 동작을 제어한다. 구체적으로, 제어부(190)는 조작부(180)를 통하여 입력받은 제어 명령에 따른 영상이 표시되도록 A/V 처리부(150), GUI부(160) 및 디스플레이부(165)를 제어할 수 있다.
이상과 같이 본 실시 예에 따른 디스플레이 장치(100)는 11개의 핀으로 병렬 입력되는 전송 스트림 신호를 6개의 핀으로 디스플레이 장치 내의 각 구성에 송수신할 수 있게 되는바, 핀 개수를 줄일 수 있게 된다.
한편, 도 2를 설명함에 있어서, 방송을 수신하여 표시하는 디스플레이 장치에만 상술한 바와 같은 기능이 적용되는 것으로 설명하였으나, 후술하는 바와 같은 신호 처리 장치 및 신호 처리 방법은 영상을 표시할 수 있는 어떠한 디스플레이 장치에도 적용될 수 있다.
한편, 이상에서는 제1 신호 처리부(120), 제2 신호 처리부(130)가 수신부(110)와 신호 분리부(145) 사이에만 배치되는 것으로 도시하고 설명하였으나, 구현시에는 제1 신호 처리부(120) 및 제2 신호 처리부(130)는 통신 인터페이스부(175)와 제어부(190) 사이에 배치될 수 있으며, A/V 처리부(150)와 제어부(190) 사이에 배치될 수도 있다. 즉, 종래의 디스플레이 장치 내에 11개의 핀을 이용하여 전송 스트림 신호를 송수신하던 어떠한 구성들 사이에 제1 신호 처리부(120) 및 제2 신호 처리부(130)가 배치하는 형태로도 구현될 수 있다.
한편, 이상에서는 제1 신호 처리부(120) 및 제2 신호 처리부(130)가 디스플레이 장치(100)에 포함되는 구성인 것으로 설명하였지만, 제1 신호 처리부 및 제2 신호 처리부(130) 각각은 별도의 장치로 구현될 수도 있다. 이에 대해서는 도 4 및 도 5를 참조하여 후술한다.
또한, 이상에서는 제1 신호 처리부(120) 및 제2 신호 처리부(130)가 디스플레이 장치(100) 내의 개별적인 구성인 것으로 설명하였지만, 제1 신호 처리부(120) 및 제2 신호 처리부(130)는 도 2의 도시된 각 구성과 결합한 형태로도 구현될 수 있다. 이에 대해서는 도 3을 참조하여 이하에서 설명한다.
도 3은 도 1의 제1 신호 처리부(120) 및 제2 신호 처리부(130) 각각이 디스플레이 장치(100) 내의 다른 구성에 포함되는 실시 예를 설명하기 위한 도면이다.
도 3을 참조하면, 송신 모듈(115)은 방송국 또는 위성으로부터 유선 또는 무선으로 방송을 수신하여 복조하여 6개의 전송 스트림 신호를 출력한다. 구체적으로, 송신 모듈(115)은 수신부(110) 및 제1 신호 처리부(120)로 구성될 수 있다. 여기서 수신부(110)는 도 2의 수신부(110)와 동일한 동작을 수행하는바, 중복 설명은 생략한다.
제1 신호 처리부(120)는 11개의 전송 스트림 신호를 이용하여 6개의 전송 스트림 신호를 생성한다. 구체적으로, 제1 신호 처리부(120)는 수신부(110)를 통하여 수신된 11개의 전송 스트림 신호를 디스플레이 장치(100)의 내부 클럭에 동기화시키고, 동기화된 11개의 전송 스트림 신호 중 동기 신호(TS_SYNC)와 밸리드 신호(TS_VALID)를 하나의 그룹 신호(TS_SYNC/VALID)로 그룹핑하고, 8개의 데이터 신호(TS_DATA[7:0])를 4개의 데이터 신호(TS_DATA2[3:0])로 그룹핑하여, 클럭 신호(TS_CLK), 제1 내지 제5 그룹 신호(TS_SYNC/VALID, TS_DATA2[3:0])로 구성되는 6개의 전송 스트림 신호를 생성할 수 있다. 그리고 제1 신호 처리부(120)는 생성된 6개의 전송 스트림 신호를 출력한다.
고속 인터페이스(125)는 송신 모듈(115)에서 출력되는 6개의 전송 스트림 신호를 병렬로 수신 모듈(135)에 전송한다.
수신 모듈(135)은 입력된 전송 스트림 신호에 대한 신호 처리를 수행한다. 구체적으로, 수신 모듈(135)은 제2 신호 처리부(130) 및 신호 분리부(145)로 구성될 수 있다.
제2 신호 처리부(130)는 수신된 6개의 전송 스트림 신호를 11개의 전송 스트림 신호로 복원한다. 구체적으로, 제2 신호 처리부(130)는 수신된 6개의 전송 스트림 신호 내의 클럭 신호(TS_CLK)에 기초하여 제1 그룹 신호(TS_SYNC/VALID)를 동기 신호(TS_SYNC)와 밸리드 신호(TS_VALID)로 복원하고, 제2 그룹 신호 내지 제5 그룹 신호(TS_DATA2[3:0])를 8개의 데이터 신호(TS_DATA[7:0])로 복원할 수 있다. 그리고 제2 신호 처리부(130)는 복원된 11개의 전송 스트림 신호를 신호 분리부(145)에 제공한다.
신호 분리부(145)는 수신된 11개의 전송 스트림 신호를 이용하여 영상 신호, 음성 신호, 부가 정보 신호를 분리할 수 있다.
도 3을 설명함에 있어서, 제1 신호 처리부(120)가 도 2의 수신부(110) 내에 포함되고, 제2 신호 처리부(130)가 도 2의 신호 분리부(145)에 구비되는 예만을 도시하고 설명하였지만, 구현시에 디스플레이 장치(100) 내의 11개의 핀으로 전송 스트림 신호를 전송하는 종래의 구성에 제1 신호 처리부(120)가 포함될 수 있으며, 11개의 핀으로 전송 스트림 신호를 수신하는 종래에 구성에 제2 신호 처리부(130)가 포함되는 형태로도 구현될 수 있다.
도 4는 도 1의 제1 신호 처리부(120)에 대응되는 신호 처리 장치의 구체적인 구성을 도시한 도면이다.
도 4를 참조하면, 신호 처리 장치(200)는 입력부(210) 및 먹스부(220)로 구성된다.
입력부(210)는 제1 개수의 전송 스트림 신호를 병렬적으로 입력받는다. 구체적으로, 입력부(210)는 클럭 신호(TS_CLK), 동기 신호(TS_SYNC), 밸리드 신호(TS_VALID) 및 8개의 데이터 신호(TS_DATA[7:0])로 구성되는 11개의 전송 스트림 신호를 병렬적으로 입력받는다.
먹스부(220)는 제1 개수의 전송 스트림 신호를 종류에 따라 그룹핑하여, 제1 개수보다 작은 제2 개수의 전송 스트림 신호를 출력한다. 구체적으로, 먹스부(220)는 동기 신호(TS_SYNC) 및 밸리드 신호(TS_VALID)를 하나의 제1 그룹 신호(TS_SYNC/VALID)로 그룹핑하고 8개의 데이터 신호(TS_DATA[7:0])를 제2 내지 제5 그룹 신호(TS_DATA2[3:0])로 그룹핑하여, 클럭 신호(TS_CLK), 제1 그룹 신호(TS_SYNC/VALID), 제2 내지 제5 그룹 신호(TS_DATA2[3:0])를 6개의 전송 스트림 신호로 출력할 수 있다.
먹스부(220)의 구체적인 동작에 대해서는 도 6 및 도 7을 참조하여 이하에서 설명한다.
도 6 및 도 7을 참조하면, 먹스부(220)는 입력부를 통하여 입력된 11개의 전송 스트림 신호를 신호 처리 장치(200) 내부 클럭에 동기화시킨다. 내부 클럭에 동기화된 11개의 전송 스트림 신호 중 동기 신호(TS_SYNC), 밸리드 신호(TS_VALID) 및 8개의 데이터 신호(TS_DATA[7:0])의 파형도의 예는 도 6과 같다.
11개의 전송 스트림 신호가 내부 클럭에 동기화되면, 먹스부(220)는 신호 처리 장치(200)의 내부 클럭의 반주기의 주기를 갖는 반주기 클럭을 이용하여, 반주기 클럭의 홀수 클럭 시에는 동기 신호(TS_SYNC)를 제1 그룹 신호(TS_SYNC/VALID)로 출력하고, 8개의 데이트 신호(TS_DATA[7:0]) 중 상위 4개의 데이터 신호(TS_DATA[3:0])를 제2 그룹 신호 내지 제5 그룹 신호(TS_DATA2[3:0])로 출력할 수 있다. 그리고 먹스부(220)는 반주기 클럭의 짝수 클럭 시에는 동기 신호(TS_VALID)를 제1 그룹 신호(TS_SYNC/VALID)로 출력하고, 나머지 4개의 데이터 신호(TS_DATA[7:4])를 제2 그룹 내지 제5 그룹 신호(TS_DATA2[3:0])로 출력할 수 있다. 그룹핑 된 제1 내지 제5 그룹 신호의 파형도의 예는 도 7과 같다.
한편, 본 실시 예에서는 홀수 클럭 시에 동기 신호(TS_SYNC)와 상위 4개의 데이터 신호(TS_DATA[3:0])를 전송하고, 짝수 클럭 시에 밸리드 신호(TS_VALID)와 하위 4개의 데이터 신호(TS_DATA[7:4])를 보내는 예만 설명하였지만, 구현시에는 반대로 홀수 클럭 시에 밸리드 신호(TS_VALID)와 하위 4개의 데이터 신호(TS_DATA[7:4])를 전송하고, 짝수 클럭 시에 동기 신호(TS_SYNC)와 상위 4개의 데이터 신호(TS_DATA[3:0])를 전송하는 형태로도 구현될 수 있다. 또한, 8개의 데이터 신호(TS_DATA[7:0])를 그룹핑 함에 있어서, 상위 4개의 비트와 하위의 4개의 비트로 구분하여 전송하는 것만을 설명하였지만, 구현시에는 홀수 클럭 시에 홀수 비트의 데이터 신호를 전송하고, 짝수 클럭 시에 짝수 비트의 데이터 신호를 전송하는 형태로도 구현될 수 있다.
도 5는 도 1의 제2 신호 처리부(130)에 대응하는 신호 처리 장치의 구체적인 구성을 도시한 도면이다.
도 5를 참조하면, 신호 처리 장치(300)는 디먹스부(310) 및 출력부(320)로 구성된다.
디먹스부(310)는 클럭 신호(TS_CLK), 제1 내지 제5 그룹 신호(TS_SYNC/VALID, TS_DATA2[3:0])로 구성되는 6개의 전송 스트림을 수신하고, 수신된 제1 그룹 신호(TS_SYNC/VALID)를 동기 신호(TS_SYNC) 및 밸리드 신호(TS_VALID)로 복원하고, 수신된 제2 그룹 신호 내지 제5 그룹 신호(TS_DATA2[3:0])를 8개의 데이터 신호(TS_DATA[7:0])로 복원할 수 있다.
디먹스부(310)의 구체적인 동작에 대해서는 도 8 및 도 9를 참조하여 이하에서 설명한다.
도 8 및 도 9를 참조하면, 디먹스부(310)는 도 7에 도시된 바와 같은 6개의 전송 스트림 신호를 입력받고, 6개의 전송 스트림 신호 내의 클럭 신호(TS_CLK)에 기초하여 디스플레이 장치의 내부 클럭의 반주기의 주기를 갖는 반주기 클럭의 홀수 클럭 시에 전송되는 제1 그룹 신호(TS_SYNC/VALID)를 동기 신호(TS_SYNC)로 복원하고, 반주기 클럭의 짝수 클럭 시에 전송되는 제1 그룹 신호(TS_SYNC/VALID)를 밸리드 신호(TS_VALID)로 복원할 수 있다. 그리고 디먹스부(310)는 반주기 클럭의 홀수 클럭 및 짝수 클럭에 전송되는 제2 내지 제4 그룹 신호(TS_DATA2[3:0])를 8개의 데이터 신호(TS_DATA[7:0])로 복원할 수 있다. 이에 따라 복원된 동기 신호(TS_SYNC), 밸리드 신호(TS_VALID) 및 8개의 데이터 신호(TS_DATA[7:0])의 파형도의 예는 도 8과 같다.
그리고 디먹스부(310)는 6개의 전송 스트림 신호 내의 클럭 신호(TS_CLK)와 복원된 동기 신호(TS_SYNC), 밸리드 신호(TS_VALID) 및 8개의 데이터 신호(TS_DATA[7:0])를 출력부(310)에 출력한다. 디먹스부(310)에서 복원되어 최종 출력되는 11개의 전송 스트림 신호의 파형도는 도 9와 같다.
출력부(320)는 디먹스부(310)에서 복원된 11개의 전송 스트림 신호를 신호 처리하는 구성(예를 들어, 도 2의 신호 분리부(145))에 제공할 수 있다.
도 10은 본 발명의 송신 측에서의 신호 처리 방법을 설명하기 위한 흐름도이다.
도 10을 참조하면, 먼저, 제1 개수의 전송 스트림 신호를 병렬적으로 입력받는다(S1010). 구체적으로, 클럭 신호(TS_CLK), 동기 신호(TS_SYNC), 밸리드 신호(TS_VALID) 및 8개의 데이터 신호(TS_DATA[7:0])로 구성되는 11개의 전송 스트림 신호를 병렬적으로 입력받는다.
그리고 제1 개수의 전송 스트림 신호를 종류에 따라 그룹핑하여, 제1 개수보다 작은 제2 개수의 전송 스트림 신호를 생성한다(S1020). 구체적으로, 입력된 11개의 전송 스트림 신호를 신호 처리 장치 내부 클럭에 동기화시킨다. 그리고 신호 처리 장치(또는 디스플레이 장치)의 내부 클럭의 반주기의 주기를 갖는 반주기 클럭을 이용하여, 반주기 클럭의 홀수 클럭 시에는 동기 신호(TS_SYNC)를 제1 그룹 신호(TS_SYNC/VALID)로 출력하고, 8개의 데이트 신호(TS_DATA[7:0]) 중 상위 4개의 데이터 신호(TS_DATA[3:0])를 제2 그룹 신호 내지 제5 그룹 신호(TS_DATA2[3:0])로 출력할 수 있다. 그리고, 반주기 클럭의 짝수 클럭 시에는 동기 신호(TS_VALID)를 제1 그룹 신호(TS_SYNC/VALID)로 출력하고, 나머지 4개의 데이터 신호(TS_DATA[7:4])를 제2 그룹 내지 제5 그룹 신호(TS_DATA2[3:0])로 출력할 수 있다.
그리고 생성된 제2 개수의 전송 스트림 신호를 출력한다(S1030). 구체적으로, 클럭 신호(TS_CLK) 및 제1 내지 제5 그룹 신호(TS_SYNC/VALID, TS_DATA2[3:0])로 구성되는 6개의 전송 스트림 신호를 출력할 수 있다.
따라서, 본 실시 예에 따른 신호 처리 방법은, 11개의 핀으로 병렬 입력되는 전송 스트림 신호를 6개의 핀으로 디스플레이 장치 내의 각 구성에 송신할 수 있게 되는바, 핀 개수를 줄일 수 있게 된다. 도 10과 같은 신호 처리 방법은 도 4의 구성을 가지는 신호 처리 장치상에서 실행될 수 있으며, 그 밖에 다른 구성을 가지는 디스플레이 장치 또는 신호 처리 장치상에서도 실행될 수 있다.
도 11은 본 발명의 수신 측에서의 신호 처리 방법을 설명하기 위한 흐름도이다.
도 11을 참조하면, 먼저, 제2 개수의 전송 스트림 신호를 병렬적으로 입력받는다(S1110). 구체적으로, 클럭 신호(TS_CLK), 제1 내지 제5 그룹 신호(TS_SYNC/VALID, TS_DATA2[3:0])로 구성되는 6개의 전송 스트림 신호를 입력받을 수 있다.
그리고 입력받은 제2 개수의 전송 스트림 신호를 제2 개수 개보다 많은 제1 개수의 전송 스트림 신호로 복원한다(S1120). 구체적으로, 6개의 전송 스트림 신호 내의 클럭 신호(TS_CLK)에 기초하여 신호 처리 장치(또는 디스플레이 장치)의 내부 클럭의 반주기의 주기를 갖는 반주기 클럭의 홀수 클럭 시에 전송되는 제1 그룹 신호(TS_SYNC/VALID)를 동기 신호(TS_SYNC)로 복원하고, 반주기 클럭의 짝수 클럭 시에 전송되는 제1 그룹 신호(TS_SYNC/VALID)를 밸리드 신호(TS_VALID)로 복원할 수 있다. 그리고 반주기 클럭의 홀수 클럭 및 짝수 클럭에 전송되는 제2 내지 제4 그룹 신호(TS_DATA2[3:0])를 8개의 데이터 신호(TS_DATA[7:0])로 복원할 수 있다.
그리고 복원된 제1 개수의 전송 스트림 신호를 출력한다(S1130). 구체적으로, 복원된 11개의 전송 스트림 신호를 신호 처리하는 구성(예를 들어, 도 2의 신호 분리부(145))에 제공할 수 있다.
따라서, 본 실시 예에 따른 신호 처리 방법은, 6개의 핀으로 전송된 전송 스트림 신호를 11개의 전송 스트림 신호로 복원할 수 있는바, 디스플레이 장치(100) 내의 각 구성의 변경 없이도 구성 간의 핀 개수를 줄일 수 있게 된다. 그리고 도 11과 같은 신호 처리 방법은 도 5의 구성을 가지는 신호 처리 장치상에서 실행될 수 있으며, 그 밖에 다른 구성을 가지는 디스플레이 장치 또는 신호 처리 장치상에서도 실행될 수 있다.
이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해돼서는 안 될 것이다.
100: 디스플레이 장치 110: 수신부
120: 제1 신호 처리부 130: 제2 신호 처리부
140: 출력부

Claims (16)

  1. 디스플레이 장치에 있어서,
    전송 스트림을 수신하여 제1 개수의 전송 스트림 신호로 출력하는 수신부;
    상기 제1 개수의 전송 스트림 신호를 병렬적으로 입력받아 종류별로 그룹핑하여, 상기 제1 개수보다 작은 제2 개수의 전송 스트림 신호를 출력하는 제1 신호 처리부;
    상기 제1 신호 처리부에서 출력되는 전송 스트림 신호를 입력받아 상기 제1 개수의 전송 스트림 신호로 복원하고, 복원된 각 전송 스트림 신호를 이용하여 출력 데이터를 구성하는 제2 신호 처리부; 및
    상기 제2 신호 처리부에서 구성된 출력 데이터를 출력하는 출력부;를 포함하고,
    상기 전송 스트림 신호는 클럭(clock) 신호, 동기(sync) 신호, 밸리드(valid) 신호 및 제3 개수의 데이터 신호들을 포함하며,
    상기 제1 신호 처리부는,
    상기 동기 신호 및 상기 밸리드 신호를 하나의 제1 그룹 신호로 그룹핑하고, 상기 제3 개수의 데이터 신호들을 상기 제3 개수보다 작은 제4 개수의 그룹 신호로 그룹핑하여, 상기 클럭 신호, 상기 제1 그룹 신호, 상기 제4 개수의 그룹 신호를 출력하는 것을 특징으로 하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 전송 스트림 신호는 클럭(clock) 신호, 동기(sync) 신호, 밸리드(valid) 신호, 8개의 데이터 신호를 포함하며,
    상기 제1 신호 처리부는,
    상기 동기 신호 및 상기 밸리드 신호를 하나의 제1 그룹 신호로 그룹핑하고 상기 8개의 데이터 신호를 제2 내지 제5 그룹 신호로 그룹핑하여, 상기 클럭 신호, 상기 제1 그룹 신호, 상기 제2 내지 제5 그룹 신호를 출력하는 것을 특징으로 하는 디스플레이 장치.
  3. 제2항에 있어서,
    상기 제1 신호 처리부는,
    상기 디스플레이 장치의 내부 클럭의 반주기의 주기를 갖는 반주기 클럭을 이용하여, 상기 반주기 클럭의 홀수 클럭 시에는 상기 동기 신호를 제1 그룹 신호로 출력하고, 상기 8개의 데이터 신호 중 4개의 데이터 신호를 제2 내지 제5 그룹 신호로 출력하고, 상기 반주기 클럭의 짝수 클럭 시에는 상기 밸리드 신호를 제1 그룹 신호로 출력하고, 상기 8개의 데이터 신호 중 나머지 4개의 데이터 신호를 제2 내지 제5 그룹 신호로 출력하는 것을 특징으로 하는 디스플레이 장치.
  4. 제3항에 있어서,
    상기 제1 신호 처리부는,
    상기 전송 스트림 신호를 상기 디스플레이 장치 내부 클럭에 동기화하고, 동기화된 제1 개수의 전송 스트림 신호를 제2 개수의 전송 스트림 신호로 출력하는 것을 특징으로 하는 디스플레이 장치.
  5. 제2항에 있어서,
    상기 제2 신호 처리부는,
    상기 제1 신호 처리부에서 출력되는 전송 스트림 신호 내의 클럭 신호에 기초하여 상기 제1 신호 처리부에서 출력되는 전송 스트림을 상기 제1 개수의 전송 스트림 신호로 복원하는 것을 특징으로 하는 디스플레이 장치
  6. 제5항에 있어서,
    상기 제2 신호 처리부는,
    상기 디스플레이 장치의 내부 클럭의 반주기의 주기를 갖는 반주기 클럭의 홀수 클럭 시에 전송되는 제1 그룹 신호를 상기 동기 신호로 복원하고, 반주기 클럭의 짝수 클럭 시에 전송되는 제1 그룹 신호를 상기 밸리드 신호로 복원하고, 상기 반주기 클럭의 홀수 클럭 및 짝수 클럭에 전송되는 제2 내지 제4 그룹 신호를 8개의 데이터 신호로 복원하는 것을 특징으로 하는 디스플레이 장치.
  7. 신호 처리 장치에 있어서,
    제1 개수의 전송 스트림 신호를 병렬적으로 입력받는 입력부; 및
    상기 제1 개수의 전송 스트림 신호를 종류에 따라 그룹핑하여, 상기 제1 개수보다 작은 제2 개수의 전송 스트림 신호를 출력하는 먹스부;를 포함하고,
    상기 전송 스트림 신호는 클럭(clock) 신호, 동기(sync) 신호, 밸리드(valid) 신호 및 제3 개수의 데이터 신호들을 포함하며,
    상기 먹스부는,
    상기 동기 신호 및 상기 밸리드 신호를 하나의 제1 그룹 신호로 그룹핑하고, 상기 제3 개수의 데이터 신호들을 상기 제3 개수보다 작은 제4 개수의 그룹 신호로 그룹핑하여, 상기 클럭 신호, 상기 제1 그룹 신호, 상기 제4 개수의 그룹 신호를 출력하는 것을 특징으로 하는 신호 처리 장치.
  8. 제7항에 있어서,
    상기 전송 스트림 신호는 클럭(clock) 신호, 동기(sync) 신호, 밸리드(valid) 신호, 8개의 데이터 신호를 포함하며,
    상기 먹스부는,
    상기 동기 신호 및 상기 밸리드 신호를 하나의 제1 그룹 신호로 그룹핑하고 상기 8개의 데이터 신호를 제2 내지 제5 그룹 신호로 그룹핑하여, 상기 클럭 신호, 상기 제1 그룹 신호, 상기 제2 내지 제5 그룹 신호를 출력하는 것을 특징으로 하는 신호 처리 장치.
  9. ◈청구항 9은(는) 설정등록료 납부시 포기되었습니다.◈
    제7항에 있어서,
    상기 전송 스트림 신호는, 디지털 방송 서비스를 위한 방송 신호인 것을 특징으로 하는 신호 처리 장치.
  10. ◈청구항 10은(는) 설정등록료 납부시 포기되었습니다.◈
    제8항에 있어서,
    상기 먹스부는,
    상기 신호 처리 장치의 내부 클럭의 반주기의 주기를 갖는 반주기 클럭을 이용하여, 상기 반주기 클럭의 홀수 클럭 시에는 상기 동기 신호를 제1 그룹 신호로 출력하고, 상기 8개의 데이터 신호 중 4개의 데이터 신호를 제2 내지 제5 그룹 신호로 출력하고, 상기 반주기 클럭의 짝수 클럭 시에는 상기 밸리드 신호를 제1 그룹 신호로 출력하고, 상기 8개의 데이터 신호 중 나머지 4개의 데이터 신호를 제2 내지 제5 그룹 신호로 출력하는 것을 특징으로 하는 신호 처리 장치.
  11. ◈청구항 11은(는) 설정등록료 납부시 포기되었습니다.◈
    제10항에 있어서,
    상기 먹스부는,
    상기 전송 스트림 신호를 상기 신호 처리 장치 내부 클럭에 동기화하고, 동기화된 제1 개수의 전송 스트림 신호를 제2 개수의 전송 스트림 신호로 출력하는 것을 특징으로 하는 신호 처리 장치.
  12. 신호 처리 방법에 있어서,
    제1 개수의 전송 스트림 신호를 병렬적으로 입력받는 단계;
    상기 제1 개수의 전송 스트림 신호를 종류에 따라 그룹핑하여, 상기 제1 개수보다 작은 제2 개수의 전송 스트림 신호를 생성하는 단계; 및
    상기 생성된 제2 개수의 전송 스트림 신호를 출력하는 단계;를 포함하고,
    상기 전송 스트림 신호는 클럭(clock) 신호, 동기(sync) 신호, 밸리드(valid) 신호 및 제3 개수의 데이터 신호들을 포함하며,
    상기 제2 개수의 전송 스트림 신호를 생성하는 단계는,
    상기 동기 신호 및 상기 밸리드 신호를 하나의 제1 그룹 신호로 그룹핑하고, 상기 제3 개수의 데이터 신호들을 상기 제3 개수보다 작은 제4 개수의 그룹 신호로 그룹핑하여, 상기 클럭 신호, 상기 제1 그룹 신호, 상기 제4 개수의 그룹 신호를 상기 제2개수의 전송 스트림 신호로서 생성하는 것을 특징으로 하는 신호 처리 방법.
  13. 제12항에 있어서,
    상기 전송 스트림 신호는 클럭(clock) 신호, 동기(sync) 신호, 밸리드(valid) 신호, 8개의 데이터 신호를 포함하며,
    상기 제2 개수의 전송 스트림 신호를 생성하는 단계는,
    상기 동기 신호 및 상기 밸리드 신호를 하나의 제1 그룹 신호로 그룹핑하고 상기 8개의 데이터 신호를 제2 내지 제5 그룹 신호로 그룹핑하여, 상기 클럭 신호, 상기 제1 그룹 신호, 상기 제2 내지 제5 그룹 신호를 상기 제2 개수의 전송 스트림 신호로 생성하는 것을 특징으로 하는 신호 처리 방법.
  14. ◈청구항 14은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 전송 스트림 신호는, 디지털 방송 서비스를 위한 방송 신호인 것을 특징으로 하는 신호 처리 방법.
  15. ◈청구항 15은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 제2 개수의 전송 스트림 신호를 생성하는 단계는,
    상기 신호 처리 장치의 내부 클럭의 반주기의 주기를 갖는 반주기 클럭을 이용하여, 상기 반주기 클럭의 홀수 클럭 시에는 상기 동기 신호를 제1 그룹 신호로 출력하고 상기 8개의 데이터 신호 중 4개의 데이터 신호를 제2 내지 제5 그룹 신호로 출력하고, 상기 반주기 클럭의 짝수 클럭 시에는, 상기 밸리드 신호를 제1 그룹 신호로 출력하고 상기 8개의 데이터 신호 중 나머지 4개의 데이터 신호를 제2 내지 제5 그룹 신호로 출력하는 것을 특징으로 하는 신호 처리 방법.
  16. ◈청구항 16은(는) 설정등록료 납부시 포기되었습니다.◈
    제13항에 있어서,
    상기 제2 개수의 전송 스트림 신호를 생성하는 단계는,
    상기 전송 스트림 신호를 신호 처리 장치의 내부 클럭에 동기화하고, 동기화된 제1 개수의 전송 스트림 신호를 제2 개수의 전송 스트림 신호로 생성하는 것을 특징으로 하는 신호 처리 방법.
KR1020110145188A 2011-12-28 2011-12-28 신호 처리 장치, 이를 구비한 디스플레이 장치 및 신호 처리 방법 KR102025338B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020110145188A KR102025338B1 (ko) 2011-12-28 2011-12-28 신호 처리 장치, 이를 구비한 디스플레이 장치 및 신호 처리 방법
US13/615,964 US8711887B2 (en) 2011-12-28 2012-09-14 Signal processing apparatus, display apparatus having the same, and signal processing method
EP12188222.9A EP2610853B1 (en) 2011-12-28 2012-10-11 Signal processing apparatus, display apparatus having the same and signal processing method
CN201210417504.4A CN103188533B (zh) 2011-12-28 2012-10-26 信号处理装置、具有其的显示装置以及信号处理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110145188A KR102025338B1 (ko) 2011-12-28 2011-12-28 신호 처리 장치, 이를 구비한 디스플레이 장치 및 신호 처리 방법

Publications (2)

Publication Number Publication Date
KR20130076557A KR20130076557A (ko) 2013-07-08
KR102025338B1 true KR102025338B1 (ko) 2019-09-26

Family

ID=47227440

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110145188A KR102025338B1 (ko) 2011-12-28 2011-12-28 신호 처리 장치, 이를 구비한 디스플레이 장치 및 신호 처리 방법

Country Status (4)

Country Link
US (1) US8711887B2 (ko)
EP (1) EP2610853B1 (ko)
KR (1) KR102025338B1 (ko)
CN (1) CN103188533B (ko)

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4558445A (en) * 1984-04-18 1985-12-10 The United States Of America As Represented By The Secretary Of The Air Force Applique rate converter
US4821296A (en) * 1987-08-26 1989-04-11 Bell Communications Research, Inc. Digital phase aligner with outrigger sampling
CN1054343A (zh) * 1990-11-22 1991-09-04 张火荣 调载通讯的装置及其方法
KR100294276B1 (ko) * 1991-07-08 2001-09-17 야스카와 히데아키 고속트랩및예외상태를구현한알아이에스씨마이크로프로세서구조
KR100195745B1 (ko) * 1996-08-23 1999-06-15 전주범 비터비 복호화기의 가산 비교 선택 장치
KR100708078B1 (ko) 2000-05-04 2007-04-16 삼성전자주식회사 디지털 비디오 데이터 전송방법, 수신방법, 전송장치,그리고 수신장치
US7161998B2 (en) * 2001-01-24 2007-01-09 Broadcom Corporation Digital phase locked loop for regenerating the clock of an embedded signal
KR100408416B1 (ko) * 2001-09-06 2003-12-06 삼성전자주식회사 디지털 비디오 신호 전송 시스템 및 전송방법
US7653092B2 (en) * 2005-09-28 2010-01-26 Electronics And Telecommunications Research Institute Time-division multiplexing/demultiplexing system and method
US8214697B2 (en) * 2006-09-12 2012-07-03 Nxp B.V. Deinterleaver for a communication device
JP2008083750A (ja) * 2006-09-25 2008-04-10 Fujitsu Ltd 論理回路再設計プログラム、論理回路設計装置、および論理回路再設計方法
JP5057761B2 (ja) * 2006-12-01 2012-10-24 株式会社東芝 伝送装置
CN101206631B (zh) * 2006-12-22 2010-09-29 中芯国际集成电路制造(上海)有限公司 高速外设部件互连接口及信号处理方法
KR100874639B1 (ko) * 2007-03-16 2008-12-17 엘지디스플레이 주식회사 액정표시장치
US8880928B2 (en) * 2008-04-11 2014-11-04 Thinklogical, Llc Multirate transmission system and method for parallel input data
KR101512379B1 (ko) * 2008-07-01 2015-04-16 삼성전자 주식회사 신호처리를 위한 집적회로소자 및 이를 구비하는영상처리장치
CN102209402B (zh) * 2010-03-31 2015-10-07 重庆重邮信科通信技术有限公司 一种多模终端射频芯片与基带芯片的接口
JP4888591B1 (ja) * 2010-09-17 2012-02-29 オムロン株式会社 画像データ伝送システムおよび電子機器

Also Published As

Publication number Publication date
EP2610853A1 (en) 2013-07-03
KR20130076557A (ko) 2013-07-08
CN103188533B (zh) 2018-10-19
US20130169868A1 (en) 2013-07-04
US8711887B2 (en) 2014-04-29
EP2610853B1 (en) 2017-07-26
CN103188533A (zh) 2013-07-03

Similar Documents

Publication Publication Date Title
CN100590983C (zh) 无线终端中多数据处理装置和方法
JP6045705B2 (ja) ピクセル繰り返し帯域幅を利用したビデオストリーム及びオーディオストリームの結合
CN101785237A (zh) 数据传送和接收***、数据中继装置、数据接收装置、数据中继方法、以及数据接收方法
CN102461189A (zh) 视频显示装置及其操作方法
CN103814577A (zh) 发送装置、发送方法、接收装置、接收方法和发送/接收***
US20170012798A1 (en) Transmission apparatus, transmission method, reception apparatus, and reception method
CN103428544A (zh) 发送设备、发送方法、接收设备、接收方法和电子设备
KR102025338B1 (ko) 신호 처리 장치, 이를 구비한 디스플레이 장치 및 신호 처리 방법
CN103227947A (zh) 信号处理装置及方法、显示装置及***、音频处理方法
CN108766386B (zh) 用于从源设备接收信号的设备
CN103179360A (zh) 视频处理装置
JP2017016041A (ja) 静止画送受信同期再生装置
JP4483457B2 (ja) 伝送システム
JP2006211384A (ja) 映像・音声多重化装置及び映像・音声分離装置
JP2006054550A (ja) 伝送システム
JP6171065B2 (ja) 表示装置及び表示方法
US8786778B2 (en) Timing control apparatus and video processing system
CN202979203U (zh) 数字电视***
JP6468739B2 (ja) 映像音声信号送信装置及び方法
US20230137317A1 (en) Audio playback device capable of cooperating with plural audio generating devices without conducting bluetooth pairing procedure and related bluetooth audio system
JP2011083037A (ja) 映像処理装置
JP6249311B2 (ja) 出力装置
JP2004015494A (ja) 階層変調放送受信装置及び方法
US10178040B2 (en) Data processing device, receiving device, data processing method, and program
JPWO2004068755A1 (ja) 無線通信装置及び無線通信方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant