JP5057350B2 - 半導体集積回路、およびこれを備えた各種装置 - Google Patents

Description

本発明は、半導体集積回路の低消費電力化技術である電源遮断技術に関するものである。

図１８は従来の一般的な電源遮断技術の構成を示したものである。第１回路ブロック１５０３は電源１５０１とグランド電源１５０２に電源遮断スイッチ１５０６を介して接続される。

電源遮断スイッチ１５０６は、複数のＮＭＯＳトランジスタで構成され、電源遮断スイッチ制御回路１５０５によってオン/オフ制御される。第１回路ブロック１５０３が動作状態にあるときには、電源遮断スイッチ１５０６がオンされ、第１回路ブロック１５０３が非動作状態のときには、電源遮断スイッチ１５０６がオフされる。これにより回路が非動作状態では、電源遮断スイッチ１５０６によって第１回路ブロック１５０３がグランド電源１５０２から遮断される。

前記非動作時においては、第１回路ブロック１５０３のリーク電流と電源遮断スイッチ１５０６のリーク電流との間の電流比に応じて、擬似グランド電源１５０７の電位が電源１５０１の電位近傍まで上昇することに基づいて、第１回路ブロック１５０３のリーク電流は静止時のリーク電流に比して約１/１００まで抑制される。

このように電源遮断技術は、動作の必要のない回路ブロックやデータ保持の必要のない回路ブロックに適用されることでＬＳＩの電力を大幅に削減することができるため、携帯機器用ＬＳＩなどに使用されている。

前記電源遮断技術を実施して複数の回路ブロックにおいて電源のオン/オフを短時間で繰り返し実施すると、ラッシュ電流と電源ラインの抵抗とに基づいて電源ノイズが発生して動作状態にある回路で誤動作が発生する。そのため、ラッシュ電流量を、前記電源ノイズが動作回路に影響しない値まで抑え込まなければならない。したがって、前記電源遮断技術には電源遮断スイッチ１５０６における電流の抑制が必要となる。

しかしながら、電源遮断スイッチ１５０６の電流量を抑制すると、電源遮断時間や電源供給時間が数μｓは必要となり、システムの高速化を妨げてしまう。図１９Ａ,図１９Ｂに従来の電源遮断技術における電源遮断時や電源供給時の各電源波形と動作クロック波形を示す。図１９Ａは、電源ノイズを抑制するために電源遮断時や電源供給時の遷移時間を数μｓ確保した低速遷移動作状態における動作クロック波形を示し、図１９Ｂは、電源遮断時や電源供給時の遷移時間をｎｓオーダーまで短縮した高速遷移動作状態における各擬似グランド電源１５０７,１５０８の電源波形ＶＳＳＶ１,ＶＳＳＶ２と第１,第２回路ブロック１５０３,１５０４の動作クロック波形ＢＣＬＫとを示す。なお、図１９Ａ,図１９Ｂは、第１回路ブロック１５０３では電源の遮断/供給が制御されるとともに第２回路ブロック１５０４では常時オンブロックとされたうえで両回路ブロック１５０３,１５０４が動作する状態における波形を示す。さらには、図１９Ａは、第１回路ブロック１５０３の電源遮断/供給時の遷移時間を数μｓ確保した状態における波形を示し、図１９Ｂは、第１回路ブロック１５０３の電源遮断時や電源供給時の遷移時間を、ｎｓオーダーで高速化した状態における波形を示す。

図１９Ａに示すように、電源遮断/供給時の遷移時間を十分に確保すると、第１,第２回路ブロック１５０３,１５０４ともにグランド電源１５０２や擬似グランド電源ＶＳＳＶ１,ＶＳＳＶ２にノイズが発生していないものの、システム高速化の妨げとなる。

一方、図１９Ｂに示すように、電源遮断/供給時の遷移時間を短縮すると、遷移中にラッシュ電流に起因する大きな電源ノイズが発生する。このような電源ノイズは動作中の第２回路ブロック１５０４の動作に大きく影響して、最悪の場合は、誤動作を発生させる。

特許文献１,２に例示されるように、電源遮断時や電源供給時の遷移時間を微調整する技術や、ノイズの影響に言及することなく単に遷移時間を高速化する技術は提案されているものの、発生したノイズが動作中の回路に影響を及ぼすことを排除する技術提案はなされていない。

なお、特許文献３には、検知ユニットが、機能停止状態の機能ブロックで機能再開したことを検知すると、クロック信号制御ユニットが、活動状態の機能ブロックに供給しているクロック信号の供給を、所定数のクロックサイクル出力期間にわたって停止させたうえで、電源制御ユニットが、クロック信号供給停止期間において活動停止状態の機能ブロックに電源を供給する、構成が開示されている。

特開平０７−２６４７７５号 特開平０９−３２１６００号 ＵＳ２００７/００３８８７６Ａ１

特許文献１,２で開示されている従来の電源遮断技術は、ＬＳＩのリーク電流削減には効果があるものの、その技術を複数の回路ブロックに適用しても、ラッシュ電流に起因する電源ノイズの排除や処理の高速化は困難である。また、ラッシュ電流に起因する電源ノイズの排除や処理の高速化に関する種々の対策は提案されているものの、その効果は十分とはいえない。特許文献３に記載されている従来の電源遮断技術は、前記電源ノイズの排除効果が十分とはいえない。

本発明の半導体集積回路は、
電源線またはグランド線に接続された第１の回路ブロックと、
前記第１の回路ブロックと同一の前記電源線または前記グランド線に接続された第２の回路ブロックと、
前記第１の回路ブロックが電源遮断状態から電源供給状態に遷移する、または電源供給状態から電源遮断状態に遷移する際における前記第２の回路ブロックの電源電位を検知する電源電位検知回路と、
前記第１の回路ブロックが電源遮断状態から電源供給状態に遷移する、または電源供給状態から電源遮断状態に遷移すると、前記第２の回路ブロックの機能を一旦停止させたうえで、前記電源電位検知回路の検知出力に基づいて、前記第２の回路ブロックの機能を復帰させる動作制御回路と、
を備える。

また、本発明の半導体集積回路は、
電源線またはグランド線に接続された第１の回路ブロックと、
前記第１の回路ブロックと同一の前記電源線または前記グランド線に接続された第２の回路ブロックと、
前記第１の回路ブロックが電源遮断状態から電源供給状態に遷移する、または電源供給状態から電源遮断状態に遷移すると、前記第２の回路ブロックの機能を一旦停止させたうえで、前記第２の回路ブロックの機能を復帰させる動作制御回路と、
前記第１の回路ブロックが非動作状態のときに、前記第１の回路ブロックと前記電源線または前記グランド線との接続を遮断する第１の電源遮断スイッチと、
前記第１の電源遮断スイッチによって、前記第１の回路ブロックと前記電源線または前記グランド線とを接続または遮断する時間を調整する遅延調整回路と、
を備える。

これらの構成によれば、電源電圧値,半導体集積回路の設置環境温度,実装時の電源配線インピーダンスといった変化要因に応じて的確に半導体集積回路の動作制御を行うことが可能になる。

また、本発明の半導体集積回路は、
グランド線に接続された第１の回路ブロックと、
前記第１の回路ブロックと同一の前記グランド線に接続された第２の回路ブロックと、
前記第１の回路ブロックに電源を供給する第１の電源と、
前記第２の回路ブロックに電源を供給する第２の電源と、
前記第１の回路ブロックが電源遮断状態から電源供給状態に遷移する、または電源供給状態から電源遮断状態に遷移すると、前記第２の回路ブロックの機能を一旦停止させたうえで、前記第２の回路ブロックの機能を復帰させる動作制御回路と、
を備え、
前記第１の電源と前記第２の電源とは、各々独立した電源電位を各自の電源供給先に供給する。

この構成によれば、第２の電源の電圧を第１の電源の電圧より高めることで、耐ノイズ性能が向上して、より高速なスイッチング応答が可能になる。

本発明の好ましい態様としては、
前記動作制御回路は、前記検知出力に基づいて前記第２の回路ブロックの電源電位が安定したと判断すると、前記第２の回路ブロックの機能を復帰させる、
構成がある。

本発明の好ましい態様としては、
前記第２の回路ブロックに入力される入力データを記憶する記憶回路を、
さらに備え、
前記動作制御回路は、前記記憶回路が前記第２の回路ブロックの入力データを記憶した後に前記第２の回路ブロックの機能を一旦停止させ、
前記第２の回路ブロックは、機能復帰時に前記記憶回路から前記入力データを読み出す、
構成がある。

この態様では、
前記第１の回路ブロックに電源を供給する第１の電源と、
前記第２の回路ブロックに電源を供給する第２の電源と、
前記記憶回路に電源を供給する第３の電源と、
をさらに備え、
前記第１の電源と前記第２の電源と前記第３の電源とは、各々独立した電源電位を各自の電源供給先に供給する、
のがさらに好ましく、そうすれば、データの保存が別電源電圧で実施されるようになって、データの保持耐性が向上する。

本発明の好ましい態様としては、
前記第２の回路ブロックの停止期間をカウントするタイマ回路をさらに備える、
構成がある。

本発明の好ましい態様としては、
前記第１の回路ブロックに電源を供給する第１の電源と、
前記第２の回路ブロックに電源を供給する第２の電源と、
をさらに備え、
前記第１の電源と前記第２の電源とは、各々独立した電源電位を各自の電源供給先に供給する、
構成がある。この構成では、さらに、前記第２の電源が前記第２の回路ブロックに供給する電源電圧を、前記第１の電源が前記第１の回路ブロックに供給する電源電圧より高くするのが好ましく、そうすれば、第２の電源の電圧を第１の電源の電圧より高めることで、耐ノイズ性能が向上する結果、高速なスイッチング応答が可能となる。

本発明の好ましい態様としては、
前記遅延調整回路は、前記動作制御回路が前記第２の回路ブロックの電源状態の遷移処理を完了するより前に、前記第１の回路ブロックと前記電源線または前記グランド線との間の接続状態の移行処理が完了するように、前記第１の回路ブロックと前記電源線または前記グランド線とを接続または遮断する時間を調整する、
構成がある。

以上説明したように、本発明では、非動作状態の第１の回路ブロックが電源遮断スイッチに基づいてグランド線から遮断されると、第１回路ブロックのリーク電流と電源遮断スイッチのリーク電流との比に基づいて、擬似グランド電源の電位が電源の電位近傍まで上昇する。その結果、第１回路ブロックのリーク電流が抑制されて電力が大幅に削減される。

さらには、第１の回路ブロックの電源供給状態が遷移したときに、前記第２の回路ブロックの機能を停止させる動作制御回路を備えることで、前記電源遷移時間の短時間化に伴う、第２の回路ブロックに対するラッシュ電流による電源ノイズが発生しなくなり、動作中の回路誤動作を防ぐことができる。

さらには、電源電圧値,半導体集積回路の設置環境温度,実装時の電源配線インピーダンスといった変化要因に応じて的確に半導体集積回路の動作制御を行うことが可能になる。

さらには、耐ノイズ性能が向上することで、より高速なスイッチング応答が可能になる。

なお、本発明の半導体集積回路は、無線電波,音声信号,映像信号,キーボード入力信号,データを蓄積する蓄積装置（ハードディスク装置等）からの信号などを受けて、回路ブロックの動作または非動作を制御する通信装置に内蔵することが好ましい。

また、本発明の半導体集積回路は、無線電波,音声信号,映像信号,赤外線入力信号,蓄積装置からの信号などを受けて、回路ブロックの動作または非動作を制御する情報再生装置に内蔵することが好ましい。

また、本発明の半導体集積回路は、無線電波,音声信号,映像信号,赤外線入力信号,蓄積装置からの信号などを受けて、回路ブロックの動作または非動作を制御する画像表示装置に内蔵することが好ましい。

また、本発明の半導体集積回路は、無線電波,音声信号,映像信号,赤外線入力信号,蓄積装置からの信号などを受けて、回路ブロックの動作または非動作を制御する電子装置に内蔵することが好ましい。

また、本発明の半導体集積回路は、無線電波,音声信号,映像信号,赤外線入力信号,蓄積装置からの信号などを受けて、回路ブロックの動作または非動作を制御する電子制御装置に内蔵することが好ましい。

なお、回路ブロックは、特に限定しないが、単一の論理回路素子または複数の論理回路素子やデバイス単体または複数のデバイスで構成することができる。

ＬＳＩ内における回路ブロックのリーク電流削減に効果的な電源遮断技術においては、電源遮断時または電源供給時の電源遷移時間の短時間化に伴ってラッシュ電流が生じさらにはこのラッシュ電流に起因して電源ノイズが生じることが大きな課題であった。

本発明では、
・上記電源ノイズの発生を抑制する、
または、
・上記電源ノイズが発生したとしても、動作中の回路ブロックの誤動作を防ぐ、
ことで、上記課題を解決した。

さらには、本発明によれば、電源電圧値,半導体集積回路の設置環境温度,実装時の電源配線インピーダンスといった変化要因に応じて的確に上記半導体集積回路の動作制御を行うことが可能になるため、さらに、その制御精度が向上する。

図１は本発明の実施の形態１の半導体集積回路の回路図である。 図２は本発明の実施の形態２の半導体集積回路の回路図である。 図３は本発明の実施の形態３の半導体集積回路の回路図である。 図４は実施の形態１の半導体集積回路の動作を示すタイミングチャートである。 図５Ａは本発明の変形例の半導体集積回路の回路図である。 図５Ｂは本発明の変形例の動作を示すタイミングチャートである。 図６Ａは本発明の半導体集積回路における動作制御回路の構成の一例を示す回路図である。 図６Ｂは動作制御回路の動作を示すタイミングチャートである。 図７Ａは本発明の半導体集積回路における遅延調整回路の構成の一例を示す回路図である。 図７Ｂは遅延調整回路お動作を示すタイミングチャートである。 図８は本発明の半導体集積回路が組み込まれた通信装置の一例である携帯電話の概観斜視図である。 図９は本発明の半導体集積回路が組み込まれた携帯電話の構成を示すブロック図である。 図１０は本発明の半導体集積回路が組み込まれた情報再生装置の一例である光ディスク装置の概観斜視図である。 図１１は本発明の半導体集積回路が組み込まれた光ディスク装置の構成を示すブロック図である。 図１２は本発明の半導体集積回路が組み込まれた画像表示装置の一例であるテレビジョン受像機の概観斜視図である。 図１３は本発明の半導体集積回路が組み込まれたテレビジョン受像機の構成を示すブロック図である。 図１４は本発明の半導体集積回路が組み込まれた電子装置の一例であるデジタルカメラの概観斜視図である。 図１５は本発明の半導体集積回路が組み込まれたデジタルカメラの構成を示すブロック図である。 図１６は本発明の半導体集積回路が組み込まれた移動体の一例である自動車の概観斜視図である。 図１７は本発明の半導体集積回路が組み込まれた自動車の要部の構成を示すブロック図である。 図１８は従来技術の電源遮断制御を示す回路図である。 図１９Ａは第１の従来技術の擬似グランド電源の電位変化を示す図である。 図１９Ｂは第２の従来技術の擬似グランド電源の電位変化を示す図である。

以下、添付した図面を参照して本発明の実施の形態を詳細に説明する。

（実施の形態１）
図１は本発明の最も簡易的な構成である実施の形態１を示す。実施の形態１の半導体集積回路は、第１の回路ブロック１０４と、第１の回路ブロック１０４と共通の電源１０１とグランド電源１０２とに接続された第２の回路ブロック１０５と、第１の電源遮断スイッチ制御回路１０７と、第２の電源遮断スイッチ制御回路１１２と、第１の電源遮断スイッチ１０８と、第２の電源遮断スイッチ１１３とを備える。さらにこの半導体集積回路は、第１の回路ブロック１０４の状態が電源遮断状態または電源供給状態に遷移する際において第２の回路ブロック１０５の機能を停止させる動作制御回路１０６を備える。以下、さらに詳細に説明する。

第１の回路ブロック１０４は、第１の電源遮断スイッチ１０８を介して電源１０１とグランド電源１０２との間に接続される。第１の電源遮断スイッチ１０８は、複数のＮＭＯＳトランジスタから構成される。第１の電源遮断スイッチ１０８は第１の電源遮断スイッチ制御回路１０７によってオン/オフ制御される。第２の回路ブロック１０５は、第２の電源遮断スイッチ１１３を介して第１の回路ブロック１０４と同一の電源１０１とグランド電源１０２との間に接続されており、電源１０１は、第１の回路ブロック１０４と第２の回路ブロック１０５とに電源を供給する。

第１の電源遮断スイッチ１０８は、第１の電源遮断スイッチ制御回路１０７の制御により、第１の回路ブロック１０４の動作状態ではオンされ、非動作状態ではオフされる。このように第１の回路ブロック１０４の非動作状態では、第１の電源遮断スイッチ１０８がオフすることで、第１の回路ブロック１０４がグランド電源１０２から電気的に遮断される。すると、第１の回路ブロック１０４のリーク電流と第１の電源遮断スイッチ１０８のリーク電流との電流比に応じて、擬似グランド電源１０３の電位が電源１０１の電位近傍まで上昇する。これにより電源遮断しない状態（静止時）と比較して、電源遮断する状態におけるリーク電流を大幅に抑制することができる。

第１の回路ブロック１０４が電源供給状態から電源遮断状態に移行する際または電源遮断状態から電源供給状態に移行する際には、擬似グランド電源１０３の電位が遷移するが、動作制御回路１０６は、この電位遷移中における第２の回路ブロック１０５の動作停止/開始を制御する。

なお、上述した実施の形態１の構成では、第１,第２の電源遮断スイッチ１０８,１１３はグランド電源１０２側に接続されているが、第１,第２の電源遮断スイッチ１０８,１１３は、ＰＭＯＳトランジスタのスイッチで構成されて電源１０１側に接続されてもよい。さらには、第１,第２の電源遮断スイッチ１０８,１１３は、電源１０１側とグランド電源１０２側との両方に接続されてもよい。

図４に実施の形態１における制御シーケンスと電源波形とを示す。図４においてＶＳＳＶ１は、第１の回路ブロック１０４における擬似グランド電源１０３の電位を示し、ＶＳＳＶ２は、第２の回路ブロック１０５における擬似グランド電源１１４の電位を示し、ＳＴＲＥＱは、動作制御回路１０６から第２の回路ブロック１０５に入力されて第２の回路ブロック１０５の動作の停止/開始制御を司る動作制御信号１１１を示し、ＢＣＬＫは、第２の回路ブロック１０５内の同期式回路のクロック信号を示す。

（時刻ＴＳ１までの期間）
この期間においては、第１の電源遮断スイッチ１０８がオンしており、グランド電源１０２の電位が第１の回路ブロック１０４の擬似グランド電源ＶＳＳＶ１に供給される。このとき第１の回路ブロック１０４と第２の回路ブロック１０５とはともに動作状態である。

（ 時刻ＴＳ１の時点）
この時点に達すると、第１の電源遮断スイッチ制御回路１０７から供給される第１の電源遮断制御信号に基づいて第１の電源遮断スイッチ１０８がオン状態からオフ状態に移行するため、第１の回路ブロック１０４は電源遮断状態になる。この時点では第２の回路ブロック１０５は動作中である。図４で示すように時刻ＴＳ１以降の第１の回路ブロック１０４側の擬似グランド電源１０３の電位ＶＳＳＶは、第１の回路ブロック１０４のリーク電流と第１の電源遮断スイッチ１０８のリーク電流との電流比に応じて、電源１０１の電源電位近傍まで上昇する。

なお、図４中破線で示すように、第１の回路ブロック１０４が時刻ＴＳ１で電源供給から電源遮断に移行した以降における擬似グランド電源１１４の電位ＶＳＳＶ２には、若干の振幅変化が生じるが、この振幅変化は第２の回路ブロック１０５の動作に影響しない。また、第１の回路ブロック１０４における擬似グランド電源１０３の電位ＶＳＳＶ１は、電源１０１の電源電位近傍まで上昇した後、図４中破線で示すようにリーク電流に基づいて若干の変化がある。

（時刻ＴＳ２から時刻ＴＳ３までの期間）
時刻ＴＳ２以降、第１の電源遮断スイッチ制御回路１０７の第１の電源遮断制御信号に応じて第１の電源遮断スイッチ１０８がオンされることに伴い、第１の回路ブロック１０４は、電源遮断状態から電源供給状態に移行し始める。この間の擬似グランド電源１０３の電位ＶＳＳＶ１が電源１０１の電源電位からグランド電源１０２のグランド電位まで遷移する時間は、電源電位における電位精度に影響を与える。すなわち、この遷移時間がｎｓオーダーと短くなると、図４において破線で示されるように、ラッシュ電流に基づいて大きい振幅のノイズが発生して擬似グランド電源１１４に伝搬してしまい、電源電位精度を低下させてしまう。

本実施の形態では、このことに着目して、時刻ＴＳ２から時刻ＴＳ３までの期間中、動作中である第２の回路ブロック１０５の動作を、動作制御信号（ＳＴＲＥＱ）１１１に基づいて停止させることで、前記ノイズの発生を抑制して回路動作に影響しないようにしている。実施の形態１では、図４に示されるようにクロック信号ＢＣＬＫを止めることで、第２の回路ブロック１０５の動作を停止させている。これによりラッシュ電流によって電源ノイズが発生したとしても、動作中の回路への影響が排除される。なお、上述した説明では、遷移時間の時間長の例として、ｎｓオーダーを示したが、これは遷移時間の時間長の一例に過ぎない。

なお、前述した説明で第１の回路ブロック１０４における電源が時刻ＴＳ１後の遷移期間と、時刻ＴＳ２後の遮断から供給への遷移期間とのうち、時刻ＴＳ２の後の遷移期間中に動作制御信号１１１に基づいて第２の回路ブロック１０５の動作を停止させるようにしているが、これは、第１の回路ブロック１０４への電源遮断から供給状態への遷移期間における遷移速度が高速であり、そのため、図４中に示すように、その遷移期間での電源電位変化が他の遷移期間での電源波形部分での変化よりも大きく、動作中の第２の回路ブロック１０５へのラッシュ電流による電源ノイズの発生が大きいからである。もちろん、第１の回路ブロック１０４への電源供給から遮断状態への遷移期間においても、その遷移速度が大きければ、この遷移期間での動作制御信号（ＳＴＲＥＱ）１１１による第２の回路ブロックの動作停止を行うのが好ましい。

動作制御信号１１１（ＳＴＲＥＱ）は、動作制御回路１０６において、例えば、次のようにして生成される。すなわち、図６Ａに示すように、動作制御回路１０６は、ＮＯＴ回路１０６ａと、遅延素子１０６ｂ,…群と、ＮＯＲ回路１０６ｃと、ＮＡＮＤ回路１０６ｄとを備えており、このように構成された動作制御回路１０６には、第１回路ブロック１０４の制御信号（第１回路ブロック制御信号）１０９と、第２の回路ブロック１０５の制御信号（第２回路ブロック制御信号）１１０とが入力される。

動作制御回路１０６では、図６Ｂに示すように、
・ＮＯＴ回路１０６ａで第１回路ブロック制御信号１０９を論理反転させることで、制御信号１０９ａを生成し、
・遅延素子群１０６ｂ,…で、第１回路ブロック制御信号１０９を所定時間だけ遅延させることで制御信号１０９ｂを生成し、
・ＮＯＲ回路１０６ｃで、制御信号１０９ａと制御信号１０９ｂとに基づいて否定論理和演算を行うことで、制御信号１０９ｃを生成し、
・ＮＡＮＤ回路１０６ｄで、制御信号１０９ｃと第２回路ブロック制御信号１１０とに基づいて否定論理積演算を行うことで、動作制御信号（ＳＴＲＥＱ）１１１を生成する。

このようにして動作制御信号（ＳＴＲＥＱ）１１１を生成する動作制御回路１０６では、遅延素子群１０６ｂ,…による遅延量を調整する（直列接続される遅延素子１０６ｂの素子量を調整する）ことによって、第２回路ブロック１０５の動作制御を行う時間量を高精度に調整することができる。

なお、実施の形態１では、第１の回路ブロック１０４と第２の回路ブロック１０５との２つの回路ブロックを有する回路構成において本発明を実施したが、本発明は、２つ以上の回路ブロックを有する回路構成においても同様に実施することできる。図５Ａには、第１〜第４の回路ブロックを備えた回路構成例が示され、図５Ｂには、図５Ａの構成における動作タイミングが示される。図５Ａ,図５Ｂにおいて、符号４０１は電源を示し、４０２はグランド電源を示し、４０３Ａ〜４０３Ｄは第１〜第４の擬似グランド電源を示し、４０４Ａ〜４０４Ｄは第１〜第４の回路ブロックを示し、４０７Ａ〜４０７Ｄは第１〜第４の電源遮断スイッチ制御信号を示し、４０８Ａ〜４０８Ｄは第１〜第４の電源遮断スイッチを示し、４０９Ａ〜４０９Ｄは第１〜第４の回路ブロック制御信号を示し、４１１Ａ〜４１１Ｃは第２〜第４の回路ブロック動作制御信号を示す。

なお、各回路ブロック４０４Ａ〜４０４Ｄは、単一の論理回路素子から構成されることも複数の論理回路素子から構成されることも可能である。さらには、各回路ブロック４０４Ａ〜４０４Ｄは、デバイス単体から構成されることも、複数のデバイスから構成されることも可能である。

（実施の形態２）
図２は本発明の実施の形態２を示す。実施の形態２の基本的な構成や制御方法は実施の形態１と同じであるが、実施の形態２における実施の形態１との間の第１の差異は、動作中の第２の回路ブロック２０７の擬似グランド電源２０４の電位を検知する電源電位検知回路２１３を備えることである。

電源電位検知回路２１３は、擬似グランド電源２０４の電位が安定した時点で検知信号を発生させその検知信号を動作制御回路２０６に供給する。検知信号を受けた動作制御回路２０６は、動作制御信号２２２を発生させその動作制御信号２２２を第２の回路ブロック２０７に供給する。動作制御信号２２２を受けた第２の回路ブロック２０７は動作停止状態から動作開始状態に移行する。これにより、電源電圧値,半導体集積回路の設置環境温度,半導体集積回路実装時における電源配線インピーダンスといった変化要因に的確に対応した半導体集積回路の動作制御を行うことが可能となり、第２の回路ブロック２０７の動作が安定する（すなわちその動作が保証される）うえに、制御に要する時間を最小化することが可能になる。

また、実施の形態２における実施の形態１との間の第２の差異は、第２の回路ブロック２０７の入力データを記憶する記憶回路２１４を備えることである。入力データ２２４は、第２の回路ブロック２０７が動作停止を要求される前に、記憶回路２１４内のラッチ回路２１５またはメモリ回路２１６で保持される。第２の回路ブロック２０７が動作停止したうえで動作復帰する際には、入力データ２２４は再度入力されることなく記憶回路２１４からリストアされる。これにより、復帰時間が短縮されて、第２回路ブロック２０７の停止期間によるスループットの低下が抑制される。

また、実施の形態２における実施の形態１との間の第３の差異は、第２の回路ブロック２０７の動作が停止する時間をカウントするタイマ回路２１７を備えることである。タイマ回路２１７は動作停止期間の管理を行う副タイマ回路２１９を備えており、副タイマ回路２１９を用いて第２の回路ブロック２０７の動作停止期間を管理している。これにより、主タイマ回路２１８にけるカウント値を、タイマ回路２１７で管理している動作停止期間のカウント値に基づいて補正することが可能となり、本発明の機能がさらに安定する。

また、実施の形態２における実施の形態１との間の第４の差異は、第１の回路ブロック２０５の第１の電源遮断スイッチ２１０のオン/オフ時間を調整する遅延調整回路２１２を備えることである。遅延調整回路２１２は、例えば、図７Ａに示すように、ＣＲ回路から構成され、図７Ｂのタイミングチャートに示すように、第１の電源遮断スイッチ２１０のオン/オフ時間を制御する第１の電源遮断スイッチ制御回路２０８が出力する制御信号２０８ａの波形立ち上がりを鈍らせることで制御信号２１０ａを生成し、この制御信号２１０ａを第１の電源遮断スイッチ２１０に供給する。これにより、第２の回路ブロック２０７の動作を停止または復帰させるまでに、第１の回路ブロック２０５の電源を遮断または供給できるように、第１の電源遮断スイッチ２１０のオン/オフ時間が調整される。これにより、半導体集積回路実装時における電源配線インピーダンスといった変化要因に的確に対応した半導体集積回路の動作制御を行うことが可能になり、システム動作が安定する（すなわち、その動作が保証される）うえに、制御に要する時間を最小化することが可能になる。

なお、実施の形態２は、電源遮断スイッチをグランド電源２０２側に接続する形態であるが、電源遮断スイッチをＰＭＯＳトランジスタのスイッチで構成して電源２０１側に設けてもよい。また、電源２０１側とグランド電源２０２側との両方に電源遮断スイッチを接続する構成でもよい。また、実施の形態２では、二つのブロックでの構成例を示したが、実施の形態１と同様に３つ以上の回路ブロックからなる構成において本発明を実施しても同様の制御を実現することが可能である。なお、各回路ブロックは単一の論理回路素子から構成してもよいし、複数の論理回路素子から構成してもよい。さらに各回路ブロックは、デバイス単体から構成してもよいし、複数のデバイスから構成してもよい。

（実施の形態３）
図３は本発明の実施の形態３を示す。実施の形態３の基本的な構成や制御方法は実施の形態１,２と同じであるが、実施の形態３における実施の形態１,２との差異は、第１の回路ブロック３０７に電源を供給する第１の電源３０１と、第２の回路ブロック３０９に電源を供給する第２の電源３０２と、第１,第２の電源３０１,３０２より安定した動作が要求される回路ブロック（以下、第３の回路ブロック３２７という）に電源を供給する第３の電源３０３とをそれぞれ設けることで、第１〜第３の回路ブロック３０７,３０９,３２７に独立した電位を供給できるようにしたことである。

第３の回路ブロック３２７は、レジスタ回路３１７（入力データ３２６を記憶する）や記憶回路３１６（メモリ回路３１８を備える）や、タイマ回路３１９（主タイマ回路３２０とは別に第２の回路ブロック３０９の動作停止期間を管理する副タイマ回路を備える）などから構成される。このような第３の回路ブロック３２７の構成は、実施の形態２と同様の機能/構成を備える。

本実施の形態に構成によれば、第２の回路ブロック３０９が停止する期間において、第２の電源３０２の供給電位を第１の電源３０１より低電圧にしたとしても、第２の回路ブロック３０９のデータを保持可能な電圧を第２の電源３０２のから十分に供給することが可能になる。また、記憶回路３１６やタイマ回路３１９など、さらに安定した動作が必要な第３の回路ブロック３２７に、第１の電源３０１や第２の電源３０２とは独立したより高電圧な電位を供給することができる。

これにより、
・記憶回路３１６のデータ保持動作を確実に保証することが可能になる、
・ノイズの影響を排除した正確なタイマ回路３１９の制御が可能になる、
といった利点を享受できる。

また、第２の電源３０２の供給電位を第１の電源３０１より高電圧にすることで、第２の回路ブロック３０９の耐ノイズ性能を高めることができる結果、より高速なスイッチング応答が可能になる。

なお、実施の形態３では、実施の形態２と同様、第１の回路ブロック３０７の第１の電源遮断スイッチ３１２のオン/オフの時間を調整する遅延調整回路３１４を備える。

また、実施の形態３は、電源遮断スイッチをグランド電源３０４側に接続する形態であるが、電源遮断スイッチをＰＭＯＳトランジスタのスイッチで構成して第１の電源３０１側や第２の電源３０２側などに設けてもよい。その際は、グランド側の電源を独立制御可能な電源構成とする。

また、実施の形態３では、第１,第２の回路ブロック３０７,３０９を有する回路構成において本発明を実施したが、実施の形態１,２と同様、３つ以上の回路ブロックからなる構成において本発明を実施しても同様の制御を実現することが可能である。なお、各回路ブロックは単一の論理回路素子から構成してもよいし、複数の論理回路素子から構成してもよい。さらに各回路ブロックは、デバイス単体から構成してもよいし、複数のデバイスから構成してもよい。

（適用例）
次に、本発明の半導体集積回路を備えた適用例を説明する。図８は、本発明に係る半導体集積回路を備えた通信装置の一例である携帯電話の概観を示す。携帯電話５０１は、ベースバンドＬＳＩ５０２とアプリケーションＬＳＩ５０３とを備える。ベースバンドＬＳＩ５０２とアプリケーションＬＳＩ５０３とはそれぞれ回路ブロックであって、これら回路ブロックでは、高周波送受信インターフェース部と外部入力インターフェース部とを介して受信する無線信号または有線信号に基づいて、その動作または非動作が制御される。

なお、携帯電話５０１が備えるベースバンドＬＳＩ５０２及びアプリケーションＬＳＩ５０３以外の半導体集積回路が備える論理回路についても、本発明の半導体集積回路から構成してもよく、そうした場合であっても同様の効果を得ることができる。

図９は本発明の半導体集積回路を組み込んだ携帯電話の構成を示すブロック図である。図９おいては部品の名称を図中に付すがその詳細説明は省略する。ベースバンドＬＳＩ５０２はこの通信装置における基本的な構成要素の回路ブロックであり、アプリケーションＬＳＩ５０３は、この通信装置のアプリケーションを実現した回路ブロックである。ベースバンドＬＳＩ５０２は、常時オンブロック５０２ａと、被遮断ブロック５０２ｂと、電源遮断スイッチブロック５０２ｃとを有する。常時オンブロック５０２ａは、電源遮断不可能な回路ブロックであり、被遮断ブロック５０２ｂは電源遮断可能な回路ブロックであり、電源遮断スイッチブロック５０２ｃは、被遮断ブロック５０２ｂの電源遮断/非遮断の制御を行う回路ブロックである。図９の構成において、被遮断ブロック５０２ｂは、実施の形態１〜３（図１〜図５Ｂ）における第１の回路ブロック１０４,２０５,３０７等に相当する。なお、実施の形態１〜３（図１〜図７）における第２の回路ブロック１０５,２０７,３０９から第２の電源遮断スイッチ１１３,２１１,３１３を削除した構成を図９の構成に組み込む場合には、第２の回路ブロック１０５,２０７,３０９、ならびにそれに付属する動作制御回路１０６,２０６,３０８,電位検知回路２１３,３１５,記憶回路２１４,３１６,タイマ回路２１７,３１９等からなる回路ブロックは常時オンブロック５０２ａに含まれる。

一方、実施の形態１〜３（図１〜図７）における第２の回路ブロック１０５,２０７,３０９の構成（第２の電源遮断スイッチ１１３,２１１,３１３を含む）を図９の構成に組み込む場合には、第２の回路ブロック１０５,２０７,３０９、ならびにそれに付属する動作制御回路１０６,２０６,３０８,電位検知回路２１３,３１５,記憶回路２１４,３１６,タイマ回路２１７,３１９等からなる回路ブロックは被遮断ブロック５０２ｂに含まれる。図２,図３における遅延調整回路２１２,３１４、ならびに図１〜図３に示される第１の電源遮断スイッチ１０８,２１０,３０４等は電源遮断スイッチブロック５０２ｃに含まれる。他の構成も同様である。

アプリケーションＬＳＩ５０３は常時オンブロック５０３ａと、被遮断ブロック５０３ｂと、電源遮断スイッチブロック５０３ｃとを有する。ベースバンドＬＳＩ５０２及びアプリケーションＬＳＩ５０３において、常時オンブロック５０２ａ,５０３ａと、被遮断ブロック５０２ｂ,５０３ｂと、電源遮断スイッチブロック５０２ｃ,５０３ｃとは、前述した各実施の形態の構成を備える。

なお、図９において、５０４はアンテナであり、５０５は高周波送受信インターフェース部であり、５０６は外部入力インターフェース部であり、５０７は各機能（音声入力機能,音声出力機能,キーボード入力受付機能,ディスプレイ機能,カメラ機能,メモリカード入出力機能等）を実行する機能部であり、５０８はメモリであり、５０９はその他のＬＳＩであり、５１０はメモリである。

ベースバンドＬＳＩ５０２とアプリケーションＬＳＩ５０３とにおける各回路ブロックは、高周波送受信インターフェース部５０５と外部入力インターフェース部５０６とを介して受信した無線信号または有線信号に基づいて、動作または非動作が制御される。

図９におけるベースバンドＬＳＩ５０２における本発明の制御動作は、ベースバンドＬＳＩ５０２内のタイマを認識して定期的に実行されるほか、アンテナ５０４から入力される高周波信号やキーボード等の機能部５０７に対する入力結果に基づいて実行される。アプリケーションＬＳＩ５０３における本発明の動作は、機能部５０７（キーボード等）に対する入力結果に基づいて実行される。

なお、図９は本発明の半導体集積回路を組み込んだ通信装置の構成の一例を示したものであり、携帯電話５０１内の機能はこれに限るものではなく、システム上問題が無ければ機能の追加および構成を変えてもいい。また、各ＬＳＩに含まれる機能も集積化が可能な限り変更は自由である。

なお、本発明に係る半導体集積回路を備えた通信装置は、携帯電話に限定されるものではなく、これ以外にも、例えば、通信システムにおける送信機・受信機やデータ伝送を行うモデム装置などを含むものである。すなわち、本発明によって、有線/無線や光通信/電気通信を問わず、また、デジタル方式/アナログ方式を問わず、あらゆる通信装置について消費電力低減の効果を得ることができる。

図１０は、本発明に係る半導体集積回路を備えた情報再生装置の一例である光ディスク装置の概観を示す。光ディスク装置７０１は、図示略の光ディスクから読み取った信号を処理するメディア信号処理ＬＳＩ７０２と、その信号の誤り訂正や光ピックアップのサーボ制御を行う誤り訂正・サーボ処理ＬＳＩ７０３とを備える。メディア信号処理ＬＳＩ７０２及び誤り訂正・サーボ処理ＬＳＩ７０３は、前述した各実施の形態の半導体集積回路の構成を備える。

本発明に係る半導体集積回路は従来よりも少ない消費電力で動作可能であるため、本発明の半導体集積回路を備えたメディア信号処理ＬＳＩ７０２及び誤り訂正・サーボ処理ＬＳＩ７０３並びにこれらを備えた光ディスク装置７０１もまた低電力動作が可能となる。さらに、メディア信号処理ＬＳＩ７０２及び誤り訂正・サーボ処理ＬＳＩ７０３以外の光ディスク装置７０１が備えるＬＳＩにおいても、こられＬＳＩが備える論理回路を本発明に係る半導体集積回路とすることによって、同様の効果（低電力動作の実現）を得ることができる。

図１１は本発明の半導体集積回路を組み込んだ光ディスク装置の構成を示すブロック図である。図１１においては部品名称を図中に付するのみにとどめその詳細説明は省略する。

メディア信号処理ＬＳＩ７０２はこの装置におけるメディア信号の処理の基本的な構成要素の回路ブロックを有し、誤り訂正・サーボ処理ＬＳＩ７０３は、この装置における誤り訂正・サーボ処理を行う回路ブロックを有する。メディア信号処理ＬＳＩ７０２は、常時オンブロック７０２ａと、被遮断ブロック７０２ｂと、電源遮断スイッチブロック７０２ｃとを有する。誤り訂正・サーボ処理ＬＳＩ７０３は常時オンブロック７０３ａと、被遮断ブロック７０３ｂと、電源遮断スイッチブロック７０３ｃとを有する。誤り訂正・サーボ処理ＬＳＩ７０３及び誤り訂正・サーボ処理ＬＳＩ７０３において、常時オンブロック７０２ａ,７０３ａと、被遮断ブロック７０２ｂ,７０３ｂと、電源遮断スイッチブロック７０２ｃ,７０３ｃは、本発明の各実施の形態の半導体集積回路と同様の構成を備える。

なお、図１１において、符号７０４はアンテナであり、７０５はチューナ部であり、７０６は外部入力インターフェース部であり、７０７は各機能（ビデオ入力機能,ビデオ出力機能,音声信号入力機能,音声信号出力機能,ディスプレイ機能,メモリカード入出力機能,赤外線信号受信機能,操作ボタン入力受付機能等）を実行する機能部であり、７０８はメモリであり、７０９はその他のＬＳＩであり、７１０は光ピックアップであり、７１１はＤＶＤやＣＤからなる外部記録媒体であり、７１２はモータ部であり、７１３はメモリである。

メディア信号処理ＬＳＩ７０２に組み込まれた本発明の半導体集積回路の動作は、機能部７０７における各種処理（赤外線信号受信,操作ボタン入力受付,ＤＶＤ信号出力等）,アンテナ７０４への電波入力等に基づいて実行される。また、誤り訂正・サーボ処理ＬＳＩ７０３における本発明の動作は、機能部７０７における各種処理（赤外線信号受信,操作ボタン入力受付,ビデオ信号出力等）に基づいて実行される。なお、図１１は本発明の半導体集積回路を光ディスク装置に組み込む構成の一例を示すものであって、光ディスク装置７０１内の機能はこれに限るものではなく、システム上問題が無ければ機能の追加および構成の変更を行ってもよい。また、各ＬＳＩに含まれる機能も集積化が可能な限り変更は自由である。

なお、本発明に係る半導体集積回路を備えた情報再生装置は、光ディスク装置に限定されるものではなく、これ以外にも、例えば、磁気ディスクを内蔵した画像録画再生装置や半導体メモリを媒体とした情報記録再生装置などを含むものである。すなわち、本発明によって、情報が記録されたメディアの別を問わず、あらゆる情報再生装置（情報記録機能を含んでいてもよい）について消費電力低減の効果を得ることができる。

図１２は、本発明に係る半導体集積回路を備えた画像表示装置の一例であるテレビジョン受像機の概観を示す。テレビジョン受像機９０１は、画像信号や音声信号を処理する画像・音声処理ＬＳＩ９０２と、表示画面やスピーカなどのデバイスを制御するディスプレイ・音源制御ＬＳＩ９０３とを備える。画像・音声処理ＬＳＩ９０２とディスプレイ・音源制御ＬＳＩ９０３とには、本発明の半導体集積回路が組み込まれる。

本発明の半導体集積回路は従来よりも少ない消費電力で動作可能であるため、画像・音声処理ＬＳＩ９０２やディスプレイ・音源制御ＬＳＩ９０３、ひいては、これらを備えたテレビジョン受像機９０１を低電力動作させることが可能となる。さらに、画像・音声処理ＬＳＩ９０２,ディスプレイ・音源制御ＬＳＩ９０３以外でテレビジョン受像機９０１に組み込まれている半導体集積回路を、本発明のものとすることによっても同様の効果（低電力動作）を得ることができる。

図１３は本発明の半導体集積回路が組み込まれたテレビジョン受像機の構成を示すブロック図である。図１３においては部品の名称を図中に付すがその詳細説明は省略する。画像・音声処理ＬＳＩ９０２はこの装置において画像・音声の処理を行う構成要素の回路ブロックを含んでおり、ディスプレイ・音源制御ＬＳＩ９０３は、この装置におけるディスプレイや音源の制御を行う構成要素の回路ブロックを含んでいる。画像・音声処理ＬＳＩ９０２は、常時オンブロック９０２ａと、被遮断ブロック９０２ｂと、電源遮断スイッチブロック９０２ｃとを有する。ディスプレイ・音源制御ＬＳＩ９０３は常時オンブロック９０３ａと、被遮断ブロック９０３ｂと、電源遮断スイッチブロック９０３ｃとを有する。画像・音声処理ＬＳＩ９０２及びディスプレイ・音源制御ＬＳＩ９０３において、常時オンブロック９０２ａ,９０３ａと、被遮断ブロック９０２ｂ,９０３ｂと、電源遮断スイッチブロック９０２ｃ,９０３ｃとは、前述した各実施の形態の半導体集積回路の構成を備える。

なお、９０４ａは衛星アンテナであり、９０４ｂは地上波アンテナであり、９０４ｃはケーブルであり、９０５はネットワークインターフェース部であり、９０６は外部入力インターフェース部であり、９０７は各機能（ビデオ入力機能,ビデオ出力機能,音声信号入力機能,音声信号出力機能,ディスプレイ機能,メモリカード入出力機能,赤外線信号受信機能,操作ボタン入力受付機能,スピーカ機能等）を実行する機能部であり、９０８はメモリであり、９０９はその他のＬＳＩであり、９１０はメモリである。

画像・音声処理ＬＳＩ９０２に組み込まれた本発明の半導体集積回路の動作は機能部９０７における各種処理（赤外線信号受信,操作ボタン入力受付,ビデオ入力等）,アンテナ９０４ａ,９０４ｂへの電波入力等に基づいて実行される。また、ディスプレイ・音源制御ＬＳＩ９０３に組み込まれた本発明の半導体集積回路の動作は、機能部９０７における各種処理（赤外線信号受信,操作ボタン入力受付,ビデオ入力等）,アンテナ９０４ａ,９０４ｂへの電波入力等に基づいて実行される。なお、図１３は本発明の半導体集積回路を組み込んだ情報再生装置の構成の一例を示すものであって、テレビジョン受像機９０１内の機能はこれに限るものではなく、システム上問題が無ければ機能の追加および構成を変更してもよい。また、各ＬＳＩに含まれる機能も集積化が可能な限り変更は自由である。

なお、本発明に係る半導体集積回路を備えた画像表示装置は、テレビジョン受像機に限定されるものではなく、これ以外にも、例えば、電気通信回線を通じて配信されるストリーミングデータを表示する装置を含む。すなわち、本発明によって、情報の伝送方法の別を問わず、あらゆる画像表示装置について消費電力低減の効果を得ることができる。

図１４は、本発明に係る半導体集積回路を備えた電子装置の一例であるデジタルカメラの概観を示す。デジタルカメラ１１０１は、本発明に係る半導体集積回路を有する半導体集積回路である信号処理ＬＳＩ１１０２を備える。本発明に係る半導体集積回路は従来よりも少ない消費電力で動作可能であるため、信号処理ＬＳＩ１１０２の低電力動作、ひいてはデジタルカメラ１１０１の低電力動作が可能となる。さらに、デジタルカメラ１１０１が備える信号処理ＬＳＩ１１０２以外の半導体集積回路についても、本発明の半導体集積回路の構成にすることで同様の効果（低電力動作の実現）を得ることができる。

図１５は本発明の半導体集積回路を組み込んだ電子装置の構成を示すブロック図である。図１５においては部品名称を図中に付するのみにとどめその詳細説明は省略する。

信号処理ＬＳＩ１１０２はこの装置における信号の処理を行う構成要素の回路ブロックであり、常時オンブロック１１０２ａと、被遮断ブロック１１０２ｂと、電源遮断スイッチブロック１１０２ｃとを有する。常時オンブロック１１０２ａと、被遮断ブロック１１０２ｂと、電源遮断スイッチブロック１１０２ｃとは、前述した各実施の形態の半導体集積回路の構成を備える。

なお、図１５において、１１０４はＣＣＤであり、１１０５はＣＣＤインターフェース部であり、１１０６は外部インターフェースであり、１１０７は各種機能（ビデオ入力機能,ビデオ出力機能,音声信号入力機能,音声信号出力機能,ディスプレイ機能,赤外線信号受信機能,操作ボタン入力受付機能等）を実行する機能部であり、１１０８はメモリであり、１１０９はその他のＬＳＩであり、１１１０はメモリである。

信号処理ＬＳＩ１１０２に組み込まれた本発明の半導体集積回路の動作は、機能部１１０７における各種処理（赤外線受信,操作ボタン入力受付等）やＣＣＤ１１０４からの映像信号出力等に基づいて実行される。なお、図１５は本発明の半導体集積回路を電子装置に組み込む構成の一例を示すものであって、デジタルカメラ１１０１内の機能はこれに限るものではなく、システム上問題が無ければ機能の追加および構成を変更してもよい。また、ＬＳＩに含まれる機能も集積化が可能な限り変更は自由である。

なお、本発明に係る半導体集積回路を備えた電子装置は、デジタルカメラに限定されるものではなく、これ以外にも、例えば、各種センサ機器や電子計算機など、およそ半導体集積回路を備えた装置全般を含むものである。そして、これら電子装置は、本発明によって前述したのと同様の効果（消費電力低減）を得ることができる。

図１６は、電子制御装置１３０２とナビゲーション装置１３０４とが組み込まれた自動車１３０１の概観を示す。自動車１３０１は、本発明の半導体集積回路が組み込まれた移動体の一例である。電子制御装置１３０２は、自動車１３０１のエンジンやトランスミッションなどを制御するエンジン・トランスミッション制御ＬＳＩ１３０３を備える。ナビゲーション装置１３０４はナビゲーション用ＬＳＩ１３０５を備える。エンジン・トランスミッション制御ＬＳＩ１３０３とナビゲーション用ＬＳＩ１３０５とは、本発明の半導体集積回路が組み込まれている。

本発明の半導体集積回路は従来よりも少ない消費電力で動作可能であるため、エンジン・トランスミッション制御ＬＳＩ１３０３及びこれを備えた電子制御装置１３０２もまた低電力動作が可能となる。同様に、ナビゲーションＬＳＩ１３０５及びこれを備えたナビゲーション装置１３０４もまた低電力動作が可能となる。さらに、エンジン・トランスミッション制御ＬＳＩ１３０３以外で電子制御装置１３０２が備える半導体集積回路を、本発明に係る半導体集積回路とすることによって、同様の効果（低電力動作）を得ることができる。ナビゲーション装置１３０４についても同様のことが言える。そして、電子制御装置１３０５やナビゲーション装置１３０４の低消費電力化により、自動車１３０１の消費電力を低減させることができる。

図１７は本発明の半導体集積回路がそれぞれ組み込まれた電子制御装置およびナビゲーション装置を有する自動車の構成を示すブロック図である。図１７のブロックにおいては部品名称を図中に付すがその詳細説明は省略する。

エンジン・トランスミッション制御ＬＳＩ１３０３はこの装置におけるエンジン・トランスミッション制御を行う構成要素の回路ブロックであり、ナビゲーションＬＳＩ１３０５は、この装置におけるナビゲーション処理を行う回路ブロックである。エンジン・トランスミッション制御ＬＳＩ１３０３は、常時オンブロック１３０３ａと、被遮断ブロック１３０３ｂと、電源遮断スイッチブロック１３０３ｃとを有する。ナビゲーションＬＳＩ１３０５は常時オンブロック１３０５ａと、被遮断ブロック１３０５ｂと、電源遮断スイッチブロック１３０５ｃとを有する。エンジン・トランスミッション制御ＬＳＩ１３０３とナビゲーションＬＳＩ１３０５とにおいて、常時オンブロック１３０３ａ,１３０５ａと、被遮断ブロック１３０３ｂ,１３０５ｂと、電源遮断スイッチブロック１３０３ｃ,１３０５ｃとは、前述した各実施の形態の半導体集積回路の構成を備える。

なお、１３０６ａはアクセルであり、１３０６ｂはブレーキであり、１３０６ｃはギアであり、１３０７,１３０８はインターフェース部であり、１３０９は、各機能（ＴＶアイコン処理機能,ラジオアンテナ受信機能,ＧＰＳアンテナ受信機能,ディスプレイ機能,メモリカード入出力機能,赤外線信号受信機能,操作ボタン入力受付機能,音声信号出力機能,サイドブレーキ機能等）を実行する機能部であり、１３１０はメモリであり、１３１１はその他のＬＳＩであり、１３１２はエンジンであり、１３１３はトランスミッションであり、１３１４はメモリであり、１３１５はその他のＬＳＩである。

エンジン・トランスミッション制御ＬＳＩ１３０３に組み込まれた本発明の半導体集積回路の動作は、アクセル１３０６ａ,ブレーキ１３０６ｂ,ギア１３０６ｃなどの動作を電子制御装置１３０２が感知する事に基づいて実行される。また、ナビゲーション用ＬＳＩ１３０５における本発明の動作は、機能部１３０９における各種機能（ＴＶアンテナへの電波入力,赤外線信号受信,操作ボタン入力受付等）をナビゲーション装置１３０４が感知することに基づいて実行される。なお、図１７の自動車１３０１は、本発明の半導体集積回路が組み込まれた移動体（電子制御装置１３０２とナビゲーション装置１３０４とに本発明の半導体集積回路が組み込まれている）の一例を示したものであり、電子制御装置１３０２,ナビゲーション装置１３０４を含めて自動車１３０１の機能は上述したものに限るものではなく、システム上問題が無ければ機能の追加および構成を変えてもいい。また、各ＬＳＩに含まれる機能も集積化が可能な限り変更は自由である。

なお、本発明に係る半導体集積回路を備えた電子制御装置は、上述したようなエンジンやトランスミッションを制御するものに限定されるものではなく、これ以外にも、例えば、モータ制御装置などのおよそ半導体集積回路を備え動力源を制御する装置全般を含むものである。そして、本発明によって、そのような電子制御装置について消費電力低減の効果を得ることができる。

また、本発明に係る半導体集積回路を備えた移動体は、自動車に限定されるものではなく、これ以外にも、例えば、列車や飛行機など、およそ動力源であるエンジンやモータなどを制御する電子制御装置を備えたもの全般を含むものである。そして、そのような移動体では、本発明によって、前述したのと同様の効果（消費電力低減）を得ることができる。

本発明により、電源遮断技術における遮断/復帰の高速化に向けた回路誤動作の課題を解決することができる。また、その方法は非常に簡単かつ容易に実現できるため、応用例も期待できる。以上のようにＬＳＩの低消費電力化技術を適用した場合の大きな課題を解決することができ、結果としてＬＳＩの低消費電力化効果を最大限大きくすることができる。

１０１ 電源
１０２ グランド電源
１０３ 擬似グランド電源（ＶＳＳＶ１）
１０４ 第１回路ブロック
１０５ 第２回路ブロック
１０６ 動作制御回路
１０７ 第１の電源遮断スイッチ制御回路
１０８ 第１の電源遮断スイッチ
１０９ 第１回路ブロック制御信号
１１０ 第２回路ブロック制御信号
１１１ 動作制御信号（ＳＴＲＥＱ）
１１２ 第２の電源遮断スイッチ制御回路
１１３ 第２の電源遮断スイッチ
１１４ 擬似グランド電源（ＶＳＳＶ２）

Claims (35)

1. 電源線またはグランド線に接続された第１の回路ブロックと、
   前記第１の回路ブロックと同一の前記電源線または前記グランド線に接続された第２の回路ブロックと、
   前記第１の回路ブロックが電源遮断状態から電源供給状態に遷移する、または電源供給状態から電源遮断状態に遷移する際における前記第２の回路ブロックの電源電位を検知する電源電位検知回路と、
   前記第１の回路ブロックが電源遮断状態から電源供給状態に遷移する、または電源供給状態から電源遮断状態に遷移すると、前記第２の回路ブロックの機能を一旦停止させたうえで、前記電源電位検知回路の検知出力に基づいて、前記第２の回路ブロックの機能を復帰させる動作制御回路と、
   を備える、
   半導体集積回路。
2. 前記動作制御回路は、前記検知出力に基づいて前記第２の回路ブロックの電源電位が安定したと判断すると、前記第２の回路ブロックの機能を復帰させる、
   請求項１の半導体集積回路。
3. 前記第２の回路ブロックに入力される入力データを記憶する記憶回路を、
   さらに備え、
   前記動作制御回路は、前記記憶回路が前記第２の回路ブロックの入力データを記憶した後に前記第２の回路ブロックの機能を一旦停止させ、
   前記第２の回路ブロックは、機能復帰時に前記記憶回路から前記入力データを読み出す、
   請求項１の半導体集積回路。
4. 前記第１の回路ブロックに電源を供給する第１の電源と、
   前記第２の回路ブロックに電源を供給する第２の電源と、
   前記記憶回路に電源を供給する第３の電源と、
   をさらに備え、
   前記第１の電源と前記第２の電源と前記第３の電源とは、各々独立した電源電位を各自の電源供給先に供給する、
   請求項３の半導体集積回路。
5. 前記第２の回路ブロックの停止期間をカウントするタイマ回路を、
   さらに備える、
   請求項１の半導体集積回路。
6. 前記第１の回路ブロックに電源を供給する第１の電源と、
   前記第２の回路ブロックに電源を供給する第２の電源と、
   をさらに備え、
   前記第１の電源と前記第２の電源とは、各々独立した電源電位を各自の電源供給先に供給する、
   請求項１の半導体集積回路。
7. 前記第２の電源が前記第２の回路ブロックに供給する電源電圧を、前記第１の電源が前記第１の回路ブロックに供給する電源電圧より高くする、
   請求項６の半導体集積回路。
8. 電源線またはグランド線に接続された第１の回路ブロックと、
   前記第１の回路ブロックと同一の前記電源線または前記グランド線に接続された第２の回路ブロックと、
   前記第１の回路ブロックが電源遮断状態から電源供給状態に遷移する、または電源供給状態から電源遮断状態に遷移すると、前記第２の回路ブロックの機能を一旦停止させたうえで、前記第２の回路ブロックの機能を復帰させる動作制御回路と、
   前記第１の回路ブロックが非動作状態のときに、前記第１の回路ブロックと前記電源線または前記グランド線との接続を遮断する第１の電源遮断スイッチと、
   前記第１の電源遮断スイッチによって、前記第１の回路ブロックと前記電源線または前記グランド線とを接続または遮断する時間を調整する遅延調整回路と、
   を備える、
   半導体集積回路。
9. 前記遅延調整回路は、前記動作制御回路が前記第２の回路ブロックの電源状態の遷移処理を完了するより前に、前記第１の回路ブロックと前記電源線または前記グランド線との間の接続状態の移行処理が完了するように、前記第１の回路ブロックと前記電源線または前記グランド線とを接続または遮断する時間を調整する、
   請求項８の半導体集積回路。
10. 前記第２の回路ブロックが非動作状態のときに、前記第２の回路ブロックと前記電源線または前記グランド線との接続を遮断する第２の電源遮断スイッチを、
    さらに備える、
    請求項８の半導体集積回路。
11. 前記第２の回路ブロックに入力される入力データを記憶する記憶回路を、
    さらに備え、
    前記動作制御回路は、前記記憶回路が前記第２の回路ブロックの入力データを記憶した後に前記第２の回路ブロックの機能を一旦停止させ、
    前記第２の回路ブロックは、機能復帰時に前記記憶回路から前記入力データを読み出す、
    請求項８の半導体集積回路。
12. 前記第１の回路ブロックに電源を供給する第１の電源と、
    前記第２の回路ブロックに電源を供給する第２の電源と、
    前記記憶回路に電源を供給する第３の電源を、
    さらに備え、
    前記第１の電源と前記第２の電源と前記第３の電源とは、各々独立した電源電位を、各自の電源供給先に供給する、
    請求項１１の半導体集積回路。
13. 前記第２の回路ブロックの停止期間をカウントするタイマ回路を備える、
    請求項８の半導体集積回路。
14. 前記第１の回路ブロックに電源を供給する第１の電源と、
    前記第２の回路ブロックに電源を供給する第２の電源と、
    をさらに備え、
    前記第１の電源と前記第２の電源とは、各々独立した電源電位を、各自の電源供給先に供給する、
    請求項８の半導体集積回路。
15. 前記第２の電源が前記第２の回路ブロックに供給する電源電圧を、前記第１の電源が前記第１の回路ブロックに供給する電源電圧より高くする、
    請求項１４の半導体集積回路。
16. グランド線に接続された第１の回路ブロックと、
    前記第１の回路ブロックと同一の前記グランド線に接続された第２の回路ブロックと、
    前記第１の回路ブロックに電源を供給する第１の電源と、
    前記第２の回路ブロックに電源を供給する第２の電源と、
    前記第１の回路ブロックが電源遮断状態から電源供給状態に遷移する、または電源供給状態から電源遮断状態に遷移すると、前記第２の回路ブロックの機能を一旦停止させたうえで、前記第２の回路ブロックの機能を復帰させる動作制御回路と、
    を備え、
    前記第１の電源と前記第２の電源とは、各々独立した電源電位を各自の電源供給先に供給する、
    半導体集積回路。
17. 前記第２の回路ブロックに入力される入力データを記憶する記憶回路を、
    さらに備え、
    前記動作制御回路は、前記記憶回路が前記第２の回路ブロックの入力データを記憶した後に前記第２の回路ブロックの機能を一旦停止させ、
    前記第２の回路ブロックは、機能復帰時に前記記憶回路から前記入力データを読み出す、
    請求項１６の半導体集積回路。
18. 前記記憶回路に電源を供給する第３の電源を、
    さらに備え、
    前記第１の電源と前記第２の電源と前記第３の電源とは、各々独立した電源電位を、各自の電源供給先に供給する、
    請求項１７の半導体集積回路。
19. 前記第２の回路ブロックの停止期間をカウントするタイマ回路を備える、
    請求項１６の半導体集積回路。
20. 前記第２の電源が前記第２の回路ブロックに供給する電源電圧を、前記第１の電源が前記第１の回路ブロックに供給する電源電圧より高くする、
    請求項１６の半導体集積回路。
21. 請求項１の半導体集積回路と、
    前記半導体集積回路にそれぞれ接続された高周波送受信インターフェース部および外部入力インターフェース部と、
    を備え、
    前記第１の回路ブロックまたは前記第２の回路ブロックは、前記高周波送受信インターフェース部または前記外部入力インターフェース部を介して受信した無線信号または有線信号に基づいて、動作または非動作が制御される、
    通信装置。
22. 請求項８の半導体集積回路と、
    前記半導体集積回路にそれぞれ接続された高周波送受信インターフェース部および外部入力インターフェース部と、
    を備え、
    前記第１の回路ブロックまたは前記第２の回路ブロックは、前記高周波送受信インターフェース部または前記外部入力インターフェース部を介して受信した無線信号または有線信号に基づいて、動作または非動作が制御される、
    通信装置。
23. 請求項１６の半導体集積回路と、
    前記半導体集積回路にそれぞれ接続された高周波送受信インターフェース部および外部入力インターフェース部と、
    を備え、
    前記第１の回路ブロックまたは前記第２の回路ブロックは、前記高周波送受信インターフェース部または前記外部入力インターフェース部を介して受信した無線信号または有線信号に基づいて、動作または非動作が制御される、
    通信装置。
24. 請求項１の半導体集積回路と、
    前記半導体集積回路にそれぞれ接続されたチューナ部およびインターフェース部と、
    を備え、
    前記第１の回路ブロックまたは前記第２の回路ブロックは、前記チューナ部または前記インターフェース部を介して受信した無線信号または有線信号に基づいて、動作または非動作が制御される、
    情報再生装置。
25. 請求項８の半導体集積回路と、
    前記半導体集積回路にそれぞれ接続されたチューナ部およびインターフェース部と、
    を備え、
    前記第１の回路ブロックまたは前記第２の回路ブロックは、前記チューナ部または前記インターフェース部を介して受信した無線信号または有線信号に基づいて、動作または非動作が制御される、
    情報再生装置。
26. 請求項１６の半導体集積回路と、
    前記半導体集積回路にそれぞれ接続されたチューナ部およびインターフェース部と、
    を備え、
    前記第１の回路ブロックまたは前記第２の回路ブロックは、前記チューナ部または前記インターフェース部を介して受信した無線信号または有線信号に基づいて、動作または非動作が制御される、
    情報再生装置。
27. 請求項１の半導体集積回路と、
    前記半導体集積回路にそれぞれ接続されたネットワークインターフェース部および外部入力インターフェース部と、
    を備え、
    前記第１の回路ブロックまたは前記第２の回路ブロックは、前記ネットワークインターフェース部または前記外部入力インターフェース部を介して受信した無線信号または有線信号に基づいて、動作または非動作が制御される、
    画像表示装置。
28. 請求項８の半導体集積回路と、
    前記半導体集積回路にそれぞれ接続されたネットワークインターフェース部および外部入力インターフェース部と、
    を備え、
    前記第１の回路ブロックまたは前記第２の回路ブロックは、前記ネットワークインターフェース部または前記外部入力インターフェース部を介して受信した無線信号または有線信号に基づいて、動作または非動作が制御される、
    画像表示装置。
29. 請求項１６の半導体集積回路と、
    前記半導体集積回路にそれぞれ接続されたネットワークインターフェース部および外部入力インターフェース部と、
    を備え、
    前記第１の回路ブロックまたは前記第２の回路ブロックは、前記ネットワークインターフェース部または前記外部入力インターフェース部を介して受信した無線信号または有線信号に基づいて、動作または非動作が制御される、
    画像表示装置。
30. 請求項１の半導体集積回路と、
    前記半導体集積回路にそれぞれ接続されたＣＣＤインターフェース部および外部入力インターフェース部と、
    を備え、
    前記第１の回路ブロックまたは前記第２の回路ブロックは、前記ＣＣＤインターフェース部または前記外部入力インターフェース部を介して受信した無線信号または有線信号に基づいて、動作または非動作が制御される、
    電子装置。
31. 請求項８の半導体集積回路と、
    前記半導体集積回路にそれぞれ接続されたＣＣＤインターフェース部および外部入力インターフェース部と、
    を備え、
    前記第１の回路ブロックまたは前記第２の回路ブロックは、前記ＣＣＤインターフェース部または前記外部入力インターフェース部を介して受信した無線信号または有線信号に基づいて、動作または非動作が制御される、
    電子装置。
32. 請求項１６の半導体集積回路と、
    前記半導体集積回路にそれぞれ接続されたＣＣＤインターフェース部および外部入力インターフェース部と、
    を備え、
    前記第１の回路ブロックまたは前記第２の回路ブロックは、前記ＣＣＤインターフェース部または前記外部入力インターフェース部を介して受信した無線信号または有線信号に基づいて、動作または非動作が制御される、
    電子装置。
33. 請求項１の半導体集積回路と、
    前記半導体集積回路にそれぞれ接続されたナビゲーションインターフェース部と、
    を備え、
    前記第１の回路ブロックまたは前記第２の回路ブロックは、前記ナビゲーションインターフェース部を介して受信した無線信号または有線信号に基づいて、動作または非動作が制御される、
    電子制御装置。
34. 請求項８の半導体集積回路と、
    前記半導体集積回路にそれぞれ接続されたナビゲーションインターフェース部と、
    を備え、
    前記第１の回路ブロックまたは前記第２の回路ブロックは、前記ナビゲーションインターフェース部を介して受信した無線信号または有線信号に基づいて、動作または非動作が制御される、
    電子制御装置。
35. 請求項１６の半導体集積回路と、
    前記半導体集積回路にそれぞれ接続されたナビゲーションインターフェース部と、
    を備え、
    前記第１の回路ブロックまたは前記第２の回路ブロックは、前記ナビゲーションインターフェース部を介して受信した無線信号または有線信号に基づいて、動作または非動作が制御される、
    電子制御装置。

Images