次に、本発明の実施形態について説明する。
(A)本発明の第1実施形態の構成の説明
図1は、本発明の第1実施形態に係る電源供給装置1の構成例を示す斜視図である。この図に示すように、本発明の第1実施形態に係る電源供給装置1は、本体部100および蓋部120を有している。ここで、本体部100は、例えば、樹脂等によって構成され、面100aには後述する半導体スイッチ12を含む素子群105が配置されている。また、面100bには蓋部120の側面に設けられた孔121,122と係合する爪部101,102が形成されている。また、面100cには、端子111〜115が設けられている。なお、図1の例では、端子111はグランド端子であり、端子112は駆動信号が入力される端子であり、端子113は半導体スイッチ12がオフの状態にされていることを示すDIAG信号を出力する端子であり、端子114はバッテリが接続される端子であり、端子115は負荷が接続される端子である。もちろん、これ以外の配置としてもよい。蓋部120は、樹脂等によって構成され、本体部100がその内部に挿入され、爪部101,102が孔121,122に係合することで本体部100を所定位置に固定する。
図1に示す電源供給装置1は、例えば、車両のリレーボックス、ジャンクションボックス、または、接続コネクタに着脱可能に接続され、これらに接続される負荷に対して電源電力を供給する。
図2は、電源供給装置1の電気的な構成例を示すブロック図である。図2に示す例では、電源供給装置1は、半導体スイッチ12、電流検出部13、時定数回路14、異常判定部15、半導体スイッチ駆動部16、および、状態変化保留部17を有している。
ここで、半導体スイッチ12は、例えば、パワーMOS−FET(Metal-Oxide-Semiconductor Field-Effect Transistor)によって構成され、半導体スイッチ駆動部16によってゲート端子の電圧が制御されることでオン/オフの状態が制御される。オンの状態になった場合には、バッテリ2に蓄積されている電力を電源電力として、電線11を介して負荷10に供給する。なお、半導体スイッチ12としては、パワーMOS−FET以外の半導体素子、例えば、IGBT(Insulated Gate Bipolar Transistor)や、バイポーラトランジスタを用いることも可能である。
電流検出部13は、バッテリ2から半導体スイッチ12および電線11を介して負荷10に流れる電流を検出し、時定数回路14に供給する。より詳細には、電線11に流れる負荷電流をIloadとするとき、このIloadの値に比例し、Iloadよりも小さい値(例えば、1000分の1の値)の電流Isを時定数回路14に供給する。
時定数回路14は、図3を参照して後述するように、半導体スイッチ12をオンの状態にした場合に、負荷10に対して流れる電流の限界値を示す閾値であって時間の経過とともにその値が減少する電流遮断特性を生成するための時定数を有する。
異常判定部15は、図3を参照して後述するように、時定数回路14から出力される出力電圧Voを所定の基準電圧Vrefと比較し、出力電圧Voが基準電圧Vrefを上回る場合には、異常であると判定し、状態変化保留部17を介して半導体スイッチ駆動部16を制御して、半導体スイッチ12をオフの状態にし、負荷10への電力供給を遮断する。
状態変化保留部17は、電源供給装置1への電源供給開始時/停止時および負荷10への電源供給開始時/停止時において、半導体スイッチ12の状態変化を一時的に保留し、半導体スイッチ12の誤動作の発生を抑制する。
半導体スイッチ駆動部16は、図3を参照して後述するように、論理素子およびトランジスタによって構成され、電源供給装置1に対して外部から入力される外部入力信号に基づいて半導体スイッチ12のゲートを駆動する。
図3は、図2の詳細な構成例を示す図である。なお、以下では、状態変化保留部17を除外した図4に示す基本構成例を参照して構成および動作の説明をし、その後に図3を参照して、状態変化保留部17を含む動作について説明する。
図4に示すように、負荷10に接続される電線11に流れる負荷電流(Iload)を検出する電流検出部13は、差動増幅器23と、抵抗Rsと、Pチャネル形のMOS−FET24とを備える。差動増幅器23の非反転入力端子に電線11が、その反転入力端子に抵抗Rsを介してバッテリ2が、その出力端子にMOS−FET24のゲート端子がそれぞれ接続されている。MOS−FET24のドレイン端子は差動増幅器23の反転入力端子と抵抗Rsの接続点に、そのソース端子は時定数回路14のコンデンサ素子C1、抵抗素子R1、および、コンパレータ27の入力端子の接続点に接続されている。なお、符号24aは、MOS−FET24の寄生のダイオードを示す。また、符号12aは、半導体スイッチ12の寄生のダイオードを示す。
電流検出部13は、半導体スイッチ12のドレイン−ソース間電圧Vdsと抵抗Rsの端子間電圧Vsとが等しくなるように、差動増幅器23の出力によってMOS−FET24のゲート電位を制御することで、電線11に流れる負荷電流(Iload)に比例した電流(検出電流)Isが抵抗Rsに流れるように構成されている。検出電流Isは、(負荷電流Iload)×Kの値の電流である。ここで、Kは係数で、K=(半導体スイッチ12のオン抵抗Ron/Rs)である。この検出電流Isが、電線11に流れる負荷電流Iloadに相当する電流として、電流検出部13から時定数回路14へ出力される。なお、Is<<Iloadの関係を有しており、一例として、IsはIloadの1000分の1程度に設定される。
半導体スイッチ12をオンの状態にすると、負荷10に対して電流が流れるが、電流が限界値を超えると、半導体スイッチ12や電線11が過電流によって損傷する(例えば、ASO(Area of Safe Operation)破壊が生じる)。ところで、このような限界値は、時間の経過とともに変化する。図5は、半導体スイッチ12および電線11の限界特性を示している。図5の横軸は半導体スイッチ12がオンになってからの経過時間を示し、縦軸は負荷電流Iloadを示している。図5において、半導体限界特性30は、半導体スイッチ12がオンにされた後に、半導体スイッチ12に流すことができる限界電流の経時的変化を示し、電線限界特性31は、同じく、電線11に流すことができる限界電流の経時的変化を示している。この図5に示すように、半導体スイッチ12がオンの状態になった当初は、電線11および半導体スイッチ12に対してある程度大きな電流を流すことができるが、時間の経過とともに(経時的に)電線11や半導体スイッチ12が流すことができる電流の値は減少する。また、半導体限界特性30と電線限界特性31とは特性が異なっている。なお、図5に示す遮断禁止領域は、負荷10が通常通り動作している場合に流れる電流の範囲を示し、半導体スイッチ12に流れる電流がこの領域内に収まる場合には、半導体スイッチ12を遮断することが禁止される領域である。
そこで、本実施形態では、半導体限界特性30と電線限界特性31の双方を考慮した電流遮断特性32を設定する。そして、負荷電流Iloadが、時間的に変動する電流遮断特性32を示す曲線(以下「電流遮断曲線」と称する。)を超えないように制御をすることで、電線11および半導体スイッチ12が過電流によって損傷しないようにする。より詳細には、本実施形態では、図5に示す電流遮断特性32に対応する時定数を有する時定数回路14に対して、検出電流Isを入力し、出力電圧Voが基準電圧Vrefを超えた場合には、半導体スイッチ12をオフの状態にすることで、負荷電流Iloadが電流遮断曲線を超えないようにする。
異常判定部15は、コンパレータ27を有し、時定数回路14からの出力電圧Voと、基準電圧Vrefとを比較し、Vo>Vrefの場合には、半導体スイッチ12に流れる電流がその時点における電流遮断曲線を超えていると判定し、Hレベルの信号を出力し、Vo≦Vrefの場合には、Lレベルの信号を出力する。
コンパレータ27からの出力信号は、ラッチ回路28に入力される。このラッチ回路28は、コンパレータ27からLレベルの信号が出力されている間は、Lレベルの信号を出力し、コンパレータ27からHレベルの信号が出力されると、その出力をHレベルにラッチする。
半導体スイッチ駆動部16は、NAND回路20と、PNP形のトランジスタ21と、NPN形のトランジスタ22と、インバータ29とを備えている。NAND回路20の一方の入力端子には、半導体スイッチ12をオン/オフさせる制御信号が端子112から入力される。例えば、負荷10を動作させるための図示しないスイッチがオンに操作されるとHレベル(例えば、5V)の制御信号が、また、スイッチがオフに操作されるとLレベルの制御信号がNAND回路20の一方の入力端子に入力される。NAND回路20の他方の入力端子には、ラッチ回路28の出力信号がインバータ29を介して入力される。
トランジスタ21とトランジスタ22は、コレクタ同士が接続されるとともに、ベース同士が接続されている。トランジスタ21のエミッタには、チャージポンプ6から電源電圧を昇圧した電圧(駆動電圧)が供給され、トランジスタ22のエミッタは接地されている。
以上のような構成を有する半導体スイッチ駆動部16は、次のように動作する。
(1)負荷10を動作させるための不図示のスイッチがオフの状態で、端子112からLレベルの制御信号がNAND回路20の一方の入力端子に入力され、かつ、ラッチ回路28の出力信号がLレベルで、その信号がインバータ29で反転されてHレベルの信号がNAND回路20の他方の入力端子に入力されている場合、NAND回路20はHレベルの信号を出力する。これにより、トランジスタ21がオフになり、トランジスタ22がオンになるので、チャージポンプ6からの駆動電圧が半導体スイッチ12のゲート端子に印加されず、半導体スイッチ12がオフ状態に維持される。
(2)負荷10を動作させるための不図示のスイッチがオンに操作されると、NAND回路20の他方の入力端子にHレベルの信号が入力されている状態で、NAND回路20の一方の入力端子にHレベルの制御信号が入力されるので、NAND回路20はLレベルの信号を出力する。これにより、トランジスタ22がオフになり、トランジスタ21がオンになるので、チャージポンプ6からの駆動電圧が半導体スイッチ12のゲート端子に印加され、半導体スイッチ12がオン状態にされる。この結果、負荷10へ電線11を介してバッテリ電源が供給され、負荷10が駆動される。
(3)半導体スイッチ12がオン状態にあるとき、ラッチ回路28の出力信号がLレベルからHレベルに変化すると、NAND回路20の一方の入力端子にHレベルの信号が入力されている状態で、他方の入力端子にLレベルの信号が入力されるので、NAND回路20はHレベルの信号を出力する。これにより、チャージポンプ6からの駆動電圧が半導体スイッチ12のゲート端子に印加されなくなり、半導体スイッチ12がオン状態からオフ状態になる。この結果、負荷10へのバッテリ電源の供給が遮断され、負荷10の駆動が停止する。
また、図4に示す電源供給装置1では、インバータ29の入力側とラッチ回路28の出力側は、DIAG端子113に接続されている。このDIAG端子113は、ラッチ回路28を、Hレベル信号を出力している状態からLレベルの信号を出力する状態にリセットするためのリセット信号入力用の端子として用いられるとともに、ラッチ回路28の出力信号から半導体スイッチ12のオン/オフ状態を外部でモニタするために、ラッチ回路28の出力信号を外部回路へ出力するための端子として用いられる。
(B)本発明の第1実施形態の動作の説明
つぎに、本発明の第1実施形態の動作について説明する。以下では、状態変化保留部17を除外した図4に示す基本構成例を参照して動作の説明をし、その後に図3を参照して、状態変化保留部17を含む動作について説明する。
図4に示すように、負荷(例えば、ヘッドライト)10を駆動するためにスイッチ(例えば、ヘッドライトスイッチ)をオンに操作すると、NAND回路20の出力がLレベルになり、トランジスタ21がオンになってトランジスタ22がオフになる。これにより、チャージポンプ6から駆動電圧がトランジスタ21を介して半導体スイッチ12のゲート端子に印加され、半導体スイッチ12がオン状態になる。この結果、バッテリ2の電源電力が電線11を介して負荷10に供給され、負荷10が起動される。
このようにして負荷10が起動されると、電線11に流れる負荷電流(Iload)に比例した電流(検出電流Is)が電流検出部13により検出される。この検出電流Isは、電流検出部13から時定数回路14へ供給される。
時定数回路14では、電流検出部13から検出電流Isを入力し、抵抗素子R1〜R3およびコンデンサ素子C1〜C3によって構成されるRCはしご型時定数回路に供給する。
時定数回路14は、前述した電流遮断特性32に対応する時定数を有している。また、異常判定部15は、時定数回路14からの出力電圧Voと、基準電圧Vrefとを比較し、Vo>Vrefの場合にはHレベルの信号を出力し、それ以外の場合にはLレベルの信号を出力する。
本実施形態では、時定数回路14と異常判定部15とが協働することによって、以下のような機能を実現する。すなわち、図6(A)に示すように、一点鎖線で示す電流遮断特性32よりも少しだけ小さい電流I1が半導体スイッチ12に流れたとする。この場合、時定数回路14からの出力電圧Voは、図6(B)に概略的に示すように、基準電圧Vrefよりも常に低い電圧Vo1となるため、異常判定部15の出力は常にLレベルとなる。一方、二点鎖線で示すように電流遮断特性32よりも少しだけ大きい電流I2が半導体スイッチ12に流れたとする。この場合、時定数回路14からの出力電圧Voは図6(B)に概略的に示すように、基準電圧Vrefよりも常に高い電圧Vo2となるため、異常判定部15の出力は常にHレベルとなる。以上は説明を簡略化するために極端な例で説明したが、例えば、実際の動作時には、電流の値が一時的にでも電流遮断特性32よりも大きくなると、時定数回路14の出力電圧Voは、基準電圧Vrefよりも高くなるため、異常判定部15の出力はHレベルとなる。
コンパレータ27による判定の結果、(1)出力電圧Voが基準電圧Vrefより低い間は、コンパレータ27はLレベルの信号を出力する。これにより、NAND回路20の出力信号がLレベルに維持され、半導体スイッチ12がオン状態に維持され、負荷10の駆動が継続される。
一方、(2)負荷10の起動後における過渡状態、あるいは、その後の定常状態において、過電流が半導体スイッチ12に流れることで、半導体スイッチ12に流れる電流が、図5に示す電流遮断特性32を越えた場合には、コンパレータ27はHレベルの信号を出力し、ラッチ回路28はコンパレータ27の出力をHレベルにラッチする。これにより、NAND回路20の出力信号がLレベルからHレベルになり、トランジスタ21がオフになってトランジスタ22がオンになるので、チャージポンプ6からの駆動電圧が半導体スイッチ12のゲート端子に印加されなくなり、半導体スイッチ12が強制的にオフ状態にされ、負荷10へのバッテリ電源の供給が遮断され、負荷10の駆動が停止する。
なお、過電流が半導体スイッチ12に流れる場合としては、例えば、デッドショートにより非常に短い時間(例えば、数100μs以下)に過電流が発生する場合や、パルス幅変調された制御信号が印加された場合や、断続ショート(レアショート)により断続的な過電流が発生する場合がある。このような過電流に対しても、本実施形態では、これを検出して、半導体スイッチ12をオフの状態にすることができる。
本実施形態では、以下の作用効果を奏する。
本実施形態では、時定数回路14の出力電圧Voは、半導体スイッチ12をオン状態にした後(負荷10の起動後)、半導体スイッチ12に流れる電流Idsに応じて変化する。例えば、半導体スイッチ12に流れる電流が増えると、時定数回路14では電流の増加に対応して出力電圧Voが増加する。このように変化する時定数回路14の出力値を基準電圧Vrefと比較し、その出力電圧Voが基準電圧Vrefを超えた場合に、半導体スイッチ12をオフ状態にすることで、図5に示す電流遮断特性32に基づいて半導体スイッチ12を制御することができる。このように、半導体限界特性30および電線限界特性31の双方を考慮した電流遮断特性32に基づいて制御することで、半導体スイッチ12を過電流および過熱から保護しながら効率良く使うことができる。このような領域での使用は、上記従来技術では出来ない。
また、デッドショート等の瞬時的に遮断が必要な場合にも容易に対応することができる。
上記特許文献1に記載された従来技術のように、負荷駆動用のパワー素子近傍の温度を検出し、検出温度が所定温度以上の時、パワー素子への制御信号の入力を遮断する方法では、検出温度とパワー素子の真の温度との間に差が生じたり、あるいは温度の検出に時間的な遅れが生じたりすることがある。これに対して、本実施形態によれば、電線11に流れる電流の検出値を時定数回路14に入力し、半導体限界特性30および電線限界特性31の双方を考慮した電流遮断特性32に基づいて過電流を検出するようにしたので、半導体スイッチ12に流れる電流を、時間遅れを生じることなく検出することができる。このため、半導体スイッチ12の劣化および故障を抑制することができるとともに、デッドショートのように非常に短い時間(例えば、数100μs以下)に発生する過電流に対しても、電線を保護することができる。
また、時定数回路14は、RCはしご型時定数回路により構成されているので、半導体スイッチ12および電線11の双方に対応した電流遮断特性32を任意に設定できる。また、RCはしご型時定数回路を用いることで、例えば、特開2013−128343に開示される技術に比較すると、過渡領域における電流遮断特性のばらつきを少なくすることができるとともに、温度や検出電流に対する設計を簡略化することができる。すなわち、特開2013−128343に開示された技術では、ダイオードやツェナーダイオードを用いていることから、過渡領域におけるばらつきが大きい(設計や部品選定にもよるが、例えば、プラスマイナス10%以上の電流遮断特性のばらつきが想定される)。具体的には、ダイオードに流れる順方向電流によりアノード・カソード間の電圧が大きく変化することや、また、ツェナーダイオードは、ツェナー電圧が5〜6Vを境界として、これよりも電圧が高い場合には正の温度特性を有し、これよりも電圧が低い場合には負の温度特性を有することから、温度や検出電流を考慮した場合の設計が複雑となる。しかしながら、RCはしご型時定数回路では、抵抗素子およびコンデンサ素子はダイオードとは異なり、電流による特性の変化がない。さらに、時定数回路において上記のダイオードに対応する素子が抵抗素子であり、抵抗素子は温度特性が小さいことから、設計を簡略化することができる。また、時定数回路14では、線形の特性を有する受動素子だけを使用することから、スイッチング特性としての非線形特性を有するツェナーダイオードを用いる特開2013−128343に開示される技術に比較して、ノイズを低減することができる。
また、電流検出部13から時定数回路14への出力を電流出力としているため、半導体スイッチ12の過渡的な変動に対して、電源変動の影響をほとんど受けずに対応することができる。
また、時定数回路14は、RCはしご型時定数回路の定数(RCはしご型回路の各段のコンデンサの容量および抵抗の抵抗値)と、基準電圧Vrefとを調整することで、過渡電流領域および定常動作領域(定常状態)での電流遮断特性を任意に設定可能である。
一例として、図7は、定常動作領域における電流遮断特性32を変化させた特性(破線で示す特性)を示している。この図7の例では、過渡電流領域はほとんど変化させずに、定常電流領域の遮断特性だけを変化させている。また、図8は、過渡電流領域における電流遮断特性32を変化させた特性(破線で示す特性)を示している。この図8の例では、定常電流領域はほとんど変化させずに、過渡電流領域の遮断特性だけを変化させている。また、図9は、図7および図8と比較して、負荷10の種類が異なる場合の特性を示している。この図9の例では、遮断禁止領域の冒頭部分が矩形形状となっており、図7および図8に示す三角形状とは異なっている。このような特性を有する負荷10の場合には、時定数回路14の時定数および基準電圧Vrefを調整することで、例えば、図9に示すような、図7および図8とは異なる曲線形状を有する電流遮断特性32に設定することができる。
また、上記特許文献2に記載された従来技術では、過渡状態に対応する第1の閾値と、定常状態に対応する第2の閾値によって電線を保護するようにしている。一方、本実施形態では、時定数回路14に基づく連続的な電流遮断特性(電流遮断曲線)に基づいて制御するようにしているので、特許文献2に比較すると、細かな制御を行うことができる。また、特許文献2の段落0052には、第1閾値に対応する抵抗を可変抵抗とし、時間の経過とともに可変抵抗の抵抗値を変更することで、連続的に変化する第1の閾値を設定することが開示されているが、可変抵抗を時間的に制御することは容易ではない。一方、本実施形態では、時定数回路14を用いることで、連続的に変化する電流遮断曲線を容易に設定することができる。
また、上記特許文献3に開示された従来技術では、半導体スイッチ12の熱等価回路に基づいて過電流を遮断するようにしている。しかし、熱等価回路とするためには、電流の2乗値を計算する必要があることから、電流変換回路を設ける必要がある。このような2乗値を計算する回路は、複雑であり、回路の占有面積も大きいことから、製造コストが高くつくとともに、小型化が困難となるという問題点がある。しかしながら、本実施形態では、熱的な等価回路ではなく、電流そのものの遮断特性(電流遮断特性)を求めて、この電流遮断特性に基づいて半導体スイッチ12を制御するようにしたので、2乗値を計算する回路を排除することができる。
つぎに、状態変化保留部17の動作について説明する。図10は、状態変化保留部17を有しない場合(図4の構成)の動作を説明する図である。より詳細には、図10は、電源供給装置1に対して電源電力の供給を開始し、負荷10が有するスイッチ(不図示)をオンの状態にした後に、端子112から入力される制御信号がHレベルの状態にされた後の信号の時間的な変化を示している。時刻0において、端子112から入力される制御信号がHレベルの状態にされると、破線で示すように急激に電圧が上昇する。この結果、半導体スイッチ駆動部16の出力がHレベルの状態となり、半導体スイッチ12がオンの状態となるので、バッテリ2から負荷10に電流が通じる。このとき、差動増幅器23の差動入力端子のバーチャルショートが安定しなかったり、あるいは、MOS−FET24の上流側に半導体スイッチ12とカレントミラー回路を構成する半導体スイッチ(不図示)が配置されている場合には当該カレントミラー回路が安定しなかったりすることで、予期しない電圧が差動増幅器23から出力される場合がある。
そのような場合には、想定される以上の電流が時定数回路14に流れ、コンパレータ27の出力がHレベルの状態になることから、ラッチ回路28の出力がHレベルの状態となり、半導体スイッチ12が強制的にオフの状態にされ、負荷10への電源の供給が遮断され、負荷10の駆動が停止する。図10の例では、端子112から入力される制御信号がHレベルの状態にされてから、0.0035s後に検出電流Isが急激に増加し、出力電圧Voが遮断閾値を上回る。この結果、半導体スイッチ12が強制的にオフ状態にされ、負荷10への電源の供給が遮断され、負荷10の駆動が瞬断される誤動作が生じる。
そこで、図2に示す第1実施形態では、状態変化保留部17によって、前述した誤動作が生じることを防止する。以下では、図3を参照して、状態変化保留部17の詳細を説明した後、図11を参照して動作を説明する。
図3に示す状態変化保留部17は、遅延部41、EX−OR回路42、NOT回路43、AND回路44を有している。遅延部41は、端子112から入力される制御信号を所定の時間τ遅延して出力する。EX−OR回路42は遅延部41からの出力信号と、端子112から入力される制御信号との排他的論理和を演算して出力する。NOT回路43は、EX−OR回路42から出力される信号の論理を反転して出力する。AND回路44は、コンパレータ27からの出力信号と、NOT回路43からの出力信号との論理積を演算してラッチ回路28に出力する。
つぎに、図3および図11を参照してより詳細に説明する。図11(A)に示すように、時刻T1において、端子112から入力される制御信号がHレベルの状態にされると、この信号は遅延部41によって時間τ遅延されて出力される(図11(B)参照)。EX−OR回路42は、制御信号と遅延部41からの出力信号の排他的論理和を演算して出力する。この結果、EX−OR回路42からの出力信号は、図11(C)に示すようになる。より詳細には、EX−OR回路42からの出力信号は、制御信号がHレベルになってから遅延部41からの出力信号がHレベルになるまでの間はHレベルの状態となり、それ以外はLレベルの状態となる。NOT回路43は、EX−OR回路42からの出力信号の論理を反転して出力する。この結果、NOT回路43からは図11(D)に示すような信号が出力され、AND回路44に供給される。AND回路44は、コンパレータ27からの出力信号とNOT回路43からの出力信号の論理積を演算して出力する。このため、例えば、図10に示すように、制御信号がHレベルに変化してから、検出電流Isが急激に増加し、コンパレータ27の出力がHレベルに変化した場合であっても、当該出力信号はNOT回路43からの出力信号によってマスクされるので、半導体スイッチ12がオフになって瞬断が生じることを防止できる。
なお、遅延部41の遅延時間τを調整することで、コンパレータ27からの出力信号をマスクする時間を変更することができる。図10の例では、0.0035[s]に現れるパルス電圧をマスクできるように、例えば、τ≧0.004[s]に設定することができる。コンパレータ27からの出力信号をマスクする時間は、例えば、差動増幅器23、負荷10、MOS−FET24の特性等によっても異なることから、τとしてはマージンを含む十分な値を設定するか、あるいは、個々の装置毎に設定することが望ましい。また、τの値が大きすぎると、正常な遮断動作が阻害される場合がある。このため、負荷10として、突入電流が大きい負荷(例えば、容量性負荷、または、正の温度特性を有する抵抗性負荷(例えば、温度が低い場合に大きな電流が流れるデフォガ等))が接続されている場合に、負荷10に流れる負荷電流が電流遮断特性32を超えたときは遮断動作が正常に行われる値に設定することが望ましい。
なお、図11に示す例では、制御信号がLレベルに変化する場合(時刻T3参照)もマスクを行っている。しかしながら、制御信号がLレベルに変化する場合には、NAND回路20の一方の入力信号がLレベルになるので、ラッチ回路28からの出力信号の状態によらずNAND回路20からの出力信号はHレベルとなる。このため、電流検出部13等が誤動作した場合であっても、当該誤動作が半導体スイッチ12の状態変化に影響することはないことから、制御信号がLレベルに変化する場合にはマスクすることは必須ではない。
(C)本発明の第2実施形態の説明
つぎに、本発明の第2実施形態について説明する。図12は、本発明の第2実施形態の構成例を示す図である。なお、図12において、図3と対応する部分には同一の符号を付してその説明を省略する。図12の構成例では、図3と比較すると、電流検出部13、時定数回路14、異常判定部15、および、ラッチ回路28が除外され、電流検出部70、A/D(Analog to Digital)変換部71、および、デジタル信号処理部72が追加されている。これら以外の構成は、図3と同様である。
ここで、電流検出部70は、例えば、抵抗値が小さい抵抗素子等(負荷10の動作に影響を与えない程度の電圧降下を生じる素子値を有する抵抗素子)によって構成され、負荷10に流れる電流Iloadの値を検出してA/D変換部71に供給する。A/D変換部71は、電流検出部70によって検出された電流Iloadの値をデジタル信号に変換してデジタル信号処理部72に供給する。デジタル信号処理部72は、例えば、DSP(Digital Signal Processor)またはCPU(Central Processing Unit)等によって構成され、A/D変換部71から供給されるデジタル信号を処理するとともに、処理結果に基づいて半導体スイッチ駆動部16を制御する。なお、状態変化保留部17を構成する遅延部41、EX−OR回路42、NOT回路43、および、AND回路44については、図3を参照して前述した場合と同様の機能を有する。
つぎに、第2実施形態の動作について説明する。以下では、状態変化保留部17を除外した場合の動作について説明し、つぎに、状態変化保留部17を付加した場合の動作について説明する。
第2実施形態では、電流検出部70が負荷10に流れる電流Iloadの値を検出し、A/D変換部71に供給する。A/D変換部71は、電流検出部70から供給される電流Iloadの値を、対応するデジタルデータに変換してデジタル信号処理部72に供給する。
デジタル信号処理部72は、A/D変換部71から供給される電流Iloadの値に対応するデジタルデータに対して、図3に示す、抵抗素子R1〜R3およびコンデンサ素子C1〜C3によって構成されるRCはしご型時定数回路と同様の特性を有する離散時間領域における時定数方程式を適用する。より詳細には、図3に示す、RCはしご型時定数回路の連続時間領域における伝達関数H(s)を、例えば、双一次変換等のS−Z変換を用いて、離散時間領域における伝達関数H(z)に変換することで、離散時間領域における時定数方程式を得ることができる。
デジタル信号処理部72は、A/D変換部71から供給される電流Iloadの値に対応するデジタルデータに対して時定数方程式(H(z))をたたみ込み積分することで得られる結果と、図3に示す基準電圧Vrefに対応する値とを比較し、得られる結果が基準電圧Vrefを超えているか否かを判定し、超えている場合には異常であると判定して、半導体スイッチ駆動部16を制御して半導体スイッチ12をオフの状態にする。
以上の構成によれば、デジタル回路で構成することができるので、図4の実施形態に比較して、構成を簡略化することができるとともに、デジタル回路で構成することにより、ノイズ耐性を向上させ、経年劣化による特性変化を防ぐことができる。
つぎに、状態変化保留部17を付加した場合の動作について説明する。図11(A)に示すように、時刻T1において、端子112から入力される制御信号がHレベルの状態になると、この信号は遅延部41によって時間τ遅延されて出力される(図11(B)参照)。EX−OR回路42は、制御信号と遅延部41からの出力信号との排他的論理和を演算して出力する。この結果、EX−OR回路42の出力は、図11(C)に示すようになる。より詳細には、EX−OR回路42からの出力信号は、制御信号がHレベルになってから遅延部41からの出力信号がHレベルになるまでの間はHレベルの状態となり、それ以外はLレベルの状態となる。NOT回路43は、EX−OR回路42からの出力信号の論理を反転して出力する。この結果、NOT回路43からは図11(D)に示すような信号が出力され、AND回路44に供給される。AND回路44は、デジタル信号処理部72からの出力信号と、NOT回路43からの出力信号の論理積を演算して出力する。このため、例えば、図10に示すように、制御信号がHレベルに変化してから、電流検出部70によって検出される検出電流Isが急激に増加し、デジタル信号処理部72からの出力信号がHレベルに変化した場合であっても、当該出力はNOT回路43からの出力信号によってマスクされるので、半導体スイッチ12がオフになって瞬断が生じることを防止できる。
なお、図12に示す実施形態では、電流検出部70は、半導体スイッチ12と負荷10の間に配置するようにしたが、例えば、半導体スイッチ12と並列に配置するようにしてもよい。この場合には、半導体スイッチ12の電圧降下とオン抵抗とから電流を求めることができる。
また、図12に示す実施形態では、時定数回路14、異常判定部15、および、ラッチ回路28の機能をデジタル信号処理部72によって実現するようにしたが、これらのうち、例えば、時定数回路14の機能だけをデジタル信号処理部72によって実現するようにしたり、時定数回路14および異常判定部15の2つの機能をデジタル信号処理部72によって実現するようにしたりしてもよい。
また、図12に示す実施形態では、デジタル信号処理部72からの出力信号を所定の時間τマスクするようにしたが、例えば、電流検出部70からの出力信号をマスクしたり、A/D変換部71からの出力信号をマスクしたりするようにしてもよい。
(D)本発明の第3実施形態の説明
つぎに、本発明の第3実施形態について説明する。図13は、本発明の第3実施形態の構成例を示す図である。なお、図13において、図3と対応する部分には同一の符号を付してその説明を省略する。図13の構成例では、図3と比較すると、遅延部41がEX−OR回路45に置換され、差分検出部46が追加されている。これら以外の構成は、図3と同様である。
ここで、差分検出部46は、差動増幅器23の非反転入力端子と反転入力端子の入力信号の差分値を計算し、差分値が所定の閾値以上である場合には、EX−OR回路45にHレベルの信号を供給し、それ以外の場合はLレベルの信号を供給する。EX−OR回路45は、制御信号と、差分検出部46からの出力信号との排他的論理和を演算し、演算結果をEX−OR回路42に出力する。
つぎに、第3実施形態の動作について説明する。なお、第3実施形態の状態変化保留部17以外の動作は、図4の場合と同様であるので、その説明は省略し、状態変化保留部17の動作について説明する。
差動増幅器23が正常に動作している場合は、バーチャルショートにより入力信号の差分値(電位差)は略0Vとなるので、差分検出部46の出力はLレベルの状態となる。差分検出部46からの出力信号がLレベルの場合であって、制御信号がLレベルのとき、EX−OR回路45の2つの入力端子にはLレベルがそれぞれ入力されるので、EX−OR回路45からの出力信号はLレベルとなる。また、差分検出部46からの出力信号がLレベルの場合であって、制御信号がHレベルのとき、EX−OR回路45の2つの入力端子にはHレベルとLレベルの信号がそれぞれ入力されるので、EX−OR回路45からの出力信号はHレベルとなる。
差分検出部46からの出力信号がLレベルの場合であって、制御信号がLレベルのとき、EX−OR回路42の2つの入力端子にはLレベルの信号がそれぞれ入力されるので、EX−OR回路42からの出力信号はLレベルとなる。また、差分検出部46からの出力信号がLレベルの場合であって、制御信号がHレベルのとき、EX−OR回路42の2つの入力端子にはHレベルの信号がそれぞれ入力されるので、EX−OR回路42からの出力信号はLレベルとなる。すなわち、差分検出部46からの出力信号がLレベルである場合(差動増幅器23が正常に動作している場合)には、制御信号の状態によらず、EX−OR回路42からの出力信号はLレベルとなる。
EX−OR回路42の出力がLレベルである場合、NOT回路43の出力はHレベルとなる。この結果、AND回路44からの出力信号は、コンパレータ27からの出力信号に応じて、HレベルまたはLレベルとなる。以上をまとめると、差分検出部46の出力がLレベルである場合(差動増幅器23が正常に動作している場合)には、制御信号の状態に拘わらず、AND回路44からの出力信号は、コンパレータ27からの出力信号に応じて、HレベルまたはLレベルとなる。
つぎに、差動増幅器23の動作異常が生じた場合の動作について説明する。例えば、ラッチ回路28からの出力信号がLレベルの場合に、制御信号がHレベルにされ、負荷10への電力の供給が開始されたとする。このとき、例えば、負荷10に流れる電流が急激に増加した等の原因によって、差動増幅器23の非反転入力端子と反転入力端子の入力電圧の差分値が所定の閾値以上になった場合を考える。
そのような場合、差分検出部46は、差動増幅器23の非反転入力端子と反転入力端子の入力電圧の差分値が所定の閾値以上になったと判定し、出力信号をLレベルからHレベルに変更する。
その場合、EX−OR回路45の2つの入力端子には、Hレベルの信号がそれぞれ供給されるので、EX−OR回路45からの出力信号はLレベルとなる。その結果、EX−OR回路42の2つの入力端子には、HレベルとLレベルの信号がそれぞれ供給されるので、EX−OR回路42の出力はHレベルとなる。
EX−OR回路42からの出力信号がHレベルである場合、NOT回路43からの出力信号はLレベルとなる。この結果、AND回路44からの出力信号は、コンパレータ27からの出力信号の状態によらず、Lレベルとなる。すなわち、コンパレータ27からの出力信号がマスクされる。以上をまとめると、差分検出部46の出力がHレベルである場合(差動増幅器23が正常に動作していない場合)には、AND回路44からの出力信号は、コンパレータ27からの出力信号の状態によらず、Lレベルとなり、コンパレータ27からの出力信号がマスクされる。これにより、例えば、差動増幅器23が誤動作した場合でも、誤動作をマスクすることができることから、負荷10への電力が瞬断することを防止できる。
以上に説明したように、本発明の第3実施形態によれば、例えば、差動増幅器23が正常に動作していない場合には、差分検出部46がこれを検出し、EX−OR回路45,42、NOT回路43、および、AND回路44によって、コンパレータ27からの出力信号をマスクするようにしたので、誤動作によって負荷10に流れる電流が瞬断されることを防止できる。
また、第3実施形態では、差分検出部46の閾値を適宜設定することで、マスクを開始する条件を最適に設定することができる。例えば、半固定抵抗を使用し、閾値を調整可能とすれば、負荷10の種類や、電源供給装置1の個体差に応じて、最適な閾値を選択することができる。
(E)本発明の第4実施形態の説明
つぎに、本発明の第4実施形態について説明する。図14は、本発明の第4実施形態の構成例を示す図である。なお、図14において、図3と対応する部分には同一の符号を付してその説明を省略する。図14の構成例では、図3と比較すると、遅延部41、EX−OR回路42、NOT回路43が除外され、マイクロコンピュータ(以下、単に「マイコン」と称する)47が新たに付加されている。これら以外の構成は、図3と同様である。
ここで、マイコン47は、低スペックのマイコンであり、例えば、図12に示すデジタル信号処理部72よりも性能(計算速度および記憶容量等)が低いマイコンである。マイコン47としては、例えば、上位の装置と、情報を授受するための通信処理用のマイコンを流用することができる。もちろん、通信以外の用途のマイコンを流用してもよい。マイコン47は、制御信号が変化すると、変化をトリガとして、一定期間だけ出力信号をLレベルとし、その後はHレベルとする機能を有する。
つぎに、本発明の第4実施形態の動作について説明する。電源供給装置1に電力が供給された状態で、制御信号がLレベルからHレベルに変化すると、マイコン47がこれを検出する。マイコン47は、制御信号がLレベルからHレベルまたはHレベルからLレベルに変化すると、変化をトリガとして、一定期間(例えば、図11の時間τに対応する期間)出力をLレベルの状態とする。
マイコン47からの出力信号がLレベルになると、AND回路44の一方の入力信号がLレベルとなることから、コンパレータ27からの出力信号がマスクされる。このため、例えば、図10に示すように、制御信号がHの状態になり、半導体スイッチ12がオンの状態になった場合に、誤動作によってコンパレータ27からの出力信号がHレベルになったとしても、マイコン47によって図10に実線で示すパルス電圧がマスクされる。このため、負荷10に流れる電流が瞬断されることを防止できる。
以上に説明したように、本発明の第4実施形態によれば、例えば、通信等に使用するマイコン47を流用し、制御信号が変化するタイミングで、出力を一定期間にLレベルにすることで、コンパレータ27の出力をマスクすることができる。また、マイコン47として、他の用途で使用されているものを流用することで、装置の製造コストを低減することができる。
(F)本発明の第5実施形態の説明
つぎに、本発明の第5実施形態について説明する。図15は、本発明の第5実施形態の構成例を示す図である。なお、図15において、図12と対応する部分には同一の符号を付してその説明を省略する。図15の構成例では、図12と比較すると、遅延部41、EX−OR回路42、NOT回路43、および、AND回路44が除外されている。これら以外の構成は、図12と同様である。
図15の構成では、デジタル信号処理部72の出力ポートが端子113に直接接続されている。同様にデジタル信号処理部72の入力ポートが端子112に新たに接続されている。また、デジタル信号処理部72は、図12の実施形態と同様に、A/D変換部71から供給される電流Iloadの値に対応するデジタルデータに対して、図3に示す、抵抗素子R1〜R3およびコンデンサ素子C1〜C3によって構成されるRCはしご型時定数回路と同様の特性を有する離散時間領域における時定数方程式を適用する。そして、A/D変換部71から出力される電流に対応する値(デジタルデータ)が電流遮断曲線を超える場合には、出力ポートから端子113に供給する信号をHレベルにすることで、NAND回路20の出力をHレベルとし、半導体スイッチ12をオフの状態にすることで、負荷10に流れる電流を遮断する。
また、デジタル信号処理部72は、制御信号の状態が変化した場合には、端子113に対して供給する出力信号を一定期間マスクする。すなわち、A/D変換部71から出力される電流に対応する値(デジタルデータ)が電流遮断曲線を超える場合には、出力ポートから端子113に供給する信号をHレベルにするが、制御信号の状態が変化した後は、一定期間(例えば、図11に示すτに対応する期間)、出力ポートから端子113に供給する信号をマスクする(内部処理によってHレベルになったとしても、Hレベルの信号は出力しない)。このような構成により、誤動作によって、負荷10に流れる電流が瞬断することを防止できる。
以上に説明したように、本発明の第5実施形態によれば、図12と比較して、回路構成を簡易化することができる。
なお、以上では、デジタル信号処理部72は、A/D変換部71から出力される電流に対応する値(デジタルデータ)が電流遮断曲線を超えるか否かを判定する処理を実行するようにしたが、他の装置との間で通信処理も併せて実行するようにしてもよい。なお、図12の場合も同様である。
(G)変形実施形態の説明
以上の各実施形態は一例であって、本発明が上述したような場合のみに限定されるものでないことはいうまでもない。例えば、以上の各実施形態では、時定数回路としては、RCはしご型時定数回路を用いるようにしたが、例えば、はしご型RL回路を用いることも可能である。また、小型化が容易なスイッチトキャパシタ回路を用いるようにしてもよい。
また、時定数回路としては、図3に示すRCはしご型時定数回路を示したが、図3は一例に過ぎず、これ以外の形状の回路を用いるようにしてもよい。
また、図3に示す実施形態では、電流検出部13による検出電流Isを時定数回路14に入力するようにしたが、検出された電流に対応する電圧を、時定数回路14に供給するようにしてもよい。また、時定数回路14の出力は電圧としたが、電流を出力するようにしてもよい。
また、以上の各実施形態では、図3に示すアナログ回路によって電流の検出および制御を行うようにしたが、これらの機能をデジタル回路によって実現するようにしてもよい。
また、以上の各実施形態では、状態変化保留部17は、異常判定部15の出力をマスクすることで半導体スイッチ12の状態変化を保留するようにしたが、これ以外の方法で保留するようにしてもよい。例えば、MOS−FET24と時定数回路14の間にスイッチを設け、当該スイッチを一定期間(図11に示すτに対応する期間)オフにすることで、状態変化を保留するようにしてもよい。また、コンパレータ27の基準電圧Vrefを前述した一定期間高い電圧に変更することで状態変化を保留するようにしてもよい。また、コンパレータ27とラッチ回路28の間にスイッチを設け、当該スイッチを前述した一定期間オフの状態にすることで状態変化を保留するようにしてもよい。すなわち、本明細書中において、半導体スイッチ12の状態変化を保留するとは、前述した各実施形態の構成のみに限定されるものではなく、状態変化を保留できれば、これ以外の構成も含むものである。
また、以上の各実施形態では、制御信号がHレベルの変更された場合に誤動作を防止する方法を例に挙げて説明したが、例えば、電源供給装置1自体に電源の供給を開始する際にも、誤動作を防止するようにしてもよい。